JP4069930B2 - Electro-optical device, manufacturing method thereof, and electronic apparatus - Google Patents

Electro-optical device, manufacturing method thereof, and electronic apparatus Download PDF

Info

Publication number
JP4069930B2
JP4069930B2 JP2005131140A JP2005131140A JP4069930B2 JP 4069930 B2 JP4069930 B2 JP 4069930B2 JP 2005131140 A JP2005131140 A JP 2005131140A JP 2005131140 A JP2005131140 A JP 2005131140A JP 4069930 B2 JP4069930 B2 JP 4069930B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
sealing material
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005131140A
Other languages
Japanese (ja)
Other versions
JP2005321779A (en
Inventor
千浩 田中
正 露木
英樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005131140A priority Critical patent/JP4069930B2/en
Publication of JP2005321779A publication Critical patent/JP2005321779A/en
Application granted granted Critical
Publication of JP4069930B2 publication Critical patent/JP4069930B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶装置、EL(Electro Luminescence)装置、電気泳動装置等といった電気光学装置、その電気光学装置の製造方法、及びその電気光学装置を用いて構成される電子機器に関する。   The present invention relates to an electro-optical device such as a liquid crystal device, an EL (Electro Luminescence) device, and an electrophoretic device, a method for manufacturing the electro-optical device, and an electronic apparatus configured using the electro-optical device.

近年、携帯電話機、携帯情報端末機、パーソナルコンピュータ等といった電子機器に、例えば情報を表示するための表示部として液晶装置が広く用いられている。また、今後、液晶装置と共にEL装置が用いられるようになることが考えられる。   In recent years, for example, liquid crystal devices are widely used as display units for displaying information in electronic devices such as mobile phones, personal digital assistants, personal computers, and the like. In the future, it is conceivable that EL devices will be used together with liquid crystal devices.

上記の液晶装置は、一般に、シール材を介して貼り合わされた一対の基板と、両基板の間に挟まれた液晶と、液晶に対して電圧を印加するための電極とを有する。また、一方の基板のうち他方の基板の外側へ張り出す領域(すなわち、張出し領域)に配線を形成し、この配線の一端に各種実装部品の端子を接続し、この配線を介して上記電極へ電圧を供給するようにした構成が知られている。   The above-described liquid crystal device generally includes a pair of substrates bonded via a sealing material, a liquid crystal sandwiched between both substrates, and an electrode for applying a voltage to the liquid crystal. In addition, a wiring is formed in a region of one substrate that protrudes to the outside of the other substrate (that is, a protruding region), and terminals of various mounting components are connected to one end of the wiring, and the electrodes are connected via the wiring. A configuration in which a voltage is supplied is known.

ここで、上記の実装部品としては、例えば、張出し領域上にCOG(Chip On lass)技術を用いて実装されたICチップや、回路基板等といった外部機器と液晶装置とを接続するためのFPC等が考えられる。   Here, as the above-mentioned mounting parts, for example, an IC chip mounted using COG (Chip On Lass) technology on an overhang region, an FPC for connecting an external device such as a circuit board and the liquid crystal device, or the like Can be considered.

しかしながら、張出し領域に形成された配線は外気に曝されるため、この配線には外気中の水分等が付着し易く、従って、この配線は腐食し易い。そして、このようにして配線に腐食が生じる場合には、当該配線と上記実装部品の端子との間の導通が不完全となり、そのため、液晶装置としての信頼性が低下してしまうという問題があった。   However, since the wiring formed in the overhang region is exposed to the outside air, moisture and the like in the outside air are likely to adhere to the wiring, and therefore the wiring is easily corroded. If the wiring is corroded in this way, the continuity between the wiring and the terminal of the mounting component becomes incomplete, which causes a problem that the reliability as the liquid crystal device is lowered. It was.

一方、配線における配線抵抗を低く抑えることを考慮すると、上記配線はアルミニウムやクロム等の低抵抗金属によって形成されることが望ましいが、この種の金属はイオン化傾向が高く、腐食し易いという性質を有するため、上記問題は一層顕著に現れる。   On the other hand, considering that the wiring resistance in the wiring is kept low, the wiring is preferably formed of a low-resistance metal such as aluminum or chromium. However, this type of metal has a high tendency to ionize and is susceptible to corrosion. Therefore, the above problem appears more remarkably.

本発明は、上記の問題点に鑑みて成されたものであって、基板上に形成された配線の腐食を抑えることを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to suppress corrosion of wiring formed on a substrate.

上記の目的を達成するため、本発明に係る電気光学装置は、対向して配置した第1基板及び第2基板を有し、当該第1基板と当該第2基板との間に液晶が挟まれて成る電気光学装置において、前記液晶を囲むシール材と、前記第1基板の1辺に沿って、且つ、当該1辺と交差する他辺に向かって引き回された引回し配線とを有し、該引回し配線は、前記シール材の内側領域及び前記シール材の外側領域の両方にわたって形成される第1配線層と、前記シール材の内側領域に延在し、前記シール材に重なる領域で終端するように形成された第2配線層と、を有し、前記第2配線層は、前記第1配線層よりも抵抗が低く且つイオン化傾向が高い導電材料である、クロム若しくはアルミニウムからなることを特徴とする。   In order to achieve the above object, an electro-optical device according to the present invention includes a first substrate and a second substrate arranged to face each other, and a liquid crystal is sandwiched between the first substrate and the second substrate. An electro-optical device comprising: a sealing material surrounding the liquid crystal; and a routing wiring routed along one side of the first substrate and toward the other side intersecting the one side. The routing wiring includes a first wiring layer formed over both the inner region of the sealing material and the outer region of the sealing material, and a region extending to the inner region of the sealing material and overlapping the sealing material. A second wiring layer formed to terminate, and the second wiring layer is made of chromium or aluminum, which is a conductive material having a lower resistance and higher ionization tendency than the first wiring layer. It is characterized by.

以上の構成から成る電気光学装置は、構成要件として液晶を含むことから液晶装置として考えられる。この電気光学装置によれば、第2配線層はシール材の外側領域には形成されないので、この第2配線層に外気中の水分等が付着するのを回避でき、それ故、耐食性が低い導電材料、すなわちイオン化傾向が高く且つ低抵抗な導電材料であるクロムやアルミニウム等といった金属によって第2配線層を形成したとしても、その第2配線層を腐食から防ぎ、配線抵抗を低く抑えることができる。   The electro-optical device having the above configuration is considered as a liquid crystal device because it includes liquid crystal as a constituent element. According to this electro-optical device, since the second wiring layer is not formed in the outer region of the sealing material, it is possible to avoid adhesion of moisture or the like in the outside air to the second wiring layer, and therefore, a conductive material having low corrosion resistance. Even if the second wiring layer is formed of a material, that is, a metal having a high ionization tendency and a low-resistance conductive material such as chromium or aluminum, the second wiring layer can be prevented from corrosion and the wiring resistance can be kept low. .

上記構成の電気光学装置において、前記シール材の外側領域にある前記配線の一端は外部接続回路に接続することができる。ここで、外部接続回路としては、駆動用ICや、駆動用ICを搭載したTAB(Tape Automated Bonding)基板や、駆動用ICに接続されているFPC(Flexible Printed Circuit)等が考えられる。この構成によれば、外部接続回路の出力を配線を通して電気光学装置の内部へ導入できる。   In the electro-optical device configured as described above, one end of the wiring in the outer region of the sealing material can be connected to an external connection circuit. Here, as the external connection circuit, a driving IC, a TAB (Tape Automated Bonding) substrate on which the driving IC is mounted, an FPC (Flexible Printed Circuit) connected to the driving IC, and the like can be considered. According to this configuration, the output of the external connection circuit can be introduced into the electro-optical device through the wiring.

上記構成の電気光学装置においては、前記第2基板に電極を形成することができ、さらにその場合、当該電極は前記第1基板上の前記配線と導通させることができる。こうすれば、データ信号、走査信号等といった各種信号を配線を通して当該電極に供給できる。   In the electro-optical device having the above structure, an electrode can be formed on the second substrate, and in that case, the electrode can be electrically connected to the wiring on the first substrate. Thus, various signals such as a data signal and a scanning signal can be supplied to the electrode through the wiring.

上記構成の電気光学装置であって、特に、第2基板を有する構成の電気光学装置においては、前記第2基板上に配線を形成することができ、さらに前記第1基板上の配線を当該第2基板上の配線に導通させることができる。   In the electro-optical device having the above-described configuration, in particular, in the electro-optical device having the second substrate, the wiring can be formed on the second substrate, and the wiring on the first substrate can be connected to the first substrate. It is possible to conduct to the wiring on the two substrates.

こうすれば、例えば、当該第2基板上の配線に接続させるべき実装部品、例えば駆動用ICやFPC等を当該第2基板上に実装することが不要となる。すなわち、一対の基板のうち一方の基板の面上にのみ実装部品を実装すれば良いので、構成の簡略化及び製造コストの低減を達成できる。   In this case, for example, it is not necessary to mount a mounting component to be connected to the wiring on the second substrate, such as a driving IC or FPC, on the second substrate. That is, mounting components need only be mounted on the surface of one of the pair of substrates, so that the configuration can be simplified and the manufacturing cost can be reduced.

第1基板上の配線を第2基板上の配線に導通させるようにした上記構成の電気光学装置においては、前記第1基板上の配線と前記第2基板上の配線は、前記シール材に分散された導電粒子を介して導通されることが望ましい。こうすれば、シール材を介して両基板を貼り合わせることによって、両基板上の配線同士を導通させることができるので、両配線を導通させるための特段の構造は不要となる。従って、構成をさらに簡略化でき、しかも製造コストをさらに低減できる。   In the electro-optical device configured as described above, wherein the wiring on the first substrate is electrically connected to the wiring on the second substrate, the wiring on the first substrate and the wiring on the second substrate are dispersed in the sealing material. It is desirable to conduct through the conductive particles formed. In this case, the wirings on both the substrates can be made conductive by bonding the two substrates through the sealing material, so that a special structure for making both the wirings conductive is unnecessary. Therefore, the configuration can be further simplified and the manufacturing cost can be further reduced.

上記構成の電気光学装置において、前記第1基板上に形成された配線のうち前記シール材の外側領域に形成された部分の幅は、前記シール材と重なる領域に形成された部分の幅よりも広くすることが望ましい。換言すれば、第2配線層を有しない部分、すなわち第1配線層によって形成された部分又は第1配線層及び第3配線層の双方によって形成された部分の幅は、第2配線層を有する部分の幅よりも広くすることが望ましい。第2配線層を有しない部分は、当該第2配線層と比較して抵抗値の高い第1配線層又は第3配線層によって構成されるため、この部分においては配線抵抗が高くなってしまうことも考えられる。しかしながら、当該部分の幅を上記のように広くすれば配線抵抗が高くなるのを抑えることができる。   In the electro-optical device having the above configuration, the width of the portion formed in the outer region of the sealing material in the wiring formed on the first substrate is larger than the width of the portion formed in the region overlapping with the sealing material. It is desirable to make it wide. In other words, the width of the portion not having the second wiring layer, that is, the portion formed by the first wiring layer or the portion formed by both the first wiring layer and the third wiring layer has the second wiring layer. It is desirable to make it wider than the width of the portion. Since the portion not having the second wiring layer is constituted by the first wiring layer or the third wiring layer having a higher resistance value than the second wiring layer, the wiring resistance is increased in this portion. Is also possible. However, if the width of the portion is increased as described above, it is possible to suppress an increase in wiring resistance.

次に、本発明に係る電子機器は、以上に記載した構成の電気光学装置を用いて構成されることを特徴とする。上述のように、以上に記載した構成の電気光学装置によれば配線の腐食を抑えることができるので、このような電気光学装置を用いた電子機器によれば、導通不良等を回避して高い信頼性を実現できる。     Next, an electronic apparatus according to the present invention is configured using the electro-optical device having the above-described configuration. As described above, according to the electro-optical device having the above-described configuration, the corrosion of the wiring can be suppressed. Therefore, according to the electronic apparatus using such an electro-optical device, it is high by avoiding poor conduction. Reliability can be realized.

次に、本発明に係る電気光学装置の製造方法は、シール材を介して貼り合わされた第1基板と第2基板との間に液晶を有し、前記第1基板のうち前記シール材の内側領域と当該シール材の外側の領域との両方にわたって引回し配線が形成された電気光学装置の製造方法であって、前記引回し配線を構成する第1配線層を、前記第1基板のうち前記シール材の内側領域と該シール材の外側の領域とにわたって形成する第1配線層形成工程と、前記引回し配線を構成する第2配線層を、前記第1基板のうち前記シール材の内側領域に延在させ、且つ前記シール材に重なる領域で終端するように形成する工程と、前記第1基板及び第2基板を前記シール材を介して貼り合わせる接合工程とを有し、前記第2配線層は、前記第1配線層よりも抵抗が低く且つイオン化傾向が高い導電材料である、クロム若しくはアルミニウムからなることを特徴とする。   Next, a method for manufacturing an electro-optical device according to the present invention includes a liquid crystal between a first substrate and a second substrate bonded via a sealing material, and the inside of the sealing material of the first substrate. An electro-optical device manufacturing method in which a routing wiring is formed over both a region and a region outside the sealing material, wherein the first wiring layer constituting the routing wiring is the first wiring layer of the first substrate. A first wiring layer forming step formed over an inner region of the sealing material and an outer region of the sealing material, and a second wiring layer constituting the routing wiring, the inner region of the sealing material in the first substrate And a step of bonding the first substrate and the second substrate through the sealing material, and the second wiring. The layer has a lower resistance than the first wiring layer And an ionization tendency is highly conductive material, characterized in that it consists of chromium or aluminum.

この構成の電気光学装置の製造方法によれば、第2配線層はシール材の外側領域には形成されないので、この第2配線層に外気中の水分等が付着するのを回避でき、それ故、耐食性が低い導電材料、すなわちイオン化傾向が高く且つ低抵抗な導電材料であるクロムやアルミニウム等といった金属によって第2配線層を形成したとしても、その第2配線層を腐食から防ぎ、配線抵抗を低く抑えることができる。   According to the method of manufacturing the electro-optical device having this configuration, the second wiring layer is not formed in the outer region of the sealing material, so that it is possible to avoid moisture and the like in the outside air from adhering to the second wiring layer. Even if the second wiring layer is formed of a conductive material having low corrosion resistance, that is, a metal having a high ionization tendency and a low resistance, such as chromium or aluminum, the second wiring layer is prevented from corrosion and wiring resistance is reduced. It can be kept low.

(電気光学装置の第1実施形態)
以下、スイッチング素子としてTFD(Thin Film Diode)素子を備えたアクティブマトリクス方式であって、電気光学物質として液晶を用い、さらに、太陽光や室内光等といった外部光を利用する反射型の液晶装置に本発明を適用した場合を例に挙げて本発明の実施形態を説明する。
(First embodiment of electro-optical device)
Hereinafter, an active matrix system including a TFD (Thin Film Diode) element as a switching element, a liquid crystal is used as an electro-optical material, and a reflective liquid crystal device that uses external light such as sunlight or indoor light is used. The embodiment of the present invention will be described by taking the case of applying the present invention as an example.

図1は、本実施形態に係る液晶装置の電気的構成をブロック図によって示している。同図に示すように、液晶装置1は、X方向に延在する複数の走査線25と、X方向に直角なY方向に延在する複数のデータ線11と、走査線25及びデータ線11の各交差部分に設けられた複数の表示ドット50とを有する。各表示ドット50は、液晶表示要素51とTFD素子13とが直列に接続された構成となっている。これらの表示ドット50はマトリクス状に配列されている。   FIG. 1 is a block diagram showing the electrical configuration of the liquid crystal device according to this embodiment. As shown in the figure, the liquid crystal device 1 includes a plurality of scanning lines 25 extending in the X direction, a plurality of data lines 11 extending in the Y direction perpendicular to the X direction, and the scanning lines 25 and the data lines 11. And a plurality of display dots 50 provided at each intersection. Each display dot 50 has a configuration in which the liquid crystal display element 51 and the TFD element 13 are connected in series. These display dots 50 are arranged in a matrix.

これらの表示ドット50の1個は、像を表示するための最小単位の表示要素のことであり、表示像がR(赤)、G(緑)、B(青)の3原色の組み合わせによって形成されるカラー像である場合には、R,G,Bの3個の表示ドット50が集まって1個の画素が形成される。他方、表示像が白黒像である場合には、1個の表示ドット50によって1個の画素が形成される。   One of these display dots 50 is a minimum unit display element for displaying an image, and the display image is formed by a combination of three primary colors of R (red), G (green), and B (blue). In the case of a color image, three display dots 50 of R, G, and B are gathered to form one pixel. On the other hand, when the display image is a black and white image, one pixel is formed by one display dot 50.

図1において、複数の走査線25のうち、上から数えて奇数本目の走査線25は、第1YドライバIC40aに接続される。一方、上から数えて偶数本目の走査線25は第2YドライバIC40bに接続される。そして、これらのYドライバIC40a,40bによって生成された走査信号が各走査線25に供給される。なお、以下では、第1YドライバIC40aと第2YドライバIC40bとを特に区別する必要がない場合には、それらを単にYドライバIC40と表記する。   In FIG. 1, among the plurality of scanning lines 25, the odd-numbered scanning lines 25 counted from the top are connected to the first Y driver IC 40a. On the other hand, the even-numbered scanning lines 25 counted from the top are connected to the second Y driver IC 40b. Then, the scanning signals generated by these Y driver ICs 40 a and 40 b are supplied to each scanning line 25. Hereinafter, when it is not necessary to distinguish the first Y driver IC 40a and the second Y driver IC 40b from each other, they are simply referred to as a Y driver IC 40.

複数のデータ線11は、それぞれ、XドライバIC41に接続され、このXドライバIC41によって生成されたデータ信号がそれらのデータ線11に供給される。一方、マトリクス状に配列する複数の表示ドット50の各々は、本実施形態の場合は、R,G又はBのいずれかの色に対応する。   Each of the plurality of data lines 11 is connected to the X driver IC 41, and a data signal generated by the X driver IC 41 is supplied to the data lines 11. On the other hand, each of the plurality of display dots 50 arranged in a matrix corresponds to any of R, G, and B in the present embodiment.

次に、図2(a)は、本実施形態に係る液晶装置1を観察側、すなわち観察者が位置すべき側から見た場合を示している。また、図2(b)は、この液晶装置1を背面側、すなわち図2(a)と反対側から見た場合を示している。なお、以下では、図2(a)及び図2(b)に示すように、X軸の負方向を「A側」、その正方向を「B側」と表記する。   Next, FIG. 2A shows a case where the liquid crystal device 1 according to the present embodiment is viewed from the observation side, that is, the side where the observer should be positioned. Further, FIG. 2B shows a case where the liquid crystal device 1 is viewed from the back side, that is, the side opposite to FIG. In the following, as shown in FIGS. 2A and 2B, the negative direction of the X axis is expressed as “A side” and the positive direction is expressed as “B side”.

図2(a)及び図2(b)に示すように、液晶装置1は、相互に対向する素子基板10及び対向基板20がシール材30によって貼り合わされると共に、両基板とシール材30とによって囲まれた領域に液晶(図2においては図示が省略されている)が封入された構成となっている。シール材30は、対向基板20の縁辺、すなわち外周辺に沿って略長方形の枠状に形成される。そしてこのシール材30の一部には、液晶を封入するための開口が形成される。この開口を通して液晶が封入された後、その開口は封止材31によって封止される。   As shown in FIGS. 2A and 2B, the liquid crystal device 1 includes an element substrate 10 and a counter substrate 20 that are opposed to each other by a sealing material 30, and the both substrates and the sealing material 30. A liquid crystal (not shown in FIG. 2) is sealed in the enclosed region. The sealing material 30 is formed in a substantially rectangular frame shape along the edge of the counter substrate 20, that is, the outer periphery. An opening for enclosing the liquid crystal is formed in a part of the sealing material 30. After the liquid crystal is sealed through the opening, the opening is sealed with a sealing material 31.

シール材30には導電性を有する多数の導電粒子が分散されている。これらの導電粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板10及び対向基板20の各々に形成された配線同士を導通させる機能と、両基板の間隙、すなわちセルギャップを一定に保つスペーサとしての機能とを兼ね備える。なお、実際には、素子基板10及び対向基板20の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板等が貼着されるが、これらは本発明と直接の関係がないため、その図示及び説明を省略する。   A large number of conductive particles having conductivity are dispersed in the sealing material 30. These conductive particles are, for example, plastic particles subjected to metal plating or conductive resin particles, and the function of electrically connecting the wirings formed on each of the element substrate 10 and the counter substrate 20; It also functions as a spacer that keeps the gap between the substrates, ie, the cell gap constant. In practice, a polarizing plate for polarizing incident light, a phase difference plate for compensating for interference colors, and the like are attached to the outer surfaces of the element substrate 10 and the counter substrate 20. Since there is no direct relationship with the present invention, its illustration and description are omitted.

素子基板10及び対向基板20は、例えば、光透過性ガラス、光透過性石英、光透過性プラスチック等といった光透過性を有する板状部材によって形成される。これらの基板のうち、観察側に位置する素子基板10の内側表面、すなわち液晶側表面には、上述した複数のデータ線11が形成される。一方、背面側に位置する対向基板20の内側の面上には、複数の走査線25が形成される。   The element substrate 10 and the counter substrate 20 are formed of a light-transmitting plate member such as light-transmitting glass, light-transmitting quartz, or light-transmitting plastic. Among these substrates, the above-described plurality of data lines 11 are formed on the inner surface of the element substrate 10 located on the observation side, that is, on the liquid crystal side surface. On the other hand, a plurality of scanning lines 25 are formed on the inner surface of the counter substrate 20 located on the back side.

素子基板10は、対向基板20の外側に張り出す張出し領域10aを有し、この張出し領域10aはシール材30の外周縁から外側へ張り出した領域、すなわち、シール材30及びそのシール材30の内側に封入された液晶と重ならない領域である。張出し領域10aのうちX方向の中央部近傍にはXドライバIC41が実装されている。また、当該XドライバIC41を挟んでX方向で対向する位置には、第1YドライバIC40a及び第2YドライバIC40bが実装されている。   The element substrate 10 has an overhang area 10 a that protrudes to the outside of the counter substrate 20. The overhang area 10 a is an area that protrudes outward from the outer peripheral edge of the seal material 30, that is, the seal material 30 and the inside of the seal material 30. This is a region that does not overlap with the liquid crystal sealed in the. An X driver IC 41 is mounted near the center in the X direction in the overhang area 10a. A first Y driver IC 40a and a second Y driver IC 40b are mounted at positions facing each other in the X direction with the X driver IC 41 interposed therebetween.

上記の各ドライバIC41,40a,40bは、それぞれ、COG技術を用いて張出し領域10aの上に実装されている。すなわち、これらのドライバICは、接着材中に導電粒子を分散させたACF(Anisotropic Conductive Film:異方性導電膜)を用いて素子基板10の張出し領域10a上に接合されている(図8(b)参照)。また、張出し領域10aの縁端部には複数の外部接続端子17が形成される。これらの外部接続端子17が形成された部分には、例えば、FPC(Flexible Printed Circuit)(図示せず)の一端が接続され、このFPCの他端には、例えば回路基板等といった外部機器が接続される。これにより、外部機器から出力される電源電力や電気信号等がFPCを通して外部接続端子17へ供給される。   Each of the driver ICs 41, 40a, 40b is mounted on the overhanging region 10a using COG technology. That is, these driver ICs are bonded onto the overhanging region 10a of the element substrate 10 using an ACF (Anisotropic Conductive Film) in which conductive particles are dispersed in an adhesive (FIG. 8 ( b)). A plurality of external connection terminals 17 are formed at the edge of the overhang region 10a. For example, one end of an FPC (Flexible Printed Circuit) (not shown) is connected to the portion where the external connection terminal 17 is formed, and an external device such as a circuit board is connected to the other end of the FPC. Is done. As a result, power supply power, electrical signals, and the like output from the external device are supplied to the external connection terminal 17 through the FPC.

XドライバIC41は、外部機器からFPC及び外部接続端子17を介して入力された信号に応じてデータ信号を生成し、これをデータ線11へ出力する。他方、YドライバIC40は、外部機器からFPC及び外部接続端子17を介して入力された信号に応じて走査信号を生成して出力する。この走査信号は、素子基板10上に形成された引回し配線16からシール材30中の導電粒子を介して対向基板20上の各走査線25へ与えられる。   The X driver IC 41 generates a data signal according to a signal input from the external device via the FPC and the external connection terminal 17 and outputs the data signal to the data line 11. On the other hand, the Y driver IC 40 generates and outputs a scanning signal in accordance with a signal input from an external device via the FPC and the external connection terminal 17. This scanning signal is given from the routing wiring 16 formed on the element substrate 10 to each scanning line 25 on the counter substrate 20 through the conductive particles in the sealing material 30.

次に、シール材30の内周縁によって囲まれた領域、すなわち表示領域V内の構成を説明する。図3は、図2(a)におけるC−C´線に従った断面のうち表示領域V内の一部分を示す図である。また、図4は、表示領域V内に形成された数個の表示ドットを示す斜視図である。なお、図4におけるD−D´線に従った断面図が図3に相当する。   Next, the structure surrounded by the inner periphery of the sealing material 30, that is, the configuration in the display area V will be described. FIG. 3 is a diagram showing a part of the display area V in the cross section according to the line CC ′ in FIG. FIG. 4 is a perspective view showing several display dots formed in the display area V. FIG. A cross-sectional view taken along line DD ′ in FIG. 4 corresponds to FIG.

これらの図に示すように、表示領域V内における素子基板10の内側表面、すなわち液晶35側の表面には、マトリクス状に配列された複数の画素電極12と、各画素電極12の間隙部分においてY方向に延在する複数のデータ線11とが形成されている。各画素電極12は、例えばITO(Indium Tin Oxide)等といった透明導電材料によって形成された略矩形状の電極である。そして、各画素電極12と、当該画素電極12に一方の側において隣接するデータ線11とはTFD素子13を介して接続されている。   As shown in these drawings, on the inner surface of the element substrate 10 in the display region V, that is, on the surface on the liquid crystal 35 side, there are a plurality of pixel electrodes 12 arranged in a matrix and gap portions between the pixel electrodes 12. A plurality of data lines 11 extending in the Y direction are formed. Each pixel electrode 12 is a substantially rectangular electrode formed of a transparent conductive material such as ITO (Indium Tin Oxide). Each pixel electrode 12 and the data line 11 adjacent to the pixel electrode 12 on one side are connected via a TFD element 13.

また、図3に示すように、データ線11、画素電極12及びTFD素子13が形成された素子基板10の表面は、配向膜56(図4においては図示略)によって覆われている。この配向膜56はポリイミド等から成る有機薄膜であり、この配向膜には、電圧が印加されていないときの液晶35の配向を規定するためのラビング処理が施されている。   Further, as shown in FIG. 3, the surface of the element substrate 10 on which the data line 11, the pixel electrode 12, and the TFD element 13 are formed is covered with an alignment film 56 (not shown in FIG. 4). The alignment film 56 is an organic thin film made of polyimide or the like, and the alignment film is subjected to a rubbing process for defining the alignment of the liquid crystal 35 when no voltage is applied.

図5(a)は、素子基板10上における1つの表示ドット50を対向基板20側、すなわち観察側に対する背面側から見た場合を示している。また、図5(b)は図5(a)におけるE−E´線に従った断面図であり、図5(c)は図5(a)におけるF−F´線に従った断面図である。図5(a)及び図5(c)に示すように、データ線11は、主配線11aと、当該主配線11a上に積層された補助配線11bとから成る。補助配線11bは、例えば主配線11aが断線した場合に当該主配線11aに代えてデータ線11として機能する配線であり、画素電極12と同一層によって形成される。   FIG. 5A shows a case where one display dot 50 on the element substrate 10 is viewed from the counter substrate 20 side, that is, from the back side with respect to the observation side. 5B is a cross-sectional view according to the line EE ′ in FIG. 5A, and FIG. 5C is a cross-sectional view according to the line FF ′ in FIG. 5A. is there. As shown in FIGS. 5A and 5C, the data line 11 includes a main wiring 11a and an auxiliary wiring 11b stacked on the main wiring 11a. The auxiliary wiring 11b is a wiring that functions as the data line 11 instead of the main wiring 11a when the main wiring 11a is disconnected, and is formed of the same layer as the pixel electrode 12.

一方、図5(a)及び図5(b)に示すように、TFD素子13は、X方向に延在してデータ線11の主配線11aと交差する第1金属膜13aと、この第1金属膜13aの表面に陽極酸化によって形成された絶縁膜13bと、この絶縁膜13bの表面に相互に離間して形成された第2金属膜11c及び13cとによって構成されている。   On the other hand, as shown in FIGS. 5A and 5B, the TFD element 13 includes a first metal film 13a extending in the X direction and intersecting the main wiring 11a of the data line 11, and the first metal film 13a. The insulating film 13b is formed on the surface of the metal film 13a by anodic oxidation, and the second metal films 11c and 13c are formed on the surface of the insulating film 13b so as to be separated from each other.

第1金属膜13aは、例えばタンタル(Ta)単体や、タングステン(W)等を含むタンタル合金といった各種の導電性材料によって形成される。但し、本実施形態においては、第1金属膜13aがタンタルによって形成されるものとする。また、第2金属膜11cは、図5(a)に示すように、データ線11を構成する主配線11aのうち第1金属膜13aと交差する部分に位置する。なお、上記補助配線11bは、主配線11aのうち第2金属膜11cに相当する部分以外の部分の面上に積層されている。   The first metal film 13a is formed of various conductive materials such as tantalum (Ta) alone or a tantalum alloy containing tungsten (W). However, in the present embodiment, the first metal film 13a is formed of tantalum. Further, as shown in FIG. 5A, the second metal film 11c is located in a portion of the main wiring 11a constituting the data line 11 that intersects the first metal film 13a. The auxiliary wiring 11b is laminated on the surface of the main wiring 11a other than the portion corresponding to the second metal film 11c.

第2金属膜13cは画素電極12に接続されている。また、データ線11の主配線11a(第2金属膜11cを含む)及び第2金属膜13cは、クロム(Cr)やアルミニウム(Al)といった各種の導電性材料から成る同一の層によって形成される。但し、本実施形態においては、主配線11a及び第2金属膜13cがクロムによって形成されるものとする。   The second metal film 13 c is connected to the pixel electrode 12. The main wiring 11a (including the second metal film 11c) and the second metal film 13c of the data line 11 are formed of the same layer made of various conductive materials such as chromium (Cr) and aluminum (Al). . However, in this embodiment, the main wiring 11a and the second metal film 13c are formed of chromium.

TFD素子13は、第1TFD素子131と第2TFD素子132とによって構成される。すなわち、図5(a)及び図5(b)に示すように、第1TFD素子131は、データ線11の側から見ると第2金属膜11c、絶縁膜13b及び第1金属膜13aがこの順に積層された構成となり、金属/絶縁体/金属のサンドイッチ構造を採る結果、正負双方向のダイオードスイッチング特性を有する。
一方、第2TFD素子132は、データ線11の側から見ると第1金属膜13a、絶縁膜13b及び第2金属膜13cがこの順に積層された構成となり、第1TFD素子131とは反対のダイオードスイッチング特性を有する。
The TFD element 13 includes a first TFD element 131 and a second TFD element 132. That is, as shown in FIGS. 5A and 5B, the first TFD element 131 includes the second metal film 11c, the insulating film 13b, and the first metal film 13a in this order when viewed from the data line 11 side. As a result of having a laminated structure and adopting a metal / insulator / metal sandwich structure, it has a diode switching characteristic in both positive and negative directions.
On the other hand, the second TFD element 132 has a configuration in which the first metal film 13a, the insulating film 13b, and the second metal film 13c are stacked in this order when viewed from the data line 11 side, and is diode switching opposite to the first TFD element 131. Has characteristics.

このように、TFD素子13は、2つのダイオードを互いに逆向きに直列接続した構成となっているため、1つのダイオードを用いた場合と比較して、電流−電圧の非線形特性が正負の双方向にわたって対称化される。但し、この非線形特性の対称性を確保するためには、第1TFD素子131の絶縁膜13bと第2TFD素子132の絶縁膜13bとを同一の厚さにすると共に、第1TFD素子131において第1金属膜13aと第2金属膜11cとが対向する面積を、第2TFD素子132において第1金属膜13aと第2金属膜13cとが対向する面積と等しくする必要がある。   Thus, since the TFD element 13 has a configuration in which two diodes are connected in series in opposite directions, the current-voltage nonlinear characteristic is bi-directional with positive and negative in comparison with the case where one diode is used. Symmetrized over. However, in order to ensure the symmetry of this nonlinear characteristic, the insulating film 13b of the first TFD element 131 and the insulating film 13b of the second TFD element 132 have the same thickness, and the first TFD element 131 includes the first metal. The area where the film 13a and the second metal film 11c face each other needs to be equal to the area where the first metal film 13a and the second metal film 13c face each other in the second TFD element 132.

そして、本実施形態においては、第1TFD素子131における当該面積を第2TFD素子132における当該面積と同一とするために、図5(a)に示すように、データ線11を構成する主配線11aのうち第2金属膜11cに対応する部分の幅をその他の部分の幅と比較して狭くしている。   In this embodiment, in order to make the area of the first TFD element 131 the same as the area of the second TFD element 132, as shown in FIG. 5A, the main wiring 11a constituting the data line 11 is formed. Of these, the width of the portion corresponding to the second metal film 11c is made narrower than the width of the other portions.

図3及び図4において、対向基板20の面上には、反射層21、カラーフィルタ22、遮光層23、オーバーコート層24、複数の走査線25及び配向膜26が形成されている。反射層21は、例えばアルミニウムや銀といった光反射性を有する金属によって形成された薄膜である。図3において、観察側から液晶装置に入射した光Rは、この反射層21の表面において反射して観察側に出射し、これにより、いわゆる反射型表示が実現される。   3 and 4, a reflective layer 21, a color filter 22, a light shielding layer 23, an overcoat layer 24, a plurality of scanning lines 25 and an alignment film 26 are formed on the surface of the counter substrate 20. The reflective layer 21 is a thin film formed of a metal having light reflectivity such as aluminum or silver. In FIG. 3, the light R incident on the liquid crystal device from the observation side is reflected on the surface of the reflective layer 21 and emitted to the observation side, thereby realizing a so-called reflection type display.

ここで、図3に示すように、対向基板20の内側表面のうち反射層21によって覆われる領域は、多数の微細な凹凸が形成された粗面となっている。従って、この粗面を覆うように薄膜状に形成された反射層21の表面には、当該粗面を反映した微細な凹凸が形成される。そして、この凹凸が、光を散乱するための散乱構造として機能する。この結果、観察側からの入射光は、反射層21の表面において適度に散乱した状態で反射するので、反射層21の表面における鏡面反射を回避して広い視野角が実現される。   Here, as shown in FIG. 3, the region covered with the reflective layer 21 on the inner surface of the counter substrate 20 is a rough surface on which a large number of fine irregularities are formed. Therefore, fine irregularities reflecting the rough surface are formed on the surface of the reflective layer 21 formed in a thin film so as to cover the rough surface. And this unevenness | corrugation functions as a scattering structure for scattering light. As a result, incident light from the observation side is reflected in a state of being appropriately scattered on the surface of the reflective layer 21, so that a specular reflection on the surface of the reflective layer 21 is avoided and a wide viewing angle is realized.

カラーフィルタ22は、各表示ドット50に対応して反射層21の面上に形成された樹脂層であり、図4に示すように、染料や顔料によってR(赤色)、G(緑色)又はB(青色)のうちのいずれかに着色されている。そして、相互に異なる色の3つの表示ドット50によって、表示画像を形成する1つの画素が構成される。   The color filter 22 is a resin layer formed on the surface of the reflective layer 21 corresponding to each display dot 50, and as shown in FIG. 4, R (red), G (green) or B depending on the dye or pigment. (Blue) is colored. One pixel that forms a display image is configured by three display dots 50 of different colors.

遮光層23は、素子基板10上にマトリクス状に配列する画素電極12の間隙部分に対応して格子状に形成され、各画素電極12同士の隙間を遮光する役割を担っている。本実施形態における遮光層23は、図3に示すように、R、G、Bの3色分のカラーフィルタ22が積層された構成を有する。オーバーコート層24は、カラーフィルタ22及び遮光層23によって形成された凹凸を平坦化するための層であり、例えばエポキシ系やアクリル系等の樹脂材料によって形成される。   The light shielding layer 23 is formed in a lattice shape corresponding to the gaps between the pixel electrodes 12 arranged in a matrix on the element substrate 10 and plays a role of shielding the gaps between the pixel electrodes 12. As shown in FIG. 3, the light shielding layer 23 in the present embodiment has a configuration in which color filters 22 for three colors of R, G, and B are stacked. The overcoat layer 24 is a layer for flattening the unevenness formed by the color filter 22 and the light shielding layer 23, and is formed of, for example, an epoxy or acrylic resin material.

走査線25は、オーバーコート層24の上に、ITO等といった透明導電材料によって形成された帯状の電極である。図4に示すように、各走査線25は、素子基板10上においてX方向に列をなす複数の画素電極12と対向するようにX方向に延在して形成される。そして、画素電極12と、これに対向する走査線25と、両者によって挟まれた液晶35とによって、図1に示した液晶表示要素51が構成される。   The scanning line 25 is a strip-like electrode formed on the overcoat layer 24 by a transparent conductive material such as ITO. As shown in FIG. 4, each scanning line 25 is formed to extend in the X direction so as to face a plurality of pixel electrodes 12 that are arranged in the X direction on the element substrate 10. Then, the liquid crystal display element 51 shown in FIG. 1 is configured by the pixel electrode 12, the scanning line 25 opposed to the pixel electrode 12, and the liquid crystal 35 sandwiched therebetween.

走査線25に走査信号を供給すると共に、データ線11にデータ信号を供給することによってTFD素子13にしきい値以上の電圧を印加すると、当該TFD素子13はオン状態となる。そしてこの結果、TFD素子13に接続された液晶表示要素51に電荷が蓄積され、液晶35の配向が変化する。こうして表示ドット50ごとに液晶35の配向を変化させることにより、所望の表示を行なうことができる。また、電荷が蓄積された後に当該TFD素子13がオフ状態となっても、液晶表示要素51における電荷の蓄積は維持される。   When a voltage higher than the threshold is applied to the TFD element 13 by supplying a scanning signal to the scanning line 25 and supplying a data signal to the data line 11, the TFD element 13 is turned on. As a result, charges are accumulated in the liquid crystal display element 51 connected to the TFD element 13, and the alignment of the liquid crystal 35 changes. Thus, desired display can be performed by changing the orientation of the liquid crystal 35 for each display dot 50. Further, even if the TFD element 13 is turned off after the charge is accumulated, the charge accumulation in the liquid crystal display element 51 is maintained.

図3において、複数の走査線25が形成されたオーバーコート層24の表面は配向膜26によって覆われる。この配向膜26は、素子基板10上に形成する配向膜56と同じ材料によって形成され、さらに配向膜56と同様にしてラビング処理が施される。   In FIG. 3, the surface of the overcoat layer 24 on which the plurality of scanning lines 25 are formed is covered with an alignment film 26. The alignment film 26 is formed of the same material as the alignment film 56 formed on the element substrate 10, and is subjected to a rubbing process in the same manner as the alignment film 56.

次に、図6を参照して、本実施形態に係る液晶装置の配線の態様を説明する。
図6は液晶装置1を観察側、すなわち素子基板10側から見た場合の平面構造であって、素子基板10を構成する基板素材を取り除き、その基板素材上に形成されるデータ線11等はそのまま図示した状態を示している。図6における紙面手前側から奥側に向かう方向が図2(a)及び図2(b)におけるZ軸の正方向に相当する。従って、図6においては、素子基板10が紙面に対して最も手前側に位置し、これ以外の要素は素子基板10に対して紙面奥側に位置する。
Next, with reference to FIG. 6, the aspect of the wiring of the liquid crystal device according to the present embodiment will be described.
FIG. 6 shows a planar structure when the liquid crystal device 1 is viewed from the observation side, that is, the element substrate 10 side. The substrate material constituting the element substrate 10 is removed, and the data lines 11 and the like formed on the substrate material are shown in FIG. The state shown in the figure is shown as it is. The direction from the front side to the back side in FIG. 6 corresponds to the positive direction of the Z axis in FIGS. 2 (a) and 2 (b). Therefore, in FIG. 6, the element substrate 10 is located on the front side with respect to the paper surface, and other elements are located on the back side of the paper surface with respect to the element substrate 10.

図6において、各データ線11は、表示領域V内においてY方向に延在すると共に、シール材30の一辺30aを横切って張出し領域10aに延び出ている。そして、各データ線11のうち張出し領域10a内に張り出したそれらの端部は、ACF29内に含まれる導電粒子によってXドライバIC41の出力端子に接続される。この構成により、XドライバIC41によって生成されたデータ信号は、各データ線11に出力される。   In FIG. 6, each data line 11 extends in the Y direction in the display area V, and extends to the protruding area 10 a across one side 30 a of the sealing material 30. The ends of the data lines 11 that protrude into the protruding area 10 a are connected to the output terminal of the X driver IC 41 by conductive particles contained in the ACF 29. With this configuration, the data signal generated by the X driver IC 41 is output to each data line 11.

図6において、対向基板20上においてX方向に延在する複数の走査線25(斜線が付されている)は、1本ごとに交互にA側及びB側に引き出され、その引き出された端部がシール材30と重なるようになっている。ここで、図7は、図6におけるG−G´線に従った断面図、すなわち奇数本目の走査線25に対応する断面図である。図7に示すように、対向基板20のうちシール材30によって覆われた領域の近傍にはカラーフィルタ22やオーバーコート層24等は形成されていない。これに対し、奇数本目の走査線25は、オーバーコート層24の上面から対向基板20の上面に至ると共に、そのままシール材30のB側の辺に向かってX方向に延在して、その端部がシール材30によって覆われる。つまり、走査線25の端部は、対向基板20とシール材30との間に介在する。   In FIG. 6, a plurality of scanning lines 25 (indicated by diagonal lines) extending in the X direction on the counter substrate 20 are alternately drawn to the A side and the B side one by one, and the drawn ends The portion overlaps with the sealing material 30. Here, FIG. 7 is a cross-sectional view taken along the line GG ′ in FIG. 6, that is, a cross-sectional view corresponding to the odd-numbered scanning lines 25. As shown in FIG. 7, the color filter 22, the overcoat layer 24, and the like are not formed in the vicinity of the region covered with the sealing material 30 in the counter substrate 20. On the other hand, the odd-numbered scanning lines 25 extend from the upper surface of the overcoat layer 24 to the upper surface of the counter substrate 20 and extend in the X direction toward the B side of the sealing material 30 as they are. The part is covered with the sealing material 30. That is, the end portion of the scanning line 25 is interposed between the counter substrate 20 and the sealing material 30.

さらに、図6において、走査線25のうちシール材30によって覆われる端部(以下、「導通部25a」と表記する)の幅は、表示領域V内に存在する部分の幅と比較して広くなっている。偶数本目の走査線25についても同様であり、図6に示すように、シール材30のA側の辺に向かってX方向に延在し、その端部に位置する導通部25aがシール材30のA側の辺と重なるようになっている。なお、素子基板10の液晶側表面であってシール材30の内周縁近傍には、表示領域Vの縁辺に沿った枠状の形状を有する周辺遮光層57が形成される。この周辺遮光層57は、表示領域Vの縁辺近傍を遮光するための層である。   Further, in FIG. 6, the width of the end portion (hereinafter referred to as “conductive portion 25 a”) of the scanning line 25 covered with the sealing material 30 is wider than the width of the portion existing in the display region V. It has become. The same applies to the even-numbered scanning lines 25, and as shown in FIG. 6, the conductive portion 25 a that extends in the X direction toward the A-side side of the sealing material 30 and is located at the end thereof is the sealing material 30. It overlaps with the side on the A side. A peripheral light shielding layer 57 having a frame shape along the edge of the display region V is formed on the liquid crystal side surface of the element substrate 10 and in the vicinity of the inner periphery of the sealing material 30. The peripheral light shielding layer 57 is a layer for shielding the vicinity of the edge of the display region V.

図6及び図7において、素子基板10の液晶側表面には、当該素子基板10のうちY方向に延在する2つの縁辺に沿って、且つ、当該縁辺と交差する他辺に向かって、複数の引回し配線16が形成されている。各引回し配線16は、YドライバIC40の出力端子と走査線25とを接続するための配線である。より具体的には、引回し配線16は、図6に示すように、素子基板10のうちB側の縁辺に沿って形成された引回し配線161と、素子基板10のうちA側の縁辺に沿って形成された引回し配線162とから成る。これらの引回し配線16の各々は、導通部16aと、素子基板10の縁辺に沿って延在する延在部16bとを有する
6 and 7, the surface of the element substrate 10 on the liquid crystal side includes a plurality of elements along the two edges extending in the Y direction of the element substrate 10 and toward the other edge intersecting the edges. The routing wiring 16 is formed. Each routing wiring 16 is a wiring for connecting the output terminal of the Y driver IC 40 and the scanning line 25. More specifically, as shown in FIG. 6, the routing wiring 16 is provided on the routing wiring 161 formed along the B-side edge of the element substrate 10 and on the A-side edge of the element substrate 10. The lead wiring 162 is formed along the routing wiring 162. Each of these routing wirings 16 has a conduction part 16 a and an extension part 16 b extending along the edge of the element substrate 10.

各引回し配線16の導通部16aは、走査線25の導通部25aと対向するように形成されている。そして、図7に示すように、対向基板20上に形成された奇数本目の走査線25の導通部25aは、シール材30に分散された導電粒子32を介して、素子基板10上に形成された引回し配線161の導通部16aと導通する。偶数本目の走査線25についても同様であり、その導通部25aは、シール材30のA側の辺に位置する導電粒子32を介して、素子基板10上に形成された引回し配線162の導通部16aと導通する。   The conducting portion 16a of each routing wiring 16 is formed to face the conducting portion 25a of the scanning line 25. As shown in FIG. 7, the conduction portions 25 a of the odd-numbered scanning lines 25 formed on the counter substrate 20 are formed on the element substrate 10 through the conductive particles 32 dispersed in the sealing material 30. The conductive portion 16a of the lead wiring 161 is electrically connected. The same applies to the even-numbered scanning lines 25, and the conductive portion 25 a is electrically connected to the lead wiring 162 formed on the element substrate 10 via the conductive particles 32 located on the side of the sealing material A on the A side. Conductive with the portion 16a.

各引回し配線16の延在部16bは、図6に示すように、その一端が導通部16aに連結されると共に、素子基板10のうちシール材30によって覆われた領域、すなわちシール材30と重なる領域を通って張出し領域10aに達するように延在する。より具体的には、引回し配線161の延在部16bは、素子基板10の面上においてシール材30のB側の辺によって覆われると共に当該B側の辺と略同一方向に延在して、張出し領域10aのB側の部分、つまり、第1YドライバIC40aが実装されるべき部分に向かって延在する。そして、当該延在部16bのうち張出し領域10a内に張り出した端部が、第1YドライバIC40aの出力端子に接続される。   As shown in FIG. 6, the extending portion 16 b of each routing wiring 16 is connected to the conducting portion 16 a at one end and is covered with the sealing material 30 in the element substrate 10, that is, the sealing material 30. It extends to reach the overhanging region 10a through the overlapping region. More specifically, the extending portion 16b of the routing wiring 161 is covered with the side on the B side of the sealing material 30 on the surface of the element substrate 10 and extends in substantially the same direction as the side on the B side. , Extending toward the B side of the overhang region 10a, that is, toward the portion where the first Y driver IC 40a is to be mounted. And the edge part which protruded in the overhang | projection area | region 10a among the said extension parts 16b is connected to the output terminal of 1st Y driver IC40a.

他方、引回し配線162の延在部16bは、素子基板10の面上においてシール材30のA側の辺によって覆われると共に当該A側の辺と略同一方向に延在し、張出し領域10aのA側の部分に張り出した端部が第2YドライバIC40bの出力端子に接続される。このように、本実施形態においては、引回し配線16の延在部16bのうちシール材30の辺によって覆われた部分が、当該辺と略同一方向に延在するようになっている。換言すれば、シール材30の辺のうち引回し配線16の一部の延在方向と略同一方向に延びる辺が、当該引回し配線16の一部を覆うように、当該シール材30が形成されている。   On the other hand, the extending portion 16b of the routing wiring 162 is covered with the side on the A side of the sealing material 30 on the surface of the element substrate 10 and extends in substantially the same direction as the side on the A side. The end portion that protrudes from the A-side portion is connected to the output terminal of the second Y driver IC 40b. Thus, in this embodiment, the part covered with the edge | side of the sealing material 30 among the extension parts 16b of the routing wiring 16 is extended in the substantially the same direction as the said edge | side. In other words, the sealing material 30 is formed such that the side extending in the substantially same direction as the extending direction of a part of the routing wiring 16 among the sides of the sealing material 30 covers a part of the routing wiring 16. Has been.

このため、シール材30のうちY方向に延在する二辺、すなわち引回し配線16を覆うべき二辺の幅は、X方向に延在する二辺の幅と比較して広くなっている。すなわち、X方向に延在する二辺は、素子基板10と対向基板20とを貼り合わせ得る幅であれば十分であるのに対し、Y方向に延在する二辺については、両基板を貼り合わせるだけでなく、引回し配線16を覆うことができるように、その幅が選定されている。   For this reason, the width of the two sides extending in the Y direction of the sealing material 30, that is, the two sides that should cover the routing wiring 16, is wider than the width of the two sides extending in the X direction. That is, the two sides extending in the X direction need only be wide enough to bond the element substrate 10 and the counter substrate 20, while the two sides extending in the Y direction are bonded to both substrates. In addition to matching, the width is selected so that the routing wiring 16 can be covered.

第1YドライバIC40aから出力された走査信号は、素子基板10上に形成された引回し配線161の延在部16b及び導通部16a、並びにシール材30のB側の辺に分散された導電粒子32を介して、対向基板20上に形成された奇数本目の走査線25の導通部25aに供給される。同様に、第2YドライバIC40bから出力された走査信号は、引回し配線162及びシール材30のA側の辺に分散された導電粒子32を介して偶数本目の走査線25の導通部25aに供給される。   The scanning signal output from the first Y driver IC 40 a is obtained by dispersing the conductive particles 32 distributed on the extending portion 16 b and the conductive portion 16 a of the routing wiring 161 formed on the element substrate 10 and the B side of the sealing material 30. , To the conduction portions 25a of the odd-numbered scanning lines 25 formed on the counter substrate 20. Similarly, the scanning signal output from the second Y driver IC 40b is supplied to the conductive portion 25a of the even-numbered scanning line 25 via the lead wire 162 and the conductive particles 32 dispersed on the A side of the sealing material 30. Is done.

このように、本実施形態においては、引回し配線16がシール材30によって覆われた部分を有するため、当該部分に水分等が付着して腐食が生じるのを回避できる。さらに、この部分においては、水分や導電性の不純物が複数の引回し配線16に跨って付着するという事態が生じないので、配線間に短絡が生じることがなく、それ故、引回し配線16同士の間隔を狭くすることができる。そしてこの結果、引回し配線16が形成されるべきスペースを狭くすることができる。   Thus, in this embodiment, since the routing wiring 16 has the part covered with the sealing material 30, it can avoid that moisture etc. adhere to the said part and a corrosion arises. Further, in this portion, there is no situation in which moisture and conductive impurities adhere across the plurality of routing wirings 16, so that no short circuit occurs between the wirings. The interval can be reduced. As a result, the space in which the routing wiring 16 is to be formed can be reduced.

次に、引回し配線16の層構成を説明する。本実施形態における引回し配線16は、TFD素子13及び画素電極12といった表示領域V内にある要素と同一の層から形成されるようになっている。但し、引回し配線16のうち張出し領域10a内に位置する部分、すなわちシール材30の外側領域にある部分と、シール材30によって覆われた部分、すなわちシール材30と重なる領域にある部分とでは、その層構造が異なる。詳述すると、以下の通りである。   Next, the layer configuration of the routing wiring 16 will be described. The routing wiring 16 in the present embodiment is formed from the same layer as the elements in the display region V such as the TFD element 13 and the pixel electrode 12. However, a portion of the routing wiring 16 that is located in the overhanging region 10 a, that is, a portion that is in the outer region of the sealing material 30, and a portion that is covered by the sealing material 30, that is, a portion that overlaps with the sealing material 30 The layer structure is different. The details are as follows.

図8(a)は、図6において矢印Pで示す部分、すなわち引回し配線16のうち張出し領域10aに延び出た部分を拡大して示している。また、図8(b)は、図8(a)におけるH−H´線に従った断面図である。また、図8(c)は、図8(a)及び図8(b)におけるI−I´線に従った断面図である。また、図8(d)は、図8(a)及び図8(b)におけるJ−J´線に従った断面図である。   FIG. 8A shows an enlarged view of the portion indicated by the arrow P in FIG. 6, that is, the portion of the routing wiring 16 that extends to the overhang region 10a. FIG. 8B is a cross-sectional view according to the line HH ′ in FIG. FIG. 8C is a cross-sectional view taken along line II ′ in FIGS. 8A and 8B. FIG. 8D is a cross-sectional view taken along line JJ ′ in FIGS. 8A and 8B.

これらの図に示すように、引回し配線16は、第1配線層181と第2配線層182と第3配線層183とによって構成される。第1配線層181はTFD素子13の第1金属膜13a(図5(b)参照)と同一層から形成され、第2配線層182はデータ線11の主配線11a及びTFD素子13の第2金属膜13c(図5(b)参照)と同一層から形成され、第3配線層183は画素電極12(図5(b)参照)と同一層から形成される。すなわち、本実施形態においては、第1配線層181はタンタルから成り、第2配線層182はクロムから成り、第3配線層183はITOから成る。ここで、クロムはタンタル又はITOと比較してイオン化傾向が高いため、第2配線層182は第1配線層181及び第3配線層183と比較して腐食し易い。   As shown in these drawings, the routing wiring 16 includes a first wiring layer 181, a second wiring layer 182, and a third wiring layer 183. The first wiring layer 181 is formed from the same layer as the first metal film 13a (see FIG. 5B) of the TFD element 13, and the second wiring layer 182 is the main wiring 11a of the data line 11 and the second wiring of the TFD element 13. The metal film 13c (see FIG. 5B) is formed from the same layer, and the third wiring layer 183 is formed from the same layer as the pixel electrode 12 (see FIG. 5B). That is, in the present embodiment, the first wiring layer 181 is made of tantalum, the second wiring layer 182 is made of chromium, and the third wiring layer 183 is made of ITO. Here, since chromium has a higher ionization tendency than tantalum or ITO, the second wiring layer 182 is more easily corroded than the first wiring layer 181 and the third wiring layer 183.

第1配線層181及び第3配線層183は、図6の導通部16aから張出し領域10a内に位置する端部にわたる引回し配線16の全長に対応して形成されている。これに対し、第2配線層182は、素子基板10のうちシール材30と対向する領域、すなわち素子基板10のうちシール材30と重なる領域内のみに形成されている。   The first wiring layer 181 and the third wiring layer 183 are formed so as to correspond to the entire length of the routing wiring 16 extending from the conducting portion 16a of FIG. 6 to the end located in the overhanging region 10a. On the other hand, the second wiring layer 182 is formed only in a region of the element substrate 10 facing the sealing material 30, that is, in a region of the element substrate 10 that overlaps with the sealing material 30.

より具体的には、第2配線層182は、シール材30の外周縁から所定の長さだけ内側に位置する境界(以下、配線境界という)10bから見て張出し領域10aとは反対側においてのみ形成されており、張出し領域10a内には形成されていない。従って、引回し配線16のうち当該配線境界10bから見て導通部16a側の部分、すなわち、シール材30と重なる領域に形成された部分は、図8(b)及び図8(c)に示すように、第1配線層181、第2配線層182及び第3配線層183の3層がこの順に積層された構成となっている。これに対し、上記配線境界10bから見て張出し領域10a側の部分は、図8(b)及び図8(d)に示すように、第1配線層181及び第3配線層183の2層のみが積層された構成となっている。   More specifically, the second wiring layer 182 is only on the side opposite to the overhanging region 10a when viewed from a boundary 10b located on the inner side by a predetermined length from the outer peripheral edge of the sealing material 30 (hereinafter referred to as a wiring boundary) 10b. It is formed but not formed in the overhang region 10a. Accordingly, the portion of the routing wiring 16 on the conductive portion 16a side as viewed from the wiring boundary 10b, that is, the portion formed in the region overlapping with the sealing material 30 is shown in FIGS. 8B and 8C. Thus, the first wiring layer 181, the second wiring layer 182, and the third wiring layer 183 are stacked in this order. On the other hand, as shown in FIGS. 8B and 8D, only the two layers of the first wiring layer 181 and the third wiring layer 183 are present on the protruding region 10a side when viewed from the wiring boundary 10b. Are stacked.

ところで、図8(a)において、引回し配線16のうち張出し領域10a内に形成された部分はY方向に対して所定の角度を成して延在している。このため、この部分においては、Y方向に延在する部分、つまり、シール材30によって覆われた部分と比較して広いピッチを確保することができる。そして、本実施形態においては、引回し配線16のうち張出し領域10a内に形成された部分の幅W1が、シール材30によって覆われた部分の幅W2よりも広くなっている。   Incidentally, in FIG. 8A, a portion of the routing wiring 16 formed in the overhanging region 10a extends at a predetermined angle with respect to the Y direction. For this reason, in this part, a wide pitch can be secured as compared with the part extending in the Y direction, that is, the part covered with the sealing material 30. In the present embodiment, the width W1 of the portion of the routing wiring 16 formed in the overhanging region 10a is wider than the width W2 of the portion covered with the sealing material 30.

また、図8(b)において、素子基板10の端部に形成された外部接続端子17は、引回し配線16のうち配線境界10bから見て張出し領域10a側の部分と同様の層構成となっている。すなわち、各外部接続端子17は、タンタルから成る第1配線層181とITOから成る第3配線層183とが積層された構成となっている。   In FIG. 8B, the external connection terminal 17 formed at the end of the element substrate 10 has the same layer structure as the portion of the lead wiring 16 on the overhanging region 10a side when viewed from the wiring boundary 10b. ing. That is, each external connection terminal 17 has a configuration in which a first wiring layer 181 made of tantalum and a third wiring layer 183 made of ITO are laminated.

以上に説明したように、本実施形態においては、引回し配線16を構成する複数の配線層の一部である第2配線層182をシール材30と重なる領域内に形成する一方、これ以外の配線層である第1配線層181を当該引回し配線16の全長に対応して形成したので、当該引回し配線16の腐食を有効に抑えることができるという利点がある。すなわち、クロムから成る第2配線層182は抵抗値が低い反面、タンタルから成る第1配線層181やITOからなる第3配線層183と比較してイオン化傾向が高く、大気に対する耐食性が低いため、腐食し易いという特性を有する。   As described above, in the present embodiment, the second wiring layer 182 that is a part of the plurality of wiring layers constituting the routing wiring 16 is formed in the region overlapping the sealing material 30, while Since the first wiring layer 181 as the wiring layer is formed corresponding to the entire length of the routing wiring 16, there is an advantage that corrosion of the routing wiring 16 can be effectively suppressed. That is, the second wiring layer 182 made of chromium has a low resistance value, but has a higher ionization tendency and lower corrosion resistance to the atmosphere than the first wiring layer 181 made of tantalum and the third wiring layer 183 made of ITO. It has the property of being easily corroded.

このため、引回し配線16のうちシール材30によって覆われていない部分や外部接続端子17に第2配線層182を形成した場合には、当該第2配線層182が外気中の水分等の付着に起因して腐食し易いという問題が生じ得る。これに対し、本実施形態によれば、イオン化傾向の高い第2配線層182がシール材30によって覆われた領域のみに形成されており、当該第2配線層182に水分等が付着するのを回避できるので、第2配線層182の腐食を抑えることができる。   For this reason, when the 2nd wiring layer 182 is formed in the part which is not covered with the sealing material 30 among the routing wiring 16, and the external connection terminal 17, the said 2nd wiring layer 182 adheres the water | moisture content etc. in external air, etc. This can cause a problem of being easily corroded. On the other hand, according to the present embodiment, the second wiring layer 182 having a high ionization tendency is formed only in the region covered with the sealing material 30, and moisture or the like adheres to the second wiring layer 182. Since this can be avoided, corrosion of the second wiring layer 182 can be suppressed.

他方、第1配線層181を構成するタンタル及び第3配線層183を構成するITOは第2配線層182を構成するクロムと比較して抵抗値が高い。このため、引回し配線16を、その全長にわたって第1配線層181及び第2配線層182のみによって形成した場合には配線抵抗が高くなり、液晶装置の表示特性に悪影響を与えるおそれがある。これに対し、本実施形態によれば、引回し配線16のうちシール材30によって覆われた部分には、抵抗値が低い第2配線層182が形成されているため、配線抵抗の上昇を抑えることができるという利点がある。   On the other hand, tantalum constituting the first wiring layer 181 and ITO constituting the third wiring layer 183 have a higher resistance value than chromium constituting the second wiring layer 182. For this reason, when the routing wiring 16 is formed only by the first wiring layer 181 and the second wiring layer 182 over the entire length, the wiring resistance is increased, which may adversely affect the display characteristics of the liquid crystal device. On the other hand, according to the present embodiment, since the second wiring layer 182 having a low resistance value is formed in the portion of the routing wiring 16 covered with the sealing material 30, an increase in wiring resistance is suppressed. There is an advantage that you can.

さらに、本実施形態においては、引回し配線16のうち張出し領域10a内に形成された部分の幅が、シール材30によって覆われた部分の幅よりも広くなっている。換言すれば、第1配線層181と第3配線層183とから成る部分の幅が、第2配線層182を含む部分の幅よりも広くなっている。このため、張出し領域10a内の部分が、比較的抵抗値の高い第1配線層181と第3配線層183とによって構成されているにもかかわらず、当該部分における配線抵抗が極端に高くなってしまうという不都合が回避される。   Furthermore, in the present embodiment, the width of the portion of the routing wiring 16 formed in the overhang region 10 a is wider than the width of the portion covered with the sealing material 30. In other words, the width of the portion composed of the first wiring layer 181 and the third wiring layer 183 is larger than the width of the portion including the second wiring layer 182. For this reason, although the part in the overhang | projection area | region 10a is comprised by the 1st wiring layer 181 and the 3rd wiring layer 183 with comparatively high resistance value, the wiring resistance in the said part becomes extremely high. The inconvenience of end is avoided.

(電気光学装置の製造方法の実施形態)
次に、電気光学装置の製造方法について説明する。まず、図3の素子基板10上に設けられる、データ線11、TFD素子13等といった各要素の製造方法について説明する。図9及び図10は、素子基板10上における1つの表示ドット50の製造方法を工程順に示している。また、図11は、素子基板10上の引回し配線16の製造方法を工程順に示している。
(Embodiment of manufacturing method of electro-optical device)
Next, a method for manufacturing the electro-optical device will be described. First, a method for manufacturing each element such as the data line 11 and the TFD element 13 provided on the element substrate 10 of FIG. 3 will be described. 9 and 10 show a method for manufacturing one display dot 50 on the element substrate 10 in the order of steps. FIG. 11 shows a method of manufacturing the lead wiring 16 on the element substrate 10 in the order of steps.

上述したように、本実施形態における引回し配線16は、TFD素子13及び画素電極12を構成する各層と同一の層によって形成される。従って、以下では、表示ドット50と引回し配線16の双方の製造工程を並行して説明する。また、図6における引回し配線16が形成されるべき領域に関して、張出し領域10aと、シール材30が形成されるべき領域と、YドライバIC40が実装されるべき領域との位置関係は、図11(a)に示す通りである。   As described above, the routing wiring 16 in the present embodiment is formed by the same layer as each layer constituting the TFD element 13 and the pixel electrode 12. Therefore, in the following, the manufacturing process of both the display dot 50 and the lead wiring 16 will be described in parallel. Further, regarding the region in which the routing wiring 16 is to be formed in FIG. 6, the positional relationship between the overhang region 10a, the region in which the sealing material 30 is to be formed, and the region in which the Y driver IC 40 is to be mounted is as shown in FIG. As shown in (a).

まず、図9(a)及び図11(a)に示すように、素子基板10の面上にタンタルからなる金属膜61を形成する。この金属膜61の成膜には、例えばスパッタリング法や電子ビーム蒸着法を用いることができる。金属膜61の膜厚は、TFD素子13の用途等に応じて好適な値が選択されるが、通常は、100nm〜500nm程度である。なお、金属膜61の形成前に、素子基板10の表面に酸化タンタル(Ta)等から成る絶縁膜を形成しても良い。この絶縁膜を下地として金属膜61を形成すれば、当該金属膜61と素子基板10との密着性を高めると共に素子基板10から金属膜61への不純物の拡散を抑えることができる。 First, as shown in FIGS. 9A and 11A, a metal film 61 made of tantalum is formed on the surface of the element substrate 10. For forming the metal film 61, for example, a sputtering method or an electron beam evaporation method can be used. A suitable value for the thickness of the metal film 61 is selected according to the application of the TFD element 13 or the like, but it is usually about 100 nm to 500 nm. Note that an insulating film made of tantalum oxide (Ta 2 O 5 ) or the like may be formed on the surface of the element substrate 10 before the metal film 61 is formed. If the metal film 61 is formed using this insulating film as a base, the adhesion between the metal film 61 and the element substrate 10 can be improved and the diffusion of impurities from the element substrate 10 to the metal film 61 can be suppressed.

次に、金属膜61を、フォトリソグラフィ処理及びエッチング処理によってパターニングする。具体的には、図6の表示領域V内においては、図9(e1)に示すようなTFD素子13の第1金属膜13aに対応する形状であって、図9(a1)に示すようなX方向に列を成す複数の表示ドット50に沿って延びる形状に、金属膜61がパターニングされる。   Next, the metal film 61 is patterned by a photolithography process and an etching process. Specifically, in the display region V of FIG. 6, the shape corresponds to the first metal film 13a of the TFD element 13 as shown in FIG. 9 (e1), and as shown in FIG. 9 (a1). The metal film 61 is patterned into a shape extending along the plurality of display dots 50 that form a row in the X direction.

一方、図6の引回し配線16が形成されるべき領域においては、上記パターニングと同じ工程によって、図11(b)に示すように、引回し配線16を構成する第1配線層181と、外部接続端子17を構成する第1配線層181とが形成される。上述したように、引回し配線16を構成する第1配線層181は、図6の導通部16aから張出し領域10a内に位置する端部までに至る引回し配線16の全長に対応して形成される。   On the other hand, in the region where the routing wiring 16 in FIG. 6 is to be formed, the first wiring layer 181 constituting the routing wiring 16 and the outside are formed by the same process as the patterning as shown in FIG. A first wiring layer 181 constituting the connection terminal 17 is formed. As described above, the first wiring layer 181 constituting the routing wiring 16 is formed corresponding to the entire length of the routing wiring 16 extending from the conduction portion 16a in FIG. 6 to the end located in the overhang region 10a. The

次に、図9(a)において表示領域V内に形成された金属膜61の表面を陽極酸化法によって酸化させることにより、図9(b)に示すように、当該金属膜61の表面に酸化タンタルから成る酸化膜62を形成する。具体的には、素子基板10を所定の電解液中に浸漬し、表示領域V内の金属膜61と電解液との間に所定の電圧を印加して当該金属膜61の表面を酸化させる。酸化膜62の膜厚は、TFD素子13の特性に応じて好適な値が選択されるが、例えば10〜35nm程度である。なお、陽極酸化に用いられる電解液としては、例えば0.01〜0.1重量%のクエン酸水溶液を用いることができる。この後、ピンホールの除去や膜質の安定化を図るために、上記陽極酸化によって形成した酸化膜62に対して熱処理を施す。なお、図11(b)に示す引回し配線16のための第1配線層181に対しては陽極酸化は施こさない。従って、この第1配線層181の表面に酸化膜は形成されない(図11(c)参照)。   Next, the surface of the metal film 61 formed in the display region V in FIG. 9A is oxidized by anodic oxidation to oxidize the surface of the metal film 61 as shown in FIG. 9B. An oxide film 62 made of tantalum is formed. Specifically, the element substrate 10 is immersed in a predetermined electrolytic solution, and a predetermined voltage is applied between the metal film 61 in the display region V and the electrolytic solution to oxidize the surface of the metal film 61. A suitable value for the thickness of the oxide film 62 is selected according to the characteristics of the TFD element 13, and is about 10 to 35 nm, for example. As an electrolytic solution used for anodization, for example, a 0.01 to 0.1% by weight citric acid aqueous solution can be used. Thereafter, in order to remove pinholes and stabilize film quality, the oxide film 62 formed by the anodic oxidation is subjected to heat treatment. Note that the first wiring layer 181 for the routing wiring 16 shown in FIG. 11B is not anodized. Therefore, no oxide film is formed on the surface of the first wiring layer 181 (see FIG. 11C).

次に、図9(c)及び図11(c)に示すように、素子基板10の全面を覆うように金属膜63を形成する。この金属膜63は、例えばスパッタリング法等によって、50nm〜300nm程度の膜厚に形成される。この金属膜63は、図10(c1)のデータ線11のうちの主配線11a及び図9(e1)のTFD素子13の第2金属膜13c、並びに図11(f)の引回し配線16の第2配線層182となる薄膜である。従って、本実施形態における金属膜63はクロムによって形成される。   Next, as shown in FIGS. 9C and 11C, a metal film 63 is formed so as to cover the entire surface of the element substrate 10. The metal film 63 is formed to a thickness of about 50 nm to 300 nm by, for example, a sputtering method. The metal film 63 includes the main wiring 11a in the data line 11 in FIG. 10C1, the second metal film 13c of the TFD element 13 in FIG. 9E1, and the routing wiring 16 in FIG. It is a thin film that becomes the second wiring layer 182. Therefore, the metal film 63 in this embodiment is formed of chromium.

この後、図9(c)及び図11(c)において、フォトリソグラフィ処理及びエッチング処理によって金属膜63をパターニングする。これにより、表示領域V内においては、図9(d)及び図9(d1)に示すように、第2金属膜11cに相当する細くなった部分を有する主配線11aと、図9(e1)の第2TFD素子132の第2金属膜13cとが形成される。   Thereafter, in FIGS. 9C and 11C, the metal film 63 is patterned by photolithography and etching. As a result, in the display region V, as shown in FIGS. 9D and 9D1, the main wiring 11a having a thinned portion corresponding to the second metal film 11c, and FIG. 9E1. The second metal film 13c of the second TFD element 132 is formed.

他方、引回し配線16が形成されるべき領域においては、図11(c)における金属膜63のパターニングにより、図11(d)に示すように第2配線層182が形成される。すなわち、引回し配線16のうち配線境界10bから導通部16a(図6参照)側の部分に対応した形状の第2配線層182が形成される。換言すると、先の工程で形成された第1配線層181の面上に位置する金属膜63のうち、配線境界10bから見て張出し領域10a側の部分(外部接続端子17が形成されるべき部分を含む)に対応する金属膜63が除去される。   On the other hand, in the region where the routing wiring 16 is to be formed, the second wiring layer 182 is formed as shown in FIG. 11D by patterning the metal film 63 in FIG. That is, the second wiring layer 182 having a shape corresponding to a portion of the routing wiring 16 on the conductive portion 16a (see FIG. 6) side from the wiring boundary 10b is formed. In other words, in the metal film 63 located on the surface of the first wiring layer 181 formed in the previous step, a portion on the overhanging region 10a side as viewed from the wiring boundary 10b (a portion where the external connection terminal 17 is to be formed) The metal film 63 corresponding to (including) is removed.

次に、図9(d)において、フォトリソグラフィ処理及びエッチング処理を用いて上述した金属膜61及び酸化膜62をパターニングして、図9(e)及び図9(e1)に示すように、各表示ドット50のTFD素子13を構成する第1金属膜13a及び絶縁膜13bを形成する。すなわち、酸化膜62によって覆われた金属膜61のうち、X方向に列を成す各表示ドット50同士の間の部分を除去することにより、第2金属膜11c及び13cの双方と交差する島状の部分となるように第1金属膜13a及び絶縁膜13bをパターニングする。この工程により、第1TFD素子131及び第2TFD素子132が各表示ドット50ごとに形成される。なお、図10(a)は、図9(e1)におけるF−F´線に従った断面図であって、データ線11の主配線11a及び第2TFD素子132の第2
金属膜13cの断面形状を示している。
Next, in FIG. 9D, the metal film 61 and the oxide film 62 described above are patterned using a photolithography process and an etching process, and as shown in FIG. 9E and FIG. A first metal film 13a and an insulating film 13b constituting the TFD element 13 of the display dot 50 are formed. That is, by removing a portion between the display dots 50 that are arranged in the X direction in the metal film 61 covered with the oxide film 62, the island shape intersects with both the second metal films 11c and 13c. The first metal film 13a and the insulating film 13b are patterned so as to be a portion of Through this step, the first TFD element 131 and the second TFD element 132 are formed for each display dot 50. 10A is a cross-sectional view according to the line FF ′ in FIG. 9E1, and the second wiring of the main wiring 11a of the data line 11 and the second TFD element 132.
The cross-sectional shape of the metal film 13c is shown.

また、図9(d)における金属膜61及び酸化膜62のパターニングに際しては、図11(d)における引回し配線16用の第1配線層181及び第2配線層182には何ら処理は施されない。   Further, in the patterning of the metal film 61 and the oxide film 62 in FIG. 9D, no processing is performed on the first wiring layer 181 and the second wiring layer 182 for the lead wiring 16 in FIG. 11D. .

ところで、上記の例では、図9(c)の金属膜63にパターニング処理を施した後に、図9(d)の金属膜61及び酸化膜62にパターニング処理を施すようにしたが、これとは逆に、金属膜61及び酸化膜62のパターニングを行なった後に、金属膜63の形成及び当該金属膜63のパターニングを行なうようにしても良い。   By the way, in the above example, the patterning process is performed on the metal film 61 and the oxide film 62 in FIG. 9D after the patterning process is performed on the metal film 63 in FIG. 9C. On the contrary, after the metal film 61 and the oxide film 62 are patterned, the metal film 63 may be formed and the metal film 63 may be patterned.

次に、図10(b)及び図11(e)に示すように、ITOから成る透明導電膜64を素子基板10の全面を覆うように形成する。この成膜には、例えばスパッタリング法等を用いることができる。この後、透明導電膜64を、例えばフォトリソグラフィ処理及びエッチング処理によってパターニングする。これにより、表示領域V内においては、図10(c)及び図10(c1)に示すように、第2TFD素子132の第2金属膜13cに接続された画素電極12と、主配線11aと共にデータ線11を構成する補助配線11bとが形成される。   Next, as shown in FIGS. 10B and 11E, a transparent conductive film 64 made of ITO is formed so as to cover the entire surface of the element substrate 10. For this film formation, for example, a sputtering method or the like can be used. Thereafter, the transparent conductive film 64 is patterned by, for example, a photolithography process and an etching process. As a result, in the display region V, as shown in FIGS. 10C and 10C1, the pixel electrode 12 connected to the second metal film 13c of the second TFD element 132 and the main wiring 11a are used together with the data. An auxiliary wiring 11b constituting the line 11 is formed.

他方、表示領域Vの外側においては、図11(f)に示すように、引回し配線16の全長に対応して第1配線層181及び第2配線層182を覆う第3配線層183と、外部接続端子17の第1配線層181を覆う第3配線層183とが形成される。   On the other hand, outside the display area V, as shown in FIG. 11 (f), a third wiring layer 183 covering the first wiring layer 181 and the second wiring layer 182 corresponding to the entire length of the routing wiring 16, A third wiring layer 183 that covers the first wiring layer 181 of the external connection terminal 17 is formed.

この後、図3に示すように素子基板10のうち表示領域Vを覆う配向膜56を形成すると共に、当該配向膜56に対して所定方向にラビング処理を施す。次いで、図11(g)において、導電粒子32が分散されたシール材30を、例えばスクリーン印刷等の技術を用いて塗布する。なお、このときには、第2配線層182を全長にわたって覆うように、すなわち第2配線層182が張出し領域10aに至らないように、当該シール材30を塗布する。   Thereafter, as shown in FIG. 3, an alignment film 56 covering the display region V of the element substrate 10 is formed, and the alignment film 56 is rubbed in a predetermined direction. Next, in FIG. 11G, the sealing material 30 in which the conductive particles 32 are dispersed is applied using a technique such as screen printing. At this time, the sealing material 30 is applied so as to cover the entire length of the second wiring layer 182, that is, so that the second wiring layer 182 does not reach the overhanging region 10 a.

以上が、図3の素子基板10上に各種要素を製造するための製造方法である。
この一方で、対向基板20上に設けられる各要素は、例えば、図12及び図13に示す工程を経て形成される。なお、これらの図は、図6の対向基板20のうちシール材30によって覆われるべき領域の断面の近傍を示している。シール材30が形成されるべき領域は、図12(a)において「シール領域」として示されている。
The above is the manufacturing method for manufacturing various elements on the element substrate 10 of FIG.
On the other hand, each element provided on the counter substrate 20 is formed through, for example, steps shown in FIGS. In addition, these figures have shown the vicinity of the cross section of the area | region which should be covered with the sealing material 30 among the opposing substrates 20 of FIG. An area where the sealing material 30 is to be formed is shown as a “sealing area” in FIG.

まず、図12(a)において、対向基板20のうち反射層21が形成されるべき領域の表面を粗面化する。具体的には、例えば、エッチング処理を用いて、当該対向基板20の表面のうち多数の微細な領域を所定の厚さだけ選択的に除去する。これにより、除去された部分に対応する凹部と、除去されなかった部分に対応する凸部とを有する粗面が対向基板20の表面上に形成される。   First, in FIG. 12A, the surface of the region of the counter substrate 20 where the reflective layer 21 is to be formed is roughened. Specifically, for example, many fine regions of the surface of the counter substrate 20 are selectively removed by a predetermined thickness by using an etching process. As a result, a rough surface having a concave portion corresponding to the removed portion and a convex portion corresponding to the non-removed portion is formed on the surface of the counter substrate 20.

但し、対向基板20の表面を粗面化する方法はこれに限られるものではない。
例えば、対向基板20を覆うようにエポキシ系やアクリル系の樹脂層を形成し、当該樹脂層表面の多数の微細な部分をエッチングによって選択的に除去する。この後、当該樹脂層に熱を加えて軟化させ、エッチングによって生じた角の部分を丸めることにより、滑らかな凹凸を有する粗面を形成しても良い。
However, the method of roughening the surface of the counter substrate 20 is not limited to this.
For example, an epoxy-based or acrylic-based resin layer is formed so as to cover the counter substrate 20, and many fine portions on the surface of the resin layer are selectively removed by etching. Thereafter, the resin layer may be softened by applying heat, and a rough surface having smooth irregularities may be formed by rounding corner portions generated by etching.

次に、図12(a)において対向基板20の全面を覆うように、光反射性を有する金属の薄膜を、スパッタリング法等を用いて形成する。この薄膜は、例えばアルミニウムや銀といった単体金属、又はこれらを主成分とする合金等によって形成される。この後、フォトリソグラフィ処理及びエッチング処理を用いて当該薄膜をパターニングすることにより、図12(b)に示す反射層21を形成する。   Next, a light-reflective metal thin film is formed by sputtering or the like so as to cover the entire surface of the counter substrate 20 in FIG. This thin film is formed of, for example, a single metal such as aluminum or silver, or an alloy containing these as a main component. Thereafter, the reflective layer 21 shown in FIG. 12B is formed by patterning the thin film using a photolithography process and an etching process.

次に、図12(c)に示すように、反射層21の面上にカラーフィルタ22及び遮光層23を形成する。すなわち、まず、染料や顔料によってR(赤)、G(緑)又はB(青)のうちのいずれかの色、例えばR色に着色された樹脂膜を反射層21の面上に形成した後、R色のカラーフィルタ22が形成されるべき領域と、遮光層23が形成されるべき格子状の領域、すなわち表示ドット50同士の間隙領域とを残して、当該樹脂膜を除去する。以後、これと同様の工程を、他の2色、すなわちG色及びB色についても繰り返すことにより、図12(c)に示すように、R、G又はBのいずれかの色に対応するカラーフィルタ22と、これらの3色の層が積層された遮光層23とが形成される。   Next, as illustrated in FIG. 12C, the color filter 22 and the light shielding layer 23 are formed on the surface of the reflective layer 21. That is, after a resin film colored in one of R (red), G (green), and B (blue), for example, R color, is formed on the surface of the reflective layer 21 with a dye or pigment. The resin film is removed leaving a region where the R color filter 22 is to be formed and a lattice region where the light shielding layer 23 is to be formed, that is, a gap region between the display dots 50. Thereafter, the same process is repeated for the other two colors, that is, the G color and the B color, so that a color corresponding to one of the colors R, G, or B as shown in FIG. A filter 22 and a light shielding layer 23 in which these three color layers are stacked are formed.

この後、図12(d)において、カラーフィルタ22及び遮光層23を覆うようにエポキシ系又はアクリル系の樹脂材料を塗布し、さらにそれを焼成して、オーバーコート層24を形成する。次に、図13(e)において、上記各要素が形成された対向基板20の全面を覆うようにITO等から成る透明導電膜65を形成する。この成膜には、例えばスパッタリング法等を用いることができる。   Thereafter, in FIG. 12D, an epoxy or acrylic resin material is applied so as to cover the color filter 22 and the light shielding layer 23, and is further baked to form an overcoat layer 24. Next, in FIG. 13E, a transparent conductive film 65 made of ITO or the like is formed so as to cover the entire surface of the counter substrate 20 on which the above elements are formed. For this film formation, for example, a sputtering method or the like can be used.

この透明導電膜65をフォトリソグラフィ処理及びエッチング処理によってパターニングして、図13(f)に示すように、複数の走査線25を形成する。これらの走査線25は、1本ごとに、シール材30のA側及びB側の辺が形成されるべき領域に至るように形成され、その端部には導通部25aが形成される。この後、図13(g)に示すように、表示領域Vを覆うように配向膜26を形成すると共に、当該配向膜26に対してラビング処理を施す。   The transparent conductive film 65 is patterned by photolithography and etching to form a plurality of scanning lines 25 as shown in FIG. Each of these scanning lines 25 is formed so as to reach a region where the sides on the A side and B side of the sealing material 30 are to be formed, and a conduction portion 25a is formed at the end thereof. Thereafter, as shown in FIG. 13G, an alignment film 26 is formed so as to cover the display region V, and the alignment film 26 is subjected to a rubbing process.

次に、上記各工程を経て得られた素子基板10と対向基板20とを、図2に示すように、各々の電極形成面が対向するようにシール材30を間に挟んで貼り合わせる。このとき、図6において、各走査線25の導通部25aと引回し配線16の導通部16aとがシール材30を挟んで対向するように、両基板10,20の相対的な位置が調整される。   Next, as shown in FIG. 2, the element substrate 10 and the counter substrate 20 obtained through the above steps are bonded together with a sealant 30 interposed therebetween so that the electrode forming surfaces face each other. At this time, in FIG. 6, the relative positions of the two substrates 10 and 20 are adjusted so that the conductive portion 25 a of each scanning line 25 and the conductive portion 16 a of the routing wiring 16 face each other with the sealing material 30 interposed therebetween. The

そして、図2において両基板10,20とシール材30とによって囲まれた領域内に、シール材30の開口部分を介して液晶を封入し、その後、当該開口部分を封止材31によって封止する。この後、両基板10,20の外側表面に偏光板や位相差板等を貼着すると共に、素子基板10の張出し領域10aにXドライバIC41及びYドライバIC40をCOG技術を用いて実装し、これにより、上述した液晶装置1が得られる。   Then, in FIG. 2, the liquid crystal is sealed through the opening portion of the sealing material 30 in the region surrounded by the substrates 10 and 20 and the sealing material 30, and then the opening portion is sealed with the sealing material 31. To do. Thereafter, a polarizing plate, a phase difference plate, and the like are attached to the outer surfaces of both the substrates 10 and 20, and the X driver IC 41 and the Y driver IC 40 are mounted on the overhanging region 10a of the element substrate 10 by using the COG technology. Thus, the liquid crystal device 1 described above is obtained.

このように、本実施形態によれば、引回し配線16がTFD素子13及び画素電極12と共通の層から形成されるため、TFD素子13及び引回し配線16の各々を形成する工程を別個に実施した場合と比較して、製造工程の簡略化及び製造コストの低減が達成できる。   As described above, according to the present embodiment, since the lead wiring 16 is formed from the same layer as the TFD element 13 and the pixel electrode 12, the process of forming each of the TFD element 13 and the lead wiring 16 is separately performed. Compared with the case where it implements, the simplification of a manufacturing process and reduction of manufacturing cost can be achieved.

ところで、図8(b)に示した耐食性の低い第2配線層182の腐食を防ぐための他の手段として、例えば、引回し配線16のうち当該第2配線層182が形成された部分を、樹脂材料等から成る絶縁層によって覆うことも一応考えられる。しかしながら、この場合には、当該絶縁層を形成するための工程が不可欠となるので、その分だけ製造コストが高くなってしまう。これに対し、本実施形態によれば、第2配線層182がシール材30によって覆われるようになっているため、上記のような絶縁層を形成するための独立した工程は不要である。従って、本実施形態によれば、製造コストの増加や製造工程の煩雑化を伴うことなく、第2配線層182の腐食を抑えるという効果を得ることができる。   By the way, as another means for preventing the corrosion of the second wiring layer 182 having low corrosion resistance shown in FIG. 8B, for example, a portion of the routing wiring 16 where the second wiring layer 182 is formed, It is also conceivable to cover with an insulating layer made of a resin material or the like. However, in this case, since a process for forming the insulating layer is indispensable, the manufacturing cost increases accordingly. On the other hand, according to the present embodiment, since the second wiring layer 182 is covered with the sealing material 30, an independent process for forming the insulating layer as described above is unnecessary. Therefore, according to the present embodiment, the effect of suppressing the corrosion of the second wiring layer 182 can be obtained without increasing the manufacturing cost and complicating the manufacturing process.

以上、本発明の一実施形態について説明したが、上記実施形態はあくまでも例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。   As mentioned above, although one Embodiment of this invention was described, the said embodiment is an illustration to the last, Various modifications can be added to the said embodiment in the range which does not deviate from the meaning of this invention. As modifications, for example, the following can be considered.

(電気光学装置の第2実施形態)
図6に示した先の実施形態では、引回し配線16の一部が、当該一部と略同一方向に延びるシール材30の辺によって覆われた構成となっていたが、これに代えて、図14に示すような構成を採用できる。なお、図14は、液晶装置81を観察側から見たときの配線の態様を示している。また、図14において図6に示した構成要素と同じ構成要素については同一の符号を付すことにする。また、図14においては、図6と同様に、素子基板10が紙面に対して最も手前側に位置し、これ以外の要素は当該素子基板10に対して紙面奥側に位置する。
(Second embodiment of electro-optical device)
In the previous embodiment shown in FIG. 6, a part of the routing wiring 16 is covered with the side of the sealing material 30 extending in the same direction as the part. A configuration as shown in FIG. 14 can be adopted. FIG. 14 shows an aspect of wiring when the liquid crystal device 81 is viewed from the observation side. Further, in FIG. 14, the same components as those shown in FIG. 6 are denoted by the same reference numerals. In FIG. 14, similarly to FIG. 6, the element substrate 10 is positioned closest to the paper surface, and other elements are positioned on the back side of the paper surface with respect to the element substrate 10.

図14において、引回し配線16は、素子基板10上に形成されていて、導通部16aと延在部16bとから成っている。そして、導通部16aが、シール材30中の導電粒子32を介して走査線25の導通部25aと導通する点は、図6に示した実施形態の場合と同様である。しかしながら、本実施形態においては、延在部16bがシール材30によって覆われた領域内、すなわちシール材30と重なる領域において延在するのではなく、当該シール材30の内周縁によって囲まれた領域内、すなわち表示領域V内において延在する点で図6の実施形態とは異なっている。   In FIG. 14, the routing wiring 16 is formed on the element substrate 10 and is composed of a conductive portion 16 a and an extending portion 16 b. And the point which the conduction | electrical_connection part 16a conduct | electrically_connects with the conduction | electrical_connection part 25a of the scanning line 25 through the electrically-conductive particle 32 in the sealing material 30 is the same as that of the case of embodiment shown in FIG. However, in this embodiment, the extending portion 16b does not extend in the region covered with the sealing material 30, that is, in the region overlapping with the sealing material 30, but is surrounded by the inner peripheral edge of the sealing material 30. 6 is different from the embodiment of FIG. 6 in that it extends within the display area V.

すなわち、本実施形態において延在部16bは、シール材30の内周縁によって囲まれた領域内において導通部16aに連結されると共に、当該領域内において張出し領域10aに向かって延在する。そして、シール材30の一辺30aを横切って張出し領域10a内に到達し、その端部がYドライバIC40の出力端子に接続される。   That is, in the present embodiment, the extending portion 16b is connected to the conducting portion 16a in the region surrounded by the inner peripheral edge of the sealing material 30, and extends toward the overhanging region 10a in the region. Then, it crosses one side 30 a of the sealing material 30 and reaches the extended region 10 a, and its end is connected to the output terminal of the Y driver IC 40.

図15は、本実施形態における引回し配線16の層構成を示す図であり、先の実施形態における図8(b)に対応するものである。図15に示すように、引回し配線16の層構成は、図8(b)に示した先の実施形態における引回し配線16の層構成と同様であり、図5(b)のTFD素子13の第1金属膜13aと同一層によって形成された第1配線層181と、図5(a)のデータ線11の主配線11a及びTFD素子13の第2金属膜13cと同一層によって形成された第2配線層182と、図5(a)の画素電極12と同一層によって形成された第3配線層183とが積層された構成となっている。   FIG. 15 is a diagram showing a layer configuration of the routing wiring 16 in the present embodiment, and corresponds to FIG. 8B in the previous embodiment. As shown in FIG. 15, the layer configuration of the routing wiring 16 is the same as the layer configuration of the routing wiring 16 in the previous embodiment shown in FIG. 8B, and the TFD element 13 in FIG. 5B. The first wiring layer 181 formed of the same layer as the first metal film 13a, the main wiring 11a of the data line 11 of FIG. 5A and the second metal film 13c of the TFD element 13 are formed of the same layer. The second wiring layer 182 and the third wiring layer 183 formed of the same layer as the pixel electrode 12 in FIG. 5A are stacked.

第1配線層181及び第3配線層183は、図14の導通部16aから張出し領域10a内に位置する端部にわたる引回し配線16の全長にわたって形成されている。すなわち、第1配線層181及び第3配線層183は、素子基板10のうちシール材30に重なる領域と、液晶35に対向する領域(つまり、シール材30の内周縁によって囲まれた領域)と、張出し領域10aとにわたって設けられている。   The first wiring layer 181 and the third wiring layer 183 are formed over the entire length of the lead wiring 16 extending from the conducting portion 16a of FIG. 14 to the end located in the overhanging region 10a. That is, the first wiring layer 181 and the third wiring layer 183 include a region of the element substrate 10 that overlaps the sealing material 30 and a region that faces the liquid crystal 35 (that is, a region surrounded by the inner peripheral edge of the sealing material 30). And overhanging region 10a.

これに対し、第2配線層182は、張出し領域10aには入らないようになっており、素子基板10のうちシール材30に重なる領域と、液晶35に対向する領域とにわたって設けられている。すなわち、図6に示した先の記実施形態では引回し配線16がシール材30によって覆われた領域、すなわちシール材30と重なる領域、内に延在する構成を採ったため、第2配線層182がシール材30によって覆われた領域のみに形成されるようにした。これに対し、本実施形態における第2配線層182は、シール材30によって覆われた領域に加え、液晶35に対向する領域にも形成されるようになっている。本実施形態によっても、図6に示した実施形態と同様に、第2配線層182に外気中の水分等が付着するのを回避でき、それ故、当該第2配線層182の腐食を抑えることができる。   On the other hand, the second wiring layer 182 does not enter the overhanging region 10 a and is provided across a region of the element substrate 10 that overlaps the sealing material 30 and a region that faces the liquid crystal 35. That is, in the previous embodiment shown in FIG. 6, the second wiring layer 182 is adopted because the routing wiring 16 extends into the area covered with the sealing material 30, that is, the area overlapping with the sealing material 30. Is formed only in the region covered with the sealing material 30. On the other hand, the second wiring layer 182 in the present embodiment is formed in a region facing the liquid crystal 35 in addition to the region covered with the sealing material 30. Also in the present embodiment, as in the embodiment shown in FIG. 6, it is possible to avoid adhesion of moisture or the like in the outside air to the second wiring layer 182, and therefore, the corrosion of the second wiring layer 182 can be suppressed. Can do.

(電気光学装置の第3実施形態)
図8(b)及び図15に示した実施形態においては、引回し配線16が第1配線層181と第3配線層183とを有する構成としたが、これらのうちのいずれかのみを有する構成としても良い。すなわち、引回し配線16のうちシール材30によって覆われた領域内に位置する部分を第1配線層181と第2配線層182とが積層された構成とし、張出し領域10a内に位置する部分を第1配線層181のみによって構成するようにしても良い。もっとも、図8(b)等に示した実施形態のように、第1配線層181と第2配線層182とに第3配線層183を積層した構成を採れば、配線抵抗を低く抑えることができるという利点がある。
(Third embodiment of electro-optical device)
In the embodiment shown in FIG. 8B and FIG. 15, the routing wiring 16 has the first wiring layer 181 and the third wiring layer 183, but has only one of these. It is also good. That is, a portion of the routing wiring 16 located in the region covered with the sealing material 30 is configured by laminating the first wiring layer 181 and the second wiring layer 182, and a portion located in the overhanging region 10 a is formed. You may make it comprise only the 1st wiring layer 181. FIG. However, if the configuration in which the third wiring layer 183 is stacked on the first wiring layer 181 and the second wiring layer 182 as in the embodiment shown in FIG. There is an advantage that you can.

(電気光学装置の第4実施形態)
図6及び図14に示した実施形態においては、走査線25と導通する引回し配線16について、その一部の配線層がシール材30によって覆われた構成としたが、これ以外の配線、例えばデータ線11についても同様の構成を採用することができる。すなわち、データ線11のうちクロムから成る主配線11aをシール材30及び液晶35によって覆われた領域内に形成する一方、耐食性の高いITOから成る補助配線11bを、シール材30及び液晶35によって覆われた領域内に加えて張出し領域10aにも入るように、当該データ線11の全長にわたって形成しても良い。なお、この場合の配線、すなわちデータ線11は、対向基板20上のいずれの配線とも導通しない。つまり、本発明における「配線」は、必ずしも他の基板に形成された配線と導通するものである必要はない。
(Embodiment 4 of electro-optical device)
In the embodiment shown in FIGS. 6 and 14, the routing wiring 16 that is electrically connected to the scanning line 25 is configured such that a part of the wiring layer is covered with the sealing material 30, but other wiring, for example, A similar configuration can be adopted for the data line 11. That is, the main wiring 11a made of chromium among the data lines 11 is formed in the region covered with the sealing material 30 and the liquid crystal 35, while the auxiliary wiring 11b made of ITO having high corrosion resistance is covered with the sealing material 30 and the liquid crystal 35. You may form over the full length of the said data line 11 so that it may also enter into the overhang | projection area | region 10a in addition to the inside of a broken area. Note that the wiring in this case, that is, the data line 11 is not electrically connected to any wiring on the counter substrate 20. That is, the “wiring” in the present invention does not necessarily need to be electrically connected to wiring formed on another substrate.

(電気光学装置の第5実施形態)
図8(b)や図15に示した実施形態においては、引回し配線16を構成する各配線層181,182,183を表示領域V内の要素、すなわちTFD素子13、画素電極12等と共通の層によって形成した。しかしながら、本発明に係る電気光学装置は、常に必ず、このように構成しなければならないというものではなく、表示領域V内の要素とは別個の工程によって引回し配線16を形成するようにしても良い。
(Fifth embodiment of electro-optical device)
In the embodiment shown in FIG. 8B and FIG. 15, the wiring layers 181, 182, and 183 constituting the routing wiring 16 are common to elements in the display region V, that is, the TFD element 13, the pixel electrode 12, and the like. Formed by layers of However, the electro-optical device according to the present invention does not always have to be configured in this way, and the lead wiring 16 may be formed by a process separate from the elements in the display region V. good.

すなわち、図8(b)や図15に示した実施形態においては、第1配線層181をタンタルによって形成し、第2配線層182をクロムによって形成し、第3配線層183をITOによって形成したが、各配線層の材料はこれらに限られるものではない。もっとも、図8(b)等に示した実施形態における例とは異なる材料によって各配線層を形成した場合であっても、これらの配線層のうちイオン化傾向の高い、つまり耐食性の低い配線層をシール材30と重なる領域内に形成し、さらに、その他の配線層を当該引回し配線16の全長に対応して形成することが望ましい。   That is, in the embodiment shown in FIG. 8B and FIG. 15, the first wiring layer 181 is formed of tantalum, the second wiring layer 182 is formed of chromium, and the third wiring layer 183 is formed of ITO. However, the material of each wiring layer is not limited to these. Of course, even when each wiring layer is formed of a material different from the example in the embodiment shown in FIG. 8B or the like, a wiring layer having a high ionization tendency, that is, a low corrosion resistance is selected from these wiring layers. It is desirable to form in a region overlapping with the sealing material 30 and to form another wiring layer corresponding to the entire length of the routing wiring 16.

(電気光学装置の第6実施形態)
図6や図14に示した実施形態においては、TFD素子13の形成された素子基板10が観察側に位置し、走査線25の形成された対向基板20が背面側に位置していた。しかしながら、これとは逆に、素子基板10が背面側に位置し、対向基板20が観察側に位置する構成としても良い。この場合には、図3の反射層21を、対向基板20上ではなくて素子基板10上に形成すれば良い。
(Sixth embodiment of electro-optical device)
In the embodiment shown in FIGS. 6 and 14, the element substrate 10 on which the TFD elements 13 are formed is located on the observation side, and the counter substrate 20 on which the scanning lines 25 are formed is located on the back side. However, conversely, the element substrate 10 may be located on the back side, and the counter substrate 20 may be located on the observation side. In this case, the reflective layer 21 in FIG. 3 may be formed on the element substrate 10 instead of on the counter substrate 20.

また、図3に示す実施形態では、背面側に位置する基板である対向基板20にカラーフィルタ22及び遮光層23を形成したが、これらの要素が観察側に位置する基板に形成された構成としても良い。あるいは、カラーフィルタ22や遮光層23を設けず、白黒表示のみを行なう構成としても良い。すなわち、図3に示した実施形態では、素子基板10が本発明における「第1基板」に対応し、対向基板20が本発明における「第2基板」に対応するものとしたが、本発明における「第1基板」及び「第2基板」の各々は、観察側又は背面側のいずれに位置する基板であっても良く、TFD素子13、反射層21、カラーフィルタ22等といった要素は、必要に応じて、いずれの基板に設けても良い。   In the embodiment shown in FIG. 3, the color filter 22 and the light shielding layer 23 are formed on the counter substrate 20 that is the substrate located on the back side. However, these elements are formed on the substrate located on the observation side. Also good. Or it is good also as a structure which does not provide the color filter 22 and the light shielding layer 23, and performs only a monochrome display. That is, in the embodiment shown in FIG. 3, the element substrate 10 corresponds to the “first substrate” in the present invention, and the counter substrate 20 corresponds to the “second substrate” in the present invention. Each of the “first substrate” and the “second substrate” may be a substrate located on either the observation side or the back side, and elements such as the TFD element 13, the reflective layer 21, the color filter 22, and the like are necessary. Depending on the substrate, it may be provided on any substrate.

また、図3に示した実施形態では、反射型表示のみを行なう反射型液晶装置を例示したが、いわゆる透過型表示のみを行なう透過型液晶装置にも本発明を適用可能である。例えば、図3の構造を透過型に変更するには、背面側の基板である対向基板20に反射層21を設けることなく、背面側からの入射光が液晶35を通過して観察側に出射する構成とすれば良い。   In the embodiment shown in FIG. 3, the reflective liquid crystal device that performs only the reflective display is illustrated. However, the present invention can also be applied to a transmissive liquid crystal device that performs only the so-called transmissive display. For example, in order to change the structure of FIG. 3 to the transmission type, incident light from the back side passes through the liquid crystal 35 and is emitted to the observation side without providing the reflective layer 21 on the counter substrate 20 that is the back side substrate. What is necessary is just to be the structure to do.

さらに、反射型表示と透過型表示の双方が可能な、いわゆる半透過反射型液晶装置にも本発明を適用することができる。この場合には、例えば図3において、反射層21に代えて、各表示ドット50ごとに開口部を有する反射層、又は表面に入射した光のうちの一部を反射させ他の一部を透過させる構造の半透過反射層(いわゆる、ハーフミラー)を設けると共に、液晶装置の背面側に照明装置を配設した構成とすれば良い。   Furthermore, the present invention can also be applied to a so-called transflective liquid crystal device capable of both reflective display and transmissive display. In this case, for example, in FIG. 3, instead of the reflective layer 21, a reflective layer having an opening for each display dot 50 or a part of the light incident on the surface is reflected and the other part is transmitted. A semi-transmissive reflective layer (so-called half mirror) having a structure to be provided may be provided, and a lighting device may be provided on the back side of the liquid crystal device.

さらに、図6や図14に記載した実施形態においては、二端子型スイッチング素子であるTFD素子を用いたアクティブマトリクス方式の液晶装置を例示したが、これに代えて、TFT(Thin Film Transistor)素子に代表される三端子型スイッチング素子を用いたアクティブマトリクス方式の液晶装置や、スイッチング素子を持たないパッシブマトリクス方式の液晶装置にも本発明を適用できることは言うまでもない。   Furthermore, in the embodiments described in FIG. 6 and FIG. 14, an active matrix type liquid crystal device using a TFD element which is a two-terminal switching element is illustrated, but instead of this, a TFT (Thin Film Transistor) element It goes without saying that the present invention can also be applied to an active matrix liquid crystal device using a three-terminal switching element represented by the above and a passive matrix liquid crystal device having no switching element.

以上から明らかなように、液晶を支持する基板のうちシール材と対向する領域、すなわちシール材と重なる領域から当該シール材の外周縁を横切ってその外側へ延び出るパターンの配線が設けられる構造の液晶装置であれば、他の構成要素の態様の如何を問わず、本発明を適用可能である。   As is clear from the above, a wiring pattern having a pattern extending from the region of the substrate supporting the liquid crystal facing the sealing material, that is, the region overlapping the sealing material, across the outer periphery of the sealing material to the outside thereof is provided. The present invention can be applied to any liquid crystal device regardless of the mode of other components.

(電子機器の実施形態)
次に、本発明に係る電気光学装置を用いた電子機器について説明する。図16(a)は、本発明をモバイル型のパーソナルコンピュータ、すなわち可搬型のパーソナルコンピュータ、いわゆるノート型パソコンに適用した場合、特にその表示部として適用した場合を示している。
(Embodiment of electronic device)
Next, electronic equipment using the electro-optical device according to the invention will be described. FIG. 16A shows a case where the present invention is applied to a mobile personal computer, that is, a portable personal computer, a so-called notebook personal computer, particularly as a display portion thereof.

ここに示すパーソナルコンピュータ71は、キーボード711を備えた本体部712と、本発明に係る電気光学装置を適用した表示部713とを備えている。このパーソナルコンピュータ71に用いる電気光学装置としては、暗所においても視認性を確保するため、反射型表示のみならず透過型表示も可能な半透過反射型の電気光学装置であることが望ましい。   A personal computer 71 shown here includes a main body 712 provided with a keyboard 711 and a display 713 to which the electro-optical device according to the invention is applied. The electro-optical device used in the personal computer 71 is preferably a transflective electro-optical device capable of not only reflective display but also transmissive display in order to ensure visibility even in a dark place.

次に、図16(b)は、本発明に係る電気光学装置を携帯電話機の表示部として用いた場合を示している。同図において、携帯電話機72は、複数の操作ボタン721と、受話口722と、送話口723と、表示部724とを有する。表示部724は、本発明に係る電気光学装置を用いて構成できる。また、暗所における視認性を確保するため、半透過反射型の電気光学装置を表示部724として用いることが望ましい。   Next, FIG. 16B shows a case where the electro-optical device according to the present invention is used as a display unit of a mobile phone. In the figure, the mobile phone 72 has a plurality of operation buttons 721, a mouthpiece 722, a mouthpiece 723, and a display unit 724. The display unit 724 can be configured using the electro-optical device according to the invention. In order to ensure visibility in a dark place, a transflective electro-optical device is preferably used as the display portion 724.

なお、本発明に係る電気光学装置を適用可能な電子機器としては、図16(a)に示したパーソナルコンピュータや、図16(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型のビデオテープレコーダ、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ等が考えられる。また、本発明に係る電気光学装置をライトバルブとして用いたプロジェクタ等も本発明に係る電子機器と考えられる。   Note that examples of the electronic apparatus to which the electro-optical device according to the invention can be applied include a liquid crystal television and a viewfinder in addition to the personal computer shown in FIG. 16A and the cellular phone shown in FIG. Type video tape recorders, monitor direct-view video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, digital still cameras, and the like. A projector using the electro-optical device according to the present invention as a light valve is also considered as an electronic apparatus according to the present invention.

上述したように、本発明に係る電気光学装置によれば、基板上に形成された配線の腐食を抑えることができるので、この電気光学装置を用いた電子機器においては、導通不良などを回避して高い信頼性を確保することができる。   As described above, according to the electro-optical device according to the present invention, the corrosion of the wiring formed on the substrate can be suppressed. Therefore, in an electronic apparatus using the electro-optical device, a conduction failure or the like is avoided. High reliability.

(電気光学装置の第7実施形態)
図17は、電気光学装置の一例であるアクティブマトリクス方式のEL(Electro Luminescence)装置110に本発明を適用した場合の実施形態を示している。また、図18は、図17におけるK−K´線に従ってEL装置110の断面構造を示している。
(Seventh embodiment of electro-optical device)
FIG. 17 shows an embodiment in which the present invention is applied to an active matrix EL (Electro Luminescence) device 110 that is an example of an electro-optical device. FIG. 18 shows a cross-sectional structure of the EL device 110 along the line KK ′ in FIG.

これらの図において、基板100上には、複数の画素が形成される領域、すなわち表示領域Vと、ゲート側駆動回路102と、ソース側駆動回路103とが形成される。それぞれの駆動回路からの各種配線は、入出力配線112,113,114を経てFPC111へ至り、このFPC111を介して外部機器へと接続される。FPC111は、ACF(Anisotropic Conductive Film)115によって基板100の辺端部に接続されている。   In these drawings, on a substrate 100, a region where a plurality of pixels are formed, that is, a display region V, a gate side driver circuit 102, and a source side driver circuit 103 are formed. Various wirings from the respective driving circuits reach the FPC 111 via the input / output wirings 112, 113, and 114, and are connected to an external device via the FPC 111. The FPC 111 is connected to the edge of the substrate 100 by an ACF (Anisotropic Conductive Film) 115.

このとき、少なくとも表示領域Vを囲むようにして、好ましくは駆動回路102,103及び表示領域Vを囲むようにして、ハウジング104を設ける。このハウジング104は、その内側の高さ寸法が表示領域Vの高さよりも大きい凹部を有する形状又はそのような凹部を持たないシート形状であり、接着剤105によって、基板100と協働して密閉空間を形成するようにして基板100に固着される。このとき、EL素子は上記の密閉空間に完全に封入された状態となり、外気から完全に遮断される。   At this time, the housing 104 is provided so as to surround at least the display region V, preferably so as to surround the drive circuits 102 and 103 and the display region V. The housing 104 has a shape having a recess whose inner height dimension is larger than the height of the display area V or a sheet shape having no such recess, and is sealed in cooperation with the substrate 100 by an adhesive 105. It is fixed to the substrate 100 so as to form a space. At this time, the EL element is completely enclosed in the sealed space, and is completely shielded from the outside air.

ハウジング104は複数設けることもできる。また、ハウジング104の材質は、ガラス、ポリマー等といった絶縁性物質が好ましい。例えば、硼硅酸塩ガラス、石英等といった非晶質ガラス、結晶化ガラス、セラミックスガラス、有機系樹脂(例えば、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂等)、シリコーン系樹脂等とすることができる。また、接着剤105が絶縁性物質であるならば、ステンレス合金等といった金属材料を用いることもできる。   A plurality of housings 104 can be provided. The material of the housing 104 is preferably an insulating material such as glass or polymer. For example, amorphous glass such as borosilicate glass and quartz, crystallized glass, ceramic glass, organic resin (for example, acrylic resin, styrene resin, polycarbonate resin, epoxy resin, etc.), silicone resin Etc. If the adhesive 105 is an insulating material, a metal material such as a stainless alloy can be used.

接着剤105としては、エポキシ系樹脂、アクリレート系樹脂等といった接着剤を用いることができる。また、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。   As the adhesive 105, an adhesive such as an epoxy resin or an acrylate resin can be used. A thermosetting resin or a photocurable resin can also be used as an adhesive. However, it is necessary that the material does not transmit oxygen and moisture as much as possible.

ハウジング104と基板100との間の空隙106には、アルゴン、ヘリウム、窒素等といった不活性ガスを充填しておくことが望ましい。また、ガスに限らず不活性液体、例えばパーフルオロアルカンに代表される液状フッ素化炭素等を用いることもできる。また、空隙106内に乾燥剤を入れておくことも有効であり,そのような乾燥剤としては、例えば、酸化バリウムが考えられる。   It is desirable to fill an air gap 106 between the housing 104 and the substrate 100 with an inert gas such as argon, helium, nitrogen, or the like. In addition to the gas, an inert liquid such as liquid fluorinated carbon represented by perfluoroalkane can also be used. It is also effective to put a desiccant in the gap 106. As such a desiccant, for example, barium oxide can be considered.

図17に示すように、表示領域Vには個々に独立した複数の表示ドット50がマトリクス状に配列されている。図18に示すように、これらの表示ドット50の全ては保護電極249を共通電極として有している。保護電極249は、ハウジング104の内部領域であってFPC111に近い側の領域108において、入力配線113の一部に接続される。保護電極249には、FPC111及び入出力配線113を通して所定の電圧、例えば接地電位、例えば0Vが印加される。   As shown in FIG. 17, a plurality of independent display dots 50 are arranged in a matrix in the display region V. As shown in FIG. 18, all of these display dots 50 have a protective electrode 249 as a common electrode. The protective electrode 249 is connected to a part of the input wiring 113 in a region 108 on the inner region of the housing 104 and closer to the FPC 111. A predetermined voltage, for example, a ground potential, for example, 0 V, is applied to the protective electrode 249 through the FPC 111 and the input / output wiring 113.

図19は、図17における矢印Lに従って、互いに隣り合う2つの表示ドット50を示している。また、図20はそれらの表示ドット内の電気的な回路構成を等価回路図として示している。また、図21は、図19におけるM−M´線に従って、EL素子を駆動するためのアクティブ素子部分の断面構造を示している。
図19及び図20に示すように、個々の表示ドット50は、スイッチング用素子として機能するスイッチング用TFT201と、EL素子へ流す電流量を制御する電流制御用素子として機能する電流制御用TFT202とを有する。スイッチング用TFT201のソースはソース配線221に接続され、そのゲートはゲート配線211に接続され、そして、そのドレインは電流制御用TFT202のゲートに接続される。
FIG. 19 shows two display dots 50 adjacent to each other according to the arrow L in FIG. FIG. 20 shows an electrical circuit configuration in the display dots as an equivalent circuit diagram. FIG. 21 shows a cross-sectional structure of an active element portion for driving an EL element according to the line MM ′ in FIG.
As shown in FIGS. 19 and 20, each display dot 50 includes a switching TFT 201 that functions as a switching element and a current control TFT 202 that functions as a current control element that controls the amount of current flowing to the EL element. Have. The source of the switching TFT 201 is connected to the source wiring 221, its gate is connected to the gate wiring 211, and its drain is connected to the gate of the current control TFT 202.

また、電流制御用TFT202のソースは電流供給線212に接続され、そのドレインはEL素子203に接続される。なお、EL素子203は、発光層を含むEL層を陽極と陰極とによって挟んだ構造の発光素子である。図19では、画素電極246が略方形状の陽極として示され、発光層を含むEL層247がその画素電極246の上に積層され、その上に各表示ドット50に共通する共通電極としての陰極(図示せず)が積層され、この積層構造によってEL素子203が形成される。   The source of the current control TFT 202 is connected to the current supply line 212 and the drain thereof is connected to the EL element 203. Note that the EL element 203 is a light-emitting element having a structure in which an EL layer including a light-emitting layer is sandwiched between an anode and a cathode. In FIG. 19, the pixel electrode 246 is shown as a substantially rectangular anode, an EL layer 247 including a light emitting layer is stacked on the pixel electrode 246, and a cathode as a common electrode common to each display dot 50 on the EL layer 247. (Not shown) are stacked, and the EL element 203 is formed by this stacked structure.

図21において、基板100の上に下地となる絶縁膜206が形成される。基板100は、例えば、ガラス基板、ガラスセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板、プラスチック基板又はプラスチックフィルム等によって形成される。   In FIG. 21, an insulating film 206 serving as a base is formed on the substrate 100. The substrate 100 is formed of, for example, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, a plastic substrate, a plastic film, or the like.

下地膜206は、特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、基板100として石英基板を用いる場合には下地膜206は設けなくても構わない。下地膜206としては、例えば、珪素(すなわち、シリコン)を含む絶縁膜を用いれば良い。また、下地膜206には、TFTに発生する熱を発散させるための放熱機能を持たせることが望ましい。   The base film 206 is particularly effective when a substrate containing mobile ions or a conductive substrate is used. However, when a quartz substrate is used as the substrate 100, the base film 206 is not necessarily provided. As the base film 206, for example, an insulating film containing silicon (that is, silicon) may be used. Further, it is desirable that the base film 206 has a heat dissipation function for dissipating heat generated in the TFT.

本実施形態では、1つの表示ドット内に2つのTFT、具体的にはスイッチング用素子として機能するスイッチング用TFT201と、EL素子へ流す電流量を制御する電流制御用素子として機能する電流制御用TFT202とが設けられる。これらのTFTは、本実施形態では、どちらもnチャネル型TFTとして形成したが、両方又はどちらかをpチャネル型TFTとすることもできる。   In the present embodiment, two TFTs in one display dot, specifically, a switching TFT 201 that functions as a switching element, and a current control TFT 202 that functions as a current control element that controls the amount of current flowing to the EL element. And are provided. In the present embodiment, these TFTs are both formed as n-channel TFTs in this embodiment, but both or either of them can be p-channel TFTs.

スイッチング用TFT201は、ソース領域213、ドレイン領域214、LDD(Lightly Doped Drain)領域215a,215b,215c,215d、高濃度不純物領域216及びチャネル形成領域217a,217bの5種類の要素を含む活性層を有する。また、スイッチング用TFT201は、ゲート絶縁膜218と、ゲート電極219a,219bと、第1層間絶縁膜220と、ソース配線221と、ドレイン配線222とを有する。   The switching TFT 201 includes an active layer including five types of elements: a source region 213, a drain region 214, LDD (Lightly Doped Drain) regions 215a, 215b, 215c, and 215d, a high-concentration impurity region 216, and channel formation regions 217a and 217b. Have. The switching TFT 201 includes a gate insulating film 218, gate electrodes 219 a and 219 b, a first interlayer insulating film 220, a source wiring 221, and a drain wiring 222.

図19に示すように、ゲート電極219a,219bは、当該ゲート電極219a,219bよりも低抵抗である別の材料によって形成されたゲート配線211によって電気的に接続されたダブルゲート構造となっている。もちろん、ダブルゲート構造だけでなく、トリプルゲート構造等といった、いわゆるマルチゲート構造、すなわち、直列に接続された2つ以上のチャネル形成領域を有する活性層を含む構造、であっても良い。   As shown in FIG. 19, the gate electrodes 219a and 219b have a double gate structure in which the gate electrodes 219a and 219b are electrically connected by a gate wiring 211 formed of another material having a lower resistance than the gate electrodes 219a and 219b. . Of course, not only a double gate structure but also a so-called multi-gate structure such as a triple gate structure, that is, a structure including an active layer having two or more channel formation regions connected in series may be used.

活性層は、結晶構造を含む半導体膜、すなわち、単結晶半導体膜や多結晶半導体膜や微結晶半導体膜等によって形成される。また、ゲート電極219a,219b、ソース配線221、ドレイン配線222は、あらゆる種類の導電膜を用いることができる。さらに、スイッチング用TFT201においては、LDD領域215a〜215dは、ゲート絶縁膜218を介して且つゲート電極219a,219bとは重ならないように設けられる。このような構造は、オフ電流値を低減する上で非常に効果的である。   The active layer is formed of a semiconductor film including a crystal structure, that is, a single crystal semiconductor film, a polycrystalline semiconductor film, a microcrystalline semiconductor film, or the like. For the gate electrodes 219a and 219b, the source wiring 221 and the drain wiring 222, any kind of conductive film can be used. Further, in the switching TFT 201, the LDD regions 215a to 215d are provided so as not to overlap the gate electrodes 219a and 219b with the gate insulating film 218 interposed therebetween. Such a structure is very effective in reducing the off-current value.

次に、図21において、電流制御用TFT202は、ソース領域231、ドレイン領域232、LDD領域233及びチャネル形成領域234の4種類の要素を含む活性層と、ゲート絶縁膜218と、ゲート電極235と、第1層間絶縁膜220と、ソース配線236と、ドレイン配線237とを有する。なお、ゲート電極235はシングルゲート構造となっているが、これに代えて、マルチゲート構造とすることもできる。   Next, in FIG. 21, the current control TFT 202 includes an active layer including four elements of a source region 231, a drain region 232, an LDD region 233, and a channel formation region 234, a gate insulating film 218, a gate electrode 235, , First interlayer insulating film 220, source wiring 236, and drain wiring 237. Note that although the gate electrode 235 has a single gate structure, a multi-gate structure may be used instead.

図21において、スイッチング用TFT201のドレインは電流制御用TFTのゲートに接続されている。具体的には、電流制御用TFT202のゲート電極235は、スイッチング用TFT201のドレイン領域214とドレイン配線222を介して電気的に接続されている。また、ソース配線236は、電流供給線212に接続される。   In FIG. 21, the drain of the switching TFT 201 is connected to the gate of the current control TFT. Specifically, the gate electrode 235 of the current control TFT 202 is electrically connected via the drain region 214 of the switching TFT 201 and the drain wiring 222. The source wiring 236 is connected to the current supply line 212.

電流制御用TFT202は、EL素子203を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある。また、黒色を表示する際は、電流制御用TFT202をオフ状態にしておくが、その際,オフ電流値が高いときれいな黒色表示ができなくなり、コントラストの低下を招く。従って、オフ電流値も抑えることが望ましい。   The current control TFT 202 supplies a current for causing the EL element 203 to emit light, and at the same time controls the supply amount to enable gradation display. For this reason, it is necessary to take measures against deterioration by hot carrier injection so as not to deteriorate even when a current is passed. In addition, when displaying black, the current control TFT 202 is turned off. However, if the off-current value is high, a clear black display cannot be obtained and the contrast is lowered. Therefore, it is desirable to suppress the off-current value.

図21において、第1層間絶縁膜220の上に第1パシベーション膜241が形成される。この第1パシベーション膜241は、例えば、珪素を含む絶縁膜によって形成される。この第1パシベーション膜241は、形成されたTFTをアルカリ金属や水分から保護する機能を有する。最終的にTFTの上方に設けられるEL層にはナトリウム等といったアルカリ金属が含まれている。すなわち、第1パシベーション膜241は、これらのアルカリ金属をTFT側に侵入させない保護層として機能する。   In FIG. 21, a first passivation film 241 is formed on the first interlayer insulating film 220. For example, the first passivation film 241 is formed of an insulating film containing silicon. The first passivation film 241 has a function of protecting the formed TFT from alkali metal and moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 241 functions as a protective layer that prevents these alkali metals from entering the TFT side.

また、第1パシベーション膜241に放熱機能を持たせれば、EL層の熱劣化を防ぐこともできる。また、図21の構造では基板100に光が放射されるため、第1パシベーション膜241は透光性を有することが必要である。また、EL層として有機材料を用いる場合、そのEL層は酸素との結合によって劣化するので、酸素を放出し易い絶縁膜は用いないことが望ましい。   In addition, if the first passivation film 241 has a heat dissipation function, thermal degradation of the EL layer can be prevented. In the structure of FIG. 21, since light is emitted to the substrate 100, the first passivation film 241 needs to have a light-transmitting property. Further, in the case where an organic material is used for the EL layer, it is preferable not to use an insulating film that easily releases oxygen because the EL layer deteriorates due to bonding with oxygen.

第1パシベーション膜241の上には、各TFTを覆うような形で第2層間絶縁膜244が形成される。この第2層間絶縁膜244は、TFTによって形成される段差を平坦化する機能を有する。この第2層間絶縁膜244としては、例えば、ポリイミド、ポリアミド、アクリル等といった有機樹脂膜を用いることができる。もちろん、十分な平坦化が可能であれば、無機膜を用いることもできる。
EL層は非常に薄いため、それを形成する面に段差が存在すると発光不良を起こす場合がある。従って、第2層間絶縁膜244によってTFTによる段差を平坦化することは、後にその上に形成されるEL層を正常に機能させることに関して重要である。
A second interlayer insulating film 244 is formed on the first passivation film 241 so as to cover each TFT. The second interlayer insulating film 244 has a function of flattening a step formed by the TFT. As the second interlayer insulating film 244, for example, an organic resin film such as polyimide, polyamide, or acrylic can be used. Of course, if sufficient planarization is possible, an inorganic film can also be used.
Since the EL layer is very thin, if there is a step on the surface on which the EL layer is formed, a light emission failure may occur. Therefore, flattening the step due to the TFT by the second interlayer insulating film 244 is important with respect to the normal functioning of the EL layer formed later.

第2層間絶縁膜244の上には、第2パシベーション膜245が形成される。
この第2パシベーション膜245は、EL素子から拡散するアルカリ金属の透過を防ぐという機能を奏する。この第2パシベーション膜245は第1パシベーション膜241と同じ材料によって形成できる。また、第2パシベーション膜245は、EL素子で発生した熱を逃がす放熱層としても機能することが望ましく、この放熱機能により、EL素子に熱が蓄積することを防止できる。
A second passivation film 245 is formed on the second interlayer insulating film 244.
The second passivation film 245 functions to prevent permeation of alkali metal diffusing from the EL element. The second passivation film 245 can be formed of the same material as the first passivation film 241. In addition, the second passivation film 245 desirably functions as a heat dissipation layer that releases heat generated in the EL element, and this heat dissipation function can prevent heat from being accumulated in the EL element.

第2パシベーション膜245の上に画素電極246が形成される。この画素電極246は、例えば透明導電膜によって形成されて、EL素子の陽極として機能する。この画素電極246は、第2パシベーション膜245、第2層間絶縁膜244及び第1パシベーション膜241にコンタクトホール、すなわち開口を開けた後、形成されたそのコンタクトホールにおいて電流制御用TFT202のドレイン配線237に接続するように形成される。   A pixel electrode 246 is formed on the second passivation film 245. The pixel electrode 246 is formed of a transparent conductive film, for example, and functions as an anode of the EL element. The pixel electrode 246 has a contact hole, that is, an opening formed in the second passivation film 245, the second interlayer insulating film 244, and the first passivation film 241, and then the drain wiring 237 of the current control TFT 202 in the formed contact hole. Formed to connect to

次に、画素電極246の上にEL層247が形成される。このEL層247は単層構造又は多層構造で形成されるが、一般には、多層構造の場合が多い。このEL層247において、画素電極246に直接に接触する層としては、正孔注入層、正孔輸送層又は発光層がある。   Next, an EL layer 247 is formed over the pixel electrode 246. The EL layer 247 is formed with a single layer structure or a multilayer structure, but generally has a multilayer structure in many cases. In the EL layer 247, the layer directly in contact with the pixel electrode 246 includes a hole injection layer, a hole transport layer, or a light emitting layer.

今、正孔輸送層及び発光層の2層構造を採用するものとすれば、正孔輸送層は、例えばポリフェニレンビニレンによって形成できる。そして、発光層としては、赤色発光層にはシアノポリフェニレンビニレン、緑色発光層にはポリフェニレンビニレン、青色発光層にはポリフェニレンビニレン又はポリアルキルフェニレンを、それぞれ、用いることができる。   Now, if a two-layer structure of a hole transport layer and a light emitting layer is adopted, the hole transport layer can be formed of, for example, polyphenylene vinylene. As the light emitting layer, cyanopolyphenylene vinylene can be used for the red light emitting layer, polyphenylene vinylene can be used for the green light emitting layer, and polyphenylene vinylene or polyalkylphenylene can be used for the blue light emitting layer.

次に、以上のようにして形成されたEL層247の上に陰極248が形成され、さらにその上に保護電極249が形成される。これらの陰極248及び保護電極249は、例えば、真空蒸着法によって形成される。なお、陰極248と保護電極249とを大気解放しないで連続的に形成すれば、EL層247の劣化を抑えることができる。なお、画素電極246、EL層247及び陰極248によって形成される発光素子がEL素子203である。   Next, the cathode 248 is formed on the EL layer 247 formed as described above, and the protective electrode 249 is further formed thereon. These cathode 248 and protective electrode 249 are formed by, for example, a vacuum evaporation method. Note that when the cathode 248 and the protective electrode 249 are continuously formed without being released to the atmosphere, deterioration of the EL layer 247 can be suppressed. Note that a light-emitting element formed by the pixel electrode 246, the EL layer 247, and the cathode 248 is an EL element 203.

陰極248としては、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)又はカルシウム(Ca)を含む材料を用いることができる。保護電極249は陰極248を外部の水分等から保護するために設けられるものであり、例えば、アルミニウム(Al)又は銀(Ag)を含む材料を用いることができる。この保護電極249には放熱効果もある。   As the cathode 248, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a low work function can be used. The protective electrode 249 is provided to protect the cathode 248 from external moisture and the like. For example, a material containing aluminum (Al) or silver (Ag) can be used. The protective electrode 249 also has a heat dissipation effect.

図21に示す構造は、R,G,Bのいずれかの色に対応した1種類のEL素子を個々の表示ドット50に対応させて形成する単色発光方式の構造である。しかしながら、発光方式としては、そのような単色発光方式の他に、白色発光のEL素子とカラーフィルタを組み合わせた方式や,青色又は青緑発光のEL素子と蛍光体とを組み合わせた発光方式や、あるいは、陰極に透明電極を使用してR,G,Bに対応したEL素子を重ねる方式等といった各種の方式を用いてカラー表示を行うこともできる。もちろん、白色発光のEL層を単層で形成して白黒表示を行うこともできる。   The structure shown in FIG. 21 is a monochromatic light-emitting structure in which one type of EL element corresponding to any of R, G, and B is formed corresponding to each display dot 50. However, as a light emitting method, in addition to such a monochromatic light emitting method, a method combining a white light emitting EL element and a color filter, a light emitting method combining a blue or blue-green light emitting EL element and a phosphor, Alternatively, color display can be performed using various methods such as a method in which EL elements corresponding to R, G, and B are stacked using a transparent electrode as a cathode. Of course, it is also possible to perform black and white display by forming a white light emitting EL layer as a single layer.

保護電極249の上には、第3パシベーション膜250が形成される。この第3パシベーション膜250は、EL層247を水分から保護するように機能すると共に、必要に応じて、第2パシベーション膜245と同様に放熱機能を奏するようにしても良い。なお、EL層として有機材料を用いる場合には、その有機材料は酸素との結合によって劣化する可能性があるので、酸素を放出し易い絶縁膜は第3パシベーション膜250として用いないことが望ましい。   A third passivation film 250 is formed on the protective electrode 249. The third passivation film 250 functions to protect the EL layer 247 from moisture, and may perform a heat dissipation function in the same manner as the second passivation film 245 if necessary. Note that in the case where an organic material is used for the EL layer, it is preferable that an insulating film that easily releases oxygen is not used as the third passivation film 250 because the organic material may be deteriorated by bonding with oxygen.

本実施形態では、図17に示すように、表示領域Vだけでなく駆動回路102,103にも最適な構造のTFTを基板100上に直接に形成するようになっており、これにより、動作に関して高い信頼性を達成している。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路等が含まれる。また、デジタル駆動を行う場合には、D/Aコンバータ等といった信号変換回路を含めることもできる。   In this embodiment, as shown in FIG. 17, not only the display region V but also the TFTs having the optimum structure are formed directly on the substrate 100 not only for the drive circuits 102 and 103, thereby regarding the operation. High reliability is achieved. Note that the driving circuit here includes a shift register, a buffer, a level shifter, a sampling circuit, and the like. In the case of performing digital driving, a signal conversion circuit such as a D / A converter can be included.

なお、基板100の上には、表示領域V及び駆動回路102,103等といった回路構成以外に、信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路等といった論理回路を直接に形成することができる。さらには、メモリ部やマイクロプロセッサ等を基板100上に直接に形成することもできる。   In addition to the circuit configuration such as the display region V and the drive circuits 102 and 103, logic circuits such as a signal dividing circuit, a D / A converter circuit, an operational amplifier circuit, and a γ correction circuit are directly formed on the substrate 100. be able to. Furthermore, a memory portion, a microprocessor, or the like can be formed directly on the substrate 100.

本実施形態に係るEL装置110は以上のように構成されているので、図17において、ゲート側駆動回路102によってゲート配線211へ走査信号又データ信号の一方が供給され、ソース側駆動回路103によってソース配線221へ走査信号又はデータ信号の他方が供給される。一方、電流供給線212によって各表示ドット50内の電流制御用TFT202へEL素子を発光させるための電流が供給される。   Since the EL device 110 according to this embodiment is configured as described above, in FIG. 17, one of the scanning signal and the data signal is supplied to the gate wiring 211 by the gate side driving circuit 102, and the source side driving circuit 103 The other of the scanning signal and the data signal is supplied to the source wiring 221. On the other hand, the current supply line 212 supplies a current for causing the EL element to emit light to the current control TFT 202 in each display dot 50.

表示領域V内にマトリクス状に配列された複数の表示ドット50のうちの適宜のものがデータ信号に基づいて個々に選択され、その選択期間においてスイッチング用TFT201がオン状態になってデータ電圧の書き込みが行われ、非選択期間ではTFT201がオフ状態になることで電圧が保持される。このようなスイッチング及び記憶動作により、複数の表示ドット50のうちの適宜のものが選択的に発光し、この発光点の集まりにより、図17の紙面奥側、すなわち図18に矢印Qで示す方向に、文字、数字、図形等といった像が表示される。   Appropriate ones of the plurality of display dots 50 arranged in a matrix in the display area V are individually selected based on the data signal, and the switching TFT 201 is turned on during the selection period to write the data voltage. In the non-selection period, the TFT 201 is turned off to hold the voltage. As a result of such switching and storing operations, appropriate ones of the plurality of display dots 50 selectively emit light, and by the collection of the light emitting points, the back side of the sheet of FIG. 17, that is, the direction indicated by the arrow Q in FIG. Images such as letters, numbers, figures, etc. are displayed.

図17において、ソース側駆動回路103には配線112を通して信号が送られる。また、ゲート側駆動回路102には配線113を通して信号が供給される。また、電流供給線212には配線114を通して電流が供給される。本実施形態では、EL装置110の内部を外部から密閉状態に遮蔽するハウジング104のうち配線112,113,114が外部へ引き出される個所に相当する辺の近傍に配線境界10bが設定される。   In FIG. 17, a signal is sent to the source side driver circuit 103 through the wiring 112. In addition, a signal is supplied to the gate side driver circuit 102 through the wiring 113. In addition, current is supplied to the current supply line 212 through the wiring 114. In the present embodiment, the wiring boundary 10b is set in the vicinity of the side corresponding to the location where the wirings 112, 113, 114 are drawn out of the housing 104 that shields the inside of the EL device 110 from the outside in a sealed state.

上記の配線112,113,114に関しては、配線境界10bから見て配線引出し側(すなわち、図17の左側)に存在する部分は、その断面構造が図8(d)に示したように、第1配線層181及びそれに積層された第3配線層183の2層構造となっている。一方、配線境界10bから見て表示領域V側に存在する部分は、その断面構造が図8(c)に示したように、第1配線層181、それに積層された第2配線層182、及びそれに積層された第3配線層183の3層構造となっている。つまり、配線境界10bの内側と外側とで配線112,113,114の層構成が異なっている。   Regarding the wirings 112, 113, and 114 described above, the cross-sectional structure of the portion existing on the wiring lead-out side (that is, the left side in FIG. 17) as viewed from the wiring boundary 10b is as shown in FIG. It has a two-layer structure of one wiring layer 181 and a third wiring layer 183 stacked thereon. On the other hand, as shown in FIG. 8C, the portion existing on the display region V side as viewed from the wiring boundary 10b has a first wiring layer 181, a second wiring layer 182 stacked thereon, It has a three-layer structure of the third wiring layer 183 laminated thereon. That is, the layer configuration of the wirings 112, 113, and 114 is different between the inside and the outside of the wiring boundary 10b.

例えば、配線境界10bの内側(すなわち、表示領域V側)にだけ存在する第2配線層182を低抵抗で腐食し易い材料によって形成する場合を考えると、そのような第2配線層182を配線の中に含ませることにより、配線抵抗値を低く抑えることができるようになり、それ故、EL装置110によって安定した像表示を行うことが可能となる。   For example, considering the case where the second wiring layer 182 that exists only inside the wiring boundary 10b (that is, the display region V side) is formed of a material that has low resistance and is easily corroded, such a second wiring layer 182 is connected to the wiring. Therefore, the wiring resistance value can be kept low, so that the EL device 110 can perform stable image display.

しかも、そのように腐食し易い材料を用いて第2配線層182を形成する場合であっても、その第2配線層182を設ける領域は、ハウジング104によって外部から遮蔽された領域に限られているので、腐食し易い第2配線層182は外気に触れることがなく、それ故、第2配線層182従って配線全体に腐食が発生して表示不良が発生することは確実に防止される。   Moreover, even when the second wiring layer 182 is formed using such a material that easily corrodes, the region where the second wiring layer 182 is provided is limited to the region shielded from the outside by the housing 104. Therefore, the second wiring layer 182 that is easily corroded is not exposed to the outside air, and therefore, it is reliably prevented that the second wiring layer 182 and thus the entire wiring is corroded to cause display defects.

(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
(Other embodiments)
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims.

例えば、電気光学装置は液晶装置及びEL装置に限られず、基板上に配線を形成する必要のある、あらゆる装置、例えば基板間に分散媒及び電気泳動粒子が封入された電気泳動装置が考えられる。
(発明の効果)
For example, the electro-optical device is not limited to a liquid crystal device and an EL device, and any device that needs to form wiring on a substrate, for example, an electrophoretic device in which a dispersion medium and electrophoretic particles are sealed between substrates can be considered.
(The invention's effect)

以上説明したように、本発明によれば、基板上に形成された配線の腐食を抑えることができる。   As described above, according to the present invention, the corrosion of the wiring formed on the substrate can be suppressed.

本発明を実施可能な電気光学装置の一例である液晶装置であって、特にTFD素子を用いたアクティブマトリクス方式の液晶装置の電気的構成を示す等価回路図である。1 is an equivalent circuit diagram showing an electrical configuration of an active matrix liquid crystal device that is a liquid crystal device that is an example of an electro-optical device in which the present invention can be implemented, and in particular uses a TFD element. 本発明を電気光学装置の一例である液晶装置に実施した場合の一実施形態を示しており、(a)は観察側から見た場合の液晶装置の斜視図であり、(b)は背面側から見た場合の液晶装置の斜視図である。1 shows an embodiment in which the present invention is applied to a liquid crystal device which is an example of an electro-optical device, wherein (a) is a perspective view of the liquid crystal device when viewed from the observation side, and (b) is a back side. It is a perspective view of the liquid crystal device when viewed from the side. 図2(a)におけるC−C´線に従って液晶装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of a liquid crystal device according to CC 'line in Fig.2 (a). 図2(a)に示す液晶装置における表示領域内の構成を示す斜視図である。It is a perspective view which shows the structure in the display area in the liquid crystal device shown to Fig.2 (a). (a)は図4における1つの画素電極及び1つのTFD素子を示す平面図であり、(b)は(a)におけるE−E´線に従った断面図であり、(c)は(a)におけるF−F´線に従った断面図である。(A) is a top view which shows one pixel electrode and one TFD element in FIG. 4, (b) is sectional drawing according to the EE 'line in (a), (c) is (a It is sectional drawing according to the FF 'line | wire in (). 図2(a)に示す液晶装置の平面断面図である。FIG. 3 is a plan sectional view of the liquid crystal device shown in FIG. 図6におけるG−G´線に従った断面図である。It is sectional drawing according to the GG 'line | wire in FIG. (a)は図6において矢印Pで示す部分を拡大して示す平面図であり、(b)は(a)におけるH−H´線に従った断面図であり、(c)は(a)におけるI−I´線に従った断面図であり、(d)は(a)におけるJ−J´線に従った断面図である。(A) is a top view which expands and shows the part shown by the arrow P in FIG. 6, (b) is sectional drawing according to the HH 'line in (a), (c) is (a). It is sectional drawing according to the II 'line in (d), (d) is sectional drawing according to the JJ' line in (a). 本発明に係る電気光学装置の製造方法の一実施形態であってTFD素子に関する製造方法を工程順に示す図である。FIG. 5 is a diagram illustrating a manufacturing method related to a TFD element in the order of steps, which is an embodiment of a method for manufacturing an electro-optical device according to the invention. 図9に示す工程に関連する工程を示す工程図である。It is process drawing which shows the process relevant to the process shown in FIG. 本発明に係る電気光学装置の製造方法の一実施形態であって引回し配線に関する製造方法を工程順に示す図である。FIG. 5 is a diagram illustrating a manufacturing method related to the lead wiring in the order of steps, which is an embodiment of the method for manufacturing the electro-optical device according to the invention. 本発明に係る電気光学装置の製造方法の一実施形態であって、対向基板上に設ける要素に関する製造方法を工程順に示す図である。FIG. 10 is a diagram illustrating a method for manufacturing an electro-optical device according to an embodiment of the present invention, and illustrating a manufacturing method related to elements provided on a counter substrate in order of steps. 図12に引き続く工程を示す図である。FIG. 13 is a diagram illustrating a process subsequent to FIG. 12. 本発明を電気光学装置の一例である液晶装置に実施した場合の他の実施形態を示す平面断面図である。FIG. 11 is a plan sectional view showing another embodiment when the present invention is implemented in a liquid crystal device which is an example of an electro-optical device. 図14に示す実施形態における引回し配線の層構成を示す断面図である。FIG. 15 is a cross-sectional view showing a layer structure of the lead wiring in the embodiment shown in FIG. 14. 本発明に係る電子機器の実施形態であり、(a)は電子機器の一例であるパーソナルコンピュータを示す斜視図であり、(b)は電子機器の他の一例である携帯電話機を示す斜視図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an embodiment of an electronic device according to the present invention, wherein (a) is a perspective view showing a personal computer that is an example of the electronic device, and (b) is a perspective view showing a mobile phone that is another example of the electronic device. is there. 本発明を電気光学装置の他の一例であるEL装置に実施した場合の一実施形態を示す平面断面図である。FIG. 6 is a plan sectional view showing an embodiment when the present invention is implemented in an EL device which is another example of an electro-optical device. 図17におけるK−K´線に従ってEL装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of an EL apparatus according to the KK 'line | wire in FIG. 図17において矢印Lで示す表示ドット部分を拡大して示す平面図である。It is a top view which expands and shows the display dot part shown by the arrow L in FIG. 図19の構造に対応する電気的な等価回路図である。FIG. 20 is an electrical equivalent circuit diagram corresponding to the structure of FIG. 19. 図19におけるM−M´線に従ってTFTの断面構造を示す断面図である。FIG. 20 is a cross-sectional view showing a cross-sectional structure of a TFT according to the line MM ′ in FIG.

符号の説明Explanation of symbols

1 液晶装置(電気光学装置)
10 素子基板(第1基板)
10a 張出し領域
10b 配線境界
11 データ線
11a 主配線
11b 補助配線
11c 第2金属膜、
12 画素電極
13 TFD素子(薄膜ダイオード)
13a 第1金属膜
13b 絶縁膜
13c 第2金属膜
16,161,162 引回し配線
16a 導通部
16b 延在部
17 外部接続端子
20 対向基板(第2基板)
21 反射層
22 カラーフィルタ
23 遮光層
24 オーバーコート層
25 走査線
25a 導通部
26 配向膜
30 シール材
32 導電粒子
35 液晶
40a 第1YドライバIC
40b 第2YドライバIC
41 XドライバIC
50 表示ドット
51 液晶表示要素
56 配向膜
57 周辺遮光層
131 第1TFD素子
132 第2TFD素子
181 第1配線層
182 第2配線層
183 第3配線層
1 Liquid crystal device (electro-optical device)
10 Element substrate (first substrate)
10a Overhang area 10b Wiring boundary 11 Data line 11a Main wiring 11b Auxiliary wiring 11c Second metal film,
12 Pixel electrode 13 TFD element (thin film diode)
13a First metal film 13b Insulating film 13c Second metal films 16, 161, 162 Lead wiring 16a Conducting portion 16b Extending portion 17 External connection terminal 20 Counter substrate (second substrate)
21 Reflective layer 22 Color filter 23 Light shielding layer 24 Overcoat layer 25 Scan line 25a Conducting portion 26 Alignment film 30 Sealing material 32 Conductive particle 35 Liquid crystal 40a First Y driver IC
40b 2nd Y driver IC
41 X driver IC
50 display dots 51 liquid crystal display element 56 alignment film 57 peripheral light shielding layer 131 first TFD element 132 second TFD element 181 first wiring layer 182 second wiring layer 183 third wiring layer

Claims (8)

対向して配置した第1基板及び第2基板を有し、当該第1基板と当該第2基板との間に液晶が挟まれて成る電気光学装置において、
前記液晶を囲むシール材と、
前記第1基板の1辺に沿って、且つ、当該1辺と交差する他辺に向かって引き回された引回し配線とを有し、
該引回し配線は、
前記シール材の内側領域及び前記シール材の外側領域の両方にわたって形成される第1配線層と、
前記シール材の内側領域に延在し、前記シール材に重なる領域で終端するように形成された第2配線層と、を有し、
前記第2配線層は、前記第1配線層よりも抵抗が低く且つイオン化傾向が高い導電材料である、クロム若しくはアルミニウムからなることを特徴とする電気光学装置。
In an electro-optical device having a first substrate and a second substrate arranged to face each other, and liquid crystal is sandwiched between the first substrate and the second substrate.
A sealing material surrounding the liquid crystal;
A routing wiring routed along one side of the first substrate and toward the other side intersecting with the one side;
The routing wiring is
A first wiring layer formed over both the inner region of the sealing material and the outer region of the sealing material;
A second wiring layer formed to extend in an inner region of the sealing material and terminate in a region overlapping the sealing material,
The electro-optical device, wherein the second wiring layer is made of chromium or aluminum, which is a conductive material having lower resistance and higher ionization tendency than the first wiring layer.
請求項1において、前記シール材の外側領域にある前記引回し配線の一端は外部接続回路に接続されることを特徴とする電気光学装置。   2. The electro-optical device according to claim 1, wherein one end of the routing wiring in the outer region of the sealing material is connected to an external connection circuit. 請求項1又は請求項2において、前記第2基板に形成された電極をさらに有し、該電極は前記第1基板上の前記引回し配線と導通することを特徴とする電気光学装置。   The electro-optical device according to claim 1, further comprising an electrode formed on the second substrate, wherein the electrode is electrically connected to the lead wiring on the first substrate. 請求項1または請求項2において、
前記第2基板上に形成された引回し配線を有し、
前記第1基板上の引回し配線は前記第2基板上の引回し配線に導通することを特徴とする電気光学装置。
In claim 1 or claim 2,
A routing wiring formed on the second substrate;
The electro-optical device, wherein the routing wiring on the first substrate is electrically connected to the routing wiring on the second substrate.
請求項4において、前記第1基板上の引回し配線と前記第2基板上の引回し配線とは、前記シール材に分散された導電粒子を介して導通することを特徴とする電気光学装置。   The electro-optical device according to claim 4, wherein the routing wiring on the first substrate and the routing wiring on the second substrate are conducted through conductive particles dispersed in the sealing material. 請求項1から請求項5のいずれかにおいて、前記第1基板上に形成された引回し配線のうち前記シール材の外側領域に形成された部分の幅は、前記シール材と重なる領域に形成された部分の幅よりも広いことを特徴とする電気光学装置。   6. The width of a portion of the routing wiring formed on the first substrate formed in an outer region of the sealing material is formed in a region overlapping with the sealing material according to claim 1. An electro-optical device characterized in that it is wider than the width of the part. 請求項1から請求項6のいずれかに記載した電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1. シール材を介して貼り合わされた第1基板と第2基板との間に液晶を有し、前記第1基板のうち前記シール材の内側領域と当該シール材の外側の領域との両方にわたって引回し配線が形成された電気光学装置の製造方法であって、
前記引回し配線を構成する第1配線層を、前記第1基板のうち前記シール材の内側領域と該シール材の外側の領域とにわたって形成する第1配線層形成工程と、
前記引回し配線を構成する第2配線層を、前記第1基板のうち前記シール材の内側領域に延在させ、且つ前記シール材に重なる領域で終端するように形成する工程と、
前記第1基板及び第2基板を前記シール材を介して貼り合わせる接合工程とを有し、
前記第2配線層は、前記第1配線層よりも抵抗が低く且つイオン化傾向が高い導電材料である、クロム若しくはアルミニウムからなることを特徴とする電気光学装置の製造方法。
A liquid crystal is provided between the first substrate and the second substrate bonded together through the sealing material, and is routed over both the inner region of the sealing material and the outer region of the sealing material in the first substrate. A method of manufacturing an electro-optical device in which wiring is formed,
A first wiring layer forming step of forming a first wiring layer constituting the routing wiring over an inner region of the sealing material and an outer region of the sealing material in the first substrate;
Forming a second wiring layer constituting the routing wiring so as to extend to an inner region of the sealing material of the first substrate and to terminate in a region overlapping the sealing material;
A bonding step of bonding the first substrate and the second substrate through the sealing material,
The method of manufacturing an electro-optical device, wherein the second wiring layer is made of chromium or aluminum, which is a conductive material having lower resistance and higher ionization tendency than the first wiring layer.
JP2005131140A 2001-04-16 2005-04-28 Electro-optical device, manufacturing method thereof, and electronic apparatus Expired - Fee Related JP4069930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005131140A JP4069930B2 (en) 2001-04-16 2005-04-28 Electro-optical device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001117464 2001-04-16
JP2005131140A JP4069930B2 (en) 2001-04-16 2005-04-28 Electro-optical device, manufacturing method thereof, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002100571A Division JP3702860B2 (en) 2001-04-16 2002-04-02 Electro-optical device, manufacturing method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005321779A JP2005321779A (en) 2005-11-17
JP4069930B2 true JP4069930B2 (en) 2008-04-02

Family

ID=35469081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131140A Expired - Fee Related JP4069930B2 (en) 2001-04-16 2005-04-28 Electro-optical device, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4069930B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057616A (en) * 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 Display panel, input/output device, and data processor

Also Published As

Publication number Publication date
JP2005321779A (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP3702858B2 (en) Electro-optical device and electronic apparatus
JP3702860B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP3702859B2 (en) Electro-optical device and electronic apparatus
KR100467383B1 (en) Installation substrate for semiconductor chip, electric optical device, liquid crystal device, electro-luminescence device and electronic device
US8493531B2 (en) Display device and electronic apparatus
US7456916B2 (en) Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions
JP3702899B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP4069930B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
US7212272B2 (en) Electrical wiring structure, electro-optical device, and electronic apparatus
JP3702895B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP2004055997A (en) Electrical connection structure, electro-optical device and electronic equipment
JP4120655B2 (en) Electro-optical device and electronic apparatus
JP2003098543A (en) Electro-optical panel, manufacturing method therefor, and electronic equipment
JP4367060B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2005266683A (en) Mounting structure, electro-optical device, and electronic equipment
JP2006023558A (en) Electrooptical device and manufacturing method for the same, and electronic equipment
JP2002314172A (en) Two terminal non-linear element, manufacturing method therefor, liquid crystal device, manufacturing method therefor and electronic unit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees