JP4068199B2 - Image processing method, image processing system to which the method is applied, and recording medium - Google Patents

Description

このアルゴリズムは、ソースデータを左上から右上に向けて走査しながら８ドットｘ８ドットのデータ単位でそのソースデータの読み出しおよび回転処理を順次行い、その回転結果をデスティネーションデータの左下から左上に向けて順次書き込んでいくという処理を、ソースデータの縦方向サイズ分だけ繰り返し行うというものである。
【０００７】
ここで、「ＣＰＵレジスタ内での回転処理」の部分の詳細を以下に示す。
ＣＰＵレジスタ（バイト）ｒ０、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６、ｒ７にそれぞれ、
アドレスsource_addressのデータ(a0,a1,a2,a3,a4,a5,a6,a7),
source_address＋Ｗのデータ(b0,b1,b2,b3,b4,b5,b6,b7),
source_address＋２Ｗのデータ(c0,c1,c2,c3,c4,c5,c6,c7),
source_address＋３Ｗのデータ(d0,d1,d2,d3,d4,d5,d6,d7),
source_address＋４Ｗのデータ(e0,e1,e2,e3,e4,e5,e6,e7),
source_address＋５Ｗのデータ(f0,f1,f2,f3,f4,f5,f6,f7),
source_address＋６Ｗのデータ(g0,g1,g2,g3,g4,g5,g6,g7),
source_address＋７Ｗのデータ(h0,h1,h2,h3,h4,h5,h6,h7) が入っており、
そして、
アドレスdestination_address のデータ(a0,b0,c0,d0,e0,f0,g0,h0),
destination_address-H のデータ(a1,b1,c1,d1,e1,f1,g1,h1),
destination_address-2Hのデータ(a2,b2,c2,d2,e2,f2,g2,h2),
destination_address-3Hのデータ(a3,b3,c3,d3,e3,f3,g3,h3),
destination_address-4Hのデータ(a4,b4,c4,d4,e4,f4,g4,h4),
destination_address-5Hのデータ(a5,b5,c5,d5,e5,f5,g5,h5),
destination_address-6Hのデータ(a6,b6,c6,d6,e6,f6,g6,h6),
destination_address-7Hのデータの(a7,b7,c7,d7,e7,f7,g7,h7),
をそれぞれＣＰＵレジスタ（バイト）ｒ８、ｒ９、ｒ１０、ｒ１１、ｒ１２、ｒ１３、ｒ１４、ｒ１５に作成するとする。
【０００８】
この場合、８ドットｘ８ドットの６４ビットの画像データの回転は次のアルゴリズムによって行われる。
start
rotate left with carry r0
rotate left with carry r8
rotate left with carry r1
rotate left with carry r8
rotate left with carry r2
rotate left with carry r8
rotate left with carry r3
rotate left with carry r8
rotate left with carry r4
rotate left with carry r8
rotate left with carry r5
rotate left with carry r8
rotate left with carry r6
rotate left with carry r8
rotate left with carry r7
rotate left with carry r8
以下同様にｒ９からｒ１５にデータを転送
ｅｎｄ
ここで「ｒｏｔａｔｅ ｌｅｆｔ ｗｉｔｈ ｃａｒｒｙ」の処理を図６に示す。
【０００９】
「ｒｏｔａｔｅ ｌｅｆｔ ｗｉｔｈ ｃａｒｒｙ」の処理では、転送元のレジスタのデータ（ａ０，ａ１，ａ２，ａ３，ａ４，ａ５，ａ６，ａ７）が１ビットシフトされ、その先頭の１ビットが転送先のレジスタのＬＳＢ側から入力される。
【００１０】
したがって、上記の回転アルゴリズムでは、２ステップを１組としてソースからデスティネーションへのデータ転送が１ビット単位で行われる。
すなわち、デスティネーションデータの左下から右下に向かって８ビットまでのデータを格納するために用いられるレジスタ（r8）の内容は、次のように変化する。
【００１１】
(1) rotate left with carry r0
(2) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r0）の先頭の１ビットデータ（ａ０）が設定される。
【００１２】
(3) rotate left with carry r1
(4) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r1）の先頭の１ビットデータ（ｂ０）が追加設定される。
【００１３】
(5) rotate left with carry r2
(6) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r2）の先頭の１ビットデータ（ｃ０）が追加設定される。
【００１４】
(7) rotate left with carry r3
(8) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r3）の先頭の１ビットデータ（ｄ０）が追加設定される。
【００１５】
(9) rotate left with carry r4
(10) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r4）の先頭の１ビットデータ（ｅ０）が追加設定される。
【００１６】
(11) rotate left with carry r5
(12) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r5）の先頭の１ビットデータ（ｆ０）が追加設定される。
【００１７】
(13) rotate left with carry r6
(14) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r6）の先頭の１ビットデータ（ｇ０）が追加設定される。
【００１８】
(15) rotate left with carry r7
(16) rotate left with carry r8
によって、レジスタ（r8）にレジスタ（r7）の先頭の１ビットデータ（ｈ０）が追加設定される。
【００１９】
これにより、レジスタ（r8）の内容はa0,b0,c0,d0,e0,f0,g0,h0 となる。
以下同様にして、レジスタ（r ９）から（r １５）についても同様の処理が行われる。したがって、８ビットのデータ毎に１６ステップの処理が必要となるので、８ｘ８ドットの画像の回転に１２８ステップ（＝１６ｘ８）要することになる。
【００２０】
【発明が解決しようとする課題】
上述したように、従来の画像回転処理では１ビットずつの処理となっているため、８ｘ８ドットの画像の回転に１２８ステップもの演算が必要となり、画像の回転に多くの時間が必要とされるという問題があった。
【００２１】
本発明はこのような点に鑑みてなされたものであり、回転などの画像変換処理の処理前と処理後のデータ間には画素が一致する点が何点かあることに着眼し、１ビットずつの処理ではなく何ビットかを同時に処理できるようにし、回転などの画像処理を高速に行うことができる画像処理方法および同方法が適用される画像処理システム並びに記録媒体を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、処理対象画像をｍｘｎ画素の画像データ単位で処理して前記処理対象画像の変換画像を生成する画像処理方法において、処理前の画像データと処理後の画像データとの間のデータ配列の一致点に基づいて、前記処理前のｍｘｎ画素の画像データのデータ列中から前記一致点に対応する画素データを抽出し、前記処理前の画像データのデータ列をシフトさせながら、前記抽出処理を繰り返し実行することを特徴とする。
【００２３】
この画像処理方法によれば、例えば回転や鏡像などの処理を行う場合には、処理前の画像データと処理後の画像データとの間のデータ配列の一致点に基づいて予め準備されたマスクデータなどを用いることにより、処理前のｍｘｎ画素の画像データのデータ列中から一致点に対応する画素データが何画素か単位で同時に抽出される。このように、処理前と処理後の画像データ間の変換規則を利用して処理前データから各一致点に対応する画素データを同時に抽出する処理を行うことにより、１ビットずつの処理ではなく、何ビットか単位で同時に画像処理のための演算を行うことが可能となり、回転などの画像処理を高速に行うことが可能となる。
【００２４】
特に、マスクデータを用いた抽出処理は、ｍｘｎビット幅以上のレジスタを用いた演算処理を用いて行うことが好ましい。これにより、より多くの一致点について同時に処理を行うことが可能となる。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る画像処理システムのシステム構成が示されている。この画像処理システムは、画像処理プログラムが実装されたパーソナルコンピュータやワークステーションなどのコンピュータによって実現されるものであり、ＣＰＵ１１、主メモリ１２、表示コントローラ１３、画像メモリ（ＶＲＡＭ）１４、ディスプレイモニタ１５、およびハードディスクなどのファイル記憶装置１６から構成される。
【００２６】
ＣＰＵ１１は、主メモリ１２にロードされた画像処理プログラムを実行することにより、文字および画面などの画像が混在した文書データをファイル記憶装置１６から読み出し、それを表示コントローラ１３を用いてディスプレイモニタ１５上に表示する。画像処理プログラムには、画面表示された画像に対して回転、鏡像変換などの変換処理を施すための各種編集ツールが用意されており、その画像変換のための演算処理はＣＰＵ１１による６４ビット演算によって実行される。
【００２７】
画像の回転処理の基本手順は、主メモリ１２上の処理対象画像を転送元アドレスで指定される８ｘ８画素のブロック単位で切り出し、その８ｘ８画素の画像データを回転させた後に、それを主メモリ１２上の転送先アドレスで指定される位置に書き込むことによって行われる。この場合、ＣＰＵ１１によって行われる８ｘ８ドットの画像データの回転処理は、回転前データと回転後データのデータ配列の一致点を有効利用することによって、次のように行われる。
【００２８】
すなわち、まず、回転前と回転後の画像データとの間のデータ配列の一致点に基づいて回転前データから各一致点に対応する画素データを抽出するためのマスクデータが準備される（ステップＳ１０１）。
【００２９】
次いで、回転前データとマスクデータとの演算処理により、回転前データから各一致点に対応する画素データが回転後データとして抽出される（ステップＳ１０２）。次いで、回転前データをシフトさせながら、回転前データから画素データを抽出する処理（ステップＳ１０３）およびその抽出結果に基づく回転後データのデータ更新（ステップＳ１０４）が繰り返し実行される。
【００３０】
このように、回転前と回転後の画像データ間の変換規則を利用して回転前データから各一致点に対応する画素データを同時に抽出する処理を行うことにより、１ビットずつの処理ではなく、何ビットか単位で同時に画像処理のための演算を行うことが可能となり、回転処理を高速に行うことが可能となる。
【００３１】
次に、図２を参照して、本実施形態の画像回転処理の手順を具体的に説明する。
以下では、図４および図５で前述したように、横Ｗバイト、縦８Ｈラインのピクセルサイズを有する２値画像をソースデータとして主メモリ１２から読み出し、これを９０度左に回転してデスティネーションデータとして主メモリ１２に格納する場合を想定する。
【００３２】
この場合のアルゴリズムの全体の流れは次の通りである。

このアルゴリズムは、ソースデータを左上から右上に向けて走査しながら８ドットｘ８ドットのデータ単位でそのソースデータの読み出しおよび回転処理を順次行い、その回転結果をデスティネーションデータの左下から左上に向けて順次書き込んでいくという処理を、ソースデータの縦方向サイズ分だけ繰り返し行うというものである。
【００３３】
ここで、「ＣＰＵレジスタ内での回転処理」の部分の詳細を以下に示す。
ＣＰＵ１１の６４ビットレジスタＲ０のビット６３−５６、５５−４８、４７−４０、３９−３２、３１−２４、２３−１６、１５−８、７−０にそれぞれ、
アドレスsource_addressのデータ(a0,a1,a2,a3,a4,a5,a6,a7),
source_address＋Ｗのデータ(b0,b1,b2,b3,b4,b5,b6,b7),
source_address＋２Ｗのデータ(c0,c1,c2,c3,c4,c5,c6,c7),
source_address＋３Ｗのデータ(d0,d1,d2,d3,d4,d5,d6,d7),
source_address＋４Ｗのデータ(e0,e1,e2,e3,e4,e5,e6,e7),
source_address＋５Ｗのデータ(f0,f1,f2,f3,f4,f5,f6,f7),
source_address＋６Ｗのデータ(g0,g1,g2,g3,g4,g5,g6,g7),
source_address＋７Ｗのデータ(h0,h1,h2,h3,h4,h5,h6,h7) が入っており、
そして、
アドレスdestination_address のデータ(a0,b0,c0,d0,e0,f0,g0,h0),
destination_address-H のデータ(a1,b1,c1,d1,e1,f1,g1,h1),
destination_address-2Hのデータ(a2,b2,c2,d2,e2,f2,g2,h2),
destination_address-3Hのデータ(a3,b3,c3,d3,e3,f3,g3,h3),
destination_address-4Hのデータ(a4,b4,c4,d4,e4,f4,g4,h4),
destination_address-5Hのデータ(a5,b5,c5,d5,e5,f5,g5,h5),
destination_address-6Hのデータ(a6,b6,c6,d6,e6,f6,g6,h6),
destination_address-7Hのデータの(a7,b7,c7,d7,e7,f7,g7,h7),
を、それぞれＣＰＵ１１の６４ビットレジスタＲ１のビット６３−５６、５５−４８、４７−４０、３９−３２、３１−２４、２３−１６、１５−８、７−０に作成するとする。
【００３４】
この場合、回転前後のビット配置は図２の様になる。このときビット配置を見ると移動していないビット（ａ０、ｂ１、ｃ２、ｄ３、ｅ４、ｆ５、ｇ６、ｈ７）が存在する。また、図３の様に元データ（ｓｏｕｒｃｅ）を７ビット右シフトすると、同様にビット配置の一致するビット（ａ１、ｂ２、ｃ３、ｄ４、ｅ５、ｆ６、ｇ７）が存在する。本実施形態では、このような一致点を利用して一度に何点かが同時に処理される。
【００３５】
作業用のＣＰＵレジスタ（６４ビット）をＲ２とすると、８ドットｘ８ドットの６４ビットの画像データの回転は次のアルゴリズムによって行われる。
start
(1) R0をR1にコピー
(2) R1 AND マスクデータ8040201008040201(h) をR1に格納
(3) R0をR2にコピー
(4) R2を７ビット右シフト
(5) R2 AND マスクデータ0080402010080402(h) をR2に格納
(6) R1 OR R2をR1に格納
(7) R0をR2にコピー
(8) R2を１４ビット右シフト
(9) R2 AND マスクデータ0000804020100804(h) をR2に格納
(10) R1 OR R2 をR1に格納
(11) R0 をR2にコピー
(12) R2 を２１ビット右シフト
(13) R2 AND マスクデータ0000008040201008(h) をR2に格納
(14) R1 OR R2 をR1に格納
(15) R0 をR2にコピー
(16) R2 を２８ビット右シフト
(17) R2 AND マスクデータ0000000080402010(h) をR2に格納
(18) R1 OR R2 をR1に格納
(19) R0 をR2にコピー
(20) R2 を３５ビット右シフト
(21) R2 AND マスクデータ0000000000804020(h) をR2に格納
(22) R1 OR R2 をR1に格納
(23) R0 をR2にコピー
(24) R2 を４２ビット右シフト
(25) R2 AND マスクデータ0000000000008040(h) をR2に格納
(26) R1 OR R2 をR1に格納
(27) R0 をR2にコピー
(28) R2 を４９ビット右シフト
(29) R2 AND マスクデータ0000000000000080(h) をR2に格納
(30) R1 OR R2 をR1に格納
(31) R0 をR2にコピー
(32) R2 を４９ビット左シフト
(33) R2 AND マスクデータ0100000000000000(h) をR2に格納
(34) R1 OR R2 をR1に格納
(35) R0 をR2にコピー
(36) R2 を４２ビット左シフト
(37) R2 AND マスクデータ0201000000000000(h) をR2に格納
(38) R1 OR R2 をR1に格納
(39) R0 をR2にコピー
(40) R2 を３５ビット左シフト
(41) R2 AND マスクデータ0402010000000000(h) をR2に格納
(42) R1 OR R2 をR1に格納
(43) R0 をR2にコピー
(44) R2 を２８ビット左シフト
(45) R2 AND マスクデータ0804020100000000(h) をR2に格納
(46) R1 OR R2 をR1に格納
(47) R0 をR2にコピー
(48) R2 を２１ビット左シフト
(49) R2 AND マスクデータ1008040201000000(h) をR2に格納
(50) R1 OR R2 をR1に格納
(51) R0 をR2にコピー
(52) R2 を１４ビット左シフト
(53) R2 AND マスクデータ2010080402010000(h) をR2に格納
(54) R1 OR R2 をR1に格納
(55) R0 を７ビット左シフト
(56) R0 AND マスクデータ4020100804020100(h) をR0に格納
(57) R1 OR R0 をR1に格納
ｅｎｄ
以上の処理においては、
(1) R0をR1にコピー
(2) R1 AND マスクデータ8040201008040201(h) をR1に格納
によって、２４ビットの回転前データの中から６４ビットのマスクデータ8040201008040201(h) のビット配列（1000 0000 0100 0000 0010 0000 0001 0000 0000 1000 0000 0100 0000 0010 0000 0001）の中のデータ１に対応するビット位置の画素データ、つまり８ビットのデータ（ａ０，ｂ１，ｃ２，ｄ３，ｅ４，ｆ５，ｇ６，ｈ７）が回転前データから抽出され、それが回転後データとしてレジスタＲ１に格納される。
【００３６】
同様にして、
(3) R0をR2にコピー
(4) R2を７ビット右シフト
(5) R2 AND マスクデータ0080402010080402(h) をR2に格納
(6) R1 OR R2をR1に格納
においては、回転前データからａ１，ｂ２，ｃ３，ｄ４，ｅ５，ｆ６，ｇ７が抽出されて、レジスタＲ１のデータ更新が行われる。
【００３７】
(7) R0をR2にコピー
(8) R2を１４ビット右シフト
(9) R2 AND マスクデータ0000804020100804(h) をR2に格納
(10) R1 OR R2 をR1に格納
においては、回転前データからａ２，ｂ３，ｃ４，ｄ５，ｅ６，ｆ７が抽出され、レジスタＲ１のデータ更新が行われる。
【００３８】
以下、同様にして、後続する４ステップ毎に以下のデータについての抽出およびその抽出データに基づくレジスタＲ１の更新が行われる。
ステップ(11)-(14); ａ３，ｂ４，ｃ５，ｄ６，ｅ７
ステップ(15)-(18); ａ４，ｂ５，ｃ６，ｄ７
ステップ(19)-(22); ａ５，ｂ６，ｃ７
ステップ(23)-(26); ａ６，ｂ７
ステップ(27)-(30); ａ７
ステップ(31)-(34); ｈ０
ステップ(35)-(38); ｇ０，ｈ１
ステップ(39)-(42); ｆ０，ｇ１，ｈ２
ステップ(43)-(46); ｅ０，ｆ１，ｇ２，ｈ３
ステップ(47)-(50); ｄ０，ｅ１，ｆ２，ｇ３，ｈ４
ステップ(51)-(54); ｃ０，ｄ１，ｅ２，ｆ３，ｇ４，ｈ５
そして、最後の３ステップ(55)-(57) にて
ステップ(55)-(57); ｂ０，ｃ１，ｄ２，ｅ３，ｆ４，ｇ５，ｈ６
の抽出が行われ、レジスタＲ１の内容は、
a0,b0,c0,d0,e0,f0,g0,h0,a1,b1,c1,d1,e1,f1,g1,h1,a2,b2,c2,d2,e2,f2,g2,h2,a3,b3,c3,d3,e3,f3,g3,h3,a4,b4,c4,d4,e4,f4,g4,h4,a5,b5,c5,d5,e5,f5,g5,h5,a6,b6,c6,d6,e6,f6,g6,h6,a7,b7,c7,d7,e7,f7,g7,h7 となる。
【００３９】
以上のように、５７ｓｔｅｐにて８ｘ８ドットの２値画像の回転が可能となり、従来方式の１２８ｓｔｅｐに対して大幅に処理速度の向上を図ることが可能となる。
【００４０】
なお、以上の５７ｓｔｅｐの回転処理を、米インテル社によって製造販売されているプロセッサ“ＭＭＸ Ｐｅｎｔｉｕｍ”用にコーディングすると、以下のようになる。
【００４１】
すなわち、まず、アドレス０，１６，２４，３２，４０，４８，５６，６４，７２，８０，８８，９６，１０４，１１２の位置にそれぞれ前述のマスクデータが次のように定義される。
【００４２】

そして、前述のステップ（１）−（５７）は、ＭＭＸ０＝Ｒ０，ＭＭＸ１＝Ｒ１，ＭＭＸ２＝Ｒ２、ＭＭＸ［Ｎ］のＮをマスクデータのアドレスであるとすると、次のようになる。
【００４３】

以上説明したように、本実施形態の画像回転処理方法によれば、処理前の８ｘ８ドットの画像データを一列に並べた６４ビットのデータ配列と処理後の８ｘ８ドットの画像データを一列に並べた６４ビットのデータ配列との間の一致点に基づいて予めマスクデータが準備され、対応するマスクデータとの間の演算によって、処理前の６４ビットのデータ列中から各一致点に対応する画素データが何画素か単位で同時に抽出される。このように、処理前と処理後の画像データ間の変換規則を利用して処理前データから各一致点に対応する画素データを同時に抽出する処理を行うことにより、１ビットづつの処理ではなく、何ビットか単位で同時に画像処理のための演算を行うことが可能となり、回転処理を高速に行うことが可能となる。
【００４４】
なお、ある特定の変換規則に従って画像処理を行うものであれば、回転だけに限らず、例えば鏡像変換などのような変換処理についても、それに対応するマスクデータを準備することにより、回転の場合と同様の手順で変換後の画像を得ることができる。
【００４５】
なお、本実施形態の画像回転処理方法の手順が記述された画像処理プログラム１２１は、コンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体に記録して流通することができるので、その記録媒体からコンピュータに画像処理プログラム１２１をインストールするだけでそのコンピュータを高速画像処理可能なシステムとして使用することが可能となる。
【００４６】
また、本実施形態の画像回転処理方法の手順は、シフト、ＡＮＤ、およびＯＲ演算の繰り返しにて実現されているので、専用のハードウェアを用いてその為の演算を行ったり、また表示コントローラ１３のアクセラレータ機能を用いて実現することも可能である。表示コントローラ１３のアクセラレータ機能を使用する場合には、処理対象の画像データはＶＲＡＭ１４に格納されているので、ＣＰＵ１１はソースアドレス、デスティネーションアドレス、および回転処理命令を表示コントローラ１３に発行するだけでよく、実際の回転処理は、ＶＲＡＭ１４上において表示コントローラ１３により実行されることになる。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、回転などの画像変換処理の処理前と処理後のデータ間の画素の一致点を有効利用することにより、１ビットづつの処理ではなく何ビットかを同時に処理できるようになり、回転などの画像処理を高速に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像処理システムの構成およびそのシステムで実行される画像処理プログラムによる回転処理の手順を示す図。
【図２】同実施形態の画像回転処理の原理を説明するための図。
【図３】同実施形態の画像回転処理で使用されるシフト動作の原理を説明するための図。
【図４】従来の画像回転処理を説明するための図。
【図５】従来の画像回転処理における画素データの並び替えの様子を示す図。
【図６】従来の画像回転処理で用いられるシフト動作の原理を説明するための図。
【符号の説明】
１１…ＣＰＵ
１２…主メモリ
１３…表示コントローラ
１４…画像メモリ
１５…ディスプレイモニタ
１６…ファイル記憶装置
Ｒ０…ソースデータ書き込み用６４ビットレジスタ
Ｒ１…デスティネーションデータ書き込み用６４ビットレジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing method, an image processing system to which the method is applied, and a recording medium, and more particularly to an image processing method for performing processing such as rotation of a binary image using a computer, an image processing system to which the method is applied, and The present invention relates to a recording medium.
[0002]
[Prior art]
In recent years, along with the promotion of paperless and the development of image processing technology using computers, management and operation of document data that includes not only characters but also images such as characters and drawings has been promoted. As for documents delivered to and from the document, distribution of document data including characters and images has started.
[0003]
In this case, the size of the drawing data is often specified in accordance with the document format. For example, when A4 portrait paper is used as the document format, the drawing data can also fit on the A4 portrait paper. Size is required. On the other hand, the orientation of the drawing data is not particularly defined, and it is possible to arrange A4 paper in either horizontal or vertical orientation. For this reason, there are many documents in the distribution document that include both drawing data written in horizontal writing on vertical A4 paper used as the document format and drawing data written in vertical writing. To do.
[0004]
When such drawing data is displayed on a computer screen for reference, it is necessary to rotate the orientation of the image by 90 degrees depending on whether the drawing data is horizontal writing or horizontal writing. . In particular, when a plurality of drawing data is inserted in the same document, the direction of the drawing may be different for each drawing, so that the image rotation processing is performed relatively frequently. Therefore, it is required to perform image rotation processing at high speed.
[0005]
A conventional typical image rotation processing method using a computer will be described below.
Here, as shown in FIG. 4, a binary image having a pixel size of horizontal W bytes and vertical 8H lines is read from the memory as source data, rotated 90 degrees and stored in the memory as destination data. Assume that
[0006]
The overall flow of the algorithm in this case is as follows.

This algorithm sequentially reads and rotates the source data in units of 8 dots x 8 dots while scanning the source data from the upper left to the upper right, and the rotation result is directed from the lower left to the upper left of the destination data. The process of sequentially writing is repeated for the size of the source data in the vertical direction.
[0007]
Details of the “rotation process in the CPU register” will be described below.
CPU registers (bytes) r0, r2, r3, r4, r5, r6, r7 respectively
Data of address source_address (a0, a1, a2, a3, a4, a5, a6, a7),
source_address + W data (b0, b1, b2, b3, b4, b5, b6, b7),
source_address + 2W data (c0, c1, c2, c3, c4, c5, c6, c7),
source_address + 3W data (d0, d1, d2, d3, d4, d5, d6, d7),
source_address + 4W data (e0, e1, e2, e3, e4, e5, e6, e7),
source_address + 5W data (f0, f1, f2, f3, f4, f5, f6, f7),
source_address + 6W data (g0, g1, g2, g3, g4, g5, g6, g7),
source_address + 7W data (h0, h1, h2, h3, h4, h5, h6, h7)
And
Data of address destination_address (a0, b0, c0, d0, e0, f0, g0, h0),
destination_address-H data (a1, b1, c1, d1, e1, f1, g1, h1),
destination_address-2H data (a2, b2, c2, d2, e2, f2, g2, h2),
destination_address-3H data (a3, b3, c3, d3, e3, f3, g3, h3),
destination_address-4H data (a4, b4, c4, d4, e4, f4, g4, h4),
destination_address-5H data (a5, b5, c5, d5, e5, f5, g5, h5),
destination_address-6H data (a6, b6, c6, d6, e6, f6, g6, h6),
destination_address-7H data (a7, b7, c7, d7, e7, f7, g7, h7),
Are created in CPU registers (bytes) r8, r9, r10, r11, r12, r13, r14, r15, respectively.
[0008]
In this case, rotation of 64-bit image data of 8 dots × 8 dots is performed by the following algorithm.
start
rotate left with carry r0
rotate left with carry r8
rotate left with carry r1
rotate left with carry r8
rotate left with carry r2
rotate left with carry r8
rotate left with carry r3
rotate left with carry r8
rotate left with carry r4
rotate left with carry r8
rotate left with carry r5
rotate left with carry r8
rotate left with carry r6
rotate left with carry r8
rotate left with carry r7
rotate left with carry r8
Similarly, transfer data from r9 to r15 end
Here, the processing of “rotate left with carry” is shown in FIG.
[0009]
In the process of “rotate left with carry”, the data (a0, a1, a2, a3, a4, a5, a6, a7) of the transfer source register is shifted by 1 bit, and the first 1 bit is transferred to the transfer destination register. Input from LSB side.
[0010]
Therefore, in the above rotation algorithm, data transfer from the source to the destination is performed in 1-bit units with two steps as one set.
That is, the contents of the register (r8) used to store up to 8 bits of data from the lower left to the lower right of the destination data change as follows.
[0011]
(1) rotate left with carry r0
(2) rotate left with carry r8
As a result, the first 1-bit data (a0) of the register (r0) is set in the register (r8).
[0012]
(3) rotate left with carry r1
(4) rotate left with carry r8
As a result, the first 1-bit data (b0) of the register (r1) is additionally set in the register (r8).
[0013]
(5) rotate left with carry r2
(6) rotate left with carry r8
As a result, the first 1-bit data (c0) of the register (r2) is additionally set in the register (r8).
[0014]
(7) rotate left with carry r3
(8) rotate left with carry r8
As a result, the first 1-bit data (d0) of the register (r3) is additionally set in the register (r8).
[0015]
(9) rotate left with carry r4
(10) rotate left with carry r8
As a result, the first 1-bit data (e0) of the register (r4) is additionally set in the register (r8).
[0016]
(11) rotate left with carry r5
(12) rotate left with carry r8
As a result, the first 1-bit data (f0) of the register (r5) is additionally set in the register (r8).
[0017]
(13) rotate left with carry r6
(14) rotate left with carry r8
As a result, the first 1-bit data (g0) of the register (r6) is additionally set in the register (r8).
[0018]
(15) rotate left with carry r7
(16) rotate left with carry r8
As a result, the first 1-bit data (h0) of the register (r7) is additionally set in the register (r8).
[0019]
As a result, the contents of the register (r8) become a0, b0, c0, d0, e0, f0, g0, h0.
Similarly, the same processing is performed for the registers (r 9) to (r 15). Therefore, since processing of 16 steps is required for each 8-bit data, 128 steps (= 16 × 8) are required to rotate an 8 × 8 dot image.
[0020]
[Problems to be solved by the invention]
As described above, since the conventional image rotation processing is performed on a bit-by-bit basis, as many as 128 steps are required to rotate an 8 × 8 dot image, and a lot of time is required to rotate the image. There was a problem.
[0021]
The present invention has been made in view of the above points, and pays attention to the fact that there are several points where pixels match between data before and after image conversion processing such as rotation. An object of the present invention is to provide an image processing method and an image processing system to which the method can be applied so that several bits can be processed simultaneously instead of each processing and image processing such as rotation can be performed at high speed, and a recording medium. To do.
[0022]
[Means for Solving the Problems]
In order to solve the above-described problem, the present invention provides an image processing method for processing a processing target image in units of image data of mxn pixels to generate a converted image of the processing target image. Based on the data array coincidence point with the image data, pixel data corresponding to the coincidence point is extracted from the data string of the mxn pixel image data before the processing, and the data sequence of the image data before the processing The extraction process is repeatedly executed while shifting the value.
[0023]
According to this image processing method, for example, when processing such as rotation or mirror image is performed, mask data prepared in advance based on data array matching points between the image data before processing and the image data after processing Etc., the pixel data corresponding to the coincidence point is simultaneously extracted in units of several pixels from the data string of the image data of mxn pixels before processing. In this way, by performing the process of simultaneously extracting the pixel data corresponding to each matching point from the pre-process data using the conversion rule between the pre-process and post-process image data, Calculations for image processing can be performed simultaneously in units of several bits, and image processing such as rotation can be performed at high speed.
[0024]
In particular, the extraction process using the mask data is preferably performed using an arithmetic process using a register having an mxn bit width or more. As a result, it is possible to perform processing for more matching points simultaneously.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a system configuration of an image processing system according to an embodiment of the present invention. This image processing system is realized by a computer such as a personal computer or a workstation on which an image processing program is installed, and includes a CPU 11, a main memory 12, a display controller 13, an image memory (VRAM) 14, a display monitor 15, And a file storage device 16 such as a hard disk.
[0026]
The CPU 11 executes the image processing program loaded in the main memory 12 to read document data in which images such as characters and screens are mixed from the file storage device 16 and uses the display controller 13 to read the document data on the display monitor 15. To display. The image processing program provides various editing tools for performing conversion processing such as rotation and mirror image conversion on the image displayed on the screen, and the arithmetic processing for the image conversion is performed by 64-bit calculation by the CPU 11. Executed.
[0027]
The basic procedure of image rotation processing is to cut out a processing target image on the main memory 12 in units of 8 × 8 pixel blocks designated by a transfer source address, rotate the 8 × 8 pixel image data, and then rotate the image data to the main memory 12. This is done by writing to the location specified by the upper transfer destination address. In this case, the rotation processing of the 8 × 8 dot image data performed by the CPU 11 is performed as follows by effectively using the coincidence point between the data arrays of the pre-rotation data and the post-rotation data.
[0028]
That is, first, mask data for extracting pixel data corresponding to each coincidence point from the pre-rotation data based on the coincidence point of the data array between the pre-rotation and post-rotation image data is prepared (step S101). ).
[0029]
Next, pixel data corresponding to each coincidence point is extracted from the pre-rotation data as post-rotation data by an arithmetic process of the pre-rotation data and the mask data (step S102). Next, while shifting the pre-rotation data, the process of extracting pixel data from the pre-rotation data (step S103) and the data update of the post-rotation data based on the extraction result (step S104) are repeatedly executed.
[0030]
In this way, by performing the process of simultaneously extracting the pixel data corresponding to each matching point from the pre-rotation data using the conversion rule between the pre-rotation and post-rotation image data, it is not a bit-by-bit process, Calculations for image processing can be performed simultaneously in units of several bits, and rotation processing can be performed at high speed.
[0031]
Next, with reference to FIG. 2, the procedure of the image rotation process of this embodiment is demonstrated concretely.
In the following, as described above with reference to FIGS. 4 and 5, a binary image having a pixel size of horizontal W bytes and vertical 8H lines is read from the main memory 12 as source data, and rotated to the left by 90 degrees to be the destination. It is assumed that data is stored in the main memory 12 as data.
[0032]
The overall flow of the algorithm in this case is as follows.

This algorithm sequentially reads and rotates the source data in units of 8 dots x 8 dots while scanning the source data from the upper left to the upper right, and the rotation result is directed from the lower left to the upper left of the destination data. The process of sequentially writing is repeated for the size of the source data in the vertical direction.
[0033]
Details of the “rotation process in the CPU register” will be described below.
In bits 63-56, 55-48, 47-40, 39-32, 31-24, 23-16, 15-8, 7-0 of the 64-bit register R0 of the CPU 11, respectively
Data of address source_address (a0, a1, a2, a3, a4, a5, a6, a7),
source_address + W data (b0, b1, b2, b3, b4, b5, b6, b7),
source_address + 2W data (c0, c1, c2, c3, c4, c5, c6, c7),
source_address + 3W data (d0, d1, d2, d3, d4, d5, d6, d7),
source_address + 4W data (e0, e1, e2, e3, e4, e5, e6, e7),
source_address + 5W data (f0, f1, f2, f3, f4, f5, f6, f7),
source_address + 6W data (g0, g1, g2, g3, g4, g5, g6, g7),
source_address + 7W data (h0, h1, h2, h3, h4, h5, h6, h7)
And
Data of address destination_address (a0, b0, c0, d0, e0, f0, g0, h0),
destination_address-H data (a1, b1, c1, d1, e1, f1, g1, h1),
destination_address-2H data (a2, b2, c2, d2, e2, f2, g2, h2),
destination_address-3H data (a3, b3, c3, d3, e3, f3, g3, h3),
destination_address-4H data (a4, b4, c4, d4, e4, f4, g4, h4),
destination_address-5H data (a5, b5, c5, d5, e5, f5, g5, h5),
destination_address-6H data (a6, b6, c6, d6, e6, f6, g6, h6),
destination_address-7H data (a7, b7, c7, d7, e7, f7, g7, h7),
Are created in bits 63-56, 55-48, 47-40, 39-32, 31-24, 23-16, 15-8, and 7-0 of the 64-bit register R1 of the CPU 11, respectively.
[0034]
In this case, the bit arrangement before and after the rotation is as shown in FIG. At this time, when looking at the bit arrangement, there are bits (a0, b1, c2, d3, e4, f5, g6, h7) that have not moved. In addition, when the original data (source) is shifted 7 bits to the right as shown in FIG. 3, there are bits (a1, b2, c3, d4, e5, f6, g7) having the same bit arrangement. In the present embodiment, several points are processed simultaneously at the same time using such matching points.
[0035]
Assuming that the work CPU register (64 bits) is R2, rotation of 64-bit image data of 8 dots × 8 dots is performed by the following algorithm.
start
(1) Copy R0 to R1
(2) R1 AND mask data 8040201008040201 (h) is stored in R1
(3) Copy R0 to R2
(4) R2 is shifted 7 bits to the right
(5) R2 AND mask data 0080402010080402 (h) is stored in R2.
(6) R1 OR R2 is stored in R1
(7) Copy R0 to R2
(8) R2 is shifted 14 bits to the right
(9) R2 AND mask data 0000804020100804 (h) is stored in R2.
(10) R1 OR R2 is stored in R1
(11) Copy R0 to R2
(12) R2 is shifted 21 bits to the right
(13) R2 AND mask data 0000008040201008 (h) is stored in R2.
(14) R1 OR R2 is stored in R1
(15) Copy R0 to R2
(16) R2 is shifted 28 bits to the right
(17) R2 AND mask data 0000000080402010 (h) is stored in R2.
(18) R1 OR R2 is stored in R1
(19) Copy R0 to R2
(20) R2 is shifted right 35 bits
(21) R2 AND mask data 0000000000804020 (h) is stored in R2
(22) R1 OR R2 is stored in R1
(23) Copy R0 to R2
(24) R2 is shifted 42 bits to the right
(25) R2 AND mask data 0000000000008040 (h) is stored in R2.
(26) R1 OR R2 is stored in R1
(27) Copy R0 to R2
(28) R2 is shifted right by 49 bits
(29) R2 AND mask data 0000000000000080 (h) is stored in R2.
(30) R1 OR R2 is stored in R1
(31) Copy R0 to R2
(32) R2 is shifted left by 49 bits
(33) R2 AND Mask data 0100000000000000 (h) is stored in R2.
(34) R1 OR R2 is stored in R1
(35) Copy R0 to R2
(36) Shift R2 42 bits to the left
(37) R2 AND Mask data 0201000000000000 (h) is stored in R2.
(38) R1 OR R2 is stored in R1
(39) Copy R0 to R2
(40) Shift R2 35 bits to the left
(41) R2 AND mask data 042010000000000 (h) is stored in R2.
(42) R1 OR R2 is stored in R1
(43) Copy R0 to R2
(44) R2 is shifted left by 28 bits
(45) R2 AND Mask data 0804020100000000 (h) is stored in R2.
(46) R1 OR R2 is stored in R1
(47) Copy R0 to R2
(48) R2 is shifted 21 bits to the left
(49) R2 AND Mask data 1008040201000000 (h) is stored in R2.
(50) R1 OR R2 is stored in R1
(51) Copy R0 to R2
(52) R2 is shifted left by 14 bits
(53) R2 AND mask data 2010080402010000 (h) is stored in R2
(54) R1 OR R2 is stored in R1
(55) R0 is shifted 7 bits to the left
(56) R0 AND Mask data 4020100804020100 (h) is stored in R0
(57) R1 OR R0 is stored in R1 end
In the above processing,
(1) Copy R0 to R1
(2) By storing R1 AND mask data 8040201008040201 (h) in R1, the bit array (1000 0000 0100 0000 0010 0000 0001 0000 0000 1000 0000) of 64-bit mask data 8040201008040201 (h) from the 24-bit pre-rotation data 0100 0000 0010 0000 0001), pixel data at bit positions corresponding to data 1, that is, 8-bit data (a0, b1, c2, d3, e4, f5, g6, h7) is extracted from the pre-rotation data, It is stored in the register R1 as post-rotation data.
[0036]
Similarly,
(3) Copy R0 to R2
(4) R2 is shifted 7 bits to the right
(5) R2 AND mask data 0080402010080402 (h) is stored in R2.
(6) In storing R1 OR R2 in R1, a1, b2, c3, d4, e5, f6, and g7 are extracted from the pre-rotation data, and the data in the register R1 is updated.
[0037]
(7) Copy R0 to R2
(8) R2 is shifted 14 bits to the right
(9) R2 AND mask data 0000804020100804 (h) is stored in R2.
(10) In storing R1 OR R2 in R1, a2, b3, c4, d5, e6, f7 are extracted from the pre-rotation data, and the data in the register R1 is updated.
[0038]
In the same manner, the following data is extracted and the register R1 is updated based on the extracted data every four subsequent steps.
Step (11)-(14); a3, b4, c5, d6, e7
Step (15)-(18); a4, b5, c6, d7
Step (19)-(22); a5, b6, c7
Step (23)-(26); a6, b7
Step (27)-(30); a7
Step (31)-(34); h0
Step (35)-(38); g0, h1
Step (39)-(42); f0, g1, h2
Step (43)-(46); e0, f1, g2, h3
Step (47)-(50); d0, e1, f2, g3, h4
Step (51)-(54); c0, d1, e2, f3, g4, h5
And in the last three steps (55)-(57), steps (55)-(57); b0, c1, d2, e3, f4, g5, h6
Is extracted, and the contents of the register R1 are:
a0, b0, c0, d0, e0, f0, g0, h0, a1, b1, c1, d1, e1, f1, g1, h1, a2, b2, c2, d2, e2, f2, g2, h2, a3, b3, c3, d3, e3, f3, g3, h3, a4, b4, c4, d4, e4, f4, g4, h4, a5, b5, c5, d5, e5, f5, g5, h5, a6, b6, c6, d6, e6, f6, g6, h6, a7, b7, c7, d7, e7, f7, g7, h7.
[0039]
As described above, the binary image of 8 × 8 dots can be rotated at 57 steps, and the processing speed can be greatly improved compared to the conventional 128 steps.
[0040]
The above 57-step rotation process is coded as follows for the processor “MMX Pentium” manufactured and sold by Intel Corporation.
[0041]
That is, first, the above-described mask data is defined at the positions of addresses 0, 16, 24, 32, 40, 48, 56, 64, 72, 80, 88, 96, 104, and 112 as follows.
[0042]

The above steps (1)-(57) are as follows, assuming that MMX0 = R0, MMX1 = R1, MMX2 = R2, and MMX [N] is the address of the mask data.
[0043]

As described above, according to the image rotation processing method of the present embodiment, a 64-bit data array in which 8 × 8 dot image data before processing is arranged in a row and an 8 × 8 dot image data after processing are arranged in a row. Mask data is prepared in advance based on the coincidence point with the 64-bit data array, and pixel data corresponding to each coincidence point in the 64-bit data string before processing is obtained by calculation with the corresponding mask data. Are extracted simultaneously in units of pixels. Thus, by performing the process of simultaneously extracting the pixel data corresponding to each matching point from the pre-process data using the conversion rule between the pre-process and post-process image data, Calculations for image processing can be performed simultaneously in units of several bits, and rotation processing can be performed at high speed.
[0044]
As long as image processing is performed according to a specific conversion rule, not only rotation but also conversion processing such as mirror image conversion is performed by preparing mask data corresponding to the rotation processing. A converted image can be obtained in the same procedure.
[0045]
Note that the image processing program 121 describing the procedure of the image rotation processing method of the present embodiment can be recorded and distributed on a computer-readable recording medium such as a CD-ROM. By simply installing the image processing program 121, the computer can be used as a system capable of high-speed image processing.
[0046]
Further, since the procedure of the image rotation processing method of the present embodiment is realized by repeating shift, AND, and OR operations, the dedicated controller is used to perform the operations for that purpose, and the display controller 13 It is also possible to implement this using the accelerator function. When using the accelerator function of the display controller 13, the image data to be processed is stored in the VRAM 14, so the CPU 11 only has to issue a source address, a destination address, and a rotation processing command to the display controller 13. The actual rotation process is executed by the display controller 13 on the VRAM 14.
[0047]
【The invention's effect】
As described above, according to the present invention, by effectively using the pixel coincidence point between the data before and after the image conversion process such as rotation, it is possible to calculate how many bits instead of one bit at a time. Processing can be performed simultaneously, and image processing such as rotation can be performed at high speed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an image processing system according to an embodiment of the present invention and a procedure of rotation processing by an image processing program executed in the system.
FIG. 2 is a view for explaining the principle of image rotation processing according to the embodiment;
FIG. 3 is a view for explaining the principle of a shift operation used in the image rotation process of the embodiment.
FIG. 4 is a view for explaining conventional image rotation processing;
FIG. 5 is a diagram illustrating how pixel data is rearranged in a conventional image rotation process;
FIG. 6 is a diagram for explaining the principle of a shift operation used in a conventional image rotation process.
[Explanation of symbols]
11 ... CPU
12 ... Main memory 13 ... Display controller 14 ... Image memory 15 ... Display monitor 16 ... File storage device R0 ... 64-bit register for writing source data R1 ... 64-bit register for writing destination data

Claims (3)

An image processing method for extracting a processing target image on a memory in units of 8 × 8 pixel image data specified by a transfer source address, and rotating the 8 × 8 pixel image data and writing it at a position specified by a transfer destination address on the memory In
The image data before rotation of the 8 × 8 pixels is transferred to a first register having a 64-bit width or more,
A 64-bit data string in which the image data before rotation transferred to the first register is arranged, and a 64-bit data string in which the image data after rotation is arranged in a second register having a width of 64 bits or more. A plurality of pixel data corresponding to the coincidence points of the data array between them are simultaneously extracted from the pre-rotation image data in the first register, and the pixel data is stored as the extracted pixel data. Write to the same bit position in the second register as the bit position in the first register;
The image data before rotation is shifted , and a plurality of pixel data corresponding to the coincidence point of the data array between the data string of the image data before the rotation after the shift and the data string of the image data after the rotation are obtained. The process of simultaneously extracting from the image data before rotation after the shift and the process of writing the extracted pixel data in the bit position in the second register that is the same as the bit position after the shift of the pixel data Repetitively executing the image data before rotation until all pixel data in the image data before rotation is written in the second register ,
An image processing method, wherein the image data written in the second register is written at a position specified by a transfer destination address on the memory. An image processing system that cuts out a processing target image on a memory in units of 8 × 8 pixel image data specified by a transfer source address, and writes the image data of 8 × 8 pixel at a position specified by a transfer destination address on the memory In
Means for transferring the image data before rotation of the 8 × 8 pixels to a first register having a 64-bit width or more;
A 64-bit data string in which the image data before rotation transferred to the first register is arranged, and a 64-bit data string in which the image data after rotation is arranged in a second register having a width of 64 bits or more. A plurality of pixel data corresponding to the coincidence points of the data arrangement between them are simultaneously extracted from the image data before rotation in the first register, and the pixel data is stored as the extracted pixel data. Means for writing to the same bit position in the second register as the bit position in the first register;
The image data before rotation is shifted, and a plurality of pixel data corresponding to the coincidence point of the data arrangement between the data string of the image data before rotation after the shift and the data string of the image data after the rotation are obtained. The process of simultaneously extracting from the image data before rotation after the shift and the process of writing each extracted pixel data in the same bit position in the second register as the bit position after the shift of each pixel data, Means for repeatedly executing the image data before rotation while shifting all the pixel data in the image data before rotation to the second register;
An image processing system comprising: means for writing image data written in the second register at a position specified by a transfer destination address on the memory. Image processing is performed in which the processing target image on the memory is cut out in units of 8 × 8 pixel image data specified by the transfer source address, and the image data of 8 × 8 pixel is rotated and written at the position specified by the transfer destination address on the memory. A computer-readable storage medium storing a program to be executed by a computer,
The program is
Transferring the image data before rotation of the 8 × 8 pixels to a first register having a 64-bit width or more;
A 64-bit data string in which the image data before rotation transferred to the first register is arranged, and a 64-bit data string in which the image data after rotation is arranged in a second register having a width of 64 bits or more. A plurality of pixel data corresponding to the coincidence points of the data arrangement between them are simultaneously extracted from the image data before rotation in the first register, and the extracted pixel data are Writing to the same bit position in the second register as the bit position in the first register where raw data is stored;
The image data before rotation is shifted, and a plurality of pixel data corresponding to the coincidence point of the data arrangement between the data string of the image data before rotation after the shift and the data string of the image data after the rotation are obtained. The process of simultaneously extracting from the image data before rotation after the shift and the process of writing each extracted pixel data in the same bit position in the second register as the bit position after the shift of each pixel data, A procedure for repeatedly executing the pre-rotation image data while shifting until all the pixel data in the pre-rotation image data is written to the second register;
A storage medium that causes a computer to execute a procedure for writing image data written in the second register to a position specified by a transfer destination address on the memory.

Images