JP4067360B2 - Inspection apparatus and inspection method - Google Patents

Inspection apparatus and inspection method

Info

Publication number
JP4067360B2
JP4067360B2 JP2002232346A JP2002232346A JP4067360B2 JP 4067360 B2 JP4067360 B2 JP 4067360B2 JP 2002232346 A JP2002232346 A JP 2002232346A JP 2002232346 A JP2002232346 A JP 2002232346A JP 4067360 B2 JP4067360 B2 JP 4067360B2
Authority
JP
Japan
Prior art keywords
frequency
inspection
oscillation
oscillation frequency
end point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002232346A
Other languages
Japanese (ja)
Other versions
JP2004072646A (en
Inventor
信博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002232346A priority Critical patent/JP4067360B2/en
Publication of JP2004072646A publication Critical patent/JP2004072646A/en
Application granted granted Critical
Publication of JP4067360B2 publication Critical patent/JP4067360B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、各々発振周波数可変域の異なる複数の発振器を有する発振装置の合否判定を行う検査装置及び検査方法に関するものである。
【0002】
【従来の技術】
送受信装置などに搭載されるローカル周波数信号発生装置の中には、その発振源として、各々発振周波数可変域の異なる複数の電圧制御発振器(以下、VCO[Voltage Controlled Oscilator]と呼ぶ)を有し、各VCOを適宜切り替えることでローカル周波数信号を広範に変化させることが可能なものがある。
【0003】
上記構成から成るローカル周波数信号発生装置は、各VCOの発振周波数可変域が互いに断絶していると正常に動作するができない。そのため、製品出荷時等には、隣接するVCOの発振周波数可変域がその端部で互いに重複していることを検査する必要がある。
【0004】
ここで、発振源を構成するVCOが少数(2、3個)である場合には、各VCOの制御電圧可変範囲を十分広く設定することが可能である。また、各VCOの発振周波数を決める外付けタンク回路も少数で済むので、外部定数(タンク回路を構成するインダクタや可変容量素子のサイズ)の調整によって回路規模が大幅に増大することはなく、隣接するVCO間における発振周波数可変域の重複範囲に余裕を持たせることも可能である(図14(a)参照)。
【0005】
従って、該ローカル周波数信号発生装置を検査する検査装置では、回路素子定数のばらつきや温度・電圧変動に依ることなく各VCOの周波数可変域を固定として扱い、隣接するVCO毎に共通の検査周波数ftを予め設定しておくことができるので、その合否判定を容易かつ迅速に行うことが可能であった。また、前述したように、隣接するVCO間における発振周波数可変域の重複範囲には余裕を持たせてあったので、合格と判定されたローカル周波数信号発生装置において各VCOが感度不良領域(図15参照)で使用されることは少なかった。
【0006】
【発明が解決しようとする課題】
一方、近年では、ローカル周波数信号発生装置の低電圧化を実現するために、VCOを増やして各制御電圧可変範囲を狭めた構成が提案されている。このように、発振源を構成するVCOが多数である場合には、各VCO毎の外付けタンク回路も多数必要となるので、外部定数の調整によっては回路規模の大幅な増大を招きかねず、隣接するVCO間における発振周波数可変域の重複範囲に十分な余裕を持たせることが難しい。また、回路の集積化が進むにつれて、IC製造プロセスのばらつきが増大するため、各VCOの周波数可変域も大きくばらつくことが予想される(図14(b)参照)。
【0007】
従って、該ローカル周波数信号発生装置を検査する検査装置では、各VCOの周波数可変域を固定として扱うことができなくなるため、従来の検査方法(隣接するVCO毎に検査周波数を設定し、該検査周波数で両VCOが正常動作するか否かを確認する方法)をそのまま採用しようとすると、まず隣接するVCO毎に適切な検査周波数を見つけ、該検査周波数を逐一設定した上で検査を始めなければならず、本来の検査を行う以前に膨大な時間を要するという課題があった。また、前述したように、隣接するVCO間における発振周波数可変域の重複範囲には余裕がないので、検査周波数の設定によっては、合格と判定されたローカル周波数信号発生装置であっても、各VCOが感度不良領域(図15参照)で使用されるおそれがあった。
【0008】
なお、検査時間短縮を最優先とし、検査対象としたローカル周波数信号発生装置が必要最低限の任意周波数で正常動作するか否かのみを確認する検査装置も考えられるが、発振源を構成するVCOの個数増大に伴って各周波数可変域のばらつきが大きくなると、このような合否判定では問題となるおそれがあった。
【0009】
本発明は、上記の問題点に鑑み、発振装置の合否判定を効率的かつ確実に行うことが可能な検査装置・検査方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る検査装置は、各々発振周波数可変域の異なる複数の発振器を有する発振装置の合否判定を行う検査装置であって、前記発振装置の出力が所望周波数でロックしているか否かを判定するロック判定部と、該ロック判定部の判定結果に基づいて各発振器における発振周波数可変域の端点周波数を検出する端点検出部と、該端点検出部の検出結果に基づいて各発振器の発振周波数可変域が端部で互いに重複していることを検査する検査処理部とを有する構成としている。このような構成とすることにより、従来方式の検査装置に比べて、効率的に検査を行うことが可能となる。
【0011】
なお、上記構成から成る検査装置において、前記端点検出部は、各発振器における発振周波数可変域の端点周波数を挟むようにその発振周波数を収束変化させながら逐次ロック判定を行い、該判定結果に基づいて前記端点周波数を検出する構成にするとよい。又は、各発振器の発振周波数を変化させながら逐次ロック状態となるまでの時間を計測し、該計測時間と所定時間との比較結果に基づいて前記端点周波数を検出する構成にしてもよい。このような構成とすることにより、各発振器における発振周波数可変域の両端周波数を短時間で検出することができるため、該検出結果に基づいて行われる発振装置の合否判定も短時間で完了することが可能となる。
【0012】
また、上記構成から成る検査装置において、前記ロック判定部は、前記発振装置からの参照信号が所定期間継続して同一状態を維持したときに、前記発振装置の出力がロック状態或いはアンロック状態であると判定する構成にするとよい。このような構成とすることにより、各発振器の感度不良領域で前記参照信号が不安定となった場合であっても、誤ったロック判定を行うおそれが少なくなる。
【0013】
また、上記構成から成る検査装置は、前記端点周波数の検出を行うに際し、前記発振装置を実使用時と異なる設定にして、発振周波数がロック状態となるまでの時間を短縮する構成にするとよい。このような構成とすることにより、各発振器における発振周波数可変域の両端周波数を短時間で検出することができるようになるため、該検出結果に基づいて行われる発振装置の合否判定も短時間で完了することが可能となる。
【0014】
また、上記構成から成る検査装置は、前記端点周波数の検出を行うに際し、前記発振装置を実使用時と異なる設定にして、各発振器の発振周波数可変域を狭める構成にするとよい。このような構成とすることにより、前記発振装置の合否判定を厳格に行うことが可能となる。従って、合格と判定された発振装置にて、各発振器が感度不良領域で使用されるおそれを低減することができる。
【0015】
なお、上記構成から成る検査装置は、各発振器の発振周波数可変域を狭めて端点周波数を検出した後、発振周波数可変域を元に戻して該端点周波数でのロック判定を行う構成にするとよい。このような構成とすることにより、前記発振装置の実使用時における信頼性をより高めることが可能となる。
【0016】
また、上記構成から成る検査装置は、各発振器の発振周波数を制御するための制御電圧をモニタし、そのモニタ結果を前記検査処理部に送出する制御電圧モニタ部を有する構成にするとよい。このような構成とすることにより、発振周波数可変域を狭めたときの端点周波数における制御電圧値と、そこから発振周波数可変域を通常状態に戻したときの制御電圧値を各々モニタして求めた両者の変化量に基づいて、各発振器が感度不良領域で使用されるおそれがある旨を適切に報知することが可能となる。
【0023】
また、上記目的を達成するために、本発明に係る検査方法は、各々発振周波数可変域の異なる複数の発振器を有する発振装置の合否判定を行う検査方法であって、前記発振装置の出力が所望周波数でロックしているか否かを判定するロック判定のステップと、該ロック判定のステップの判定結果に基づいて各発振器における発振周波数可変域の端点周波数を検出する端点検出のステップと、該端点検出のステップの検出結果に基づいて各発振器の発振周波数可変域が端部で互いに重複していることを検査する検査処理のステップと、を有する構成としている。このような構成とすることにより、従来方式の検査方法に比べて、効率的に検査を行うことが可能となる。
【0024】
【発明の実施の形態】
まず、本発明の第1実施形態について説明する。図1は本発明に係るローカル周波数信号発生装置及び検査装置の第1実施形態を示すブロック図である。本実施形態のローカル周波数信号発生装置Aは、発振回路部A1と、VCOセレクタA2と、位相固定ループ回路部A3(以下、PLL[Phase-Locked-Loop]回路部A3と呼ぶ)と、セレクタ制御部A4と、を有して成る。
【0025】
発振回路部A1は、ローカル周波数信号発生装置Aの発振源であり、各々発振周波数可変域の異なるn個(n≧2)のVCO11〜1nから成る。なお、VCO11〜1n各々の発振周波数は、PLL回路部A3から入力される制御電圧VTによって可変制御される。
【0026】
VCOセレクタA2は、セレクタ制御部A4の指示に応じて、VCO11〜1nで生成された発振信号のいずれか1つを選択し、該発振信号をローカル周波数信号LOとして装置外部に出力する。
【0027】
PLL回路部A3は、ローカル周波数信号LOを所定分周比で分周するプリスケーラ31と、プリスケーラ31の出力信号を制御信号に応じた分周比で分周する第1分周器32と、基準発振信号を生成する基準発振器33と、基準発振器33の出力信号を制御信号に応じた分周比で分周する第2分周器34と、第1、第2分周器32、34から各々出力された分周信号の位相比較を行い、その位相差に応じたパルス信号を出力する位相比較器35と、位相比較器35の出力信号を昇圧するチャージポンプ36と、チャージポンプ36の出力信号を平滑化して、VCO11〜1nの制御電圧VTを生成するループフィルタ37と、を有して成る。上記構成から成るPLL回路部A3では、第1、第2分周器32、34の各分周信号間の位相差がなくなるようにフィードバック制御が行われ、ローカル周波数信号LOが所望の周波数にロックされる。
【0028】
また、PLL回路部A3で生成された制御電圧VTは、VCO11〜1nの発振周波数可変制御に用いられるだけでなく、検査装置Bにおけるローカル周波数信号LOのロック判定にも用いられる。なお、制御電圧VTを検査装置Bに送出するための外部端子としては、実使用時にのみ使用され、検査時には使用されない外部端子を流用する構成とすればよい。このような構成とすることにより、不必要に外部端子数を増加させることがない。
【0029】
セレクタ制御部A4は、ローカル周波数信号発生装置Aの検査時には検査装置Bから指示を受けてVCOセレクタA2の切替制御を行い、実使用時にはセット(送受信装置など)の周波数コントローラ(不図示)から指示を受けてVCOセレクタA2の切替制御を行う。
【0030】
なお、本実施形態のローカル周波数信号発生装置Aは、検査装置Bと第1、第2分周器32、34及びセレクタ制御部A4を接続するための外部端子として、実使用時にセットの周波数コントローラと各部32、34、A4を接続するための外部端子を流用した構成としている。すなわち、ローカル周波数信号発生装置Aの検査時には、本図に示す通り、第1、第2分周器32、34及びセレクタ制御部A4に検査装置Bが接続されるが、実使用時には、各部32、34、A4にセットの周波数コントローラが同端子を介して接続されることになる。このような構成とすることにより、不必要に外部端子数を増加させることがない。
【0031】
一方、本実施形態の検査装置Bは、ロック判定部B1と、端点検出部B2と、周波数コントローラB3と、メモリB4と、検査処理部B5と、結果報知部B6と、を有して成る。
【0032】
ロック判定部B1は、ローカル周波数信号発生装置Aから入力された制御電圧VTに基づいて、ローカル周波数信号LOが所望周波数でロックされているか否かを判定し、その判定結果を端点検出部B2に送出する。なお、制御電圧VTに基づくロック判定を行うために、ロック判定部B1は、各種演算処理回路や判定処理回路(例えば、制御電圧VTの変化率を算出する演算処理回路や、該変化率と経験則データを照合してロック判定を行う判定処理回路)を含んでいる。
【0033】
端点検出部B2は、ロック判定部B1の出力信号に基づいて、周波数コントローラB3を制御し、後ほど詳述する手順に従って各VCO11〜1nにおける発振周波数可変域の両端周波数を検出する。また、端点検出部B2は、各VCO11〜1nの両端周波数を検出する度にそのデータをメモリB4に格納していき、全てのVCOについて両端周波数の検出が完了した時点で、検査処理部B5に対し、メモリB4の格納データに基づいてローカル周波数信号発生装置Aの合否検査を開始するように指示を送る。
【0034】
周波数コントローラB3は、端点検出部B2の指示に応じて、セレクタ制御部A4経由でVCOセレクタA2を制御し、VCO11〜1nのいずれか1つを検査対象として指定する。また、周波数コントローラB3は、端点検出部B2の指示に応じて、第1、第2分周器32、34の分周比等を設定し、後ほど詳述する手順に従って、検査対象として指定されたVCOの発振周波数を遷移させる。
【0035】
メモリB4は、端点検出部B2から渡されるデータ(VCO11〜1nの両端周波数に関する検出データ)を格納するとともに、検査処理部B5からの要求に応じたデータを送出する記憶部である。なお、メモリB4としては、小容量のRAM[Random Access Memory]を設ければ足りるため、不必要に装置規模を増大することはない。また、さらなる装置規模縮小を図るのであれば、装置のロジック動作全般に必要なワークRAM(不図示)を一部流用する構成としてもよい。
【0036】
検査処理部B5は、端点検出部B2の指示に応じて、メモリB4の格納データを読み出し、該格納データに基づいて各発振器VCO11〜1nの発振周波数可変域が端部で互いに重複していることを検査する。そして、該検査結果に基づいて、ローカル周波数信号発生装置Aの合否判定を行う。該合否判定手順について具体的に述べると、検査処理部B5は、隣接するVCO毎に低域側VCOの上端周波数と高域側VCOの下端周波数を比較し、全ての組合わせで低域側VCOの上端周波数が高域側VCOの下端周波数よりも高ければ、各VCOの発振周波数可変域は互いに重複しながら連続しているとみなして合格判定を行う。一方、低域側VCOの上端周波数が高域側VCOの下端周波数よりも低い組合わせが1つでもあれば、各VCOの発振周波数可変域はどこかで断絶しているとみなして不合格判定を行う。なお、検査処理部B5で得られた合否判定結果は、結果報知部B6に送出される。
【0037】
結果報知部B6は、検査処理部B5で得られた合否判定結果を検査者に報知する手段である。結果報知部B6の具体的構成としては、液晶ディスプレイやモニタ、発光ダイオードなどの視覚的報知手段であってもよいし、ブザーやスピーカなどの聴覚的報知手段であってもよい。なお、結果報知部B6に代えて、前記合否判定結果を外部に伝送するためのインターフェイス部を設ければ、該合否判定結果を装置外部のコンピュータで管理することができるので、製品の出荷可否を判断して自動分別を行う出荷検査システムを構築することが可能となる。
【0038】
上記したように、本実施形態の検査装置Bは、従来方式の検査装置(隣接するVCO毎に検査周波数を設定し、該検査周波数で両VCOが正常動作するか否かを確認する方式の検査装置)とは異なり、VCO11〜1n各々の発振周波数可変域についてその両端周波数を検出し、該検出結果を総合してローカル周波数信号発生装置Aの合否を判定する構成である。このような構成とすることにより、従来方式の検査装置に比べて、効率的に検査を行うことが可能となる。
【0039】
なお、上記ではVCO11〜1n全ての両端周波数を検出し、該検出結果に基づいてローカル周波数信号発生装置Aの合否判定を行う構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、各VCO11〜1nの端点検出を1つおきに行い、端点検出を行わなかったVCOについては、前後のVCOで検出された上端周波数・下端周波数における動作確認のみを行う構成としてもよい。このような構成とすることにより、検査のさらなる迅速化を図ることが可能となる。
【0040】
また、検査装置Bを構成するロック判定部B1、端点検出部B2、及び検査処理部B5については、各々をハードウェアで構成してもよいし、各部の動作をソフトウェアによって実現する構成としてもよい。
【0041】
続いて、端点検出部B2における各VCO11〜1nの端点検出方法について詳細な説明を行う。
【0042】
まず、第1の端点検出方法について、図2及び図3を参照しながら詳細に説明する。図2は第1の端点検出方法の手順を示すフローチャートであり、図3は第1の端点検出方法におけるVCO発振周波数の設定例を模式的に示す図である。なお、本方法は、各発振器VCO11〜1nにおける発振周波数可変域の端点周波数を挟むようにその発振周波数を収束変化させながら逐次ロック判定を行い、該判定結果に基づいて各VCO11〜1nの端点を検出する構成である。
【0043】
本方法を採用した検査装置Bでは、まずステップS105にて、周波数コントローラB3による検査対象VCOの発振周波数設定が行われる。ここでは、検査対象VCOの発振周波数が可変域外(低域側周波数fo)に設定される。そして続くステップS110にて、所定時間(PLL回路部A3によって検査対象VCOの発振周波数がロックするのに十分な時間)の経過が待たれた後、ステップS115にて、ロック判定部B1による検査対象VCOのロック判定が行われる。
【0044】
ステップS115にて、検査対象VCOの発振周波数がロック状態でないと判定された場合、フローはステップS120に進められる。ステップS120では端点検出部B2から周波数コントローラB3に対して発振周波数のステップアップが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状よりシフト量Saだけ高められる。その後、フローはステップS110に戻され、該発振周波数における検査対象VCOのロック判定が繰り返される。つまり、本ループ動作では、ロック判定部B1にてロック状態が検出されるまで、検査対象VCOの発振周波数がシフト量Saずつステップアップされる。
【0045】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域内(下端周波数以上)に至ると、検査対象VCOは該発振周波数でロック状態となるため、ステップS115ではYES判定が為され、フローはステップS125に進められる。ステップS125では、端点検出部B2から周波数コントローラB3に対して発振周波数のステップダウンが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状よりシフト量Sb(Sb<Sa、例えばSb=Sa/2)だけ低下される。その後、続くステップS130で所定時間の経過が待たれた後、ステップS135でロック判定部B1による検査対象VCOのロック判定が行われる。
【0046】
ステップS135にて、検査対象VCOの発振周波数がアンロック状態でないと判定された場合、フローはステップS125に戻され、発振周波数のステップダウンとロック判定が繰り返される。つまり、本ループ動作では、ロック判定部B1にてアンロック状態が検出されるまで、検査対象VCOの発振周波数がシフト量Sbずつステップダウンされる。
【0047】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域外(下端周波数以下)に至ると、検査対象VCOは該発振周波数でアンロック状態となるため、ステップS135ではYES判定が為され、フローはステップS140に進められる。ステップS140では、アンロック直前に設定されていた発振周波数が検査対象VCOの下端周波数faとして採用され、該データがメモリB4に格納される。
【0048】
上記ステップS105〜S140における下端周波数faの検出後、続くステップS145では、端点検出部B2から周波数コントローラB3に対して、再び発振周波数のステップアップが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状よりシフト量Saだけ高められる。そして、続くステップS150で所定時間の経過が待たれた後、ステップS155でロック判定部B1による検査対象VCOのロック判定が行われる。
【0049】
ステップS155にて、検査対象VCOの発振周波数がアンロック状態でないと判定された場合、フローはステップS145に戻され、発振周波数のステップアップとロック判定が繰り返される。つまり、本ループ動作では、ロック判定部B1にてアンロック状態が検出されるまで、検査対象VCOの発振周波数がシフト量Saずつステップアップされる。
【0050】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域外(上端周波数以上)に至ると、検査対象VCOは該発振周波数でアンロック状態となるため、ステップS155ではYES判定が為され、フローはステップS160に進められる。ステップS160では、端点検出部B2から周波数コントローラB3に対して発振周波数のステップダウンが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状よりシフト量Sbだけ低下される。そして、続くステップS165で所定時間の経過が待たれた後、ステップS170にてロック判定部B1による検査対象VCOのロック判定が行われる。
【0051】
ステップS170にて、検査対象VCOの発振周波数がロック状態でないと判定された場合、フローはステップS160に戻され、発振周波数のステップダウンとロック判定が繰り返される。つまり、本ループ動作では、ロック判定部B1にてロック状態が検出されるまで、検査対象VCOの発振周波数がシフト量Sbずつステップダウンされる。
【0052】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域内(上端周波数以下)に至ると、検査対象VCOは該発振周波数でロック状態となるため、ステップS170ではYES判定が為され、フローはステップS175に進められる。ステップS175では、ロックに至った現発振周波数が検査対象VCOの上端周波数fbとして採用され、該データがメモリB4に格納される。
【0053】
なお、上記ステップS145〜S175における上端周波数fbの検出後は、端点検出部B2から周波数コントローラB3に対し、別のVCOを検査対象として同様の両端周波数検出を継続するように指示が送られる。
【0054】
このように、各発振器VCO11〜1nにおける発振周波数可変域の端点周波数を挟むようにその発振周波数を収束変化させながら逐次ロック判定を行い、該判定結果に基づいて各VCO11〜1nの端点を検出する方法であれば、各VCO11〜1nにおける発振周波数可変域の両端周波数を短時間で検出することができるため、該検出結果に基づいて行われるローカル周波数信号発生装置Aの合否判定も短時間で完了することが可能となる。
【0055】
なお、上記実施形態では、一端点検出に際して発振周波数のステップアップ・ステップダウンを各々1回ずつ行う構成を例に挙げて説明を行ったが、端点検出精度をより高めたい場合には、上記と同様のステップアップ・ステップダウンを複数回繰り返す構成とすればよい。このような構成とすることにより、検出される端点周波数は真値に収束するため、その検出精度を高めることが可能となる。
【0056】
次に、第2の端点検出方法について、図4及び図5を参照しながら詳細に説明する。図4は第2の端点検出方法の手順を示すフローチャートであり、図5はVCO発振周波数とロック時間(発振周波数の設定後、ロック状態であると判定されるまでに要する時間)との相関関係を示す図である。なお、本方法は、VCO発振周波数の両端付近(感度不良領域;図15参照)ほどロック時間が長いことに鑑み、各発振器VCO11〜1nの発振周波数を変化させながら逐次ロック時間を計測し、該ロック時間と所定時間との比較結果に基づいて各VCO11〜1nの端点を検出する構成である。
【0057】
本方法を採用した検査装置Bでは、まずステップS205にて、周波数コントローラB3による検査対象VCOの発振周波数設定が行われる。なお、本実施形態では、検査対象VCOの発振周波数が可変域内(周波数fo)に設定される。
【0058】
続くステップS210では、ロック判定部B1による検査対象VCOのロック判定に基づいて、端点検出部B2によるロック時間tの計測が行われる。なお、本実施形態のロック判定部B1では、周波数設定から所定時間経過後の一瞬間にロック判定が行われるのではなく、周波数設定時から検査対象VCOの発振周波数がロック状態となるまでの間、継続的にロック判定が行われる。
【0059】
ステップS210にてロック時間tが計測されると、続くステップS215では、端点検出部B2によってロック時間tと所定の参照時間tc(検査対象VCOの感度不良領域にて発振周波数がロックするまでに要すると想定される時間)との比較が行われる。ここで、ロック時間tが参照時間tcよりも短いと判定された場合、フローはステップS220に進められる。
【0060】
ステップS220では、端点検出部B2から周波数コントローラB3に対して発振周波数のステップダウンが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状より所定シフト量だけ低下される。その後、フローはステップS210に戻され、該発振周波数におけるロック判定が繰り返される。つまり、本ループ動作では、ロック時間tが参照時間tcを上回るまで、検査対象VCOの発振周波数が所定シフト量ずつステップダウンされる。
【0061】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域外(下端周波数以下)に至ると、ロック時間tが参照時間tcを上回るため、ステップS215でYES判定が為され、フローはステップS225に進められる。ステップS225では、直前に設定されていた発振周波数が検査対象VCOの下端周波数faとして採用され、該データがメモリB4に格納される。
【0062】
上記ステップS205〜S225における下端周波数faの検出後、続くステップS230では、周波数コントローラB3によって検査対象VCOの発振周波数設定が再び可変域内(周波数fo)に設定される。そして、続くステップS235では、ロック判定部B1による検査対象VCOのロック判定に基づいて、端点検出部B2によるロック時間tの計測が行われる。
【0063】
ステップS235にてロック時間tが計測されると、続くステップS240では、端点検出部B2によってロック時間tと所定の参照時間tcとの比較が行われる。ここで、ロック時間tが参照時間tcよりも短いと判定された場合、フローはステップS245に進められる。
【0064】
ステップS245では、端点検出部B2から周波数コントローラB3に対して発振周波数のステップアップが指示される。そして、該指示を受けた周波数コントローラB3によって、第1、第2分周器32、34の分周比等が制御され、検査対象VCOの発振周波数が現状より所定シフト量だけ高められる。その後、フローはステップS235に戻され、該発振周波数におけるロック判定が繰り返される。つまり、本ループ動作では、ロック時間tが参照時間tcを上回るまで、検査対象VCOの発振周波数が所定シフト量ずつステップアップされる。
【0065】
一方、上記ループ動作によって、検査対象VCOの発振周波数がその可変域外(上端周波数以上)に至ると、ロック時間tが参照時間tcを上回るため、ステップS240でYES判定が為され、フローはステップS250に進められる。ステップS250では、直前に設定されていた発振周波数が検査対象VCOの上端周波数fbとして採用され、該データがメモリB4に格納される。
【0066】
なお、上記ステップS230〜S250における上端周波数fbの検出後は、端点検出部B2から周波数コントローラB3に対し、別のVCOを検査対象として同様の両端周波数検出を継続するように指示が送られる。
【0067】
このように、各発振器VCO11〜1nの発振周波数を変化させながら逐次ロック時間を計測し、該ロック時間と所定時間との比較結果に基づいて各VCO11〜1nの端点を検出する方法であれば、各VCO11〜1nにおける発振周波数可変域の両端周波数を短時間で検出することができるため、該検出結果に基づいて行われるローカル周波数信号発生装置Aの合否判定も短時間で完了することが可能となる。
【0068】
なお、上記実施形態では、検査対象VCOの発振周波数可変域内から両端検出を始める構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、発振周波数可変域外から両端検出を始める構成としても構わない。ただし、発振周波数可変域外では検査対象VCOの発振周波数がロックせず、ロック時間検出に長時間を要するため、より迅速な両端検出を図るのであれば本構成を採用することが望ましいと言える。
【0069】
次に、本発明の第2実施形態について説明する。図6は本発明に係るローカル周波数信号発生装置及び検査装置の第2実施形態を示すブロック図である。本実施形態は前出の第1実施形態に改良を加えた構成であり、その構成及び動作は第1実施形態とほぼ同様である。そこで、第1実施形態と同様の部分については、図1と同一符号を付すことで説明を省略し、以下では本実施形態の特徴部分(ローカル周波数信号発生装置Aにロック検出信号生成部A5を設けた点)について重点を置いた説明を行うことにする。
【0070】
ロック検出信号生成部A5は、第1、第2分周器32、34の各出力信号が所定条件を満たしているか否か(例えば両位相差が連続して所定範囲内に収まっているか否か)を監視し、その監視結果に基づいて、ローカル周波数信号LOが所望周波数でロックされているか否かを示すロック検出信号LD(ハイレベル・ローレベルの2値信号)を生成する。
【0071】
生成されたロック検出信号LDは検査装置Bのロック判定部B1に送出され、検査対象VCOのロック判定に用いられる。従って、ロック検出信号LDを受けたロック判定部B1は、制御電圧VTに基づいてロック判定を行う第1実施形態とは異なり、ロック検出信号LDの出力レベルを確認するだけで、ローカル周波数信号LOが所望周波数でロックされているか否かを判定することができる。
【0072】
このような構成とすることにより、制御電圧VTに基づいてロック判定を行う第1実施形態に比べて、ロック判定部B1を簡略化することができるので、検査装置Bの規模縮小を実現することが可能となる。なお、ロック検出信号生成部A5は、前述したように、第1、第2分周器32、34の各出力信号の位相差が連続して所定範囲内に収まっているか否かを監視するだけの簡易な構成で実現できるため、該ロック検出信号生成部A5の追加によってローカル周波数信号発生装置Aの規模増大が招かれることはない。
【0073】
また、本実施形態のロック判定部B1は、ロック検出信号LDの出力レベルが所定期間継続して同一状態を維持したときに、ローカル周波数信号LOがロック状態(或いはアンロック状態)であると判定する構成としている。このような構成とすることにより、検査対象VCOの感度不良領域(図15参照)でロック検出信号LDの出力レベルが不安定となった場合であっても、ロック状態を誤判定してしまうおそれが少なくなる。
【0074】
なお、ロック検出信号LDを検査装置Bに送出するための外部端子としては、実使用時にのみ使用され、検査時には使用されない外部端子を流用する構成とすればよい。このような構成とすることにより、不必要に外部端子数を増加させることがない。
【0075】
また、本実施形態のローカル周波数信号発生装置Aは、ロック検出信号生成部A5で生成されたロック検出信号LDをセレクタ制御部A4にも送出する構成としている。このような構成とすることにより、ローカル周波数信号発生装置Aは必要に応じてVCOを自律選択することが可能となる。
【0076】
なお、上記実施形態では、ロック検出信号生成部A5をローカル周波数信号発生装置Aに設けた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、同様のロック検出信号生成部を検査装置Bに設けた構成としても構わない。
【0077】
次に、本発明の第3実施形態について説明する。図7は本発明に係るローカル周波数信号発生装置及び検査装置の第3実施形態を示すブロック図である。本実施形態は前出の第2実施形態に改良を加えた構成であり、その構成及び動作は第2実施形態とほぼ同様である。そこで、第2実施形態と同様の部分については、図6と同一符号を付すことで説明を省略し、以下では本実施形態の特徴部分(チャージポンプ36の駆動電流やループフィルタ37の回路定数を制御可能とした点)について重点を置いた説明を行うことにする。
【0078】
上記したように、本実施形態のローカル周波数信号発生装置Aは、検査装置Bの指示に応じて、PLL回路部A3を構成するチャージポンプ36の駆動電流やループフィルタ37の回路定数を制御可能とした構成である。このような構成とすることにより、ローカル周波数信号発生装置Aの検査時には、チャージポンプ36の駆動電流やループフィルタ37の回路定数(すなわち位相比較器35のパルス出力周期やループフィルタ37のカットオフ周波数)を実使用時と異なる設定にして、ロック時間を短縮することができる。従って、各VCO11〜1nにおける発振周波数可変域の両端周波数を短時間で検出することができるようになるため、該検出結果に基づいて行われるローカル周波数信号発生装置Aの合否判定も短時間で完了することが可能となる。
【0079】
次に、本発明の第4実施形態について説明する。図8は本発明に係るローカル周波数信号発生装置及び検査装置の第4実施形態を示すブロック図である。本実施形態は前出の第3実施形態に改良を加えた構成であり、その構成及び動作は第3実施形態とほぼ同様である。そこで、第3実施形態と同様の部分については、図7と同一符号を付すことで説明を省略し、以下では本実施形態の特徴部分(VCO11〜1nの発振周波数可変域を制御可能とした点)について重点を置いた説明を行うことにする。
【0080】
上記したように、本実施形態のローカル周波数信号発生装置Aは、検査装置Bの指示に応じて、発振回路部A1を構成するVCO11〜1nの発振周波数可変域を制御可能とした構成である。このような構成とすることにより、各VCO11〜1nの発振周波数可変域を一時的に狭めた状態(図9参照)で該発振周波数可変域の両端検出を行うことができるようになるので、ローカル周波数信号発生装置Aの合否判定を厳格に行うことが可能となる。従って、合格と判定されたローカル周波数信号発生装置Aにて、各VCO11〜1nが感度不良領域(図15参照)で使用されるおそれを低減することができる。
【0081】
なお、各VCO11〜1nの発振周波数可変域を狭めて端点周波数を検出した後、発振周波数可変域を元に戻して該端点周波数でのロック判定を行う構成とすれば、ローカル周波数信号発生装置Aの実使用時における信頼性をより高めることが可能となる。さらに、発振周波数可変域を狭めて端点周波数を検出した後、発振周波数可変域を元に戻して再び端点周波数を検出する構成とすれば、各VCOにおける発振周波数可変域の一部区間を参照するだけで、本実施形態における周波数可変域制御機能が正常に動作しているか否かを確認することができる。
【0082】
続いて、発振周波数可変域を制御可能なVCO11〜1nの具体的構成について説明する。図10は第4実施形態におけるVCO11〜1nの一構成例を示す回路図である。なお、本図(a)は発振周波数可変域が固定された一般的なVCOを示しており、(b)は発振周波数可変域が制御可能なVCOを示している。
【0083】
本図(a)に示すように、発振周波数可変域が固定された一般的なVCOは、インダクタLa、Lbと可変容量素子VCa、VCbから成る共振回路と、npn型トランジスタQa、Qbから成る能動回路(負性抵抗回路)と、定電流源Iと、を有して成る。なお、可変容量素子VCa、VCbとしては、可変容量ダイオードやMOS電界効果トランジスタのゲート容量などが一般的に用いられる。
【0084】
インダクタLa、Lbの各一端は電源電圧ラインに接続されており、各他端はトランジスタQa、Qbの各コレクタに接続されている。トランジスタQa、Qbの各エミッタは互いに接続されており、その接続ノードは定電流源を介して接地されている。トランジスタQa、Qbの各ベースは、互いのコレクタにたすき接続されている。トランジスタQa、Qbのコレクタ間には、可変容量素子VCa、VCbが直列接続されており、両可変容量素子VCa、VCbの接続ノードには、制御電圧VTが印加されている。
【0085】
上記構成から成るVCOにおいて、可変容量素子VCa、VCbの接続ノードに印加される制御電圧VTを変化させると、各可変容量素子VCa、VCbに加わる電圧が変化して各可変容量素子VCa、VCbの容量が変化する。従って、制御電圧VTを変化させることで、各種の寄生素子を含む共振回路の共振周波数(すなわちVCOの発振周波数)を変化させることができる。ただし、本構成では、可変容量素子VCa、VCbの容量可変幅が固定であるため、VCO発振周波数可変域も固定となる。
【0086】
これに対して、本図(b)に示すように、発振周波数可変域が制御可能な本実施形態のVCOは、上記構成の可変容量素子VCa、VCbに代えて、6つの可変容量素子VCa1〜VCa3、VCb1〜VCb3と、2つのスイッチ回路SW1、SW2と、を有して成る。これらの可変容量素子は、図示のように3組に分けられ、各々トランジスタQa、Qbのコレクタ間に並列接続されている。なお、可変容量素子VCa1〜VCa3、VCb1〜VCb3の合計容量は、それぞれ可変容量素子VCa、VCbの容量と等しくなるように調整されている。
【0087】
可変容量素子VCa1、VCb1の接続ノードには、制御電圧VTが直接印加される。可変容量素子VCa2、VCb2の接続ノードには、制御電圧VTと電源電圧のいずれか一方がスイッチ回路SW1によって選択印加される。可変容量素子VCa3、VCb3の接続ノードには、制御電圧VTとグランド電圧のいずれか一方がスイッチ回路SW2によって選択印加される。なお、スイッチ回路SW1、SW2は、電界効果トランジスタ等によって構成されており、そのスイッチング動作は検査装置Bによって制御される。
【0088】
上記構成から成るVCOにおいて、可変容量素子VCa2、VCb2と可変容量素子VCa3、VCb3の両接続ノードに対してともに制御電圧VTを印加すれば、本構成は本図(a)と等価になるため、VCOの発振周波数可変域は通常状態となる。一方、可変容量素子VCa2、VCb2の接続ノードに電源電圧を印加すれば、該可変容量素子VCa2、VCb2が制御電圧VTによる制御を受けなくなるため、VCOの発振周波数可変域(低域側)が制限される。同様に、可変容量素子VCa3、VCb3の接続ノードを接地すれば、該可変容量素子VCa3、VCb3が制御電圧VTによる制御を受けなくなるため、VCOの発振周波数可変域(高域側)が制限される。なお、可変容量素子VCa2、VCb2の接続ノードに印加する電圧は、周波数上限に相当する電圧であればよいため、必ずしも電源電圧とする必要はない。
【0089】
次に、本発明の第5実施形態について説明する。図11は本発明に係るローカル周波数信号発生装置及び検査装置の第5実施形態を示すブロック図である。本実施形態は前出の第4実施形態に改良を加えた構成であり、その構成及び動作は第4実施形態とほぼ同様である。そこで、第4実施形態と同様の部分については図8と同一符号を付すことで説明を省略し、以下では本実施形態の特徴部分(検査装置Bで制御電圧VTをモニタするようにした点)について重点を置いた説明を行うことにする。
【0090】
上記したように、本実施形態の検査装置Bは、VCO11〜1nの発振周波数を制御するための制御電圧VTをモニタし、そのモニタ結果を検査処理部B5に送出する制御電圧モニタ部B7を有して成る。なお、ローカル周波数信号発生装置Aは、制御電圧VTを検査装置Bに送出する外部端子として、実使用時にのみ使用され、検査時には使用されない外部端子を流用する構成とすればよい。このような構成とすることにより、不必要に外部端子数を増加させることがない。
【0091】
制御電圧モニタ部B7の動作について、図12を参照して詳細な説明を行う。図12は制御電圧VTとVCO発振周波数との相関関係を示す図である。なお、本図中の実線はVCOの発振周波数可変域が通常状態である場合を示しており、破線はVCOの発振周波数可変域の下端が狭められている場合を示している。
【0092】
制御電圧モニタ部B7は、VCOの発振周波数可変域を狭めて検出した端点周波数(ここでは下端周波数fa)での制御電圧値Vaと、そこからVCOの発振周波数可変域を通常状態に戻したときの制御電圧値Vbをモニタして、制御電圧VTの変化量ΔVT(=|Va−Vb|)を求め、そのモニタ結果を検査処理部B5に送出する。検査処理部B5は、変化量ΔVTがVCOの感度不良領域に近いほど大きくなることに鑑み、該変化量ΔVTに基づいて結果報知部B6に対する結果報知指示を行う。
【0093】
このような構成とすることにより、例えば、変化量ΔVTが所定値を上回っている場合には、合格と判定されたローカル周波数信号発生装置Aであっても、各VCO11〜1nが感度不良領域(図15参照)で使用されるおそれがある旨を適切に報知することが可能となる。従って、該報知を受けたローカル周波数信号発生装置Aの検査者は、迅速に適切な措置(周波数可変域の制限強化や合格判定の取消しなど)をとることができるようになる。
【0094】
なお、上記実施形態では、制御電圧モニタ部B7を検査装置Bに設けた場合を例に挙げて詳細な説明を行ったが、該制御電圧モニタ部B7は、ローカル周波数信号発生装置Aに内蔵しても構わない。その場合、制御電圧モニタ部は、制御電圧VTの変化量ΔVTと所定閾値との大小関係に応じた比較信号(ハイレベル・ローレベルの2値信号)を生成するコンパレータを有する構成にするとよい。このような構成とすることにより、他の検査でも一般的に用いられるロジックテスタを流用して、各VCO11〜1nが感度不良領域(図15参照)で使用されるおそれがあるか否かを検査することができるので、不必要に検査設備費用を増大することがない。
【0095】
次に、本発明の第6実施形態について説明する。図13は本発明に係るローカル周波数信号発生装置及び検査装置の第6実施形態を示すブロック図である。本実施形態は前出の第5実施形態に改良を加えた構成であり、その構成及び動作は第5実施形態とほぼ同様である。そこで、第4実施形態と同様の部分については図11と同一の符号を付すことで説明を省略し、以下では本実施形態の特徴部分(ローカル周波数信号発生装置Aにシリアルバスインターフェイスを設けた点)について重点を置いた説明を行うことにする。
【0096】
上記したように、本実施形態のローカル周波数信号発生装置Aは、シリアルバスインターフェイスとして機能するレジスタA6を有する。レジスタA6は、入力されたシリアル制御信号を一旦格納してからパラレル制御信号に変換し、該パラレル制御信号をVCO11〜1n、第1、第2分周器32、34、チャージポンプ36、ループフィルタ37、及びセレクタ制御部A4に各々送出する。
【0097】
このような構成とすることにより、ローカル周波数信号発生装置Aと検査装置Bをシリアルバスで接続することができるようになるので、外部端子数を大幅に削減することが可能となる。なお、両装置A、Bを接続するシリアルバスとしては、外部端子数がデータラインとクロックラインの2系統で済むI2Cバスを用いるとよい。特に、衛星放送受信装置等にはI2Cバスが標準採用されているため、このような機器に搭載するローカル周波数信号発生装置Aについては、そのI2Cバスを流用する構成とすればよい。
【0098】
【発明の効果】
上記で説明したように、本発明によれば、発振装置の合否判定を効率的かつ確実に行うことが可能な検査装置・検査方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明に係るローカル周波数信号発生装置及び検査装置の第1実施形態を示すブロック図である。
【図2】 第1の端点検出方法の手順を示すフローチャートである。
【図3】 第1の端点検出方法におけるVCO発振周波数の設定例を模式的に示す図である。
【図4】 第2の端点検出方法の手順を示すフローチャートである。
【図5】 VCO発振周波数とロック時間との相関関係を示す図である。
【図6】 本発明に係るローカル周波数信号発生装置及び検査装置の第2実施形態を示すブロック図である。
【図7】 本発明に係るローカル周波数信号発生装置及び検査装置の第3実施形態を示すブロック図である。
【図8】 本発明に係るローカル周波数信号発生装置及び検査装置の第4実施形態を示すブロック図である。
【図9】 VCOの発振周波数可変域を一時的に狭めた状態(下側のみ)を示す図である。
【図10】 第4実施形態におけるVCO11〜1nの一構成例を示す回路図である。
【図11】 本発明に係るローカル周波数信号発生装置及び検査装置の第5実施形態を示すブロック図である。
【図12】 制御電圧VTとVCO発振周波数との相関関係を示す図である。
【図13】 本発明に係るローカル周波数信号発生装置及び検査装置の第6実施形態を示すブロック図である。
【図14】 VCO発振周波数可変域の一例を示す図である。
【図15】 制御電圧とVCO発振周波数との相関関係を示す図である。
【符号の説明】
A ローカル周波数信号発生装置
A1 発振回路部
11〜1n 電圧制御発振器(VCO)
A2 VCOセレクタ
A3 位相固定ループ回路部(PLL回路部)
31 プリスケーラ
32 第1分周器
33 基準発振器
34 第2分周器
35 位相比較器
36 チャージポンプ
37 ループフィルタ
A4 セレクタ制御部
A5 ロック検出信号生成部(LD生成部)
A6 レジスタ
B 検査装置
B1 ロック判定部
B2 端点検出部
B3 周波数コントローラ
B4 メモリ
B5 検査処理部
B6 結果報知部
B7 制御電圧モニタ部(VTモニタ部)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an oscillation device having a plurality of oscillators each having a different oscillation frequency variable range. Set The present invention relates to an inspection apparatus and an inspection method for performing pass / fail determination.
[0002]
[Prior art]
A local frequency signal generator mounted in a transmission / reception device or the like has a plurality of voltage controlled oscillators (hereinafter referred to as VCO [Voltage Controlled Oscilator]) having different oscillation frequency variable ranges as their oscillation sources, Some can change the local frequency signal widely by switching each VCO as appropriate.
[0003]
The local frequency signal generator configured as described above cannot operate normally if the oscillation frequency variable regions of the VCOs are disconnected from each other. Therefore, at the time of product shipment or the like, it is necessary to inspect that the oscillation frequency variable regions of adjacent VCOs overlap each other at the end.
[0004]
Here, when the number of VCOs constituting the oscillation source is small (2, 3), the control voltage variable range of each VCO can be set sufficiently wide. In addition, since only a small number of external tank circuits determine the oscillation frequency of each VCO, adjustment of external constants (sizes of inductors and variable capacitance elements that constitute the tank circuit) does not significantly increase the circuit scale. It is also possible to give a margin to the overlapping range of the oscillation frequency variable range between the VCOs (see FIG. 14A).
[0005]
Therefore, in the inspection apparatus for inspecting the local frequency signal generator, the frequency variable range of each VCO is treated as fixed without depending on variations in circuit element constants and temperature / voltage fluctuations, and a common inspection frequency ft for each adjacent VCO. Can be set in advance, so that the pass / fail judgment can be easily and quickly performed. Further, as described above, since the overlapping range of the oscillation frequency variable region between adjacent VCOs has been given a margin, each VCO in the local frequency signal generator determined to pass has a poor sensitivity region (FIG. 15). It was rarely used in the reference).
[0006]
[Problems to be solved by the invention]
On the other hand, in recent years, a configuration in which each control voltage variable range is narrowed by increasing the VCO has been proposed in order to reduce the voltage of the local frequency signal generator. As described above, when there are a large number of VCOs constituting the oscillation source, a large number of external tank circuits are required for each VCO. Therefore, depending on the adjustment of the external constant, the circuit scale may be significantly increased. It is difficult to provide a sufficient margin for the overlapping range of the oscillation frequency variable region between adjacent VCOs. Further, as circuit integration progresses, variations in IC manufacturing processes increase, so the frequency variable range of each VCO is expected to vary greatly (see FIG. 14B).
[0007]
Therefore, since the inspection apparatus for inspecting the local frequency signal generator cannot handle the variable frequency range of each VCO as fixed, the conventional inspection method (inspection frequency is set for each adjacent VCO and the inspection frequency is set). If it is going to adopt the method of confirming whether or not both VCOs operate normally in this way, it is necessary to first find an appropriate inspection frequency for each adjacent VCO, set the inspection frequency one by one and start the inspection. First, there was a problem that it took a lot of time before the original inspection was performed. Further, as described above, since there is no allowance for the overlapping range of the oscillation frequency variable range between adjacent VCOs, depending on the setting of the inspection frequency, even if the local frequency signal generator determined to pass, each VCO However, there is a risk of being used in the sensitivity-insensitive region (see FIG. 15).
[0008]
It is possible to consider an inspection apparatus that prioritizes shortening of the inspection time and checks only whether the local frequency signal generator to be inspected normally operates at the minimum necessary arbitrary frequency. If the variation in each frequency variable region increases with the increase in the number, the pass / fail judgment may cause a problem.
[0009]
In view of the above-described problems, the present invention provides an inspection apparatus / inspection method capable of efficiently and reliably performing pass / fail determination of an oscillation device. The law The purpose is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, an inspection apparatus according to the present invention is an inspection apparatus for performing pass / fail determination of an oscillation apparatus having a plurality of oscillators each having a different oscillation frequency variable range, wherein the output of the oscillation apparatus is at a desired frequency. A lock determination unit that determines whether or not a lock is detected, an end point detection unit that detects an end point frequency of an oscillation frequency variable region in each oscillator based on a determination result of the lock determination unit, and a detection result of the end point detection unit On the basis of this, the configuration includes an inspection processing unit that inspects that the oscillation frequency variable regions of the respective oscillators overlap each other at the end. By adopting such a configuration, it is possible to perform inspection more efficiently than conventional inspection apparatuses.
[0011]
In the inspection apparatus having the above-described configuration, the end point detection unit sequentially performs lock determination while changing the oscillation frequency so as to sandwich the end point frequency of the oscillation frequency variable region in each oscillator, and based on the determination result. The end point frequency may be detected. Alternatively, it may be configured to measure the time until the lock state is sequentially established while changing the oscillation frequency of each oscillator, and detect the end point frequency based on a comparison result between the measurement time and a predetermined time. By adopting such a configuration, it is possible to detect both end frequencies of the oscillation frequency variable range in each oscillator in a short time, so that the pass / fail judgment of the oscillation device performed based on the detection result is completed in a short time. Is possible.
[0012]
In the inspection apparatus having the above-described configuration, the lock determination unit may be configured such that the output of the oscillation device is in a locked state or an unlocked state when a reference signal from the oscillation device is maintained in the same state for a predetermined period. It may be configured to determine that there is. By adopting such a configuration, even when the reference signal becomes unstable in a sensitivity insensitive region of each oscillator, the possibility of making an erroneous lock determination is reduced.
[0013]
The inspection apparatus having the above-described configuration may be configured to shorten the time until the oscillation frequency is locked by setting the oscillation apparatus to be different from the actual use when detecting the end point frequency. By adopting such a configuration, it becomes possible to detect both end frequencies of the oscillation frequency variable range in each oscillator in a short time. Therefore, the pass / fail judgment of the oscillation device performed based on the detection result can also be performed in a short time. It can be completed.
[0014]
The inspection apparatus having the above-described configuration may be configured such that when the end point frequency is detected, the oscillation device is set differently from the actual use and the oscillation frequency variable range of each oscillator is narrowed. By adopting such a configuration, it is possible to strictly perform pass / fail determination of the oscillation device. Therefore, it is possible to reduce the possibility that each oscillator is used in a poor sensitivity region in the oscillation device determined to be acceptable.
[0015]
The inspection apparatus having the above-described configuration may be configured to detect the end point frequency by narrowing the oscillation frequency variable region of each oscillator, and then return to the original oscillation frequency variable region to perform lock determination at the end point frequency. By adopting such a configuration, it is possible to further improve the reliability of the oscillation device during actual use.
[0016]
The inspection apparatus having the above-described configuration may include a control voltage monitoring unit that monitors a control voltage for controlling the oscillation frequency of each oscillator and sends the monitoring result to the inspection processing unit. By adopting such a configuration, the control voltage value at the end point frequency when the oscillation frequency variable region is narrowed and the control voltage value when the oscillation frequency variable region is returned to the normal state therefrom are obtained by monitoring. Based on the amount of change between the two, it is possible to appropriately notify that there is a possibility that each oscillator may be used in a poor sensitivity region.
[0023]
In order to achieve the above object, an inspection method according to the present invention is an inspection method for performing pass / fail judgment of an oscillation device having a plurality of oscillators each having a different oscillation frequency variable range, wherein the output of the oscillation device is desired. Determine if locked by frequency Lock judgment Steps and the Lock judgment steps Detect the end point frequency of the oscillation frequency variable range in each oscillator based on the judgment result End point detection Steps and the Endpoint detection step Based on the detection result, check that the oscillation frequency variable range of each oscillator overlaps at the end Inspection process And a step. By adopting such a configuration, it is possible to perform the inspection more efficiently than the conventional inspection method.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
First, a first embodiment of the present invention will be described. FIG. 1 is a block diagram showing a first embodiment of a local frequency signal generator and an inspection device according to the present invention. The local frequency signal generator A of the present embodiment includes an oscillation circuit unit A1, a VCO selector A2, a phase locked loop circuit unit A3 (hereinafter referred to as a PLL [Phase-Locked-Loop] circuit unit A3), and selector control. Part A4.
[0025]
The oscillation circuit unit A1 is an oscillation source of the local frequency signal generator A, and includes n (n ≧ 2) VCOs 11 to 1n each having a different oscillation frequency variable range. The oscillation frequency of each of the VCOs 11 to 1n is variably controlled by the control voltage VT input from the PLL circuit unit A3.
[0026]
The VCO selector A2 selects any one of the oscillation signals generated by the VCOs 11 to 1n according to an instruction from the selector control unit A4, and outputs the oscillation signal to the outside of the apparatus as a local frequency signal LO.
[0027]
The PLL circuit unit A3 includes a prescaler 31 that divides the local frequency signal LO by a predetermined division ratio, a first frequency divider 32 that divides the output signal of the prescaler 31 by a division ratio according to the control signal, and a reference A reference oscillator 33 that generates an oscillation signal, a second frequency divider 34 that divides the output signal of the reference oscillator 33 by a frequency division ratio according to the control signal, and first and second frequency dividers 32 and 34, respectively. The phase comparison of the output frequency-divided signal is performed, a phase comparator 35 that outputs a pulse signal corresponding to the phase difference, the charge pump 36 that boosts the output signal of the phase comparator 35, and the output signal of the charge pump 36 And a loop filter 37 that generates the control voltage VT of the VCOs 11 to 1n. In the PLL circuit unit A3 configured as described above, feedback control is performed so that the phase difference between the frequency-divided signals of the first and second frequency dividers 32 and 34 is eliminated, and the local frequency signal LO is locked to a desired frequency. Is done.
[0028]
Further, the control voltage VT generated by the PLL circuit unit A3 is used not only for the oscillation frequency variable control of the VCOs 11 to 1n but also for the lock determination of the local frequency signal LO in the inspection apparatus B. As an external terminal for sending the control voltage VT to the inspection apparatus B, an external terminal that is used only during actual use and not used during inspection may be used. With such a configuration, the number of external terminals is not increased unnecessarily.
[0029]
The selector control unit A4 receives an instruction from the inspection device B at the time of inspection of the local frequency signal generator A and performs switching control of the VCO selector A2, and at the time of actual use, instructs from a frequency controller (not shown) of the set (transmission / reception device, etc.). In response, the switching control of the VCO selector A2 is performed.
[0030]
Note that the local frequency signal generator A of the present embodiment is a frequency controller that is set in actual use as an external terminal for connecting the inspection device B to the first and second frequency dividers 32 and 34 and the selector controller A4. The external terminals for connecting the parts 32, 34 and A4 are used. That is, when the local frequency signal generator A is inspected, the inspection device B is connected to the first and second frequency dividers 32 and 34 and the selector control unit A4 as shown in FIG. , 34, A4 is connected to the set frequency controller via the same terminal. With such a configuration, the number of external terminals is not increased unnecessarily.
[0031]
On the other hand, the inspection apparatus B of the present embodiment includes a lock determination unit B1, an end point detection unit B2, a frequency controller B3, a memory B4, an inspection processing unit B5, and a result notification unit B6.
[0032]
Based on the control voltage VT input from the local frequency signal generator A, the lock determination unit B1 determines whether the local frequency signal LO is locked at a desired frequency, and the determination result is sent to the end point detection unit B2. Send it out. In order to make a lock determination based on the control voltage VT, the lock determination unit B1 includes various arithmetic processing circuits and determination processing circuits (for example, an arithmetic processing circuit that calculates the rate of change of the control voltage VT, the rate of change and the experience). A determination processing circuit for performing lock determination by collating the law data).
[0033]
The end point detection unit B2 controls the frequency controller B3 based on the output signal of the lock determination unit B1, and detects both end frequencies of the oscillation frequency variable range in each of the VCOs 11 to 1n according to a procedure described in detail later. The end point detection unit B2 stores the data in the memory B4 each time the both end frequencies of the VCOs 11 to 1n are detected. When the end point detection is completed for all the VCOs, the end point detection unit B2 stores the data in the inspection processing unit B5. On the other hand, an instruction is sent to start the pass / fail inspection of the local frequency signal generator A based on the data stored in the memory B4.
[0034]
The frequency controller B3 controls the VCO selector A2 via the selector control unit A4 in accordance with an instruction from the end point detection unit B2, and designates any one of the VCOs 11 to 1n as an inspection target. Further, the frequency controller B3 sets the frequency division ratio of the first and second frequency dividers 32 and 34 in accordance with the instruction from the end point detection unit B2, and is designated as the inspection target according to the procedure detailed later. Transition the oscillation frequency of the VCO.
[0035]
The memory B4 is a storage unit that stores data passed from the end point detection unit B2 (detection data relating to both-end frequencies of the VCOs 11 to 1n) and sends data in response to a request from the inspection processing unit B5. Note that it is sufficient to provide a small-capacity RAM [Random Access Memory] as the memory B4, so that the device scale is not unnecessarily increased. In order to further reduce the scale of the apparatus, a part of work RAM (not shown) necessary for the overall logic operation of the apparatus may be used.
[0036]
The inspection processing unit B5 reads the data stored in the memory B4 according to the instruction from the end point detection unit B2, and based on the stored data, the oscillation frequency variable regions of the oscillators VCO11 to 1n overlap each other at the end. Inspect. And based on this test result, the pass / fail determination of the local frequency signal generator A is performed. Specifically, the inspection processing unit B5 compares the upper frequency of the low frequency side VCO and the lower frequency of the high frequency side VCO for each adjacent VCO, and the low frequency side VCO for all combinations. If the upper end frequency of the VCO is higher than the lower end frequency of the high frequency side VCO, the oscillation frequency variable range of each VCO is considered to be continuous while overlapping each other, and the pass determination is performed. On the other hand, if there is at least one combination in which the upper frequency of the low frequency side VCO is lower than the lower frequency of the high frequency side VCO, the oscillation frequency variable range of each VCO is considered to be disconnected somewhere, and a failure determination is made. I do. In addition, the pass / fail determination result obtained by the inspection processing unit B5 is sent to the result notification unit B6.
[0037]
The result notifying unit B6 is a means for notifying the inspector of the pass / fail determination result obtained by the inspection processing unit B5. The specific configuration of the result notification unit B6 may be a visual notification unit such as a liquid crystal display, a monitor, or a light emitting diode, or an auditory notification unit such as a buzzer or a speaker. If an interface unit for transmitting the pass / fail judgment result to the outside is provided in place of the result notifying unit B6, the pass / fail judgment result can be managed by a computer outside the apparatus. It is possible to construct a shipping inspection system that performs automatic classification based on judgment.
[0038]
As described above, the inspection apparatus B of the present embodiment is a conventional inspection apparatus (inspection of a system in which an inspection frequency is set for each adjacent VCO and whether or not both VCOs normally operate at the inspection frequency). Unlike the apparatus, the both-end frequencies of the oscillation frequency variable regions of the VCOs 11 to 1n are detected, and the detection results are combined to determine the pass / fail of the local frequency signal generator A. By adopting such a configuration, it is possible to perform inspection more efficiently than conventional inspection apparatuses.
[0039]
In the above description, the frequency of both ends of the VCOs 11 to 1n is detected and the pass / fail judgment of the local frequency signal generator A is taken as an example based on the detection result. However, the configuration of the present invention is not limited to this. For example, for VCOs in which every other end point detection of each of the VCOs 11 to 1n is performed and end point detection is not performed, only the operation check at the upper end frequency and the lower end frequency detected by the preceding and following VCOs is performed. It is good also as composition which performs. With such a configuration, it is possible to further speed up the inspection.
[0040]
In addition, the lock determination unit B1, the end point detection unit B2, and the inspection processing unit B5 that constitute the inspection apparatus B may each be configured by hardware, or the operation of each unit may be realized by software. .
[0041]
Subsequently, the end point detection method for each of the VCOs 11 to 1n in the end point detection unit B2 will be described in detail.
[0042]
First, the first endpoint detection method will be described in detail with reference to FIGS. FIG. 2 is a flowchart showing the procedure of the first endpoint detection method, and FIG. 3 is a diagram schematically showing an example of setting the VCO oscillation frequency in the first endpoint detection method. In this method, lock determination is performed sequentially while changing the oscillation frequency so that the end frequency of the oscillation frequency variable range in each oscillator VCO 11 to 1n is sandwiched, and the end point of each VCO 11 to 1n is determined based on the determination result. It is the structure to detect.
[0043]
In the inspection apparatus B employing this method, first, in step S105, the oscillation frequency of the inspection target VCO is set by the frequency controller B3. Here, the oscillation frequency of the inspection target VCO is set outside the variable range (low frequency fo). In step S110, after a predetermined time (a time sufficient for the oscillation frequency of the inspection target VCO to be locked by the PLL circuit unit A3) waits, in step S115, the inspection target by the lock determination unit B1. VCO lock determination is performed.
[0044]
If it is determined in step S115 that the oscillation frequency of the inspection target VCO is not in the locked state, the flow proceeds to step S120. In step S120, the end point detection unit B2 instructs the frequency controller B3 to step up the oscillation frequency. Then, the frequency controller B3 that has received the instruction controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is increased by the shift amount Sa from the current level. Thereafter, the flow is returned to step S110, and the lock determination of the inspection target VCO at the oscillation frequency is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped up by the shift amount Sa until the lock determination unit B1 detects the lock state.
[0045]
On the other hand, when the oscillation frequency of the inspection target VCO reaches within the variable range (above the lower end frequency) by the above loop operation, the inspection target VCO is locked at the oscillation frequency, so a YES determination is made in step S115, and the flow Advances to step S125. In step S125, the endpoint detection unit B2 instructs the frequency controller B3 to step down the oscillation frequency. Then, the frequency controller B3 that receives the instruction controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is shifted from the current state by the shift amount Sb (Sb <Sa, for example, It is lowered by Sb = Sa / 2). Thereafter, after the elapse of a predetermined time in step S130, the lock determination unit B1 determines whether or not the inspection target VCO is locked in step S135.
[0046]
If it is determined in step S135 that the oscillation frequency of the inspection target VCO is not unlocked, the flow returns to step S125, and the oscillation frequency is stepped down and the lock determination is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped down by the shift amount Sb until the unlock state is detected by the lock determination unit B1.
[0047]
On the other hand, when the oscillation frequency of the inspection target VCO reaches the outside of the variable range (below the lower end frequency) by the loop operation, the inspection target VCO is unlocked at the oscillation frequency, so a YES determination is made in step S135. The flow proceeds to step S140. In step S140, the oscillation frequency set immediately before unlocking is adopted as the lower end frequency fa of the inspection target VCO, and the data is stored in the memory B4.
[0048]
After the detection of the lower end frequency fa in steps S105 to S140, in the subsequent step S145, the end point detection unit B2 instructs the frequency controller B3 to step up the oscillation frequency again. Then, the frequency controller B3 that has received the instruction controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is increased by the shift amount Sa from the current level. Then, after the elapse of a predetermined time in step S150, the lock determination unit B1 determines whether or not the inspection target VCO is locked in step S155.
[0049]
If it is determined in step S155 that the oscillation frequency of the inspection target VCO is not unlocked, the flow is returned to step S145, and the oscillation frequency is stepped up and the lock determination is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped up by the shift amount Sa until the unlock state is detected by the lock determination unit B1.
[0050]
On the other hand, when the oscillation frequency of the inspection target VCO reaches the outside of the variable range (above the upper end frequency) by the loop operation, the inspection target VCO is unlocked at the oscillation frequency, so a YES determination is made in step S155. The flow proceeds to step S160. In step S160, the end point detection unit B2 instructs the frequency controller B3 to step down the oscillation frequency. In response to the instruction, the frequency controller B3 controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is reduced by the shift amount Sb from the current level. Then, after the elapse of a predetermined time in step S165, the lock determination unit B1 performs lock determination of the inspection target VCO in step S170.
[0051]
If it is determined in step S170 that the oscillation frequency of the inspection target VCO is not locked, the flow returns to step S160, and the oscillation frequency is stepped down and the lock determination is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped down by the shift amount Sb until the lock determination unit B1 detects the lock state.
[0052]
On the other hand, when the oscillation frequency of the inspection target VCO reaches within the variable range (below the upper end frequency) by the above loop operation, the inspection target VCO is locked at the oscillation frequency. Advances to step S175. In step S175, the current oscillation frequency reaching the lock is adopted as the upper end frequency fb of the inspection target VCO, and the data is stored in the memory B4.
[0053]
After the detection of the upper end frequency fb in steps S145 to S175, the end point detection unit B2 sends an instruction to the frequency controller B3 to continue detection of both end frequencies using another VCO as an inspection target.
[0054]
In this way, the lock determination is sequentially performed while the oscillation frequency is converged and changed so as to sandwich the end point frequency of the oscillation frequency variable range in each oscillator VCO 11 to 1n, and the end point of each VCO 11 to 1n is detected based on the determination result. If the method is used, it is possible to detect both end frequencies of the oscillation frequency variable range in each VCO 11 to 1n in a short time, and therefore the pass / fail judgment of the local frequency signal generator A performed based on the detection result is completed in a short time. It becomes possible to do.
[0055]
In the above embodiment, the description has been given by taking as an example the configuration in which the oscillation frequency is stepped up and down once each time when detecting the one end point. A similar step-up / step-down may be repeated multiple times. By adopting such a configuration, the detected end point frequency converges to a true value, so that the detection accuracy can be increased.
[0056]
Next, the second endpoint detection method will be described in detail with reference to FIGS. FIG. 4 is a flowchart showing the procedure of the second end point detection method, and FIG. 5 shows the correlation between the VCO oscillation frequency and the lock time (the time required to determine the lock state after setting the oscillation frequency). FIG. Note that this method measures the lock time sequentially while changing the oscillation frequency of each oscillator VCO 11 to 1n in view of the fact that the lock time is longer near both ends of the VCO oscillation frequency (insensitive sensitivity region; see FIG. 15). In this configuration, the end points of the VCOs 11 to 1n are detected based on the comparison result between the lock time and the predetermined time.
[0057]
In the inspection apparatus B employing this method, first, in step S205, the oscillation frequency of the inspection target VCO is set by the frequency controller B3. In the present embodiment, the oscillation frequency of the inspection target VCO is set within the variable range (frequency fo).
[0058]
In subsequent step S210, the lock time t is measured by the end point detection unit B2 based on the lock determination of the inspection target VCO by the lock determination unit B1. In the lock determination unit B1 of the present embodiment, the lock determination is not performed at an instant after a predetermined time has elapsed from the frequency setting, but from the time of the frequency setting until the oscillation frequency of the inspection target VCO is locked. The lock determination is continuously performed.
[0059]
When the lock time t is measured in step S210, in the subsequent step S215, the end point detection unit B2 requires the lock time t and a predetermined reference time tc (until the oscillation frequency is locked in the insensitive region of the inspection target VCO). Comparison with the expected time) is performed. If it is determined that the lock time t is shorter than the reference time tc, the flow proceeds to step S220.
[0060]
In step S220, the end point detection unit B2 instructs the frequency controller B3 to step down the oscillation frequency. Then, the frequency controller B3 that has received the instruction controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is lowered by a predetermined shift amount from the current state. Thereafter, the flow returns to step S210, and the lock determination at the oscillation frequency is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped down by a predetermined shift amount until the lock time t exceeds the reference time tc.
[0061]
On the other hand, when the oscillation frequency of the inspection target VCO reaches outside the variable range (below the lower end frequency) by the loop operation, the lock time t exceeds the reference time tc, so a YES determination is made in step S215, and the flow proceeds to step S225. Proceed to In step S225, the oscillation frequency set immediately before is adopted as the lower end frequency fa of the inspection target VCO, and the data is stored in the memory B4.
[0062]
After the detection of the lower end frequency fa in steps S205 to S225, in step S230, the frequency controller B3 sets the oscillation frequency of the inspection target VCO again within the variable range (frequency fo). In subsequent step S235, the lock time t is measured by the end point detection unit B2 based on the lock determination of the inspection target VCO by the lock determination unit B1.
[0063]
When the lock time t is measured in step S235, in the subsequent step S240, the end point detection unit B2 compares the lock time t with a predetermined reference time tc. Here, if it is determined that the lock time t is shorter than the reference time tc, the flow proceeds to step S245.
[0064]
In step S245, the end point detection unit B2 instructs the frequency controller B3 to step up the oscillation frequency. Then, the frequency controller B3 that has received the instruction controls the frequency division ratios of the first and second frequency dividers 32 and 34, and the oscillation frequency of the inspection target VCO is increased by a predetermined shift amount from the current state. Thereafter, the flow returns to step S235, and the lock determination at the oscillation frequency is repeated. That is, in this loop operation, the oscillation frequency of the inspection target VCO is stepped up by a predetermined shift amount until the lock time t exceeds the reference time tc.
[0065]
On the other hand, when the oscillation frequency of the inspection target VCO reaches outside the variable range (above the upper end frequency) by the loop operation, the lock time t exceeds the reference time tc, so a YES determination is made in step S240, and the flow proceeds to step S250. Proceed to In step S250, the oscillation frequency set immediately before is adopted as the upper end frequency fb of the inspection target VCO, and the data is stored in the memory B4.
[0066]
After the detection of the upper end frequency fb in steps S230 to S250, the end point detection unit B2 sends an instruction to the frequency controller B3 to continue detection of both end frequencies using another VCO as an inspection target.
[0067]
As described above, the lock time is sequentially measured while changing the oscillation frequency of each oscillator VCO 11 to 1n, and the end point of each VCO 11 to 1n is detected based on the comparison result between the lock time and the predetermined time. Since both end frequencies of the oscillation frequency variable range in each VCO 11 to 1n can be detected in a short time, the pass / fail judgment of the local frequency signal generator A performed based on the detection result can be completed in a short time. Become.
[0068]
In the above embodiment, the description has been given by taking as an example a configuration in which both end detection is started from within the oscillation frequency variable region of the inspection target VCO. However, the configuration of the present invention is not limited to this, and the configuration outside the oscillation frequency variable region is described. It is also possible to start from both ends detection. However, since the oscillation frequency of the inspection target VCO is not locked outside the oscillation frequency variable range and it takes a long time to detect the lock time, it can be said that it is desirable to adopt this configuration if more rapid detection of both ends is desired.
[0069]
Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a second embodiment of the local frequency signal generator and the inspection device according to the present invention. The present embodiment is a configuration obtained by improving the first embodiment, and the configuration and operation thereof are substantially the same as those of the first embodiment. Therefore, the same parts as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and the description thereof is omitted. In the following, the characteristic part of this embodiment (the lock frequency detection signal generator A5 is added to the local frequency signal generator A). We will give an emphasis on the points).
[0070]
The lock detection signal generation unit A5 determines whether or not each output signal of the first and second frequency dividers 32 and 34 satisfies a predetermined condition (for example, whether or not both phase differences are continuously within a predetermined range). ) And a lock detection signal LD (a high-level / low-level binary signal) indicating whether or not the local frequency signal LO is locked at a desired frequency is generated based on the monitoring result.
[0071]
The generated lock detection signal LD is sent to the lock determination unit B1 of the inspection apparatus B, and is used for lock determination of the inspection target VCO. Therefore, unlike the first embodiment in which the lock determination unit B1 that receives the lock detection signal LD performs the lock determination based on the control voltage VT, the lock determination unit B1 only needs to confirm the output level of the lock detection signal LD to detect the local frequency signal LO. Can be determined whether or not is locked at the desired frequency.
[0072]
By adopting such a configuration, the lock determination unit B1 can be simplified as compared with the first embodiment in which the lock determination is performed based on the control voltage VT, so that the scale reduction of the inspection apparatus B can be realized. Is possible. As described above, the lock detection signal generation unit A5 only monitors whether or not the phase difference between the output signals of the first and second frequency dividers 32 and 34 is continuously within a predetermined range. Therefore, the addition of the lock detection signal generator A5 does not cause an increase in the size of the local frequency signal generator A.
[0073]
In addition, the lock determination unit B1 of the present embodiment determines that the local frequency signal LO is in the locked state (or unlocked state) when the output level of the lock detection signal LD continues for a predetermined period and maintains the same state. It is configured to do. With such a configuration, even when the output level of the lock detection signal LD becomes unstable in the poor sensitivity region (see FIG. 15) of the inspection target VCO, the lock state may be erroneously determined. Less.
[0074]
As an external terminal for sending the lock detection signal LD to the inspection device B, an external terminal that is used only during actual use and not used during inspection may be used. With such a configuration, the number of external terminals is not increased unnecessarily.
[0075]
In addition, the local frequency signal generator A of the present embodiment is configured to send the lock detection signal LD generated by the lock detection signal generator A5 to the selector controller A4. With this configuration, the local frequency signal generator A can autonomously select a VCO as necessary.
[0076]
In the above embodiment, the configuration in which the lock detection signal generator A5 is provided in the local frequency signal generator A has been described as an example. However, the configuration of the present invention is not limited to this, and the same The lock detection signal generator may be provided in the inspection apparatus B.
[0077]
Next, a third embodiment of the present invention will be described. FIG. 7 is a block diagram showing a third embodiment of the local frequency signal generator and the inspection device according to the present invention. This embodiment is a configuration obtained by improving the above-described second embodiment, and the configuration and operation thereof are substantially the same as those of the second embodiment. Therefore, the same parts as those in the second embodiment are denoted by the same reference numerals as those in FIG. 6, and the description thereof will be omitted. I will give an explanation with emphasis on the points that can be controlled.
[0078]
As described above, the local frequency signal generator A according to the present embodiment can control the drive current of the charge pump 36 and the circuit constants of the loop filter 37 constituting the PLL circuit unit A3 in accordance with an instruction from the inspection device B. This is the configuration. With such a configuration, when the local frequency signal generator A is inspected, the driving current of the charge pump 36 and the circuit constants of the loop filter 37 (that is, the pulse output period of the phase comparator 35 and the cutoff frequency of the loop filter 37). ) Can be set differently from actual use to shorten the lock time. Accordingly, since both end frequencies of the oscillation frequency variable region in each VCO 11 to 1n can be detected in a short time, the pass / fail judgment of the local frequency signal generator A performed based on the detection result is completed in a short time. It becomes possible to do.
[0079]
Next, a fourth embodiment of the present invention will be described. FIG. 8 is a block diagram showing a fourth embodiment of a local frequency signal generator and an inspection device according to the present invention. This embodiment is a configuration obtained by improving the above-described third embodiment, and the configuration and operation thereof are substantially the same as those of the third embodiment. Therefore, the same parts as those in the third embodiment are denoted by the same reference numerals as those in FIG. 7, and the description thereof is omitted. Hereinafter, the characteristic part of this embodiment (the oscillation frequency variable range of the VCOs 11 to 1n can be controlled). ) Will be explained with emphasis.
[0080]
As described above, the local frequency signal generator A according to the present embodiment is configured to be able to control the oscillation frequency variable region of the VCOs 11 to 1n constituting the oscillation circuit unit A1 in accordance with an instruction from the inspection device B. By adopting such a configuration, both ends of the oscillation frequency variable range can be detected in a state where the oscillation frequency variable range of each VCO 11 to 1n is temporarily narrowed (see FIG. 9). The pass / fail judgment of the frequency signal generator A can be performed strictly. Therefore, in the local frequency signal generator A determined to be acceptable, it is possible to reduce the possibility that the VCOs 11 to 1n are used in the poor sensitivity region (see FIG. 15).
[0081]
Note that the local frequency signal generator A can be configured by narrowing the oscillation frequency variable region of each of the VCOs 11 to 1n to detect the end point frequency and then returning the oscillation frequency variable region to the original state to perform lock determination at the end point frequency. It is possible to further improve the reliability during actual use. Further, if the end point frequency is detected by narrowing the oscillation frequency variable range, and then the end point frequency is detected again by returning the oscillation frequency variable range, a part of the oscillation frequency variable range in each VCO is referred to. It is possible to confirm whether or not the frequency variable range control function in the present embodiment is operating normally.
[0082]
Next, a specific configuration of the VCOs 11 to 1n that can control the oscillation frequency variable range will be described. FIG. 10 is a circuit diagram showing a configuration example of the VCOs 11 to 1n in the fourth embodiment. FIG. 4A shows a general VCO having a fixed oscillation frequency variable range, and FIG. 4B shows a VCO whose oscillation frequency variable range can be controlled.
[0083]
As shown in FIG. 2A, a general VCO having a fixed oscillation frequency variable range is an active circuit composed of inductors La and Lb and variable capacitance elements VCa and VCb, and npn transistors Qa and Qb. A circuit (negative resistance circuit) and a constant current source I. As the variable capacitance elements VCa and VCb, a variable capacitance diode, a gate capacitance of a MOS field effect transistor, or the like is generally used.
[0084]
One end of each of the inductors La and Lb is connected to the power supply voltage line, and the other end is connected to each collector of the transistors Qa and Qb. The emitters of the transistors Qa and Qb are connected to each other, and the connection node is grounded via a constant current source. The bases of the transistors Qa and Qb are connected to the collectors of each other. The variable capacitance elements VCa and VCb are connected in series between the collectors of the transistors Qa and Qb, and a control voltage VT is applied to a connection node between the variable capacitance elements VCa and VCb.
[0085]
In the VCO configured as described above, when the control voltage VT applied to the connection node of the variable capacitance elements VCa and VCb is changed, the voltage applied to the variable capacitance elements VCa and VCb changes, and the variable capacitance elements VCa and VCb have different voltages. The capacity changes. Therefore, by changing the control voltage VT, the resonance frequency of the resonance circuit including various parasitic elements (that is, the oscillation frequency of the VCO) can be changed. However, in this configuration, since the variable capacitance width of the variable capacitance elements VCa and VCb is fixed, the VCO oscillation frequency variable range is also fixed.
[0086]
On the other hand, as shown in FIG. 5B, the VCO of the present embodiment capable of controlling the oscillation frequency variable region is replaced with six variable capacitance elements VCa1 to VCa1 instead of the variable capacitance elements VCa and VCb having the above-described configuration. VCa3, VCb1 to VCb3, and two switch circuits SW1, SW2. These variable capacitance elements are divided into three sets as shown in the figure, and are connected in parallel between the collectors of the transistors Qa and Qb. Note that the total capacitances of the variable capacitance elements VCa1 to VCa3 and VCb1 to VCb3 are adjusted to be equal to the capacitances of the variable capacitance elements VCa and VCb, respectively.
[0087]
A control voltage VT is directly applied to the connection node of the variable capacitance elements VCa1 and VCb1. One of the control voltage VT and the power supply voltage is selectively applied by the switch circuit SW1 to the connection node of the variable capacitance elements VCa2 and VCb2. Either the control voltage VT or the ground voltage is selectively applied by the switch circuit SW2 to the connection node of the variable capacitance elements VCa3 and VCb3. The switch circuits SW1 and SW2 are configured by field effect transistors or the like, and the switching operation is controlled by the inspection apparatus B.
[0088]
In the VCO configured as described above, if the control voltage VT is applied to both connection nodes of the variable capacitance elements VCa2 and VCb2 and the variable capacitance elements VCa3 and VCb3, this configuration becomes equivalent to FIG. The oscillation frequency variable region of the VCO is in a normal state. On the other hand, if a power supply voltage is applied to the connection node of the variable capacitance elements VCa2 and VCb2, the variable capacitance elements VCa2 and VCb2 are not controlled by the control voltage VT, so that the oscillation frequency variable range (low side) of the VCO is limited. Is done. Similarly, if the connection node of the variable capacitance elements VCa3 and VCb3 is grounded, the variable capacitance elements VCa3 and VCb3 are not controlled by the control voltage VT, so that the oscillation frequency variable range (high frequency side) of the VCO is limited. . Note that the voltage applied to the connection node of the variable capacitance elements VCa2 and VCb2 only needs to be a voltage corresponding to the upper limit of the frequency, and thus does not necessarily have to be the power supply voltage.
[0089]
Next, a fifth embodiment of the present invention will be described. FIG. 11 is a block diagram showing a fifth embodiment of a local frequency signal generator and an inspection device according to the present invention. This embodiment is a configuration obtained by improving the above-described fourth embodiment, and the configuration and operation thereof are substantially the same as those of the fourth embodiment. Therefore, the same parts as those in the fourth embodiment are denoted by the same reference numerals as those in FIG. 8, and the description thereof is omitted. Hereinafter, the characteristic parts of the present embodiment (the control voltage VT is monitored by the inspection apparatus B). We will give an explanation with emphasis on.
[0090]
As described above, the inspection apparatus B of the present embodiment has the control voltage monitor unit B7 that monitors the control voltage VT for controlling the oscillation frequency of the VCOs 11 to 1n and sends the monitoring result to the inspection processing unit B5. It consists of The local frequency signal generator A may be configured to use an external terminal that is used only during actual use and not used during inspection as an external terminal that sends the control voltage VT to the inspection device B. With such a configuration, the number of external terminals is not increased unnecessarily.
[0091]
The operation of the control voltage monitor unit B7 will be described in detail with reference to FIG. FIG. 12 is a diagram showing the correlation between the control voltage VT and the VCO oscillation frequency. Note that the solid line in the figure shows the case where the variable frequency range of the VCO is in the normal state, and the broken line shows the case where the lower end of the variable frequency range of the VCO is narrowed.
[0092]
When the control voltage monitor unit B7 narrows the oscillation frequency variable region of the VCO and detects the control voltage value Va at the end point frequency (here, the lower end frequency fa), and then returns the oscillation frequency variable region of the VCO to the normal state. The control voltage value Vb is monitored to obtain a change amount ΔVT (= | Va−Vb |) of the control voltage VT, and the monitoring result is sent to the inspection processing unit B5. The inspection processing unit B5 issues a result notification instruction to the result notification unit B6 based on the change amount ΔVT in view of the fact that the change amount ΔVT increases as the change amount ΔVT becomes closer to the VCO insensitive region.
[0093]
By adopting such a configuration, for example, when the change amount ΔVT exceeds a predetermined value, even if the local frequency signal generator A is determined to be acceptable, each of the VCOs 11 to 1n is in a poor sensitivity region ( It is possible to appropriately notify that there is a risk of being used in (see FIG. 15). Therefore, the inspector of the local frequency signal generator A that has received the notification can quickly take appropriate measures (such as restricting the frequency variable range and canceling the pass determination).
[0094]
In the above embodiment, the detailed description has been given by taking as an example the case where the control voltage monitor B7 is provided in the inspection apparatus B. However, the control voltage monitor B7 is incorporated in the local frequency signal generator A. It doesn't matter. In that case, the control voltage monitoring unit may be configured to include a comparator that generates a comparison signal (a high-level / low-level binary signal) corresponding to the magnitude relationship between the change amount ΔVT of the control voltage VT and a predetermined threshold value. By adopting such a configuration, it is inspected whether each VCO 11 to 1n may be used in a poor sensitivity area (see FIG. 15) by using a logic tester generally used in other inspections. Therefore, the inspection equipment cost is not increased unnecessarily.
[0095]
Next, a sixth embodiment of the present invention will be described. FIG. 13 is a block diagram showing a sixth embodiment of a local frequency signal generator and an inspection device according to the present invention. This embodiment is a configuration obtained by improving the above-described fifth embodiment, and the configuration and operation thereof are substantially the same as those of the fifth embodiment. Therefore, the same parts as those in the fourth embodiment are denoted by the same reference numerals as those in FIG. 11, and the description thereof will be omitted. Hereinafter, the characteristic parts of this embodiment (the local frequency signal generator A is provided with a serial bus interface) ) Will be explained with emphasis.
[0096]
As described above, the local frequency signal generator A of the present embodiment has the register A6 that functions as a serial bus interface. The register A6 temporarily stores the input serial control signal and then converts it into a parallel control signal. The parallel control signal is converted into a VCO 11 to 1n, first and second frequency dividers 32 and 34, a charge pump 36, and a loop filter. 37 and the selector control unit A4.
[0097]
By adopting such a configuration, the local frequency signal generator A and the inspection device B can be connected by a serial bus, so that the number of external terminals can be greatly reduced. As a serial bus connecting both devices A and B, the number of external terminals can be two lines, a data line and a clock line. 2 A C bus may be used. Especially for satellite broadcast receivers, etc. 2 Since the C bus is adopted as a standard, the local frequency signal generator A mounted in such a device has its I 2 What is necessary is just to set it as the structure which uses C bus | bath.
[0098]
【The invention's effect】
As described above, according to the present invention, an inspection apparatus / inspection method that can efficiently and reliably perform pass / fail determination of an oscillation device. The law Can be provided.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 2 is a flowchart showing a procedure of a first end point detection method.
FIG. 3 is a diagram schematically illustrating a setting example of a VCO oscillation frequency in the first end point detection method.
FIG. 4 is a flowchart showing a procedure of a second endpoint detection method.
FIG. 5 is a diagram showing a correlation between a VCO oscillation frequency and a lock time.
FIG. 6 is a block diagram showing a second embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 7 is a block diagram showing a third embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 8 is a block diagram showing a fourth embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 9 is a diagram showing a state (lower side only) where the oscillation frequency variable region of the VCO is temporarily narrowed.
FIG. 10 is a circuit diagram showing a configuration example of VCOs 11 to 1n in the fourth embodiment.
FIG. 11 is a block diagram showing a fifth embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 12 is a diagram showing a correlation between a control voltage VT and a VCO oscillation frequency.
FIG. 13 is a block diagram showing a sixth embodiment of a local frequency signal generator and an inspection device according to the present invention.
FIG. 14 is a diagram illustrating an example of a VCO oscillation frequency variable range.
FIG. 15 is a diagram showing a correlation between a control voltage and a VCO oscillation frequency.
[Explanation of symbols]
A Local frequency signal generator
A1 Oscillator circuit
11 to 1n Voltage controlled oscillator (VCO)
A2 VCO selector
A3 Phase lock loop circuit (PLL circuit)
31 Prescaler
32 First frequency divider
33 Reference oscillator
34 Second divider
35 Phase comparator
36 Charge pump
37 Loop filter
A4 Selector control unit
A5 Lock detection signal generator (LD generator)
A6 register
B inspection equipment
B1 Lock judgment part
B2 Endpoint detection unit
B3 frequency controller
B4 memory
B5 Inspection processing department
B6 result notification section
B7 Control voltage monitor (VT monitor)

Claims (9)

各々発振周波数可変域の異なる複数の発振器を有する発振装置の合否判定を行う検査装置であって、前記発振装置の出力が所望周波数でロックしているか否かを判定するロック判定部と、該ロック判定部の判定結果に基づいて各発振器における発振周波数可変域の端点周波数を検出する端点検出部と、該端点検出部の検出結果に基づいて各発振器の発振周波数可変域が端部で互いに重複していることを検査する検査処理部と、を有することを特徴とする検査装置。  An inspection device for performing pass / fail determination of an oscillation device having a plurality of oscillators each having a different oscillation frequency variable range, wherein the lock determination unit determines whether or not the output of the oscillation device is locked at a desired frequency, and the lock An end point detection unit that detects the end point frequency of the oscillation frequency variable range in each oscillator based on the determination result of the determination unit, and the oscillation frequency variable range of each oscillator overlaps at the end based on the detection result of the end point detection unit. And an inspection processing unit for inspecting the inspection device. 前記端点検出部は、各発振器における発振周波数可変域の端点周波数を挟むようにその発振周波数を収束変化させながら逐次ロック判定を行い、該判定結果に基づいて前記端点周波数を検出することを特徴とする請求項1に記載の検査装置。  The end point detection unit sequentially performs lock determination while converging and changing the oscillation frequency so as to sandwich the end point frequency of the oscillation frequency variable region in each oscillator, and detects the end point frequency based on the determination result. The inspection apparatus according to claim 1. 前記端点検出部は、各発振器の発振周波数を変化させながら逐次ロック状態となるまでの時間を計測し、該計測時間と所定時間との比較結果に基づいて前記端点周波数を検出することを特徴とする請求項1に記載の検査装置。  The end point detection unit measures the time until the lock state is sequentially changed while changing the oscillation frequency of each oscillator, and detects the end point frequency based on a comparison result between the measurement time and a predetermined time. The inspection apparatus according to claim 1. 前記ロック判定部は、前記発振装置からの参照信号が所定期間継続して同一状態を維持したときに、前記発振装置の出力がロック状態或いはアンロック状態であると判定することを特徴とする請求項1〜請求項3のいずれかに記載の検査装置。  The lock determination unit determines that the output of the oscillation device is in a locked state or an unlocked state when a reference signal from the oscillation device maintains the same state for a predetermined period. The inspection apparatus in any one of Claims 1-3. 前記端点周波数の検出を行うに際し、前記発振装置を実使用時と異なる設定にして、発振周波数がロック状態となるまでの時間を短縮することを特徴とする請求項1〜請求項4のいずれかに記載の検査装置。  5. When detecting the end point frequency, the oscillation device is set to a setting different from that in actual use, and the time until the oscillation frequency is locked is shortened. The inspection device described in 1. 前記端点周波数の検出を行うに際し、前記発振装置を実使用時と異なる設定にして、各発振器の発振周波数可変域を狭めることを特徴とする請求項1〜請求項5のいずれかに記載の検査装置。  The inspection according to any one of claims 1 to 5, wherein, when detecting the end point frequency, the oscillation device is set differently from the actual use to narrow the oscillation frequency variable range of each oscillator. apparatus. 各発振器の発振周波数可変域を狭めて端点周波数を検出した後、発振周波数可変域を元に戻して該端点周波数でのロック判定を行うことを特徴とする請求項6に記載の検査装置。  7. The inspection apparatus according to claim 6, wherein after detecting an end point frequency by narrowing an oscillation frequency variable region of each oscillator, the oscillation frequency variable region is returned to its original state and lock determination is performed at the end point frequency. 各発振器の発振周波数を制御するための制御電圧をモニタし、そのモニタ結果を前記検査処理部に送出する制御電圧モニタ部を有することを特徴とする請求項7に記載の検査装置。  The inspection apparatus according to claim 7, further comprising a control voltage monitor unit that monitors a control voltage for controlling an oscillation frequency of each oscillator and sends the monitoring result to the inspection processing unit. 各々発振周波数可変域の異なる複数の発振器を有する発振装置の合否判定を行う検査方法であって、前記発振装置の出力が所望周波数でロックしているか否かを判定するロック判定のステップと、該ロック判定のステップの判定結果に基づいて各発振器における発振周波数可変域の端点周波数を検出する端点検出のステップと、該端点検出のステップの検出結果に基づいて各発振器の発振周波数可変域が端部で互いに重複していることを検査する検査処理のステップと、を有することを特徴とする検査方法。」An inspection method for performing pass / fail determination of an oscillation device having a plurality of oscillators each having a different oscillation frequency variable range, the lock determination step for determining whether or not the output of the oscillation device is locked at a desired frequency, and a step of end-point detection for detecting the end point frequency of the variable oscillation frequency range of each oscillator on the basis of the step of the determination result of the lock determining the oscillation frequency variable range of each oscillator on the basis of the detection result of the step of the endpoint detection end And a step of inspection processing for inspecting that they overlap each other. "
JP2002232346A 2002-08-09 2002-08-09 Inspection apparatus and inspection method Expired - Fee Related JP4067360B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002232346A JP4067360B2 (en) 2002-08-09 2002-08-09 Inspection apparatus and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002232346A JP4067360B2 (en) 2002-08-09 2002-08-09 Inspection apparatus and inspection method

Publications (2)

Publication Number Publication Date
JP2004072646A JP2004072646A (en) 2004-03-04
JP4067360B2 true JP4067360B2 (en) 2008-03-26

Family

ID=32017786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002232346A Expired - Fee Related JP4067360B2 (en) 2002-08-09 2002-08-09 Inspection apparatus and inspection method

Country Status (1)

Country Link
JP (1) JP4067360B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352569A (en) * 2005-06-16 2006-12-28 Murata Mfg Co Ltd Pll circuit device
CN102857221B (en) * 2011-06-30 2017-07-21 中兴通讯股份有限公司 The carrier wave leakage calibration method of phaselocked loop, wideband transmitter and wideband transmitter
JP7165967B2 (en) * 2018-10-04 2022-11-07 ザインエレクトロニクス株式会社 PLL circuit

Also Published As

Publication number Publication date
JP2004072646A (en) 2004-03-04

Similar Documents

Publication Publication Date Title
US5355097A (en) Potentiometric oscillator with reset and test input
US5304952A (en) Lock sensor circuit and method for phase lock loop circuits
US7746183B2 (en) Measurement apparatus for improving performance of standard cell library
US20100052798A1 (en) Phase-locked loop circuit
US5903748A (en) Method and apparatus for managing failure of a system clock in a data processing system
US20060211393A1 (en) High accuracy voltage controlled oscillator (VCO) center frequency calibration circuit
JPH07202690A (en) Clock signal generation circuit
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
EP0556597A1 (en) An integrated circuit clock signal generator
US7443247B2 (en) Circuit arrangement for detection of a locking condition for a phase locked loop, and a method
US5949261A (en) Method and circuit for reducing power and/or current consumption
CN110999086A (en) Fault tolerant clock monitor system
US6832173B1 (en) Testing circuit and method for phase-locked loop
US7091727B2 (en) Method and IC for detecting capacitance variation
JP4067360B2 (en) Inspection apparatus and inspection method
US6998889B2 (en) Circuit, apparatus and method for obtaining a lock state value
US8618851B2 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
US6900701B2 (en) Automatic detection, selection and configuration of clock oscillator circuitry
JP2001289918A (en) Pll semiconductor device, and testing method and device therefor
US7061223B2 (en) PLL manufacturing test apparatus
JP3415524B2 (en) Jitter automatic measurement circuit
TWI542157B (en) Clock and data recovery circuit
US20080035921A1 (en) Method and circuit for detecting and compensating for a degradation of a semiconductor device
US20190146547A1 (en) Semiconductor integrated circuit device
US7171318B2 (en) PLL filter leakage sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees