JP4062793B2 - Pixel number converter - Google Patents

Pixel number converter Download PDF

Info

Publication number
JP4062793B2
JP4062793B2 JP31251698A JP31251698A JP4062793B2 JP 4062793 B2 JP4062793 B2 JP 4062793B2 JP 31251698 A JP31251698 A JP 31251698A JP 31251698 A JP31251698 A JP 31251698A JP 4062793 B2 JP4062793 B2 JP 4062793B2
Authority
JP
Japan
Prior art keywords
pixel number
conversion
high frequency
number conversion
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31251698A
Other languages
Japanese (ja)
Other versions
JP2000137469A (en
Inventor
郁男 染谷
昌博 菰田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31251698A priority Critical patent/JP4062793B2/en
Publication of JP2000137469A publication Critical patent/JP2000137469A/en
Application granted granted Critical
Publication of JP4062793B2 publication Critical patent/JP4062793B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformation in the plane of the image
    • G06T3/40Scaling the whole image or part thereof
    • G06T3/4007Interpolation-based scaling, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は画素数変換装置に関し、特に画像信号の画素数の変換を行う画素数変換装置に関する。
【0002】
【従来の技術】
テレビ画面は、標準テレビジョン信号の場合の有効走査線数は483本であり、高品位テレビジョン信号の場合の有効走査線数は1035本である。
【0003】
したがって、標準テレビジョン信号を高品位テレビジョン信号用のテレビモニタに表示する場合は、走査線数を7:15に変換する。
また、標準テレビジョン信号を液晶ディスプレイのような固定の単一表示画素数に表示する場合、SVGA(Super Video Graphics Array) 用であれば画素数は800×600なので、ほぼ4:5に走査線を変換して表示する。
【0004】
さらに、テレビジョン信号を液晶ディスプレイで若干のオーバスキャン表示を行う際に必要になる1割弱の拡大の場合や、パソコン信号をオーバスキャン表示しているCRTで表示させる際に画像が画面外にはみ出さないようにするために必要になる1割程度の縮小を行う場合には、10:11や10:9といった比で変換を行っている。
【0005】
このような走査線数変換で画質を重視する場合には、補間関数のsin(x)/xを近似した補間フィルタで補間するのが一般的である。
【0006】
【発明が解決しようとする課題】
しかし、上記のような従来の走査線数変換(以下、画素数変換)に対し、拡大変換時では、入力の原信号の走査線数が表示する場合の走査線数の方より少ないので、補間により画素数を増やさなければならない。このため、表示装置の本来の信号に比べて、ボケた感じに見えてしまうといった問題があった。
【0007】
また、理想的な補間フィルタを使用したとしても、原画像の情報よりも細かい情報を補間で作りだすことはできないため、画質が悪化してしまうといった問題があった。
【0008】
本発明はこのような点に鑑みてなされたものであり、画素数変換時の画質向上を図った画素数変換装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明では上記課題を解決するために、画像信号の画素数の変換を行う画素数変換装置において、前記画素数の縮小変換または拡大変換を行う画素数変換手段と、前記縮小変換時、ラインメモリを用いて、前記画像信号の帯域制限を行うローパスフィルタと、前記拡大変換時、前記ラインメモリを共用して、前記画像信号の高域周波数成分を強調する、エンハンサと、前記ローパスフィルタと前記エンハンサを、前記縮小変換または前記拡大変換に応じて切り換えるスイッチと、を有し、前記エンハンサはハイパスフィルタリング処理を行って、拡大された画像信号から高域周波数成分を抽出する高域周波数成分抽出手段と、高域周波数特性を拡大率に応じて変化させた高域周波数成分を加算する高域周波数強調手段を有することを特徴とする画素数変換装置。
【0010】
ここで、拡大補間手段は、画像信号を拡大補間して拡大補間画像信号を生成する。高域周波数成分抽出手段は、拡大補間画像信号から高域周波数成分を抽出する。高域周波数強調手段は、拡大補間画像信号に対し、高域周波数特性を拡大率に応じて変化させた高域周波数成分を加算して、高域周波数を強調して出力する。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図1は本発明の画素数変換装置の原理図である。画素数変換装置1は、画像信号の画素数の拡大変換を行う。
【0012】
画素数変換装置1は、拡大補間手段10とエンハンサ20で構成される。また、エンハンサ20は、高域周波数成分抽出手段21と高域周波数強調手段22で構成される。
【0013】
拡大補間手段10は、ローパスフィルタ(以下、LPF)であり、入力される画像信号Iを拡大率にもとづいて拡大補間し、拡大補間画像信号Imを生成する。
【0014】
高域周波数成分抽出手段21は、ハイパスフィルタリング処理を行って、拡大補間画像信号Imから高域周波数成分を抽出する。
高域周波数領域強調手段22は、拡大補間画像信号Imに対し、高域周波数特性を拡大率に応じて変化させた高域周波数成分を加算する。そして、高域周波数を強調して、変換後の画像信号Iaを出力する。
【0015】
ここで、高域周波数強調手段22が、2次元で高域周波数を強調する場合には、高域周波数成分抽出手段21は、2次元トランスバーサル・ハイパスフィルタで構成される。この時の係数を図2に示す。
【0016】
このように、本発明の画素数変換装置1は、拡大補間手段10の出力に、高域周波数成分抽出手段21と高域周波数強調手段22からなるエンハンサ20を設ける構成とした。
【0017】
そして、画素数変換された拡大補間画像信号Imに対し、高域周波数成分を加算し、拡大率に応じて高域周波数を強調することで、画像ボケを抑制する。これにより、画質の向上を図ることが可能になる。
【0018】
次に変換前:変換後の画素数比が、10:11の場合を例に、補間関数sin(x)/xの有限応答フィルタとしてコサインロールオフ特性を持つLPFを用いた場合の画素数変換について説明する。
【0019】
入力信号クロックfiと出力信号クロックfoの最小公倍数クロックfmで処理し、fi/2をカットオフとするコサインロールオフ補間LPFを考える。
図3は10:11の場合のコサインロールオフ補間LPFの周波数特性を示す図である。縦軸にゲイン(|A|)、横軸に周波数(fi×10)をとる。
【0020】
図4は10:11の場合のコサインロールオフ補間LPFの係数のテ−ブルを示す図である。テ−ブルt1の係数Cn(n=0〜20)は、中央から半分のみを示し、また整数処理する実際の回路を想定して64倍にスケーリングした後、整数部で丸めている。
【0021】
図5は10:11の場合のコサインロールオフ補間LPFの全体ブロック図である。図中、IC1a〜IC4a、IC11aはDフリップフロップ、IC5a〜IC8aは2入力1出力の乗算器、IC9aは4入力1出力の加算器、SW1a〜SW4aは係数Cnを選択するスイッチ、IC10aはスイッチ切替え制御のための11進カウンタである。
【0022】
また、係数Cnは、図示しない補間フィルタ(fmで動作)のものである。なお、IC1aはタイミング調整用のDフリップフロップである。
次にコサインロールオフ補間LPF100aの各回路素子の接続関係について説明する。IC1a〜IC4aはシリアルに接続される。IC1aのD端子に変換前の画像信号が入力する。IC1aのQ端子とIC2aのD端子が接続し、IC2aのQ端子とIC3aのD端子が接続し、IC3aのQ端子とIC4aのD端子が接続する。また、変換前の画像信号に同期する入力クロックfiがIC1a〜IC4aのクロック端子に入力する。
【0023】
一方、SW1aはC12〜C20の係数の中から1つの係数を選択するスイッチ、SW2aはC1〜C11の係数の中から1つの係数を選択するスイッチ、SW3aはC0〜C10の係数の中から1つの係数を選択するスイッチ、SW4aはC11〜C20の係数の中から1つの係数を選択するスイッチである。
【0024】
IC1a〜IC4aのそれぞれのQ端子は、IC5a〜IC8aの一方の入力端子と接続する。IC5a〜IC8aの他方の入力端子はSW1a〜SW4aのスイッチ端子と接続する。
【0025】
IC10a及びIC11aのクロック端子には、変換後の画像信号に同期する出力クロックfo、すなわち(11/10)×fiが入力する。
IC10aの4本の出力端子は、SW1a〜SW4aのスイッチ切替え用の制御端子とそれぞれ接続する。IC9aの4つの入力端子は、IC5a〜IC8aの出力端子とそれぞれ接続し、IC9aの出力端子はIC11aのD端子と接続する。そして、IC11aは画素数が変換された変換後の画像信号を出力する。
【0026】
このブロック図では、周波数関係はfo=(11/10)×fi、fm=11×fiである。係数Cnはfmで動作の補間フィルタのもので、実際には入力は11サンプリングに1サンプルしか入ってこないため、フィルタとして計算するのは、例えばC11+C0+C11、C10+C1+C12、C20+C9+C2+C13、…のみであり、この計算出力をfoで出力すればよいことになる。
【0027】
以上説明したような10:11のような画素数拡大変換では、入力の原信号から、画素数を補間により増やして出力しなければならないので、表示装置の本来の信号に比べてボケた感じに見え、画質が悪化してしまう。
【0028】
次に波形応答からこの画質悪化について説明する。なお、説明を簡単にするために、補間フィルタにコサインロールオフではなく、直線補間の場合の例で説明する。
【0029】
図6は補間フィルタの波形応答を示す図である。(A)は画素数変換前の波形応答の図、(B)は画素数変換前の波形応答に補間したサンプル点を示した図、(C)は画素数変換後の波形応答の図である。縦軸は振幅、横軸は時間である。
【0030】
(A)では、図中の白丸印は、原信号Sのサンプル点を示している。また、原信号Sの立ち上がりの傾きをSaとする。
(B)では、図中の黒丸印は、原信号Sのサンプル点(白丸)から11倍のサンプル点を補間計算で求めた際のサンプル点であり、四角印はサンプル点(黒丸)の1/10のサンプル点を示している。
【0031】
(C)では、(B)のサンプル点(四角印)を、原信号Sのサンプリング周期に引き伸ばすことにより得た拡大信号S−1を示している。拡大信号S−1の立ち上がりの傾きをSbとする。
【0032】
図に示すように、原信号Sの立ち上がりの傾きSaが、拡大後には傾きSbとなるため、立ち上がりの傾きが小さくなってしまい、視覚的にボケて見えることになる。このことは拡大率が大きいほど顕著である。
【0033】
したがって、本発明の画素数変換装置1では、拡大補間後の出力信号をエンハンスすることで、拡大時の画像ボケを視覚的に目立たなくさせるものである。
次にエンハンサ20について説明する。図7はエンハンサ20の構成を示す図である。エンハンサ20は、高域周波数成分抽出手段21と高域周波数強調手段22からなる。
【0034】
IC21aとIC21bはDフリップフロップ、IC21cとIC21dは乗算器、IC21eは3入力1出力の加算器である。また、IC22aは乗算器、IC22bは2入力1出力の加算器である。
【0035】
回路素子の接続関係について説明する。IC21aのD端子に、拡大補間手段10から出力された拡大補間画像信号Imが入力する。IC21aのQ端子とIC21bのD端子、IC21cの入力端子及びIC22bの入力端子が接続する。また、変換後の画像信号に同期した出力クロックfoがIC21a、21bのクロック端子に入力する。
【0036】
IC21eの3つの入力端子は、IC21aのD端子、IC21cの出力端子及びIC21bのQ端子とそれぞれ接続する。そして、それぞれの出力に対して、−1:2:−1の比で加算する。
【0037】
IC21eの出力端子はIC21dの入力端子と接続し、IC21dの出力端子はIC22aの入力端子と接続する。IC22aの出力端子はIC22bの入力端子と接続する。
【0038】
このように、直線補間の画素数変換の出力(拡大補間画像信号Im)にfoクロックで動作するエンハンサ20を設置した。そして、エンハンサ20は−1:2:−1のHPFで高域周波数成分を取り出し、それの適量(拡大率に応じて)を拡大補間画像信号Imに加算する。
【0039】
図8は10:11の場合の本発明の周波数特性を示す図である。縦軸はゲイン(|A|)、横軸は周波数(fi×10)である。特性からわかるように図3のコサインロールオフの周波数特性と比較すると通過域の中域が持ち上がっている。
【0040】
次に波形応答でこれを説明する。図9は10:11の場合の本発明の波形応答を示す図である。縦軸は振幅、横軸は時間である。
補間計算で求めたサンプル点を四角印で示し、エンハンサ20を通した出力を黒塗りの四角印で示す。
【0041】
ここで、補間計算で求めたサンプル点(四角印)の値を、20、20(s)、20(t)、65(u)、75(v)、75、75とする。
図7に示したエンハンサ20の高域周波数成分抽出手段21での処理により、サンプル位置の出力は、((−1*s+2*t−1*u)/4)*0.5である。
【0042】
このようにして、各サンプル位置の値を計算すると、0(s)、−5.6(t)、4.4(u)、1.3(v)、0となる。
そして、エンハンサ20を通した出力(黒塗りの四角印)の値は、これらを加算して20、20(s)、14.4(t)、69.4(u)、76.3(v)、75、75となる。
【0043】
図6と比較すると、エンハンス前に立ち上がりの傾きSbだったものが、エンハンス後に傾きScとなり、立ち上がりの傾きが立って、原信号の傾きSaに近づいていることがわかる。したがって、視覚的なボケが改善されることになる。
【0044】
次に拡大率に応じてエンハンス量を適応的に制御する場合について説明する。原信号の立ち上がりの傾きが、拡大後に小さくなってしまって視覚的にボケて見える程度は、拡大率が大きいほど大きくなる。
【0045】
したがって、エンハンス量(高域周波数の強調量)を拡大率に連動させて増加することで、より効果を高くできる。図10は拡大率に応じてエンハンス量を制御する場合の本発明の構成を示す図である。
【0046】
図7で説明した回路に対し、あらたに係数設定手段22aを高域周波数強調手段22内に設けてある。図で例えば、拡大率が1.1ならエンハンス量0.5、拡大率が1.2ならエンハンス量0.7というように、拡大率にもとづいて適応的にエンハンス量を制御することができる。
【0047】
また、高域周波数成分抽出手段21のHPFの特性は、画素変換の変換比を考慮したり、画素変換を理想特性に近づけるような特性を求めるのではなく、表示した結果としての画像のボケを感じ難くするのが目的なので、その周波数は表示デバイスの表示上限付近にするとよい効果が得られる。これより低いとリンギングなどの妨害が気になり、逆に高いと効果が少なくなる。
【0048】
したがって、出力クロック周波数から決まる周波数上限のナイキスト周波数より、表示装置の分解能が低い場合には、高域周波数成分抽出手段21に−1:2:−1なる係数のトランスバーサルHPF(BPF)を使用した方がよい結果となる。
【0049】
次にエンハンサ20内部に非線形特性の処理を設けた場合の構成及び動作について説明する。図11は非線形特性の処理を設けた場合のエンハンサを示す図である。図7と同じ回路素子には同じ符号を付けて説明は省略する。
【0050】
エンハンサ20aでは、高域周波数成分抽出手段21の出力と高域周波数強調手段22の入力の間に、非線形特性処理手段23が設けられている。
非線形特性処理手段23では、高域周波数成分抽出手段21の出力に対して非線形特性処理を施す。すなわち、高域周波数成分抽出手段21からの出力をIC22bでの加算時に、入力信号に含まれるノイズ成分も信号と一緒に強調してしまわないように、小振幅成分を除去する。
【0051】
さらに、大振幅信号を強調しても表示デバイスのダイナミックレンジを越えてしまっては、画素数が広がってしまったり、色がついてしまったり逆効果となってしまうこともあるので、大振幅信号の制限を行う。
【0052】
次に水平画素数変換と垂直画素数変換を両方行う場合の画素数変換装置について説明する。図12は水平画素数変換と垂直画素数変換を両方行う場合の画素数変換装置を示す図である。
【0053】
拡大補間手段10bは、水平画素数の直線補間を行う水平画素数変換手段11(水平方向のLPF)と、垂直画素数の直線補間を行う垂直画素数変換手段12(垂直方向のLPF)とから構成される。
【0054】
2次元エンハンサ20bは、3×3の2次元トランスバーサルHPF21−1(図2の係数を持つ)と、乗算器IC22b、加算器IC22a、で構成される。また、非線形特性処理手段23を設けても構わない。
【0055】
このように、水平画素数変換と垂直画素数変換を両方行う場合、水平と垂直の直線線形LPFで補間した後、2次元のエンハンサ20bを使用すれば非線形回路など1組のみですみ、また、視覚特性上も良好な画像とすることができる。
【0056】
次に帯域制限LPFとエンハンサとを共用する画素数変換装置について説明する。画素数変換では、縮小と拡大の両方の処理を行うことも多い。例えば、VGAの表示パネルに、標準テレビジョン信号と高品位テレビジョン信号を切替えて表示する場合は、原信号のフィールド当たりの有効走査線数は各々、約240本、約517本なので、VGAの垂直ドット数480に画素数変換すると、前者は拡大、後者は縮小になる。
【0057】
縮小の場合、画素数変換により信号の周波数が高くなり、サンプリングの折り返し妨害が発生するので、一般に画素数変換前にLPFで帯域制限をする。このLPFにはトランスバーサルフィルタを用いることが多いので構成がエンハンサと類似している。
【0058】
拡大と縮小は同時には行わない。したがって、画素数変換前の帯域制限LPFと、画素数変換後のエンハンサを共用することで、回路を削減できる、特に垂直フィルタをIC化する場合には、遅延に使用するラインメモリを共用することで回路規模の削減が可能になる。
【0059】
図13は帯域制限LPFとエンハンサとを共用する画素数変換装置の構成を示す図である。IC33aとIC33bはラインメモリ、IC33cとIC33dIC33e、IC32aは乗算器、IC33fとIC33g、IC32bは加算器である。
【0060】
画素変換装置3の回路素子の接続関係について説明する。スイッチSW1のa端子とスイッチSW2のb端子に画像信号が入力される。スイッチSW1のc端子は、ラインメモリIC33aの入力端子及び加算器IC33fの一方の入力端子に接続する。
【0061】
ラインメモリIC33aの出力端子は、乗算器IC33cの入力端子とラインメモリIC33bの入力端子に接続する。ラインメモリIC33bの出力端子は、加算器IC33fの他方の入力端子と接続する。
【0062】
加算器IC33fの出力端子は、スイッチSW3の端子aと乗算器IC33dの入力端子と接続する。乗算器IC33dの出力端子は、スイッチSW3のb端子と接続する。
【0063】
加算器IC33gの一方の入力端子は、乗算器IC33cの出力端子と接続し、他方の入力端子はスイッチSW3のc端子と接続する。
加算器IC33gの出力端子は乗算器IC33eの入力端子と接続し、乗算器IC33eの出力端子はスイッチSW4のc端子と接続する。
【0064】
スイッチSW4のa端子はスイッチSW2のa端子と接続し、スイッチSW2のc端子は画素数変換手段30の入力と接続する。画素数変換手段30の出力は、スイッチSW1のb端子と加算器IC32bの一方の入力端子と接続する。
【0065】
スイッチSW4のb端子は乗算器IC32aの入力端子と接続し、乗算器IC32aの出力端子は加算器IC32bの他方の入力端子に接続する。
次に動作について説明する。スイッチSW1〜スイッチSW4は縮小時に上方、拡大時に下方に切り替わる
縮小の場合、入力信号はまずラインメモリIC33a、33bを使用した1:2:1の垂直LPFに入り、その出力が画素数変換手段30に入力され、変換結果がそのまま出力される。縮小の場合はボケがないので、エンハンス制御は必要ない。
【0066】
拡大の場合は、入力信号はまず、画素数変換手段30に入力され、変換結果はラインメモリIC33a、33bを使用した−1:2:−1の垂直HPFに入り、その出力をエンハンスする。
【0067】
拡大の場合は、入力の帯域制限LPFは必要ない。このような動作でラインメモリIC33a、33b及びフィルタ加算部分は共用となっているので、1組の回路で2回路分の処理を行えることになる。
【0068】
特にラインメモリIC33a、33bは、例えば8ビットのHDTV信号にRGB3chの処理を行う場合には、1回路当たり、90kビット(1920ドット*2ライン*8ビット*3ch)となる。したがって、共用しない場合と比較して、回路規模や消費電力などの削減効果を高めることが可能になる。
【0069】
以上説明したように、本発明の画素数変換装置1は、テレビなどの画素数変換に対し、拡大時に出力をエンハンスしてボケを少なくする構成とした。また、本発明の画素数変換装置3では、縮小用の入力の帯域制限のLPF及び拡大用のエンハンサを共用する構成とした。これにより、回路削減が可能になる。この場合、特に垂直のラインメモリの削減効果が大きい。
【0070】
なお、上記の説明では、ディジタル処理での信号遅延については省略しているが、回路規模などは信号遅延を考慮した場合の回路規模とほぼ同様である。
【0071】
【発明の効果】
以上説明したように、本発明の画素数変換装置は、画像信号を拡大補間した後に、高域周波数特性を拡大率に応じて変化させた高域周波数成分を加算して、高域周波数を強調して出力する構成とした。これにより、画素数変換時の画質の向上を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の画素数変換装置の原理図である。
【図2】2次元トランスバーサル・ハイパスフィルタの係数を示す図である。
【図3】10:11の場合のコサインロールオフ補間LPFの周波数特性を示す図である。
【図4】10:11の場合のコサインロールオフ補間LPFの係数のテ−ブルを示す図である。
【図5】10:11の場合のコサインロールオフ補間LPFの全体ブロック図である。
【図6】補間フィルタの波形応答を示す図である。(A)は画素数変換前の波形応答の図、(B)は画素数変換前の波形応答に補間したサンプル点を示した図、(C)は画素数変換後の波形応答の図である。
【図7】エンハンサの構成を示す図である。
【図8】10:11の場合の本発明の周波数特性を示す図である。
【図9】10:11の場合の本発明の波形応答を示す図である。
【図10】拡大率に応じてエンハンス量を制御する場合の本発明の構成を示す図である。
【図11】非線形特性の処理を設けた場合のエンハンサを示す図である。
【図12】水平画素数変換と垂直画素数変換を両方行う場合の画素数変換装置を示す図である。
【図13】帯域制限LPFとエンハンサとを共用する画素数変換装置の構成を示す図である。
【符号の説明】
1……画素数変換装置、10……拡大補間手段、20……エンハンサ、21……高域周波数成分抽出手段、22……高域周波数強調手段、I……画像信号、Im……拡大補間画像信号、Ia……出力信号。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pixel number conversion device, and more particularly to a pixel number conversion device that converts the number of pixels of an image signal.
[0002]
[Prior art]
The TV screen has 483 effective scanning lines in the case of a standard television signal, and 1035 effective scanning lines in the case of a high-definition television signal.
[0003]
Therefore, when the standard television signal is displayed on the television monitor for the high-definition television signal, the number of scanning lines is converted to 7:15.
When a standard television signal is displayed on a fixed single display pixel number such as a liquid crystal display, the number of pixels is 800 × 600 for SVGA (Super Video Graphics Array), so the scanning line is approximately 4: 5. Is converted and displayed.
[0004]
Furthermore, when the television signal is enlarged by a little less than 10%, which is necessary for slightly overscan display on a liquid crystal display, or when a personal computer signal is displayed on a CRT with overscan display, the image is out of the screen. In the case of reducing about 10% necessary for preventing the protrusion, the conversion is performed at a ratio of 10:11 or 10: 9.
[0005]
When importance is attached to image quality in such scanning line number conversion, interpolation is generally performed with an interpolation filter that approximates sin (x) / x of the interpolation function.
[0006]
[Problems to be solved by the invention]
However, in contrast to the conventional conversion of the number of scanning lines (hereinafter referred to as pixel number conversion) as described above, the number of scanning lines of the input original signal is smaller at the time of enlargement conversion than the number of scanning lines for display. Therefore, the number of pixels must be increased. For this reason, there has been a problem that it looks blurred as compared with the original signal of the display device.
[0007]
In addition, even if an ideal interpolation filter is used, there is a problem in that image quality deteriorates because information finer than the information of the original image cannot be created by interpolation.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide a pixel number conversion device that improves image quality at the time of pixel number conversion.
[0009]
[Means for Solving the Problems]
In the present invention, in order to solve the above-described problem, in a pixel number conversion device that converts the number of pixels of an image signal, a pixel number conversion unit that performs reduction conversion or enlargement conversion of the number of pixels, and a line memory at the time of the reduction conversion A low-pass filter that limits the band of the image signal, an enhancer that shares the line memory during the expansion conversion, and emphasizes a high-frequency component of the image signal, and the low-pass filter and the enhancer A switch that switches according to the reduction conversion or the enlargement conversion, and the enhancer performs a high-pass filtering process to extract a high-frequency component from the enlarged image signal; And high frequency emphasis means for adding high frequency components whose high frequency characteristics are changed in accordance with the enlargement ratio. Pixel number converter.
[0010]
Here, the enlargement interpolation means enlarges the image signal to generate an enlargement interpolation image signal. The high frequency component extraction means extracts a high frequency component from the enlarged interpolation image signal. The high-frequency emphasis unit adds a high-frequency component obtained by changing the high-frequency characteristics according to the enlargement ratio to the enlarged interpolated image signal, and emphasizes and outputs the high-frequency.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a principle diagram of a pixel number conversion apparatus according to the present invention. The pixel number conversion apparatus 1 performs enlargement conversion of the number of pixels of the image signal.
[0012]
The pixel number conversion apparatus 1 includes an enlargement interpolation unit 10 and an enhancer 20. The enhancer 20 includes a high frequency component extracting unit 21 and a high frequency emphasizing unit 22.
[0013]
The enlargement interpolation means 10 is a low-pass filter (hereinafter referred to as LPF), and enlarges and interpolates an input image signal I based on the enlargement ratio to generate an enlargement interpolation image signal Im.
[0014]
The high-frequency component extraction unit 21 performs high-pass filtering to extract a high-frequency component from the enlarged interpolation image signal Im.
The high frequency region emphasizing unit 22 adds a high frequency component obtained by changing the high frequency characteristics according to the enlargement ratio to the enlarged interpolated image signal Im. Then, the high frequency is emphasized and the converted image signal Ia is output.
[0015]
Here, when the high-frequency emphasis unit 22 emphasizes the high-frequency in two dimensions, the high-frequency component extraction unit 21 includes a two-dimensional transversal high-pass filter. The coefficients at this time are shown in FIG.
[0016]
As described above, the pixel number conversion apparatus 1 according to the present invention is configured to include the enhancer 20 including the high-frequency component extraction unit 21 and the high-frequency emphasis unit 22 at the output of the enlargement interpolation unit 10.
[0017]
Then, the high frequency component is added to the enlarged interpolated image signal Im converted in number of pixels, and the high frequency is emphasized according to the enlargement ratio, thereby suppressing image blur. As a result, the image quality can be improved.
[0018]
Next, conversion of the number of pixels when an LPF having a cosine roll-off characteristic is used as a finite response filter of the interpolation function sin (x) / x, for example, when the ratio of the number of pixels after conversion is 10:11 Will be described.
[0019]
Consider a cosine roll-off interpolation LPF that is processed by the least common multiple clock fm of the input signal clock fi and the output signal clock fo and cuts off fi / 2.
FIG. 3 is a diagram showing frequency characteristics of the cosine roll-off interpolation LPF in the case of 10:11. The vertical axis represents gain (| A |) and the horizontal axis represents frequency (fi × 10).
[0020]
FIG. 4 is a diagram showing a table of coefficients of the cosine roll-off interpolation LPF in the case of 10:11. The coefficient Cn (n = 0 to 20) of the table t1 shows only half from the center, and is scaled by 64 times assuming an actual circuit for integer processing, and then rounded at the integer part.
[0021]
FIG. 5 is an overall block diagram of the cosine roll-off interpolation LPF in the case of 10:11. In the figure, IC1a to IC4a and IC11a are D flip-flops, IC5a to IC8a are 2-input 1-output multipliers, IC9a is a 4-input 1-output adder, SW1a to SW4a are switches for selecting a coefficient Cn, and IC10a is switch-switching This is an hex counter for control.
[0022]
The coefficient Cn is for an interpolation filter (operated by fm) (not shown). The IC 1a is a D flip-flop for timing adjustment.
Next, the connection relationship of each circuit element of the cosine roll-off interpolation LPF 100a will be described. IC1a to IC4a are serially connected. The image signal before conversion is input to the D terminal of the IC 1a. The Q terminal of IC1a and the D terminal of IC2a are connected, the Q terminal of IC2a and the D terminal of IC3a are connected, and the Q terminal of IC3a and the D terminal of IC4a are connected. An input clock fi synchronized with the image signal before conversion is input to the clock terminals of IC1a to IC4a.
[0023]
On the other hand, SW1a is a switch for selecting one coefficient from the coefficients of C12 to C20, SW2a is a switch for selecting one coefficient from the coefficients of C1 to C11, and SW3a is one of the coefficients of C0 to C10. A switch for selecting a coefficient, SW4a is a switch for selecting one coefficient from the coefficients C11 to C20.
[0024]
Each Q terminal of IC1a-IC4a is connected with one input terminal of IC5a-IC8a. The other input terminals of IC5a to IC8a are connected to switch terminals of SW1a to SW4a.
[0025]
An output clock fo synchronized with the converted image signal, that is, (11/10) × fi, is input to the clock terminals of the IC 10a and the IC 11a.
The four output terminals of the IC 10a are connected to the switch switching control terminals SW1a to SW4a, respectively. The four input terminals of IC9a are connected to the output terminals of IC5a to IC8a, respectively, and the output terminal of IC9a is connected to the D terminal of IC11a. Then, the IC 11a outputs the converted image signal in which the number of pixels is converted.
[0026]
In this block diagram, the frequency relationship is fo = (11/10) × fi, fm = 11 × fi. The coefficient Cn is for an interpolation filter operating at fm, and in reality, only one sample is included in 11 samples. Therefore, only C11 + C0 + C11, C10 + C1 + C12, C20 + C9 + C2 + C13,... The output may be output as fo.
[0027]
In the pixel number expansion conversion such as 10:11 as described above, since the number of pixels must be increased by interpolation from the input original signal, it is more blurred than the original signal of the display device. It looks and the image quality deteriorates.
[0028]
Next, the deterioration in image quality will be described from the waveform response. In order to simplify the description, the interpolation filter will be described using an example of linear interpolation instead of cosine roll-off.
[0029]
FIG. 6 is a diagram showing the waveform response of the interpolation filter. (A) is a waveform response before pixel number conversion, (B) is a diagram showing sample points interpolated in the waveform response before pixel number conversion, and (C) is a waveform response after pixel number conversion. . The vertical axis is amplitude, and the horizontal axis is time.
[0030]
In (A), white circles in the figure indicate sample points of the original signal S. In addition, the rising slope of the original signal S is Sa.
In (B), the black circles in the figure are sample points when 11 times the sample points from the sample points (white circles) of the original signal S are obtained by interpolation calculation, and the square marks are 1 of the sample points (black circles). Sample points of / 10 are shown.
[0031]
(C) shows an enlarged signal S-1 obtained by extending the sampling points (square marks) of (B) to the sampling period of the original signal S. The rising slope of the enlarged signal S-1 is Sb.
[0032]
As shown in the figure, the rising slope Sa of the original signal S becomes the slope Sb after enlargement, so that the rising slope becomes small and the image appears visually blurred. This is more conspicuous as the enlargement ratio is larger.
[0033]
Therefore, the pixel number conversion apparatus 1 of the present invention enhances the output signal after enlargement interpolation to make the image blurring at the time of enlargement visually inconspicuous.
Next, the enhancer 20 will be described. FIG. 7 is a diagram showing a configuration of the enhancer 20. The enhancer 20 includes a high frequency component extracting unit 21 and a high frequency emphasizing unit 22.
[0034]
IC 21a and IC 21b are D flip-flops, IC 21c and IC 21d are multipliers, and IC 21e is a 3-input 1-output adder. IC 22a is a multiplier, and IC 22b is a 2-input 1-output adder.
[0035]
The connection relationship of circuit elements will be described. The enlarged interpolation image signal Im output from the enlargement interpolation means 10 is input to the D terminal of the IC 21a. The Q terminal of IC 21a is connected to the D terminal of IC 21b, the input terminal of IC 21c, and the input terminal of IC 22b. Also, an output clock fo synchronized with the converted image signal is input to the clock terminals of the ICs 21a and 21b.
[0036]
The three input terminals of the IC 21e are connected to the D terminal of the IC 21a, the output terminal of the IC 21c, and the Q terminal of the IC 21b, respectively. And it adds with ratio of -1: 2: -1 with respect to each output.
[0037]
The output terminal of the IC 21e is connected to the input terminal of the IC 21d, and the output terminal of the IC 21d is connected to the input terminal of the IC 22a. The output terminal of the IC 22a is connected to the input terminal of the IC 22b.
[0038]
In this way, the enhancer 20 that operates with the fo clock is installed in the output (enlarged interpolation image signal Im) of the pixel number conversion of the linear interpolation. Then, the enhancer 20 takes out the high frequency component with the HPF of −1: 2: −1, and adds an appropriate amount thereof (according to the enlargement ratio) to the enlarged interpolated image signal Im.
[0039]
FIG. 8 is a diagram showing frequency characteristics of the present invention in the case of 10:11. The vertical axis represents gain (| A |), and the horizontal axis represents frequency (fi × 10). As can be seen from the characteristics, the midrange of the pass band is raised compared to the frequency characteristics of the cosine roll-off in FIG.
[0040]
Next, this will be explained with a waveform response. FIG. 9 is a diagram showing the waveform response of the present invention in the case of 10:11. The vertical axis is amplitude, and the horizontal axis is time.
The sample points obtained by the interpolation calculation are indicated by square marks, and the output through the enhancer 20 is indicated by black square marks.
[0041]
Here, the values of the sample points (square marks) obtained by the interpolation calculation are 20, 20 (s), 20 (t), 65 (u), 75 (v), 75, 75.
The output of the sample position is ((−1 * s + 2 * t−1 * u) / 4) * 0.5 by the processing in the high frequency component extraction means 21 of the enhancer 20 shown in FIG.
[0042]
Thus, when the value of each sample position is calculated, it becomes 0 (s), -5.6 (t), 4.4 (u), 1.3 (v), 0.
Then, the value of the output through the enhancer 20 (black square mark) is added to add 20, 20 (s), 14.4 (t), 69.4 (u), 76.3 (v ), 75, 75.
[0043]
Compared with FIG. 6, it can be seen that the rising slope Sb before enhancement becomes the slope Sc after enhancement, and the rising slope rises and approaches the slope Sa of the original signal. Therefore, the visual blur is improved.
[0044]
Next, a case where the enhancement amount is adaptively controlled according to the enlargement ratio will be described. The degree to which the slope of the rising edge of the original signal becomes smaller after enlargement and appears visually blurred becomes larger as the enlargement ratio increases.
[0045]
Therefore, the effect can be further enhanced by increasing the enhancement amount (high frequency enhancement amount) in conjunction with the enlargement ratio. FIG. 10 is a diagram showing the configuration of the present invention when the enhancement amount is controlled according to the enlargement ratio.
[0046]
For the circuit described with reference to FIG. 7, a coefficient setting unit 22 a is newly provided in the high frequency emphasizing unit 22. In the figure, for example, the enhancement amount can be controlled adaptively based on the enlargement rate, such as an enhancement amount of 0.5 if the enlargement rate is 1.1, and an enhancement amount of 0.7 if the enlargement rate is 1.2.
[0047]
Further, the HPF characteristics of the high frequency component extraction means 21 are not determined considering the conversion ratio of the pixel conversion or the characteristics that make the pixel conversion close to the ideal characteristics, but the blurring of the image as a result of the display is obtained. Since the purpose is to make it difficult to feel, it is advantageous that the frequency be close to the display upper limit of the display device. If it is lower than this, interference such as ringing is worrisome. Conversely, if it is higher, the effect is reduced.
[0048]
Therefore, when the resolution of the display device is lower than the upper limit Nyquist frequency determined from the output clock frequency, a transversal HPF (BPF) having a coefficient of -1: 2: -1 is used for the high frequency component extraction means 21. Better results.
[0049]
Next, the configuration and operation when nonlinear characteristic processing is provided inside the enhancer 20 will be described. FIG. 11 is a diagram showing an enhancer in the case where processing for nonlinear characteristics is provided. The same circuit elements as those in FIG.
[0050]
In the enhancer 20a, a non-linear characteristic processing unit 23 is provided between the output of the high frequency component extraction unit 21 and the input of the high frequency emphasizing unit 22.
The nonlinear characteristic processing means 23 performs nonlinear characteristic processing on the output of the high frequency component extraction means 21. That is, when the output from the high frequency component extraction means 21 is added by the IC 22b, the small amplitude component is removed so that the noise component included in the input signal is not enhanced together with the signal.
[0051]
Furthermore, even if a large amplitude signal is emphasized, if the display device exceeds the dynamic range of the display device, the number of pixels may increase, or the color may become colored, which may have an adverse effect. Make restrictions.
[0052]
Next, a description will be given of a pixel number conversion apparatus that performs both horizontal pixel number conversion and vertical pixel number conversion. FIG. 12 is a diagram showing a pixel number conversion apparatus when both horizontal pixel number conversion and vertical pixel number conversion are performed.
[0053]
The expansion interpolation unit 10b includes a horizontal pixel number conversion unit 11 (LPF in the horizontal direction) that performs linear interpolation of the number of horizontal pixels, and a vertical pixel number conversion unit 12 (LPF in the vertical direction) that performs linear interpolation of the number of vertical pixels. Composed.
[0054]
The two-dimensional enhancer 20b includes a 3 × 3 two-dimensional transversal HPF 21-1 (having the coefficients shown in FIG. 2), a multiplier IC 22b, and an adder IC 22a. Moreover, you may provide the nonlinear characteristic processing means 23. FIG.
[0055]
As described above, when both the horizontal pixel number conversion and the vertical pixel number conversion are performed, after interpolation with the horizontal and vertical linear LPFs, only one set such as a non-linear circuit is required if the two-dimensional enhancer 20b is used. An image with good visual characteristics can be obtained.
[0056]
Next, a description will be given of a pixel number conversion apparatus that shares a band-limited LPF and an enhancer. In the pixel number conversion, both reduction and enlargement processes are often performed. For example, when a standard television signal and a high-definition television signal are switched and displayed on a VGA display panel, the number of effective scanning lines per field of the original signal is about 240 and about 517, respectively. When the number of pixels is converted to the number of vertical dots 480, the former is enlarged and the latter is reduced.
[0057]
In the case of reduction, since the frequency of the signal is increased by the conversion of the number of pixels and the interference of sampling aliasing occurs, the band is generally limited by the LPF before the conversion of the number of pixels. Since this LPF often uses a transversal filter, the configuration is similar to that of an enhancer.
[0058]
Do not zoom in and out at the same time. Therefore, by sharing the band-limited LPF before the pixel number conversion and the enhancer after the pixel number conversion, the circuit can be reduced. In particular, when the vertical filter is made into an IC, the line memory used for the delay is shared. Thus, the circuit scale can be reduced.
[0059]
FIG. 13 is a diagram illustrating a configuration of a pixel number conversion apparatus that shares a band-limited LPF and an enhancer. IC33a and IC33b are line memories, IC33c and IC33dIC33e, IC32a is a multiplier, IC33f and IC33g, and IC32b are adders.
[0060]
A connection relationship of circuit elements of the pixel conversion device 3 will be described. An image signal is input to the a terminal of the switch SW1 and the b terminal of the switch SW2. The c terminal of the switch SW1 is connected to the input terminal of the line memory IC 33a and one input terminal of the adder IC 33f.
[0061]
The output terminal of the line memory IC 33a is connected to the input terminal of the multiplier IC 33c and the input terminal of the line memory IC 33b. The output terminal of the line memory IC 33b is connected to the other input terminal of the adder IC 33f.
[0062]
The output terminal of the adder IC33f is connected to the terminal a of the switch SW3 and the input terminal of the multiplier IC33d. The output terminal of the multiplier IC 33d is connected to the b terminal of the switch SW3.
[0063]
One input terminal of the adder IC33g is connected to the output terminal of the multiplier IC33c, and the other input terminal is connected to the c terminal of the switch SW3.
The output terminal of the adder IC33g is connected to the input terminal of the multiplier IC33e, and the output terminal of the multiplier IC33e is connected to the c terminal of the switch SW4.
[0064]
The a terminal of the switch SW4 is connected to the a terminal of the switch SW2, and the c terminal of the switch SW2 is connected to the input of the pixel number conversion means 30. The output of the pixel number conversion means 30 is connected to the b terminal of the switch SW1 and one input terminal of the adder IC 32b.
[0065]
The b terminal of the switch SW4 is connected to the input terminal of the multiplier IC 32a, and the output terminal of the multiplier IC 32a is connected to the other input terminal of the adder IC 32b.
Next, the operation will be described. In the case of reduction in which the switches SW1 to SW4 are switched upward at the time of reduction and downward at the time of enlargement, the input signal first enters a 1: 2: 1 vertical LPF using the line memory ICs 33a and 33b, and the output thereof is the pixel number conversion means 30. The conversion result is output as it is. In the case of reduction, there is no blur, so enhancement control is not necessary.
[0066]
In the case of enlargement, the input signal is first input to the pixel number conversion means 30, and the conversion result enters the -1: 2: -1 vertical HPF using the line memory ICs 33a and 33b, and the output is enhanced.
[0067]
In the case of enlargement, an input band-limited LPF is not necessary. With such an operation, the line memory ICs 33a and 33b and the filter addition portion are shared, so that processing for two circuits can be performed with one set of circuits.
[0068]
In particular, the line memory ICs 33a and 33b have 90k bits (1920 dots * 2 lines * 8 bits * 3ch) per circuit when RGB3ch processing is performed on, for example, an 8-bit HDTV signal. Therefore, it is possible to increase the effect of reducing the circuit scale, power consumption, and the like as compared with the case of not sharing.
[0069]
As described above, the pixel number conversion apparatus 1 according to the present invention is configured to enhance the output at the time of enlargement and reduce blurring with respect to the pixel number conversion of a television or the like. Further, the pixel number conversion device 3 of the present invention is configured to share the LPF for limiting the bandwidth of the input for reduction and the enhancer for enlargement. Thereby, the circuit can be reduced. In this case, the effect of reducing the vertical line memory is particularly great.
[0070]
In the above description, the signal delay in the digital processing is omitted, but the circuit scale and the like are almost the same as the circuit scale in consideration of the signal delay.
[0071]
【The invention's effect】
As described above, the pixel number conversion device of the present invention emphasizes the high-frequency by adding the high-frequency components whose high-frequency characteristics are changed according to the enlargement ratio after the image signal is enlarged and interpolated. Output. As a result, it is possible to improve the image quality when converting the number of pixels.
[Brief description of the drawings]
FIG. 1 is a principle diagram of a pixel number conversion apparatus according to the present invention.
FIG. 2 is a diagram illustrating coefficients of a two-dimensional transversal high-pass filter.
FIG. 3 is a diagram illustrating frequency characteristics of a cosine roll-off interpolation LPF in the case of 10:11.
FIG. 4 is a diagram showing a table of coefficients of a cosine roll-off interpolation LPF in the case of 10:11.
FIG. 5 is an overall block diagram of a cosine roll-off interpolation LPF in the case of 10:11.
FIG. 6 is a diagram illustrating a waveform response of an interpolation filter. (A) is a waveform response before pixel number conversion, (B) is a diagram showing sample points interpolated in the waveform response before pixel number conversion, and (C) is a waveform response after pixel number conversion. .
FIG. 7 is a diagram illustrating a configuration of an enhancer.
FIG. 8 is a diagram showing frequency characteristics of the present invention in the case of 10:11.
FIG. 9 is a diagram showing a waveform response of the present invention in the case of 10:11.
FIG. 10 is a diagram showing a configuration of the present invention when the enhancement amount is controlled in accordance with the enlargement ratio.
FIG. 11 is a diagram illustrating an enhancer in the case where a process for nonlinear characteristics is provided.
FIG. 12 is a diagram illustrating a pixel number conversion apparatus when both horizontal pixel number conversion and vertical pixel number conversion are performed.
FIG. 13 is a diagram illustrating a configuration of a pixel number conversion apparatus that shares a band-limited LPF and an enhancer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Pixel number conversion apparatus, 10 ... Expansion interpolation means, 20 ... Enhancer, 21 ... High frequency component extraction means, 22 ... High frequency enhancement means, I ... Image signal, Im ... Expansion interpolation Image signal, Ia: Output signal.

Claims (5)

画像信号の画素数の変換を行う画素数変換装置において、In a pixel number conversion device that converts the number of pixels of an image signal,
前記画素数の縮小変換または拡大変換を行う画素数変換手段と、A pixel number converting means for performing reduction conversion or enlargement conversion of the number of pixels;
前記縮小変換時、ラインメモリを用いて、前記画像信号の帯域制限を行うローパスフィルタと、A low-pass filter that limits the band of the image signal using a line memory during the reduction conversion;
前記拡大変換時、前記ラインメモリを共用して、前記画像信号の高域周波数成分を強調する、エンハンサと、An enhancer that emphasizes high frequency components of the image signal by sharing the line memory during the enlargement conversion;
前記ローパスフィルタと前記エンハンサを、前記縮小変換または前記拡大変換に応じて切り換えるスイッチと、A switch for switching the low-pass filter and the enhancer according to the reduction conversion or the enlargement conversion;
を有し、Have
前記エンハンサはハイパスフィルタリング処理を行って、拡大された画像信号から高域周波数成分を抽出する高域周波数成分抽出手段と、The enhancer performs high-pass filtering processing, and extracts a high frequency component from the enlarged image signal;
高域周波数特性を拡大率に応じて変化させた高域周波数成分を加算する高域周波数強調手段を有するHas high frequency emphasis means that adds high frequency components whose high frequency characteristics are changed according to the magnification ratio
ことを特徴とする画素数変換装置。A pixel number conversion device characterized by the above.
前記高域周波数成分抽出手段は、係数が−1:2:−1のトランスバーサル・ハイパスフィルタであることを特徴とする請求項1記載の画素数変換装置。  2. The pixel number conversion device according to claim 1, wherein the high frequency component extraction means is a transversal high pass filter having a coefficient of -1: 2: -1. 前記高域周波数成分を非線形処理する非線形処理手段をさらに有することを特徴とする請求項1記載の画素数変換装置。  2. The pixel number conversion apparatus according to claim 1, further comprising nonlinear processing means for nonlinearly processing the high frequency components. 前記高域周波数成分抽出手段は、2次元トランスバーサル・ハイパスフィルタであることを特徴とする請求項1記載の画素数変換装置。  2. The pixel number conversion apparatus according to claim 1, wherein the high-frequency component extraction means is a two-dimensional transversal high-pass filter. 前記高域周波数強調手段は、2次元で前記高域周波数の強調を行うことを特徴とする請求項4記載の画素数変換装置。  5. The pixel number conversion apparatus according to claim 4, wherein the high-frequency emphasis means enhances the high-frequency in two dimensions.
JP31251698A 1998-11-02 1998-11-02 Pixel number converter Expired - Fee Related JP4062793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31251698A JP4062793B2 (en) 1998-11-02 1998-11-02 Pixel number converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31251698A JP4062793B2 (en) 1998-11-02 1998-11-02 Pixel number converter

Publications (2)

Publication Number Publication Date
JP2000137469A JP2000137469A (en) 2000-05-16
JP4062793B2 true JP4062793B2 (en) 2008-03-19

Family

ID=18030175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31251698A Expired - Fee Related JP4062793B2 (en) 1998-11-02 1998-11-02 Pixel number converter

Country Status (1)

Country Link
JP (1) JP4062793B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781050B1 (en) 2005-02-22 2006-05-31 三菱電機株式会社 Image processing apparatus, image processing method, and image display apparatus
JP5049703B2 (en) 2007-08-28 2012-10-17 株式会社日立製作所 Image display device, image processing circuit and method thereof
KR101614337B1 (en) 2008-12-19 2016-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving electronic device
JP5267794B2 (en) * 2008-12-26 2013-08-21 株式会社リコー Image processing apparatus and in-vehicle camera apparatus
EP2394263B1 (en) 2009-02-06 2021-05-05 Semiconductor Energy Laboratory Co, Ltd. Method for driving display device
JP5247628B2 (en) * 2009-08-24 2013-07-24 三菱電機株式会社 Image processing apparatus and method, and image display apparatus and method
JP5247627B2 (en) * 2009-08-24 2013-07-24 三菱電機株式会社 Image processing apparatus and method, and image display apparatus
JP5247633B2 (en) * 2009-08-27 2013-07-24 三菱電機株式会社 Image processing apparatus and method, and image display apparatus and method
JP5383385B2 (en) * 2009-08-27 2014-01-08 三菱電機株式会社 Image processing apparatus and method, and image display apparatus and method
JP5247632B2 (en) * 2009-08-27 2013-07-24 三菱電機株式会社 Image processing apparatus and method, and image display apparatus and method
JP5247634B2 (en) * 2009-08-27 2013-07-24 三菱電機株式会社 Image processing apparatus and method, and image display apparatus and method
JP5736652B2 (en) * 2010-03-09 2015-06-17 セイコーエプソン株式会社 Image display device and image display method
WO2011132235A1 (en) * 2010-04-23 2011-10-27 Necディスプレイソリューションズ株式会社 Display device, display system, displaying method, and program
US9014502B2 (en) * 2011-03-15 2015-04-21 Sharp Kabushiki Kaisha Signal processing device, control program and integrated circuit

Also Published As

Publication number Publication date
JP2000137469A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JP4062793B2 (en) Pixel number converter
US7782401B1 (en) Method and system for digital image scaling with sharpness enhancement and transient improvement
EP1307056B1 (en) Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus
JP3418558B2 (en) Scanning line conversion device and flicker removal device
JP2603813B2 (en) Progressive scanning video signal processor
US5329317A (en) Adaptive field/frame filter for interlaced video signals
KR970004198B1 (en) Television signal processing system
US5894330A (en) Adaptive anti-flicker method for VGA to TV data conversion
JPH0773308A (en) Digital image processor
JPH05284388A (en) Device for changing high-frequency response characteristic of video signal
JPH09200578A (en) Inter-line flicker elimination device by nonlinear transfer function
JP2006524463A (en) Combination of digital signal sampling rate conversion and gain controlled filtering
JP2006217385A (en) Television image processor
JPH11289476A (en) Contour emphasis circuit
JPH10511530A (en) Data filtering in television receivers
US6424384B1 (en) Method and apparatus for improved signal filtering
JP2006030352A (en) Liquid crystal display device
JPH1098694A (en) Method and circuit for converting image signal
JP4024643B2 (en) Image signal processing device
JPH0670288A (en) Signal processing method for television signal
JP3162283B2 (en) Scanning line conversion device and flicker removal device
JP2959475B2 (en) Flicker reduction circuit
JP3894379B2 (en) Flicker remover
JPH08335062A (en) Scanning type converting method, scanning type converting device, and image display device
JPH11331785A (en) Device for converting number of pixels

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees