JP4056373B2

JP4056373B2 - Optical input break detection circuit

Info

Publication number: JP4056373B2
Application number: JP2002349422A
Authority: JP
Inventors: 稔岡本
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2002-12-02
Filing date: 2002-12-02
Publication date: 2008-03-05
Anticipated expiration: 2022-12-02
Also published as: JP2004186849A

Description

【０００１】
【発明の属する技術分野】
本発明は、光信号伝送システムにおける光信号の遮断を迅速に検出できる光入力断検出回路に関する。
【０００２】
【従来の技術】
従来のこの種の光入力断検出回路としては図１０に示されるような回路が知られている（例えば、特開平９−１３０３３０参照）。この光入力断検出回路は光受信機におけるものであって、受光素子２１にて受光された光信号は電流信号に変換された後、プリアンプ２２により電圧信号に変換される。この電圧信号はメインアンプ２３により一定の倍率で増幅された後、リミッタ２４で一定の振幅を持つ電圧信号に増幅される。リミッタ２４の出力信号は識別再生回路２５によって識別されてデータ信号とクロック信号として出力される。
【０００３】
一方、メインアンプ２３の出力の一部は可変増幅器３３に入力されて増幅され、ピーク検波器２８にてその振幅値が検出される。検出されたピーク検波電圧はコンパレータ２９に入力され、直流電源３２によって与えられる閾値電圧と比較される。その結果、閾値電圧に満たない場合には光信号が遮断されているとしてアラーム信号が出力される。
【０００４】
ところで、光信号が急に遮断された場合、ピーク検波器２８の出力電圧は、遮断される前のメインアンプ２３の出力から、コンデンサ２７の容量値とコンパレータ２９の入力抵抗との積で定まる時定数にしたがって減少するので、コンパレータ２９のアラーム信号の出力はコンデンサ２７の放電時間に依存して遅れる。したがって、光入力が遮断される以前の光入力が大きい場合、光が遮断されてから，それを告げるアラーム信号が出力されるまでに時間がかかることになる。
【０００５】
図１１は図１０の回路において、大きな光入力信号が急に遮断された場合の各部の出力波形を示している。図１１において、時刻ｔｎ１が遮断された時刻を示す。いま、可変増幅器３３が設けられていないとした場合、ピーク検波器２８への入力信号（図１１（Ｂ））は、遮断前の光入力信号（図１１（Ａ））に比例して大きくなり、ピーク検波器２８の出力（図１１（Ｃ））も同様に大きくなる。振幅VAは可変増幅器３３がない場合の入力振幅であって、ピーク検波器２８によってピーク検波され振幅VAの電圧信号が出力される。
【０００６】
図１１（Ｃ）において，振幅VAの電圧によって蓄えられた電荷が時刻tｎ1から放電され始める。ピーク検波器２８の出力がコンパレータ２９の閾値レベルVTHまで減少する時間は、コンパレータ２９の入力抵抗とコンデンサ２７の容量値の積によって定まり、結局、アラーム信号は時刻ｔｎ２になるまで出力されないことになる。
【０００７】
そこで、電流検出器３１を受光素子２１と直流電圧源３０の間に接続し、電流検出器３１によって受光素子２１で変換された電流信号を検出し、その検出電圧により可変増幅器３３の増幅率を光入力信号量に反比例するように制御する。図１１（Ｂ）に示すように、ピーク検波器２８の入力信号の振幅がVAより小さいVBになるように制御すると、ピーク検波器２８の出力が閾値レベルVTHまで減少する時刻はｔｎ３となる。この結果、アラーム信号は、図１１（Ｄ）に示すように時刻ｔｎ３で出力されるので、入力振幅が制御されない場合と比べて大幅（ｔｎ２−ｔｎ３）に短縮される。
【０００８】
【特許文献１】
特開平９−１３０３３０（第１−第４頁、図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の光入力断検出回路では、受光素子で変換された電流信号を電流検出器によって検出し、その検出電流により可変増幅器の増幅率を光入力信号量に反比例するように制御するので、光入力信号量が小さい場合には、アラーム信号の検出時間は、制御しない構成と比較して大きくなるという第１の問題点がある。
【００１０】
また、受光素子と直流電源の間に電流検出器を接続するように構成されているので、光受信回路としての規模を大きくするという第２の問題点がある。
【００１１】
更に、数μＡから数ｍＡまでの広範囲な電流を検出するためには、精度の良い電流検出器が必要となるという第３の問題点もある。
【００１２】
本発明の第１の目的は、光入力信号量の多少に関わらず検出時間の安定したアラーム信号を出力する光入力断回路を提供することにある。
【００１３】
本発明の第２の目的は、小規模の光受信回路を実現できる小型の光入力断検出回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決する本発明の光入力断検出回路は、光入力信号から得られる電圧信号を増幅するリミット増幅器の出力と入力に２つの異なる閾値レベルを持った第１コンパレータと第２コンパレータを設け、光入力信号量が多い場合は第２コンパレータの出力信号、光入力信号量が少ない場合は第１コンパレータの出力信号を選択回路で選択しアラーム信号として外部へ出力することとする。
【００１５】
このような構成により、本発明は、信号量の多い光入力信号が遮断した場合はより早く閾値レベルに減少する第２コンパレータの出力信号を選択することにより、一方、信号量の少ない光入力信号が遮断した場合は認識可能な第１コンパレータの出力信号を選択することによって、光入力信号量の多少に関わらず光入力断検出時間を大幅に削減した光入力断検出回路が得られるようになる。後者の場合、第１コンパレータの出力信号自体の振幅が小さいので、閾値レベルへの減少は短時間となる。
【００１６】
本発明の光入力断検出回路は、光入力信号量に応じた電流信号を出力する受光素子（図１の１）と、受光素子に接続され電流信号を電圧信号に変換する前置増幅器（図１の２）と、前置増幅器の出力信号を所望の振幅に増幅するリミット増幅器（図１の３）と、リミット増幅器の出力差動信号を合成する折返し回路（図１の４）と、折返し回路の出力信号から平均値電圧を抽出する第１平均電圧生成回路（図１の５）と、第１平均電圧生成回路からの出力信号が第１設定レベル以下に低下したことを検出する第１コンパレータ（図１の７）と、前置増幅器の出力信号の平均値電圧を抽出する第２平均電圧生成回路（図１の６）と、第２平均電圧生成回路からの出力信号が第２設定レベル以下に低下したことを検出する第２コンパレータ（図１の８）と、第２コンパレータからの逆相信号を保持する電圧保持回路（図１の９）と、第１コンパレータからの出力と第２コンパレータからの出力を入力とし、電圧保持回路の出力信号を選択信号とした選択回路（図１の１０）とを備え、選択回路は光入力信号の量が多い場合は第２コンパレータの出力、光入力信号の量が少ない場合は第１コンパレータの出力をアラーム信号として選択することを特徴とする。
【００１７】
選択回路１０は、半導体差動対によって第１コンパレータの正相信号と第２コンパレータの正相信号を選択するように構成してもよい。
【００１８】
また、折返し回路４は、リミット増幅器から出力される正相信号と逆相信号の排他的論理和を出力するように構成してもよい。
【００１９】
また、リミット増幅器３は、多段接続された差動増幅器と、最終段の差動増幅器の２つの出力端子から初段の差動増幅器の２つの入力端子へ、たすきがけで帰還する抵抗とコンデンサから成る積分回路と、両積分回路の出力と入力端子の間に設けられた差動増幅器とで構成するようにしてもよい。
【００２０】
このように、選択回路は簡易な半導体差動対によって構成され得、また、受光素子を除く他の構成要素も半導体集積回路により構成可能なため、光入力断検出回路、ひいては光受信機の小型化が実現できる。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２２】
【構成の説明】
図１は、本発明を適用した光入力断検出回路の一実施例の構成を示す。この光入力断検出回路は、前置増幅器２，差動増幅器が多段接続されたリミット増幅器３，折返し回路４，第１平均電圧生成回路５，第２平均電圧生成回路６，第１コンパレータ７，第２コンパレータ８，電圧保持回路９，選択回路１０、第１直流電圧源１１および第２直流電圧源１２から構成されている。入力端子１４には受光素子１、外部コンデンサ接続用端子１８には外部コンデンサ１３がそれぞれ接続される。なお、参照番号１１，１２は、便宜上、第１直流電圧源１１，第２直流電圧源１２によって出力される第１直流電圧，第２直流電圧の参照番号としても使用する。
【００２３】
受光素子１は受光した光信号を電流信号に変換する。前置増幅器２は、この電流信号を入力端子１４から受けると電圧信号に変換する。第２平均電圧生成回路６は、前置増幅器２で変換された電圧信号の平均値である第２平均電圧を生成する。
【００２４】
リミット増幅器３は、第２平均電圧生成回路６で生成された第２平均電圧を基準電圧として、前置増幅器２で変換された電圧信号を一定の振幅を持つ電圧信号に増幅して、正相信号を正相出力端子１５、逆相信号を逆相出力端子１６にそれぞれ出力する。
【００２５】
折返し回路４はリミット増幅器３からの正相信号と逆相信号の排他的論理和を出力する。第１平均電圧生成回路５は、折返し回路４が出力する電圧の平均値である第１平均電圧を生成する。
【００２６】
第１コンパレータ７は、第１平均電圧を第１直流電圧１１と比較することによって第１平均値電圧のレベルを検出する。光入力信号が遮断されると、第１平均電圧は初期値（振幅）から回路時定数にしたがって減少していく。第１コンパレータ７は、比較の結果、第１平均電圧のレベルが第１直流電圧１１未満になるとハイレベルを出力する。
【００２７】
一方、第２コンパレータ８は、第２平均電圧を第２直流電圧１２と比較することによって第２平均電圧のレベルを検出する。光入力信号が遮断されると、第２平均電圧も初期値から回路時定数にしたがって減少していく。第２コンパレータ８は、比較の結果により、第２平均電圧が第２直流電圧１２未満になるとハイレベルを出力する。
【００２８】
電圧保持回路９は第２コンパレータ８の逆相信号を保持する。したがって、第２平均電圧の初期値が第２直流電圧１２以上となる程に光入力信号の量が多い場合には、電圧保持回路９は、第２平均電圧が第２直流電圧源１２の電圧以下になる時刻より早い時間帯ではハイレベル、遅い時間帯ではロウレベルを保持する。電圧保持回路９が保持する電圧は選択回路１０に選択信号として供給され、この場合は上記時刻から回路時定数にしたがって減少していく。一方、第２平均電圧の初期値が第２直流電圧１２未満となる程に光入力信号の量が少ない場合には、電圧保持回路９は、常時、ロウレベルを保持する。
【００２９】
選択回路１０は、第１コンパレータ７の差動出力と第２コンパレータ８の差動出力を入力とし、選択信号のレベルが内蔵する選択レベル以上の場合は第２コンパレータ８の差動出力、また、選択信号のレベルが内蔵する選択レベル未満の場合は第１コンパレータ７の差動出力をそれぞれアラーム信号として出力端子１７から外部へ出力する。
【００３０】
これにより、光入力信号の量が多い場合には、第２コンパレータ８の差動出力のレベル遷移によりアラーム信号が出力される。第２コンパレータ８の差動出力のレベル遷移は、多くの回路を経由する第１コンパレータ７の差動出力のレベル遷移より早いため、より早くアラーム信号を得ることができる。
【００３１】
一方、光入力信号の量が少ない場合には、第１コンパレータ７の差動出力のレベル遷移によりアラーム信号が出力される。この場合、第１コンパレータ７の差動出力は上記の場合よりも多くの回路を経由するが、光入力信号自体の量が少なく初期値も小さいため、その減少は速くなるので、早くにアラーム信号を得ることができる。
【００３２】
図２は、図１における選択回路１０と電圧保持回路９の具体的な回路構成例を第１コンパレータ７および第２コンパレータ８と共に示した図である。
【００３３】
選択回路１０は、トランジスタ１０１〜トランジスタ１０８，抵抗１０９〜１１４および定電流源１１７で構成された３組の半導体差動対を主な構成としている。電圧保持回路９は、抵抗１１５とコンデンサ１１６とで構成される積分回路であって、第２コンパレータ８の逆相信号を保持してトランジスタ１０７のベースに供給している。
【００３４】
電圧保持回路９からの選択信号は、トランジスタ１０７と抵抗１１１で構成されるレベルシフト回路を介してトランジスタ１０５のベースに供給される。一方、選択信号に対する設定レベルは、直流電源１１８に対して抵抗１１３と１１４で構成される抵抗分圧器による基準電圧で生成され、トランジスタ１０８と抵抗１１２で構成されるレベルシフト回路を介して、トランジスタ１０５と差動対となるトランジスタ１０６のベースに供給される。トランジスタ１０５，１０６は、共通エミッタに定電流原１１７が接続された差動増幅器を構成する。
【００３５】
第１コンパレータ７の正相信号は入力端子１１９を介してトランジスタ１０１のベース、逆相信号は入力端子１２０を介してトランジスタ１０２のベースに供給されている。トランジスタ１０１、１０２は、それぞれ抵抗１０９，１１０を負荷抵抗とする差動増幅器を構成し、その共通エミッタはトランジスタ１０５のコレクタに接続されている。
【００３６】
また、第２コンパレータ７の正相信号は入力端子１２０を介してトランジスタ１０３のベース、逆相信号は入力端子１２１を介してトランジスタ１０４のベースに供給されている。トランジスタ１０３，１０４は、それぞれ抵抗１０９，１１０を負荷抵抗とする差動増幅器を構成し、その共通エミッタはトランジスタ１０６のコレクタに接続されている。
【００３７】
いま、選択信号が基準電圧より高くて、したがってトランジスタ１０５のベース（Ａ点）の電位がトランジスタ１０６のベース（Ｂ点）の電位よりも高い場合、トランジスタ１０５がオン状態、トランジスタ１０６がオフ状態となり、トランジスタ１０１，１０２に電流が流れる。この場合、第１コンパレータ７からの入力が選択され出力端子１２３には入力端子１１９と同相の出力が得られる。
【００３８】
逆に、Ｂ点の電位がＡ点の電位よりも高い場合、トランジスタ１０６がオン状態、トランジスタ１０５がオフ状態となり、差動増幅器のトランジスタ１０３，１０４に電流が流る。この場合、第２コンパレータ８からの入力が選択され出力端子１２３には入力端子１２１と同相の出力が得られる。
【００３９】
図３は前置増幅器２の構成例を示している。トランジスタ２０４と抵抗２０６で反転増幅器を、トランジスタ２０５と抵抗２０７で出力バッファ回路をそれぞれ構成している。抵抗２０１により出力端子２０３から入力端子２０２に電流帰還を行い、入力電流の増減を打ち消す方向に機能することにより回路の平衡が保たれている。
【００４０】
図４は、図３の前置増幅器２における入力電流に対する出力電圧の平均値、および出力電圧の出力振幅の特性を示している。入力電流ｙ点までが線形増幅動作となり、入力電流ｚ点ではトランジスタ２０４が飽和する。このため、ｙ点からｚ点にかけて、出力電圧の平均値は緩やかに減少し、出力電圧の出力振幅は緩やかに増加していく。
【００４１】
図５はリミット増幅器３の詳細例を示す。図５において、リミット増幅器３は、３つの差動増幅器３０１，３０２および３０３が多段接続され、最終段の差動増幅器３０３の出力端子３１１から初段の差動増幅器３０１の入力端子３１０へ抵抗３０５とコンデンサ３０７から成る積分回路を介して、たすきがけで帰還している。また、最終段の差動増幅器３０３の出力端子３１２から初段の差動増幅器３０１の入力端子３０９へ抵抗３０６とコンデンサ３０８から成る積分回路を介して、たすきがけで帰還している。両積分回路の出力と入力端子３０９，３１０の間には差動増幅器３０４が設けられている。
【００４２】
このような構成によって、リミット増幅器３の出力における直流オフセットをなくすようにオフセット補償を行う。直流オフセットの発生要因は、前置増幅回路２の出力と第２平均電圧生成回路６が生成する基準電圧との直流オフセットと、半導体製造時のバラツキ，温度等の環境変動である。
【００４３】
コンデンサ３０７，３０８は差動増幅器３０４の入力と出力の間に接続された形になるため、ミラー容量として入力から見たコンデンサ３０７，３０８の等価容量値は、固有の容量値に対して利得倍される。したがって、直流のオフセット補償を行うために時定数を大きくするには、差動増幅器３０４の利得を大きくすればよいので、コンデンサ３０７，３０８の固有の容量値は小さな値でよく、結果として半導体集積回路内での占有面積を小さくできる利点がある。
【００４４】
【動作の説明】
以下、本実施例の動作について説明する。
【００４５】
図１において、受光素子１にて受光された光信号は受光素子１で電流信号に変換された後、前置増幅器２により電圧信号に変換される。この電圧信号は、リミット増幅器３で一定の振幅を持つ電圧信号に増幅される。このときのリミット増幅器３における基準電圧は、前置増幅手段２の出力を第２平均電圧生成回路６で平均することによって生成される。
【００４６】
リミット増幅器３の正相信号および逆相信号は、折返し回路４により合成され、第１平均電圧生成回路５により第１平均電圧が生成される。この第１平均電圧に対して、第１コンパレータ７で第１直流電圧１１と比較することによってレベル検出を行う。
【００４７】
また、リミット増幅器３の入力である第２平均電圧生成回路６が生成した第２平均電圧に対して、第２コンパレータ８で第２直流電圧１２と比較することによってレベル検出を行う。
【００４８】
次に、図６および図７に示すタイムチャートを参照して、本光入力断検出回路の動作を説明する。図６は受光素子１への光入力信号量が大きい場合のタイムチャートであり、図７は受光素子１への光入力信号量が小さい場合のタイムチャートである。
【００４９】
図６において、受光素子１への光入力信号量が大きく、図６（Ａ）に示すように時刻ｔ１で光入力信号が急に遮断された場合、図６（Ｂ）に点線で示すように、リミット増幅器３の基準電位である第２平均電圧は、第２平均電圧生成回路６に蓄えられた電荷が放電され、時刻ｔ２でローレベルとなる。
【００５０】
ここで、図８を参照して、この場合の放電時間を求める。図８（Ａ）は一般的なＲＣ直列回路を示し、図８（Ｂ）はコンデンサＣの放電特性を示している。入力ｖｉ（ｔ）をＶ・ｕ（ｔ）と表すと、出力ｖｏ（ｔ）は、電気磁気学の教えるところにより、
ｖｏ（ｔ）＝Ｖ・ｅｘｐ（−ｔ／τ）（１）
τ＝Ｃ・Ｒ（２）
となり、出力電位が１００％のｔｓ０から略０％のｔｓ１になるまでの時間は、
ｔｓ１≒５τ （３）
となる。したがって、例えば第２コンパレータ８においてレベル検出を１００μｓ以内に行うようにする場合、時定数の最大値は、
ｔ２−ｔ１＝５τ＝１００μｓ（４）
となる。
【００５１】
ところで、リミット増幅器３の入力は低域のカットオフ周波数特性を決定している。低域のカットオフ周波数ｆｃｌは、第２平均電圧生成回路６を図８（Ａ）で示す抵抗ＲとコンデンサＣから構成されるとし、図１の外部コンデンサ接続用端子１８に接続される外部コンデンサ１３をＣｏとすると、
ｆｃｌ＝１／２π（Ｒ・（Ｃ＋Ｃｏ））（５）
となる。
【００５２】
ここで、リミット増幅器３の入力である前置増幅器２の出力の中心電圧と第２平均電圧生成回路６の出力電圧の直流オフセット量を約１００ｍＶ以下に設定するためには、リミット増幅器３の入力におけるトランジスタのベース電流を数μＡとすると、第２平均電圧生成回路６の抵抗Ｒは１０ｋΩ以下となる。光通信システムの低域のカットオフ周波数ｆｃｌは約１００ｋＨｚ以下が要求されているため、第２平均電圧生成回路６のコンデンサＣの値を半導体素子で生成可能な１００ｐＦとすると外部コンデンサＣｏの値は約１５００ｐＦ以上となる。
【００５３】
したがって、時刻ｔ２の最小は式（２）と式（３）から
５・（１００ｐ＋１５００ｐ）・１０ｋ＝８０μｓ（６）
となり、第２コンパレータ８においてレベル検出を１００μｓ以内に行うことが可能となる。
【００５４】
図６（Ｃ）はリミット増幅器３から出力される正相信号の波形、図６（Ｄ）は逆相信号の波形をそれぞれ示す。
【００５５】
時刻ｔ３付近までは、図６（Ｂ）に示したように第２平均電圧生成回路６の上記放電特性により第２平均電圧が残存するため、リミット増幅器３の入力端子３０９と３１０間には電位差が生じている。このためリミット増幅器３は無信号状態で動作し、オフセット補償回路も同時に動作するので、完全にリミット増幅器３の出力が中心電圧になるには時刻ｔ５までかかる。
【００５６】
これは、時刻ｔ３で第２平均電圧は約０にまで低下するため、図６（Ｄ）に示すように逆相信号は急低下し、このレベル遷移がリミット増幅器３の出力端子３１２から入力端子３０９へ帰還されるので、ｔ３からｔ４の間は正相信号が出力され、この出力がｔ４からｔ５にかけて収拾されてくることによる。
【００５７】
このような動作によって、時刻ｔ３と時刻ｔ４に変化が生じる。したがって、折返し回路４の出力波形は図３（Ｅ）に示すようになる。折返し回路４の出力波形の生成根拠については、前述の正相信号と逆相信号に対する演算を想起されたい。第１平均電圧生成回路５は、折返し回路４の出力について平均をとり、図６（Ｆ）に出力波形を示す第１平均電圧を第１コンパレータ７へ出力する。
【００５８】
第１コンパレータ７は、第１平均電圧を閾値レベルとなる第１直流電圧１１と比較し、図６（Ｇ）に示すように、第１平均電圧が第１直流電圧１１以下となる時刻ｔ６で第１コンパレータから正相信号を出力する。ここで、折返し回路４の出力における時刻ｔ３の変化点は、第１平均値生成回路５の時定数により変化し、時定数が小さい場合に急峻となる。この場合、第１直流電圧１１によっては第１コンパレータ出力を誤って発生する可能性がある。したがって、第１平均電圧生成回路５の時定数はある程度大きくなければならず、第１コンパレータ７でのレベル検出は時刻ｔ６まで遅れる。
【００５９】
これに対して、第２平均電圧は、図６（Ｂ）の点線曲線をコピーして示す図６（Ｈ）において、時刻ｔ３で第２直流電圧１２以下となるので、第２コンパレータ８はこれを検出し、図６（Ｉ）で示すように時刻ｔ３において正相信号を出力する。図３（Ｊ）は、第２コンパレータ８からの逆相信号を示す。第２コンパレータ８の逆相信号は、光入力時にハイレベルを維持し、時刻ｔ３でロウレベルとなって電圧保持回路９に入力する。
【００６０】
電圧保持回路９の出力は、時刻ｔ３で入力がロウレベルに遷移すると、図３（Ｋ）に示すように時定数にしたがって減少していく。この時定数は、第１コンパレータ７でのレベル検出時刻ｔ６以上の時刻ｔ７までは、電圧保持回路９の出力、すなわち選択回路１０の選択信号が選択レベルに対してハイレベルとするように定める。
【００６１】
これにより、図６（ｌ）に示す選択回路１０の出力（アラーム信号）は、時刻ｔ１で光入力が遮断された場合、時刻ｔ７までは第２コンパレータ８の出力が選択される。したがって、光入力断のアラーム検出は時刻ｔ７に比べて時刻ｔ３で検出されるため大幅に短縮される（図６（Ｌ））。なお、時刻ｔ７以降は第１コンパレータ７の出力が選択される。
【００６２】
次に、図７を参照して、受光素子１への光入力信号量が小さく、時刻ｔ１で光入力信号が急に遮断された場合の動作について説明する。
【００６３】
この場合は、図７（Ａ），（Ｂ）に示すように前置増幅器２の出力振幅が小さいため、第２平均電圧生成回路６の出力が第２コンパレータ８の設定レベルである第２直流電圧１２よりも低くなるので（図７（Ｈ））、第２コンパレータ８からの正相信号はハイレベル固定、逆相信号はロウレベル固定となる（図７（Ｉ），（Ｊ））。この場合、選択回路１０の選択信号には、選択レベルよりも低いローレベルの電圧が入力されるので（図７（Ｋ））、選択回路１０は常に第１コンパレータ７の出力を選択する（図７（Ｌ））。
【００６４】
また、リミット増幅器３および折返し回路４の出力振幅も小さくなるので（図７（Ｃ），（Ｄ），（Ｅ））、光入力信号遮断時からの第１平均電圧生成回路５の出力の減少時間も短くなる。このため、第１コンパレータ７のレベル検出は、光入力信号遮断時刻ｔ１から短い時刻ｔ９で行われ（図７（Ｆ））、第１コンパレータの出力も時刻ｔ９で発生する（図７（Ｇ））。したがって、第１コンパレータ７の出力が選択されても、アラーム信号は早い時刻に出力されるのである。
【００６５】
図９は、図１における前置増幅器２の入力電流に対する、選択回路１０の光入力断検出時間と第１コンパレータ７のレベル検出時間の一実測値をグラフ表示する。入力電流が５０μＡ未満では、選択回路１０の光入力断検出時間は最大５０μｓであって第１コンパレータ７のレベル検出が選択される。入力電流が５０μＡ以上では、第１コンパレータ７のレベル検出時間は増加を続けるが、第２コンパレータ８のレベル検出が選択されるため１００μｓ以内になっている。
【００６６】
以上のように、図１の光入力断検出回路によれば、受光素子１への光入力信号量が小さい場合は、前置増幅器２およびリミット増幅器３により振幅を大きくし、折返し回路４から第１コンパレータ７までのレベル検出部で光入力断のアラーム信号を検出する。一方、光入力信号量が大きい場合は、前置増幅器２のみの出力振幅に対して、第２コンパレータ８により光入力断のアラーム信号を検出することとなり、広範囲な光入力信号量に対して安定にアラーム信号を検出することが可能となる。
【００６７】
ここで、直流電圧源１１および直流電圧源１２は半導体回路で実現されるが、大きい閾値レベルを生成する直流電圧源１１はともかく、小さい閾値レベルを生成する直流電圧源１２はノイズ対策を講じる必要があるので、あまりに閾値レベルが小さいとその実現に苦慮する。しかし、図９の前置増幅器２の入力電流に対する選択回路１０の光入力断検出時間と、図４の前置増幅器２の入力電流と出力振幅の特性から、出力振幅が約５００ｍＶ以上で第２コンパレータ８がレベル検出を行うように直流電圧源１２の値を設定すればよいことになるので、直流電圧源１２は簡易な回路構成で実現できることとなる。
【００６８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、光入力信号から得られる電圧信号を増幅するリミット増幅器の入力と出力に２つの異なる閾値レベルを持ったコンパレータを設け、その出力信号を光入力信号量の多少によって選択回路で選択しアラーム信号を出力する構成としたため、光入力信号量の多少に関わらず光入力断検出時間を大幅に削減した光入力断検出回路が得られるという特有の効果がある。
【００６９】
また、受光素子を除く構成要素は簡易な半導体集積回路により構成可能なため、光入力断検出回路の小型化を実現できる。
【図面の簡単な説明】
【図１】本発明の光入力断検出回路の一実施例を示すブロック図
【図２】図１に示した光入力断検出回路における選択回路の構成を示す回路図
【図３】図１に示した光入力断検出回路における前置増幅器の構成を示す回路図
【図４】図３に示した前置増幅器の入力電流に対する出力電圧と出力振幅を示した図
【図５】図１に示した光入力断検出回路におけるリミット増幅器の構成を示した回路図
【図６】図１に示した光入力断検出回路における光入力信号量が大きい場合のタイムチャート
【図７】図１に示した光入力断検出回路における光入力信号量が小さい場合のタイムチャート
【図８】ＲＣ直列回路における放電特性を説明するための図
【図９】前置増幅器の入力電流に対する選択回路の光入力断検出時間と第１コンパレータにおけるレベル検出時間を示す図
【図１０】従来の光入力断検出回路のブロック図
【図１１】図１０に示した光入力断検出回路におけるタイムチャート
【符号の説明】
１受光素子
２前置増幅器
３リミット増幅器
４折返し回路
５第１平均電圧生成回路
６第２平均電圧生成回路
７第１コンパレータ
８第２コンパレータ
９電圧保持回路
１０選択回路
１１第１直流電圧源
１２第２直流電圧源
１３外部コンデンサ
１４入力端子
１５正相出力端子
１６逆相出力端子
１７出力端子
１８外部コンデンサ接続用端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical input interruption detection circuit capable of quickly detecting interruption of an optical signal in an optical signal transmission system.
[0002]
[Prior art]
As a conventional optical input interruption detection circuit of this type, a circuit as shown in FIG. 10 is known (for example, see Japanese Patent Laid-Open No. 9-130330). This optical input break detection circuit is in an optical receiver. The optical signal received by the light receiving element 21 is converted into a current signal and then converted into a voltage signal by the preamplifier 22. This voltage signal is amplified by the main amplifier 23 at a constant magnification, and then amplified by the limiter 24 to a voltage signal having a constant amplitude. The output signal of the limiter 24 is identified by the discriminating / reproducing circuit 25 and output as a data signal and a clock signal.
[0003]
On the other hand, a part of the output of the main amplifier 23 is input to the variable amplifier 33 and amplified, and the amplitude value is detected by the peak detector 28. The detected peak detection voltage is input to the comparator 29 and compared with a threshold voltage given by the DC power supply 32. As a result, when the threshold voltage is not reached, an alarm signal is output as the optical signal is interrupted.
[0004]
By the way, when the optical signal is suddenly cut off, the output voltage of the peak detector 28 is determined by the product of the capacitance value of the capacitor 27 and the input resistance of the comparator 29 from the output of the main amplifier 23 before being cut off. Since it decreases according to the constant, the output of the alarm signal of the comparator 29 is delayed depending on the discharge time of the capacitor 27. Therefore, when the light input before the light input is blocked is large, it takes time from the light being blocked until the alarm signal indicating it is output.
[0005]
FIG. 11 shows the output waveform of each part when a large optical input signal is suddenly cut off in the circuit of FIG. In FIG. 11, the time when the time tn1 is cut off is shown. Now, assuming that the variable amplifier 33 is not provided, the input signal (FIG. 11B) to the peak detector 28 is increased in proportion to the optical input signal before being cut off (FIG. 11A). Similarly, the output of the peak detector 28 (FIG. 11C) also increases. The amplitude VA is an input amplitude when the variable amplifier 33 is not provided, and is detected by the peak detector 28 and a voltage signal having the amplitude VA is output.
[0006]
In FIG. 11C, the electric charge stored by the voltage of amplitude VA starts to be discharged from time tn1. The time during which the output of the peak detector 28 decreases to the threshold level VTH of the comparator 29 is determined by the product of the input resistance of the comparator 29 and the capacitance value of the capacitor 27. Eventually, the alarm signal is not output until time tn2. .
[0007]
Therefore, the current detector 31 is connected between the light receiving element 21 and the DC voltage source 30, the current signal converted by the light receiving element 21 is detected by the current detector 31, and the amplification factor of the variable amplifier 33 is determined by the detected voltage. Control is performed in inverse proportion to the amount of optical input signal. As shown in FIG. 11B, when the amplitude of the input signal of the peak detector 28 is controlled to be VB smaller than VA, the time when the output of the peak detector 28 decreases to the threshold level VTH is tn3. As a result, since the alarm signal is output at time tn3 as shown in FIG. 11D, the alarm signal is greatly shortened (tn2-tn3) as compared with the case where the input amplitude is not controlled.
[0008]
[Patent Document 1]
JP-A-9-130330 (first to fourth pages, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, in the conventional optical input break detection circuit described above, the current signal converted by the light receiving element is detected by the current detector, and the amplification factor of the variable amplifier is controlled by the detected current so as to be in inverse proportion to the optical input signal amount. Therefore, when the optical input signal amount is small, there is a first problem that the detection time of the alarm signal becomes longer than that in the configuration where the control is not performed.
[0010]
In addition, since a current detector is connected between the light receiving element and the DC power source, there is a second problem that the scale of the optical receiving circuit is increased.
[0011]
Furthermore, in order to detect a wide range of current from several μA to several mA, there is a third problem that an accurate current detector is required.
[0012]
A first object of the present invention is to provide an optical input disconnect circuit that outputs an alarm signal having a stable detection time regardless of the amount of optical input signal.
[0013]
A second object of the present invention is to provide a small optical input break detection circuit capable of realizing a small-scale optical receiver circuit.
[0014]
[Means for Solving the Problems]
An optical input break detection circuit of the present invention that solves the above-described problems includes a first comparator and a second comparator having two different threshold levels at the output and input of a limit amplifier that amplifies a voltage signal obtained from the optical input signal. When the light input signal amount is large, the output signal of the second comparator is selected by the selection circuit when the light input signal amount is small.It will output.
[0015]
With this configuration, the present invention selects the output signal of the second comparator that decreases to the threshold level sooner when an optical input signal with a large amount of signal is interrupted. By selecting an output signal of the first comparator that can be recognized when the light is interrupted, a light input break detection circuit can be obtained that significantly reduces the light input break detection time regardless of the amount of light input signal. . In the latter case, since the amplitude of the output signal itself of the first comparator is small, the reduction to the threshold level is short.
[0016]
The light input break detection circuit of the present invention isA light receiving element (1 in FIG. 1) that outputs a current signal corresponding to the amount of optical input signal, a preamplifier (2 in FIG. 1) that is connected to the light receiving element and converts the current signal into a voltage signal, and a preamplifier A limit amplifier (3 in FIG. 1) that amplifies the output signal to a desired amplitude, a folding circuit (4 in FIG. 1) that synthesizes the output differential signal of the limit amplifier, and an average value voltage is extracted from the output signal of the folding circuit A first average voltage generation circuit (5 in FIG. 1), a first comparator (7 in FIG. 1) for detecting that the output signal from the first average voltage generation circuit has dropped below the first set level, A second average voltage generation circuit (6 in FIG. 1) for extracting the average value voltage of the output signal of the preamplifier, and a second detection circuit for detecting that the output signal from the second average voltage generation circuit has dropped below the second set level. 2 comparators (8 in Fig. 1) and second comparator A voltage holding circuit (9 in FIG. 1) that holds a negative phase signal of the signal, and a selection circuit that receives the output from the first comparator and the output from the second comparator as inputs and uses the output signal of the voltage holding circuit as a selection signal (FIG. 10), and the selection circuit selects the output of the second comparator as an alarm signal when the amount of the optical input signal is large, and the output of the first comparator when the amount of the optical input signal is small. To do.
[0017]
The selection circuit 10 may be configured to select the positive phase signal of the first comparator and the positive phase signal of the second comparator by a semiconductor differential pair.
[0018]
Further, the folding circuit 4 may be configured to output an exclusive OR of the normal phase signal and the negative phase signal output from the limit amplifier.
[0019]
The limit amplifier 3 is composed of a differential amplifier connected in multiple stages, and a resistor and a capacitor that are fed back from the two output terminals of the final stage differential amplifier to the two input terminals of the first stage differential amplifier. You may make it comprise with an integration circuit and the differential amplifier provided between the output and input terminal of both integration circuits.
[0020]
In this way, the selection circuit can be configured by a simple semiconductor differential pair, and other components other than the light receiving element can also be configured by a semiconductor integrated circuit, so that the optical input break detection circuit and thus the optical receiver can be reduced in size. Can be realized.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the drawings.
[0022]
[Description of configuration]
FIG. 1 shows the configuration of an embodiment of an optical input break detection circuit to which the present invention is applied. This optical input break detection circuit includes a preamplifier 2, a limit amplifier 3 in which differential amplifiers are connected in multiple stages, a folding circuit 4, a first average voltage generation circuit 5, a second average voltage generation circuit 6, a first comparator 7, The circuit includes a second comparator 8, a voltage holding circuit 9, a selection circuit 10, a first DC voltage source 11 and a second DC voltage source 12. The light receiving element 1 is connected to the input terminal 14, and the external capacitor 13 is connected to the external capacitor connection terminal 18. Note that the reference numbers 11 and 12 are also used as reference numbers for the first DC voltage and the second DC voltage output by the first DC voltage source 11 and the second DC voltage source 12 for convenience.
[0023]
The light receiving element 1 converts the received optical signal into a current signal. When receiving the current signal from the input terminal 14, the preamplifier 2 converts it into a voltage signal. The second average voltage generation circuit 6 generates a second average voltage that is an average value of the voltage signal converted by the preamplifier 2.
[0024]
The limit amplifier 3 amplifies the voltage signal converted by the preamplifier 2 to a voltage signal having a constant amplitude by using the second average voltage generated by the second average voltage generation circuit 6 as a reference voltage, The signal is output to the positive phase output terminal 15 and the negative phase signal is output to the negative phase output terminal 16.
[0025]
The folding circuit 4 outputs an exclusive OR of the positive phase signal and the negative phase signal from the limit amplifier 3. The first average voltage generation circuit 5 generates a first average voltage that is an average value of the voltages output from the folding circuit 4.
[0026]
The first comparator 7 detects the level of the first average value voltage by comparing the first average voltage with the first DC voltage 11. When the optical input signal is interrupted, the first average voltage decreases from the initial value (amplitude) according to the circuit time constant. As a result of the comparison, the first comparator 7 outputs a high level when the level of the first average voltage becomes less than the first DC voltage 11.
[0027]
On the other hand, the second comparator 8 detects the level of the second average voltage by comparing the second average voltage with the second DC voltage 12. When the optical input signal is cut off, the second average voltage also decreases from the initial value according to the circuit time constant. The second comparator 8 outputs a high level when the second average voltage becomes less than the second DC voltage 12 as a result of the comparison.
[0028]
The voltage holding circuit 9 holds the reverse phase signal of the second comparator 8. Therefore, when the amount of the optical input signal is so large that the initial value of the second average voltage becomes equal to or higher than the second DC voltage 12, the voltage holding circuit 9 causes the second average voltage to be the voltage of the second DC voltage source 12. The high level is maintained in a time zone earlier than the following time, and the low level is maintained in a later time zone. The voltage held by the voltage holding circuit 9 is supplied as a selection signal to the selection circuit 10, and in this case, the voltage decreases from the above time according to the circuit time constant. On the other hand, when the amount of the optical input signal is so small that the initial value of the second average voltage is less than the second DC voltage 12, the voltage holding circuit 9 always holds the low level.
[0029]
The selection circuit 10 receives the differential output of the first comparator 7 and the differential output of the second comparator 8 as inputs, and if the level of the selection signal is equal to or higher than the built-in selection level, the differential output of the second comparator 8; When the level of the selection signal is less than the built-in selection level, the differential output of the first comparator 7 is output as an alarm signal from the output terminal 17 to the outside.
[0030]
Thereby, when the amount of the optical input signal is large, an alarm signal is output by the level transition of the differential output of the second comparator 8. Since the level transition of the differential output of the second comparator 8 is earlier than the level transition of the differential output of the first comparator 7 that passes through many circuits, an alarm signal can be obtained earlier.
[0031]
On the other hand, when the amount of the optical input signal is small, an alarm signal is output by the level transition of the differential output of the first comparator 7. In this case, the differential output of the first comparator 7 passes through more circuits than in the above case, but since the amount of the optical input signal itself is small and the initial value is small, the decrease is faster, so the alarm signal is earlier. Can be obtained.
[0032]
FIG. 2 is a diagram showing a specific circuit configuration example of the selection circuit 10 and the voltage holding circuit 9 in FIG. 1 together with the first comparator 7 and the second comparator 8.
[0033]
The selection circuit 10 mainly includes three sets of semiconductor differential pairs including transistors 101 to 108, resistors 109 to 114, and a constant current source 117. The voltage holding circuit 9 is an integrating circuit composed of a resistor 115 and a capacitor 116, holds the negative phase signal of the second comparator 8 and supplies it to the base of the transistor 107.
[0034]
The selection signal from the voltage holding circuit 9 is supplied to the base of the transistor 105 through a level shift circuit composed of the transistor 107 and the resistor 111. On the other hand, the set level for the selection signal is generated by a reference voltage by a resistance voltage divider composed of resistors 113 and 114 with respect to the DC power supply 118, and the transistor is passed through a level shift circuit composed of the transistor 108 and the resistor 112. 105 is supplied to the base of a transistor 106 which forms a differential pair. The transistors 105 and 106 constitute a differential amplifier in which a constant current source 117 is connected to a common emitter.
[0035]
The positive phase signal of the first comparator 7 is supplied to the base of the transistor 101 via the input terminal 119, and the negative phase signal is supplied to the base of the transistor 102 via the input terminal 120. The transistors 101 and 102 constitute a differential amplifier having resistors 109 and 110 as load resistors, respectively, and their common emitters are connected to the collector of the transistor 105.
[0036]
Further, the positive phase signal of the second comparator 7 is supplied to the base of the transistor 103 via the input terminal 120, and the negative phase signal is supplied to the base of the transistor 104 via the input terminal 121. The transistors 103 and 104 constitute a differential amplifier having resistors 109 and 110 as load resistors, respectively, and their common emitters are connected to the collector of the transistor 106.
[0037]
Now, when the selection signal is higher than the reference voltage and therefore the potential of the base (point A) of the transistor 105 is higher than the potential of the base (point B) of the transistor 106, the transistor 105 is turned on and the transistor 106 is turned off. A current flows through the transistors 101 and 102. In this case, the input from the first comparator 7 is selected, and an output in phase with the input terminal 119 is obtained at the output terminal 123.
[0038]
Conversely, when the potential at the point B is higher than the potential at the point A, the transistor 106 is turned on and the transistor 105 is turned off, and a current flows through the transistors 103 and 104 of the differential amplifier. In this case, the input from the second comparator 8 is selected, and an output in phase with the input terminal 121 is obtained at the output terminal 123.
[0039]
FIG. 3 shows a configuration example of the preamplifier 2. The transistor 204 and the resistor 206 constitute an inverting amplifier, and the transistor 205 and the resistor 207 constitute an output buffer circuit. Current feedback is performed from the output terminal 203 to the input terminal 202 by the resistor 201, and the circuit balance is maintained by functioning in a direction to cancel the increase and decrease of the input current.
[0040]
FIG. 4 shows the characteristics of the average value of the output voltage with respect to the input current and the output amplitude of the output voltage in the preamplifier 2 of FIG. The linear amplification operation is performed up to the input current y point, and the transistor 204 is saturated at the input current z point. For this reason, the average value of the output voltage gradually decreases from the y point to the z point, and the output amplitude of the output voltage gradually increases.
[0041]
FIG. 5 shows a detailed example of the limit amplifier 3. In FIG. 5, the limit amplifier 3 includes three differential amplifiers 301, 302, and 303 connected in multiple stages, and a resistor 305 and an output terminal 311 of the last-stage differential amplifier 303 to an input terminal 310 of the first-stage differential amplifier 301. The signal is fed back through an integrating circuit composed of a capacitor 307. In addition, feedback is performed from the output terminal 312 of the differential amplifier 303 at the final stage to the input terminal 309 of the differential amplifier 301 at the first stage through an integrating circuit including a resistor 306 and a capacitor 308. A differential amplifier 304 is provided between the outputs of both integrating circuits and the input terminals 309 and 310.
[0042]
With such a configuration, offset compensation is performed so as to eliminate a DC offset in the output of the limit amplifier 3. The factors causing the DC offset are the DC offset between the output of the preamplifier circuit 2 and the reference voltage generated by the second average voltage generator 6, and environmental variations such as variations and temperature during semiconductor manufacturing.
[0043]
Since the capacitors 307 and 308 are connected between the input and the output of the differential amplifier 304, the equivalent capacitance value of the capacitors 307 and 308 as viewed from the input as the mirror capacitance is a gain multiple with respect to the specific capacitance value. Is done. Therefore, in order to increase the time constant in order to perform DC offset compensation, the gain of the differential amplifier 304 may be increased.SpecificThe capacitance value may be small, and as a result, there is an advantage that the occupation area in the semiconductor integrated circuit can be reduced.
[0044]
[Description of operation]
Hereinafter, the operation of this embodiment will be described.
[0045]
In FIG. 1, an optical signal received by the light receiving element 1 is converted into a current signal by the light receiving element 1 and then converted into a voltage signal by the preamplifier 2. This voltage signal is amplified to a voltage signal having a constant amplitude by the limit amplifier 3. The reference voltage in the limit amplifier 3 at this time is generated by averaging the output of the preamplifier 2 by the second average voltage generation circuit 6.
[0046]
The positive phase signal and the negative phase signal of the limit amplifier 3 are combined by the folding circuit 4, and the first average voltage generation circuit 5 generates the first average voltage. The level is detected by comparing the first average voltage with the first DC voltage 11 by the first comparator 7.
[0047]
The second comparator 8 compares the second average voltage generated by the second average voltage generator 6 as the input of the limit amplifier 3 with the second DC voltage 12 to detect the level.
[0048]
Next, the operation of the present optical input break detection circuit will be described with reference to the time charts shown in FIGS. FIG. 6 is a time chart when the light input signal amount to the light receiving element 1 is large, and FIG. 7 is a time chart when the light input signal amount to the light receiving element 1 is small.
[0049]
In FIG. 6, when the light input signal amount to the light receiving element 1 is large and the light input signal is suddenly cut off at time t1 as shown in FIG. 6 (A), as shown by the dotted line in FIG. 6 (B). The second average voltage, which is the reference potential of the limit amplifier 3, becomes low level at time t2 when the charge stored in the second average voltage generation circuit 6 is discharged.
[0050]
Here, the discharge time in this case is obtained with reference to FIG. 8A shows a general RC series circuit, and FIG. 8B shows the discharge characteristics of the capacitor C. FIG. When the input vi (t) is expressed as V · u (t), the output vo (t) is as taught by electromagnetism.
vo (t) = V · exp (−t / τ) (1)
τ = CR (2)
The time from when the output potential becomes 100% ts0 to about 0% ts1 is
ts1≈5τ (3)
It becomes. Therefore, for example, when level detection is performed within 100 μs in the second comparator 8, the maximum value of the time constant is
t2−t1 = 5τ = 100 μs (4)
It becomes.
[0051]
By the way, the input of the limit amplifier 3 determines the cut-off frequency characteristic in the low band. The low cut-off frequency fcl is an external capacitor connected to the external capacitor connection terminal 18 in FIG. If 13 is Co,
fcl = 1 / 2π (R · (C + Co)) (5)
It becomes.
[0052]
Here, in order to set the DC offset amount of the center voltage of the output of the preamplifier 2 which is the input of the limit amplifier 3 and the output voltage of the second average voltage generation circuit 6 to about 100 mV or less, the input of the limit amplifier 3 is set. Assuming that the base current of the transistor is several μA, the resistance R of the second average voltage generation circuit 6 is 10 kΩ or less. Since the cut-off frequency fcl in the low band of the optical communication system is required to be about 100 kHz or less, when the value of the capacitor C of the second average voltage generation circuit 6 is 100 pF that can be generated by a semiconductor element, the value of the external capacitor Co is It becomes about 1500 pF or more.
[0053]
Therefore, the minimum of the time t2 is from the equations (2) and (3).
5 ・ (100p + 1500p) ・ 10k = 80μs (6)
Thus, the level detection can be performed within 100 μs in the second comparator 8.
[0054]
FIG. 6C shows the waveform of the positive phase signal output from the limit amplifier 3, and FIG. 6D shows the waveform of the negative phase signal.
[0055]
Until the time t3, since the second average voltage remains due to the discharge characteristic of the second average voltage generation circuit 6 as shown in FIG. 6B, a potential difference is generated between the input terminals 309 and 310 of the limit amplifier 3. Has occurred. For this reason, the limit amplifier 3 operates in a no-signal state, and the offset compensation circuit also operates at the same time. Therefore, it takes time t5 until the output of the limit amplifier 3 completely reaches the center voltage.
[0056]
This is because the second average voltage drops to about 0 at time t3, so that the negative phase signal suddenly drops as shown in FIG. 6D, and this level transition is caused from the output terminal 312 of the limit amplifier 3 to the input terminal. Since the signal is fed back to 309, a positive phase signal is output from t3 to t4, and this output is collected from t4 to t5.
[0057]
Such an operation causes a change at time t3 and time t4. Therefore, the output waveform of the folding circuit 4 is as shown in FIG. Regarding the basis for generating the output waveform of the folding circuit 4, recall the above-described calculation for the normal phase signal and the reverse phase signal. The first average voltage generation circuit 5 averages the output of the folding circuit 4 and outputs the first average voltage whose output waveform is shown in FIG. 6 (F) to the first comparator 7.
[0058]
The first comparator 7 compares the first average voltage with the first DC voltage 11 at the threshold level, and at time t6 when the first average voltage becomes equal to or less than the first DC voltage 11, as shown in FIG. A positive phase signal is output from the first comparator. Here, the changing point of the output of the folding circuit 4 at the time t3 changes depending on the time constant of the first average value generating circuit 5, and becomes steep when the time constant is small. In this case, the first comparator output may be erroneously generated depending on the first DC voltage 11. Therefore, the time constant of the first average voltage generation circuit 5 must be large to some extent, and the level detection by the first comparator 7 is delayed until time t6.
[0059]
On the other hand, the second average voltage is equal to or lower than the second DC voltage 12 at time t3 in FIG. 6H, which is a copy of the dotted curve in FIG. And a positive phase signal is output at time t3 as shown in FIG. FIG. 3 (J) shows a reverse phase signal from the second comparator 8. The reverse phase signal of the second comparator 8 maintains a high level when light is input, and becomes a low level at time t3 and is input to the voltage holding circuit 9.
[0060]
When the input transitions to the low level at time t3, the output of the voltage holding circuit 9 decreases according to the time constant as shown in FIG. This time constant is determined so that the output of the voltage holding circuit 9, that is, the selection signal of the selection circuit 10 is at a high level with respect to the selection level until time t 7 that is equal to or higher than the level detection time t 6 in the first comparator 7.
[0061]
As a result, the output (alarm signal) of the selection circuit 10 shown in FIG. 6 (l) selects the output of the second comparator 8 until time t7 when the optical input is cut off at time t1. Therefore, the detection of the light input interruption alarm is significantly shortened because it is detected at time t3 as compared to time t7 (FIG. 6 (L)). Note that the output of the first comparator 7 is selected after time t7.
[0062]
Next, with reference to FIG. 7, the operation when the light input signal amount to the light receiving element 1 is small and the light input signal is suddenly cut off at time t1 will be described.
[0063]
In this case, as shown in FIGS. 7A and 7B, since the output amplitude of the preamplifier 2 is small, the second DC voltage in which the output of the second average voltage generation circuit 6 is the set level of the second comparator 8 is used. Since the voltage is lower than the voltage 12 (FIG. 7 (H)), the positive phase signal from the second comparator 8 is fixed at the high level and the negative phase signal is fixed at the low level (FIGS. 7 (I) and (J)). In this case, since a low level voltage lower than the selection level is input to the selection signal of the selection circuit 10 (FIG. 7K), the selection circuit 10 always selects the output of the first comparator 7 (FIG. 7). 7 (L)).
[0064]
Further, since the output amplitudes of the limit amplifier 3 and the folding circuit 4 are also reduced (FIGS. 7C, 7D, and 7E), the output of the first average voltage generation circuit 5 is decreased after the optical input signal is cut off. Time is also shortened. For this reason, the level detection of the first comparator 7 is performed at time t9 which is short from the optical input signal cutoff time t1 (FIG. 7F), and the output of the first comparator is also generated at time t9 (FIG. 7G). ). Therefore, even if the output of the first comparator 7 is selected, the alarm signal is output at an early time.
[0065]
FIG. 9 is a graph showing the measured values of the optical input interruption detection time of the selection circuit 10 and the level detection time of the first comparator 7 with respect to the input current of the preamplifier 2 in FIG. When the input current is less than 50 μA, the optical input break detection time of the selection circuit 10 is 50 μs at the maximum, and the level detection of the first comparator 7 is selected. When the input current is 50 μA or more, the level detection time of the first comparator 7 continues to increase, but is within 100 μs because the level detection of the second comparator 8 is selected.
[0066]
As described above, according to the light input break detection circuit of FIG. 1, when the light input signal amount to the light receiving element 1 is small, the amplitude is increased by the preamplifier 2 and the limit amplifier 3, and The level detection unit up to 1 comparator 7 detects an alarm signal of light input interruption. On the other hand, when the optical input signal amount is large, the second comparator 8 detects an optical input interruption alarm signal for the output amplitude of only the preamplifier 2 and is stable for a wide range of optical input signal amount. It becomes possible to detect an alarm signal.
[0067]
Here, although the DC voltage source 11 and the DC voltage source 12 are realized by semiconductor circuits, the DC voltage source 12 that generates a small threshold level needs to take measures against noise, regardless of the DC voltage source 11 that generates a large threshold level. Therefore, if the threshold level is too small, it will be difficult to realize. However, the optical input interruption detection time of the selection circuit 10 with respect to the input current of the preamplifier 2 of FIG. 9 and the characteristics of the input current and output amplitude of the preamplifier 2 of FIG. Since the value of the DC voltage source 12 may be set so that the comparator 8 performs level detection, the DC voltage source 12 can be realized with a simple circuit configuration.
[0068]
【The invention's effect】
As is apparent from the above description, according to the present invention, a comparator having two different threshold levels is provided at the input and output of a limit amplifier that amplifies the voltage signal obtained from the optical input signal, and the output signal is converted into an optical signal. Since the configuration is such that an alarm signal is output by selecting with a selection circuit depending on the amount of input signal, it is possible to obtain a light input break detection circuit that significantly reduces the light input break detection time regardless of the amount of light input signal. effective.
[0069]
In addition, since the constituent elements excluding the light receiving element can be configured by a simple semiconductor integrated circuit, it is possible to reduce the size of the light input break detection circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a light input break detection circuit according to the present invention.
2 is a circuit diagram showing a configuration of a selection circuit in the optical input break detection circuit shown in FIG. 1;
3 is a circuit diagram showing a configuration of a preamplifier in the optical input break detection circuit shown in FIG.
4 is a diagram showing output voltage and output amplitude with respect to input current of the preamplifier shown in FIG. 3;
5 is a circuit diagram showing a configuration of a limit amplifier in the optical input break detection circuit shown in FIG.
6 is a time chart when the optical input signal amount is large in the optical input break detection circuit shown in FIG.
7 is a time chart when the optical input signal amount is small in the optical input break detection circuit shown in FIG.
FIG. 8 is a diagram for explaining discharge characteristics in an RC series circuit.
FIG. 9 is a diagram showing the optical input break detection time of the selection circuit with respect to the input current of the preamplifier and the level detection time in the first comparator.
FIG. 10 is a block diagram of a conventional optical input break detection circuit.
11 is a time chart in the optical input break detection circuit shown in FIG.
[Explanation of symbols]
1 Light receiving element
2 Preamplifier
3 Limit amplifier
4 Folding circuit
5 First average voltage generation circuit
6 Second average voltage generation circuit
7 First comparator
8 Second comparator
9 Voltage holding circuit
10 Selection circuit
11 First DC voltage source
12 Second DC voltage source
13 External capacitor
14 Input terminal
15 Positive phase output terminal
16 Reverse phase output terminal
17 Output terminal
18 External capacitor connection terminal

Claims

A light receiving element that outputs a current signal corresponding to the amount of optical input signal;
A preamplifier connected to the light receiving element and converting the current signal into a voltage signal;
A limit amplifier that amplifies the output signal of the preamplifier to a desired amplitude;
A folding circuit for synthesizing the output differential signal of the limit amplifier;
A first average voltage generation circuit that extracts an average voltage from an output signal of the folding circuit;
A first comparator for detecting that an output signal from the first average voltage generation circuit has dropped below a first set level;
A second average voltage generation circuit for extracting an average voltage of the output signal of the preamplifier;
A second comparator for detecting that the output signal from the second average voltage generation circuit has dropped below a second set level;
A voltage holding circuit for holding a negative phase signal from the second comparator;
A selection circuit using the output from the first comparator and the output from the second comparator as inputs, and the output signal of the voltage holding circuit as a selection signal;
The selection circuit selects the output of the second comparator as an alarm signal when the amount of the optical input signal is large, and selects the output of the first comparator as an alarm signal when the amount of the optical input signal is small. Disconnection detection circuit.

2. The optical input cutoff according to claim 1 , wherein the selection circuit is configured to select a positive phase signal of the first comparator and a positive phase signal of the second comparator by a semiconductor differential pair. Detection circuit.

3. The optical input break detection circuit according to claim 1 , wherein the folding circuit outputs an exclusive OR of a normal phase signal and a negative phase signal output from the limit amplifier.

The limit amplifier includes a differential amplifier connected in multiple stages, and an integration circuit including a resistor and a capacitor that feed back from the two output terminals of the differential amplifier of the final stage to the two input terminals of the differential amplifier of the first stage 4. The light input break detection circuit according to claim 1 , wherein the light input break detection circuit comprises: a differential amplifier provided between an output of the two integration circuits and an input terminal.