JP4046407B2 - Sputtering method and wiring formation method - Google Patents

Sputtering method and wiring formation method Download PDF

Info

Publication number
JP4046407B2
JP4046407B2 JP10588998A JP10588998A JP4046407B2 JP 4046407 B2 JP4046407 B2 JP 4046407B2 JP 10588998 A JP10588998 A JP 10588998A JP 10588998 A JP10588998 A JP 10588998A JP 4046407 B2 JP4046407 B2 JP 4046407B2
Authority
JP
Japan
Prior art keywords
film
sputtering
forming
target
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10588998A
Other languages
Japanese (ja)
Other versions
JPH11286773A (en
Inventor
三十四 日比野
正則 前之園
求 中畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Ulvac Techno Ltd
Original Assignee
Yamaha Corp
Ulvac Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp, Ulvac Materials Inc filed Critical Yamaha Corp
Priority to JP10588998A priority Critical patent/JP4046407B2/en
Publication of JPH11286773A publication Critical patent/JPH11286773A/en
Application granted granted Critical
Publication of JP4046407B2 publication Critical patent/JP4046407B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、スパッタ法及び配線形成法に関し、特にスパッタリングターゲットとして酸素含有量15〜35[wt%]のチタン(Ti)ターゲットを用いることにより膜特性ばらつきを低減すると共に安全性の向上を図ったものである。
【0002】
【従来の技術】
従来、LSI等の配線形成の分野にあっては、TiN(窒化チタン)膜を反射防止膜、W(タングステン)密着膜又はバリア膜として用いることが知られている。
【0003】
図20は、TiN膜を反射防止膜及びW密着膜として用いた多層配線構造の一例を示すものである。半導体基板1の表面には、不純物ドープ領域1aを覆って絶縁膜2が形成され、絶縁膜2には、不純物ドープ領域1aに達する接続孔2aが形成される。接続孔2aの内面及び絶縁膜2を覆ってTiN膜3が形成され、TiN膜3の上には、接続孔2aを埋めるようにW層がブランケットCVD(ケミカル・ベーパー・デポジション)法により形成される。TiN膜3は、W層との密着性を改善するための密着膜として形成されるものである。TiN膜3が露呈するまでW層をエッチバックすることによりW層の残存部からなる接続プラグ4が接続孔2a内に形成される。
【0004】
接続プラグ4及びTiN膜3の露呈部を覆ってAl(アルミニウム)合金層5及びTiN膜6を順次に形成した後、層5及び膜6を含む積層をホトリソグラフィ及び選択エッチング処理によりパターニングすることにより残存するAl合金層5及びTiN膜6からなる配線層W1 が接続プラグ4につながるように形成される。ホトリソグラフィ処理においては、エッチングマスクとしてのレジスト層を形成する際にTiN層6が反射防止膜として作用するので、寸法精度よくレジスタ層をパターニングすることができる。
【0005】
基板上面には、配線層W1 及び絶縁膜2を覆って絶縁膜7が形成され、絶縁膜7には、配線層W1 の一部に達する接続孔7aが形成される。接続孔7a内には、上記したと同様にしてTiN膜8を介してWからなる接続プラグ9が形成される。絶縁膜7の上には、上記したと同様にAl合金層10及びTiN膜11からなる配線層W2 が接続プラグ9につながるように形成される。
【0006】
TiN膜8は、TiN膜3と同様にW密着膜として役立つものであり、TiN膜11は、TiN膜6と同様に反射防止膜として役立つものである。TiN膜3,6,8,11は、通常、反応性スパッタ法により形成される。
【0007】
【発明が解決しようとする課題】
上記した従来技術によると、反応性スパッタ法で形成したTiN膜3,8の耐熱性が十分でないため、Wの堆積時にWのしみ出し4a,9aが生じ、Wのしみ出し4aにより不純物ドープ領域1aと基板1との間のPN接合が破壊されたり、Wのしみ出し9aにより層間接続部の抵抗(ビア抵抗)が増大したりする不都合があった。
【0008】
TiN膜のバリア性を向上させる方法としては、反応性スパッタ処理の際にスパッタリングターゲットとして100[ppm]〜5[%]の窒素及び/又は1000[ppm]〜14[%]の酸素を含有するチタンターゲットを用いる方法が知られている(例えば、特開平5−179435号公報参照)。しかしながら、このような方法を使用しても、しみ出し4a,9aを防ぐには十分でなかった。
【0009】
そこで、発明者は、TiN膜3,6,8,11の代りにTiON(酸化窒化チタン)膜を用いる配線形成プロセスについて研究した。このような配線形成プロセスにおいて、TiON膜は、反応性スパッタ法により形成した。すなわち、スパッタ室にAr+N2 +O2 の混合ガスを導入し、チタンターゲットをスパッタしてTiON膜を形成した。しかしながら、酸素に対するチタンの反応性が極めて高いため、酸素の流通経路に沿って膜特性分布が観測された。例えば、TiON膜のシート抵抗は、酸素導入口に近い位置で高く、酸素導入口から離れるに従って低くなる。これは、TiON膜の酸素含有量が酸素の流通経路に沿って変化することを示すもので、このような酸素含有量の変化に従ってTiON膜の反射率等の特性も変化する。従って、シート抵抗、反射率、耐熱性等の膜特性のばらつきが大きいという問題点がある。
【0010】
また、可燃性を与える酸素ガスを使用するため、安全性に十分配慮する必要があり、特にクライオポンプを使用する排気系においてはオゾン生成による爆発の危険性がある。
【0011】
この発明の目的は、膜特性ばらつきが小さく且つ安全性が高い新規なスパッタ法を提供することにある。
【0012】
この発明の他の目的は、バリア膜、密着膜及び/又は反射防止膜を有する配線を歩留りよく形成することができる新規な配線形成法を提供することにある。
【0013】
【課題を解決するための手段】
この発明に係るスパッタ法は、スパッタ室内に被処理体とスパッタリングターゲットとを配置すると共に、前記スパッタ室内に処理ガスを導入しつつ排気手段により前記スパッタ室内を所定の圧力に維持した状態において、前記処理ガスのイオンの照射により前記スパッタリングターゲットからスパッタ粒子を放出させることにより前記被処理体の表面に該スパッタ粒子からなるスパッタ膜を形成するスパッタ法であって、前記処理ガスとして窒素ガス又は不活性ガス(例えばアルゴンガス)と窒素ガスとの混合ガスを用いると共に前記スパッタリングターゲットとして酸素含有量が15〜35[wt%]の範囲内にあるチタンターゲットを用いることにより前記スパッタ膜として酸化窒化チタン膜を形成することを特徴とするものである。
【0014】
この発明に係るスパッタ法によれば、スパッタリングターゲットとして酸素含有量が15〜35[wt%]のチタンターゲットが用いられる。酸素含有量が35[wt%]より大きくなると、スパッタ膜のシート抵抗が上昇すると共にシート抵抗のばらつきも大きくなる。酸素含有量が15[wt%]より小さくなると、スパッタ膜の耐熱性が不十分となる。この発明では、酸素含有量を15〜35[wt%]としたので、シート抵抗とそのばらつきを実用上十分にすることができると共に実用上十分な耐熱性が得られる。
【0016】
この発明に係るスパッタ法では、スパッタリングターゲットとして適量の酸素を含むチタンターゲットを用いるので、スパッタ室に供給する酸素ガスの量は実質的にゼロでよく、供給するとしても微量でよい。このため、シート抵抗、反射率、耐熱性等の膜特性のばらつきが低減される。また、安全性が向上し、排気手段としてクライオポンプを用いても、オゾン生成による爆発の危険性がない。
【0017】
この発明に係る配線形成法にあっては、この発明のスパッタ法によりバリア膜、密着膜又は反射防止膜としてのTiON膜を形成する。このため、耐熱性良好なTiON膜が得られると共にTiON膜のシート抵抗、反射率、耐熱性等の特性のばらつきが低減される。
【0018】
【発明の実施の形態】
図1は、この発明の実施に用いられるスパッタ装置の概略構成を示すものである。
【0019】
スパッタ室20内には、半導体ウエハ等の被処理ウエハ24を保持するアノード電極22が配置される。スパッタ室20において、アノード電極22の上方には、下面にスパッタリングターゲット28が装着されたカソード電極26が配置される。
【0020】
アノード電極22に接続された導線Qaは、絶縁部材Paを介してスパッタ室20から導出され、電圧可変の直流電源30のプラス極に接続される。カソード電極26に接続された導線Qkは、絶縁部材Pkを介してスパッタ室20から導出され、直流電源30のマイナス極に接続される。
【0021】
スパッタ処理に際しては、スパッタ室20の上部に設けたガス導入口20aからスパッタ室20内に処理ガスGが導入される。処理ガスGとしては、例えばAr(アルゴン)ガス、N2 (窒素)ガス又はArガスとN2 ガスとの混合ガスが供給される。スパッタ室20の下部に設けた排気口20bには、排気手段としてのクライオポンプ32が接続され、スパッタ室20内は、クライオポンプ32による排気により所定の圧力に維持される。このような状態において、直流電源30の直流電圧を放電可能な所定値に設定すると、直流放電により処理ガスGがイオン化し、処理ガスGのイオンの照射によりターゲット28からスパッタ粒子が放出される。放出されたスパッタ粒子は、ウエハ24の表面に付着し、スパッタ膜を形成する。
【0022】
図1のスパッタ装置においては、直流電源30の代りに高周波電源34及びマッチング回路36を接続し、高周波放電によりスパッタリングを行なうこともできる。
【0023】
スパッタリングターゲット28としては、酸素含有量が15〜35[wt%]のチタンターゲットを用いる。このようなチタンターゲットは、市販の高純度チタン粉末(純度99.99[%])及び高純度酸化チタン粉末(純度99.99[%])を原料として図2に示すような粉末冶金法により形成することができる。
【0024】
図2に示す粉末冶金法において、ステップ40では、チタン粉末と酸化チタン粉末とを酸素含有量が15〜35[wt%]となるように計量する。ステップ42では、計量したチタン粉末及び酸化チタン粉末を均一に混合する。ステップ44では、チタン及び酸化チタンの混合粉末を圧縮成形すると共に焼結し、焼結体からなるチタンターゲット材を得る。
【0025】
ステップ44の処理では、圧縮成形手段として、真空中で成形可能なホットプレス又は熱間等方圧プレスを使用する。このときの処理温度は、酸化チタンの結晶構造を得るため、1200〜1500[℃]とするのが好ましく、プレス圧力は、相対密度80[%]以上の高密度化を達成するため、200〜400[kg/cm2 ]とするのが好ましい。
【0026】
このようにして形成されたチタンターゲット材は、機械加工により所定の形状・寸法(例えば直径100[mm]×厚さ6[mm]の円板状)に仕上げられる。このように加工されたチタンターゲットは、カソード電極26としてのCu(銅)製冷却板にメタルボンディングによりスパッタリングターゲット28として装着される。
【0027】
上記のようにして得られたチタンターゲットを用いて図1のスパッタ装置でスパッタ処理を行ない、酸化チタン膜を形成した。このときのスパッタ条件は、
スパッタ電源:直流電源30
パワー:0.5[kW]
スパッタ圧力:5×10-3[Torr]
スパッタガス:アルゴン
とした。
【0028】
図3〜5は、上記スパッタ処理で得られた酸化チタン膜についてスパッタ時間と比抵抗、膜厚との関係を示すもので、図3は、チタンターゲットの酸素含有量が10[wt%]の場合を、図4は、チタンターゲットの酸素含有量が20[wt%]の場合を、図5は、チタンターゲットの酸素含有量が30[wt%]の場合をそれぞれ示す。
【0029】
スパッタ時間を3[min]としたとき、図3,4,5の酸化チタン膜の比抵抗は、それぞれ335,470,540[μΩcm]であった。図3〜5によれば、チタンターゲットの酸素含有量の増大に伴って酸化チタン膜の比抵抗が増大すること、スパッタ時間の増大に対して酸化チタン膜の厚さがリニアに増大すること、スパッタ時間の変化に対して酸化チタン膜の比抵抗がほぼ一定であることなどがわかる。
【0030】
図6は、この発明に係るスパッタ法の一応用例として配線形成法を示すものである。この例では、バリア膜及び反射防止膜をこの発明に係るスパッタ法により形成する。
【0031】
例えばシリコンからなる半導体基板50の表面に不純物ドープ領域50aを覆ってシリコンオキサイド等の絶縁膜52をCVD法等により形成する。そして、絶縁膜52には、周知のホトリソグラフィ及び選択的ドライエッチング処理により不純物ドープ領域50aに達する接続孔52aを形成する。
【0032】
次に、この発明に係る反応性スパッタ法により接続孔52a及び絶縁膜52を覆ってバリア膜としてのTiON膜56を形成する。TiON膜56は、一例として図1の直流スパッタ装置を用いて、
スパッタリングターゲット28:酸素含有量20[wt%]のTiターゲット
処理ガスG:ArガスとN2 ガスとを4:6で混合したガス
の条件で50[nm]の厚さに形成することができる。この場合、酸素を補填するため、処理ガスGに微量のO2 ガスを添加してもよい。また、コンタクト性能を向上させるため、TiON膜56を形成する前に接続孔52a及び絶縁膜52を覆って抵抗低減膜を形成してもよい。抵抗低減膜としては、高融点金属膜が好適であり、例えば20[nm]の厚さのTi膜54をスパッタ法等により形成することができる。
【0033】
次に、接続孔52aを埋めるようにTiON膜56の上にAl系金属層58を形成する。Al系金属層58としては、例えば500[nm]の厚さのAl−Cu合金層を形成することができる。接続孔52aを埋めるようにAl系金属層58を形成するには、スパッタ中に基板を加熱するリフロースパッタ法又はスパッタ後に基板を加熱するリフロー法等を用いることができる。
【0034】
次に、この発明に係る反応性スパッタ法によりAl系合金層58に重ねて反射防止膜としてのTiON膜60を形成する。TiON膜60は、一例として図1の直流スパッタ装置を用いて前述のTiON膜56の形成時と同様の条件で30[nm]の厚さに形成することができる。この場合、TiON膜60を形成する前にAl系金属層58に重ねて酸化防止膜としてのTi膜を例えばスパッタ法により10[nm]の厚さに形成してもよい。
【0035】
次に、Ti膜54、TiON膜56、Al系金属層58及びTiON膜60を含む積層をホトリソグラフィ及び選択的にドライエッチング処理によりパターニングして配線層62を形成する。配線層62は、配線パターニングの結果として残存するTi膜54、TiON膜56、Al系合金層58及びTiON膜60を含むもので、接続孔52aを介して不純物ドープ領域50aに接続される。
【0036】
図7は、図6に関して前述した配線形成法においてバリア膜としてのTiON膜56を純Tiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについてコンタクト抵抗Rcとそのばらつきがコンタクトサイズに依存する様子を示すものである。
【0037】
コンタクト抵抗Rcは、図6において配線層62と不純物ドープ領域50aとの間の抵抗に相当し、コンタクトサイズは、図6において接続孔52aの直径に相当する。図7において、L0 は、純Tiターゲットを用いる反応性スパッタ法でTiON膜56を形成した場合のコンタクト抵抗の変化を示し、L1 は、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法でTiON膜56を形成した場合のコンタクト抵抗の変化を示す。
【0038】
図7によれば、TiON膜56を純Tiターゲットを用いる反応性スパッタ法で形成する場合(L0 )に比べて酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成する場合(L1 )の方がコンタクト抵抗及びコンタクト抵抗ばらつきのいずれも小さいことがわかる。
【0039】
TiON膜56を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成する場合にコンタクト抵抗のばらつきが小さいことは、TiON膜中の酸素含有量のばらつきが小さいことを示している。従って、反射防止膜としてのTiON膜60を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成すると、反射率のばらつきが低減される。
【0040】
図8は、図6に関して前述した配線形成法においてバリア膜としてのTiON膜56を純Tiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについて450[℃]アニール処理後のリーク電流の度数分布を示すものである。
【0041】
リーク電流を測定するために、図11,12に示すようなテスト素子70を半導体ウエハの一方の主表面において64個のチップ領域にそれぞれ形成した。そして、各テスト素子70毎(各チップ領域毎)に図12に示す測定回路でリーク電流を測定した。
【0042】
テスト素子70は、シリコンからなる半導体基板72の表面に形成された細長いP型ウェル領域74を有すると共に領域74の表面に一列状に形成されたN+ 型不純物ドープ領域76(1),76(2)…76(m)を有する。基板表面には、シリコンオキサイド等の絶縁膜75が形成されており、絶縁膜75の上には、配線層78(1),78(2)…78(n)が一列状に形成されている。78(1)〜78(n)の各配線層は、図6に関して前述した配線層62と同様にして形成される。
【0043】
配線層78(1)は、P型ウェル領域74に接続され、配線層78(2)の一端は、N+ 型領域76(1)に接続される。配線層78(1)及び78(2)の間には領域74及び76(1)の間に形成されたPN接合が介在する。
【0044】
配線層78(2)の他端は、N+ 型領域76(2)の一部に接続され、領域76(2)の他の部分には、図示しない配線層78(3)の一端が接続される。これと同様にしてN+ 型領域76(m)までの多数のN+ 型領域が配線層78(n)までの多数の配線層により直列接続される。配線層78(1)〜78(n)の数nは、N+ 型領域76(1)〜76(m)の数をmとすると、m+1となる。
【0045】
テスト素子70において、接続孔に対応するコンタクト部CNの数は、5000個とし、各接続孔の直径は、0.25[μm]とした。配線層78(1)〜78(n)を形成した後、テスト素子70には、450[℃]のアニール処理を施した。そして、図12の測定回路において、配線層78(1)−78(n)の間に電圧V=5[V]を領域74−76(1)間のPN接合が逆方向にバイアスされるように印加して電流計Aにより逆方向リーク電流を測定した。
【0046】
このようなリーク電流測定をウエハ上の64個のテスト素子それぞれについて行ない、測定値を求めた。そして、各測定値が予め定めた10-10 [A]台、10-9[A]台、10-8[A]台、10-7[A]以上の4つの電流階級のいずれに属するか判定し、属すると判定された電流階級でカウントした。各電流階級毎にカウント数をNとして、次の数1の式によりパーセンテージを求めた。
【0047】
【数1】

Figure 0004046407
このようなパーセンテージを各電流階級毎に度数としてグラフで示したのが図8である。図8において、S0 のような各棒状部は、純Tiターゲットを用いる反応性スパッタ法でTiON膜56を形成した場合の度数を示し、S1 のような各棒状部は、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法でTiON膜56を形成した場合の度数を示す。
【0048】
図8によれば、TiON膜56を純Tiターゲットを用いる反応性スパッタ法で形成する場合(S0 )に比べて酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成する場合(S1 )の方がリーク電流及びリーク電流ばらつきのいずれも小さく、耐熱性が高いことがわかる。
【0049】
図9は、図6に関して前述した配線形成法においてバリア膜としてのTiON膜56を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合L3 と、酸素含有量35[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合L4 についてコンタクト抵抗Rcとそのばらつきがコンタクトサイズに依存する様子を図7と同様にして示すものである。
【0050】
図10は、図6に関して前述した配線形成法においてバリア膜としてのTiON膜56を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合S3 と、酸素含有量15[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合S4 とについて450[℃]アニール処理後のリーク電流の度数分布を図8と同様にして示すものである。
【0051】
図9によれば、Tiターゲットの酸素含有量が35[wt%]より大きくなると、コンタクト抵抗及びコンタクト抵抗ばらつきのいずれも大きくなることがわかる。また、図10によれば、Tiターゲットの酸素含有量が15[wt%]より小さくなると、リーク電流及びリーク電流ばらつきがいずれも大きくなり、耐熱性が低下することがわかる。従って、Tiターゲットの酸素含有量は、15〜35[wt%]とするのが好ましい。
【0052】
図13〜19は、この発明に係るスパッタ法の他の応用例として多層配線形成法を示すものである。この例では、W密着膜及び反射防止膜をこの発明に係るスパッタ法により形成する。
【0053】
図13の工程では、例えばシリコンからなる半導体基板50の表面に不純物ドープ領域50aを覆ってシリコンオキサイド等の絶縁膜52をCVD法等により形成する。そして、絶縁膜52には、周知のホトリソグラフィ及び選択的ドライエッチング処理により不純物ドープ領域50aに達する接続孔52aを形成する。
【0054】
図14の工程では、接続孔52aの内面及び絶縁膜52を覆ってこの発明に係る反応性スパッタ法によりW密着膜としてのTiON膜80を形成する。TiON膜80は、一例として図1の直流スパッタ装置を用いて前述のTiON膜56と同様の条件で100[nm]の厚さに形成することができる。この場合、TiON膜80を形成する前に接続孔52aの内面及び絶縁膜52を覆って例えば10〜20[nm]の厚さのTi膜(抵抗低減膜)をスパッタ法等により形成してもよい。
【0055】
次に、接続孔52aを埋めるようにTiON膜80の上にW層82をブランケットCVD法により形成する。W層82は、一例として500[nm]の厚さに形成することができる。成膜条件は、
WF6 流量:50[sccm]
圧力:40[Torr]
基板温度:400[℃]
とすることができる。
【0056】
図15の工程では、絶縁膜52の上面側でTiON膜80が露呈するまでW層82をエッチバックすることにより接続孔52a内にW層82の残存部からなる接続プラグ82aを形成する。W層82を平坦状に除去する方法としては、エッチバック処理の代りにCMP(化学機械研磨)処理を用いてもよい。また、TiON膜80は、絶縁膜52の上面側で除去し、接続孔52a内にのみ残存させるようにしてもよく、この場合には接続プラグ82a及びTiON膜80の残存部を覆ってTi等の配線下地膜を形成してもよい。
【0057】
図16の工程では、接続プラグ82a及びTiON膜80の露呈部を覆ってAl系金属(Al又はAl合金)層84をスパッタ法等により形成する。Al系金属層84としては、例えば350〜400[nm]の厚さのAl−Si−Cu合金層をスパッタ法で形成することができる。
【0058】
次に、Al系金属層84の上に反射防止膜としてのTiON膜86をこの発明に係る反応性スパッタ法により形成する。TiON膜86は、一例として図1のスパッタ装置を用いて前述のTiON膜56と同様の条件で50[nm]の厚さに形成することができる。この場合、TiON膜86を形成する前にAl系金属層84を覆って例えば10[nm]の厚さのTi膜(Al系金属表面の酸化を防止する膜)をスパッタ法等により形成してもよい。
【0059】
図17の工程では、ホトリソグラフィ処理により所望の配線パターニングに従ってエッチングマスクとしてのレジスト層(図示せず)をTiON膜86の上に形成する。このとき、Al系金属層84の表面からの光反射がTiON膜86により抑制されるので、寸法精度よくレジスト層をパターニングすることができる。
【0060】
次に、形成したレジスト層をマスクとする選択的ドライエッチング処理によりTiON膜80、Al系金属層84及びTiON膜86を含む積層をパターニングして接続プラグ82aにつながる配線層88を形成する。配線層88は、TiON膜80の残存部からなるTiON膜80aと、Al系金属層84の残存部からなるAl系金属層84aと、TiON膜86の残存部からなるTiON膜86aとを含むもので、接続プラグ82a及び接続孔底部のTiON膜80bを介して不純物ドープ領域50aに接続される。
【0061】
図18の工程では、絶縁膜52の上に配線層88を覆って層間絶縁膜90を形成する。絶縁膜90は、配線段差を緩和するように平坦状に形成するのが好ましい。このためには、例えばプラズマCVD法によりシリコンオキサイド膜を形成した後、水素シルセスキオキサン樹脂膜を回転塗布し、塗布膜に熱処理を施してセラミック状のシリコンオキサイド膜とし、更にその上にプラズマCVD法によりシリコンオキサイド膜を形成することができる。
【0062】
次に、絶縁膜90には、ホトリソグラフィ及び選択的ドライエッチング処理により配線層88の一部に達する接続孔90aを形成する。
【0063】
図19の工程では、図14〜17に関して前述したのと同様の処理により接続孔90aを介して配線層88につながる上層配線を形成する。上層配線は、W密着膜としてのTiON膜92aと、Wからなる接続プラグ94aと、Al系金属層96aと、反射防止膜としてのTiON膜98aとにより構成される。接続プラグ94aにつながる配線層100は、配線パターニングの結果として残存するTiON膜92a、Al系金属層96a及びTiON膜98aを含んでいる。
【0064】
上記した実施形態によれば、スパッタリングターゲット28として酸素含有量が15〜35[wt%]のTiターゲットを用いると共にArガス、N2 ガス又はAr+N2 の混合ガスを用いて酸化チタン又は酸化窒化チタンからなるスパッタ膜を形成するようにしたので、酸素ガスの供給量はゼロ又は微量でよく、シート抵抗、反射率、耐熱性等の膜特性のばらつきを低減することができる。また、酸素ガスを殆ど使用しないことから安全性が向上するため、クライオポンプ32の使用が可能になり、短時間で高真空に到達することができる。この結果、良質な(結晶粒径が大きく、大きさのばらつきが小さいためマイグレーションに強い)アルミニウム成膜が可能となる。
【0065】
その上、この発明に係る反応性スパッタ法によりバリア膜としてのTiON膜56、W密着膜としてのTiON膜80a,92a、反射防止膜としてのTiON膜60,86a,98a等を形成するようにしたので、TiON膜のシート抵抗、反射率、耐熱性等の特性ばらつきを低減することができ、しかも耐熱性の向上により図20の9a,9bのようなWのしみ出しを抑制することができる。従って、信頼性の高い微細配線を歩留りよく形成することができる。
【0066】
【発明の効果】
以上のように、この発明によれば、スパッタリングターゲットとして酸素含有量が15〜35[wt%]のチタンターゲットを用いて酸化窒化チタンからなるスパッタ膜を形成するようにしたので、スパッタ膜の特性ばらつきが低減されると共に安全性が向上する効果が得られる。
【0067】
また、配線形成プロセスにおいて、この発明に係るスパッタ法によりバリア膜、密着膜又は反射防止膜としてのTiON膜を形成するようにしたので、耐熱性良好な配線を歩留りよく形成できる効果も得られる。
【図面の簡単な説明】
【図1】 この発明を実施する際に使用されるスパッタ装置を示す概略構成図である。
【図2】 スパッタリングターゲットの製法を示すフローチャートである。
【図3】 酸素含有量10[wt%]のチタンターゲットを用いたスパッタ処理におけるスパッタ時間と膜厚、比抵抗との関係を示すグラフである。
【図4】 酸素含有量20[wt%]のチタンターゲットを用いたスパッタ処理におけるスパッタ時間と膜厚、比抵抗との関係を示すグラフである。
【図5】 酸素含有量30[wt%]のチタンターゲットを用いたスパッタ処理におけるスパッタ時間と膜厚、比抵抗との関係を示すグラフである。
【図6】 この発明のスパッタ法の一応用例として配線形成法を説明するための基板断面図である。
【図7】 バリア膜としてのTiON膜を純Tiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについてコンタクトサイズとコンタクト抵抗、コンタクト抵抗ばらつきとの関係を示すグラフである。
【図8】 バリア膜としてのTiON膜を純Tiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについて450[℃]アニール処理後のリーク電流の度数分布を示すグラフである。
【図9】 バリア膜としてのTiON膜を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量35[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについてコンタクトサイズとコンタクト抵抗、コンタクト抵抗ばらつきとの関係を示すグラフである。
【図10】 バリア膜としてのTiON膜を酸素含有量20[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合と、酸素含有量35[wt%]のTiターゲットを用いる反応性スパッタ法で形成した場合とについて450[℃]アニール処理後のリーク電流の度数分布を示すグラフである。
【図11】 リーク電流測定に用いられるテスト素子を示す平面図である。
【図12】 図11の素子のX−X’線に沿う断面図である。
【図13】 この発明のスパッタ法の他の応用例としての多層配線形成法における接続孔形成工程を示す基板断面図である。
【図14】 図13の工程に続くTiON膜形成及びW層形成工程を示す基板断面図である。
【図15】 図14の工程に続くエッチバック工程を示す基板断面図である。
【図16】 図15の工程に続くAl系金属層形成及びTiON膜形成工程を示す基板断面図である。
【図17】 図16の工程に続く配線パターニング工程を示す基板断面図である。
【図18】 図17の工程に続く層間絶縁膜形成及び接続孔形成工程を示す基板断面図である。
【図19】 図18の工程に続く上層配線形成工程を示す基板断面図である。
【図20】 従来の多層配線形成法を説明するための基板断面図である。
【符号の説明】
20:スパッタ室、22:アノード電極、24:被処理ウエハ、26:カソード電極、28:スパッタリングターゲット、30:直流電源、32:クライオポンプ、34:高周波電源、36:マッチング回路、50:半導体基板、50a:不純物ドープ領域、52,90:絶縁膜、52a,90a:接続孔、56,60,80,80a,86,86a,92a,98a:TiON膜、82:W層、82a,94a:接続プラグ、58,84,84a,96a:Al系金属層、62,88,100:配線層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sputtering method and wiring formation. To the law In particular, by using a titanium (Ti) target having an oxygen content of 15 to 35 [wt%] as a sputtering target, variations in film characteristics are reduced and safety is improved.
[0002]
[Prior art]
Conventionally, in the field of wiring formation such as LSI, it is known to use a TiN (titanium nitride) film as an antireflection film, a W (tungsten) adhesion film, or a barrier film.
[0003]
FIG. 20 shows an example of a multilayer wiring structure using a TiN film as an antireflection film and a W adhesion film. An insulating film 2 is formed on the surface of the semiconductor substrate 1 so as to cover the impurity doped region 1 a, and a connection hole 2 a reaching the impurity doped region 1 a is formed in the insulating film 2. A TiN film 3 is formed to cover the inner surface of the connection hole 2a and the insulating film 2, and a W layer is formed on the TiN film 3 by a blanket CVD (chemical vapor deposition) method so as to fill the connection hole 2a. Is done. The TiN film 3 is formed as an adhesion film for improving adhesion with the W layer. By etching back the W layer until the TiN film 3 is exposed, a connection plug 4 consisting of the remaining portion of the W layer is formed in the connection hole 2a.
[0004]
An Al (aluminum) alloy layer 5 and a TiN film 6 are sequentially formed so as to cover the connection plug 4 and the exposed portion of the TiN film 3, and then the stack including the layer 5 and the film 6 is patterned by photolithography and selective etching. The wiring layer W comprising the Al alloy layer 5 and the TiN film 6 remaining by 1 Is connected to the connection plug 4. In the photolithography process, since the TiN layer 6 acts as an antireflection film when forming a resist layer as an etching mask, the register layer can be patterned with high dimensional accuracy.
[0005]
On the upper surface of the substrate, the wiring layer W 1 An insulating film 7 is formed to cover the insulating film 2, and the insulating film 7 includes a wiring layer W 1 A connection hole 7a that reaches a part of is formed. In the connection hole 7a, a connection plug 9 made of W is formed through the TiN film 8 in the same manner as described above. On the insulating film 7, the wiring layer W made of the Al alloy layer 10 and the TiN film 11 is formed as described above. 2 Is connected to the connection plug 9.
[0006]
The TiN film 8 is useful as a W adhesion film like the TiN film 3, and the TiN film 11 is useful as an antireflection film like the TiN film 6. The TiN films 3, 6, 8, and 11 are usually formed by reactive sputtering.
[0007]
[Problems to be solved by the invention]
According to the above-described prior art, since the heat resistance of the TiN films 3 and 8 formed by the reactive sputtering method is not sufficient, the oozing of W 4a and 9a occurs during the deposition of W, and the impurity bleed region is caused by the oozing of W 4a. There is a disadvantage that the PN junction between 1a and the substrate 1 is broken, or the resistance (via resistance) of the interlayer connection portion increases due to the seepage of W 9a.
[0008]
As a method for improving the barrier property of the TiN film, 100 [ppm] to 5 [%] nitrogen and / or 1000 [ppm] to 14 [%] oxygen are included as a sputtering target in the reactive sputtering process. A method using a titanium target is known (see, for example, JP-A-5-179435). However, using such a method is not sufficient to prevent the oozing 4a and 9a.
[0009]
Therefore, the inventor studied a wiring formation process using a TiON (titanium oxynitride) film instead of the TiN films 3, 6, 8, and 11. In such a wiring formation process, the TiON film was formed by a reactive sputtering method. That is, Ar + N in the sputtering chamber 2 + O 2 Then, a TiON film was formed by sputtering a titanium target. However, due to the extremely high reactivity of titanium to oxygen, a film property distribution was observed along the oxygen flow path. For example, the sheet resistance of the TiON film is high at a position close to the oxygen inlet, and decreases as the distance from the oxygen inlet is increased. This indicates that the oxygen content of the TiON film changes along the oxygen flow path, and the characteristics such as the reflectance of the TiON film also change according to such a change in the oxygen content. Therefore, there is a problem that variations in film properties such as sheet resistance, reflectance, and heat resistance are large.
[0010]
In addition, since oxygen gas that imparts flammability is used, it is necessary to give sufficient consideration to safety, and particularly in an exhaust system that uses a cryopump, there is a risk of explosion due to ozone generation.
[0011]
An object of the present invention is to provide a novel sputtering method with small variations in film characteristics and high safety. Ruko It is in.
[0012]
Another object of the present invention is to provide a novel wiring forming method capable of forming a wiring having a barrier film, an adhesion film and / or an antireflection film with a high yield.
[0013]
[Means for Solving the Problems]
In the sputtering method according to the present invention, an object to be processed and a sputtering target are disposed in a sputtering chamber, and the sputtering chamber is maintained at a predetermined pressure by an exhaust unit while introducing a processing gas into the sputtering chamber. A sputtering method for forming a sputtered film composed of sputtered particles on the surface of the object to be processed by releasing sputtered particles from the sputtering target by irradiation with ions of the processing gas, wherein the processing gas is used as the processing gas. Nikko Elementary gas or inert gas (Eg argon gas) The sputtered film is formed by using a mixed gas of nitrogen gas and a titanium target having an oxygen content in the range of 15 to 35 [wt%] as the sputtering target. Acid A titanium oxynitride film is formed.
[0014]
According to the sputtering method of the present invention, a titanium target having an oxygen content of 15 to 35 [wt%] is used as the sputtering target. When the oxygen content exceeds 35 [wt%], the sheet resistance of the sputtered film increases and the variation in sheet resistance also increases. When the oxygen content is less than 15 [wt%], the heat resistance of the sputtered film becomes insufficient. In this invention, since the oxygen content is 15 to 35 [wt%], sheet resistance and its variation can be made practically sufficient and practically sufficient heat resistance can be obtained.
[0016]
In the sputtering method according to the present invention, since a titanium target containing an appropriate amount of oxygen is used as the sputtering target, the amount of oxygen gas supplied to the sputtering chamber may be substantially zero, and even if supplied, the amount may be small. For this reason, variations in film properties such as sheet resistance, reflectance, and heat resistance are reduced. In addition, safety is improved, and even if a cryopump is used as an exhaust means, there is no danger of explosion due to ozone generation.
[0017]
In the wiring forming method according to the present invention, a TiON film as a barrier film, an adhesion film or an antireflection film is formed by the sputtering method of the present invention. For this reason, a TiON film having good heat resistance is obtained, and variations in characteristics such as sheet resistance, reflectance, and heat resistance of the TiON film are reduced.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a schematic configuration of a sputtering apparatus used for carrying out the present invention.
[0019]
In the sputtering chamber 20, an anode electrode 22 that holds a processing target wafer 24 such as a semiconductor wafer is disposed. In the sputtering chamber 20, a cathode electrode 26 with a sputtering target 28 mounted on the lower surface is disposed above the anode electrode 22.
[0020]
The conducting wire Qa connected to the anode electrode 22 is led out from the sputtering chamber 20 through the insulating member Pa, and is connected to the positive pole of the DC power source 30 with variable voltage. The conducting wire Qk connected to the cathode electrode 26 is led out from the sputtering chamber 20 via the insulating member Pk and connected to the negative pole of the DC power supply 30.
[0021]
During the sputtering process, a processing gas G is introduced into the sputtering chamber 20 from a gas inlet 20 a provided in the upper part of the sputtering chamber 20. As the processing gas G, for example, Ar (argon) gas, N 2 (Nitrogen) gas or Ar gas and N 2 A gas mixture with the gas is supplied. A cryopump 32 as an evacuation unit is connected to an exhaust port 20 b provided in the lower part of the sputtering chamber 20, and the inside of the sputtering chamber 20 is maintained at a predetermined pressure by evacuation by the cryopump 32. In such a state, when the DC voltage of the DC power supply 30 is set to a predetermined value that can be discharged, the processing gas G is ionized by the DC discharge, and the sputtered particles are released from the target 28 by irradiation of the ions of the processing gas G. The released sputtered particles adhere to the surface of the wafer 24 and form a sputtered film.
[0022]
In the sputtering apparatus of FIG. 1, a high frequency power supply 34 and a matching circuit 36 can be connected instead of the DC power supply 30 and sputtering can be performed by high frequency discharge.
[0023]
As the sputtering target 28, a titanium target having an oxygen content of 15 to 35 [wt%] is used. Such a titanium target is obtained by powder metallurgy as shown in FIG. 2 using commercially available high-purity titanium powder (purity 99.99 [%]) and high-purity titanium oxide powder (purity 99.99 [%]) as raw materials. Can be formed.
[0024]
In the powder metallurgy method shown in FIG. 2, in step 40, the titanium powder and the titanium oxide powder are weighed so that the oxygen content becomes 15 to 35 [wt%]. In step 42, the measured titanium powder and titanium oxide powder are mixed uniformly. In step 44, the mixed powder of titanium and titanium oxide is compression-molded and sintered to obtain a titanium target material made of a sintered body.
[0025]
In the process of step 44, a hot press or a hot isostatic press that can be formed in vacuum is used as the compression molding means. The treatment temperature at this time is preferably 1200 to 1500 [° C.] in order to obtain a crystal structure of titanium oxide, and the press pressure is 200 to 200 to achieve a high density of relative density 80 [%] or more. 400 [kg / cm 2 ] Is preferable.
[0026]
The titanium target material thus formed is finished into a predetermined shape and dimensions (for example, a disk shape having a diameter of 100 [mm] × thickness of 6 [mm]) by machining. The titanium target thus processed is attached as a sputtering target 28 to a Cu (copper) cooling plate as the cathode electrode 26 by metal bonding.
[0027]
Using the titanium target obtained as described above, a sputtering process was performed with the sputtering apparatus of FIG. 1 to form a titanium oxide film. The sputtering conditions at this time are
Sputtering power supply: DC power supply 30
Power: 0.5 [kW]
Sputtering pressure: 5 × 10 -3 [Torr]
Sputtering gas: Argon
It was.
[0028]
3 to 5 show the relationship between the sputtering time, the specific resistance, and the film thickness of the titanium oxide film obtained by the above sputtering process. FIG. 3 shows the case where the oxygen content of the titanium target is 10 [wt%]. FIG. 4 shows a case where the oxygen content of the titanium target is 20 [wt%], and FIG. 5 shows a case where the oxygen content of the titanium target is 30 [wt%].
[0029]
When the sputtering time was 3 [min], the specific resistances of the titanium oxide films in FIGS. 3, 4 and 5 were 335, 470 and 540 [μΩcm], respectively. According to FIGS. 3 to 5, the specific resistance of the titanium oxide film increases as the oxygen content of the titanium target increases, and the thickness of the titanium oxide film increases linearly as the sputtering time increases. It can be seen that the specific resistance of the titanium oxide film is almost constant with respect to the change in sputtering time.
[0030]
FIG. 6 shows a wiring formation method as an application example of the sputtering method according to the present invention. In this example, the barrier film and the antireflection film are formed by the sputtering method according to the present invention.
[0031]
For example, an insulating film 52 such as silicon oxide is formed on the surface of the semiconductor substrate 50 made of silicon so as to cover the impurity doped region 50a by a CVD method or the like. Then, a connection hole 52a reaching the impurity doped region 50a is formed in the insulating film 52 by known photolithography and selective dry etching.
[0032]
Next, a TiON film 56 as a barrier film is formed so as to cover the connection hole 52a and the insulating film 52 by the reactive sputtering method according to the present invention. As an example, the TiON film 56 is formed by using the DC sputtering apparatus shown in FIG.
Sputtering target 28: Ti target having an oxygen content of 20 [wt%]
Process gas G: Ar gas and N 2 Gas mixed with gas at 4: 6
The film can be formed to a thickness of 50 [nm] under the following conditions. In this case, a small amount of O is added to the processing gas G to supplement oxygen. 2 Gas may be added. In order to improve the contact performance, a resistance reduction film may be formed covering the connection hole 52a and the insulating film 52 before the TiON film 56 is formed. As the resistance reduction film, a refractory metal film is suitable. For example, a Ti film 54 having a thickness of 20 [nm] can be formed by sputtering or the like.
[0033]
Next, an Al-based metal layer 58 is formed on the TiON film 56 so as to fill the connection hole 52a. As the Al-based metal layer 58, for example, an Al—Cu alloy layer having a thickness of 500 [nm] can be formed. In order to form the Al-based metal layer 58 so as to fill the connection hole 52a, a reflow sputtering method in which the substrate is heated during sputtering, a reflow method in which the substrate is heated after sputtering, or the like can be used.
[0034]
Next, a TiON film 60 as an antireflection film is formed so as to overlap the Al-based alloy layer 58 by the reactive sputtering method according to the present invention. For example, the TiON film 60 can be formed to a thickness of 30 [nm] using the DC sputtering apparatus shown in FIG. 1 under the same conditions as those for forming the TiON film 56 described above. In this case, before the TiON film 60 is formed, a Ti film as an antioxidant film may be formed on the Al-based metal layer 58 to a thickness of 10 [nm] by sputtering, for example.
[0035]
Next, the laminated layer including the Ti film 54, the TiON film 56, the Al-based metal layer 58, and the TiON film 60 is patterned by photolithography and selective dry etching to form the wiring layer 62. The wiring layer 62 includes the Ti film 54, the TiON film 56, the Al-based alloy layer 58, and the TiON film 60 that remain as a result of the wiring patterning, and is connected to the impurity doped region 50a through the connection hole 52a.
[0036]
FIG. 7 shows a case where the TiON film 56 as a barrier film is formed by the reactive sputtering method using a pure Ti target in the wiring formation method described above with reference to FIG. 6, and the reaction using a Ti target having an oxygen content of 20 [wt%]. This shows how the contact resistance Rc and its variation depend on the contact size for the case of forming by the reactive sputtering method.
[0037]
The contact resistance Rc corresponds to the resistance between the wiring layer 62 and the impurity doped region 50a in FIG. 6, and the contact size corresponds to the diameter of the connection hole 52a in FIG. In FIG. 7, L 0 Shows the change in contact resistance when the TiON film 56 is formed by reactive sputtering using a pure Ti target. 1 Shows the change in contact resistance when the TiON film 56 is formed by reactive sputtering using a Ti target having an oxygen content of 20 [wt%].
[0038]
According to FIG. 7, when the TiON film 56 is formed by reactive sputtering using a pure Ti target (L 0 In the case of forming by reactive sputtering using a Ti target having an oxygen content of 20 [wt%] compared to (L) 1 ) Shows that both the contact resistance and the contact resistance variation are smaller.
[0039]
When the TiON film 56 is formed by reactive sputtering using a Ti target having an oxygen content of 20 [wt%], a small variation in contact resistance indicates a small variation in the oxygen content in the TiON film. Yes. Therefore, when the TiON film 60 as an antireflection film is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%], the variation in reflectance is reduced.
[0040]
8 shows a case where the TiON film 56 as a barrier film is formed by the reactive sputtering method using a pure Ti target in the wiring formation method described above with reference to FIG. 6, and a reaction using a Ti target having an oxygen content of 20 [wt%]. 2 shows a frequency distribution of leakage current after annealing at 450 [° C.] with respect to the case of forming by the reactive sputtering method.
[0041]
In order to measure the leakage current, test elements 70 as shown in FIGS. 11 and 12 were respectively formed in 64 chip regions on one main surface of the semiconductor wafer. Then, the leakage current was measured for each test element 70 (each chip region) with the measurement circuit shown in FIG.
[0042]
The test element 70 has an elongated P-type well region 74 formed on the surface of a semiconductor substrate 72 made of silicon, and N formed in a line on the surface of the region 74. + Type impurity doped regions 76 (1), 76 (2)... 76 (m). An insulating film 75 such as silicon oxide is formed on the surface of the substrate. On the insulating film 75, wiring layers 78 (1), 78 (2)... 78 (n) are formed in a line. . Each of the wiring layers 78 (1) to 78 (n) is formed in the same manner as the wiring layer 62 described above with reference to FIG.
[0043]
The wiring layer 78 (1) is connected to the P-type well region 74, and one end of the wiring layer 78 (2) is N + Connected to mold region 76 (1). A PN junction formed between the regions 74 and 76 (1) is interposed between the wiring layers 78 (1) and 78 (2).
[0044]
The other end of the wiring layer 78 (2) is N + One end of a wiring layer 78 (3) (not shown) is connected to a part of the mold region 76 (2) and the other part of the region 76 (2). N in the same way + Numerous N up to mold area 76 (m) + The mold regions are connected in series by a number of wiring layers up to the wiring layer 78 (n). The number n of the wiring layers 78 (1) to 78 (n) is N + If the number of mold regions 76 (1) to 76 (m) is m, then m + 1.
[0045]
In the test element 70, the number of contact portions CN corresponding to the connection holes was 5000, and the diameter of each connection hole was 0.25 [μm]. After forming the wiring layers 78 (1) to 78 (n), the test element 70 was annealed at 450 [° C.]. In the measurement circuit of FIG. 12, the voltage V = 5 [V] is applied between the wiring layers 78 (1) -78 (n) so that the PN junction between the regions 74-76 (1) is biased in the reverse direction. The reverse leakage current was measured with an ammeter A.
[0046]
Such a leakage current measurement was performed for each of the 64 test elements on the wafer, and the measured values were obtained. Each measured value is 10 -Ten [A] stand, 10 -9 [A] stand, 10 -8 [A] stand, 10 -7 [A] It was determined which of the above four current classes belonged, and the current classes determined to belong were counted. For each current class, the number of counts was N, and the percentage was obtained by the following equation (1).
[0047]
[Expression 1]
Figure 0004046407
FIG. 8 is a graph showing such a percentage as a frequency for each current class. In FIG. 8, S 0 Each bar-like portion indicates the frequency when the TiON film 56 is formed by reactive sputtering using a pure Ti target, and S 1 Each of the rod-like parts as described above indicates the frequency when the TiON film 56 is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%].
[0048]
According to FIG. 8, when the TiON film 56 is formed by reactive sputtering using a pure Ti target (S 0 ) In comparison with a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%] (S 1 ) Is smaller in both the leakage current and the variation in leakage current, indicating that the heat resistance is higher.
[0049]
9 shows a case where a TiON film 56 as a barrier film is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%] in the wiring formation method described above with reference to FIG. Three And a reactive sputtering method using a Ti target having an oxygen content of 35 [wt%] L Four FIG. 8 shows the state in which the contact resistance Rc and its variation depend on the contact size in the same manner as in FIG.
[0050]
FIG. 10 shows a case where the TiON film 56 as a barrier film is formed by the reactive sputtering method using a Ti target having an oxygen content of 20 [wt%] in the wiring formation method described above with reference to FIG. Three And a reactive sputtering method using a Ti target having an oxygen content of 15 [wt%] S Four 8 shows the frequency distribution of leakage current after annealing at 450 [° C.] in the same manner as in FIG.
[0051]
According to FIG. 9, it can be seen that when the oxygen content of the Ti target is greater than 35 [wt%], both the contact resistance and the contact resistance variation increase. Moreover, according to FIG. 10, when the oxygen content of the Ti target is smaller than 15 [wt%], it can be seen that both the leakage current and the variation in the leakage current are increased and the heat resistance is lowered. Therefore, the oxygen content of the Ti target is preferably 15 to 35 [wt%].
[0052]
13 to 19 show a multilayer wiring forming method as another application example of the sputtering method according to the present invention. In this example, the W adhesion film and the antireflection film are formed by the sputtering method according to the present invention.
[0053]
In the process of FIG. 13, for example, an insulating film 52 such as silicon oxide is formed on the surface of the semiconductor substrate 50 made of silicon so as to cover the impurity doped region 50a by a CVD method or the like. Then, a connection hole 52a reaching the impurity doped region 50a is formed in the insulating film 52 by known photolithography and selective dry etching.
[0054]
In the process of FIG. 14, a TiON film 80 as a W adhesion film is formed by the reactive sputtering method according to the present invention so as to cover the inner surface of the connection hole 52a and the insulating film 52. As an example, the TiON film 80 can be formed to a thickness of 100 [nm] under the same conditions as the TiON film 56 described above using the DC sputtering apparatus of FIG. In this case, a Ti film (resistance reduction film) having a thickness of, for example, 10 to 20 [nm] may be formed by sputtering or the like so as to cover the inner surface of the connection hole 52a and the insulating film 52 before the TiON film 80 is formed. Good.
[0055]
Next, a W layer 82 is formed on the TiON film 80 by a blanket CVD method so as to fill the connection hole 52a. For example, the W layer 82 can be formed to a thickness of 500 [nm]. Deposition conditions are
WF 6 Flow rate: 50 [sccm]
Pressure: 40 [Torr]
Substrate temperature: 400 [° C]
It can be.
[0056]
In the step of FIG. 15, the W layer 82 is etched back until the TiON film 80 is exposed on the upper surface side of the insulating film 52, thereby forming the connection plug 82a consisting of the remaining portion of the W layer 82 in the connection hole 52a. As a method for removing the W layer 82 in a flat shape, a CMP (Chemical Mechanical Polishing) process may be used instead of the etch back process. Further, the TiON film 80 may be removed on the upper surface side of the insulating film 52 so as to remain only in the connection hole 52a. In this case, Ti or the like is covered to cover the connection plug 82a and the remaining portions of the TiON film 80. A wiring base film may be formed.
[0057]
In the step of FIG. 16, an Al-based metal (Al or Al alloy) layer 84 is formed by sputtering or the like so as to cover the exposed portions of the connection plug 82a and the TiON film 80. As the Al-based metal layer 84, for example, an Al—Si—Cu alloy layer having a thickness of 350 to 400 [nm] can be formed by sputtering.
[0058]
Next, a TiON film 86 as an antireflection film is formed on the Al-based metal layer 84 by the reactive sputtering method according to the present invention. As an example, the TiON film 86 can be formed to a thickness of 50 [nm] using the sputtering apparatus of FIG. In this case, before forming the TiON film 86, a Ti film having a thickness of, for example, 10 nm (film for preventing oxidation of the Al-based metal surface) is formed by sputtering or the like so as to cover the Al-based metal layer 84. Also good.
[0059]
In the step of FIG. 17, a resist layer (not shown) as an etching mask is formed on the TiON film 86 according to desired wiring patterning by photolithography. At this time, light reflection from the surface of the Al-based metal layer 84 is suppressed by the TiON film 86, so that the resist layer can be patterned with high dimensional accuracy.
[0060]
Next, a layer including the TiON film 80, the Al-based metal layer 84, and the TiON film 86 is patterned by selective dry etching using the formed resist layer as a mask to form a wiring layer 88 connected to the connection plug 82a. The wiring layer 88 includes a TiON film 80a composed of the remaining portion of the TiON film 80, an Al-based metal layer 84a composed of the remaining portion of the Al-based metal layer 84, and a TiON film 86a composed of the remaining portion of the TiON film 86. Thus, the impurity doped region 50a is connected via the connection plug 82a and the TiON film 80b at the bottom of the connection hole.
[0061]
In the process of FIG. 18, an interlayer insulating film 90 is formed on the insulating film 52 so as to cover the wiring layer 88. The insulating film 90 is preferably formed in a flat shape so as to alleviate the wiring step. For this purpose, for example, after forming a silicon oxide film by a plasma CVD method, a hydrogen silsesquioxane resin film is spin-coated, a heat treatment is performed on the coated film to form a ceramic silicon oxide film, and a plasma is further formed thereon. A silicon oxide film can be formed by a CVD method.
[0062]
Next, a connection hole 90a reaching a part of the wiring layer 88 is formed in the insulating film 90 by photolithography and selective dry etching.
[0063]
In the process of FIG. 19, an upper layer wiring connected to the wiring layer 88 through the connection hole 90a is formed by the same process as described above with reference to FIGS. The upper layer wiring is composed of a TiON film 92a as a W adhesion film, a connection plug 94a made of W, an Al-based metal layer 96a, and a TiON film 98a as an antireflection film. The wiring layer 100 connected to the connection plug 94a includes a TiON film 92a, an Al-based metal layer 96a, and a TiON film 98a remaining as a result of wiring patterning.
[0064]
According to the above-described embodiment, a Ti target having an oxygen content of 15 to 35 [wt%] is used as the sputtering target 28 and Ar gas, N 2 Gas or Ar + N 2 Since a sputtered film made of titanium oxide or titanium oxynitride is formed using a mixed gas of oxygen, the supply amount of oxygen gas may be zero or a very small amount, and variations in film characteristics such as sheet resistance, reflectance, and heat resistance Can be reduced. Moreover, since oxygen is hardly used, safety is improved, so that the cryopump 32 can be used, and a high vacuum can be reached in a short time. As a result, it is possible to form a high quality aluminum film (strong in migration due to a large crystal grain size and small variation in size).
[0065]
In addition, a TiON film 56 as a barrier film, TiON films 80a and 92a as W adhesion films, TiON films 60, 86a and 98a as antireflection films, and the like are formed by the reactive sputtering method according to the present invention. Therefore, it is possible to reduce variations in characteristics such as sheet resistance, reflectance, and heat resistance of the TiON film, and to suppress the seepage of W as shown in 9a and 9b in FIG. 20 by improving the heat resistance. Therefore, highly reliable fine wiring can be formed with high yield.
[0066]
【The invention's effect】
As described above, according to the present invention, a titanium target having an oxygen content of 15 to 35 [wt%] is used as a sputtering target. Acid Since the sputtered film made of titanium oxynitride is formed, it is possible to reduce the variation in characteristics of the sputtered film and improve the safety.
[0067]
Moreover, in the wiring formation process, since the TiON film as the barrier film, the adhesion film or the antireflection film is formed by the sputtering method according to the present invention, the effect that the wiring with good heat resistance can be formed with high yield can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing a sputtering apparatus used when carrying out the present invention.
FIG. 2 is a flowchart showing a method for manufacturing a sputtering target.
FIG. 3 is a graph showing the relationship between sputtering time, film thickness, and specific resistance in a sputtering process using a titanium target having an oxygen content of 10 [wt%].
FIG. 4 is a graph showing the relationship between sputtering time, film thickness, and specific resistance in a sputtering process using a titanium target having an oxygen content of 20 [wt%].
FIG. 5 is a graph showing the relationship between sputtering time, film thickness, and specific resistance in a sputtering process using a titanium target having an oxygen content of 30 [wt%].
FIG. 6 is a cross-sectional view of a substrate for explaining a wiring formation method as one application example of the sputtering method of the present invention.
FIG. 7 shows a contact between a TiON film as a barrier film formed by a reactive sputtering method using a pure Ti target and a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%]. It is a graph which shows the relationship between size, contact resistance, and contact resistance variation.
8 shows a case where a TiON film as a barrier film is formed by a reactive sputtering method using a pure Ti target and a case where it is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%]. [° C.] A graph showing the frequency distribution of leakage current after annealing.
FIG. 9 shows a case where a TiON film as a barrier film is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%] and a reactive sputtering using a Ti target having an oxygen content of 35 [wt%]. It is a graph which shows the relationship between contact size, contact resistance, and contact resistance dispersion | variation about the case where it forms by a method.
FIG. 10 shows a case where a TiON film as a barrier film is formed by a reactive sputtering method using a Ti target having an oxygen content of 20 [wt%] and a reactive sputtering using a Ti target having an oxygen content of 35 [wt%]. It is a graph which shows the frequency distribution of the leakage current after a 450 [degreeC] annealing process about the case where it forms by a method.
FIG. 11 is a plan view showing a test element used for leak current measurement.
12 is a sectional view taken along line XX ′ of the element shown in FIG.
FIG. 13 is a cross-sectional view of a substrate showing a connection hole forming step in a multilayer wiring forming method as another application example of the sputtering method of the present invention.
FIG. 14 is a cross-sectional view of the substrate showing a TiON film formation and W layer formation step subsequent to the step of FIG. 13;
FIG. 15 is a cross-sectional view of the substrate showing an etch-back process following the process of FIG. 14;
16 is a substrate cross-sectional view showing an Al-based metal layer formation and a TiON film formation step subsequent to the step of FIG.
17 is a substrate cross-sectional view showing a wiring patterning step subsequent to the step of FIG. 16. FIG.
18 is a substrate cross-sectional view showing an interlayer insulating film formation and connection hole formation step subsequent to the step of FIG.
19 is a substrate cross-sectional view showing an upper layer wiring forming process following the process of FIG. 18;
FIG. 20 is a cross-sectional view of a substrate for explaining a conventional multilayer wiring formation method.
[Explanation of symbols]
20: Sputtering chamber, 22: Anode electrode, 24: Wafer to be processed, 26: Cathode electrode, 28: Sputtering target, 30: DC power source, 32: Cryo pump, 34: High frequency power source, 36: Matching circuit, 50: Semiconductor substrate 50a: impurity doped region, 52, 90: insulating film, 52a, 90a: connection hole, 56, 60, 80, 80a, 86, 86a, 92a, 98a: TiON film, 82: W layer, 82a, 94a: connection Plug, 58, 84, 84a, 96a: Al-based metal layer, 62, 88, 100: wiring layer.

Claims (4)

スパッタ室内に被処理体とスパッタリングターゲットとを配置すると共に、前記スパッタ室内に処理ガスを導入しつつ排気手段により前記スパッタ室内を所定の圧力に維持した状態において、前記処理ガスのイオンの照射により前記スパッタリングターゲットからスパッタ粒子を放出させることにより前記被処理体の表面に該スパッタ粒子からなるスパッタ膜を形成するスパッタ法であって、
前記処理ガスとして窒素ガス又は不活性ガスと窒素ガスとの混合ガスを用いると共に前記スパッタリングターゲットとして酸素含有量が15〜35[wt%]の範囲内にあるチタンターゲットを用いることにより前記スパッタ膜として酸化窒化チタン膜を形成することを特徴とするスパッタ法。
The object to be processed and the sputtering target are disposed in the sputtering chamber, and the processing gas is introduced into the sputtering chamber while the sputtering chamber is maintained at a predetermined pressure by the exhaust unit, and the processing gas is irradiated with ions. A sputtering method for forming a sputtered film made of sputtered particles on the surface of the object to be processed by releasing sputtered particles from a sputtering target,
The sputtering by using the titanium target having an oxygen content in the range of 15 to 35 [wt%] as a sputtering target with a mixed gas of nitrogen gas or inert gas and nitrogen gas in said process gas sputtering and forming an acid titanium nitride film as the film.
基板上に被接続部を覆って絶縁膜を形成した後、該絶縁膜に前記被接続部に達する接続孔を形成する工程と、
請求項1記載のスパッタ法により前記接続孔の内面及び前記絶縁膜を覆ってバリア膜としての酸化窒化チタン膜を形成する工程と、
前記接続孔を埋めるように前記酸化窒化チタン膜を覆って配線材層を形成する工程と、
前記酸化窒化チタン膜と前記配線材層とを含む積層をパターニングして該積層の残存部からなる配線層を形成する工程とを含む配線形成法。
Forming an insulating film covering the connected portion on the substrate, and then forming a connection hole reaching the connected portion in the insulating film;
Forming a titanium oxynitride film as a barrier film by covering the inner surface of the connection hole and the insulating film by the sputtering method according to claim 1;
Forming a wiring material layer covering the titanium oxynitride film so as to fill the connection hole;
Forming a wiring layer comprising a remaining portion of the stack by patterning a stack including the titanium oxynitride film and the wiring material layer.
基板上に被接続部を覆って絶縁膜を形成した後、該絶縁膜に前記被接続部に達する接続孔を形成する工程と、
請求項1記載のスパッタ法により前記接続孔の内面及び前記絶縁膜を覆って密着膜としての酸化窒化チタン膜を形成する工程と、
前記接続孔を埋めるように前記酸化窒化チタン膜の上に導電材層を形成する工程と、
前記導電材層を平坦状に除去して少なくとも前記接続孔の内部に前記酸化窒化チタン膜の一部及び前記導電材層の一部を接続プラグとして残存させる工程と、
前記絶縁膜の上に前記接続プラグにつながるように配線層を形成する工程とを含む配線形成法。
Forming an insulating film covering the connected portion on the substrate, and then forming a connection hole reaching the connected portion in the insulating film;
Forming a titanium oxynitride film as an adhesion film by covering the inner surface of the connection hole and the insulating film by the sputtering method according to claim 1;
Forming a conductive material layer on the titanium oxynitride film so as to fill the connection hole;
Removing the conductive material layer in a flat shape and leaving at least part of the titanium oxynitride film and part of the conductive material layer as connection plugs inside the connection hole;
Forming a wiring layer on the insulating film so as to be connected to the connection plug.
基板を覆う絶縁膜の上に配線材層を形成する工程と、
請求項1記載のスパッタ法により前記配線材層を覆って反射防止膜としての酸化窒化チタン膜を形成する工程と、
ホトリソグラフィ及び選択エッチング処理により前記配線材層と前記酸化窒化チタン膜とを含む積層をパターニングして該積層の残存部からなる配線層を形成する工程とを含む配線形成法。
Forming a wiring material layer on an insulating film covering the substrate;
Forming a titanium oxynitride film as an antireflection film by covering the wiring material layer by the sputtering method according to claim 1;
Forming a wiring layer comprising a remaining portion of the stack by patterning a stack including the wiring material layer and the titanium oxynitride film by photolithography and selective etching.
JP10588998A 1998-04-01 1998-04-01 Sputtering method and wiring formation method Expired - Fee Related JP4046407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10588998A JP4046407B2 (en) 1998-04-01 1998-04-01 Sputtering method and wiring formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10588998A JP4046407B2 (en) 1998-04-01 1998-04-01 Sputtering method and wiring formation method

Publications (2)

Publication Number Publication Date
JPH11286773A JPH11286773A (en) 1999-10-19
JP4046407B2 true JP4046407B2 (en) 2008-02-13

Family

ID=14419497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10588998A Expired - Fee Related JP4046407B2 (en) 1998-04-01 1998-04-01 Sputtering method and wiring formation method

Country Status (1)

Country Link
JP (1) JP4046407B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60313222T2 (en) * 2003-02-20 2008-01-03 N.V. Bekaert S.A. METHOD FOR PRODUCING A SPRAYING ARRAY
CN102171455B (en) * 2008-11-14 2014-06-25 爱发科低温泵株式会社 Vacuum pumping device, vacuum processing device, and vacuum processing method
WO2010116560A1 (en) * 2009-03-30 2010-10-14 キヤノンアネルバ株式会社 Process for manufacturing semiconductor device and sputtering device
US9299543B2 (en) 2009-05-27 2016-03-29 Jx Nippon Mining & Metals Corporation Target of sintered compact, and method of producing the sintered compact
JP5135319B2 (en) * 2009-11-09 2013-02-06 日東電工株式会社 LAMINATE, USE AND MANUFACTURING METHOD THEREOF

Also Published As

Publication number Publication date
JPH11286773A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JP2839579B2 (en) Semiconductor device and manufacturing method thereof
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
TW301031B (en)
JPH01264258A (en) Semiconductor device and its manufacture
JP7111935B2 (en) Oxidation resistant barrier metal process for semiconductor devices
JPH10125782A (en) Manufacturing method of semiconductor device
JP4046407B2 (en) Sputtering method and wiring formation method
US6514850B2 (en) Interface with dielectric layer and method of making
JP4949551B2 (en) A barrier layer tuned to improve the electrical transfer resistance of copper interconnects
US7939421B2 (en) Method for fabricating integrated circuit structures
TW518709B (en) Barrier layer for copper metallization in integrated circuit fabrication
JP2004193544A (en) Semiconductor device and method of manufacturing same
KR20090003368A (en) Semiconductor device and manufacturing method of semiconductor device
EP0402061B1 (en) Metallization process
US7781339B2 (en) Method of fabricating semiconductor interconnections
KR100365061B1 (en) Semiconductor device and semiconductor device manufacturing method
EP0370387A2 (en) Superconducting material
KR20040015670A (en) Depositing a Tantalum Film
JP4896850B2 (en) Cu wiring of semiconductor device and manufacturing method thereof
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
CN113506768B (en) Method for forming rear end structure
JP3021900B2 (en) High purity conductive film for semiconductor device, semiconductor device using the same, and method of forming high purity conductive film for semiconductor device
JPH07201779A (en) Electrode wiring and its formation
JP3398611B2 (en) High-purity conductive film for semiconductor device and semiconductor device using the same
TW411599B (en) Integrated process of polishing organic polymer dielectric layer and tungsten metal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees