JP4030277B2

JP4030277B2 - Amplifier circuit

Info

Publication number: JP4030277B2
Application number: JP2001162361A
Authority: JP
Inventors: 博幸鶴見
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2008-01-09
Anticipated expiration: 2021-05-30
Also published as: JP2002353746A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタを出力トランジスタに使用する増幅回路に関する。
【０００２】
【従来の技術】
図９に、従来の増幅回路の構成を示す。
【０００３】
プッシュプルの出力段を形成するＮチャンネルＭＯＳトランジスタＭ１およびＰチャンネルＭＯＳトランジスタＭ２に流れるアイドル電流Ｉｏｕｔ（駆動回路１からの信号がゼロの時）は、ＭＯＳトランジスタＭ２とゲート・ソース電圧を共通にした、ＰチャンネルＭＯＳトランジスタＭ３に流れる電流により制御されるＮチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５がオンする事により、ＮチャンネルＭＯＳトランジスタＭ４およびＭＯＳトランジスタＭ１のカレントミラー動作により決定される。
【０００４】
駆動回路１が伝達する信号がＭＯＳトランジスタＭ１を駆動する際には、ＭＯＳトランジスタＭ２はカットオフし、ＭＯＳトランジスタＭ５もカットオフするために、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスを高くすることが出来て、増幅回路全体のゲインを高くする事が出来るため、低歪みを実現する増幅回路である。
【０００５】
【発明が解決しようとする課題】
ところで、更なる低歪み増幅を実現するためには、駆動回路１からの信号がゼロの時および駆動回路１から信号が供給されてＭＯＳトランジスタＭ１が駆動される時における、駆動回路１から見たＭＯＳトランジスタＭ１のゲート端子のインピーダンスの比の変化を小さく抑えることが重要である。
【０００６】
すなわち、駆動回路１からの信号がゼロの状態においての駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスを高く設計する必要がある。そのためには、ＭＯＳトランジスタＭ４の面積を小さくするか、ＭＯＳトランジスタＭ５のオン抵抗を高くするという選択がある。
【０００７】
しかしながら、アイドル電流Ｉｏｕｔを一定にして、ＭＯＳトランジスタＭ４の面積を小さくする、もしくは、ＭＯＳトランジスタＭ５のオン抵抗を高くするということは、Ｉ１（駆動回路１からの信号がゼロのとき、駆動回路１からＭＯＳトランジスタＭ４，Ｍ５に流れる電流）を小さく設計することになる。
【０００８】
この結果、ＭＯＳトランジスタＭ１の大きなゲート容量を高速で駆動することが不向きとなり、いわゆるクロスオーバー歪みが増えるという問題がある。また、ＭＯＳトランジスタＭ５のオン抵抗を高くすることによる弊害として、このトランジスタの製造工程で生じるサイズのばらつき等によってソース・ドレイン間の抵抗にばらつきが生じ、これによってゲート・ソース間電圧がばらつき、この電圧がＭＯＳトランジスタＭ１のゲート・ソース間電圧として供給されるため、ＭＯＳトランジスタＭ１に流れるアイドル電流Ｉｏｕｔのばらつきが増えるという問題がある。
【０００９】
上記２つの問題を考慮した設計を行った場合、ＭＯＳトランジスタＭ１の面積に対して、ＭＯＳトランジスタＭ４，Ｍ５の面積を充分に小さく出来ず、ほぼ完全な低歪み増幅を実現することが出来ないという欠点が有った。
【００１０】
そこで本発明は、アイドル電流のばらつきが少なく、かつほぼ完全な低歪み増幅を可能とするチップサイズの小さい増幅回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の増幅回路は、アナログ入力信号が供給され、この入力信号およびこの反転信号を出力する駆動回路と、この駆動回路から出力されるそれぞれの信号によって制御され、プッシュプルの出力段を構成する第１、第２のＭＯＳトランジスタと、前記第１、第２のＭＯＳトランジスタのいずれかのＭＯＳトランジスタのゲートおよびソースに、それぞれゲートおよびソースが共通に接続される第３のＭＯＳトランジスタと、前記第１、第２のＭＯＳトランジスタのいずれかのＭＯＳトランジスタのゲートに、ゲートが接続される第４のＭＯＳトランジスタと、この第４のＭＯＳトランジスタのドレインに一端が接続される抵抗とで構成され、前記第１、第２のＭＯＳトランジスタのいずれか一方のゲート電圧を検出する検出手段と、前記第３のＭＯＳトランジスタのゲートおよびドレインに、それぞれドレインおよびソースが接続され、前記第４の MOS トランジスタのドレインと抵抗との接続点にゲートが接続される第５の MOS トランジスタで構成されるスイッチ手段と、を具備したことを特徴とする。
【００１２】
【発明の実施の形態】
（第１の実施例）
図１に、本発明の増幅回路の第１の実施例の構成を示す。図１に基き、構成を説明する。
【００１３】
ＮチャンネルＭＯＳトランジスタＭ１のソースは、第１の基準電圧（Ｖ１）端子（図示せず）に接続され、それのドレインは、出力端子３に接続されている。ＰチャンネルＭＯＳトランジスタＭ２のドレインは、出力端子３に接続され、それのソースは、電源（Ｖｃｃ）端子（図示せず）に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００１４】
本実施例乃至後述する第８の実施例までの増幅回路は、大きくとらえると、アナログ入力信号を入力するための入力回路５と、この入力回路５からの信号を増幅し、プッシュプル出力段を構成するＭＯＳトランジスタＭ１，Ｍ２のどちらか一方のトランジスタには入力信号と同相の信号を出力し、他方のトランジスタにはこの信号の反転信号を出力するための駆動回路１と、増幅回路の出力から入力へ出力信号を負帰還するための帰還回路７とからなる。つまり、第１の実施例乃至第８の実施例は、ＡＢ級増幅動作を行なう。
【００１５】
ＰチャンネルＭＯＳトランジスタＭ３のゲートは、ＭＯＳトランジスタＭ２のゲートに接続され、それのソースは、電源端子に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、第１の基準電圧端子に接続されている。これらＭＯＳトランジスタＭ３と抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲート電圧を検出する検出手段を構成している。
【００１６】
ＮチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００１７】
ＮチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００１８】
次に、図１の動作を説明する。
【００１９】
駆動回路１からの信号がゼロのとき、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ３を流れる。ＭＯＳトランジスタＭ３に流れる電流が、抵抗Ｒ１に流れ込むことでＭＯＳトランジスタＭ５のゲート端子に電圧が発生し、ＭＯＳトランジスタＭ５がオン状態になり、オン抵抗が下がる。ＭＯＳトランジスタＭ５がオン状態になることによって、ＭＯＳトランジスタＭ４がオンする。ＭＯＳトランジスタＭ４がオンすることによって、無信号時（駆動回路１からの信号がゼロの時）に、駆動回路１からＭＯＳトランジスタＭ５，Ｍ４に電流Ｉ１が流れる。
【００２０】
電流Ｉ１がＭＯＳトランジスタＭ４に流れることによって、Ｍ４のゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５のオン抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００２１】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされることにより、ＭＯＳトランジスタＭ３は、カットオフされる。従ってＭＯＳトランジスタＭ５もオフ状態となり、スイッチ間抵抗は高く設定される。
【００２２】
これにより、駆動回路１からＭＯＳトランジスタＭ４に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅回路全体のゲインが大きくなり、低歪み増幅が可能となる。
【００２３】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。ここで、ＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００２４】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００２５】
（第２の実施例）
図２に、本発明の増幅回路の第２の実施例の構成を示す。図２に基き、構成を説明する。
【００２６】
ＮチャンネルＭＯＳトランジスタＭ１のソースは、第１の基準電圧端子に接続され、それのドレインは、出力端子３に接続されている。ＰチャンネルＭＯＳトランジスタＭ２のドレインは、出力端子３に接続され、それのソースは、電源端子に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００２７】
ＮチャンネルＭＯＳトランジスタＭ６のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、第１の基準電圧端子に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、第２の基準電圧Ｖ２に接続されている。これらＭＯＳトランジスタＭ６と抵抗Ｒ１は、ＭＯＳトランジスタＭ１のゲート電圧を検出する検出手段を構成している。
【００２８】
ＮチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００２９】
ＮチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００３０】
次に、図２の動作を説明する。
【００３１】
駆動回路１からの信号がゼロの時、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ６を流れる。ＭＯＳトランジスタＭ６に流れる電流が抵抗Ｒ１に流れることで発生する電圧が、ＭＯＳトランジスタＭ５をオン状態にして、オン抵抗を下げるように第２の基準電圧Ｖ２および抵抗Ｒ１の抵抗値を設定しておけば、ＭＯＳトランジスタＭ５がオン状態になり、駆動回路１からＭＯＳトランジスタＭ４，Ｍ５に電流Ｉ１が流れる。これにより、ＭＯＳトランジスタＭ４にゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５の抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００３２】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされる。このとき、ＭＯＳトランジスタＭ６は駆動されるため、このトランジスタに流れる電流が増加し、抵抗Ｒ１に流れる電流も増加する。よって、抵抗Ｒ１に電圧降下が発生し、ＭＯＳトランジスタＭ５のゲート端子の電圧は下がる。従って、ＭＯＳトランジスタＭ５はオフ状態となり、スイッチ間抵抗は高く設定される。
【００３３】
これにより、駆動回路１からＭＯＳトランジスタＭ４に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅回路全体のゲインが大きくなり、低歪み増幅が可能となる。
【００３４】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。またＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００３５】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００３６】
（第３の実施例）
図３に、本発明の増幅回路の第３の実施例の構成を示す。図３に基き、構成を説明する。
【００３７】
ＰチャンネルＭＯＳトランジスタＭ１のソースは、電源端子に接続され、それのドレインは、出力端子３に接続されている。ＮチャンネルＭＯＳトランジスタＭ２のドレインは、出力端子３に接続され、それのソースは、第１の基準電圧端子に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００３８】
ＮチャンネルＭＯＳトランジスタＭ３のゲートは、ＭＯＳトランジスタＭ２のゲートに接続され、それのソースは、第１の基準電圧端子に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、電源端子に接続されている。これらＭＯＳトランジスタＭ３と抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲート電圧を検出する検出手段を構成している。
【００３９】
ＰチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００４０】
ＰチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００４１】
次に、図３の動作を説明する。
【００４２】
駆動回路１からの信号がゼロのとき、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ３を流れる。ＭＯＳトランジスタＭ３に流れる電流が、抵抗Ｒ１に流れ込むことでＭＯＳトランジスタＭ５のゲート端子に電圧が発生し、ＭＯＳトランジスタＭ５がオン状態になり、オン抵抗が下がる。ＭＯＳトランジスタＭ５がオン状態になることによって、ＭＯＳトランジスタＭ４がオンする。ＭＯＳトランジスタＭ４がオンすることによって、無信号時（駆動回路１からの信号がゼロの時）に、ＭＯＳトランジスタＭ５，Ｍ４を通じて駆動回路１に電流Ｉ１が流れ込む。
【００４３】
電流Ｉ１がＭＯＳトランジスタＭ４に流れることによって、Ｍ４のゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５の抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００４４】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされることにより、ＭＯＳトランジスタＭ３は、カットオフされる。従ってＭＯＳトランジスタＭ５もオフ状態となり、スイッチ間抵抗は高く設定される。
【００４５】
これにより、ＭＯＳトランジスタＭ４を通じて駆動回路１に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅回路全体のゲインが大きくなり、低歪み増幅が可能となる。
【００４６】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。ここでＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００４７】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００４８】
（第４の実施例）
図４に、本発明の増幅回路の第４の実施例の構成を示す。図４に基き、構成を説明する。
【００４９】
ＰチャンネルＭＯＳトランジスタＭ１のソースは、電源端子に接続され、それのドレインは、出力端子３に接続されている。ＮチャンネルＭＯＳトランジスタＭ２のドレインは、出力端子３に接続され、それのソースは、第１の基準電圧端子に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００５０】
ＰチャンネルＭＯＳトランジスタＭ６のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、電源端子に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、第３の基準電圧Ｖ３に接続されている。これらＭＯＳトランジスタＭ６と抵抗Ｒ１は、ＭＯＳトランジスタＭ１のゲート電圧を検出する検出手段を構成している。
【００５１】
ＰチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００５２】
ＰチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００５３】
次に、図４の動作を説明する。
【００５４】
駆動回路１からの信号がゼロの時、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ６を流れる。ＭＯＳトランジスタＭ６に流れる電流が抵抗Ｒ１に流れることで発生する電圧が、ＭＯＳトランジスタＭ５をオン状態にして、オン抵抗を下げるように第２の基準電圧Ｖ２および抵抗Ｒ１の抵抗値を設定しておけば、ＭＯＳトランジスタＭ５がオン状態になり、無信号時（駆動回路１からの信号がゼロの時）に、ＭＯＳトランジスタＭ４，Ｍ５を通じて駆動回路１に電流Ｉ１が流れ込む。これにより、ＭＯＳトランジスタＭ４にゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５の抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００５５】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされる。このとき、ＭＯＳトランジスタＭ６は駆動されるため、このトランジスタに流れる電流が増加し、抵抗Ｒ１に流れる電流も増加する。よって、抵抗Ｒ１に電圧降下が発生し、ＭＯＳトランジスタＭ５のゲート端子の電圧は上昇する。従って、ＭＯＳトランジスタＭ５はオフ状態となり、スイッチ間抵抗は高く設定される。
【００５６】
これにより、ＭＯＳトランジスタＭ４，Ｍ５を通じて駆動回路１に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅回路全体のゲインが大きくなり、低歪み増幅が可能となる。
【００５７】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。ここでＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００５８】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００５９】
（第５の実施例）
図５に、本発明の増幅回路の第５の実施例の構成を示す。図５に基づき、構成を説明する。
【００６０】
ＮチャンネルＭＯＳトランジスタＭ１のソースは、第１の基準電圧（Ｖ１）端子（図示せず）に接続され、それのドレインは、出力端子３に接続されている。ＮチャンネルＭＯＳトランジスタＭ２のソースは、出力端子３に接続され、それのドレインは、電源（Ｖｃｃ）端子（図示せず）に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００６１】
ＮチャンネルＭＯＳトランジスタＭ３のゲートは、ＭＯＳトランジスタＭ２のゲートに接続され、それのソースは、ＮチャンネルＭＯＳトランジスタＭ２のソースに接続され、それのドレインは、ＰチャンネルＭＯＳトランジスタＭ８のドレインに接続されている。
【００６２】
ＰチャンネルＭＯＳトランジスタＭ８のソースは、電源（Ｖｃｃ）端子（図示せず）に接続され、それのドレインは、それのゲートとＰチャンネルＭＯＳトランジスタＭ９のゲートに接続されている。これらＭＯＳトランジスタＭ３，Ｍ８，Ｍ９と抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲート電圧を検出する検出手段を構成している。
【００６３】
ＰチャンネルＭＯＳトランジスタＭ９のソースは、電源（Ｖｃｃ）端子（図示せず）に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、第１の基準電圧端子に接続されている。
【００６４】
ＮチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００６５】
ＮチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００６６】
次に図５の動作を説明する。
【００６７】
駆動回路１からの信号がゼロのとき、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ３を流れる。ＭＯＳトランジスタＭ３に流れる電流は、ＭＯＳトランジスタＭ８、Ｍ９のカレントミラーにより折り返され、抵抗Ｒ１に流れ込む。これによりＭＯＳトランジスタＭ５のゲート端子に電圧が発生し、ＭＯＳトランジスタＭ５がオン状態になり、オン抵抗が下がる。ＭＯＳトランジスタＭ５がオン状態になることによって、ＭＯＳトランジスタＭ４がオンする。ＭＯＳトランジスタＭ４がオンすることによって、無信号時（駆動回路１からの信号がゼロの時）に、駆動回路１からＭＯＳトランジスタＭ５、Ｍ４に電流Ｉ１が流れる。
【００６８】
電流Ｉ１がＭＯＳトランジスタＭ４に流れることによって、Ｍ４のゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５の抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００６９】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされると同時に、ＭＯＳトランジスタＭ３は、カットオフされる。ＭＯＳトランジスタＭ３が、カットオフされることにより、ＭＯＳトランジスタＭ８，Ｍ９もカットオフされることになり、ＭＯＳトランジスタＭ５はオフ状態となり、スイッチ間抵抗は高く設定される。
【００７０】
これにより、駆動回路１からＭＯＳトランジスタＭ４に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅器全体のゲインが大きくなり、低歪み増幅が可能となる。
【００７１】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。ここで、ＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００７２】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００７３】
（第６の実施例）
図６に、本発明の増幅回路の第６の実施例の構成を示す。図６に基づき、構成を説明する。
【００７４】
ＰチャンネルＭＯＳトランジスタＭ１のソースは、電源（Ｖｃｃ）端子（図示せず）に接続され、それのドレインは、出力端子３に接続されている。ＰチャンネルＭＯＳトランジスタＭ２のソースは、出力端子３に接続され、それのドレインは、第１の基準電圧（Ｖ１）端子（図示せず）に接続されている。このような出力ＭＯＳトランジスタＭ１とＭ２の接続関係は、プッシュプル構成である。
【００７５】
ＰチャンネルＭＯＳトランジスタＭ３のゲートは、ＭＯＳトランジスタＭ２のゲートに接続され、それのソースは、ＰチャンネルＭＯＳトランジスタＭ２のソースに接続され、それのドレインは、ＮチャンネルＭＯＳトランジスタＭ８のドレインに接続されている。
【００７６】
ＮチャンネルＭＯＳトランジスタＭ８のソースは、第１の基準電圧（Ｖ１）端子（図示せず）に接続され、それのドレインは、それのゲートとＮチャンネルＭＯＳトランジスタＭ９のゲートに接続されている。
【００７７】
ＮチャンネルＭＯＳトランジスタＭ９のソースは、第１の基準電圧（Ｖ１）端子（図示せず）に接続され、それのドレインは、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、電源（Ｖｃｃ）端子（図示せず）に接続されている。これらＭＯＳトランジスタＭ３，Ｍ９と抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲート電圧を検出する検出手段を構成している。
【００７８】
ＰチャンネルＭＯＳトランジスタＭ４のゲートは、ＭＯＳトランジスタＭ１のゲートに接続され、それのソースは、ＭＯＳトランジスタＭ１のソースに接続されている。
【００７９】
ＰチャンネルＭＯＳトランジスタ（スイッチ手段）Ｍ５のソースは、ＭＯＳトランジスタＭ４のドレインに接続され、それのドレインは、ＭＯＳトランジスタＭ４のゲートに接続され、それのゲートは、抵抗Ｒ１の一端に接続されている。
【００８０】
次に図６の動作を説明する。
【００８１】
駆動回路１からの信号がゼロのとき、ＭＯＳトランジスタＭ１，Ｍ２を流れるアイドル電流Ｉｏｕｔに比例した電流が、ＭＯＳトランジスタＭ３を流れる。ＭＯＳトランジスタＭ３に流れる電流は、ＭＯＳトランジスタＭ８、Ｍ９のカレントミラーにより折り返され、抵抗Ｒ１に流れ込む。これによりＭＯＳトランジスタＭ５のゲート端子に電圧が発生し、ＭＯＳトランジスタＭ５がオン状態になり、オン抵抗が下がる。ＭＯＳトランジスタＭ５がオン状態になることによって、ＭＯＳトランジスタＭ４がオンする。ＭＯＳトランジスタＭ４がオンすることによって、無信号時（駆動回路１からの信号がゼロの時）に、ＭＯＳトランジスタＭ５、Ｍ４を通じて駆動回路１に電流Ｉ１が流れ込む。
【００８２】
電流Ｉ１がＭＯＳトランジスタＭ４に流れることによって、Ｍ４のゲート・ソース電圧ＶＧＳ４が発生する。電圧ＶＧＳ４は、ＭＯＳトランジスタＭ１のゲート・ソース電圧となり、電流Ｉ１で発生した電圧ＶＧＳ４を正確にＭＯＳトランジスタＭ１に供給することが出来る。よって、ＭＯＳトランジスタＭ５の抵抗に製造ばらつきがあっても、ＭＯＳトランジスタＭ１のゲート・ソース電圧が一定に維持されるため、アイドル電流Ｉｏｕｔのばらつきが、少なくなる。
【００８３】
次に、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオフ状態にし、ＭＯＳトランジスタＭ２をオン状態にするとき、駆動回路から見たＭＯＳトランジスタＭ２のゲートインピーダンスは高い。従って、増幅回路全体のゲインは大きいため、低歪み増幅が可能である。一方、駆動回路１からの信号により、ＭＯＳトランジスタＭ１をオン状態にし、ＭＯＳトランジスタＭ２をオフ状態にするとき、ＭＯＳトランジスタＭ２が、カットオフされることにより、ＭＯＳトランジスタＭ３は、カットオフされる。ＭＯＳトランジスタＭ３が、カットオフされることにより、ＭＯＳトランジスタＭ８、Ｍ９もカットオフされることになり、ＭＯＳトランジスタＭ５はオフ状態となり、スイッチ間抵抗は高く設定される。
【００８４】
これにより、ＭＯＳトランジスタＭ４を通じて駆動回路１に流れ込む電流は、ゼロとなるので、駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスが高くなる。従って、増幅器全体のゲインが大きくなり、低歪み増幅が可能となる。
【００８５】
更に、ＭＯＳトランジスタＭ５の面積を非常に小さくしてオン抵抗を高くし、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を小さくすることにより、更なる低歪み増幅を可能にする。すなわち、ＭＯＳトランジスタＭ５がアナログ動作するスイッチであるために生じる、いわゆるクロスオーバー領域の歪みも防止できる。ここで、ＭＯＳトランジスタＭ５の面積を非常に小さくしても、無信号時のＭＯＳトランジスタＭ４のゲート・ソース電圧を変化させることが無いため、アイドル電流Ｉｏｕｔのばらつきを増加させない。
【００８６】
また、ＭＯＳトランジスタＭ５の面積が、ＭＯＳトランジスタＭ１に対して非常に小さく出来るため、チップサイズが小さくなる。
【００８７】
（第７の実施例）
図７に、本発明の増幅回路の第７の実施例の構成を示す。この実施例は、第１の実施例（図１）において、ＭＯＳトランジスタＭ３が検知した電流を、ＭＯＳトランジスタＭ５のゲート電圧に変換するインピーダンス素子を、ＮチャンネルＭＯＳトランジスタＭ７で構成している。
【００８８】
ＭＯＳトランジスタＭ７のドレインは、それのゲートとＭＯＳトランジスタＭ３のドレインに接続され、それのソースは、第１の基準電圧端子に接続されている。
【００８９】
本実施例の動作と効果は、第１の実施例と同じなので、記述を省略する。
【００９０】
（第８の実施例）
図８に、本発明の増幅回路の第８の実施例の構成を示す。この実施例は、第１の実施例（図１）において、ＭＯＳトランジスタＭ５のドレインとＭＯＳトランジスタＭ４のゲート間に、抵抗Ｒ２を挿入している。
【００９１】
本実施例の動作と効果は、第１の実施例と同じである。第１の実施例より優れた効果のみを記述する。
【００９２】
駆動回路１からの信号がゼロの時における駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスを、更に高く出来るため、駆動回路１からの信号がゼロの時およびＭＯＳトランジスタＭ１が駆動される時の駆動回路１から見たＭＯＳトランジスタＭ１のゲートインピーダンスの比を更に小さくすることが出来る。このため、第１の実施例よりも更に低歪み増幅が可能となる。
【００９３】
【発明の効果】
以上本発明によれば、アイドル電流のばらつきが少なく、かつほぼ完全な低歪み増幅を可能とするチップサイズの小さい増幅回路が実現できる。
【図面の簡単な説明】
【図１】本発明の増幅回路の第１の実施例の構成を示す図である。
【図２】本発明の増幅回路の第２の実施例の構成を示す図である。
【図３】本発明の増幅回路の第３の実施例の構成を示す図である。
【図４】本発明の増幅回路の第４の実施例の構成を示す図である。
【図５】本発明の増幅回路の第５の実施例の構成を示す図である。
【図６】本発明の増幅回路の第６の実施例の構成を示す図である。
【図７】本発明の増幅回路の第７の実施例の構成を示す図である。
【図８】本発明の増幅回路の第８の実施例の構成を示す図である。
【図９】従来の増幅回路の構成を示す図である。
【符号の説明】
１・・駆動回路、３・・出力端子、Ｍ１〜Ｍ９・・ＭＯＳトランジスタ、
Ｒ１，Ｒ２・・抵抗。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit that uses a MOS transistor as an output transistor.
[0002]
[Prior art]
FIG. 9 shows a configuration of a conventional amplifier circuit.
[0003]
The idle current Iout (when the signal from the drive circuit 1 is zero) flowing in the N-channel MOS transistor M1 and the P-channel MOS transistor M2 forming the push-pull output stage has a gate-source voltage in common with the MOS transistor M2. This is determined by the current mirror operation of the N channel MOS transistor M4 and the MOS transistor M1 when the N channel MOS transistor (switch means) M5 controlled by the current flowing in the P channel MOS transistor M3 is turned on.
[0004]
When the signal transmitted from the drive circuit 1 drives the MOS transistor M1, the MOS transistor M2 is cut off and the MOS transistor M5 is also cut off, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 is increased. Since the gain of the entire amplifier circuit can be increased, the amplifier circuit realizes low distortion.
[0005]
[Problems to be solved by the invention]
By the way, in order to realize further low distortion amplification, it is viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the signal is supplied from the drive circuit 1 and the MOS transistor M1 is driven. It is important to keep the change in the impedance ratio of the gate terminal of the MOS transistor M1 small.
[0006]
That is, the gate impedance of the MOS transistor M1 as viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero must be designed to be high. For this purpose, there is a choice of reducing the area of the MOS transistor M4 or increasing the on-resistance of the MOS transistor M5.
[0007]
However, making the idle current Iout constant and reducing the area of the MOS transistor M4 or increasing the on-resistance of the MOS transistor M5 means that the drive circuit 1 is I1 (when the signal from the drive circuit 1 is zero). Therefore, the current flowing through the MOS transistors M4 and M5 is designed to be small.
[0008]
  As a result, it becomes unsuitable to drive a large gate capacitance of the MOS transistor M1 at high speed, and there is a problem that so-called crossover distortion increases. Also, as an adverse effect of increasing the on-resistance of the MOS transistor M5,Because the resistance between the source and the drain varies due to the size variation generated in the manufacturing process of the transistor, the gate-source voltage varies, and this voltage is supplied as the gate-source voltage of the MOS transistor M1. ,There is a problem that the variation of the idle current Iout flowing through the MOS transistor M1 increases.
[0009]
When designing in consideration of the above two problems, the area of the MOS transistors M4 and M5 cannot be made sufficiently small with respect to the area of the MOS transistor M1, and almost perfect low distortion amplification cannot be realized. There were drawbacks.
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit with a small chip size that has little variation in idle current and enables almost complete low distortion amplification.
[0011]
[Means for Solving the Problems]
  The amplifier circuit of the present invention is controlled by a drive circuit that is supplied with an analog input signal and outputs the input signal and the inverted signal, and a signal output from the drive circuit, and constitutes a push-pull output stage. Any of the first and second MOS transistors and the first and second MOS transistorsThe gate and the source are commonly connected to the gate and the source of the MOS transistor, respectively.A third MOS transistor and one of the first and second MOS transistorsA fourth MOS transistor whose gate is connected to the gate of the first MOS transistor and a resistor whose one end is connected to the drain of the fourth MOS transistor. The drain and the source are connected to the detection means for detecting one of the gate voltages and the gate and the drain of the third MOS transistor, respectively. MOS A fifth gate is connected to the connection point between the drain and the resistor of the transistor. MOS Switch means composed of transistors;It is characterized by comprising.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows the configuration of a first embodiment of an amplifier circuit according to the present invention. The configuration will be described with reference to FIG.
[0013]
The source of the N-channel MOS transistor M1 is connected to a first reference voltage (V1) terminal (not shown), and the drain thereof is connected to the output terminal 3. The drain of the P-channel MOS transistor M2 is connected to the output terminal 3, and the source thereof is connected to a power supply (Vcc) terminal (not shown). Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0014]
  The amplifier circuit from the present embodiment to the eighth embodiment to be described later can be broadly considered.analogAn input circuit 5 for inputting an input signal;thisAmplifies the signal from the input circuit 5,Push-pullOutput stageConstitutionDoMOS transistors M1, M2One of the transistors outputs a signal in phase with the input signal, and the other transistor outputs an inverted signal of this signal.And a feedback circuit 7 for negatively feeding back an output signal from the output of the amplifier circuit to the input. That is, the first to eighth embodiments perform the class AB amplification operation.
[0015]
The gate of the P-channel MOS transistor M3 is connected to the gate of the MOS transistor M2, its source is connected to the power supply terminal, and its drain is connected to one end of the resistor R1. The other end of the resistor R1 is connected to the first reference voltage terminal. The MOS transistor M3 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M2.
[0016]
The gate of the N-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0017]
The source of the N channel MOS transistor (switch means) M5 is connected to the drain of the MOS transistor M4, its drain is connected to the gate of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0018]
Next, the operation of FIG. 1 will be described.
[0019]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M3. The current flowing through the MOS transistor M3 flows into the resistor R1.A voltage is generated at the gate terminal of the MOS transistor M5,MOS transistor M5 is onAnd the on-resistance decreases.. MOS transistor M5 is onBe in a stateAs a result, the MOS transistor M4 is turned on. When the MOS transistor M4 is turned on, a current I1 flows from the drive circuit 1 to the MOS transistors M5 and M4 when there is no signal (when the signal from the drive circuit 1 is zero).
[0020]
  When the current I1 flows through the MOS transistor M4, the gate-source voltage VGS4 of M4 is generated. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the on-resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0021]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,When the MOS transistor M2 is cut off, the MOS transistor M3 is cut off.ThereforeMOS transistor M5 is also offAnd the resistance between switches is set high.Is done.
[0022]
As a result, the current flowing from the drive circuit 1 into the MOS transistor M4 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 is increased. Therefore, the gain of the entire amplifier circuit is increased, and low distortion amplification is possible.
[0023]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Here, even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 at the time of no signal is not changed, so that the variation of the idle current Iout is not increased.
[0024]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0025]
(Second embodiment)
FIG. 2 shows the configuration of the second embodiment of the amplifier circuit of the present invention. The configuration will be described with reference to FIG.
[0026]
The source of the N-channel MOS transistor M 1 is connected to the first reference voltage terminal, and the drain thereof is connected to the output terminal 3. The drain of the P-channel MOS transistor M2 is connected to the output terminal 3, and the source thereof is connected to the power supply terminal. Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0027]
The gate of the N-channel MOS transistor M6 is connected to the gate of the MOS transistor M1, its source is connected to the first reference voltage terminal, and its drain is connected to one end of the resistor R1. The other end of the resistor R1 is connected to the second reference voltage V2. The MOS transistor M6 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M1.
[0028]
The gate of the N-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0029]
The source of the N channel MOS transistor (switch means) M5 is connected to the drain of the MOS transistor M4, its drain is connected to the gate of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0030]
Next, the operation of FIG. 2 will be described.
[0031]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M6. The voltage generated when the current flowing through the MOS transistor M6 flows through the resistor R1 turns on the MOS transistor M5.Reduce the on-resistanceIf the resistance values of the second reference voltage V2 and the resistor R1 are set as described above, the MOS transistor M5 is turned on.StateThe current I1 flows from the drive circuit 1 to the MOS transistors M4 and M5. As a result, the gate-source voltage VGS4 is generated in the MOS transistor M4. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0032]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,The MOS transistor M2 is cut off. At this time, the MOS transistor M6IsDrivenBecause of this transistorThe flowing current increases,The current flowing through the resistor R1 also increases. Therefore,Voltage drop occurs in resistor R1As a result, the voltage at the gate terminal of the MOS transistor M5 drops. Therefore,MOS transistor M5IsoffStatusAndTherefore, the resistance between switches is set high.The
[0033]
As a result, the current flowing from the drive circuit 1 into the MOS transistor M4 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 is increased. Therefore, the gain of the entire amplifier circuit is increased, and low distortion amplification is possible.
[0034]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 when there is no signal is not changed, so that the variation in the idle current Iout is not increased.
[0035]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0036]
(Third embodiment)
FIG. 3 shows the configuration of the third embodiment of the amplifier circuit of the present invention. The configuration will be described with reference to FIG.
[0037]
The source of the P-channel MOS transistor M 1 is connected to the power supply terminal, and the drain thereof is connected to the output terminal 3. The drain of the N-channel MOS transistor M2 is connected to the output terminal 3, and the source thereof is connected to the first reference voltage terminal. Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0038]
The gate of the N-channel MOS transistor M3 is connected to the gate of the MOS transistor M2, its source is connected to the first reference voltage terminal, and its drain is connected to one end of the resistor R1. The other end of the resistor R1 is connected to the power supply terminal. The MOS transistor M3 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M2.
[0039]
The gate of the P-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0040]
The drain of the P-channel MOS transistor (switch means) M5 is connected to the gate of the MOS transistor M4, its source is connected to the drain of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0041]
Next, the operation of FIG. 3 will be described.
[0042]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M3. The current flowing through the MOS transistor M3 flows into the resistor R1.A voltage is generated at the gate terminal of the MOS transistor M5,MOS transistor M5 is onAnd the on-resistance decreases.. MOS transistor M5 is onBe in a stateAs a result, the MOS transistor M4 is turned on. When the MOS transistor M4 is turned on, the current I1 flows into the drive circuit 1 through the MOS transistors M5 and M4 when there is no signal (when the signal from the drive circuit 1 is zero).
[0043]
  When the current I1 flows through the MOS transistor M4, the gate-source voltage VGS4 of M4 is generated. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0044]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,When the MOS transistor M2 is cut off, the MOS transistor M3 is cut off.ThereforeMOS transistor M5 is also offAnd the resistance between switches is set high.Is done.
[0045]
As a result, the current flowing into the drive circuit 1 through the MOS transistor M4 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 increases. Therefore, the gain of the entire amplifier circuit is increased, and low distortion amplification is possible.
[0046]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Here, even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 at the time of no signal is not changed, so that the variation of the idle current Iout is not increased.
[0047]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0048]
(Fourth embodiment)
FIG. 4 shows the configuration of a fourth embodiment of the amplifier circuit according to the present invention. The configuration will be described with reference to FIG.
[0049]
The source of the P-channel MOS transistor M 1 is connected to the power supply terminal, and the drain thereof is connected to the output terminal 3. The drain of the N-channel MOS transistor M2 is connected to the output terminal 3, and the source thereof is connected to the first reference voltage terminal. Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0050]
The gate of the P-channel MOS transistor M6 is connected to the gate of the MOS transistor M1, its source is connected to the power supply terminal, and its drain is connected to one end of the resistor R1. The other end of the resistor R1 is connected to the third reference voltage V3. The MOS transistor M6 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M1.
[0051]
The gate of the P-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0052]
The source of the P-channel MOS transistor (switch means) M5 is connected to the drain of the MOS transistor M4, its drain is connected to the gate of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0053]
Next, the operation of FIG. 4 will be described.
[0054]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M6. The voltage generated when the current flowing through the MOS transistor M6 flows through the resistor R1 turns on the MOS transistor M5.Reduce the on-resistanceIf the resistance values of the second reference voltage V2 and the resistor R1 are set as described above, the MOS transistor M5 is turned on.StateWhen there is no signal (when the signal from the drive circuit 1 is zero), the current I1 flows into the drive circuit 1 through the MOS transistors M4 and M5. As a result, the gate-source voltage VGS4 is generated in the MOS transistor M4. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0055]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,The MOS transistor M2 is cut off. At this time, the MOS transistor M6IsDrivenBecause of this transistorThe flowing current increases,The current flowing through the resistor R1 also increases. Therefore,A voltage drop occurs in the resistor R1,The voltage at the gate terminal of the MOS transistor M5 rises. Therefore,MOS transistor M5IsoffStatusAndTherefore, the resistance between switches is set high.The
[0056]
As a result, the current flowing into the drive circuit 1 through the MOS transistors M4 and M5 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 is increased. Therefore, the gain of the entire amplifier circuit is increased, and low distortion amplification is possible.
[0057]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Here, even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 at the time of no signal is not changed, so that the variation of the idle current Iout is not increased.
[0058]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0059]
(Fifth embodiment)
FIG. 5 shows the configuration of the fifth embodiment of the amplifier circuit of the present invention. The configuration will be described with reference to FIG.
[0060]
The source of the N-channel MOS transistor M1 is connected to a first reference voltage (V1) terminal (not shown), and the drain thereof is connected to the output terminal 3. The source of the N-channel MOS transistor M2 is connected to the output terminal 3, and the drain thereof is connected to a power supply (Vcc) terminal (not shown). Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0061]
The gate of N-channel MOS transistor M3 is connected to the gate of MOS transistor M2, its source is connected to the source of N-channel MOS transistor M2, and its drain is connected to the drain of P-channel MOS transistor M8. Yes.
[0062]
The source of the P-channel MOS transistor M8 is connected to a power supply (Vcc) terminal (not shown), and its drain is connected to its gate and the gate of the P-channel MOS transistor M9. The MOS transistors M3, M8, M9 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M2.
[0063]
The source of the P-channel MOS transistor M9 is connected to a power supply (Vcc) terminal (not shown), and the drain thereof is connected to one end of the resistor R1. The other end of the resistor R1 is connected to the first reference voltage terminal.
[0064]
The gate of the N-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0065]
The source of the N channel MOS transistor (switch means) M5 is connected to the drain of the MOS transistor M4, its drain is connected to the gate of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0066]
Next, the operation of FIG. 5 will be described.
[0067]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M3. The current flowing through the MOS transistor M3 is folded back by the current mirror of the MOS transistors M8 and M9 and flows into the resistor R1. ThisA voltage is generated at the gate terminal of the MOS transistor M5,MOS transistor M5 is onAnd the on-resistance decreases.. MOS transistor M5 is onBe in a stateAs a result, the MOS transistor M4 is turned on. When the MOS transistor M4 is turned on, a current I1 flows from the drive circuit 1 to the MOS transistors M5 and M4 when there is no signal (when the signal from the drive circuit 1 is zero).
[0068]
  When the current I1 flows through the MOS transistor M4, the gate-source voltage VGS4 of M4 is generated. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0069]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,At the same time as the MOS transistor M2 is cut off, the MOS transistor M3 is cut off. When the MOS transistor M3 is cut off, the MOS transistors M8 and M9 are also cut off, and the MOS transistor M5IsoffAnd the resistance between switches is set high.Is done.
[0070]
As a result, the current flowing from the drive circuit 1 into the MOS transistor M4 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 is increased. Therefore, the gain of the entire amplifier is increased, and low distortion amplification is possible.
[0071]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Here, even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 at the time of no signal is not changed, so that the variation of the idle current Iout is not increased.
[0072]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0073]
(Sixth embodiment)
FIG. 6 shows the configuration of a sixth embodiment of the amplifier circuit according to the present invention. The configuration will be described with reference to FIG.
[0074]
The source of the P-channel MOS transistor M1 is connected to a power supply (Vcc) terminal (not shown), and the drain thereof is connected to the output terminal 3. The source of the P-channel MOS transistor M2 is connected to the output terminal 3, and the drain thereof is connected to a first reference voltage (V1) terminal (not shown). Such a connection relationship between the output MOS transistors M1 and M2 has a push-pull configuration.
[0075]
The gate of P channel MOS transistor M3 is connected to the gate of MOS transistor M2, its source is connected to the source of P channel MOS transistor M2, and its drain is connected to the drain of N channel MOS transistor M8. Yes.
[0076]
The source of the N channel MOS transistor M8 is connected to a first reference voltage (V1) terminal (not shown), and its drain is connected to its gate and the gate of the N channel MOS transistor M9.
[0077]
The source of the N-channel MOS transistor M9 is connected to a first reference voltage (V1) terminal (not shown), and the drain thereof is connected to one end of the resistor R1. The other end of the resistor R1 is connected to a power supply (Vcc) terminal (not shown). The MOS transistors M3 and M9 and the resistor R1 constitute detection means for detecting the gate voltage of the MOS transistor M2.
[0078]
The gate of the P-channel MOS transistor M4 is connected to the gate of the MOS transistor M1, and the source thereof is connected to the source of the MOS transistor M1.
[0079]
The source of the P-channel MOS transistor (switch means) M5 is connected to the drain of the MOS transistor M4, its drain is connected to the gate of the MOS transistor M4, and its gate is connected to one end of the resistor R1. .
[0080]
Next, the operation of FIG. 6 will be described.
[0081]
  When the signal from the drive circuit 1 is zero, a current proportional to the idle current Iout flowing through the MOS transistors M1 and M2 flows through the MOS transistor M3. The current flowing through the MOS transistor M3 is folded back by the current mirror of the MOS transistors M8 and M9 and flows into the resistor R1. ThisA voltage is generated at the gate terminal of the MOS transistor M5,MOS transistor M5 is onAnd the on-resistance decreases.. MOS transistor M5 is onBe in a stateAs a result, the MOS transistor M4 is turned on. When the MOS transistor M4 is turned on, the current I1 flows into the drive circuit 1 through the MOS transistors M5 and M4 when there is no signal (when the signal from the drive circuit 1 is zero).
[0082]
  When the current I1 flows through the MOS transistor M4, the gate-source voltage VGS4 of M4 is generated. The voltage VGS4 becomes the gate-source voltage of the MOS transistor M1, and the voltage VGS4 generated by the current I1 can be accurately supplied to the MOS transistor M1.Therefore, even if there is a manufacturing variation in the resistance of the MOS transistor M5, the gate-source voltage of the MOS transistor M1 is maintained constant.The variation in the idle current Iout is reduced.
[0083]
  next,When the MOS transistor M1 is turned off and the MOS transistor M2 is turned on by a signal from the drive circuit 1, the gate impedance of the MOS transistor M2 viewed from the drive circuit is high. Therefore, since the gain of the entire amplifier circuit is large, low distortion amplification is possible. On the other hand, when the MOS transistor M1 is turned on and the MOS transistor M2 is turned off by a signal from the drive circuit 1,When the MOS transistor M2 is cut off, the MOS transistor M3 is cut off. When the MOS transistor M3 is cut off, the MOS transistors M8 and M9 are also cut off, and the MOS transistor M5IsoffAnd the resistance between switches is set high.Is done.
[0084]
As a result, the current flowing into the drive circuit 1 through the MOS transistor M4 becomes zero, so that the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 increases. Therefore, the gain of the entire amplifier is increased, and low distortion amplification is possible.
[0085]
  Furthermore, the area of the MOS transistor M5 is made very small.Increase on-resistanceBy reducing the ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, further low distortion amplification is enabled. .That is, it is possible to prevent so-called distortion in the crossover region, which occurs because the MOS transistor M5 is an analog switch.Here, even if the area of the MOS transistor M5 is very small, the gate-source voltage of the MOS transistor M4 at the time of no signal is not changed, so that the variation of the idle current Iout is not increased.
[0086]
Further, since the area of the MOS transistor M5 can be made very small with respect to the MOS transistor M1, the chip size is reduced.
[0087]
(Seventh embodiment)
FIG. 7 shows the configuration of the seventh embodiment of the amplifier circuit according to the present invention. In this embodiment, an N-channel MOS transistor M7 is used as the impedance element for converting the current detected by the MOS transistor M3 into the gate voltage of the MOS transistor M5 in the first embodiment (FIG. 1).
[0088]
The drain of the MOS transistor M7 is connected to its gate and the drain of the MOS transistor M3, and its source is connected to the first reference voltage terminal.
[0089]
Since the operation and effect of this embodiment are the same as those of the first embodiment, description thereof is omitted.
[0090]
(Eighth embodiment)
FIG. 8 shows the configuration of an eighth embodiment of the amplifier circuit according to the present invention. In this embodiment, a resistor R2 is inserted between the drain of the MOS transistor M5 and the gate of the MOS transistor M4 in the first embodiment (FIG. 1).
[0091]
The operation and effect of this embodiment are the same as those of the first embodiment. Only the effects superior to those of the first embodiment will be described.
[0092]
Since the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 when the signal from the drive circuit 1 is zero can be further increased, when the signal from the drive circuit 1 is zero and when the MOS transistor M1 is driven, The ratio of the gate impedance of the MOS transistor M1 viewed from the drive circuit 1 can be further reduced. For this reason, it is possible to amplify the distortion further lower than in the first embodiment.
[0093]
【The invention's effect】
As described above, according to the present invention, it is possible to realize an amplifying circuit with a small chip size that has little variation in idle current and that enables almost complete low distortion amplification.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 2 is a diagram showing a configuration of a second exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 3 is a diagram showing a configuration of a third exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 4 is a diagram showing a configuration of a fourth exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 5 is a diagram showing a configuration of a fifth exemplary embodiment of an amplifier circuit according to the present invention;
FIG. 6 is a diagram showing a configuration of a sixth exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 7 is a diagram showing a configuration of a seventh exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 8 is a diagram showing a configuration of an eighth exemplary embodiment of an amplifier circuit according to the present invention.
FIG. 9 is a diagram illustrating a configuration of a conventional amplifier circuit.
[Explanation of symbols]
1..Drive circuit, 3..Output terminal, M1-M9..MOS transistor,
R1, R2 ... Resistance.

Claims

A driving circuit which is supplied with an analog input signal and outputs the input signal and the inverted signal;
First and second MOS transistors that are controlled by respective signals output from the drive circuit and constitute a push-pull output stage;
A third MOS transistor whose gate and source are connected in common to the gate and source of one of the first and second MOS transistors;
The gate of either one of the first and second MOS transistors is composed of a fourth MOS transistor whose gate is connected, and a resistor whose one end is connected to the drain of the fourth MOS transistor. Detecting means for detecting a gate voltage of one of the first and second MOS transistors;
A switch composed of a fifth MOS transistor in which the drain and source are connected to the gate and drain of the third MOS transistor, respectively, and the gate is connected to a connection point between the drain and resistance of the fourth MOS transistor. Means,
An amplifier circuit comprising:

The switch means comprising the fifth MOS transistor having the source and drain connected to the drain and gate of the third MOS transistor respectively, the gate and source of the third MOS transistor are common to the gate and source, respectively. The switch-to-switch resistance is increased by turning off one of the first and second MOS transistors connected to the gate, and turning on when the one MOS transistor is not driven. 2. The amplifier circuit according to claim 1, wherein the amplifier circuit is controlled to reduce the inter-switch resistance.

The means for detecting the gate voltage includes a fourth MOS transistor having a gate and a source connected in common to the gate and source of one of the first and second MOS transistors, The amplifier circuit according to claim 1, wherein the amplifier circuit is a resistor connected between the drain and a reference voltage.

The means for detecting the gate voltage includes a fourth MOS transistor having a gate and a source connected in common to the gate and source of one of the first and second MOS transistors, 2. The amplifier circuit according to claim 1, wherein the amplifier circuit is a sixth MOS transistor having a drain and a gate connected to the drain and a source connected to a reference voltage.