JP4014761B2 - 電源セル状態検出装置 - Google Patents
電源セル状態検出装置 Download PDFInfo
- Publication number
- JP4014761B2 JP4014761B2 JP18045199A JP18045199A JP4014761B2 JP 4014761 B2 JP4014761 B2 JP 4014761B2 JP 18045199 A JP18045199 A JP 18045199A JP 18045199 A JP18045199 A JP 18045199A JP 4014761 B2 JP4014761 B2 JP 4014761B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- voltage
- logic
- level
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Secondary Cells (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、充放電可能なバッテリセルまたはコンデンサセルを複数直列接続した電源セルの状態を検出し、電源セルの状態が異常な場合には、電源セルから負荷への電源供給を禁止する電源セル状態検出装置に関する。
【０００２】
【従来の技術】
図６に従来の電源セル状態検出装置の基本ブロック構成図の一例を示す。
図６において、従来の電源セル状態検出装置５０は、ｎ個のバッテリセルまたはコンデンサセルＣ1〜Ｃnが直列に接続された電源セルで構成される。
なお、セルＣ1〜Ｃnのそれぞれのプラス端子とマイナス端子間の電圧Ｅ1〜Ｅnをセル電圧、接地（ＧＮＤ）電圧（０Ｖ）を基準としたセルＣ1〜Ｃnのそれぞれのプラス端子電圧またはマイナス端子電圧を端子電圧と定義する。
【０００３】
セルＣ1〜Ｃnはそれぞれ低電位のセル電圧Ｅ1〜Ｅnを有するので、接地（ＧＮＤ）電圧を基準としたセル電源全体の端子電圧ＥSは、セル電圧Ｅ1〜Ｅnを加算した端子電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となる。
なお、セル電圧Ｅ1〜Ｅnのノミナル値をＥKとすると、セル電源の端子電圧ＥSはｎ＊ＥKとなる。
【０００４】
したがって、セルＣ1のマイナス端子電圧は接地（ＧＮＤ）電圧（＝０Ｖ）、プラス端子電圧はＥ1（＝ＥK）であるが、セルＣnのマイナス端子電圧はセルＣn-1のプラス端子電圧（ｎ−１）＊ＥK、プラス端子電圧はｎ＊ＥKとなって接地（ＧＮＤ）電圧に対するセルＣnのマイナス端子電圧およびプラス端子電圧は高電位となる。
例えば、セル数ｎ＝１０、各セルのノミナル電圧ＥK＝２.５Ｖとすると、接地（ＧＮＤ）電圧に対するセルＣn（=10）のマイナス端子電圧は２２.５Ｖ、プラス端子電圧は２５Ｖとなる。
【０００５】
電圧検出器ＤＴ1〜ＤＴnは、それぞれセルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅn（ノミナルＥK）で動作し、セル電圧Ｅ1〜Ｅnが所定値ＥX以上（正常値）の場合にはセルＣ1〜Ｃnのマイナス電位が出力され、セル電圧Ｅ1〜Ｅnが所定値ＥXを下回る（異常値）場合にはセルＣ1〜Ｃnのプラス電位が出力される。
【０００６】
電圧検出器ＤＴ1〜ＤＴnの出力端子とセルＣ1〜Ｃnのマイナス端子間には、それぞれ抵抗器ＲXとフォトカプラの発光側を構成する発光ダイオードＤ1〜Ｄnが直列接続される。
【０００７】
電圧検出器ＤＴ1〜ＤＴnの出力がプラス電位（電位差ＥK：論理レベルがＨ）の場合には、抵抗器ＲXを介してフォトカプラの発光ダイオードＤ1〜Ｄn（発光側）に電流が流れ、発光ダイオードＤ1〜Ｄnとペアとなるフォトカプラの受光側を構成するフォトトランジスタＱ1〜Ｑnがオン状態に設定される。
【０００８】
電圧検出器ＤＴ1〜ＤＴnの出力がマイナス電位（電位差０：論理レベルがＬ）の場合には、発光ダイオードＤ1〜Ｄnに電流が流れず、フォトトランジスタＱ1〜Ｑnがオフ状態に設定される。
【０００９】
フォトカプラの発光ダイオードＤ1（発光側）とフォトトランジスタＱ1（受光側）のペア〜発光ダイオードＤn（発光側）とフォトトランジスタＱn（受光側）は、アイソレータを構成し、電圧検出器ＤＴ1〜ＤＴnの出力の高電位の論理レベルＨ（例えば、電圧検出器ＤＴnの端子電圧ＥS）および論理レベルＬ（例えば、電圧検出器ＤＴnの端子電圧ＥS−Ｅn）がそれぞれ対応した低電位の接地（ＧＮＤ）電圧およびＮＡＮＤ回路駆動電位（ツェナーダイオードＺＤの定電圧ＶZ）に変換されて出力される。
【００１０】
つまり、アイソレータとしてのフォトカプラを用いることにより、電圧検出器ＤＴ1〜ＤＴnの接地（ＧＮＤ）電圧に対して様々な高電位の論理レベルＨおよび論理レベルＬの出力を低電位ＶZ（例えば、５Ｖ系）の論理レベルＬ（ＧＮＤ電圧）および論理レベルＨ（例えば、５Ｖ）に変換し、駆動電源ＶZのＮＡＮＤ回路の論理入力として設定される。
【００１１】
ＮＡＮＤ回路は、複数の入力を有するＮＡＮＤゲートで構成され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが正常な場合には論理レベルＨ（電位ＶZ）、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが異常な場合には論理レベルＬ（ＧＮＤ電圧）が入力され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが全て正常な場合には論理レベルＬの出力信号ＳDが出力され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが１つでも異常な場合には論理レベルＨの出力信号ＳDが出力される。
【００１２】
したがって、ＮＡＮＤ回路の出力信号ＳDが論理レベルＨの時に、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの異常を表示させたり、電源セルから負荷（図示せず）への電源供給を禁止させることができる。
【００１３】
なお、アイソレータとしてフォトカプラが用いられた例について説明したが、フォトカプラに代えてリレーを用いた従来例もある。
【発明が解決しようとする課題】
【００１４】
従来の電源セル状態検出装置は、フォトカプラを用いてアイソレータを構成し、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの正常または異常を電圧検出器ＤＴ1〜ＤＴnから出力される様々な高電位の論理レベルＬまたは論理レベルＨを低電位（例えば、５Ｖ系）の論理レベルＨまたは論理レベルＬに変換することができるため、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの正常または異常を低電位（例えば、５Ｖ系）のディジタルの論理信号として検出することができるが、以下の課題がある。
【００１５】
アイソレータを構成するフォトカプラは、フォトカプラの発光ダイオードに流す電流を比較的大きな値（数ｍＡ）に設定しなければならず、負荷を除く部分の消費電流を極力小さくすることが要求される電源セル状態検出装置には相応しくない課題がある。
【００１６】
一方、リレーは、巻線に更に大きな電流を流さなければならず、フォトカプラと同様に消費電流の課題がある。
【００１７】
また、フォトカプラあるいはリレーは、部品自体の価格が高く、装置のコストアップを招く課題がある。
【００１８】
この発明はこのような課題を解決するためなされたもので、その目的は経済性に優れ、消費電流が極めて少なく、電源セルの状態の正常または異常を確実に検出することができる電源セル状態検出装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記課題を解決するためこの発明に係る電源セル状態検出装置の制御手段は、電源セルの個々のバッテリセルまたはコンデンサセルの状態の高電位論理レベルを低電位論理レベルに変換して検出するセル状態検出手段を備え、セル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧またはセルに流れる負荷電流と予め設定した基準値とを比較する比較手段と、この比較手段から出力される比較信号に基づいて端子電圧を出力するスイッチ手段と、このスイッチ手段から出力される高電位の端子電圧をレベルシフトするレベルシフト手段と、このレベルシフト手段から出力される複数の高電位の端子電圧に対応した低電位の論理信号の論理演算を行う論理演算手段と、を備え、論理演算手段から出力される論理信号に基づいて切替手段を切り替えることを特徴とする。
【００２０】
この発明に係る電源セル状態検出装置の制御手段は、電源セルの個々のバッテリセルまたはコンデンサセルの状態の高電位論理レベルを低電位論理レベル（例えば、５Ｖ系）で検出し、切替手段を制御することができるので、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地電圧（ＧＮＤ）を基準としたセル電圧が高電位論理レベルでも、電源セルの正常または異常を通常の低電位論理レベルで検出し、切替手段を制御することができる。またセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲内にある場合には、直列接続された個々のバッテリセルまたはコンデンサセルの端子電圧（各セルの端子電圧の和の高電位レベル）を低電位（例えば、５Ｖ系）の論理信号（Ｈレベル、またはＬレベル）に変換して論理入力とし、セル電圧を正常と判定して切替手段をオン状態にすることができる。またセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲外にある場合には、低電位の論理信号を論理演算した結果に基づいてセル電圧を異常と判定して切替手段をオフ状態にすることができる。さらにセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流が予め設定した負荷基準電流値を超える場合には、直列接続された個々のバッテリセルまたはコンデンサセルの高電位の端子電圧を低電位の論理信号に変換し、論理入力としてセルの負荷電流を異常と判定して切替手段をオフ状態にすることができる。
【００２１】
また、この発明に係る比較手段は、電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧とこのセル電圧の上限基準値および下限基準値とを比較する電圧比較手段であることを特徴とする。
【００２２】
この発明に係る比較手段は、個々のバッテリセルまたはコンデンサセルのセル電圧と上限基準値および下限基準値とを比較することができる。
【００２４】
さらに、この発明に係るセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流を検出する電流検出手段を備え、比較手段は、この電流検出手段が検出した負荷電流信号と予め設定した負荷基準電流値とを比較する電流比較手段であることを特徴とする。
【００２５】
この発明に係る比較手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流と予め設定した負荷基準電流値とを比較することができる。
【００２６】
また、この発明に係るレベルシフト手段は、論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を論理演算手段の電源電圧にクランプする電圧クランプ手段を備えたことを特徴とする。
【００２７】
この発明に係るレベルシフト手段は、接地電位を基準とした個々のバッテリセルまたはコンデンサセルの端子電圧（高電位）を論理演算手段の電源電圧（例えば、５Ｖ系の低電位）にクランプするので、特別なアイソレーション手段を用いることなく高電位の論理信号を低電位の論理信号に変換することができる。
【００２８】
さらに、この発明に係るレベルシフト手段は、論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を論理演算手段の電源電圧に制限する電圧制限手段を備えたことを特徴とする。
【００２９】
この発明に係るレベルシフト手段は、接地電位を基準とした個々のバッテリセルまたはコンデンサセルの端子電圧（高電位）を論理演算手段の電源電圧（例えば、５Ｖ系の低電位）に制限するので、特別なアイソレーション手段を用いることなく高電位の論理信号を低電位の論理信号に変換することができる。
【００３０】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
なお、本発明は、電動自転車等に用いられる複数のバッテリセルまたはコンデンサセルを直列接続した電源セルの各セルのセル電圧または負荷電流等のセル状態の正常／異常を検出し、セル状態に異常を検出した場合には、電源セルから負荷への電源供給を禁止するものである。
【００３１】
図１はこの発明に係る電源セル状態検出装置の基本ブロック構成図である。
図１において、電源セル状態検出装置１は、電源セル２、セル状態検出手段５を有する制御手段３、電源セル２から負荷７への電源の供給／禁止を切り替える切替手段４、電源セル２の状態の異常を表示する表示手段６を備える。
【００３２】
電源セル２は、複数のバッテリセルまたはコンデンサセルＣ1〜Ｃnを直列接続し、バッテリセルまたはコンデンサセルＣ1〜Ｃnのそれぞれのセル電圧（セル間端子電圧）Ｅ1〜Ｅnの和である電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を電源セル端子Ａ，Ｂ間から出力する。
【００３３】
バッテリセルまたはコンデンサセルＣ1〜Ｃnは、それぞれ独立したセルで構成し、各セルＣ1〜Ｃnの表面にセル電圧Ｅ1〜Ｅnのプラス端子とマイナス端子を設ける。
【００３４】
バッテリセルまたはコンデンサセルＣ1〜Ｃnは、それぞれ各セルのセル電圧Ｅ1〜Ｅnで各セルのセル状態を検出するが、セル電圧Ｅ1〜Ｅnは直列接続されており、各セルのマイナス端子およびプラス端子は高電位となるため、検出したセル状態は接地（ＧＮＤ）から高電位の論理レベルであるセル状態信号Ｊ1〜Ｊnとなる。
セル状態信号Ｊ1〜Ｊnは、セル電圧Ｅ1〜Ｅn、セルＣ1〜Ｃnを流れる負荷電流ＩLに対応した高電位の論理レベル信号として制御手段３に供給される。
【００３５】
制御手段３は、マイクロプロセッサを基本にしてアナログ回路およびディジタル回路で構成し、電源セル２の充電／放電の履歴をデータとして記憶したり、電源セル２の残容量を記憶する。
【００３６】
また、制御手段３は、セル状態検出手段５を備え、電源セル２の個々のバッテリセルまたはコンデンサセルセルＣ1〜Ｃnの接地（ＧＮＤ）から高電位の端子電圧の論理レベルの状態を低電位の論理レベルで検出する。
【００３７】
セル状態検出手段５は、電源セル２から供給される高電位のセル状態信号Ｊ1〜Ｊnに基づいて各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが正常か異常かを低電位の論理信号で検出する。
【００３８】
また、セル状態検出手段５は、電源セル２から供給される高電位のセル状態信号Ｊ1〜Ｊnに基づいて各セルＣ1〜Ｃnを流れる負荷電流ＩLが正常か異常かを低電位の論理信号で検出する。
【００３９】
さらに、セル状態検出手段５は、セル電圧Ｅ1〜Ｅnまたは負荷電流ＩLのセル状態が正常か異常かを検出して切替信号ＤSを切替手段４に供給する。
【００４０】
また、セル状態検出手段５は、セル状態が正常か異常かを検出して表示信号ＤHを表示手段６に供給する。
【００４１】
切替手段４は、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子で構成し、セル状態検出手段５から供給される切替信号ＤSに基づき、セル状態が正常な場合にはスイッチをオン状態（実線表示）にして負荷７に電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を供給し、セル状態が異常な場合にはスイッチをオフ状態（破線表示）にして負荷７への電源セル電圧ＥSの供給を禁止する。
【００４２】
表示手段６は、ＬＥＤ（発光ダイオード）、ＬＣＤ（液晶表示器）等の可視表示器で構成し、セル状態検出手段５から供給される表示信号ＤHに基づいてセル状態の正常または異常を表示する。
なお、セル状態が正常な場合には、電源セル２の消費電流を極力少なくするという思想に基づいて表示手段６の動作を停止することが望ましい。
【００４３】
このように、この発明に係る電源セル状態検出装置１の制御手段３は、電源セル２の個々のバッテリセルまたはコンデンサセルＣ1〜Ｃnの状態の高電位論理レベルを低電位レベル（例えば、５Ｖ系）で検出し、セル状態が異常の時には切替手段４を制御して電源セル２の放電を禁止することができるので、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地点（ＧＮＤ）を基準とした端子電圧が高電位論理レベルでも、電源セルの正常または異常を通常の低電位論理レベルで検出することができる。
【００４４】
図２はこの発明に係る電源セル状態検出装置の一実施の形態要部ブロック構成図である。
なお、本実施の形態は、セルの状態をセル電圧Ｅ1〜Ｅnが下限基準値ＥK1，上限基準値ＥK2の範囲（ＥK1≦Ｅ1，…，Ｅn≦ＥK2）ならば正常と判定し、下限基準値ＥK1，上限基準値ＥK2の範囲外ならば異常と判定するものである。
【００４５】
図２において、電源セル状態検出装置１１は、電源セル２、セル状態検出手段１２、切替手段４、表示手段６を備える。
なお、電源セル２は、図１に示したものと同様なので、説明を省略する。
セル状態検出手段１２は、電圧比較手段１３、スイッチ手段１４、レベルシフト手段１５、抵抗器Ｒ、定電圧回路１６、論理演算手段１７を備える。
【００４６】
電圧比較手段１３は、ＲＯＭ等のメモリ、コンパレータ等で構成した電圧比較器ＣＯＭ1〜ＣＯＭnを備え、電源セル２の各セル電圧Ｅ1〜Ｅnが予め設定した下限基準値ＥK1と上限基準値ＥK2の範囲内（ＥK1≦Ｅ1，…，Ｅn≦ＥK2）の時、Ｌレベルの比較信号Ｈ1，…，Ｈnをそれぞれスイッチ手段１４のスイッチｓｗ1〜ｓｗnに供給する。
また、電圧比較手段１３は、電源セル２の各セル電圧Ｅ1〜Ｅnが予め設定した下限基準値ＥK1と上限基準値ＥK2の範囲外（ＥK1＞Ｅ1，…，Ｅn、ＥK2＜Ｅ1，…，Ｅn)の時、Ｈレベルの比較信号Ｈ1，…，Ｈnをそれぞれスイッチ手段１４のスイッチｓｗ1〜ｓｗnに供給する。
【００４７】
なお、電圧比較手段１３の比較信号Ｈ1，…，ＨnのＨレベルとは、電源セル２の各セル電圧Ｅ1〜Ｅnのマイナス電位を基準としたプラス電位であり、比較信号Ｈ1，…，ＨnのＬレベルとは、電源セル２の各セル電圧Ｅ1〜Ｅnのマイナス電位を基準としたマイナス電位である。
【００４８】
図３はこの発明に係る電圧比較手段（ＣＯＭn）の一実施の形態回路図である。
図３の（ａ）図に回路図、（ｂ）図にセル電圧（Ｅn）−比較信号（Ｈn）特性図を示す。
【００４９】
（ａ）図において、電圧比較手段（ＣＯＭn）１３は、コンパレータ１３Ａ，１３Ｂ、論理和（ＯＲ）回路１３Ｃを備える。
コンパレータ１３Ａは、反転入力（−入力）にセル電圧Ｅn、非反転入力（＋入力）に下限基準値ＥK1を供給する。
コンパレータ１３Ｂは、反転入力（−入力）に上限基準値ＥK2、非反転入力（＋入力）にセル電圧Ｅnを供給する。
なお、下限基準値ＥK1および上限基準値ＥK2は、予めＲＯＭ等のメモリ（図示せず）に設定しておく。
【００５０】
論理和（ＯＲ）回路１３Ｃは、コンパレータ１３Ａの出力とコンパレータ１３Ｂの出力の論理和を演算し、比較信号Ｈnを出力する。
【００５１】
比較信号Ｈnは、（ｂ）図に示すように、セル電圧Ｅnが下限基準値ＥK1を下回る（Ｅn＜ＥK1）時にはＨレベル、セル電圧Ｅnが下限基準値ＥK1と上限基準値ＥK2の範囲（ＥK1≦Ｅn≦ＥK2）にある時にはＬレベル、セル電圧Ｅnが上限基準値ＥK2を超える（Ｅn＞＜ＥK2）時にはＨレベルとなる。
比較信号ＨnのＨレベルは接地（ＧＮＤ）を基準とすると、各セル電圧Ｅ1〜Ｅnの和である電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）で、比較信号ＨnのＬレベルは電源セル電圧ＥSとセル電圧Ｅnの差（＝ＥS−Ｅn）であり、ＨレベルおよびＬレベルともに論理レベルが高電位となる。
【００５２】
なお、図３では電圧比較手段を図２に示す電圧比較器ＣＯＭnについて説明したが、電圧比較器ＣＯＭ1〜ＣＭＯn-1についても、接地（ＧＮＤ）を基準としたＨレベルおよびＬレベルの電位が異なることを除いて同じ構成、特性となる。
【００５３】
図２に戻り、スイッチ手段１４は、Ｐチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）、ＰＮＰトランジスタ等のスイッチング素子で構成したスイッチｓｗ1〜ｓｗnを備え、電圧比較手段１３から供給される比較信号Ｈ1〜ＨnがＬレベルの場合にはオン動作（ｓｗ1〜ｓｗnの状態は実線表示）、比較信号Ｈ1〜ＨnがＨレベルの場合にはオフ動作（ｓｗ1〜ｓｗnの状態は破線表示）を行い、オン動作の場合には電源セル２の各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnを接地（ＧＮＤ）を基準とした端子電圧Ｖ1〜Ｖnで出力し、オフ動作の場合には接地（ＧＮＤ）電位（０Ｖ）で出力する。
【００５４】
端子電圧Ｖ1〜Ｖnは、電源セル２の各セルＣ1〜Ｃnを直列に接続しているので、接地（ＧＮＤ）電位を基準とした各セルＣ1〜Ｃnのプラス端子の電位となり、各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnのノミナル値をＥKとすると、セルＣ1の端子電圧Ｖ1はＥK（＝Ｅ1）、セルＣ2の端子電圧Ｖ2は２＊ＥK（＝Ｅ1＋Ｅ2）、セルＣn-1の端子電圧Ｖn-1は（ｎ−１）＊ＥK（＝Ｅ1＋…＋Ｅn-1）、セルＣnの端子電圧Ｖnはｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となり、端子電圧Ｖ1はセル電圧ＥK（＝Ｅ1）の低電位であるが、端子電圧Ｖ2，Ｖ3，Ｖn-1となるにつれて電位ＥKづつ増加していき、端子電圧Ｖnはｎ個のセル電圧ＥKの和ｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となって高電位となる。
【００５５】
スイッチ手段１４のスイッチｓｗ1〜ｓｗnをＰチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）、ＰＮＰトランジスタ等のスイッチング素子で構成する理由は、各セルＣ1〜Ｃnのそれぞれのセル電圧Ｅ1〜Ｅn（ノミナル値：ＥK）の低電位で、端子電圧Ｖ2〜Ｖn（端子電圧Ｖ1はＥKの低電位）の高電位のオン／オフ動作を実現するためである。
【００５６】
例えば、Ｐチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）をスイッチｓｗnに用いてセルＣnのプラス端子側（セルＣnのセル電圧：Ｅn）をソース（またはエミッタ）に接続し、端子電圧Ｖn側をドレイン（またはコレクタ）に接続してゲート（または抵抗器を介してベース）に比較信号Ｈnを供給することにより、比較信号ＨnがＨレベル（セル電圧：Ｅn）の時にはゲート（またはベース）電位とソース（またはエッミッタ）電位が等しく、オフ動作して端子電圧Ｖnを接地（ＧＮＤ）電圧０Ｖにし、比較信号ＨnがＬレベル（セルＣnのセル電圧：０Ｖ）の時にはオン動作して端子電圧Ｖnをｎ個のセル電圧ＥKの和ｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）にすることができる。
つまり、ソース（またはエミッタ）とゲート（またはベース）を同電位にすることにより、Ｐチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）のオフ動作を実現することができる。
【００５７】
一方、Ｎチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）では、ドレイン（またはコレクタ）をセルＣnのプラス端子側、ソース（またはエミッタ）を端子電圧Ｖn側に接続し、ゲート（または抵抗器を介してベース）に比較信号Ｈnを供給し、比較信号ＨnをＬレベル（セルＣnのセル電圧：０Ｖ）にしても、ゲート（またはベース）とソース（またはエミッタ）が同電位にならず、常にゲート（ベース）電位がソース（またはエミッタ）電位よりも高電位にあり、オン動作のみが継続してオフ動作を実現することができない。
【００５８】
レベルシフト手段１５は、抵抗器Ｒ1〜Ｒn、一対のダイオードＤA1，ＤB1〜ＤAn，ＤBn、抵抗器ＲL1〜ＲLnを備え、スイッチ手段１４から供給される値の異なる高電位の端子電圧Ｖ1〜Ｖnと接地（ＧＮＤ）電位（０Ｖ）とからなるＨレベルとＬレベルの２値信号（論理信号）を、低電位の一定電圧ＶRのＨレベルと接地（ＧＮＤ）電位（０Ｖ）のＬレベルとからなる２値信号（論理信号）に変換（レベルシフト）する。
なお、請求項の電圧クランプ手段は、一対のダイオードＤA1，ＤB1〜ＤAn，ＤBn構成する。
【００５９】
レベルシフト手段１５の動作を端子電圧Ｖnの場合について説明する。
端子電圧Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）から抵抗器Ｒn、ダイオードＤBnを介して定電圧ＶRの定電圧回路１６に電流が流れ、ダイオードＤBnのアノード側の電圧はＶR＋ＶD（ダイオードの順方向電圧：約０.６Ｖ）となり、端子電圧Ｖnは低電位ＶR＋ＶDにレベルシフトされる。
【００６０】
また、ダイオードＤBnのアノード側の電圧ＶR＋ＶDからダイオードＤAn、抵抗器ＲLnを介して接地（ＧＮＤ）に電流が流れ、ダイオードＤAnのカソード側の電圧はＶR（＝ＶR＋ＶD−ＶD）となり、定電圧回路１６の低電圧ＶRと同じ値にクランプされる。
【００６１】
ダイオードＤAnのカソード側を論理演算手段１７の入力に接続して論理信号Ｓnとするので、論理信号ＳnのＨレベルは電位ＶRであり、論理演算手段１７の駆動電圧ＶRと等しくなり、高電位の端子電圧Ｖnは低電位の定電圧ＶRにクランプされる。
【００６２】
他の端子電圧Ｖ1〜Ｖn-1の場合についても同様なので、説明は省略する。
抵抗器Ｒ1〜Ｒnの値は、Ｒ2＝２Ｒ1，…，Ｒn-1＝（ｎ−１）Ｒ1，Ｒn＝ｎＲ1に設定し、それぞれの抵抗器に流れる電流を同じにする。
また、抵抗器ＲL1〜ＲLnは同じ値に設定する。
【００６３】
なお、定電圧回路１６の定電圧ＶRは、セルＣ1のセル電圧Ｅ1の下限基準値ＥK1よりもダイオードＤB1の順方向電圧ＶD（約０.６Ｖ）だけ低い電圧に設定する。
【００６４】
図４はこの発明に係るレベルシフト手段の別実施の形態回路図である。
図４において、レベルシフト手段１９は、抵抗器ＲX1〜ＲXn、ＮＰＮトランジスタＴＲ1〜ＴＲn、ｎ個の抵抗器ＲP、抵抗器ＲY1〜ＲYnを備え、スイッチ手段１４から供給される高電位系の端子電圧Ｖ1〜Ｖnの論理信号を低電位系の論理信号Ｇ1〜Ｇnにレベルシフトし、論理信号Ｇ1〜Ｇnを論理演算手段１７に提供する。
なお、請求項に記載の電圧制限手段は、ｎ個の抵抗器ＲPおよびＮＰＮトランジスタＴＲ1〜ＴＲnで構成する。
【００６５】
抵抗器ＲX1〜ＲXnの抵抗値は、ＲX2＝２＊ＲX1，…，Ｒn-1＝（ｎ−１）＊ＲX1，ＲXn＝ｎ＊ＲX1とし、端子電圧Ｖ1〜Ｖnにより抵抗器ＲX1〜ＲXnに流れる電流を同じ値に設定する。
また、抵抗器ＲY1〜ＲYnの抵抗値も、ＲY2＝２＊ＲY1，…，ＲYn-1＝（ｎ−１）＊ＲY1，ＲYn＝ｎ＊ＲY1とし、抵抗器ＲX1と抵抗器ＲY1の分圧でトランジスタＴＲ1がオン、…、抵抗器ＲXnと抵抗器ＲYnの分圧でトランジスタＴＲnがオン駆動するよう抵抗値を設定する。
【００６６】
スイッチ手段１４から供給される端子電圧Ｖ1〜Ｖnは、抵抗器ＲX1〜ＲXnを介してそれぞれトランジスタＴＲ1〜ＴＲnのベースに供給される。
また、トランジスタＴＲ1〜ＴＲnのエミッタは接地（ＧＮＤ）に接続し、トランジスタＴＲ1〜ＴＲnのコレクタは抵抗器ＲPを介して低電圧系の定電圧回路１６の定電圧出力ＶR（例えば、５Ｖ）に接続する。
【００６７】
レベルシフト手段１９の動作を端子電圧Ｖnの場合について説明する。
スイッチ手段１４から供給される端子電圧Ｖnが高電位のＨレベル（＝Ｅ1＋…＋Ｅn-1＋Ｅn）の場合、抵抗器ＲXnおよびトランジスタＴＲnのベース−エミッタ間を介して電流が流れ、トランジスタＴＲnがオンとなってコレクタの論理信号ＧnがＬレベル（ＧＮＤ電圧）となる。
【００６８】
一方、スイッチ手段１４から供給される端子電圧ＶnがＬベル（ＧＮＤ電圧）の場合、トランジスタＴＲnはオフとなってコレクタの論理信号ＧnをＨレベル（ＶR電圧）に制限する。
【００６９】
なお、レベルシフト手段１９は、端子電圧Ｖ1〜Ｖn-1に対するトランジスタＴＲ1〜ＴＲn-1Nの動作についても同様であり、端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）の様々な値の高電位系のＨレベルの論理信号を低電位系ＶR（例えば、５Ｖ）のＬレベル（ＧＮＤ電位）に論理信号Ｇ1〜Ｇn変換し、高電位系のＬレベルの論理信号を低電位系ＶR（例えば、５Ｖ）のＨレベル（ＶR電圧）の論理信号Ｇ1〜Ｇnに制限することができる。
【００７０】
つまり、レベルシフト手段１９は、高電位系の端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）のＨレベルの論理信号を低電位系（例えば、５Ｖ）のＬレベルの論理信号Ｇ1〜Ｇn（＝０Ｖ）にレベルシフトし、高電位系の端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）のＬレベル（ＧＮＤ電圧）の論理信号を低電位系（例えば、５Ｖ）のＨレベルの論理信号Ｇ1〜Ｇn（＝５Ｖ）に制限することができる。
【００７１】
なお、レベルシフト手段１９の場合、端子電圧Ｖ1（＝Ｅ1)の下限基準値ＥK1でトランジスタＴＲ1がオン（Ｖ1＞０.６Ｖ)すればよいので、定電圧回路１６の定電圧ＶRはレベルシフト手段１５のような制約を受けず、任意の値（例えば５Ｖ）に設定することができ、必要に応じて論理信号Ｇ1〜Ｇnを５Ｖ動作のマイクロプロセッサに入力してデータの演算、処理または記憶などを実行することができる。
【００７２】
図２に戻り、定電圧回路１６は、定電圧ＩＣ等で構成し、電源セル２の電位ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を抵抗器Ｒを介して低電圧系の定電圧ＶRを発生し、定電圧ＶRを論理演算手段１７の電源とする。
【００７３】
論理演算手段１７は、ＡＮＤ論理ゲートで構成し、レベルシフト手段１５から供給される論理信号Ｓ1〜Ｓnの論理積を演算し、論理演算出力ＤOを切替手段４および表示手段６に供給する。
【００７４】
論理信号Ｓ1〜Ｓnは、スイッチ手段１４からＨレベルの端子電圧Ｖ1〜Ｖnが供給される場合にはＨレベルの定電位（電位ＶR）となり、論理演算出力ＤOはＨレベルとなる。
一方、端子電圧Ｖ1〜Ｖnの少なくとも１つがＬレベル（ＧＮＤ電位）の場合には対応する論理信号Ｓ1〜ＳnがＬレベル（ＧＮＤ電位）となり、論理演算出力ＤOはＬレベルとなる。
【００７５】
また、図４に示す論理演算手段１７は、ＮＯＲ論理ゲート構成し、レベルシフト手段１９から供給される論理信号Ｇ1〜Ｇnの否定論理和を演算し、論理演算出力ＤOを切替手段４および表示手段６に供給する。
【００７６】
論理信号Ｇ1〜Ｇnは、スイッチ手段１４からＨレベルの端子電圧Ｖ1〜Ｖnが供給される場合にはＬレベル（ＧＮＤ電位）となり、論理演算出力ＤOはＨレベルとなる。
一方、端子電圧Ｖ1〜Ｖnの少なくとも１つがＬレベル（ＧＮＤ電位）の場合には対応する論理信号Ｇ1〜ＧnがＨレベル（電位ＶR）となり、論理演算出力ＤOはＬレベルとなる。
【００７７】
つまり、論理演算手段１７の論理演算出力ＤOは、セルＣ1〜Ｃnの電位Ｅ1〜Ｅnの全てが正常な場合にはＨレベルとなり、セルＣ1〜Ｃnの電位Ｅ1〜Ｅnの少なくとも１つが異常な場合にはＬレベルとなる。
【００７８】
切替手段４は、ＮＰＮトランジスタ、Ｎチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）等のスイッチング素子で構成し、論理演算手段１７から供給される論理演算出力ＤO（図１に示す切替信号ＤS）に基づいてスイッチをオン／オフし、セル電源２（電圧ＥS）を負荷７に供給したり、セル電源２（電圧ＥS）の負荷７への供給を禁止したりする。
【００７９】
表示手段６は、ＬＥＤ（発光ダイオード）等の可視表示器で構成し、論理演算手段１７から供給される論理演算出力ＤO（図１に示す表示信号ＤH）に基づいて電源セル２の異常を表示する。
【００８０】
図５はこの発明に係るセル状態検出手段の別実施の形態要部ブロック構成図である。
本実施の形態は、セルの状態をセルＣ1〜Ｃnを流れる負荷電流が負荷電流基準値を超える場合には、異常と判定するものである。
【００８１】
図５において、セル状態検出手段２１は、電流比較手段２３、スイッチ手段１４、レベルシフト手段１６、抵抗器Ｒ、定電圧回路１６、論理演算手段１７を備える。
ただし、スイッチ手段１４、レベルシフト手段１６、抵抗器Ｒ、定電圧回路１６、論理演算手段１７は、図２に示すものと同じ構成ならびに動作を有するので、スイッチ手段１４を除いて図示ならびに説明を省略する。
また、電源セル２２は、セルＣ1〜Ｃnを流れる負荷電流ＩLを検出するための電流検出手段を構成する抵抗器ＲD1〜ＲDnが含まれるため、セル状態検出手段２１に含めて表す。
【００８２】
セル電源２２は、各セルＣ1〜Ｃnのマイナス端子側に直列に負荷電流検出用抵抗器ＲD1〜ＲDnを接続する。
電源セル２２の各セルＣ1〜Ｃnのマイナス端子側からプラス端子側に流れる負荷電流ＩLは、それぞれ負荷電流検出用抵抗器ＲD1〜ＲDnの電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）として検出する。
なお、負荷電流検出用抵抗器ＲD1〜ＲDnの抵抗値は、電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）がセル電圧Ｅ1〜Ｅnに極力影響を及ぼさないように微小の値（例えば、数ｍΩ）に設定する。
【００８３】
電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）は、各セルＣ1〜Ｃnのマイナス端子に対してプラス（＋）極性となる。
電圧降下ＶD1〜ＶDnのプラス（＋）極性側を負荷電流信号として電流比較手段２３の比較器ＯＰ1〜ＯＰnの非反転入力に供給する。
【００８４】
電流比較手段２３は、演算増幅器等の比較器ＯＰ1〜ＯＰnで構成し、反転入力には予め設定した最大負荷電流ＩLMに対応した基準電圧値（負荷基準電流値）ＶL1〜ＶLnを入力し、非反転入力には電圧降下（負荷電流信号）ＶD1〜ＶDnを入力する。
【００８５】
負荷電流ＩLが最大負荷電流ＩLM以下の場合（ＩL≦ＩLM）には、比較器ＯＰ1〜ＯＰnの反転入力が非反転入力よりも大きく（または等しい）なり、比較器ＯＰ1〜ＯＰnは、それぞれセル電圧Ｅ1〜Ｅnのマイナス側電位であるＬレベルの比較信号ＨL1〜ＨLnをスイッチ手段１４に供給する。
【００８６】
一方、負荷電流ＩLが最大負荷電流ＩLMを超える場合（ＩL＞ＩLM）には、比較器ＯＰ1〜ＯＰnの反転入力が非反転入力よりも小さくなり、比較器ＯＰ1〜ＯＰnは、それぞれセル電圧Ｅ1〜Ｅnのマイナス側電位を基準としたセル電圧Ｅ1〜Ｅn（ノミナル値：ＥK＝Ｅ1，…，Ｅn）であるＨレベルの比較信号ＨL1〜ＨLnをスイッチ手段１４に供給する。
【００８７】
比較信号ＨL1〜ＨLnがＬレベル（セル電圧Ｅ1〜Ｅnのマイナス側電位）の場合には、負荷電流ＩLを正常と判定してスイッチ手段１４をオンにし、スイッチｓｗ1〜ｓｗnを介して高電位の端子電圧Ｖ1〜Ｖnを出力する。
【００８８】
一方、比較信号ＨL1〜ＨLnがＨレベル（セル電圧Ｅ1〜Ｅn電位）の場合には、負荷電流ＩLを異常と判定してスイッチ手段１４をオフにし、スイッチｓｗ1〜ｓｗnを介して接地（ＧＮＤ）電圧（０Ｖ）を出力する。
【００８９】
本実施の形態では、セルＣnのプラス端子側と接地（ＧＮＤ）間に負荷を接続し、セルＣ1〜Ｃnに同じ負荷電流ＩLが流れる場合について説明したが、セルＣ1〜Ｃnの任意のプラス端子側と接地（ＧＮＤ）間に複数の負荷を接続した場合についても本願発明を適用することができる。
【００９０】
例えば、セルＣnのプラス端子側と接地（ＧＮＤ）間およびセルＣn-1のプラス端子側と接地（ＧＮＤ）間にそれぞれ負荷を接続し、負荷電流ＩL1，ＩL2が流れる場合を想定すると、負荷電流検出用抵抗器ＲD1〜ＲDn-1には負荷電流ＩL1，ＩL2の和の負荷電流（ＩL1＋ＩL2）が流れ、負荷電流検出用抵抗器ＲDnには負荷電流ＩL1が流れる。
【００９１】
負荷電流ＩL1，ＩL2の最大値ＩLM1，ＩLM2に対して、電流比較手段２３の比較器ＯＰ1〜ＯＰn-1の反転入力には負荷電流（ＩLM1＋ＩLM2）に対応した基準電圧値（負荷基準電流値）ＶL1〜ＶLn-1を入力し、比較器ＯＰnの反転入力には負荷電流（ＩLM1）に対応した基準電圧値（負荷基準電流値）ＶLnを入力することにより、セルＣ1〜Ｃnに流れる負荷電流の正常または異常を検出することができる。
【００９２】
なお、上記の実施の形態では、レベルシフトの低電位系を構成する定電圧回路１６の定電圧ＶRを接地（ＧＮＤ）を基準としたプラス（＋）電位で形成したが、定電圧回路１６の定電圧ＶRを電源セル２の最高電位の電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を基準としたマイナス（−）電位で形成してもよい。
【００９３】
【発明の効果】
以上説明したようにこの発明に係る電源セル状態検出装置は、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地（ＧＮＤ）電圧を基準とした端子電圧が高電位論理レベルでも、各セル状態の正常または異常を通常の低電位論理レベルで検出することができるので、特別なアイソレーション手段を用いることなく、単純な構成でセル状態の異常を高精度に検出することができる。
【００９４】
また、この発明に係るセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲外にある場合には、セル電圧が異常と判断して電源セルから負荷への電源供給を禁止することができるので、電源セルの過充電状態および過放電状態を正確に検出することができる。
【００９５】
さらに、この発明に係るセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流が予め設定した負荷基準電流値を超える場合には、セルを流れる負荷電流が異常と判断して電源セルから負荷への電源供給を禁止することができるので、電源セルの過負荷状態を正確に検出することができる。
【００９６】
また、この発明に係るレベルシフト手段は、電圧クランプ手段、または電圧制限手段を備えたので、単純な構成で、高電位の論理信号を低電位の論理信号に変換するレベルシフトを実現することができる。
【００９７】
よって、個々のバッテリセルまたはコンデンサセルのセル電圧または負荷電流の異常を精度良く検出し、単純な構成で、各セルから出力される高電位の論理信号を低電位の論理信号にレベルシフトする電源セル状態検出装置を提供することができる。
【図面の簡単な説明】
【図１】この発明に係る電源セル状態検出装置の基本ブロック構成図
【図２】この発明に係る電源セル状態検出装置の一実施の形態要部ブロック構成図
【図３】この発明に係る電圧比較手段（ＣＯＭn）の一実施の形態回路図
【図４】この発明に係るレベルシフト手段の別実施の形態回路図
【図５】この発明に係るセル状態検出手段の別実施の形態要部ブロック構成図
【図６】従来の電源セル状態検出装置の基本ブロック構成図の一例
【符号の説明】
１，１１…電源セル状態検出装置、２，２２…電源セル、３…制御手段、４…切替手段、５，１２，２１…セル状態検出手段、６…表示手段、７…負荷、１３…電圧比較手段、１４…スイッチ手段、１５，１９…レベルシフト手段、１６…定電圧回路、１７…論理演算手段、２２…電流比較手段、Ｃ1〜Ｃn…セル、ＤA1，ＤB1〜ＤAn，ＤB…電圧クランプ手段、ＲD1〜ＲDn…負荷電流検出用抵抗器、ＲP，ＴＲ1〜ＴＲn…電圧制限手段。
【発明の属する技術分野】
この発明は、充放電可能なバッテリセルまたはコンデンサセルを複数直列接続した電源セルの状態を検出し、電源セルの状態が異常な場合には、電源セルから負荷への電源供給を禁止する電源セル状態検出装置に関する。
【０００２】
【従来の技術】
図６に従来の電源セル状態検出装置の基本ブロック構成図の一例を示す。
図６において、従来の電源セル状態検出装置５０は、ｎ個のバッテリセルまたはコンデンサセルＣ1〜Ｃnが直列に接続された電源セルで構成される。
なお、セルＣ1〜Ｃnのそれぞれのプラス端子とマイナス端子間の電圧Ｅ1〜Ｅnをセル電圧、接地（ＧＮＤ）電圧（０Ｖ）を基準としたセルＣ1〜Ｃnのそれぞれのプラス端子電圧またはマイナス端子電圧を端子電圧と定義する。
【０００３】
セルＣ1〜Ｃnはそれぞれ低電位のセル電圧Ｅ1〜Ｅnを有するので、接地（ＧＮＤ）電圧を基準としたセル電源全体の端子電圧ＥSは、セル電圧Ｅ1〜Ｅnを加算した端子電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となる。
なお、セル電圧Ｅ1〜Ｅnのノミナル値をＥKとすると、セル電源の端子電圧ＥSはｎ＊ＥKとなる。
【０００４】
したがって、セルＣ1のマイナス端子電圧は接地（ＧＮＤ）電圧（＝０Ｖ）、プラス端子電圧はＥ1（＝ＥK）であるが、セルＣnのマイナス端子電圧はセルＣn-1のプラス端子電圧（ｎ−１）＊ＥK、プラス端子電圧はｎ＊ＥKとなって接地（ＧＮＤ）電圧に対するセルＣnのマイナス端子電圧およびプラス端子電圧は高電位となる。
例えば、セル数ｎ＝１０、各セルのノミナル電圧ＥK＝２.５Ｖとすると、接地（ＧＮＤ）電圧に対するセルＣn（=10）のマイナス端子電圧は２２.５Ｖ、プラス端子電圧は２５Ｖとなる。
【０００５】
電圧検出器ＤＴ1〜ＤＴnは、それぞれセルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅn（ノミナルＥK）で動作し、セル電圧Ｅ1〜Ｅnが所定値ＥX以上（正常値）の場合にはセルＣ1〜Ｃnのマイナス電位が出力され、セル電圧Ｅ1〜Ｅnが所定値ＥXを下回る（異常値）場合にはセルＣ1〜Ｃnのプラス電位が出力される。
【０００６】
電圧検出器ＤＴ1〜ＤＴnの出力端子とセルＣ1〜Ｃnのマイナス端子間には、それぞれ抵抗器ＲXとフォトカプラの発光側を構成する発光ダイオードＤ1〜Ｄnが直列接続される。
【０００７】
電圧検出器ＤＴ1〜ＤＴnの出力がプラス電位（電位差ＥK：論理レベルがＨ）の場合には、抵抗器ＲXを介してフォトカプラの発光ダイオードＤ1〜Ｄn（発光側）に電流が流れ、発光ダイオードＤ1〜Ｄnとペアとなるフォトカプラの受光側を構成するフォトトランジスタＱ1〜Ｑnがオン状態に設定される。
【０００８】
電圧検出器ＤＴ1〜ＤＴnの出力がマイナス電位（電位差０：論理レベルがＬ）の場合には、発光ダイオードＤ1〜Ｄnに電流が流れず、フォトトランジスタＱ1〜Ｑnがオフ状態に設定される。
【０００９】
フォトカプラの発光ダイオードＤ1（発光側）とフォトトランジスタＱ1（受光側）のペア〜発光ダイオードＤn（発光側）とフォトトランジスタＱn（受光側）は、アイソレータを構成し、電圧検出器ＤＴ1〜ＤＴnの出力の高電位の論理レベルＨ（例えば、電圧検出器ＤＴnの端子電圧ＥS）および論理レベルＬ（例えば、電圧検出器ＤＴnの端子電圧ＥS−Ｅn）がそれぞれ対応した低電位の接地（ＧＮＤ）電圧およびＮＡＮＤ回路駆動電位（ツェナーダイオードＺＤの定電圧ＶZ）に変換されて出力される。
【００１０】
つまり、アイソレータとしてのフォトカプラを用いることにより、電圧検出器ＤＴ1〜ＤＴnの接地（ＧＮＤ）電圧に対して様々な高電位の論理レベルＨおよび論理レベルＬの出力を低電位ＶZ（例えば、５Ｖ系）の論理レベルＬ（ＧＮＤ電圧）および論理レベルＨ（例えば、５Ｖ）に変換し、駆動電源ＶZのＮＡＮＤ回路の論理入力として設定される。
【００１１】
ＮＡＮＤ回路は、複数の入力を有するＮＡＮＤゲートで構成され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが正常な場合には論理レベルＨ（電位ＶZ）、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが異常な場合には論理レベルＬ（ＧＮＤ電圧）が入力され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが全て正常な場合には論理レベルＬの出力信号ＳDが出力され、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが１つでも異常な場合には論理レベルＨの出力信号ＳDが出力される。
【００１２】
したがって、ＮＡＮＤ回路の出力信号ＳDが論理レベルＨの時に、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの異常を表示させたり、電源セルから負荷（図示せず）への電源供給を禁止させることができる。
【００１３】
なお、アイソレータとしてフォトカプラが用いられた例について説明したが、フォトカプラに代えてリレーを用いた従来例もある。
【発明が解決しようとする課題】
【００１４】
従来の電源セル状態検出装置は、フォトカプラを用いてアイソレータを構成し、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの正常または異常を電圧検出器ＤＴ1〜ＤＴnから出力される様々な高電位の論理レベルＬまたは論理レベルＨを低電位（例えば、５Ｖ系）の論理レベルＨまたは論理レベルＬに変換することができるため、セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnの正常または異常を低電位（例えば、５Ｖ系）のディジタルの論理信号として検出することができるが、以下の課題がある。
【００１５】
アイソレータを構成するフォトカプラは、フォトカプラの発光ダイオードに流す電流を比較的大きな値（数ｍＡ）に設定しなければならず、負荷を除く部分の消費電流を極力小さくすることが要求される電源セル状態検出装置には相応しくない課題がある。
【００１６】
一方、リレーは、巻線に更に大きな電流を流さなければならず、フォトカプラと同様に消費電流の課題がある。
【００１７】
また、フォトカプラあるいはリレーは、部品自体の価格が高く、装置のコストアップを招く課題がある。
【００１８】
この発明はこのような課題を解決するためなされたもので、その目的は経済性に優れ、消費電流が極めて少なく、電源セルの状態の正常または異常を確実に検出することができる電源セル状態検出装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記課題を解決するためこの発明に係る電源セル状態検出装置の制御手段は、電源セルの個々のバッテリセルまたはコンデンサセルの状態の高電位論理レベルを低電位論理レベルに変換して検出するセル状態検出手段を備え、セル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧またはセルに流れる負荷電流と予め設定した基準値とを比較する比較手段と、この比較手段から出力される比較信号に基づいて端子電圧を出力するスイッチ手段と、このスイッチ手段から出力される高電位の端子電圧をレベルシフトするレベルシフト手段と、このレベルシフト手段から出力される複数の高電位の端子電圧に対応した低電位の論理信号の論理演算を行う論理演算手段と、を備え、論理演算手段から出力される論理信号に基づいて切替手段を切り替えることを特徴とする。
【００２０】
この発明に係る電源セル状態検出装置の制御手段は、電源セルの個々のバッテリセルまたはコンデンサセルの状態の高電位論理レベルを低電位論理レベル（例えば、５Ｖ系）で検出し、切替手段を制御することができるので、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地電圧（ＧＮＤ）を基準としたセル電圧が高電位論理レベルでも、電源セルの正常または異常を通常の低電位論理レベルで検出し、切替手段を制御することができる。またセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲内にある場合には、直列接続された個々のバッテリセルまたはコンデンサセルの端子電圧（各セルの端子電圧の和の高電位レベル）を低電位（例えば、５Ｖ系）の論理信号（Ｈレベル、またはＬレベル）に変換して論理入力とし、セル電圧を正常と判定して切替手段をオン状態にすることができる。またセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲外にある場合には、低電位の論理信号を論理演算した結果に基づいてセル電圧を異常と判定して切替手段をオフ状態にすることができる。さらにセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流が予め設定した負荷基準電流値を超える場合には、直列接続された個々のバッテリセルまたはコンデンサセルの高電位の端子電圧を低電位の論理信号に変換し、論理入力としてセルの負荷電流を異常と判定して切替手段をオフ状態にすることができる。
【００２１】
また、この発明に係る比較手段は、電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧とこのセル電圧の上限基準値および下限基準値とを比較する電圧比較手段であることを特徴とする。
【００２２】
この発明に係る比較手段は、個々のバッテリセルまたはコンデンサセルのセル電圧と上限基準値および下限基準値とを比較することができる。
【００２４】
さらに、この発明に係るセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流を検出する電流検出手段を備え、比較手段は、この電流検出手段が検出した負荷電流信号と予め設定した負荷基準電流値とを比較する電流比較手段であることを特徴とする。
【００２５】
この発明に係る比較手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流と予め設定した負荷基準電流値とを比較することができる。
【００２６】
また、この発明に係るレベルシフト手段は、論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を論理演算手段の電源電圧にクランプする電圧クランプ手段を備えたことを特徴とする。
【００２７】
この発明に係るレベルシフト手段は、接地電位を基準とした個々のバッテリセルまたはコンデンサセルの端子電圧（高電位）を論理演算手段の電源電圧（例えば、５Ｖ系の低電位）にクランプするので、特別なアイソレーション手段を用いることなく高電位の論理信号を低電位の論理信号に変換することができる。
【００２８】
さらに、この発明に係るレベルシフト手段は、論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を論理演算手段の電源電圧に制限する電圧制限手段を備えたことを特徴とする。
【００２９】
この発明に係るレベルシフト手段は、接地電位を基準とした個々のバッテリセルまたはコンデンサセルの端子電圧（高電位）を論理演算手段の電源電圧（例えば、５Ｖ系の低電位）に制限するので、特別なアイソレーション手段を用いることなく高電位の論理信号を低電位の論理信号に変換することができる。
【００３０】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
なお、本発明は、電動自転車等に用いられる複数のバッテリセルまたはコンデンサセルを直列接続した電源セルの各セルのセル電圧または負荷電流等のセル状態の正常／異常を検出し、セル状態に異常を検出した場合には、電源セルから負荷への電源供給を禁止するものである。
【００３１】
図１はこの発明に係る電源セル状態検出装置の基本ブロック構成図である。
図１において、電源セル状態検出装置１は、電源セル２、セル状態検出手段５を有する制御手段３、電源セル２から負荷７への電源の供給／禁止を切り替える切替手段４、電源セル２の状態の異常を表示する表示手段６を備える。
【００３２】
電源セル２は、複数のバッテリセルまたはコンデンサセルＣ1〜Ｃnを直列接続し、バッテリセルまたはコンデンサセルＣ1〜Ｃnのそれぞれのセル電圧（セル間端子電圧）Ｅ1〜Ｅnの和である電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を電源セル端子Ａ，Ｂ間から出力する。
【００３３】
バッテリセルまたはコンデンサセルＣ1〜Ｃnは、それぞれ独立したセルで構成し、各セルＣ1〜Ｃnの表面にセル電圧Ｅ1〜Ｅnのプラス端子とマイナス端子を設ける。
【００３４】
バッテリセルまたはコンデンサセルＣ1〜Ｃnは、それぞれ各セルのセル電圧Ｅ1〜Ｅnで各セルのセル状態を検出するが、セル電圧Ｅ1〜Ｅnは直列接続されており、各セルのマイナス端子およびプラス端子は高電位となるため、検出したセル状態は接地（ＧＮＤ）から高電位の論理レベルであるセル状態信号Ｊ1〜Ｊnとなる。
セル状態信号Ｊ1〜Ｊnは、セル電圧Ｅ1〜Ｅn、セルＣ1〜Ｃnを流れる負荷電流ＩLに対応した高電位の論理レベル信号として制御手段３に供給される。
【００３５】
制御手段３は、マイクロプロセッサを基本にしてアナログ回路およびディジタル回路で構成し、電源セル２の充電／放電の履歴をデータとして記憶したり、電源セル２の残容量を記憶する。
【００３６】
また、制御手段３は、セル状態検出手段５を備え、電源セル２の個々のバッテリセルまたはコンデンサセルセルＣ1〜Ｃnの接地（ＧＮＤ）から高電位の端子電圧の論理レベルの状態を低電位の論理レベルで検出する。
【００３７】
セル状態検出手段５は、電源セル２から供給される高電位のセル状態信号Ｊ1〜Ｊnに基づいて各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnが正常か異常かを低電位の論理信号で検出する。
【００３８】
また、セル状態検出手段５は、電源セル２から供給される高電位のセル状態信号Ｊ1〜Ｊnに基づいて各セルＣ1〜Ｃnを流れる負荷電流ＩLが正常か異常かを低電位の論理信号で検出する。
【００３９】
さらに、セル状態検出手段５は、セル電圧Ｅ1〜Ｅnまたは負荷電流ＩLのセル状態が正常か異常かを検出して切替信号ＤSを切替手段４に供給する。
【００４０】
また、セル状態検出手段５は、セル状態が正常か異常かを検出して表示信号ＤHを表示手段６に供給する。
【００４１】
切替手段４は、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子で構成し、セル状態検出手段５から供給される切替信号ＤSに基づき、セル状態が正常な場合にはスイッチをオン状態（実線表示）にして負荷７に電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を供給し、セル状態が異常な場合にはスイッチをオフ状態（破線表示）にして負荷７への電源セル電圧ＥSの供給を禁止する。
【００４２】
表示手段６は、ＬＥＤ（発光ダイオード）、ＬＣＤ（液晶表示器）等の可視表示器で構成し、セル状態検出手段５から供給される表示信号ＤHに基づいてセル状態の正常または異常を表示する。
なお、セル状態が正常な場合には、電源セル２の消費電流を極力少なくするという思想に基づいて表示手段６の動作を停止することが望ましい。
【００４３】
このように、この発明に係る電源セル状態検出装置１の制御手段３は、電源セル２の個々のバッテリセルまたはコンデンサセルＣ1〜Ｃnの状態の高電位論理レベルを低電位レベル（例えば、５Ｖ系）で検出し、セル状態が異常の時には切替手段４を制御して電源セル２の放電を禁止することができるので、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地点（ＧＮＤ）を基準とした端子電圧が高電位論理レベルでも、電源セルの正常または異常を通常の低電位論理レベルで検出することができる。
【００４４】
図２はこの発明に係る電源セル状態検出装置の一実施の形態要部ブロック構成図である。
なお、本実施の形態は、セルの状態をセル電圧Ｅ1〜Ｅnが下限基準値ＥK1，上限基準値ＥK2の範囲（ＥK1≦Ｅ1，…，Ｅn≦ＥK2）ならば正常と判定し、下限基準値ＥK1，上限基準値ＥK2の範囲外ならば異常と判定するものである。
【００４５】
図２において、電源セル状態検出装置１１は、電源セル２、セル状態検出手段１２、切替手段４、表示手段６を備える。
なお、電源セル２は、図１に示したものと同様なので、説明を省略する。
セル状態検出手段１２は、電圧比較手段１３、スイッチ手段１４、レベルシフト手段１５、抵抗器Ｒ、定電圧回路１６、論理演算手段１７を備える。
【００４６】
電圧比較手段１３は、ＲＯＭ等のメモリ、コンパレータ等で構成した電圧比較器ＣＯＭ1〜ＣＯＭnを備え、電源セル２の各セル電圧Ｅ1〜Ｅnが予め設定した下限基準値ＥK1と上限基準値ＥK2の範囲内（ＥK1≦Ｅ1，…，Ｅn≦ＥK2）の時、Ｌレベルの比較信号Ｈ1，…，Ｈnをそれぞれスイッチ手段１４のスイッチｓｗ1〜ｓｗnに供給する。
また、電圧比較手段１３は、電源セル２の各セル電圧Ｅ1〜Ｅnが予め設定した下限基準値ＥK1と上限基準値ＥK2の範囲外（ＥK1＞Ｅ1，…，Ｅn、ＥK2＜Ｅ1，…，Ｅn)の時、Ｈレベルの比較信号Ｈ1，…，Ｈnをそれぞれスイッチ手段１４のスイッチｓｗ1〜ｓｗnに供給する。
【００４７】
なお、電圧比較手段１３の比較信号Ｈ1，…，ＨnのＨレベルとは、電源セル２の各セル電圧Ｅ1〜Ｅnのマイナス電位を基準としたプラス電位であり、比較信号Ｈ1，…，ＨnのＬレベルとは、電源セル２の各セル電圧Ｅ1〜Ｅnのマイナス電位を基準としたマイナス電位である。
【００４８】
図３はこの発明に係る電圧比較手段（ＣＯＭn）の一実施の形態回路図である。
図３の（ａ）図に回路図、（ｂ）図にセル電圧（Ｅn）−比較信号（Ｈn）特性図を示す。
【００４９】
（ａ）図において、電圧比較手段（ＣＯＭn）１３は、コンパレータ１３Ａ，１３Ｂ、論理和（ＯＲ）回路１３Ｃを備える。
コンパレータ１３Ａは、反転入力（−入力）にセル電圧Ｅn、非反転入力（＋入力）に下限基準値ＥK1を供給する。
コンパレータ１３Ｂは、反転入力（−入力）に上限基準値ＥK2、非反転入力（＋入力）にセル電圧Ｅnを供給する。
なお、下限基準値ＥK1および上限基準値ＥK2は、予めＲＯＭ等のメモリ（図示せず）に設定しておく。
【００５０】
論理和（ＯＲ）回路１３Ｃは、コンパレータ１３Ａの出力とコンパレータ１３Ｂの出力の論理和を演算し、比較信号Ｈnを出力する。
【００５１】
比較信号Ｈnは、（ｂ）図に示すように、セル電圧Ｅnが下限基準値ＥK1を下回る（Ｅn＜ＥK1）時にはＨレベル、セル電圧Ｅnが下限基準値ＥK1と上限基準値ＥK2の範囲（ＥK1≦Ｅn≦ＥK2）にある時にはＬレベル、セル電圧Ｅnが上限基準値ＥK2を超える（Ｅn＞＜ＥK2）時にはＨレベルとなる。
比較信号ＨnのＨレベルは接地（ＧＮＤ）を基準とすると、各セル電圧Ｅ1〜Ｅnの和である電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）で、比較信号ＨnのＬレベルは電源セル電圧ＥSとセル電圧Ｅnの差（＝ＥS−Ｅn）であり、ＨレベルおよびＬレベルともに論理レベルが高電位となる。
【００５２】
なお、図３では電圧比較手段を図２に示す電圧比較器ＣＯＭnについて説明したが、電圧比較器ＣＯＭ1〜ＣＭＯn-1についても、接地（ＧＮＤ）を基準としたＨレベルおよびＬレベルの電位が異なることを除いて同じ構成、特性となる。
【００５３】
図２に戻り、スイッチ手段１４は、Ｐチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）、ＰＮＰトランジスタ等のスイッチング素子で構成したスイッチｓｗ1〜ｓｗnを備え、電圧比較手段１３から供給される比較信号Ｈ1〜ＨnがＬレベルの場合にはオン動作（ｓｗ1〜ｓｗnの状態は実線表示）、比較信号Ｈ1〜ＨnがＨレベルの場合にはオフ動作（ｓｗ1〜ｓｗnの状態は破線表示）を行い、オン動作の場合には電源セル２の各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnを接地（ＧＮＤ）を基準とした端子電圧Ｖ1〜Ｖnで出力し、オフ動作の場合には接地（ＧＮＤ）電位（０Ｖ）で出力する。
【００５４】
端子電圧Ｖ1〜Ｖnは、電源セル２の各セルＣ1〜Ｃnを直列に接続しているので、接地（ＧＮＤ）電位を基準とした各セルＣ1〜Ｃnのプラス端子の電位となり、各セルＣ1〜Ｃnのセル電圧Ｅ1〜Ｅnのノミナル値をＥKとすると、セルＣ1の端子電圧Ｖ1はＥK（＝Ｅ1）、セルＣ2の端子電圧Ｖ2は２＊ＥK（＝Ｅ1＋Ｅ2）、セルＣn-1の端子電圧Ｖn-1は（ｎ−１）＊ＥK（＝Ｅ1＋…＋Ｅn-1）、セルＣnの端子電圧Ｖnはｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となり、端子電圧Ｖ1はセル電圧ＥK（＝Ｅ1）の低電位であるが、端子電圧Ｖ2，Ｖ3，Ｖn-1となるにつれて電位ＥKづつ増加していき、端子電圧Ｖnはｎ個のセル電圧ＥKの和ｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）となって高電位となる。
【００５５】
スイッチ手段１４のスイッチｓｗ1〜ｓｗnをＰチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）、ＰＮＰトランジスタ等のスイッチング素子で構成する理由は、各セルＣ1〜Ｃnのそれぞれのセル電圧Ｅ1〜Ｅn（ノミナル値：ＥK）の低電位で、端子電圧Ｖ2〜Ｖn（端子電圧Ｖ1はＥKの低電位）の高電位のオン／オフ動作を実現するためである。
【００５６】
例えば、Ｐチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）をスイッチｓｗnに用いてセルＣnのプラス端子側（セルＣnのセル電圧：Ｅn）をソース（またはエミッタ）に接続し、端子電圧Ｖn側をドレイン（またはコレクタ）に接続してゲート（または抵抗器を介してベース）に比較信号Ｈnを供給することにより、比較信号ＨnがＨレベル（セル電圧：Ｅn）の時にはゲート（またはベース）電位とソース（またはエッミッタ）電位が等しく、オフ動作して端子電圧Ｖnを接地（ＧＮＤ）電圧０Ｖにし、比較信号ＨnがＬレベル（セルＣnのセル電圧：０Ｖ）の時にはオン動作して端子電圧Ｖnをｎ個のセル電圧ＥKの和ｎ＊ＥK（＝Ｅ1＋…＋Ｅn-1＋Ｅn）にすることができる。
つまり、ソース（またはエミッタ）とゲート（またはベース）を同電位にすることにより、Ｐチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）のオフ動作を実現することができる。
【００５７】
一方、Ｎチャネル・エンハンスメント型ＦＥＴ（またはＰＮＰトランジスタ）では、ドレイン（またはコレクタ）をセルＣnのプラス端子側、ソース（またはエミッタ）を端子電圧Ｖn側に接続し、ゲート（または抵抗器を介してベース）に比較信号Ｈnを供給し、比較信号ＨnをＬレベル（セルＣnのセル電圧：０Ｖ）にしても、ゲート（またはベース）とソース（またはエミッタ）が同電位にならず、常にゲート（ベース）電位がソース（またはエミッタ）電位よりも高電位にあり、オン動作のみが継続してオフ動作を実現することができない。
【００５８】
レベルシフト手段１５は、抵抗器Ｒ1〜Ｒn、一対のダイオードＤA1，ＤB1〜ＤAn，ＤBn、抵抗器ＲL1〜ＲLnを備え、スイッチ手段１４から供給される値の異なる高電位の端子電圧Ｖ1〜Ｖnと接地（ＧＮＤ）電位（０Ｖ）とからなるＨレベルとＬレベルの２値信号（論理信号）を、低電位の一定電圧ＶRのＨレベルと接地（ＧＮＤ）電位（０Ｖ）のＬレベルとからなる２値信号（論理信号）に変換（レベルシフト）する。
なお、請求項の電圧クランプ手段は、一対のダイオードＤA1，ＤB1〜ＤAn，ＤBn構成する。
【００５９】
レベルシフト手段１５の動作を端子電圧Ｖnの場合について説明する。
端子電圧Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）から抵抗器Ｒn、ダイオードＤBnを介して定電圧ＶRの定電圧回路１６に電流が流れ、ダイオードＤBnのアノード側の電圧はＶR＋ＶD（ダイオードの順方向電圧：約０.６Ｖ）となり、端子電圧Ｖnは低電位ＶR＋ＶDにレベルシフトされる。
【００６０】
また、ダイオードＤBnのアノード側の電圧ＶR＋ＶDからダイオードＤAn、抵抗器ＲLnを介して接地（ＧＮＤ）に電流が流れ、ダイオードＤAnのカソード側の電圧はＶR（＝ＶR＋ＶD−ＶD）となり、定電圧回路１６の低電圧ＶRと同じ値にクランプされる。
【００６１】
ダイオードＤAnのカソード側を論理演算手段１７の入力に接続して論理信号Ｓnとするので、論理信号ＳnのＨレベルは電位ＶRであり、論理演算手段１７の駆動電圧ＶRと等しくなり、高電位の端子電圧Ｖnは低電位の定電圧ＶRにクランプされる。
【００６２】
他の端子電圧Ｖ1〜Ｖn-1の場合についても同様なので、説明は省略する。
抵抗器Ｒ1〜Ｒnの値は、Ｒ2＝２Ｒ1，…，Ｒn-1＝（ｎ−１）Ｒ1，Ｒn＝ｎＲ1に設定し、それぞれの抵抗器に流れる電流を同じにする。
また、抵抗器ＲL1〜ＲLnは同じ値に設定する。
【００６３】
なお、定電圧回路１６の定電圧ＶRは、セルＣ1のセル電圧Ｅ1の下限基準値ＥK1よりもダイオードＤB1の順方向電圧ＶD（約０.６Ｖ）だけ低い電圧に設定する。
【００６４】
図４はこの発明に係るレベルシフト手段の別実施の形態回路図である。
図４において、レベルシフト手段１９は、抵抗器ＲX1〜ＲXn、ＮＰＮトランジスタＴＲ1〜ＴＲn、ｎ個の抵抗器ＲP、抵抗器ＲY1〜ＲYnを備え、スイッチ手段１４から供給される高電位系の端子電圧Ｖ1〜Ｖnの論理信号を低電位系の論理信号Ｇ1〜Ｇnにレベルシフトし、論理信号Ｇ1〜Ｇnを論理演算手段１７に提供する。
なお、請求項に記載の電圧制限手段は、ｎ個の抵抗器ＲPおよびＮＰＮトランジスタＴＲ1〜ＴＲnで構成する。
【００６５】
抵抗器ＲX1〜ＲXnの抵抗値は、ＲX2＝２＊ＲX1，…，Ｒn-1＝（ｎ−１）＊ＲX1，ＲXn＝ｎ＊ＲX1とし、端子電圧Ｖ1〜Ｖnにより抵抗器ＲX1〜ＲXnに流れる電流を同じ値に設定する。
また、抵抗器ＲY1〜ＲYnの抵抗値も、ＲY2＝２＊ＲY1，…，ＲYn-1＝（ｎ−１）＊ＲY1，ＲYn＝ｎ＊ＲY1とし、抵抗器ＲX1と抵抗器ＲY1の分圧でトランジスタＴＲ1がオン、…、抵抗器ＲXnと抵抗器ＲYnの分圧でトランジスタＴＲnがオン駆動するよう抵抗値を設定する。
【００６６】
スイッチ手段１４から供給される端子電圧Ｖ1〜Ｖnは、抵抗器ＲX1〜ＲXnを介してそれぞれトランジスタＴＲ1〜ＴＲnのベースに供給される。
また、トランジスタＴＲ1〜ＴＲnのエミッタは接地（ＧＮＤ）に接続し、トランジスタＴＲ1〜ＴＲnのコレクタは抵抗器ＲPを介して低電圧系の定電圧回路１６の定電圧出力ＶR（例えば、５Ｖ）に接続する。
【００６７】
レベルシフト手段１９の動作を端子電圧Ｖnの場合について説明する。
スイッチ手段１４から供給される端子電圧Ｖnが高電位のＨレベル（＝Ｅ1＋…＋Ｅn-1＋Ｅn）の場合、抵抗器ＲXnおよびトランジスタＴＲnのベース−エミッタ間を介して電流が流れ、トランジスタＴＲnがオンとなってコレクタの論理信号ＧnがＬレベル（ＧＮＤ電圧）となる。
【００６８】
一方、スイッチ手段１４から供給される端子電圧ＶnがＬベル（ＧＮＤ電圧）の場合、トランジスタＴＲnはオフとなってコレクタの論理信号ＧnをＨレベル（ＶR電圧）に制限する。
【００６９】
なお、レベルシフト手段１９は、端子電圧Ｖ1〜Ｖn-1に対するトランジスタＴＲ1〜ＴＲn-1Nの動作についても同様であり、端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）の様々な値の高電位系のＨレベルの論理信号を低電位系ＶR（例えば、５Ｖ）のＬレベル（ＧＮＤ電位）に論理信号Ｇ1〜Ｇn変換し、高電位系のＬレベルの論理信号を低電位系ＶR（例えば、５Ｖ）のＨレベル（ＶR電圧）の論理信号Ｇ1〜Ｇnに制限することができる。
【００７０】
つまり、レベルシフト手段１９は、高電位系の端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）のＨレベルの論理信号を低電位系（例えば、５Ｖ）のＬレベルの論理信号Ｇ1〜Ｇn（＝０Ｖ）にレベルシフトし、高電位系の端子電圧Ｖ1（＝Ｅ1）〜Ｖn（＝Ｅ1＋…＋Ｅn-1＋Ｅn）のＬレベル（ＧＮＤ電圧）の論理信号を低電位系（例えば、５Ｖ）のＨレベルの論理信号Ｇ1〜Ｇn（＝５Ｖ）に制限することができる。
【００７１】
なお、レベルシフト手段１９の場合、端子電圧Ｖ1（＝Ｅ1)の下限基準値ＥK1でトランジスタＴＲ1がオン（Ｖ1＞０.６Ｖ)すればよいので、定電圧回路１６の定電圧ＶRはレベルシフト手段１５のような制約を受けず、任意の値（例えば５Ｖ）に設定することができ、必要に応じて論理信号Ｇ1〜Ｇnを５Ｖ動作のマイクロプロセッサに入力してデータの演算、処理または記憶などを実行することができる。
【００７２】
図２に戻り、定電圧回路１６は、定電圧ＩＣ等で構成し、電源セル２の電位ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を抵抗器Ｒを介して低電圧系の定電圧ＶRを発生し、定電圧ＶRを論理演算手段１７の電源とする。
【００７３】
論理演算手段１７は、ＡＮＤ論理ゲートで構成し、レベルシフト手段１５から供給される論理信号Ｓ1〜Ｓnの論理積を演算し、論理演算出力ＤOを切替手段４および表示手段６に供給する。
【００７４】
論理信号Ｓ1〜Ｓnは、スイッチ手段１４からＨレベルの端子電圧Ｖ1〜Ｖnが供給される場合にはＨレベルの定電位（電位ＶR）となり、論理演算出力ＤOはＨレベルとなる。
一方、端子電圧Ｖ1〜Ｖnの少なくとも１つがＬレベル（ＧＮＤ電位）の場合には対応する論理信号Ｓ1〜ＳnがＬレベル（ＧＮＤ電位）となり、論理演算出力ＤOはＬレベルとなる。
【００７５】
また、図４に示す論理演算手段１７は、ＮＯＲ論理ゲート構成し、レベルシフト手段１９から供給される論理信号Ｇ1〜Ｇnの否定論理和を演算し、論理演算出力ＤOを切替手段４および表示手段６に供給する。
【００７６】
論理信号Ｇ1〜Ｇnは、スイッチ手段１４からＨレベルの端子電圧Ｖ1〜Ｖnが供給される場合にはＬレベル（ＧＮＤ電位）となり、論理演算出力ＤOはＨレベルとなる。
一方、端子電圧Ｖ1〜Ｖnの少なくとも１つがＬレベル（ＧＮＤ電位）の場合には対応する論理信号Ｇ1〜ＧnがＨレベル（電位ＶR）となり、論理演算出力ＤOはＬレベルとなる。
【００７７】
つまり、論理演算手段１７の論理演算出力ＤOは、セルＣ1〜Ｃnの電位Ｅ1〜Ｅnの全てが正常な場合にはＨレベルとなり、セルＣ1〜Ｃnの電位Ｅ1〜Ｅnの少なくとも１つが異常な場合にはＬレベルとなる。
【００７８】
切替手段４は、ＮＰＮトランジスタ、Ｎチャネル・エンハンスメント型ＦＥＴ（電界効果トランジスタ）等のスイッチング素子で構成し、論理演算手段１７から供給される論理演算出力ＤO（図１に示す切替信号ＤS）に基づいてスイッチをオン／オフし、セル電源２（電圧ＥS）を負荷７に供給したり、セル電源２（電圧ＥS）の負荷７への供給を禁止したりする。
【００７９】
表示手段６は、ＬＥＤ（発光ダイオード）等の可視表示器で構成し、論理演算手段１７から供給される論理演算出力ＤO（図１に示す表示信号ＤH）に基づいて電源セル２の異常を表示する。
【００８０】
図５はこの発明に係るセル状態検出手段の別実施の形態要部ブロック構成図である。
本実施の形態は、セルの状態をセルＣ1〜Ｃnを流れる負荷電流が負荷電流基準値を超える場合には、異常と判定するものである。
【００８１】
図５において、セル状態検出手段２１は、電流比較手段２３、スイッチ手段１４、レベルシフト手段１６、抵抗器Ｒ、定電圧回路１６、論理演算手段１７を備える。
ただし、スイッチ手段１４、レベルシフト手段１６、抵抗器Ｒ、定電圧回路１６、論理演算手段１７は、図２に示すものと同じ構成ならびに動作を有するので、スイッチ手段１４を除いて図示ならびに説明を省略する。
また、電源セル２２は、セルＣ1〜Ｃnを流れる負荷電流ＩLを検出するための電流検出手段を構成する抵抗器ＲD1〜ＲDnが含まれるため、セル状態検出手段２１に含めて表す。
【００８２】
セル電源２２は、各セルＣ1〜Ｃnのマイナス端子側に直列に負荷電流検出用抵抗器ＲD1〜ＲDnを接続する。
電源セル２２の各セルＣ1〜Ｃnのマイナス端子側からプラス端子側に流れる負荷電流ＩLは、それぞれ負荷電流検出用抵抗器ＲD1〜ＲDnの電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）として検出する。
なお、負荷電流検出用抵抗器ＲD1〜ＲDnの抵抗値は、電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）がセル電圧Ｅ1〜Ｅnに極力影響を及ぼさないように微小の値（例えば、数ｍΩ）に設定する。
【００８３】
電圧降下ＶD1（＝ＲD1＊ＩL）〜ＶDn（ＲDn＊ＩL）は、各セルＣ1〜Ｃnのマイナス端子に対してプラス（＋）極性となる。
電圧降下ＶD1〜ＶDnのプラス（＋）極性側を負荷電流信号として電流比較手段２３の比較器ＯＰ1〜ＯＰnの非反転入力に供給する。
【００８４】
電流比較手段２３は、演算増幅器等の比較器ＯＰ1〜ＯＰnで構成し、反転入力には予め設定した最大負荷電流ＩLMに対応した基準電圧値（負荷基準電流値）ＶL1〜ＶLnを入力し、非反転入力には電圧降下（負荷電流信号）ＶD1〜ＶDnを入力する。
【００８５】
負荷電流ＩLが最大負荷電流ＩLM以下の場合（ＩL≦ＩLM）には、比較器ＯＰ1〜ＯＰnの反転入力が非反転入力よりも大きく（または等しい）なり、比較器ＯＰ1〜ＯＰnは、それぞれセル電圧Ｅ1〜Ｅnのマイナス側電位であるＬレベルの比較信号ＨL1〜ＨLnをスイッチ手段１４に供給する。
【００８６】
一方、負荷電流ＩLが最大負荷電流ＩLMを超える場合（ＩL＞ＩLM）には、比較器ＯＰ1〜ＯＰnの反転入力が非反転入力よりも小さくなり、比較器ＯＰ1〜ＯＰnは、それぞれセル電圧Ｅ1〜Ｅnのマイナス側電位を基準としたセル電圧Ｅ1〜Ｅn（ノミナル値：ＥK＝Ｅ1，…，Ｅn）であるＨレベルの比較信号ＨL1〜ＨLnをスイッチ手段１４に供給する。
【００８７】
比較信号ＨL1〜ＨLnがＬレベル（セル電圧Ｅ1〜Ｅnのマイナス側電位）の場合には、負荷電流ＩLを正常と判定してスイッチ手段１４をオンにし、スイッチｓｗ1〜ｓｗnを介して高電位の端子電圧Ｖ1〜Ｖnを出力する。
【００８８】
一方、比較信号ＨL1〜ＨLnがＨレベル（セル電圧Ｅ1〜Ｅn電位）の場合には、負荷電流ＩLを異常と判定してスイッチ手段１４をオフにし、スイッチｓｗ1〜ｓｗnを介して接地（ＧＮＤ）電圧（０Ｖ）を出力する。
【００８９】
本実施の形態では、セルＣnのプラス端子側と接地（ＧＮＤ）間に負荷を接続し、セルＣ1〜Ｃnに同じ負荷電流ＩLが流れる場合について説明したが、セルＣ1〜Ｃnの任意のプラス端子側と接地（ＧＮＤ）間に複数の負荷を接続した場合についても本願発明を適用することができる。
【００９０】
例えば、セルＣnのプラス端子側と接地（ＧＮＤ）間およびセルＣn-1のプラス端子側と接地（ＧＮＤ）間にそれぞれ負荷を接続し、負荷電流ＩL1，ＩL2が流れる場合を想定すると、負荷電流検出用抵抗器ＲD1〜ＲDn-1には負荷電流ＩL1，ＩL2の和の負荷電流（ＩL1＋ＩL2）が流れ、負荷電流検出用抵抗器ＲDnには負荷電流ＩL1が流れる。
【００９１】
負荷電流ＩL1，ＩL2の最大値ＩLM1，ＩLM2に対して、電流比較手段２３の比較器ＯＰ1〜ＯＰn-1の反転入力には負荷電流（ＩLM1＋ＩLM2）に対応した基準電圧値（負荷基準電流値）ＶL1〜ＶLn-1を入力し、比較器ＯＰnの反転入力には負荷電流（ＩLM1）に対応した基準電圧値（負荷基準電流値）ＶLnを入力することにより、セルＣ1〜Ｃnに流れる負荷電流の正常または異常を検出することができる。
【００９２】
なお、上記の実施の形態では、レベルシフトの低電位系を構成する定電圧回路１６の定電圧ＶRを接地（ＧＮＤ）を基準としたプラス（＋）電位で形成したが、定電圧回路１６の定電圧ＶRを電源セル２の最高電位の電源セル電圧ＥS（＝Ｅ1＋…＋Ｅn-1＋Ｅn）を基準としたマイナス（−）電位で形成してもよい。
【００９３】
【発明の効果】
以上説明したようにこの発明に係る電源セル状態検出装置は、複数のバッテリセルまたはコンデンサセルを直列接続して各セルの接地（ＧＮＤ）電圧を基準とした端子電圧が高電位論理レベルでも、各セル状態の正常または異常を通常の低電位論理レベルで検出することができるので、特別なアイソレーション手段を用いることなく、単純な構成でセル状態の異常を高精度に検出することができる。
【００９４】
また、この発明に係るセル状態検出手段は、個々のバッテリセルまたはコンデンサセルのセル電圧が上限基準値と下限基準値の範囲外にある場合には、セル電圧が異常と判断して電源セルから負荷への電源供給を禁止することができるので、電源セルの過充電状態および過放電状態を正確に検出することができる。
【００９５】
さらに、この発明に係るセル状態検出手段は、電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流が予め設定した負荷基準電流値を超える場合には、セルを流れる負荷電流が異常と判断して電源セルから負荷への電源供給を禁止することができるので、電源セルの過負荷状態を正確に検出することができる。
【００９６】
また、この発明に係るレベルシフト手段は、電圧クランプ手段、または電圧制限手段を備えたので、単純な構成で、高電位の論理信号を低電位の論理信号に変換するレベルシフトを実現することができる。
【００９７】
よって、個々のバッテリセルまたはコンデンサセルのセル電圧または負荷電流の異常を精度良く検出し、単純な構成で、各セルから出力される高電位の論理信号を低電位の論理信号にレベルシフトする電源セル状態検出装置を提供することができる。
【図面の簡単な説明】
【図１】この発明に係る電源セル状態検出装置の基本ブロック構成図
【図２】この発明に係る電源セル状態検出装置の一実施の形態要部ブロック構成図
【図３】この発明に係る電圧比較手段（ＣＯＭn）の一実施の形態回路図
【図４】この発明に係るレベルシフト手段の別実施の形態回路図
【図５】この発明に係るセル状態検出手段の別実施の形態要部ブロック構成図
【図６】従来の電源セル状態検出装置の基本ブロック構成図の一例
【符号の説明】
１，１１…電源セル状態検出装置、２，２２…電源セル、３…制御手段、４…切替手段、５，１２，２１…セル状態検出手段、６…表示手段、７…負荷、１３…電圧比較手段、１４…スイッチ手段、１５，１９…レベルシフト手段、１６…定電圧回路、１７…論理演算手段、２２…電流比較手段、Ｃ1〜Ｃn…セル、ＤA1，ＤB1〜ＤAn，ＤB…電圧クランプ手段、ＲD1〜ＲDn…負荷電流検出用抵抗器、ＲP，ＴＲ1〜ＴＲn…電圧制限手段。
Claims (5)
- 充放電可能なバッテリセルまたはコンデンサセルを複数直列接続した電源セルと、この電源セルの状態を検出して前記電源セルの放電の許容／禁止を制御する制御手段と、この制御手段からの制御信号に基づいて前記電源セルから負荷へ電源供給の許容／禁止の切替えを行う切替手段と、を備えた電源セル状態検出装置において、
前記制御手段は、前記電源セルの個々のバッテリセルまたはコンデンサセルの状態の高電位論理レベルを低電位論理レベルに変換して検出するセル状態検出手段を備え、
前記セル状態検出手段は、前記電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧またはセルに流れる負荷電流と予め設定した基準値とを比較する比較手段と、この比較手段から出力される比較信号に基づいて端子電圧を出力するスイッチ手段と、このスイッチ手段から出力される高電位の前記端子電圧をレベルシフトするレベルシフト手段と、このレベルシフト手段から出力される複数の高電位の前記端子電圧に対応した低電位の論理信号の論理演算を行う論理演算手段と、を備え、
前記論理演算手段から出力される論理信号に基づいて前記切替手段を切り替えることを特徴とする電源セル状態検出装置。 - 前記比較手段は、前記電源セルの個々のバッテリセルまたはコンデンサセルのセル電圧とこのセル電圧の上限基準値および下限基準値とを比較する電圧比較手段であることを特徴とする請求項１記載の電源セル状態検出装置。
- 前記セル状態検出手段は、前記電源セルの個々のバッテリセルまたはコンデンサセルに流れる負荷電流を検出する電流検出手段を備え、
前記比較手段は、前記電流検出手段が検出した負荷電流信号と予め設定した負荷基準電流値とを比較する電流比較手段であることを特徴とする請求項１記載の電源セル状態検出装置。 - 前記レベルシフト手段は、前記論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を前記論理演算手段の電源電圧にクランプする電圧クランプ手段を備えたことを特徴とする請求項１記載の電源セル状態検出装置。
- 前記レベルシフト手段は、前記論理演算手段に入力される複数の高電位の端子電圧に対応した論理信号を前記論理演算手段の電源電圧に制限する電圧制限手段を備えたことを特徴とする請求項１記載の電源セル状態検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18045199A JP4014761B2 (ja) | 1999-06-25 | 1999-06-25 | 電源セル状態検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18045199A JP4014761B2 (ja) | 1999-06-25 | 1999-06-25 | 電源セル状態検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016790A JP2001016790A (ja) | 2001-01-19 |
| JP4014761B2 true JP4014761B2 (ja) | 2007-11-28 |
Family
ID=16083467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18045199A Expired - Lifetime JP4014761B2 (ja) | 1999-06-25 | 1999-06-25 | 電源セル状態検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014761B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101199094B (zh) | 2006-04-11 | 2011-01-05 | 三菱电机株式会社 | 蓄电系统 |
| JP5477254B2 (ja) * | 2010-10-18 | 2014-04-23 | 株式会社デンソー | 電池状態監視装置 |
| WO2023050175A1 (zh) * | 2021-09-29 | 2023-04-06 | 深圳市华思旭科技有限公司 | 控制系统、负载设备以及电动工具系统 |
-
1999
- 1999-06-25 JP JP18045199A patent/JP4014761B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001016790A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705914A (en) | Overvoltage detecting apparatus for combination battery | |
| JP4982274B2 (ja) | バッテリ状態監視回路及びバッテリ装置 | |
| US6169385B1 (en) | Capacity leveling circuit for a battery group | |
| US20080164881A1 (en) | Battery voltage monitoring apparatus | |
| US20010026147A1 (en) | Charging and discharging control circuit and charging type power supply device | |
| US6052016A (en) | Charge and discharge control circuit | |
| US6867567B2 (en) | Battery state monitoring circuit | |
| JP2012255788A (ja) | セルバランス回路の異常診断装置及び方法 | |
| KR960016052A (ko) | 배터리의 초과 방전을 보호하기 위한 제어 회로 | |
| KR19990013384A (ko) | 재충전가능한 바테리 셀의 충전 및 방전을 제어하는데 적합한양방향 전류 제어 회로 | |
| US5608385A (en) | Device for determining state of electricity generation of solar battery | |
| JP4014761B2 (ja) | 電源セル状態検出装置 | |
| KR20180069741A (ko) | 이차 전지 감시 장치 및 고장 진단 방법 | |
| JP2000193694A (ja) | 組み電池の電圧検出装置 | |
| US6191555B1 (en) | Capacity leveling circuit for a battery group | |
| US11411257B2 (en) | Hot swap battery module and control method thereof | |
| US6329795B1 (en) | Charging and discharging control circuit and charging type power supply device | |
| JP2000134818A (ja) | 組み電池の電圧検出装置 | |
| US6242966B1 (en) | Leakage current correcting circuit | |
| EP3754843B1 (en) | Voltage-current conversion circuit and charge-discharge control device | |
| JP4177216B2 (ja) | スイッチング回路及び電圧計測回路 | |
| US8446130B2 (en) | Charging circuit | |
| JP3780993B2 (ja) | 組電池の異常検出装置 | |
| CN112649712A (zh) | 半导体设备 | |
| US5636274A (en) | Switch controller and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |