JP4007025B2

JP4007025B2 - Mobile communication terminal

Info

Publication number: JP4007025B2
Application number: JP2002073492A
Authority: JP
Inventors: 茂幸須藤; 修長谷川; 利哉江口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2007-11-14
Anticipated expiration: 2018-03-31
Also published as: JP2002353860A

Description

【０００１】
【発明の属する技術分野】
本発明は間欠的受信動作を行うＣＤＭＡ（Code Division Multiple Access：符号分割多重）方式の移動通信端末に関する。
【０００２】
【従来の技術】
携帯電話に代表される移動通信端末においては，消費電力を抑え，使用時間の延長を図ることが重要である。このため端末が待ち受け状態にあるときには間欠受信が行われている。間欠受信とは，時分割されている呼び出し用のチャネルに対して，割り当てスロットのみ受信及び復調を行い，非割り当てスロットの区間では受信動作を停止させるものである。受信動作の停止中は，不要回路の電源を切断したり，プロセッサを低消費電力モードへ移行させることで消費電力の低減が行なわれる。
【０００３】
スペクトル拡散を利用したＣＤＭＡ方式の携帯電話システムにおいても，スロットモードといわれる間欠受信動作が規定されている。この場合の端末側の課題としては，受信停止中のPN(Pseud Noise：擬似雑音)符号の同期維持，あるいは受信再開時の高速な再同期が上げられる。受信信号の復調に際し，端末側で生成したレプリカPN符号を用いて逆拡散処理を行なうためである。この点を以下に詳細に説明する。
【０００４】
図14は基地局の送信部の構成を説明する図である。間欠受信で重要な呼び出し用のページングチャネル(PaCH)に着目してある。先ず，符号化されたページングメッセージはデータ列として排他的論理和ゲート(BS1)に入力する。該ゲートの他方の入力は，ロングコードPN符号発生器(BS3)の出力信号を前記データ列のシンボルレートにデシメーションした，デシメータ(BS2)の出力信号である。ロングコードPN符号発生器(BS3)の符号は2の42乗−1の周期を持ち，符号位相はロングコードマスクビットによって調整できる。排他的論理和ゲート(BS1)の出力は，この非常に長い系列によって，ページングメッセージをスクランブルしたものとなる。このスクランブルしたシンボルを機能の異なる他のチャネルの信号と多重するために，次の排他的論理和ゲート(BS4)において直交拡散を行なう。ウオルシュ関数(BS5)と呼ばれる64種類の直交する系列のうちページングチャネルに割り当てた系列を用いて，入力シンボルを64チップに拡散する。直交拡散した排他的論理和ゲート(BS4)の出力は，多重化回路(BS6)において，他のパイロットチャネル(PiCH)や同期チャネル(SCH)，及びトラフィックチャネル(TCH)と多重化される。実際には，バイナリ符号を1，−1の両極性のパルスとして置き換え，各チャネルのパワー分配に基づくゲイン倍され，加算される。多重化した出力信号はI信号及びQ信号に分岐してそれぞれ乗算器(BS7，BS9)へ入力する。乗算器(BS7，BS9)には，それぞれIチャネルパイロットPN符号発生器(BS8)と，QチャネルパイロットPN符号発生器(BS10)の異なるPN符号発生器が接続される。したがって2相位相変調信号のI,Q信号は，異なる2つの系列により4相位相変調信号に拡散する。この4相拡散に使用されるPN符号はショートコードと呼ばれる2の15乗周期の系列である。4相拡散信号はベースバンドフィルタBS11，12で帯域制限し，直交変調器BS13でキャリア変調して出力する。以上が基地局側の操作である。そして，スクランブルのためのロングコードPN発生器(BS3)や，4相拡散のためのIチャネル及びQチャネルパイロットPN符号発生器(BS8，BS10)は，呼び出しグループによって時分割されるページングチャネルのスロット構成とは無関係に連続動作をしている。
【０００５】
これを受信する端末側では先ず，直交検波によって拡散帯域のI,Q信号を得る。次に，それぞれI信号用，Q信号用のショートコードで逆拡散を行なう。当然，端末側で使用するショートコードは基地局に同期した系列が必要である。間欠受信を行なう際，基地局側の拡散用ショートコードは連続的に動作しているため，端末側のPN符号発生手段は見かけ上連続動作をしている必要がある。この場合は間欠受信の休止期間中も同期を維持していることになる。あるいは休止期間中に一旦同期関係を外しても，割り当てスロットの到着以前に再同期を行なえば良い。しかし，ショートコードの周期は２の15乗であり，受信再開時に新規にこの位相空間を全て探索することは，間欠受信の受信時間率を増大させ好ましくない。そこで，間欠受信の省電力効果を高めるために特開平5-191375号公報や，特開平8-321804号公報に記載の考案が為されている。
【０００６】
前者の例は受信から休止状態に切り替える際，局部拡散符号発生回路に固定周波数発振回路を接続し，その自走クロックで前記発生回路を駆動して位相差が大きくなるのを防止している。受信再開時には休止時間に見込まれる位相のずれ分だけ遅延させた局部拡散符号の位相を徐々に進行させながら，相関ピークを検出し再同期を図るものである。この考案では，休止期間には局部拡散符号生成回路が自走していることになり，この部分に対する電源切断は行なえない。
【０００７】
これに対し，後者の例では，次回起動するときの拡散符号発生手段の状態値をレジスタ手段に設定してタイマ手段を動作させるものである。タイマ手段のタイムアウトによって再起動するときに拡散符号発生手段をレジスタ手段に設定されている状態値から動作させるように構成した。この場合は，休止期間に拡散符号発生手段を含む受信回路の電源切断が可能となる。ただし，予測した状態値が再起動した時に正しいためには，休止期間を管理するタイマ手段の計時精度が重要である。例えば休止期間を数秒程度，符号のチップレートが数メガチップ毎秒であるとすると，1チップずれないためには数千万分の1程度の計時精度が要求されることになる。携帯電話で使われる基準発振器としては電圧制御型−温度補償水晶発振器(以下VC-TCXOと略す)が有り，コスト条件から2.0ppm程度の絶対精度のものが選択されている。これに基地局からの受信信号を参照する周波数制御を行なうことで上記タイマ手段に要求される計時精度を得ることが可能である。即ち，後者の従来例においては，休止期間中VC-TCXOのような高精度の発振回路を動作させる必要がある。
【０００８】
VC-TCXOの消費電流は例えば1mA程度であり，これより精度が落ちる時計用ICの数μAに比較して大きい。
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする課題は，間欠受信の休止期間において，従来の考案では，それぞれ停止することが出来なかった逆拡散用符号発生手段や，タイマ手段の基準となる高精度の発振回路(例えばVC-TCXO等)を停止させることにある。これによってCDMA方式の移動通信端末の受信装置における平均消費電力の一層の低減を図るものである。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明にかかる移動通信端末は、基地局から送信されたスペクトラム拡散信号を受信する受信手段と、前記受信手段により受信されたスペクトラム拡散信号を逆拡散するための逆拡散符号を生成し、生成された逆拡散符号を用いて前記受信手段により受信されたスペクトラム拡散信号を逆拡散し、復調する復調手段と、第1の周波数の信号を出力する第1の発振手段と、前記受信手段が休止状態から受信状態に移行する場合に起動され、前記第1の周波数の信号よりも高精度な第2の周波数の信号を出力する第２の発振手段とを備える。移動通信端末は、更に、制御手段を備え、前記制御手段は、前記受信手段を前記休止状態から受信状態に移行させた場合に、前記第2の発振手段を用いて前記復調手段により復調動作を開始し、前記復調手段により復調された信号の出力が所定値以上のときは拡散符号の同期を捕捉するサーチを行わず、前記復調された信号の出力が所定値未満のときは新たにサーチを行うように制御する。
【００１１】
【発明の実施の形態】
以下本発明の実施例を図を用いて説明する。図1は実施例の受信装置の構成を説明する図である。図1において1はVC-TCXO，2は基準信号群生成部，3は受信部，4はモデム部，40はレイク復調部，41は多重分離部，42はデスクランブラ部，43は間欠受信制御手段，44は高精度タイマ手段，45は波形蓄積手段，46はPN符号位相算出手段，47はショートコード用状態ベクトル算出手段，48はロングコード用状態ベクトル算出手段，49は受信時間算出手段，50は水晶振動子，51は低電力タイマ手段である。
【００１２】
本実施例では，特に高精度タイマ手段44と，低電力タイマ手段51の精度の異なる2つのタイマ手段を備えた点に特徴がある。VC-TCXO1は高安定度であり、さらに自動周波数制御(AFC)端子からの制御により基地局周波数を参照して周波数校正が可能である。このVC-TCXO1を基準信号として基準信号群生成部2が受信部3へ周波数変換用の局部発振信号を供給する。さらに基準信号群生成部は高精度タイマ手段44への計数クロックを供給する。したがって前記高精度タイマ手段44はVC-TCXO1の精度で時間管理を実施することができる。一方，低電力タイマ手段51は水晶振動子50を発振源として，精度はVC-TCXO1に劣るものの低電力で動作する特徴を持つ。
【００１３】
本実施例では低電力タイマ手段51によって待ち受け時間のほとんどを占める受信休止期間を管理して省電力化を行い。休止期間は停止する高精度タイマ手段44を用いてPN符号同期を制御している。以下に詳細を示す。
【００１４】
先ず，通常の受信信号の経路を説明する。
【００１５】
本実施例では受信部3で基地局からの拡散信号を受信し，直交検波した拡散帯域のI.Q信号をモデム部4に入力する構成を取る。モデム部4では，前記I,Q信号をレイク復調40へ入力して逆拡散とパスダイバーシチ受信を行なう。パスダイバーシチ受信とは，到着時刻の異なるマルチパス信号を逆拡散位相の違いで分離し，分離した複数のマルチパス信号をフィンガと呼ばれる複数の復調回路で復調し，複数の復調出力のスキューを調整して合成するものである。そしてレイク復調部40のパス合成出力は多重分離部41へ入力し，直交関数で多重された各チャネルの出力を分離する。そしてスクランブルが施されたトラフィックチャネル(TCH)と，ページングチャネル(PaCH)はデスクランブル部42へ入力し，スクランブル以前の符号に復元する。
【００１６】
次に，間欠受信を行なうための特別な構成を説明する。
【００１７】
本実施例の各部の電源制御は間欠受信制御手段43より出力する電源制御バスによって行なう。VC-TCXO1，基準信号群生成部2，受信部3の電源オン及びオフの制御とモデム部4のアクティブ及びスリープの制御が行なわれる。その制御タイミングは，前記2つのタイマ手段44,及び51が出力し，間欠受信制御手段43が検出するオーバフロー信号によって管理される。また各タイマ手段44，51に対する計数動作の起動は間欠受信制御手段43から出力する。高精度タイマ手段44への起動信号には起動(d)と起動(r)の2種類が有り，低電力タイマ手段51への起動信号には起動(sl)と起動(wu)の2種類があるものとする。
【００１８】
さらに間欠受信制御手段43は受信再開時におけるPN符号の再同期処理を制御する。再同期処理は波形蓄積手段45，PN符号位相算出手段46，ショートコード用ベクトル算出手段47，ロングコード用状態ベクトル算出手段48，受信時間算出手段49を制御して行なう。
【００１９】
上記の各手段の接続関係は以下のようである。
【００２０】
前記波形蓄積手段45は直交検波したI,Q信号を入力し，間欠受信制御手段43の指令するタイミングで前記I,Q信号を蓄積する。蓄積したデータはPN符号位相算出手段46へ出力する。PN符号位相算出手段46は後述する指示値iをショートコード用及びロングコード用ベクトル算出手段47及び48，受信時間算出手段49へ出力する。ショートコード用状態ベクトル算出手段47は算出した状態ベクトルS_short_i，S_short_qを前記レイク復調部40へ出力する。ロングコード用状態ベクトル算出手段48は前記デスクランブル部42から状態ベクトルS_endを入力して
，状態ベクトルS_longを前記デスクランブル部42へ出力する。また受信時間算出手段49は算出した信号t4を間欠受信制御手段43へ出力する。間欠受信制御手段43は，さらにPN符号位相算出手段46からの警報と前記レイク復調部40からのショートコードロールオーバタイミングを入力し，またレイク復調部40へのサーチ動作の起動信号(s)を出力する。さらに，レイク復調部40，多重分離部41，デスクランブル部42に対し，間欠受信モード時の復調動作の開始を指示するため，高精度タイマ手段44からオーバフロー信号OV(d)が接続している。
【００２１】
以上が本実施例の受信装置の構成である。次にその動作を説明する。
【００２２】
図2は間欠受信制御タイミングを説明する図である。
【００２３】
最上段にはPNショートコードロールオーバを，次段にはページングチャネルスロットを示す。PNショートコードロールオーバは，ショートコードのシーケンスが1周する度に出力するマーカで，ここでは26.667m秒周期に出力される。ページングチャネルスロットはPNショートコードロールオーバで3周期分となる80m秒のスロット長を有する。図では自局の割り当てスロットのみを示した。スロットモードにおける前記スロットの繰り返しサイクルは1.28秒の2のベキ乗倍で規定される。このスロットモードに関しては，例えば米国特許の5，596，571号に詳しい開示がある。ここで重要なのは，スロットが基地局のPNショートコードロールオーバに同期して出力される点である。即ち，ショートコードに関し，基地局のPN符号発生器の状態ベクトルはページングチャネルスロットの先頭で常に同値となる。本実施例の間欠受信制御は前記スロットサイクルに同期してt1〜t4で参照する4つの区間を繰り返すことになる。この4つの区間は低電力タイマ手段51と高精度タイマ手段44で管理する。ここでは本実施例の間欠受信制御タイミングを前記2つのタイマ手段51,44のオーバフロー信号(以下OV(・)として参照する。)に着目して説明する。
【００２４】
図2においてはOV(・)の発生を立ち下がりで示す。タイマ手段51,44に対して起動が指令されると，該当するOV(・)信号が立ち上がり，所定時間の計数が終了したとき立ち下がりオーバフロー信号OV(・)が発生するものとした。
【００２５】
先ず，間欠制御手段43は受信状態を終了して休止状態の開始を低電力タイマ手段51に対して起動(sl)で指令する。この休止状態の時間をt1とする。t1時間経過後，オーバーフロー信号OV(sl)が間欠受信制御手段43へ通知される。図2では，前記OV(sl)が発生した時点からの様子を示した。以下，受信再開時の関係を順に説明する。
【００２６】
前記OV(sl)を検出した間欠受信制御手段43は，次にVC-TCXO1等の立ち上がり期間t2を計数する起動(wu)を低電力タイマ手段51に指令する。ここで，低電力タイマ手段51の計時精度が悪く，t1及びt2にそれぞれ誤差τ1，τ2含むと仮定する。例えば計時精度が50ppmとして2秒間計数すると基地局のチップレートが1.2288Mcpsであるから約123チップ(50ppm×2×1.2288M)のずれが生じることになる。本実施例では休止状態t1及び電源再立ち上げ時間t2を低電力タイマ手段51で管理するので，前記のチップのずれを毎回解消する必要がある。
【００２７】
さて前記t2が経過し，オーバフロー信号OV(wu)を検出すると，前記間欠受信制御手段43は，VC-TCXO1及び基準信号群生成部2が安定化したとして，先ず高精度タイマ手段44を有効とする。同時に，符号位相再同期のための各算出時間を超えるt3を計数するように起動(d)を出力する。そして高精度タイマ手段44によりオーバフローOV(d)が出力されると，前記間欠受信制御手段43はt3期間中に算出されたt4の時間を計数するように，起動(r)を出力する。前記t4はt3期間中に受信時間算出手段49より間欠受信制御手段43にフェッチした値である。なお，前記t1，t2，t3は設計値として定める値であるが，前記t4はt1とt2の変動を補償するため設定毎に変更される値である。図2の通りページングチャネルスロットに対してt1,t2，t3がスロット位置より先行し，t4が前記スロットを含むような関係を維持するように調整される。このしくみの詳細は後述する。また高精度タイマ手段44の基準であるVC-TCXO1は小数点以下のppm精度に校正されるため，単時間のt3及びt4の計時誤差はチップレートに対して無視できるとしている。
【００２８】
次に高精度タイマ手段44がt4を計数してオーバフローOV(r)を出力すると，前記間欠受信制御手段43は低電力タイマ手段51へt1の計数を指令する起動(sl)を出力する。
【００２９】
以上の結果，一連の間欠受信制御タイミングt1〜t4が繰り返される。
【００３０】
以下，個々のオーバフロー信号によって起動される間欠受信制御動作の詳細について説明する。
【００３１】
図3はOV(wu)を検出すると実行される動作のフローチャートである。
【００３２】
OV(wu)はVC-TCXO1と基準信号群発生部2及び受信部3が立ち上がったことを保証する通知である。この通知よって，高精度タイマ手段44へ起動(d)を出力して時間t3の計数を要求する(ステップd00)。次に波形蓄積手段45によって，処理ブロック長分の，ここでは例えば64チップ長さの受信信号波形データを蓄積する(ステップd01)。蓄積した波形データはPN符号位相算出手段46で蓄積時の符号位相を算出するのに使用される。
【００３３】
先ず，OV(r)(受信状態終了を示す)が発生した時刻から(t1+t2)−(τ1＋τ2)経過後の位相i−mをPN符号位相算出手段46の逆拡散符号の初期値位相としてセットする(ステップd02)。
【００３４】
前記初期値位相から順次生成した逆拡散符号系列(ここでは64チップ分)を用いて前記波形データに逆拡散演算を施し，そのエンベロープ値をリストに追加する(ステップd03)。次に，逆拡散符号の位相初期値が時刻(t1+t2)＋(τ1+τ2)に対応するi+mであるかを検査して(ステップd04)，i+mでなかったら逆拡散符号の位相初期値を1チップ分加算し前記ステップd03に移行する(ステップd05)。
【００３５】
ステップd04でi+mであったら，ステップd06へ移行する。ステップd06ではリストされたエンベロープ値から最大値を選択し，この最大値がリストの何番目にあるか指示値ｉを算出する。この指示値ｉがPN符号位相算出手段46から出力される。
【００３６】
ここで上記変数の関係を整理する。図４は変数の関係を説明する図である。最上段が時間の経過を示している。中段はPN符号位相を示し，最下段はエンベロープ値を格納するリスト上の位置を示す。本来，低電力タイマ手段51の計時誤差が0とすれば，受信信号の符号位相は経過時間の設計値t1+t2だけ進行したものである。そこで本実施例に使用する水晶振動子50の精度から予測される位相ずれ分の符号位相を端末側に用意する。例えば所望の位相を与えるPN符号発生器の状態ベクトルを有限個用意することになる。前記ステップd03〜d05のループ操作は，状態ベクトルを図４中段のPN符号位相を右方向へ掃引することになる。リスト指示値は誤差0の時刻t1+t2の位置を中心値0として±ｍを最大値とするものである。ステップd06によって図示したように実際の波形データの位相に合せて算出指示値ｉを出力する。
【００３７】
さて，図3の説明に戻る。なお，ステップd06では最大値が複数あった場合には絶対値の小さい指示値を選択する。次に本実施例では算出したPN符号位相の信頼度を検査する。
【００３８】
逆拡散したエンベロープの最大値が所定のしきい値以上であるかを判定する(ステップd07)。しきい値未満の場合，間欠受信制御を解除し(ステップd08)，レイク復調部40に対するサーチ動作の開始を要求する起動(s)を出力する(ステップd09)。そして本実施例はサーチモード(d10)へ移行する。しきい値以上であった場合，指示値ｉよりOV(wu)時刻からt3経過後のロングコード及びショートコードの状態ベクトルさらに必要な受信時間t4の算出を行ない(ステップd11)，OV(wu)を検出すると実行される処理を終了する(d12)。ステップd11に行われる算出処理については後に詳しく述べる。
【００３９】
次に図5により，OV(d)を検出すると実行される動作を説明する。OV(d)は，t3の経過によって出力する。間欠受信制御手段43はOV(d)を検出すると，高精度タイマ手段44へt4時間の計数を指令する起動(r)を出力する。またOV(d)信号は，レイク復調部40，多重分離部41，デスクランブル部42に対して復調動作の開始を指示する。この時レイク復調部40で用いるショートコードPN符号発生器はt3期間で算出した状態ベクトル値から開始する。デスクランブラ部42のロングコード用PN符号発生器についても前記t3期間で算出したロングコード状態ベクトル値から開始する。
【００４０】
次に図6によりOV(r)を検出すると実行される動作を説明する。
【００４１】
OV(r)は受信期間t4の経過によって出力される。間欠受信制御手段43はOV(r)を検出すると，デスクランブル部42から現在のロングコード用PN発生器の状態ベクトル値(S_end)を読込む(ステップsl00)。これは次回受信再開時の状態ベクトルを算出するときに使用するものである。次にVC-TCXO1，基準信号群生成部2，受信部3の電源をオフする(ステップsl01)。そして低電力タイマ手段51へ休止期間t1を計数するように起動(sl)を出力し(ステップsl02)，自身を含むモデム部4をスリープモードに設定(ステップsl03)して処理を終了する。
【００４２】
次に図７によりOV(sl)を検出すると実行される動作を説明する。間欠受信制御手段43はスリープモードにあってもOV(sl)を検出すると，モデム部4をスリープ状態から解除する(ステップwu00)。ただし，レイク復調部40，多重分離部41，デスクランブル部42は復調動作を再開しない，再開するのは前述の通りOV(d)の出力によってである。次にVC-TCXO1，基準信号群生成部2，受信部3の電源をオンする(ステップwu01)。次に立ち上げた各部の状態が安定する時間を確保するため，前記低電力タイマ手段51へt2時間の計数を指示する起動(wu)を出力して(ステップwu02)，処理を終了する。以上が間欠受信制御タイミングに関連した動作である。
【００４３】
次に本実施例の状態ベクトルと受信時間の算出のしくみについて説明する。先ず状態ベクトルについて示す。図8はPN符号発生器の基本要素である線形回帰シフトレジスタの構造を説明する図である。線形回帰シフトレジスタの一例は，レジスタの段間に排他的論理和ゲートが挿入された構造を持つ。最大遅延出力が前記排他的論理和ゲート及び初段レジスタに帰還される構造で，排他的論理和ゲートの挿入位置は発生する系列の特性多項式よって定まる。ｎ次の特性多項式によって発生する系列の周期は2のｎ乗−１である。ショートコードは1周期の系列でユニークに出現する14個の連続する0を検出した際，1個の０を出力に挿入した系列で，周期が2の15乗である。図8に示した線形回帰シフトレジスタのレジスタの段数を15段として，0挿入回路を追加することで構成出来る(図示せず)。このレジスタの値を列ベクトルとしたものを状態ベクトルとする。本実施例の受信装置に用いるPN符号発生器の状態ベクトルは図8に示したようにロード入力により任意に設定可能とする。
【００４４】
次に図9によりスクランブル及びデスクランブルで使用されるロングコード用PN符号発生器の構造を説明する。図9において，L1は線形回帰42段シフトレジスタ，L2は42個の2入力論理積アレイ，L3は42入力のモジュロ2加算器である。線形回帰42段シフトレジスタL1はロード入力により状態を任意に設定可能である。ロングコード用PN符号は前記線形回帰42段シフトレジスタの状態ベクトルとロングコードマスクビットと呼ばれるビット列との間で各段毎の論理積演算を行い，その42個の出力をモジュロ2で加算した系列である。ロングコード出力は前記モジュロ2加算器L3より出力される。ロングコードマスクビットの設定により線形回帰シフトレジスタの出力系列を時間シフトする機能がある。
【００４５】
図9の構造では符号の周期は2の42乗となりショートコードに比べて格段に長い。
【００４６】
さて，図8や図9の線形回帰レジスタの状態遷移は図10に示すような遷移行列Tで表すことができる。Tは図8の構造を反映したもので，特性方程式の係数列ベクトルと単位時間シフト操作を行なう対角要素が重要で，他の部分は0となる。ある状態(甲)からｊステップ遷移した状態(乙)を算出するためにはTをｊ乗した行列を状態(甲)の列ベクトルに掛け算すれば良い。ショートコードでは周期が2の15乗となるような0挿入によって調整が必要となる。しかし，ロングコードは用意する行列が42×42のものとなるが，そのまま算出することが可能である。本実施例の場合はPN符号算出手段46が算出する指示値ｉによって使用する行列を指定する。低電力タイマ手段51の計時精度のずれ幅分の行列を予め計算して用意して置けば良い。
【００４７】
次に受信時間t4であるが，先ず標準値を定め， PN符号位相算出手段46の出力する指示値ｉで前記標準値を補正することで算出する。標準値は受信スロットを全て受信した後，その復調及びデコード処理を全て終了するため遅延時間を含んだものを定義する。低電力タイマ手段51及び高精度タイマ手段44の計時誤差が0であるとすれば，
標準値＝スロットサイクル周期−t1−t2−t3
として定義する。前記指示値ｉによって，前記タイマ手段51によるt1+t2が設計値より短縮していたとすれば，t4を相当量延長するように補正を行なう。この補正計算は，受信時間算出手段49によって行なう。この結果，t4の経過によるオーバフローOV(r)の出力タイミングと基地局からのページングチャネルスロットの終了時間との時間差が一定になる。ページングチャネルスロットはPNショートコードロールオーバに同期しているから，前記OV(r)の出力時点のショートコードの状態ベクトルは一定値となり，予め求めることができる。以下この既知のI信号用の状態ベクトルをS_i，Q信号用の状態ベクトルをS_qの記号で参照する。
【００４８】
ここで図11により指示値ｉに基づく各算出値の関係を整理して置く。
【００４９】
図11の最上段はt1，t2，t3の計時誤差0の理想状態を表すものである。この時のt4が標準値となる。またスロットサイクルを2.56秒とする。上位から2段目は低電力タイマ手段51によるt1，t2の計数の実際例を示し，3段目が高精度タイマ手段44による計数の実際例を示す。図11では低電力タイマ手段51によるt1，t2期間が短く，高精度タイマ手段44によるt3の計数開始が理想状態より早く，t4が相当分延長している様子を示す。図示したようにPN符号位相算出手段46による指示値ｉを，ｉ=−ｋとすると，受信時間算出手段49によるt4はt4=標準値＋kと算出される。図11には，さらにデスクランブラ部42のロングコード用PN符号発生器の状態ベクトル値と，レイク復調部40のショートコード用PN符号発生器の状態ベクトル値を示す。図11の最下段には時間流れを示す。着目するのは最初のt4経過時点のa，高精度タイマ手段44によるt3経過時点のb，及びt4経過時点のcである。時点ａにおけるデスクランブラ部42の状態ベクトルをS_end(tn)で表す。またレイク復調部40の状態ベクトルは，時点aでは前述の通り一定値S_i，S_qである。
【００５０】
さて，本実施例ではt3の期間内に指示値i=-kから，時点bでのロングコード用状態ベクトルS＿longとショートコード用状態状態ベクトルS_short_i，S_short_qを，ロングコード用状態ベクトル算出手段48と，ショートコード用状態ベクトル算出手段47にて算出する。ここで，ロングコード用遷移行列をTL(・)で，ショートコード用遷移行列をTSi(・)，TSq(・)として表し，(・)内の時間経過に対応した遷移行列を表すとすると，
【００５１】
【数１】

【００５２】
【数２】

【００５３】
【数３】

【００５４】
で計算により求めることができる。
【００５５】
この算出した状態ベクトルを使用して，時点bより復調動作を開始する。そして時点cでのデスクランブラ部42の状態ベクトルはS_end(tn)からスロットサイクル時間だけ経過した値であり，レイク復調部40の状態ベクトルは再びS_i，S_qとなる。
【００５６】
図11に対応した，本実施例の受信装置における電源制御の様子を図12に示す。これまでに説明してきたようにVC-TCXO1，基準信号生成部2，受信部3に対する電源はt1期間オフしt2，t3，t4の期間オンする。またレイク復調部40，多重分離部41，デスクランブラ部42の動作はt1，t2，t3の期間停止し，t4でのみ復調動作を行なうものである。時間率の大部分を休止状態であるt1期間に割り当てることで，このt1期間は低電力タイマ手段51が動作しているだけであり受信装置の平均消費電力を低減できる。
【００５７】
次にレイク復調部40，多重分離部41，デスクランブラ部42の内部構成を図13を用いて説明する。図13において400はサーチ回路，401，403，405，407はショートコード用PN符号発生器，402，404，406はフィンガ回路，409は合成部，420は排他的論理和ゲート,421は図9に示した内部構造を持つロングコード用PN符号発生器，422はデータセレクタである。レイク復調部40に入力したI,Q信号はサーチ回路400，フィンガ回路402,404,406に接続される。サーチ回路400はショートコード用PN符号生成器401を内蔵して，マルチパス信号を探索して，各パスの符号位相情報をフィンガ回路402,404,406へ出力する。フィンガ回路402,404,406はそれぞれ，専用のPN符号発生回路403,405,407を内蔵して，各パスに独立にトラッキングして，復調を行なう。合成部409は各フィンガ回路402,404,406の復調出力のスキューを合成してパス合成ダイバーシチを実施し，多重分離部41へ出力する。多重分離部41から出力されたトラフィックチャネル(TCH)あるいはページングチャネル(PaCH)は，排他的論理和ゲート420において，ロングコード用PN符号生成器421が出力するロングコードによってデスクランブルされる。上記通常受信の構成に加えて，本実施例では，さらに間欠受信のため，以下の接続が追加される。
【００５８】
間欠受信制御手段43からのサーチ起動(s)をサーチ回路400に入力し，フィンガ回路402に内蔵するショートコード用PN符号発生器403へ，S_short_iとS_short_qを状態ベクトルのロード値として入力する。また同フィンガ402からショートコードロールオーバタイミングを間欠受信制御手段43へ出力する。間欠受信制御手段43は連続受信中，このショートコードロールオーバタイミングを入力して，連続状態から，間欠受信状態に遷移する基準に用いるものである。また前記フィンガ回路402が間欠受信時，算出された状態ベクトルを用いて復調を開始する。
【００５９】
一方，ロングコード用PN符号発生器421の状態ベクトルはデータセレクタ422を介し設定される。通常は同期チャネル(SCH)を解読して設定値を算出するが，間欠受信時は，ロングコード用状態ベクトル算出手段48が出力するS_longを選択するようにデータセレクタ422が切り替わる。またロングコード状態ベクトルの値はS_end として出力する。
【００６０】
以上のレイク復調部40，多重分離部41，デスクランブル部42の内部構成により間欠受信制御に対応した復調動作が実施される。
【００６１】
以上，本実施例によれば，休止状態中に受信部3，モデム部4だけでなく高精度の基準発振手段であるVC-TCXO1を停止することが可能となった。これは精度の劣る低電力タイマ手段51を用いて大まかに休止状態を管理しても，受信再開時に予測された位相ずれの範囲で数値計算により符号位相を算出し，新たに起動した高精度タイマ手段44によって復調を開始するときの状態ベクトルを設定できるためである。なお，位相のずれを予測した範囲内に限定できるのは，ページングチャネルスロットを含む受信時間をスロットサイクル毎に調整して，休止状態を計時したときの誤差を補償するようにしたためである。また，符号位相の算出結果の信頼度を評価し，伝播路状況によって信頼度が低下した時は直ちにサーチ動作を起動するので，常態への復帰が迅速に行われる効果がある。
【００６２】
最後に本発明の基本原理を整理しておく，図15は本発明の基本原理を説明する構成図である。同図において3Dは無線信号を受信し，直交検波されたI,Q信号を出力する受信部，4Dはレイク復調，多重分離，デスクランブル処理を行なう復調部，43Dが間欠受信制御手段となる。51Dが第1のタイマ手段，44aが第2のタイマ手段，44bが第3のタイマ手段である。また478が状態ベクトル算出手段である。その他図1と同等の部分には同じ符号を付した。また，波形蓄積手段45，PN符号位相算出手段46，受信時間算出手段49，状態ベクトル算出手段478は，間欠受信制御手段43Dの制御下で動作するものである。ただし図15では制御信号を省略して図示していない。
【００６３】
受信部3DのI,Q信号出力は復調部4Dと波形蓄積手段45へ接続する。前記復調部4DはI,Q信号を復調して受信データを得る。復調部4Dは図示しない逆拡散用のPN符号発生器の状態ベクトルを外部から設定できる。前記受信部3Dの電源オン／オフ，及び前記復調部4Dの復調動作／停止の制御はそれぞれ独立して間欠受信制御手段43Dからの信号で行なう。さて本発明では間欠受信の動作タイミングを制御するため低電力，低精度であり，休止時間を管理する第1のタイマ手段51Dと，高精度で復調再起動時間を管理する第2のタイマ手段44a，同じく復調継続時間を管理する44bの少なくとも３つのタイマ手段を間欠受信制御手段43Dに接続する。休止時間を管理している第1のタイマ手段が動作中は，復調部4D，第2，第3のタイマ手段を停止させ，休止期間の消費電力を低減する。第1のタイマ手段により休止期間が終了した事を検出した間欠受信制御手段43Dは，前記第2のタイマ手段44bを利用して復調動作を再開させる。このときPN符号同期を復調部4Dで再同期する必要があり，前記波形蓄積手段45とPN符号位相算出手段46及び状態ベクトル算出手段478が用いられる。PN符号位相算出手段46は，波形蓄積手段45が第2のタイマ手段の起動と同時に取得した処理ブロック長の波形データを用いて，その符号位相を算出する。この結果を元に第2のタイマ手段の計時終了時刻の状態ベクトルを状態ベクトル算出手段478で算出する。間欠受信制御手段43Dは，求めた状態ベクトルを復調部4Dに設定して，第2のタイマ手段の計時終了と同時に復調部4Dの復調動作を再開させる。また休止期間の時間的な変動を補償するため，復調継続時間を調整する。これはPN位相算出手段46の結果を元に，休止期間が設計値よりどの位短縮もしくは延長したかを検出して，相当量を所定の復調継続時間に加減する。この演算は受信時間算出手段49で前記第2のタイマが計時動作中に行われる。ここで求めた，継続時間長さ情報が間欠受信制御手段を経由して第３のタイマ手段44bに設定される。間欠受信制御手段43Dは第3のタイマで管理する復調継続時間が終了すると，再び前記第1タイマ手段を起動して休止状態に移行する。以上が本発明の基本原理である。
【００６４】
以上説明したように、本実施例によれば、 CDMA方式の間欠受信において必要とされた，逆拡散用符号発生手段の休止期間中の自走動作，あるいは休止期間を管理する高精度の発振回路を不要とした。
【００６５】
本実施例によれば休止期間を精度の劣るタイマ手段で管理する。受信再開時には，受信信号のPN符号位相を算出し，この算出値を元に所定時刻後のPN符号発生器の状態ベクトルを設定し，新たに起動した高精度のタイマ手段により前記所定時刻の経過を管理し，再同期を行なう。さらに前記状態ベクトルを短時間で求めるために，休止期間の変動に対し前記算出値を元に受信時間を毎回調整して，受信再開時の符号位相ずれを予測する範囲内に限定している。
【００６６】
以上の結果，間欠受信の休止期間は，前記精度の劣るタイマ手段を除く受信系回路及び移動通信端末で用いる高精度の基準発振回路を停止することが可能となった。また、計時精度の劣るタイマ手段には低電力なデバイスが選択できるため，間欠受信時の休止期間の消費電力の一層の低減を図ることができる。
【００６７】
【発明の効果】
本発明によれば、ＣＤＭＡ方式の移動通信端末における消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例の受信装置の構成を説明する図
【図２】間欠受信制御タイミングを説明する図
【図３】 OV(wu)を検出すると実行される動作のフローチャート図
【図４】変数の関係を説明する図
【図５】 OV(d)を検出すると実行される動作のフローチャート図
【図６】 OV(r)を検出すると実行される動作のフローチャート図
【図７】 OV(sl)を検出すると実行される動作のフローチャート図
【図８】線形回帰シフトレジスタの構造を説明する図（ショートコード用15段）
【図９】ロングコード用PN符号生成器の構造を説明する
【図１０】線形回帰シフトレジスタをを遷移行列で表現した一例（図11の構造に対応）
【図１１】指示値ｉに基づく各算出値の関係を説明する図
【図１２】本発明の実施例の受信装置における電源制御の様子を説明する図
【図１３】レイク復調部40及びデスクランブル部42の内部構成を説明する図
【図１４】基地局の送信部の構成を説明する図
【図１５】本発明の基本原理を説明する構成図
【符号の説明】
1…VC-TCXO，
2…基準信号群生成部，
3，3D…受信部，
4…モデム部，
4D…復調部
40…レイク復調部，
41…多重分離部，
42…デスクランブラ部，
43,43D…間欠受信制御手段，
44…高精度タイマ手段，
44a…第2のタイマ手段
44b…第3のタイマ手段
45…波形蓄積手段，
46…PN符号位相算出手段，
47…ショートコード用状態ベクトル算出手段，
48…ロングコード用状態ベクトル算出手段，
478…状態ベクトル算出手段
49…受信時間算出手段，
50…水晶振動子，
51…低電力タイマ手段
51D…第1のタイマ手段
400…サーチ回路，
401，403，405，407…ショートコード用PN符号発生器，
402，404，406…フィンガ回路，
409…合成部，
420…排他的論理和ゲート,
421…ロングコード用PN符号発生器，
422…データセレクタ
L1…線形回帰42段シフトレジスタ，
L2…2入力論理積アレイ，
L3…モジュロ2加算器[0001]
BACKGROUND OF THE INVENTION
The present inventionCDMA performing intermittent reception operation(Code Division Multiple Access) type mobile communication terminalAbout.
[0002]
[Prior art]
In mobile communication terminals represented by mobile phones, it is important to reduce power consumption and extend usage time. For this reason, intermittent reception is performed when the terminal is in a standby state. In the intermittent reception, only the allocation slot is received and demodulated for the time-divided paging channel, and the reception operation is stopped in the non-allocation slot section. While the reception operation is stopped, the power consumption is reduced by turning off the power of unnecessary circuits or shifting the processor to the low power consumption mode.
[0003]
Even in a CDMA cellular phone system using spread spectrum, an intermittent reception operation called a slot mode is defined. As a problem on the terminal side in this case, it is possible to maintain synchronization of a PN (Pseud Noise) code when reception is stopped or to perform high-speed resynchronization when reception is resumed. This is because when the received signal is demodulated, despreading processing is performed using a replica PN code generated on the terminal side. This point will be described in detail below.
[0004]
FIG. 14 is a diagram illustrating the configuration of the transmission unit of the base station. The paging channel (PaCH) for calling that is important for intermittent reception is focused. First, the encoded paging message is input to the exclusive OR gate (BS1) as a data string. The other input of the gate is an output signal of the decimator (BS2) obtained by decimating the output signal of the long code PN code generator (BS3) to the symbol rate of the data string. The code of the long code PN code generator (BS3) has a period of 2 to the power of 42−1, and the code phase can be adjusted by the long code mask bits. The output of the exclusive OR gate (BS1) is a scrambled paging message by this very long sequence. In order to multiplex the scrambled symbols with signals of other channels having different functions, orthogonal spreading is performed in the following exclusive OR gate (BS4). The input symbols are spread to 64 chips using a sequence assigned to the paging channel among 64 orthogonal sequences called Walsh functions (BS5). The output of the orthogonal OR gate (BS4) subjected to orthogonal spreading is multiplexed with another pilot channel (PiCH), synchronization channel (SCH), and traffic channel (TCH) in a multiplexing circuit (BS6). In practice, the binary code is replaced with a pulse of 1 or −1 polarity, multiplied by the gain based on the power distribution of each channel, and added. The multiplexed output signal is branched into an I signal and a Q signal and input to multipliers (BS7, BS9), respectively. The multipliers (BS7, BS9) are connected to different PN code generators, ie, an I channel pilot PN code generator (BS8) and a Q channel pilot PN code generator (BS10). Therefore, the I and Q signals of the two-phase phase modulation signal are spread into the four-phase phase modulation signal by two different sequences. The PN code used for the four-phase spreading is a series of 2 15 cycles called a short code. The four-phase spread signal is band-limited by the baseband filters BS11 and BS12, and carrier-modulated by the quadrature modulator BS13 and output. The above is the operation on the base station side. The long code PN generator (BS3) for scrambling and the I-channel and Q-channel pilot PN code generators (BS8, BS10) for four-phase spreading are slots of paging channels that are time-divided according to the calling group. Continuous operation is performed regardless of the configuration.
[0005]
At the terminal side receiving this, first, I and Q signals in the spread band are obtained by quadrature detection. Next, despreading is performed with a short code for I signal and Q signal, respectively. Naturally, the short code used on the terminal side requires a sequence synchronized with the base station. When intermittent reception is performed, the spreading short code on the base station side is continuously operating, so the PN code generating means on the terminal side must be apparently continuously operating. In this case, the synchronization is maintained even during the intermittent reception pause period. Alternatively, even if the synchronization relationship is once removed during the suspension period, resynchronization may be performed before arrival of the allocation slot. However, the cycle of the short code is 2 to the 15th power, and it is not preferable to newly search all of this phase space at the time of resuming the reception, increasing the reception time rate of intermittent reception. Therefore, in order to enhance the power saving effect of intermittent reception, the devices described in Japanese Patent Laid-Open Nos. 5-191375 and 8-321804 have been devised.
[0006]
In the former example, when switching from reception to a dormant state, a fixed frequency oscillation circuit is connected to the local spread code generation circuit, and the generation circuit is driven by the free-running clock to prevent the phase difference from increasing. When the reception is resumed, the correlation peak is detected and the resynchronization is achieved while gradually advancing the phase of the local spreading code delayed by the phase shift expected in the pause time. In this device, the local spread code generation circuit is running during the idle period, and power cannot be cut off for this part.
[0007]
On the other hand, in the latter example, the state value of the spread code generating means at the next activation is set in the register means and the timer means is operated. The spread code generator is operated from the state value set in the register when the timer is restarted due to a timeout. In this case, it is possible to turn off the power of the receiving circuit including the spread code generating means during the idle period. However, in order for the predicted state value to be correct when restarted, the timing accuracy of the timer means for managing the pause period is important. For example, if the pause period is about several seconds and the code chip rate is several megachips per second, a time measurement accuracy of about one-hundredth of a million is required so as not to shift by one chip. As a reference oscillator used in a cellular phone, there is a voltage control type-temperature compensated crystal oscillator (hereinafter abbreviated as VC-TCXO), and an absolute accuracy of about 2.0 ppm is selected because of cost conditions. By performing frequency control with reference to the received signal from the base station, it is possible to obtain the timing accuracy required for the timer means. That is, in the latter conventional example, it is necessary to operate a highly accurate oscillation circuit such as a VC-TCXO during the idle period.
[0008]
The current consumption of the VC-TCXO is, for example, about 1 mA, which is larger than the several μA of watch ICs whose accuracy is lower than this.
[0009]
[Problems to be solved by the invention]
The problem to be solved by the present invention is that a high-accuracy oscillation circuit (which is a reference for despreading code generation means and timer means that could not be stopped by the conventional device in the pause period of intermittent reception) For example, VC-TCXO). This is intended to further reduce the average power consumption in the receiver of the CDMA mobile communication terminal.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a mobile communication terminal according to the present invention includes a receiving unit that receives a spread spectrum signal transmitted from a base station, and a reverse unit that despreads the spread spectrum signal received by the receiving unit. Demodulating means for generating a spreading code, despreading and demodulating the spread spectrum signal received by the receiving means using the generated despreading code, and a first oscillating means for outputting a signal of a first frequency And when the receiving means shifts from a sleep state to a reception state, the first frequencyMore accurate than number signalsSecond oscillating means for outputting a signal having a frequency of 2. The mobile communication terminal, SystemEquipped with means, beforeNotationThe control means shifts the receiving means from the sleep state to the receiving state.If you letThe demodulation means using the second oscillation meansStart demodulating operationWhen the output of the signal demodulated by the demodulator is greater than or equal to a predetermined value, the search for capturing the synchronization of the spread code is not performed, and when the output of the demodulated signal is less than the predetermined value, a new search is performed. To control.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating the configuration of the receiving apparatus according to the embodiment. In FIG. 1, 1 is a VC-TCXO, 2 is a reference signal group generator, 3 is a receiver, 4 is a modem, 40 is a rake demodulator, 41 is a demultiplexer, 42 is a descrambler, and 43 is an intermittent reception control. 44, high precision timer means, 45 waveform storage means, 46 PN code phase calculation means, 47 short code state vector calculation means, 48 long code state vector calculation means, 49 reception time calculation means, Reference numeral 50 denotes a crystal resonator, and 51 denotes a low power timer means.
[0012]
The present embodiment is particularly characterized in that the high-precision timer means 44 and the low-power timer means 51 are provided with two timer means having different accuracies. VC-TCXO1 is highly stable and can be calibrated with reference to the base station frequency by control from the automatic frequency control (AFC) terminal. Using the VC-TCXO1 as a reference signal, the reference signal group generation unit 2 supplies a local oscillation signal for frequency conversion to the reception unit 3. Further, the reference signal group generation unit supplies a counting clock to the high-precision timer means 44. Therefore, the high-precision timer means 44 can perform time management with the accuracy of VC-TCXO1. On the other hand, the low power timer means 51 has a feature that it operates with low power although the accuracy is inferior to that of VC-TCXO1 using the crystal resonator 50 as an oscillation source.
[0013]
In the present embodiment, the low power timer means 51 manages the reception suspension period that occupies most of the standby time to save power. PN code synchronization is controlled using high-precision timer means 44 that stops during the pause period. Details are shown below.
[0014]
First, a normal received signal path will be described.
[0015]
In this embodiment, the receiving unit 3 receives a spread signal from the base station and inputs a spread band IQ signal obtained by orthogonal detection to the modem unit 4. The modem unit 4 inputs the I and Q signals to the rake demodulation 40 to perform despreading and path diversity reception. With path diversity reception, multipath signals with different arrival times are separated by the difference in despread phase, and the separated multipath signals are demodulated by multiple demodulation circuits called fingers to adjust the skew of the multiple demodulated outputs. To synthesize. The path synthesis output of the rake demodulator 40 is input to the demultiplexer 41, and the output of each channel multiplexed with the orthogonal function is separated. The scrambled traffic channel (TCH) and paging channel (PaCH) are input to the descrambling unit 42 and restored to the code before scramble.
[0016]
Next, a special configuration for performing intermittent reception will be described.
[0017]
The power control of each part of this embodiment is performed by the power control bus output from the intermittent reception control means 43. The VC-TCXO1, the reference signal group generation unit 2, and the reception unit 3 are turned on and off, and the modem unit 4 is controlled to be active and sleep. The control timing is managed by an overflow signal output from the two timer means 44 and 51 and detected by the intermittent reception control means 43. The start of the counting operation for each timer means 44, 51 is output from the intermittent reception control means 43. There are two types of start signals to the high precision timer means 44: start (d) and start (r), and two types of start signals to the low power timer means 51: start (sl) and start (wu). It shall be.
[0018]
Further, the intermittent reception control means 43 controls the PN code resynchronization process when the reception is resumed. The resynchronization processing is performed by controlling the waveform storage means 45, the PN code phase calculation means 46, the short code vector calculation means 47, the long code state vector calculation means 48, and the reception time calculation means 49.
[0019]
The connection relation of each of the above means is as follows.
[0020]
The waveform accumulating means 45 receives the I and Q signals detected by quadrature detection, and accumulates the I and Q signals at the timing commanded by the intermittent reception control means 43. The accumulated data is output to the PN code phase calculation means 46. The PN code phase calculation means 46 outputs an instruction value i described later to the short code and long code vector calculation means 47 and 48 and the reception time calculation means 49. The short code state vector calculating means 47 outputs the calculated state vectors S_short_i and S_short_q to the rake demodulator 40. The long code state vector calculation means 48 receives the state vector S_end from the descramble unit 42.
, The state vector S_long is output to the descrambling unit 42. The reception time calculation means 49 outputs the calculated signal t4 to the intermittent reception control means 43. The intermittent reception control means 43 further inputs an alarm from the PN code phase calculation means 46 and a short code rollover timing from the rake demodulation section 40, and also outputs a search operation start signal (s) to the rake demodulation section 40. Output. Further, an overflow signal OV (d) is connected from the high-precision timer means 44 to instruct the rake demodulator 40, the demultiplexer 41, and the descrambler 42 to start the demodulation operation in the intermittent reception mode. .
[0021]
The above is the configuration of the receiving apparatus of this embodiment. Next, the operation will be described.
[0022]
FIG. 2 is a diagram for explaining intermittent reception control timing.
[0023]
The top row shows the PN short code rollover, and the next row shows the paging channel slot. PN short code rollover is a marker that is output every time a short code sequence goes around. In this case, it is output at a period of 26.667 ms. The paging channel slot has a slot length of 80 milliseconds, which is 3 periods of PN short code rollover. In the figure, only the assigned slot of the own station is shown. The slot repetition cycle in slot mode is defined as a power of 2 in 1.28 seconds. This slot mode is disclosed in detail in US Pat. No. 5,596,571, for example. What is important here is that the slot is output in synchronization with the PN short code rollover of the base station. That is, regarding the short code, the state vector of the PN code generator of the base station is always the same value at the beginning of the paging channel slot. In the intermittent reception control of this embodiment, four intervals referred to at t1 to t4 are repeated in synchronization with the slot cycle. These four sections are managed by the low power timer means 51 and the high precision timer means 44. Here, the intermittent reception control timing of the present embodiment will be described by paying attention to the overflow signals (hereinafter referred to as OV (•)) of the two timer means 51, 44.
[0024]
In FIG. 2, the occurrence of OV (•) is indicated by a falling edge. When the timer means 51, 44 is instructed to start, the corresponding OV (•) signal rises, and the falling overflow signal OV (•) is generated when counting for a predetermined time is completed.
[0025]
First, the intermittent control means 43 terminates the reception state and instructs the low power timer means 51 to start (sl) to start the hibernation state. Let the time of this dormant state be t1. After the elapse of time t1, the overflow signal OV (sl) is notified to the intermittent reception control means 43. FIG. 2 shows a state from the time when the OV (sl) occurs. Hereinafter, the relationship at the time of resuming reception will be described in order.
[0026]
The intermittent reception control means 43 that detects the OV (sl) next instructs the low power timer means 51 to start (wu) for counting the rising period t2 of the VC-TCXO1 or the like. Here, it is assumed that the timing accuracy of the low-power timer means 51 is poor and that t1 and t2 include errors τ1 and τ2, respectively. For example, if the timing accuracy is 50 ppm and counting for 2 seconds, since the chip rate of the base station is 1.2288 Mcps, a shift of about 123 chips (50 ppm × 2 × 1.2288 M) occurs. In this embodiment, the hibernation state t1 and the power supply restart time t2 are managed by the low-power timer means 51, so that it is necessary to eliminate the above-mentioned chip shift every time.
[0027]
When t2 elapses and the overflow signal OV (wu) is detected, the intermittent reception control means 43 first activates the high-precision timer means 44, assuming that the VC-TCXO1 and the reference signal group generation unit 2 have stabilized. To do. At the same time, the start (d) is output so that t3 exceeding each calculation time for code phase resynchronization is counted. When the overflow OV (d) is output by the high-precision timer means 44, the intermittent reception control means 43 outputs a start (r) so as to count the time t4 calculated during the t3 period. The t4 is a value fetched from the reception time calculation means 49 to the intermittent reception control means 43 during the period t3. The t1, t2, and t3 are values determined as design values, but the t4 is a value that is changed for each setting to compensate for variations in t1 and t2. As shown in FIG. 2, t1, t2, and t3 are adjusted so as to precede the slot position with respect to the paging channel slot, and t4 is adjusted to maintain the relationship including the slot. Details of this mechanism will be described later. Since VC-TCXO1, which is the reference for the high-precision timer means 44, is calibrated to the ppm precision below the decimal point, the time measurement error of t3 and t4 for a single time can be ignored with respect to the chip rate.
[0028]
Next, when the high precision timer means 44 counts t4 and outputs an overflow OV (r), the intermittent reception control means 43 outputs a start (sl) commanding the low power timer means 51 to count t1.
[0029]
As a result, a series of intermittent reception control timings t1 to t4 are repeated.
[0030]
Hereinafter, details of the intermittent reception control operation activated by each overflow signal will be described.
[0031]
FIG. 3 is a flowchart of operations executed when OV (wu) is detected.
[0032]
OV (wu) is a notification that guarantees that the VC-TCXO1, the reference signal group generation unit 2, and the reception unit 3 have started up. In response to this notification, the start (d) is output to the high-precision timer means 44 to request the counting of the time t3 (step d00). Next, the waveform accumulation means 45 accumulates received signal waveform data corresponding to the processing block length, for example, 64 chips in this case (step d01). The accumulated waveform data is used by the PN code phase calculation means 46 to calculate the code phase at the time of accumulation.
[0033]
First, the phase i−m after the elapse of (t1 + t2) − (τ1 + τ2) from the time when OV (r) (indicating the end of the reception state) occurs is used as the initial value phase of the despread code of the PN code phase calculation means 46. Set (step d02).
[0034]
A despreading operation is performed on the waveform data using a despread code sequence (64 chips in this case) sequentially generated from the initial value phase, and the envelope value is added to the list (step d03). Next, it is checked whether the initial phase value of the despread code is i + m corresponding to time (t1 + t2) + (τ1 + τ2) (step d04). The initial phase value is added for one chip, and the process proceeds to step d03 (step d05).
[0035]
If i + m at step d04, the process proceeds to step d06. In step d06, the maximum value is selected from the listed envelope values, and the instruction value i indicating the order of the maximum value in the list is calculated. This instruction value i is output from the PN code phase calculation means 46.
[0036]
Here, the relationship of the above variables is organized. FIG. 4 is a diagram for explaining the relationship between variables. The top row shows the passage of time. The middle row shows the PN code phase, and the bottom row shows the position on the list where the envelope value is stored. Originally, if the timing error of the low power timer means 51 is 0, the code phase of the received signal has advanced by the design value t1 + t2 of elapsed time. Therefore, a code phase corresponding to the phase shift predicted from the accuracy of the crystal unit 50 used in this embodiment is prepared on the terminal side. For example, a finite number of PN code generator state vectors giving a desired phase are prepared. In the loop operation of steps d03 to d05, the state vector is swept to the right in the PN code phase in the middle of FIG. The list instruction value is a position at time t1 + t2 with zero error, with the center value 0 and ± m as the maximum value. As shown in step d06, the calculation instruction value i is output in accordance with the phase of the actual waveform data.
[0037]
Returning to the explanation of FIG. In step d06, if there are a plurality of maximum values, an instruction value having a small absolute value is selected. Next, in this embodiment, the reliability of the calculated PN code phase is inspected.
[0038]
It is determined whether the maximum value of the despread envelope is equal to or greater than a predetermined threshold value (step d07). If it is less than the threshold value, the intermittent reception control is canceled (step d08), and a start (s) requesting the rake demodulation unit 40 to start a search operation is output (step d09). In this embodiment, the search mode (d10) is entered. If it is greater than or equal to the threshold value, the state code of the long code and the short code after the elapse of t3 from the indicated value i, and the necessary reception time t4 are calculated (step d11), and OV (wu) When detected, the process to be executed is terminated (d12). The calculation process performed in step d11 will be described in detail later.
[0039]
Next, an operation executed when OV (d) is detected will be described with reference to FIG. OV (d) is output as t3 elapses. When the intermittent reception control means 43 detects OV (d), it outputs a start (r) commanding the high precision timer means 44 to count t4 hours. The OV (d) signal instructs the rake demodulation unit 40, the demultiplexing unit 41, and the descrambling unit 42 to start the demodulation operation. At this time, the short code PN code generator used in the rake demodulator 40 starts from the state vector value calculated in the t3 period. The long code PN code generator of the descrambler unit 42 also starts from the long code state vector value calculated in the period t3.
[0040]
Next, an operation executed when OV (r) is detected will be described with reference to FIG.
[0041]
OV (r) is output as the reception period t4 elapses. When the intermittent reception control means 43 detects OV (r), it reads the current state vector value (S_end) of the long code PN generator from the descrambling section 42 (step sl00). This is used when calculating the state vector when the next reception is resumed. Next, the VC-TCXO1, the reference signal group generation unit 2, and the reception unit 3 are powered off (step sl01). Then, the start (sl) is output to the low power timer means 51 so as to count the suspension period t1 (step sl02), the modem unit 4 including itself is set to the sleep mode (step sl03), and the process is terminated.
[0042]
Next, an operation executed when OV (sl) is detected will be described with reference to FIG. Even if the intermittent reception control means 43 detects OV (sl) even in the sleep mode, it cancels the modem unit 4 from the sleep state (step wu00). However, the rake demodulation unit 40, the demultiplexing unit 41, and the descrambling unit 42 do not resume the demodulation operation, but resume it by the output of OV (d) as described above. Next, the VC-TCXO1, the reference signal group generation unit 2, and the reception unit 3 are powered on (step wu01). Next, in order to secure a time for the state of each part that has been started up to stabilize, a start (wu) that instructs the low power timer means 51 to count t2 time is output (step wu02), and the process is terminated. The above is the operation related to the intermittent reception control timing.
[0043]
Next, the mechanism for calculating the state vector and the reception time according to this embodiment will be described. First, the state vector will be described. FIG. 8 is a diagram for explaining the structure of a linear regression shift register, which is a basic element of the PN code generator. An example of a linear regression shift register has a structure in which an exclusive OR gate is inserted between register stages. The maximum delay output is fed back to the exclusive OR gate and the first stage register, and the insertion position of the exclusive OR gate is determined by the characteristic polynomial of the generated sequence. The period of the sequence generated by the nth-order characteristic polynomial is 2 to the power of n-1. A short code is a sequence in which one zero is inserted into the output when 14 consecutive 0s appearing uniquely in a one-cycle sequence are detected, and the cycle is 2 to the 15th power. The linear regression shift register shown in FIG. 8 can be configured by setting the number of register stages to 15 and adding a zero insertion circuit (not shown). A state vector is obtained by setting the value of this register as a column vector. The state vector of the PN code generator used in the receiving apparatus of this embodiment can be arbitrarily set by load input as shown in FIG.
[0044]
Next, the structure of the long code PN code generator used for scrambling and descrambling will be described with reference to FIG. In FIG. 9, L1 is a linear regression 42-stage shift register, L2 is a 42 2-input AND array, and L3 is a 42-input modulo-2 adder. The state of the linear regression 42 stage shift register L1 can be arbitrarily set by a load input. The PN code for long code is a sequence in which AND operation is performed for each stage between the state vector of the linear regression 42 stage shift register and a bit string called long code mask bit, and the 42 outputs are added modulo 2 It is. The long code output is output from the modulo-2 adder L3. There is a function of time-shifting the output series of the linear regression shift register by setting a long code mask bit.
[0045]
In the structure of FIG. 9, the code period is 2 to the 42nd power, which is much longer than the short code.
[0046]
Now, the state transition of the linear regression register of FIGS. 8 and 9 can be represented by a transition matrix T as shown in FIG. T reflects the structure shown in Fig. 8. The coefficient sequence vector of the characteristic equation and the diagonal element that performs the unit time shift operation are important, and the other parts are zero. In order to calculate a state (B) that has been shifted j steps from a certain state (A), a matrix obtained by raising T to the power of j may be multiplied by the column vector of the state (A). Short codes require adjustment by inserting 0 so that the period is 2 to the 15th power. However, the long code has a 42 × 42 matrix, but can be calculated as it is. In the case of this embodiment, the matrix to be used is designated by the instruction value i calculated by the PN code calculating means 46. A matrix corresponding to the deviation width of the timing accuracy of the low power timer means 51 may be calculated and prepared in advance.
[0047]
Next, the reception time t4 is calculated by first determining a standard value and correcting the standard value with the instruction value i output from the PN code phase calculation means 46. The standard value is defined to include the delay time to complete the demodulation and decoding processing after receiving all the receiving slots. If the timing error of the low power timer means 51 and the high precision timer means 44 is 0,
Standard value = slot cycle period-t1-t2-t3
Define as If t1 + t2 by the timer means 51 is shorter than the design value by the indicated value i, correction is performed so that t4 is extended by a considerable amount. This correction calculation is performed by the reception time calculation means 49. As a result, the time difference between the output timing of the overflow OV (r) due to the elapse of t4 and the end time of the paging channel slot from the base station becomes constant. Since the paging channel slot is synchronized with the PN short code rollover, the short code state vector at the time of the output of OV (r) has a constant value and can be obtained in advance. Hereinafter, the state vector for the known I signal is referred to as S_i, and the state vector for the Q signal is referred to as S_q.
[0048]
Here, the relationship between the calculated values based on the instruction value i is arranged according to FIG.
[0049]
The uppermost part of FIG. 11 represents an ideal state with a timing error 0 of t1, t2, and t3. T4 at this time is a standard value. The slot cycle is 2.56 seconds. The second stage from the top shows an actual example of counting t1 and t2 by the low power timer means 51, and the third stage shows an actual example of counting by the high precision timer means 44. FIG. 11 shows a state in which the periods t1 and t2 by the low power timer means 51 are short, the start of counting t3 by the high precision timer means 44 is earlier than the ideal state, and t4 is extended considerably. As shown in the figure, if the instruction value i by the PN code phase calculation means 46 is i = −k, t4 by the reception time calculation means 49 is calculated as t4 = standard value + k. FIG. 11 further shows the state vector value of the long code PN code generator of the descrambler unit 42 and the state vector value of the short code PN code generator of the rake demodulator 40. A time flow is shown at the bottom of FIG. Attention is paid to a at the time when t4 has elapsed first, b at the time when t3 has elapsed by the high-precision timer means 44, and c at the time when t4 has elapsed. A state vector of the descrambler unit 42 at the time point a is represented by S_end (tn). The state vector of the rake demodulator 40 is constant values S_i and S_q as described above at the time point a.
[0050]
In the present embodiment, the long code state vector S_long and the short code state vectors S_short_i and S_short_q at the time point b from the instruction value i = −k within the period t3, , Short code state vector calculation means 47 calculates. Here, if the transition matrix for long code is represented by TL (•), the transition matrix for short code is represented by TSi (•), TSq (•), and the transition matrix corresponding to the passage of time in (•) is represented,
[0051]
[Expression 1]

[0052]
[Expression 2]

[0053]
[Equation 3]

[0054]
Can be obtained by calculation.
[0055]
Using this calculated state vector, the demodulation operation is started from time point b. Then, the state vector of the descrambler unit 42 at the time point c is a value after the slot cycle time has elapsed from S_end (tn), and the state vectors of the rake demodulation unit 40 become S_i and S_q again.
[0056]
FIG. 12 shows the state of power supply control in the receiving apparatus of this embodiment corresponding to FIG. As described so far, the power to the VC-TCXO1, the reference signal generation unit 2, and the reception unit 3 is turned off during the period t1, and is turned on during the periods t2, t3, and t4. The operations of the rake demodulator 40, the demultiplexer 41, and the descrambler 42 are stopped during the periods t1, t2, and t3, and the demodulation operation is performed only at t4. By allocating most of the time rate to the t1 period that is in the dormant state, only the low power timer means 51 is operating during this t1 period, and the average power consumption of the receiving apparatus can be reduced.
[0057]
Next, the internal configuration of the rake demodulator 40, the demultiplexer 41, and the descrambler 42 will be described with reference to FIG. In FIG. 13, 400 is a search circuit, 401, 403, 405 and 407 are short code PN code generators, 402, 404 and 406 are finger circuits, 409 is a synthesis unit, 420 is an exclusive OR gate, and 421 is FIG. PN code generator 422 for the long code having the internal structure shown in FIG. The I and Q signals input to the rake demodulator 40 are connected to the search circuit 400 and

finger circuits

402, 404, and 406. The search circuit 400 includes a short code PN code generator 401, searches for a multipath signal, and outputs code phase information of each path to the

finger circuits

402, 404, and 406. Each of the

finger circuits

402, 404, and 406 includes a dedicated PN

code generation circuit

403, 405, and 407, and independently tracks and demodulates each path. The combiner 409 combines the skews of the demodulated outputs of the

finger circuits

402, 404, and 406 to perform path combine diversity, and outputs it to the demultiplexer 41. The traffic channel (TCH) or paging channel (PaCH) output from the demultiplexing unit 41 is descrambled by the long code output from the long code PN code generator 421 in the exclusive OR gate 420. In addition to the normal reception configuration described above, the present embodiment further adds the following connections for intermittent reception.
[0058]
The search activation (s) from the intermittent reception control means 43 is input to the search circuit 400, and S_short_i and S_short_q are input to the short code PN code generator 403 built in the finger circuit 402 as load values of the state vector. Also, the short code rollover timing is output from the finger 402 to the intermittent reception control means 43. The intermittent reception control means 43 inputs this short code rollover timing during continuous reception and is used as a reference for transitioning from the continuous state to the intermittent reception state. Also, when the finger circuit 402 receives intermittently, demodulation is started using the calculated state vector.
[0059]
On the other hand, the state vector of the long code PN code generator 421 is set via the data selector 422. Normally, the setting value is calculated by decoding the synchronization channel (SCH), but at the time of intermittent reception, the data selector 422 is switched so as to select S_long output by the long code state vector calculation means 48. The long code state vector value is output as S_end.
[0060]
The demodulation operation corresponding to the intermittent reception control is performed by the internal configuration of the rake demodulation unit 40, the demultiplexing unit 41, and the descrambling unit 42 described above.
[0061]
As described above, according to the present embodiment, it is possible to stop not only the receiving unit 3 and the modem unit 4 but also the VC-TCXO1, which is a high-accuracy reference oscillation means, during the hibernation state. This is because even if the low-power timer means 51 with low accuracy is used to roughly manage the pause state, the code phase is calculated by numerical calculation within the range of the phase shift predicted when the reception is resumed, and the newly started high-precision timer This is because the state vector for starting demodulation can be set by means 44. The reason why the phase shift can be limited to the predicted range is that the reception time including the paging channel slot is adjusted for each slot cycle to compensate for the error when the sleep state is counted. In addition, the reliability of the code phase calculation result is evaluated, and when the reliability decreases due to the propagation path condition, the search operation is started immediately, so that the normal state can be quickly returned.
[0062]
Finally, the basic principle of the present invention will be summarized. FIG. 15 is a block diagram for explaining the basic principle of the present invention. In the figure, 3D receives a radio signal and outputs quadrature-detected I and Q signals, 4D is a demodulator that performs rake demodulation, demultiplexing, and descrambling, and 43D is intermittent reception control means. 51D is the first timer means, 44a is the second timer means, and 44b is the third timer means. Reference numeral 478 denotes state vector calculation means. Other parts equivalent to those in FIG. 1 are denoted by the same reference numerals. The waveform storage means 45, the PN code phase calculation means 46, the reception time calculation means 49, and the state vector calculation means 478 operate under the control of the intermittent reception control means 43D. However, in FIG. 15, the control signal is omitted and not shown.
[0063]
The I and Q signal outputs of the receiver 3D are connected to the demodulator 4D and the waveform storage means 45. The demodulator 4D demodulates the I and Q signals to obtain received data. The demodulator 4D can externally set a state vector of a despreading PN code generator (not shown). The power on / off of the receiving unit 3D and the demodulation operation / stop control of the demodulating unit 4D are independently performed by signals from the intermittent reception control means 43D. In the present invention, the first timer means 51D that manages the pause time and the second timer means 44a that manages the demodulation restart time with high accuracy and low power and low precision to control the operation timing of intermittent reception. Similarly, at least three timer means 44b for managing the demodulation continuation time are connected to the intermittent reception control means 43D. While the first timer means managing the pause time is operating, the demodulator 4D, the second and third timer means are stopped, and the power consumption during the pause period is reduced. The intermittent reception control means 43D that has detected that the pause period has ended by the first timer means restarts the demodulation operation using the second timer means 44b. At this time, the PN code synchronization needs to be resynchronized by the demodulator 4D, and the waveform storage means 45, the PN code phase calculation means 46, and the state vector calculation means 478 are used. The PN code phase calculating means 46 calculates the code phase using the processing block length waveform data acquired by the waveform accumulating means 45 simultaneously with the activation of the second timer means. Based on this result, the state vector calculating means 478 calculates the state vector of the time measurement end time of the second timer means. The intermittent reception control means 43D sets the obtained state vector in the demodulator 4D and restarts the demodulation operation of the demodulator 4D at the same time as the second timer means finishes timing. In addition, the demodulation duration is adjusted to compensate for temporal variations in the pause period. This is based on the result of the PN phase calculation means 46, detecting how much the pause period is shortened or extended from the design value, and adding or subtracting a considerable amount to the predetermined demodulation duration. This calculation is performed by the reception time calculation means 49 while the second timer is measuring time. The duration time information obtained here is set in the third timer means 44b via the intermittent reception control means. When the demodulation continuation time managed by the third timer ends, the intermittent reception control means 43D activates the first timer means again and shifts to the dormant state. The above is the basic principle of the present invention.
[0064]
  As described above, according to this embodiment, CDMAThis eliminates the need for a self-running operation during the pause period of the despreading code generator, or a high-accuracy oscillation circuit for managing the pause period, which is required in the intermittent reception of the system.
[0065]
  According to this exampleThe pause period is managed by a timer means with less accuracy. When the reception is resumed, the PN code phase of the received signal is calculated, the state vector of the PN code generator after a predetermined time is set based on the calculated value, and the predetermined time has elapsed by newly started high-precision timer means. Manage and resynchronize. Further, the state vector is obtained in a short time.To stopThe reception time is adjusted every time based on the calculated value with respect to the fluctuation of the period, and is limited to the range in which the code phase shift at the time of resuming reception is predicted.
[0066]
  As a result, during the intermittent reception pause period, it is possible to stop the high-accuracy reference oscillation circuit used in the receiving system circuit and the mobile communication terminal excluding the timer means having inferior accuracy.In addition, since a low-power device can be selected as the timer means with inferior timekeeping accuracy, it is possible to further reduce the power consumption during the pause period during intermittent reception.
[0067]
【The invention's effect】
According to the present invention, it is possible to reduce power consumption in a CDMA mobile communication terminal.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining the configuration of a receiving apparatus according to an embodiment of the present invention;
FIG. 2 is a diagram for explaining intermittent reception control timing
FIG. 3 is a flowchart of operations executed when OV (wu) is detected.
FIG. 4 is a diagram illustrating the relationship between variables
FIG. 5 is a flowchart of operations executed when OV (d) is detected.
FIG. 6 is a flowchart of operations executed when OV (r) is detected.
FIG. 7 is a flowchart of operations executed when OV (sl) is detected.
FIG. 8 is a diagram for explaining the structure of a linear regression shift register (15 stages for a short code)
FIG. 9 illustrates the structure of a PN code generator for long codes.
FIG. 10 shows an example of a linear regression shift register expressed as a transition matrix (corresponding to the structure of FIG. 11).
FIG. 11 is a diagram for explaining a relationship between calculated values based on an instruction value i.
FIG. 12 is a diagram for explaining a state of power control in the receiving apparatus according to the embodiment of the present invention;
13 is a diagram for explaining the internal configuration of a rake demodulator 40 and a descrambler 42. FIG.
FIG. 14 is a diagram illustrating the configuration of a transmission unit of a base station
FIG. 15 is a block diagram illustrating the basic principle of the present invention.
[Explanation of symbols]
1… VC-TCXO,
2 ... reference signal group generator,
3, 3D ... receiver,
4 Modem part,
4D ... demodulator
40 ... Lake demodulator,
41 ... Demultiplexer,
42 ... descrambler,
43, 43D ... intermittent reception control means,
44 ... High-precision timer means,
44a ... second timer means
44b ... Third timer means
45 ... Waveform storage means,
46 ... PN code phase calculation means,
47 ... State vector calculation means for short code,
48 ... Long vector state vector calculation means,
478 ... State vector calculation means
49 ... Receiving time calculation means,
50 ... quartz crystal,
51 ... Low power timer means
51D ... first timer means
400 ... Search circuit,
401, 403, 405, 407 ... PN code generator for short codes,
402, 404, 406 ... finger circuit,
409 ... Synthesizer,
420 ... Exclusive OR gate,
421 ... Long code PN code generator,
422 ... Data selector
L1 ... Linear regression 42 stage shift register,
L2… 2-input AND array,
L3 ... Modulo 2 adder

Claims

Receiving means for receiving a spread spectrum signal transmitted from the base station;
Demodulation that generates a despreading code for despreading the spread spectrum signal received by the receiving unit, despreads and demodulates the spread spectrum signal received by the receiving unit using the generated despreading code Means,
First oscillating means for outputting a signal of a first frequency;
The receiving means is activated when a transition from dormant state to the reception state, and second oscillating means for outputting a signal of high precision second frequency than the first frequency signal,
When the receiving means and transferred to the receiving state from the dormant state, the second with the oscillating means to start a more demodulation operation on said demodulation means, the output of the signal demodulated by the demodulating means is a predetermined when the above value without searching for capturing synchronization of the spread code, the output of the demodulated signal and that control such newly perform search control means when less than the predetermined value,
A mobile communication terminal comprising:

The mobile communication terminal according to claim 1, wherein the second frequency is higher than a chip rate of the spread spectrum signal.

The mobile communication terminal according to claim 2, the mobile communication terminal, characterized in that it comprises an adjustment hand stage you adjust the frequency of the second oscillating means.