JP4003723B2 - Information processing equipment, tamper resistant processing equipment - Google Patents

Information processing equipment, tamper resistant processing equipment Download PDF

Info

Publication number
JP4003723B2
JP4003723B2 JP2003320599A JP2003320599A JP4003723B2 JP 4003723 B2 JP4003723 B2 JP 4003723B2 JP 2003320599 A JP2003320599 A JP 2003320599A JP 2003320599 A JP2003320599 A JP 2003320599A JP 4003723 B2 JP4003723 B2 JP 4003723B2
Authority
JP
Japan
Prior art keywords
data
disturbance
processing
processed
disturbance data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003320599A
Other languages
Japanese (ja)
Other versions
JP2004086917A (en
Inventor
優 大木
寧子 福澤
進 奥原
正博 神永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003320599A priority Critical patent/JP4003723B2/en
Publication of JP2004086917A publication Critical patent/JP2004086917A/en
Application granted granted Critical
Publication of JP4003723B2 publication Critical patent/JP4003723B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Description

本発明は、機密性の高いICカードなどの耐タンパ装置に関するものである。   The present invention relates to a tamper resistant device such as a highly confidential IC card.

ICカードは、主に、勝手に書き換えられない情報の保持や秘密情報である暗号鍵を使ったデータの暗号化や暗号文の復号化を行うために使われる装置である。ICカードは、電源を持っていないため、リーダライタに差し込まれると、電源の供給を受け、動作可能となる。動作可能になると、リーダライタからコマンドを受けて、コマンドに従い、データの転送を行う。ICカードの一般的な解説は、オーム社出版電子情報通信学会編水沢順一著「ICカード」などにある。   An IC card is a device mainly used for holding information that cannot be rewritten without permission, encrypting data using an encryption key that is secret information, and decrypting ciphertext. Since the IC card does not have a power source, when it is inserted into the reader / writer, it is supplied with power and becomes operable. When it becomes operable, it receives a command from the reader / writer and transfers data according to the command. General explanations of IC cards can be found in “IC Cards” written by Junichi Mizusawa, edited by the Institute of Electronics, Information and Communication Engineers, Ohm.

ICカードの構成は、図1に示すように、カード101の上に、ICカード用チップ102を搭載したものである。一般にICカードは、接点を持ち、接点を通して、リーダーライタから電源の供給やリーダライタとのデータの通信を行う。   As shown in FIG. 1, the IC card has a structure in which an IC card chip 102 is mounted on a card 101. In general, an IC card has a contact, through which power is supplied from a reader / writer and data is communicated with the reader / writer.

ICカード用チップの構成は、基本的にマイクロコンピュータと同じような構成である。その構成は、図2に示すように、中央演算装置201、記憶装置204、入出力ポート207、コ・プロセッサ202からなる。中央処理装置201は、論理演算や算術演算などを行う装置であり、記憶装置204は、プログラムやデータを格納する装置である。入出力ポートは、リーダライタと通信を行う装置である。コ・プロセッサは、剰余演算を行うための特別な演算装置であり、非対称暗号であるRSAの演算などに用いられる装置である。ICカード用プロセッサの中には、コ・プロセッサを持たないものも多くある。データバス203は、各装置を接続するバスである。   The configuration of the IC card chip is basically the same as that of a microcomputer. As shown in FIG. 2, the configuration includes a central processing unit 201, a storage device 204, an input / output port 207, and a co-processor 202. The central processing unit 201 is a device that performs logical operations and arithmetic operations, and the storage device 204 is a device that stores programs and data. The input / output port is a device that communicates with the reader / writer. The co-processor is a special arithmetic device for performing a remainder operation, and is a device used for arithmetic operations of RSA that is an asymmetric cipher. Many IC card processors do not have a co-processor. The data bus 203 is a bus that connects each device.

記憶装置204は、ROM(Read Only Memory)やRAM(Random Access Memory)、EEPROM(Electrical Erasable Programmable Read Only Memory)などからなる。ROMは、変更できないメモリであり、主にプログラムを格納するメモリである。RAMは自由に書き換えができるメモリであるが、電源の供給が中断されると、記憶している内容が消えてなくなる。ICカードがリーダライタから抜かれると電源の供給が中断されるため、RAMの内容は、保持できなくなる。EEPROMは、電源の供給が中断されてもその内容を保持することができるメモリである。書き換える必要があり、ICカードがリーダライタから抜かれても、保持するデータを格納するために使われる。例えば、プリペイドカードでのプリペイドの度数などは、使用するたびに書き換えられ、かつリーダライタか抜かれてもデータを保持する必要があるため、EEPROMで保持される。   The storage device 204 includes a ROM (Read Only Memory), a RAM (Random Access Memory), an EEPROM (Electrical Erasable Programmable Read Only Memory), and the like. ROM is a memory that cannot be changed, and is a memory that mainly stores programs. The RAM is a rewritable memory, but when the power supply is interrupted, the stored contents are not erased. When the IC card is removed from the reader / writer, the power supply is interrupted, so that the RAM contents cannot be retained. The EEPROM is a memory that can retain the contents even when the supply of power is interrupted. Used to store data that needs to be rewritten, even if the IC card is removed from the reader / writer. For example, the prepaid frequency in a prepaid card is rewritten every time it is used, and since it is necessary to retain data even if it is removed from the reader / writer, it is retained in the EEPROM.

ICカードは、プログラムや重要な情報がICカード用チップの中に密閉されているため、重要な情報を格納したり、カードの中で暗号処理を行うために、使われている。ICカードでの暗号処理の解読の難しさは、暗号アルゴリズムの解読の困難さと同じと考えられていた。しかし、ICカードが暗号処理を行っている時の消費電流を観測し、解析することにより、暗号アルゴリズムの解読より容易に暗号処理の内容や暗号鍵が推定される可能性が示唆されている。消費電流は、リーダライタから供給されている電流を測定することにより観測することができる。このような危険性は、John Wiley & sons社 W.Rankl & W.Effing著 「Smart Card Handbook」の8.5.1.1 Passive protective mechanisms(263ページ)に記載されている。   The IC card is used to store important information and perform cryptographic processing in the card because programs and important information are sealed in an IC card chip. The difficulty of decrypting cryptographic processing with an IC card was thought to be the same as the difficulty of decrypting cryptographic algorithms. However, it has been suggested that by observing and analyzing the current consumption when the IC card is performing encryption processing, it is possible that the content of the encryption processing and the encryption key can be estimated more easily than the decryption of the encryption algorithm. The current consumption can be observed by measuring the current supplied from the reader / writer. Such hazards are described in 8.5.1.1 Passive protective mechanisms (page 263) of "Smart Card Handbook" by John Wiley & sons W. Rankl & W. Effing.

ICカード用チップを構成しているCMOSは、出力状態が1から0あるいは0から1に変わった時に電流を消費する。特に、データバス203のバスは、大きな電気容量を持つため、バスの値が1から0あるいは0から1に変わると、大きな電流を消費する。そのため、消費電流を観測すれば、ICカード用チップの中で、何が動作しているか分かる可能性を示唆している。   The CMOS constituting the IC card chip consumes current when the output state changes from 1 to 0 or from 0 to 1. In particular, since the bus of the data bus 203 has a large electric capacity, when the bus value changes from 1 to 0 or from 0 to 1, a large current is consumed. Therefore, the observation of current consumption suggests the possibility of knowing what is working in the IC card chip.

図3は、ICカード用チップの1サイクルでの消費電流の波形を示したものである。処理しているデータの依存して、電流波形が301や302のように異なる
。このような差は、バス203を流れるデータや中央演算装置201で処理しているデータに依存して生じる。
FIG. 3 shows a waveform of current consumption in one cycle of the IC card chip. Depending on the data being processed, the current waveforms are different, such as 301 and 302. Such a difference occurs depending on data flowing through the bus 203 and data processed by the central processing unit 201.

16ビットのプリチャージバスにデータを転送する場合を考える。プリチャージバスは、データ転送の前にすべてのバスの値を“0”にそろえるバスである。このバスに、値は違うが“1”のビットの数が同じデータ、例えば、“1”のビットの数が2である16進数で“88”と“11”、を転送した場合、電流波形はほぼ同じ波形になる。この理由は、“0”から“1”へ変化したビットの数が同じであるため、同じように電流をし消費し、同じ電流波形になったからである。もし、“1”のビットの数が1つ異なるデータ、例えば、“1”のビットの数が3である“89”や“19”を転送した場合、“1”のビットの数が2のデータとは消費電流が異なる。これは、3ビット分バスの値が“0”から“1”に変わったため、その分の電流が消費される。そのため、先の2ビットが変化したデータに比べて消費電流が1ビット分大きくなる。一般に、“1”のビットの数が多いほど電流波形は高くなるという規則性がある。この規則性から、転送されているデータを推定することができる。   Consider a case where data is transferred to a 16-bit precharge bus. The precharge bus is a bus that aligns all bus values to “0” before data transfer. When data having the same number of “1” bits, for example, “88” and “11” are transferred to this bus as hexadecimal numbers having “1” bits of 2, the current waveform Have almost the same waveform. This is because, since the number of bits changed from “0” to “1” is the same, current is consumed and consumed in the same manner, and the same current waveform is obtained. If data having a different number of “1” bits, for example, “89” or “19” in which the number of “1” bits is 3, the number of “1” bits is 2. Current consumption is different from data. This is because the bus value for three bits has changed from “0” to “1”, and that much current is consumed. Therefore, the current consumption is increased by 1 bit compared to the data in which the previous 2 bits have changed. In general, there is a regularity that the current waveform becomes higher as the number of “1” bits is larger. From this regularity, the data being transferred can be estimated.

図3の電流波形は、バスだけではなく、ICカード用チップを構成している構成要素の消費している電流の総和である。しかし、ICカード用チップのようなマイコンでは、主にバスにデータが転送されているフェーズ、主にCPUが演算をしているフェーズ、レジスタにデータを書き込んでいるフェーズなどに分かれている。そのため、フェーズに注目すれば、主にどの部分での消費電流の違いが分かり、その部分でのデータ操作を推定することができる。   The current waveform in FIG. 3 is a sum of currents consumed not only by the bus but also by components constituting the IC card chip. However, a microcomputer such as an IC card chip is divided into a phase in which data is mainly transferred to the bus, a phase in which the CPU is mainly performing calculations, and a phase in which data is written in registers. Therefore, paying attention to the phase, it is possible to know mainly the difference in current consumption in which part and estimate the data operation in that part.

具体的な命令でどのように差が出るかを、次のような左シフト命令を例にして説明する。   The difference between specific instructions will be described by taking the following left shift instruction as an example.

shiftl R1 (式1)
この命令は、レジスタ1の内容を左シフトし、レジスタのビット列が左にシフトし、最上位ビットの値がキャリアとしてコンディションコードレジスタに入る命令である。レジスタR1の最上位ビットがデータバスを経由して、コンディションコードレジスタに転送されるため、電流波形の大きさを比較すれば、最上位のビットが“0”か“1”かが識別できる可能性がある。もしR1に重要なデータが入っていれば、そのデータの1ビットであるが、“0”か“1”かが分かる可能性がある。特に、DESのような暗号処理では、暗号鍵をシフトする操作が頻発する。このシフト操作のときに暗号鍵のデータを推定できる電流波形が生じ、暗号鍵を推定される危険性がある。
shiftl R1 (Formula 1)
This instruction is an instruction that shifts the contents of the register 1 to the left, shifts the bit string of the register to the left, and enters the value of the most significant bit into the condition code register as a carrier. Since the most significant bit of the register R1 is transferred to the condition code register via the data bus, it is possible to identify whether the most significant bit is “0” or “1” by comparing the current waveform sizes. There is sex. If important data is contained in R1, it is one bit of the data, but there is a possibility that “0” or “1” can be recognized. In particular, in encryption processing such as DES, operations for shifting the encryption key frequently occur. When this shift operation is performed, a current waveform capable of estimating the encryption key data is generated, and there is a risk that the encryption key is estimated.

これは、コ・プロセッサ202の演算でも同じである。演算内容が、暗号鍵に依存した偏りがあると、その偏りが消費電流から求められ、暗号鍵が推定される可能性がある。   The same applies to the operation of the co-processor 202. If the calculation contents are biased depending on the encryption key, the bias may be obtained from the current consumption, and the encryption key may be estimated.

本発明の課題は、ICカード用チップでのデータ処理と消費電流との関連性を減らすことである。消費電流とチップの処理との関連性が減れば、観測した消費電流の波形からICカードチップ内での処理や暗号鍵の推測が困難になる。本発明の着眼点は、ICカードチップでの処理するデータを変形して処理することにより、消費電流の波形から、処理や暗号鍵の推測を困難にするものである。   An object of the present invention is to reduce the relationship between data processing and current consumption in an IC card chip. If the relationship between current consumption and chip processing decreases, it will be difficult to estimate the processing within the IC card chip and the encryption key from the observed current consumption waveform. The point of the present invention is to make it difficult to estimate the processing and the encryption key from the waveform of the current consumption by modifying and processing the data to be processed by the IC card chip.

ICカード用チップに代表される耐タンパ装置は、プログラムを格納するプログラム格納部と、データを保存するデータ格納部を持つ記憶装置と、プログラムに従い、所定の処理を実行し、データ処理を行う中央演算装置を持ち、プログラムは、中央演算装置に実行の指示を与える処理命令から構成される一つ以上のデータ処理手段からなる、情報処理装置として考えることができる。本発明は、処理しているデータとICカード用チップの消費電流の関連性を減らすための方法として、処理するデータを撹乱用データで変形し、データの処理を変形したデータで処理し、処理後、撹乱用データを使って逆変形し、正しい処理結果を求めるものである。データ処理の後に使用する撹乱データは、必要があれば、データ処理と同じ処理を行った処理済の撹乱用データを使用する。また、撹乱用データは、データ処理ごとにランダムに設定する。このようにすることにより、データ処理において、本来のデータを使わず、毎回異なった変形したデータを使うことができる。そのため、電流波形からデータを推定することが困難にする。   A tamper resistant device typified by a chip for an IC card includes a program storage unit for storing a program, a storage device having a data storage unit for storing data, and a central processing unit that performs predetermined processing according to the program and performs data processing. The computer can be considered as an information processing device that includes one or more data processing means including processing instructions that give execution instructions to the central processing unit. The present invention, as a method for reducing the relationship between the data being processed and the consumption current of the IC card chip, transforms the data to be processed with disturbance data, processes the data with the modified data, Later, the data for disturbance is inversely transformed to obtain a correct processing result. As the disturbance data used after the data processing, if necessary, processed disturbance data that has been subjected to the same processing as the data processing is used. Further, the disturbance data is set at random for each data processing. In this way, in data processing, different original data can be used each time without using original data. This makes it difficult to estimate data from the current waveform.

具体的には、まず、撹乱用データXiを作成し、データD1を変形し、変形データH1を作成する。変形の方法には、排他的論理和や加算、乗算などがある。データ処理では、変形データH1を使い、データ処理を行い、処理済み変形データH2を生成する。本来は、データD1を使用するのであるが、ここでは、変形データH1を使用しているため、変形データH1を処理する電流波形からデータD1のデータを推定することは困難である。変形データH1は、処理ごとに異なる撹乱用データXiにて、変形されているため、毎回、異なるデータとなっている。そのため、変形データH1を処理する電流波形も、毎回、異なった波形となり、その波形から変形データH1を推定しても意味がないことになる。   Specifically, first, the disturbance data Xi is created, the data D1 is transformed, and the transformed data H1 is created. Examples of transformation methods include exclusive OR, addition, and multiplication. In the data processing, the deformation data H1 is used to perform data processing to generate processed deformation data H2. Originally, the data D1 is used. However, since the deformation data H1 is used here, it is difficult to estimate the data D1 from the current waveform for processing the deformation data H1. Since the deformation data H1 is deformed by different disturbance data Xi for each process, the deformation data H1 is different every time. Therefore, the current waveform for processing the deformation data H1 also becomes a different waveform each time, and it is meaningless to estimate the deformation data H1 from the waveform.

撹乱用データXiもデータD1と同じようにデータ処理をする必要がある場合は、撹乱用データXiを入力とし、データ処理を行い、 処理済み撹乱用データXoを作成する。そして、処理済み撹乱用データXoを使って処理済み変形データH2を処理し、入力データD1を入力データ処理手段で処理した結果である処理済みデータD2を得る。   When the disturbance data Xi needs to be processed in the same manner as the data D1, the disturbance data Xi is input, data processing is performed, and processed disturbance data Xo is generated. Then, the processed deformation data H2 is processed using the processed disturbance data Xo, and processed data D2 is obtained as a result of processing the input data D1 by the input data processing means.

データ変形の方法が異なったものを使用する必要がある場合などでは、データ変形を連結して、実行する必要がある場合がある。その場合は、データ変形、変形データ処理、撹乱用データ処理、データ逆変形処理を入れ子にしたり、組み合わせることにより、本来のデータをデータ処理しないようにデータ変形を連続させる。   When it is necessary to use a different data transformation method, it may be necessary to concatenate and execute the data transformation. In that case, data transformation, transformation data processing, disturbance data processing, and data reverse transformation processing are nested or combined so that data transformation is continued so that original data is not processed.

本発明は、暗号アルゴリズムでの、データを入れ替える転置や換字、あるいは、テーブルのアクセスなどの情報隠蔽に使うことができる。データの入れ替えの場合は、排他的論理和をデータ変形に使い、データ処理において、変形したデータと撹乱用データを同じように処理し、常に、変形したデータと撹乱用データを排他的論理和を実行すると、本来のデータを得ることができるように変形処理を行うことが、有効な方法の一つである。   INDUSTRIAL APPLICABILITY The present invention can be used for information concealment such as transposition for replacing data, substitution, or table access in an encryption algorithm. In the case of data replacement, exclusive OR is used for data transformation, and in the data processing, the deformed data and the disturbance data are processed in the same way, and the transformed data and the disturbance data are always subjected to exclusive OR. One effective method is to perform deformation processing so that original data can be obtained when executed.

本発明によれば、ICカードチップでの処理データを変形することにより、消費電流の波形から、処理や暗号鍵の推測を困難になる。   According to the present invention, it is difficult to estimate the processing and the encryption key from the waveform of the current consumption by modifying the processing data in the IC card chip.

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1はICカードの外観を示したものである。ICカード101は、ISO7816の規格により大きさや、ICカードのチップ102の位置や接点の数および割り当てなどが規定されている。   FIG. 1 shows the appearance of an IC card. The size, the position of the IC card chip 102, the number of contacts, and the assignment of the IC card 101 are defined by the ISO7816 standard.

図2は、ICカード用チップ102の内部構成である。構成については、従来技術の説明で既に述べたとおりである。本発明は、プログラム205で処理するデータに撹乱を加えることにより、処理中に生じるICカード用チップのハードウェアが消費する電流波形から、本物のデータの推定を困難にさせるものである。   FIG. 2 shows an internal configuration of the IC card chip 102. The configuration is as already described in the description of the prior art. The present invention makes it difficult to estimate real data from the current waveform consumed by the IC card chip hardware generated during processing by adding disturbance to the data processed by the program 205.

基本的な考えを次の簡単な命令列を例にして説明する。   The basic idea will be explained using the following simple instruction sequence as an example.

logica_shiftl R1 (式2)
xor R1 R2 (式3)
式2は、レジスタR1の値を左に論理的にループさせる命令である。最上位ビットが最下位ビットに移動する。その結果はレジスタR1に格納される。その結果とレジスタR2の内容を排他的論理和し、その結果がレジスタR2に格納される命令列である。このような命令は、DESのような暗号アルゴリズムでは、頻繁に出現する。式2と式3では、処理するデータをそのまま扱っているのでデータの内容によって電流波形の大きさを変える。そのため、電流波形を観測することによりデータを推定できる可能性がある。
logica_shiftl R1 (Formula 2)
xor R1 R2 (Formula 3)
Expression 2 is an instruction that logically loops the value of the register R1 to the left. The most significant bit moves to the least significant bit. The result is stored in the register R1. The result is the exclusive OR of the contents of the register R2 and the result is an instruction sequence stored in the register R2. Such an instruction appears frequently in a cryptographic algorithm such as DES. In Expressions 2 and 3, since the data to be processed is handled as it is, the magnitude of the current waveform is changed depending on the contents of the data. Therefore, there is a possibility that data can be estimated by observing the current waveform.

式2と式3の命令で処理するデータを直接扱わないように、以下のような命令列に変更する。  The instruction sequence is changed to the following so as not to directly handle the data processed by the expressions 2 and 3.

xor X1 R1 (式4)
xor X2 R2 (式5)
logica_shiftl R1 (式6)
xor R1 R2 (式7)
logica_shiftl X1 (式8)
xor X1 X2 (式9)
xor X2 R2 (式10)
ここで、X1とX2は勝手に選んだ乱数であり、撹乱用データである。式4と式5では、レジスタR1とR2に乱数X1とX2を排他的論理和を行い、撹乱用データを使い、本物のデータの変形を行う変形処理である。式6と式7は式2と式3と同じデータ処理であるが、変形処理を行ったため、R1とR2の値は、本物のデータの値とは異なったデータとなっている。式8と式9は、撹乱用データ自体をデータ処理を行っているものである。式10で、撹乱用データの処理結果と式7の処理結果を排他的論理和することにより、本物のデータにもどす逆変形処理である
xor X1 R1 (Formula 4)
xor X2 R2 (Formula 5)
logica_shiftl R1 (Formula 6)
xor R1 R2 (Formula 7)
logica_shiftl X1 (Formula 8)
xor X1 X2 (Formula 9)
xor X2 R2 (Formula 10)
Here, X1 and X2 are random numbers selected arbitrarily, and are disturbance data. Expressions 4 and 5 are deformation processes in which the random numbers X1 and X2 are exclusive-ORed with the registers R1 and R2, and the real data is deformed using the disturbance data. Expressions 6 and 7 are the same data processing as Expressions 2 and 3, but since the deformation process is performed, the values of R1 and R2 are different from the values of the real data. Expressions 8 and 9 perform data processing on the disturbance data itself. This is an inverse transformation process that returns the original data by exclusive ORing the processing result of the disturbance data and the processing result of Expression 7 in Expression 10 .

これを具体的な数値で値の変化を示すと以下のようになる。R1とR2を以下の値とする。   This can be expressed by the following numerical values. Let R1 and R2 be the following values.

R1:11001010 (式11)
R2:01010111 (式12)
式2の結果のR1の値は以下のようになる。
R1: 11001010 (Formula 11)
R2: 01010111 (Formula 12)
The value of R1 as a result of Expression 2 is as follows.

R1:10010101 (式13)
そして、式3の処理結果は、以下のようになる。
R1: 10010101 (Formula 13)
And the processing result of Formula 3 is as follows.

R2:11000010 (式14)
次に、本発明の変形を行った場合について示す。まず、撹乱用データを以下のようにする。レジスタR1とR2の値は同じものとする。
R2: 11000010 (Formula 14)
Next, a case where the present invention is modified will be described. First, the disturbance data is as follows. The values of the registers R1 and R2 are the same.

X1:10010111 (式15)
X2:00111010 (式16)
式4と式5を処理した結果、レジスタR1とR2の値は以下のようになる。
X1: 10010111 (Formula 15)
X2: 00111010 (Formula 16)
As a result of processing Equations 4 and 5, the values of the registers R1 and R2 are as follows.

R1:01011101 (式17)
R2:01101101 (式18)
式6と式7を処理した結果のレジスタR1とR2の値は以下のようになる。
R1: 01011101 (Formula 17)
R2: 01101101 (Formula 18)
The values of the registers R1 and R2 as a result of processing Expression 6 and Expression 7 are as follows.

R1:10111010 (式19)
R2:11010111 (式20)
式8と式9で撹乱用データX1、X2も同じようにデータ処理した結果は、以下のようになる。
R1: 10111010 (Formula 19)
R2: 11010111 (Formula 20)
The result of data processing on the disturbance data X1 and X2 in the same way using Equation 8 and Equation 9 is as follows.

X1:00101111 (式21)
X2:00010101 (式22)
そして式10の逆変形処理した結果、本物のデータをそのまま扱った処理結果式14と同じ結果が得られる。
X1: 00101111 (Formula 21)
X2: 00010101 (Formula 22)
As a result of the inverse transformation processing of Expression 10, the same result as the processing result Expression 14 in which real data is handled as it is can be obtained.

R2:11000010 (式23)
この例で示したように、変形処理を行い、変形したデータも撹乱用データも同じデータ処理を行い、その結果を使って逆変形することにより、元の値を求めることができる。そして、データ処理では、本物のデータは使われていないため、その電流波形を見ても処理している変形データは推定できるが、本物のデータを推定することは困難である。
R2: 11000010 (Formula 23)
As shown in this example, the original value can be obtained by performing deformation processing, performing the same data processing on the deformed data and the disturbance data, and performing reverse deformation using the result. In the data processing, since the real data is not used, the deformation data being processed can be estimated even by looking at the current waveform, but it is difficult to estimate the real data.

上で具体的な数値で示した例をより一般的な形式で示す。実際の処理を以下の通りとする。   The example shown above with specific numerical values is shown in a more general form. The actual processing is as follows.

Output(j) = f(Input(i)) (式24)
これは、i個の入力Inputを入力し、処理fを行い、j個の出力Outputを出力する処理である。式2と3の例では、R1とR2の二つの入力であり、出力は一つで、R2に格納されていた例である。式24の処理中の電流波形から処理されるデータを推定することを困難にするために、以下のように行う。
Output (j) = f (Input (i)) (Equation 24)
This is a process of inputting i inputs Input, performing a process f, and outputting j outputs Output. In the examples of Expressions 2 and 3, there are two inputs R1 and R2, one output, and the example stored in R2. In order to make it difficult to estimate the data to be processed from the current waveform during the processing of Equation 24, the following processing is performed.

InputX(i) = h(Input(i)、X(i)) (式25)
OutputX(j) = f(inputX(i)) (式26)
Xoutput(j) = f(X(i)) (式27)
Output(j) = g(OutputX(i)、Xoutput(i)) (式28)
式25は、撹乱用データX(i)を使って、入力データInput(i)を変形し、変形した入力データInputX(i)を作成する変形処理である。hは変形操作である。式26は、変形した入力データを使いデータ処理を行うデータ処理である。式27は撹乱用データを入力データと同じように処理する撹乱用データ処理である、式28は、変形した入力データのデータ処理結果OutputX(j)と撹乱用データの処理結果Xoutput(j)を変形の逆変換を行う逆変形処理である。gは逆変形操作である。
InputX (i) = h (Input (i), X (i)) (Equation 25)
OutputX (j) = f (inputX (i)) (Formula 26)
Xoutput (j) = f (X (i)) (Formula 27)
Output (j) = g (OutputX (i), Xoutput (i)) (Formula 28)
Expression 25 is a transformation process for transforming the input data Input (i) using the disturbance data X (i) and creating the transformed input data InputX (i). h is a deformation operation. Expression 26 is data processing for performing data processing using the deformed input data. Expression 27 is a disturbance data process for processing the disturbance data in the same manner as the input data. Expression 28 represents the modified input data data processing result OutputX (j) and the disturbance data processing result Xoutput (j). This is an inverse deformation process for performing inverse transformation of deformation. g is a reverse deformation operation.

先の例では、式4と5が式25の処理に対応し、変形操作hは排他的論理和である。式6と式7は式26の変形された入力データのデータ処理に対応する。式8と式9は、式27の撹乱用データのデータ処理である。式10は、式28の逆変形処理である。変形操作gは排他的論理和である。
変形操作hと逆変形操作gを何に選ぶかはデータ処理fの特性で決まる。式2と3の処理では、排他的論理和が、変形操作hであり、逆変形操作gでもある。これは、シフト操作やXOR操作などは、排他的論理和を変形操作hとして選ぶことにより、逆変形操作gも排他的論理和を選ぶことができる。排他的論理和は、同じデータを排他的論理和を取ったならば、論理的ゼロになり、排他的論論理和を取った操作が消えるからである。
In the previous example, Equations 4 and 5 correspond to the processing of Equation 25, and the transformation operation h is an exclusive OR. Equations 6 and 7 correspond to the data processing of the modified input data of Equation 26. Expressions 8 and 9 are data processing of the disturbance data of Expression 27. Expression 10 is the inverse deformation process of Expression 28. The transformation operation g is exclusive OR.
The selection of the deformation operation h and the reverse deformation operation g is determined by the characteristics of the data processing f. In the processing of Equations 2 and 3, the exclusive OR is the transformation operation h and the inverse transformation operation g. This is because the shift operation, the XOR operation, etc. can select the exclusive OR as the reverse deformation operation g by selecting the exclusive OR as the deformation operation h. This is because the exclusive OR is the logical zero if the same data is exclusive ORed, and the operation that takes the exclusive OR is lost.

データ処理fが加減算であれば、変形操作hに加算、あるいは減算をえらび、逆変形操作に減算、あるいは加算を選ぶことができる。例えば、
Output = Input(1) + Input(2) - Input(3) (式29)
のような操作は、以下のような変形処理を行い、
InputX(1) = Input(1) + X(1) (式30)
InputX(2) = Input(2) + X(2) (式31)
InputX(3) = Input(3) + X(3) (式32)
変形した入力データを処理することにより変形した入力データの処理結果を得ることができる。
If the data processing f is addition / subtraction, addition or subtraction can be selected for the deformation operation h, and subtraction or addition can be selected for the reverse deformation operation. For example,
Output = Input (1) + Input (2)-Input (3) (Equation 29)
For operations like, perform the following transformation process,
InputX (1) = Input (1) + X (1) (Equation 30)
InputX (2) = Input (2) + X (2) (Equation 31)
InputX (3) = Input (3) + X (3) (Formula 32)
By processing the deformed input data, the processing result of the deformed input data can be obtained.

OutputX = InputX(1) + InputX(2) - InputX(3) (式33)
撹乱用データの同じようにデータ処理を行う。
OutputX = InputX (1) + InputX (2)-InputX (3) (Formula 33)
Data processing is performed in the same manner as the disturbance data.

Xoutput = X(1) + X(2) - X(3) (式34)Xoutput = X (1) + X (2)-X (3) (Formula 34)
そして逆変形処理を行う。Then, reverse deformation processing is performed.

Output = g(Xoutput) = OutputX - XoutputOutput = g (Xoutput) = OutputX-Xoutput
= InputX(1) + InputX(2) - InputX(3) - (X(1) + X(2) - X(3))       = InputX (1) + InputX (2)-InputX (3)-(X (1) + X (2)-X (3))
= Input(1) + Input(2) - Input(3) (式35)      = Input (1) + Input (2)-Input (3) (Formula 35)
正しい出力データを求めることができる。これは、加減算の演算では、ある値を加算して演算し、最期の結果に加算した値を減算すれば、正しい結果が求まることからである。Correct output data can be obtained. This is because, in addition and subtraction operations, a certain result is added and the operation is performed, and a correct result can be obtained by subtracting the value added to the final result.

データ処理fが乗除算であれば、変形操作hに乗算、あるいは除算をえらび、逆変形操作に除算、あるいは乗算を選ぶことにより、変形処理と逆変形処理を実現することができる。この理由は、加減算と同じであり、乗除算の演算では、ある値を乗算(除算)して演算し、最期の結果に乗算(除算)した値を除算(乗算)すれば、正しい結果が求まることからである If the data processing f is multiplication / division, the transformation processing and the inverse transformation processing can be realized by selecting multiplication or division for the transformation operation h and selecting division or multiplication for the inverse transformation operation. The reason for this is the same as addition and subtraction. In multiplication / division operations, a correct result can be obtained by multiplying (dividing) a certain value and dividing the final result by division (multiplication). From that .

データ処理fが剰余演算の加減算であれば、変形操作hに法Nの整数倍の加減算を選ぶことができる。例えば、以下のような加減剰余演算を考える。   If the data processing f is addition / subtraction of remainder calculation, addition / subtraction of an integral multiple of modulus N can be selected for the transformation operation h. For example, consider the following addition / subtraction remainder calculation.

Output = Input(1) + Input(2) - Input(3) mod N (式36)
入力Input(i)を以下のように変形する。
Output = Input (1) + Input (2)-Input (3) mod N (Equation 36)
The input Input (i) is transformed as follows.

InputX(i) = Input(i) + k(i) * N (式37)InputX (i) = Input (i) + k (i) * N (Formula 37)
そして、変形した入力データを使い、加減剰余演算を行う。Then, an addition / subtraction remainder calculation is performed using the transformed input data.

OutputX = InputX(1) + InputX(2) - InputX(3) mod N (式38)
この式は、式37を使うことにより
OutputX = (Input(1) + k(1)*N) + (Input(2) + k(2)*N) - (Input(3) + k(3)*N
) mod N
= (Input(1) + Input(2) - Input(3)) + (k(1)*N + k(2)*N - k(3)*N)
mod N (式39)
と変形できる。そして、剰余演算の特徴である
0 = k * N mod N (式40)
を使うことにより、式39の2番目の括弧内の値は0となり、式39は、
OutputX = (Input(1) + Input(2) - Input(3)) mod N (式41)
となる。すなわち、変形した入力データの演算結果は、本来の演算結果と同じである。これは、剰余演算の特徴を使うことにより、撹乱用データのデータ処理と逆変形処理が不要である例である。これは、撹乱データのデータ処理の結果が
Xoutput(i) = k(1) * N + k(2) * N - k(3) * N mod N (式42)
が、そもそも0になるため、撹乱用データのデータ処理と逆変形処理が不要であるためである
OutputX = InputX (1) + InputX (2)-InputX (3) mod N (Formula 38)
This equation is obtained by using equation 37
OutputX = (Input (1) + k (1) * N) + (Input (2) + k (2) * N)-(Input (3) + k (3) * N
mod N
= (Input (1) + Input (2)-Input (3)) + (k (1) * N + k (2) * N-k (3) * N)
mod N (Formula 39)
And can be transformed. And it is a feature of the remainder operation
0 = k * N mod N (Formula 40)
, The value in the second parenthesis of Equation 39 is 0, and Equation 39 is
OutputX = (Input (1) + Input (2)-Input (3)) mod N (Formula 41)
It becomes. That is, the operation result of the modified input data is the same as the original operation result. This is an example in which the data processing of the disturbance data and the inverse transformation processing are unnecessary by using the feature of the remainder calculation. This is because the result of data processing of disturbance data
Xoutput (i) = k (1) * N + k (2) * N-k (3) * N mod N (Formula 42)
However, since it becomes 0 in the first place, the data processing of the disturbance data and the reverse deformation processing are not necessary .

データ処理fが剰余演算の乗算であれば、変形操作hに法Nの整数倍に1を加えたものを使うことができる。例えば、以下のような乗算剰余演算を考える。   If the data processing f is multiplication of a remainder operation, a transformation operation h obtained by adding 1 to an integral multiple of the modulus N can be used. For example, consider the following modular multiplication operation.

Output = Input(1) * Input(2) * Input(3) mod N (式43)Output = Input (1) * Input (2) * Input (3) mod N (Formula 43)
入力Input(i)を以下のように変形する。The input Input (i) is transformed as follows.

InputX(i) = Input(i) * (k(i) * N + 1) (式44)InputX (i) = Input (i) * (k (i) * N + 1) (Formula 44)
そして、変形した入力データを使い、乗算剰余演算を行う。Then, a modular multiplication operation is performed using the transformed input data.

OutputX = InputX(1) * InputX(2) * InputX(3) mod N (式45)
この式は、式44を使うことにより
OutputX = (Input(1) * (k(1)*N + 1)) * (Input(2) + (k(2)*N + 1) * (Input(
3) mod N
= (Input(1) * Input(2) * Input(3)) *
((k(1)*N + 1) * (k(2)*N + 1) * (k(3)*N + 1)) mod N (式46)
と変形できる。そして、剰余演算の特徴である
0 = k * N mod N (式47)
を使うことにより、式46は、
OutputX = (Input(1) * Input(2) * Input(3)) * (1 * 1 * 1) mod N
= Input(1) * Input(2) * Input(3) mod N (式48)
となる。すなわち、変形した入力データの演算結果は、本物の演算結果と同じである。これも、剰余演算の特徴を使うことにより撹乱データのデータ処理と逆変形処理が不要である例である
OutputX = InputX (1) * InputX (2) * InputX (3) mod N (Formula 45)
This equation is obtained by using Equation 44.
OutputX = (Input (1) * (k (1) * N + 1)) * (Input (2) + (k (2) * N + 1) * (Input (
3 ) m od N
= (Input (1) * Input (2) * Input (3)) *
((k (1) * N + 1) * (k (2) * N + 1) * (k (3) * N + 1)) mod N (Equation 46)
And can be transformed. And it is a feature of the remainder operation
0 = k * N mod N (Formula 47)
By using, Equation 46 becomes
OutputX = (Input (1) * Input (2) * Input (3)) * (1 * 1 * 1) mod N
= Input (1) * Input (2) * Input (3) mod N (Formula 48)
It becomes. That is, the operation result of the deformed input data is the same as the real operation result. This is also an example in which the data processing of the disturbance data and the inverse transformation processing are unnecessary by using the feature of the remainder calculation .

また、データ処理fが剰余演算の乗算であれば、変形操作hにある数Xと法Nに対して逆数であるYを使うこともできる。   Further, if the data processing f is multiplication of the remainder operation, the number X in the transformation operation h and Y that is the reciprocal number with respect to the modulus N can be used.

1 = X * Y mod N (式49)
このような数の簡単なものとして、Xが2で、Yが(N+1)/2であるものがある。これは、変形操作としてXを掛けておき、逆変形でXを掛けた回数だけYを掛けることにより、本物の処理結果を求めるものである。例えば、以下のような加減剰余演算を考える。
1 = X * Y mod N (Formula 49)
One such simple number is one where X is 2 and Y is (N + 1) / 2. This is to obtain an actual processing result by multiplying X as a deformation operation and multiplying Y by the number of times X is multiplied by reverse deformation. For example, consider the following addition / subtraction remainder calculation.

Output = Input(1) * Input(2) * Input(3) mod N (式50)
入力Input(i)を以下のように変形する。
Output = Input (1) * Input (2) * Input (3) mod N (Formula 50)
The input Input (i) is transformed as follows.

InputX(i) = Input(i) * X (式51)
そして、変形した入力データを使い、加減剰余演算を行う。
InputX (i) = Input (i) * X (Formula 51)
Then, an addition / subtraction remainder calculation is performed using the transformed input data.

OutputX = InputX(1) * InputX(2) * InputX(3) mod N (式52)OutputX = InputX (1) * InputX (2) * InputX (3) mod N (Formula 52)
そして、逆変形処理gとして、Xを掛けた回数だけYを掛けたものを選ぶと、OutputXに逆変形処理gを操作することにより、正しい結果をえることができる。When the inverse deformation process g is selected by multiplying Y by the number of times multiplied by X, the correct result can be obtained by operating the inverse deformation process g on OutputX.

Output = OutputX * Y * Y * Y mod N
= InputX(1) * InputX(2) * InputX(3) * Y * Y * Y mod N
= Input(1) * X * Input(2) * X * Input(3) * X * Y * Y * Y mod N
= Input(1) * Input(2) * Input(3) * X * X * X* Y * Y * Y mod N
= Input(1) * Input(2) * Input(3) * X * Y * X * Y * X * Y mod N
= Input(1) * Input(2) * Input(3) mod N (式53)
式53では、式49の性質を使った。この例では、撹乱用データのデータ処理は不要であるが、撹乱用データを掛けた回数だけ、法Nでその逆数を逆変形処理で掛ければ、正しい結果を得ることができる
Output = OutputX * Y * Y * Y mod N
= InputX (1) * InputX (2) * InputX (3) * Y * Y * Y mod N
= Input (1) * X * Input (2) * X * Input (3) * X * Y * Y * Y mod N
= Input (1) * Input (2) * Input (3) * X * X * X * Y * Y * Y mod N
= Input (1) * Input (2) * Input (3) * X * Y * X * Y * X * Y mod N
= Input (1) * Input (2) * Input (3) mod N (Formula 53)
In the equation 53, the property of the equation 49 is used. In this example, the data processing of the disturbance data is not necessary, but a correct result can be obtained by multiplying the reciprocal number by the inverse transformation process by the modulus N as many times as the number of times the disturbance data is multiplied .

これまでは、データ処理fがデータ操作である例であったが、テーブルからのデータ取り出し操作を撹乱することも電流波形からデータを推定させないために必要である。テーブルのデータの撹乱とテーブルのアドレスの撹乱に関する実施例について、図33のテーブルからデータを取り出す例を用いて説明する。   So far, the data processing f has been an example of data operation, but disturbing the data extraction operation from the table is also necessary in order not to estimate the data from the current waveform. An embodiment relating to disturbance of table data and disturbance of table address will be described using an example of extracting data from the table of FIG.

図33のテーブルのデータを撹乱用データX1で排他的論理和をとる。ここで撹乱用データとして“9”を選び、テーブルの値と9との排他的論理和を実行する。その結果が図34のテーブルである。次に、テーブルのアドレスを撹乱するために、行番号と撹乱用データX2として選んだ“3”との排他的論理和を実行し、列番号と撹乱用データX3として選んだ“2”との排他的論理和を実行し、テーブルを並び替える。その結果が図35である。元のテーブルである図33のテーブルの1行2列目のデータ3301である“0”は、撹乱用データX1と排他的論理和を実行した結果、図34のテーブルでは“9”(3401)となる。そして、行番号と列番号を撹乱用データX2と撹乱用データX3とそれぞれ排他的論理和を実行した結果、3401は、3501の場所に移る。テーブルからのデータ取り出し操作を撹乱するために、このようなテーブルを作成しておく。   33 is exclusive ORed with the disturbance data X1. Here, “9” is selected as the disturbance data, and the exclusive OR of the table value and 9 is executed. The result is the table of FIG. Next, in order to disturb the address of the table, exclusive OR of the row number and “3” selected as the disturbance data X2 is executed, and the column number and “2” selected as the disturbance data X3 are obtained. Perform exclusive OR and sort the table. The result is shown in FIG. 33, “0”, which is the data 3301 in the first row and the second column of the table of FIG. 33, is “9” (3401) in the table of FIG. 34 as a result of performing exclusive OR with the disturbance data X1. It becomes. As a result of executing exclusive OR of the row number and the column number with the disturbance data X2 and the disturbance data X3, respectively, 3401 moves to a location 3501. Such a table is created in order to disturb the data extraction operation from the table.

アドレス計算までに、すでに、撹乱用データY1とY2でそれぞれ、行番号変数Gyouと列番号変数Retsuが排他的論理和で変形されているとする。すなわち、正しい行番号Gyouと列番号RetsuはY1とY2をGyouとRetsuに排他的論理和を実行しないと得られないとする。それは、以下のような関係である。   It is assumed that the row number variable Gyou and the column number variable Retsu have already been transformed by exclusive OR with the disturbance data Y1 and Y2 until the address calculation. In other words, the correct row number Gyou and column number Retsu cannot be obtained unless Y1 and Y2 are exclusive ORed with Gyou and Retsu. The relationship is as follows.

Gyou = GyouY1 xor Y1 (式54)
Retsu = RetsuY2 xor Y2 (式55)
しかし、この逆変形処理を行って図33のテーブルを使うことは、真のアドレスデータを使うため、電流波形からアドレスデータを推定される可能性がある。そこで、まず、図35のテーブルを作った時に、行番号と列番号を撹乱するために使用した撹乱用データX2と撹乱用データX3を用いる。
Gyou = GyouY1 xor Y1 (Formula 54)
Retsu = RetsuY2 xor Y2 (Formula 55)
However, performing this reverse deformation process and using the table of FIG. 33 uses the true address data, so there is a possibility that the address data is estimated from the current waveform. Therefore, first, the disturbance data X2 and the disturbance data X3 used to disturb the row number and the column number when the table of FIG. 35 is created are used.

GyouY1X2 = GyouY1 xor X2 (式56)
RetsuY1X3 = RetsuY2 xor X3 (式57)
そして、今まで使ってきた撹乱用データの逆変形処理を行う。
GyouY1X2 = GyouY1 xor X2 (Formula 56)
RetsuY1X3 = RetsuY2 xor X3 (Formula 57)
Then, reverse deformation processing of the disturbance data that has been used so far is performed.

GyouX2 = GyouY1X2 xor Y1 (式58)GyouX2 = GyouY1X2 xor Y1 (Formula 58)
RetsuX3 = RetsuY2X3 xor Y2 (式59)RetsuX3 = RetsuY2X3 xor Y2 (Formula 59)
こうすることにより、真の行番号や列番号が使われていないため、電流波形からその値を推定することは困難である。GyouX2とRetsuX3を使って、図35のテーブルTableX1X2X3を参照しDataX1を取る出す。By doing so, since true row numbers and column numbers are not used, it is difficult to estimate the values from the current waveform. Using GyouX2 and RetsuX3, refer to table TableX1X2X3 in FIG.

DataX1 = TableX1X2X3(GyouX2、RetsuX3) (式60)
図35のテーブルはすでに撹乱用データX1で変形されているため、これ以降は、撹乱用データをX1として処理を行う。式56から式60までの処理で真のデータを使用していない
DataX1 = TableX1X2X3 (GyouX2, RetsuX3) (Formula 60)
Since the table of FIG. 35 has already been transformed with the disturbance data X1, processing is performed with the disturbance data as X1 thereafter. True data is not used in the processing from Expression 56 to Expression 60 .

一定の処理ごとに、テーブルのデータの撹乱用データX1や行番号の撹乱用データX2、列番号の撹乱用データX3をランダムに生成し、テーブルを変形しておく。こうすることにより、処理ごとにテーブルが変形されるため、電流波形からデータを推定することは困難である。   For each fixed process, the table data disturbance data X1, the row number disturbance data X2, and the column number disturbance data X3 are randomly generated to deform the table. By doing so, since the table is deformed for each process, it is difficult to estimate data from the current waveform.

以上撹乱用データの種類とデータの変形の方法について説明してきた。次に、その処理手順を示す。図4に基本的な撹乱用データを使った情報隠蔽手順の実施例について示す。  The type of disturbance data and the method of data transformation have been described above. Next, the processing procedure is shown. FIG. 4 shows an embodiment of an information concealment procedure using basic disturbance data.

図4は、基本的な手順である。撹乱用データ生成手段で撹乱用データXiを生成する(401)。この一般的な方法としては、乱数発生器や擬似乱数を使って必要な長さの乱数を生成する方法がある。次に、データ変形処理手段(406)で、入力データD1を撹乱用データXi(405)で変形し、変形データH1(407)を生成する。変形方法は、先に述べたように、排他的論理和や、加減算、乗除算などがある。そして変形データH1を使ってデータ処理を変形データ処理手段(408)で行い、処理済み変形データH2を生成する。一方、撹乱用データXiは入力データと同じデータ処理を撹乱用データ処理手段(403)で行い、処理済みの撹乱用データXo(404)を作成する。そして、撹乱用データXoと処理済み変形データH2を使い、データ逆変形処理手段(410)で真の処理済みデータD2(411)を求める。データ変形処理手段(406)やデータ逆変形処理手段(410)の方法には、すでに説明した、排他的論理和や加減算、乗除算、剰余演算などがある。  FIG. 4 shows the basic procedure. Disturbance data Xi is generated by the disturbance data generating means (401). As a general method, there is a method of generating a random number having a required length using a random number generator or a pseudo-random number. Next, the data transformation processing means (406) transforms the input data D1 with the disturbance data Xi (405) to generate the transformed data H1 (407). As described above, the transformation methods include exclusive OR, addition / subtraction, multiplication / division, and the like. Then, the modified data processing means (408) performs data processing using the modified data H1 to generate processed modified data H2. On the other hand, the disturbance data Xi is subjected to the same data processing as the input data by the disturbance data processing means (403) to create processed disturbance data Xo (404). Then, using the disturbance data Xo and the processed deformation data H2, the data reverse deformation processing means (410) obtains the true processed data D2 (411). The methods of the data transformation processing means (406) and the data inverse transformation processing means (410) include the already described exclusive OR, addition / subtraction, multiplication / division, and remainder calculation.

図5の実施例は、撹乱用データを二つ使った例であり、第1の撹乱用データを使った情報隠蔽処理の中に第2の撹乱用データを使った情報隠蔽処理が含まれている場合である。  The embodiment of FIG. 5 is an example using two pieces of disturbance data, and the information hiding process using the second disturbance data is included in the information hiding process using the first disturbance data. This is the case.
主な流れは、図4の実施例と同じである。第1の撹乱用データで変形された変形データH1(507)をデータ処理し、その処理結果である処理済み変形データH2(509)に第2の撹乱用データX2iを使って第2データ変形処理手段(510)で変形を行い、処理済み変形データH3(511)を作成する。そのデータを第2変形データ処理手段(512)でデータ処理を行い、処理済み変形データH4を生成し、第2の撹乱用データの逆変換を第2データ逆変形処理手段(520)でおこない、処理済み変形データH5(521)を生成する。そして、第1の撹乱用データの逆変換を第1データ逆変形処理手段(514)で行い、真の処理済みデータD2(515)を求める。変形に排他的論理和を使った例は、以下の通りである。The main flow is the same as in the embodiment of FIG. The transformation data H1 (507) transformed by the first disturbance data is processed, and the second transformation data X2i is used as the processed transformation data H2 (509), which is the processing result. Deformation is performed by means (510), and processed deformation data H3 (511) is created. The data is processed by the second modified data processing means (512), the processed modified data H4 is generated, and the inverse transformation of the second disturbance data is performed by the second data inverse modified processing means (520). Processed deformation data H5 (521) is generated. Then, inverse transformation of the first disturbance data is performed by the first data inverse transformation processing means (514) to obtain the true processed data D2 (515). An example of using exclusive OR for transformation is as follows.

H1 = D1 xor X1iH1 = D1 xor X1i
H2 = f1(H1)H2 = f1 (H1)
X1o = f1(X1i)X1o = f1 (X1i)
H31 = H2 xor X2iH31 = H2 xor X2i
H32 = D2 xor X2i (式61)H32 = D2 xor X2i (Formula 61)
H4 = f2(H31、H32)H4 = f2 (H31, H32)
X2o = f2(X2i、X2i)X2o = f2 (X2i, X2i)
H5 = H4 xor X2oH5 = H4 xor X2o
D2 = H5 xor X1oD2 = H5 xor X1o
ここでf1とf2はデータ処理操作である。この例のように、第2のデータ処理f2で、別のデータD2を使う場合で、そのデータD2を第2の撹乱用データで変形して使用する場合に、本実施例の処理手順を使うと有効である。Here, f1 and f2 are data processing operations. As in this example, when another data D2 is used in the second data processing f2, and the data D2 is used after being transformed with the second disturbance data, the processing procedure of this embodiment is used. And effective.

図6の実施例も、撹乱用データを二つ使った例である。図5の実施例との大きな違いは、第1の撹乱用データを使った情報隠蔽処理と第2の撹乱用データを使った情報隠蔽処理がつながっている場合である。そして、第1の撹乱用データによる変換を戻す逆変形処理の前に、第2の撹乱用データで変形しておき、真のデータを使った処理を隠蔽するための手順である。第1の撹乱用データで変形された変形データH1(609)は、第1変形データ処理手段(610)でデータ処理を行い、その処理済み変形データH2(611)を第2変形データ作成手段(612)で第2の撹乱用データを使って変形し、処理済み変形データH3(613)を生成する。そして、第1撹乱用データの逆変換を第1データ逆変形処理手段(605)で行う。その処理結果である処理済み変形データH4(606)を使って第2変形データ処理手段(614)を行い、処理済み変形データH5(615)を生成する。そして、第2データ逆変形処理手段(616)で、逆変換を行い、真の処理済みデータD2(617)を生成する。変形に排他的論理和を使った例は、以下の通りである。  The embodiment of FIG. 6 is also an example using two pieces of disturbance data. A major difference from the embodiment of FIG. 5 is the case where the information concealment process using the first disturbance data and the information concealment process using the second disturbance data are connected. This is a procedure for transforming with the second disturbing data and concealing the process using the true data before the reverse deformation process for returning the conversion by the first disturbing data. The modified data H1 (609) transformed by the first disturbance data is subjected to data processing by the first modified data processing means (610), and the processed transformed data H2 (611) is converted into second modified data creating means ( In step 612), deformation is performed using the second disturbance data, and processed deformation data H3 (613) is generated. Then, inverse transformation of the first disturbance data is performed by the first data inverse transformation processing means (605). Using the processed deformation data H4 (606) that is the processing result, the second deformation data processing means (614) is performed to generate processed deformation data H5 (615). Then, the second data inverse transformation processing means (616) performs inverse transformation to generate true processed data D2 (617). An example of using exclusive OR for transformation is as follows.

H1 = D1 xor X1oH1 = D1 xor X1o
H2 = f1(H1)H2 = f1 (H1)
X1o = f1(X1i)X1o = f1 (X1i)
H3 = H2 xor X2i (式62)H3 = H2 xor X2i (Formula 62)
H4 = H3 xor X1oH4 = H3 xor X1o
H5 = f2(H4)H5 = f2 (H4)
X2o = f2(X2i)X2o = f2 (X2i)
D2 = H5 xor X2iD2 = H5 xor X2i
これは、処理操作が複数あり、撹乱用データを複数使う必要な場合に有効である。This is effective when there are a plurality of processing operations and it is necessary to use a plurality of disturbance data.

図7の実施例は、撹乱用データの面からは、データ処理をあらかじめ計算しておき、処理を効率化するものである。あらかじめ、撹乱用データ処理手段で処理済み撹乱用データXoを生成し(703)、処理済み撹乱用データ記録手段(706)で、記録しておく。処理の中では、データ逆変形処理手段(713)では、記録しておいた処理済み撹乱用データ(714)を読みだし、使用する。これは、同じようなデータ処理を何回も実行する場合には効率の面で有効である。しかし、撹乱用データが何回も使われるため、情報の隠蔽性にとって、図4の実施例のように撹乱用データを毎回変更する方が、有効である。これは、処理速度と情報の隠蔽性のトレードオフから決まる。  In the embodiment of FIG. 7, from the viewpoint of the disturbance data, data processing is calculated in advance to improve the processing efficiency. The processed disturbance data Xo is generated in advance by the disturbance data processing means (703), and recorded by the processed disturbance data recording means (706). In the processing, the data inverse transformation processing means (713) reads the recorded processed disturbance data (714) and uses it. This is effective in terms of efficiency when the same data processing is executed many times. However, since the disturbance data is used many times, it is more effective to change the disturbance data every time as in the embodiment of FIG. This is determined by a trade-off between processing speed and information concealment.

図8の実施例は、第1と第2の撹乱用データの逆変形を統合して行い、その後その結果を使って、データの逆変形を行うものである。第1と第2の撹乱用データは、それぞれ、第1撹乱用データ処理手段(803)と第2撹乱用データ処理手段(807)で処理済み撹乱用データX1oとX2oが作られる。それらのデータをデータ逆変形統合手段で統合し、統合処理済み撹乱用データXoを生成する。そのデータを使い、第1変形データ処理(814)及び第2変形データ処理(818)を処理した結果である処理済み変形データH4(819)の逆変形処理手段(820)を行い、真の処理済みデータD2を生成する。これは、個別に逆変形する場合よりも、処理済み撹乱用データを統合し、そのあと、まとめて変形処理を行う方法である。逆変形処理に処理時間がかかる場合に有効である In the embodiment of FIG. 8, the inverse transformation of the first and second disturbance data is performed in an integrated manner, and thereafter, the result is used to inversely transform the data. As the first and second disturbance data, processed disturbance data X1o and X2o are generated by the first disturbance data processing means (803) and the second disturbance data processing means (807), respectively. These data are integrated by the data reverse transformation integration means, and the integrated disturbance data Xo is generated. Using this data, the inverse transformation processing means (820) of the processed transformation data H4 (819), which is the result of processing the first transformation data processing (814) and the second transformation data processing (818), is performed, and the true processing is performed. Generated data D2. This is a method in which the processed disturbance data is integrated, and then the deformation processing is performed collectively, rather than the case of individually performing reverse deformation. This is effective when the reverse deformation process takes a long time .

次に、対称暗号DES(data encryption standard)を例にした実施例について説明する。本発明は、他の暗号にも使うことができる。暗号については、共立出版株式会社岡本栄司著「暗号理論入門」などに、記載されている。   Next, an embodiment using symmetric encryption DES (data encryption standard) as an example will be described. The present invention can also be used for other ciphers. Cryptography is described in “Introduction to Cryptography” by Eiji Okamoto, Kyoritsu Publishing Co., Ltd.

DESは、64ビットのデータ(平文か暗号文)を56ビットの暗号鍵で、暗号化と復号化を行う。暗号化と復号化で同じ暗号鍵を使用するため、対称暗号と呼ばれている。DESは、トランプをきって、ランダムにするように、平分(暗号化される文)のビットをランダムに入れ替え暗号化する。データの入れ替えは、暗号鍵にしたがって行う。復号化する時は、暗号鍵に従い入れ替えた順と逆に入れ替えを行い、データを元に戻す。DESの処理での入れ替えは、ビット単位と複数ビットまとまった単位での二つの入れ替え方法がある。前者は、転置と呼び、後者は、換字と呼ぶ。   DES encrypts and decrypts 64-bit data (plaintext or ciphertext) with a 56-bit encryption key. Since the same encryption key is used for encryption and decryption, it is called symmetric encryption. DES performs encryption by randomly exchanging bits of plaintext (text to be encrypted) so as to make it random by playing cards. Data exchange is performed according to the encryption key. When decrypting, the data is replaced in the reverse order according to the encryption key, and the data is restored. There are two replacement methods in the DES processing: a bit unit and a unit of a plurality of bits. The former is called transpose and the latter is called substitution.

図9を用いて、DESの暗号化の方法を説明する。変形処理a(901)と変形処理b(904)、逆変形処理(916)は、本発明に関するものであり、DESの本来の暗号処理には関係がない。暗号文は、まず、初期転置(IP:Initisal Permutation)902で転置させられる。これは、初期転置テーブルに従い、ビット単位で、暗号文の64ビットのデータを入れ替える。これ以降、初期転置の逆転置(IP-1)916まで、一組の操作を16段行う。   The DES encryption method will be described with reference to FIG. The deformation process a (901), the deformation process b (904), and the reverse deformation process (916) relate to the present invention and are not related to the original encryption process of DES. The ciphertext is first transposed in an initial transposition (IP) 902. This replaces the 64-bit data of the ciphertext in bit units according to the initial transposition table. Thereafter, a set of operations is performed 16 steps up to the initial transposition (IP-1) 916.

各1段の処理は、前段の結果の前半か後半の32ビットのデータと暗号鍵を入力としてf関数903と呼ばれる処理を行い、その出力を前段の残りの半分のビットを使って排他的論理和909を取る操作を行う。暗号鍵も、入れ替えが行われる。暗号鍵に対して、まず、PC−1というテーブルを使った選択転置PC-1(905)が行われる。その後、PC−2というテーブルを使った選択転置PC−2 (908)を行い、暗号鍵の入れ替えを行う。次の段では、28ビットづつをLSテーブルにしたがって巡回させて使用する。   In each one-stage process, the first half or the latter half of the result of the previous stage and the 32-bit data and the encryption key are input and a process called an f function 903 is performed, and the output is exclusive logic using the remaining half of the previous stage. An operation of taking the sum 909 is performed. The encryption key is also exchanged. First, selective transposition PC-1 (905) using a table called PC-1 is performed on the encryption key. Thereafter, selective transposition PC-2 (908) using a table called PC-2 is performed, and the encryption key is replaced. In the next stage, 28 bits are cycled and used according to the LS table.

本実施例では、IP処理の前に、平文を変形するための変形処理a(901)と暗号鍵を変形するための変形処理b(904)、そして、最期に逆変形する処理(916)を追加する。変形処理a(901)は、平文を変形し、IP処理(902)やf関数(903)の処理で、平文そのものを処理するのではなく、変形した平文を処理することにより、その処理の電流波形から平文のデータを推定できないようにするものである。変形処理b(904)は、PC-1処理(905)やLS処理(907)、PC−2処理(908)、f関数(903)で暗号鍵そのものを処理するのではなく変形した暗号鍵を処理することにより、その処理の電流波形から暗号鍵の推定を困難にするものである。   In the present embodiment, before the IP processing, a transformation process a (901) for transforming plaintext, a transformation process b (904) for transforming the encryption key, and a process (916) for reverse transformation at the end are performed. to add. In the transformation process a (901), the plaintext is transformed and the current of the process is processed by processing the transformed plaintext instead of processing the plaintext itself by the IP processing (902) or the f function (903). The plaintext data cannot be estimated from the waveform. In the transformation process b (904), the PC-1 process (905), the LS process (907), the PC-2 process (908), and the f function (903) do not process the encryption key itself, but the modified encryption key is processed. By processing, it is difficult to estimate the encryption key from the current waveform of the processing.

f関数303の処理を、図10に示す。まず、f関数への入力文を選択的転置行列Eに基づいて、選択的転置を行う(1002)。次に、選択的転置を行った入力データと暗号鍵との排他的論理和をとり(1003)、Sボックスの処理を行い(1004)、P転置処理を行う(1005)。Sボックスの処理は、1003の排他的論理和の処理結果である48ビットから6ビットづつ取り出し、8つのSボックステーブルの行番号と列番号を求め、4ビットのデータを生成する処理である。各Sボックステーブルは、6ビットごとで示されているデータの位置により異なる。P転置処理は、P転置テーブルに従い、32ビットのビット位置を入れ替える操作である。  The processing of the f function 303 is shown in FIG. First, the input sentence to the f function is selectively transposed based on the selective transposition matrix E (1002). Next, an exclusive OR is performed between the input data subjected to the selective transposition and the encryption key (1003), the S box processing is performed (1004), and the P transposition processing is performed (1005). The S box process is a process of taking out 6 bits from 48 bits, which are the processing result of the exclusive OR of 1003, and obtaining the row numbers and column numbers of the 8 S box tables to generate 4-bit data. Each S box table differs depending on the position of the data shown every 6 bits. The P transposition process is an operation of exchanging 32-bit bit positions according to the P transposition table.

変形処理a(901)と変形処理b(902)は基本的に同じ処理である。図11を用いて変形処理aの平文の変形データの作成処理について説明する。撹乱用データX1をランダムに生成する。これは、DESの暗号化(あるいは復号化)処理ごとに乱数発生器か擬似乱数を使って生成する(1102)。毎回、異なった撹乱用データを使用する。次に撹乱用データX1と平文PをXOR(排他的論理和)を実行し、変形平文(変形した平文)PX1を生成する(1103)。DESの場合は、平文は64ビットであるが、生成する乱数は、64ビットでも8ビットでも構わない。しかし、64ビット以下ならば、拡張するようなことを行い、64ビットの撹乱用データX1を生成する必要がある。生成した乱数が8ビットであれば、それを8回繰りかえして64ビットの撹乱用データX1を生成してもよい。ここで、排他的論理和(XOR)を使って変形したため、撹乱用データX1と変形平文PX1をXORすると、平文Pが生成される。  The deformation process a (901) and the deformation process b (902) are basically the same process. With reference to FIG. 11, the plain text deformation data creation process of the deformation process a will be described. Disturbance data X1 is randomly generated. This is generated using a random number generator or a pseudo-random number for each DES encryption (or decryption) process (1102). Use different disturbance data each time. Next, the disturbance data X1 and the plaintext P are subjected to XOR (exclusive OR) to generate a modified plaintext (transformed plaintext) PX1 (1103). In the case of DES, the plain text is 64 bits, but the generated random number may be 64 bits or 8 bits. However, if it is 64 bits or less, it is necessary to perform expansion and generate 64-bit disturbance data X1. If the generated random number is 8 bits, it may be repeated 8 times to generate 64-bit disturbance data X1. Here, since the transformation is performed using exclusive OR (XOR), the plaintext P is generated when the disturbance data X1 and the modified plaintext PX1 are XORed.

変形処理b(904)の暗号鍵の変形データの作成手順を図36に示す通りである。平文と撹乱用データX1の代わりに暗号鍵Kと撹乱用データX2を用いている点が、図11の実施例と異なるだけである。DESでは、暗号鍵は平文と同じ64ビットである。処理で変形された暗号鍵KX2が生成される。  FIG. 36 shows a procedure for creating modified data of the encryption key in the deformation process b (904). 11 is different from the embodiment of FIG. 11 in that the encryption key K and the disturbance data X2 are used instead of the plain text and the disturbance data X1. In DES, the encryption key is the same 64 bits as plain text. A cryptographic key KX2 transformed by the processing is generated.

次に、IP処理(902)について説明する。IP処理は、図37に示すテーブルにしたがって平文64ビットの並びを入れ替えるものである。テーブルに従い、出力の第1ビットは入力の第58ビット、出力の第2ビットは入力の第50ビット、出力の第64ビットは入力の第7ビットと入れ替える。本実施例でのIP処理を、図12を用いて説明する。まず、変形平文PX1をIP処理し、IP処理済み変形平文PX1IPを生成する(1202)。ビットの入れ替えは、図37のテーブルに従う。次に、撹乱用データX1も同じようにIP処理し、IP処理済み撹乱用データX1IPを生成する(1203)。IP処理済み変形平文PX1IPとIP処理済み撹乱用データX1IPとは排他的論理和を取ると、平文をIP処理した結果を生成することができる。これは、IP処理がビットの移動であるため、撹乱用データも変形平文PX1と同じように移動したため、ビットごとに排他的論理和を実行すると真のデータが求まるという関係が維持されているためである。IP処理の下位32ビットが第1段のf関数(903)と第2段の排他的論理和に使われ、上位32ビットは、排他的論理和(909)の入力となる Next, IP processing (902) will be described. In the IP processing, the plaintext 64-bit sequence is switched according to the table shown in FIG. According to the table, the first bit of the output is replaced with the 58th bit of the input, the second bit of the output is replaced with the 50th bit of the input, and the 64th bit of the output is replaced with the seventh bit of the input. The IP processing in this embodiment will be described with reference to FIG. First, the modified plaintext PX1 is IP-processed to generate an IP-processed transformed plaintext PX1IP (1202). Bit replacement follows the table in FIG. Next, the disturbance data X1 is similarly IP-processed to generate IP-processed disturbance data X1IP (1203). If the IP-processed modified plaintext PX1IP and the IP-processed disturbance data X1IP are exclusive-ORed, a result of IP processing of the plaintext can be generated. This is because the IP processing is bit movement, and the disturbance data is also moved in the same way as the modified plaintext PX1, so that the relationship that true data is obtained when exclusive OR is performed for each bit is maintained. It is. The lower 32 bits of the IP processing are used for the first stage f function (903) and the second stage exclusive OR, and the upper 32 bits are the input of the exclusive OR (909) .

IP処理では、変形平文PX1のビットの値は、元の平文のビットの値と異なるため、IP処理の電流波形を見ても、平文のデータを推定することは困難である。“1”のビットの数によって、消費電流は大きくなるが、変形平文での“1”のビットの数は、平文の“1”のビットの数と何ら関係はない。そのため、電流波形の大きさから、平文のデータを推定することは困難である。このように、平文を撹乱用データで変形することにより、処理中の電流波形を観測しても元のデータを推定することが困難にすることができる。   In the IP processing, the value of the bit of the modified plaintext PX1 is different from the value of the original plaintext bit, and it is difficult to estimate the plaintext data even when looking at the current waveform of the IP processing. Although the current consumption increases depending on the number of “1” bits, the number of “1” bits in the modified plaintext has nothing to do with the number of “1” bits in the plaintext. Therefore, it is difficult to estimate plaintext data from the size of the current waveform. In this way, by transforming plaintext with the disturbance data, it is possible to make it difficult to estimate the original data even if the current waveform being processed is observed.

PC-1処理は、IP処理とほとんど同じである。図38のPC-1用の変換テーブルを使い、64ビットの暗号鍵をパリティビットの8ビットを取り除き、56ビットにし、かつビットの順序を入れ替えるものである。図38のテーブルの見方は図37のテーブルの見かたと同じである。PC−1処理済みの変形暗号鍵KX2PC1とPC-1処理済みの撹乱用データX2PC1は、排他的論理和を実行すると、正しいPC-1処理済みの暗号鍵が求まる。   PC-1 processing is almost the same as IP processing. Using the conversion table for PC-1 in FIG. 38, the 64-bit encryption key is made 56 bits by removing 8 bits of parity bits, and the order of bits is changed. The way of viewing the table of FIG. 38 is the same as the way of viewing the table of FIG. When the modified encryption key KX2PC1 processed with PC-1 and the disturbance data X2PC1 processed with PC-1 are subjected to exclusive OR, a correct encryption key processed with PC-1 is obtained.

LS処理は、PC-1処理で生成された58ビットの鍵を右と左に28ビットずつに分け、それぞれLSテーブルにしたがって左に1ビットあるいは2ビットシフトするものである。実施例を図15を用いて説明する。まず、1502で、PC-1処理処理済み変形暗号鍵KX2PC1した結果をLS処理し、PC-1及びLS処理済み変形暗号鍵KX2PC1LSを生成し、1503で、PC-1処理処理済み撹乱用データX2PC1した
結果をLS処理し、PC-1及びLS処理済み撹乱用データX2PC1LSを生成する。LS処理もビット位置の入れ替えであるため、PC-1及びLS処理済み変形暗号鍵KX2PC1LSとPC-1及びLS処理済み撹乱用データX2PC1LSの排他的論理和を実行すると、真のLSを処理した暗号鍵の結果が得られる。LS処理でも、撹乱用データを使ったため、実際に操作されているデータは、真の暗号鍵とは違うため、電流波形を観測しても、暗号鍵の推定は困難である。
In the LS process, the 58-bit key generated in the PC-1 process is divided into 28 bits to the right and left, and each is shifted 1 bit or 2 bits to the left according to the LS table. An embodiment will be described with reference to FIG. First, at 1502, the result of the PC-1 processed modified encryption key KX2PC1 is LS processed to generate PC-1 and LS processed modified encryption key KX2PC1LS. At 1503, the PC-1 processed processed encryption data X2PC1 The result is subjected to LS processing to generate PC-1 and LS processed disturbance data X2PC1LS. Since the LS process is also a bit position exchange, if the exclusive OR of the PC-1 and LS processed modified encryption key KX2PC1LS and the PC-1 and LS processed disturbance data X2PC1LS is executed, the encryption that processed the true LS The key result is obtained. In the LS processing, since the disturbance data is used, the actually operated data is different from the true encryption key, and therefore it is difficult to estimate the encryption key even if the current waveform is observed.

PC-2処理は、LSの処理結果の56ビットをPC-2テーブルにしたがって、48ビットに縮約型転置する。1402で、PC-1及びLS処理済み変形暗号鍵KX2PC1LSをPC-2処理し、PC-1及びLS、PC-2処理済み変形暗号鍵KX2PC1LSPC2を生成する。1403で、PC-1及びLS処理済み撹乱用データX2PC1LSをPC-2処理し、PC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2を生成する。基本的には、テーブルを使った転置であるため、PC-1処理と基本的に同じである。   In the PC-2 processing, 56 bits of the LS processing result are reduced and transposed to 48 bits according to the PC-2 table. In 1402, the PC-1 and LS processed modified encryption key KX2PC1LS are subjected to PC-2 processing to generate PC-1 and LS, PC-2 processed modified encryption key KX2PC1LSPC2. In 1403, the PC-1 and LS processed disturbance data X2PC1LS are subjected to PC-2 processing to generate PC-1 and LS, PC-2 processed disturbance data X2PC1LSPC2. Since it is basically transposition using a table, it is basically the same as PC-1 processing.

次に、f関数903の処理について説明する。f関数は、図10に示すように、選択的転置E処理(1002)、暗号鍵と選択的転置の実行結果の排他的論理和(1003)、Sボックス処理(1004)、P転置処理(1005)からなる。   Next, processing of the f function 903 will be described. As shown in FIG. 10, the f function includes a selective transposition E process (1002), an exclusive OR of the encryption key and the selective transposition execution result (1003), an S box process (1004), and a P transposition process (1005). ).

選択的転置E処理について図16を用いて説明する。選択的転置Eは、IP処理と同じように図28の転置テーブルを使って、ビットの並びを変更するものである。1602で、IP処理済み変形平文PXIPを選択的転置E処理し、IP処理及びE転置処理済み変形平文PXIPEを生成する。そして、1603でIP処理済み撹乱用データXIPを選択的転置E処理し、IP処理及びE転置処理済み撹乱用データXIPEを生成する。IP処理やPC-1処理と同じように、IP処理及びE転置処理済み変形平文PXIPEとIP処理及びE転置処理済み撹乱用データXIPEを排他的論理和をとれば、正しいIP処理及びE転置処理済み平文が求まる。また、転置Eテーブルを使ってビットに入れかを行う際も、ビットの値は、変形されているビットの値であるので、その処理の電流波形を見ても真のデータを推定することは困難である。   The selective transposition E process will be described with reference to FIG. Selective transposition E is to change the order of bits using the transposition table of FIG. At 1602, the IP processed modified plaintext PXIP is selectively transposed E to generate IP processed and E transposed modified plaintext PXIPE. In step 1603, the IP-processed disturbance data XIP is selectively transposed E to generate IP-processed and E-transposed-processed disturbance data XIPE. As in the case of IP processing and PC-1 processing, if the modified plaintext PXIPE after IP processing and E transposition processing and the disturbance data XIPE after IP processing and E transposition processing are XORed, correct IP processing and E transposition processing are performed. Finished plaintext. In addition, when performing transposition E table, the value of the bit is the value of the bit that has been transformed, so it is not possible to estimate the true data even by looking at the current waveform of the process. Have difficulty.

次に、f関数での2番目の処理である暗号鍵と選択的転置の実行結果の排他的論理和の処理を行う。この処理について、図17を用いて説明する。1702では、平文から生成したIP処理及びE転置処理済み変形平文PXIPEと、暗号鍵から生成したPC-1及びLS、PC-2処理済み変形暗号鍵KX2PC1LSPC2とをXORし、Sボックス処理の入力となる48ビットのSボックス入力データSinputXを作成する。次に1703では、平文用の撹乱用データから生成したIP処理及びE転置処理済み撹乱用データXIPEと、暗号鍵用の撹乱用データから生成したPC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2とをXORし、Sボックス入力データSinputX用の撹乱データであるSボックス入力データ撹乱用データXSinputを生成する。排他的論理和の性質から、Sボックス入力データ撹乱用データXSinputは、二つの撹乱用データ(PC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2と、PC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2)をXORすることにより生成できる。これを簡単な例で示す。ここ、平文をPと鍵をK、その変形平をPX1、変形鍵をKX2とする。それらの関係は、式63と式64である。X1とX2は、平文と鍵の撹乱用データである。   Next, an exclusive OR process of the encryption key and the result of the selective transposition, which is the second process in the f function, is performed. This process will be described with reference to FIG. In 1702, XOR of the plain text PXIPE after IP processing and E transposition processing generated from the plain text and the PC-1 and LS, PC-2 processed modified cipher key KX2PC1LSPC2 generated from the encryption key, and the input of the S box processing 48-bit S box input data SinputX is created. Next, in 1703, the IP processing and E transposition processed disturbance data XIPE generated from the plaintext disturbance data, and the PC-1 and LS generated from the encryption key disturbance data and the PC-2 processed disturbance XOR the data X2PC1LSPC2 to generate S box input data disturbance data XSinput, which is disturbance data for the S box input data SinputX. Due to the nature of exclusive OR, S box input data disturbance data XSinput is composed of two disturbance data (PC-1 and LS, PC-2 processed disturbance data X2PC1LSPC2, PC-1 and LS, PC-2 It can be generated by XORing the processed disturbance data X2PC1LSPC2). This is illustrated by a simple example. Here, the plaintext is P and the key is K, the modified plane is PX1, and the modified key is KX2. Their relationship is Equation 63 and Equation 64. X1 and X2 are plaintext and key disturbance data.

PX1 = P xor X1 (式63)PX1 = P xor X1 (Formula 63)
KX2 = K xor X2 (式64)KX2 = K xor X2 (Formula 64)
そうすると、PとKの排他的論理和を実行した結果をZとすると、PX1とPX2の排他的論理和を実行した結果Z1とZの関係は、以下のようになる。Then, if the result of executing the exclusive OR of P and K is Z, the relationship between the results of executing the exclusive OR of PX1 and PX2 Z1 and Z is as follows.

Z = P xor K (式65)Z = P xor K (Formula 65)
Z1 = PX1 xor KX2Z1 = PX1 xor KX2
= (P xor X1) xor (K xor X2)   = (P xor X1) xor (K xor X2)
= P xor X1 xor K xro X2   = P xor X1 xor K xro X2
= (P xor K) xor (X1 xor X2)   = (P xor K) xor (X1 xor X2)
= Z xor (X1 xor X2) (式66)   = Z xor (X1 xor X2) (Formula 66)
すなわち、Z1を真のデータに戻すための撹乱用データとしてPとKの撹乱用データを排他的論理和を使えばよいことが分かる。暗号鍵と選択的転置の実行結果の排他的論理和の処理では、Sボックス入力データSinputXの撹乱用データとして、平文用の撹乱用データから生成したIP処理及びE転置処理済み撹乱用データXIPEと、暗号鍵用の撹乱用データから生成したPC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2とをXORして生成したSボックス入力データ撹乱用データXSinputを使えばよいことが分かる。That is, it can be understood that it is sufficient to use exclusive OR of P and K disturbance data as disturbance data for returning Z1 to true data. In the exclusive OR processing of the encryption key and the selective transposition execution result, as the disturbance data of the S box input data SinputX, the IP data generated from the plaintext disturbance data and the E transposed disturbance data XIPE It can be seen that the S box input data disturbance data XSinput generated by XORing the PC-1 and LS generated from the encryption key disturbance data and the PC-2 processed disturbance data X2PC1LSPC2 may be used.

次に、Sボックスの処理について図18を用いて説明する。Sボックス入力データSinputXから6ビットずつ取り出し、8つのSボックスについて処理を行う。DESで使われている1番目のSボックスを、図25で示す。8つのSボックスは形式は同じであるが、それぞれフィールドのデータが異なる。それぞれのSボックスの処理では、まず、Sボックス入力データSinputの上位i番目の6ビットのサブデータSubSinputX(i)を取り出す(1805)。前もって作成しておいたSボックスを変形した変形Sボックステーブルのアドレス撹乱用データXsa(i)とSubSinputX(i)をXORし、SubSinputXXsa(i)を生成する(1806)。そのSubSinputXsa(i)をSボックス入力データ撹乱用データXSinputの上位i番目の6ビットとXORし、SubSinputXsa(i)を生成する(1807)。SubSinputXsa(i)は、i番目のSボックスを取り出すための本物のアドレスデータに対して、アドレス撹乱用データXsa(i)が排他的論理和された値である。SubSinputX(i)とXSinput(i)を排他的論理和(XOR)すると、それは、真のデータに戻るのであるので、XSinput(i)と排他的論理和する前に、SubSinputX(i)とXsa(i)の排他的論理和を行い、その後で、XSinput(i)を排他的論理和(XOR)を実行する。こうすることにより、本物のデータの処理を行う必要がなくなり、その電流波形からデータを推定することが困難になっている。次に、SubSinputXsa(i)を使って、変形Sボックステーブルのアドレスを計算する(1808)。本来のSボックスのテーブルを参照するためのアドレスが変形されているため、テーブルをあらかじめ変形しておく必要がある。計算したアドレスを元に、変形SボックステーブルS(i)からSボックス出力データSoutputX3(i)を取り出す(1809)。そして、同時にSボックスの出力データSoutputX3(i)用の撹乱用データX3(i)を取り出す(1810)。8つのSボックスを処理し、 SoutputX3(i)とX3(i)をiを1から8までのデータをそれぞれ連結することによって、SoutputX3とX3を生成する。これ以降は、処理データは、SoutputX3となり、撹乱用データはX3となる。  Next, the processing of the S box will be described with reference to FIG. Six bits are extracted from the S box input data SinputX, and processing is performed for eight S boxes. FIG. 25 shows the first S box used in DES. The eight S boxes have the same format, but the field data is different. In each S box process, first, the upper i-th 6-bit sub-data SubSinputX (i) of the S box input data Sinput is extracted (1805). XOR is performed on the address disturbance data Xsa (i) and SubSinputX (i) in the modified S box table obtained by modifying the previously created S box to generate SubSinputXXsa (i) (1806). The SubSinputXsa (i) is XORed with the upper i-th 6 bits of the S box input data disturbance data XSinput to generate SubSinputXsa (i) (1807). SubSinputXsa (i) is a value obtained by exclusive-ORing address disturbance data Xsa (i) with real address data for extracting the i-th S box. When XORing SubSinputX (i) and XSinput (i), it returns to the true data, so before XORing with XSinput (i), SubSinputX (i) and Xsa ( Perform exclusive OR of i), and then execute exclusive OR (XOR) on XSinput (i). By doing so, it is not necessary to process real data, and it is difficult to estimate data from the current waveform. Next, the address of the modified S box table is calculated using SubSinputXsa (i) (1808). Since the address for referring to the original S box table is modified, the table needs to be modified in advance. Based on the calculated address, S box output data SoutputX3 (i) is extracted from the modified S box table S (i) (1809). At the same time, the disturbance data X3 (i) for the output data SoutputX3 (i) of the S box is extracted (1810). Process 8 S-boxes and generate SoutputX3 and X3 by concatenating SoutputX3 (i) and X3 (i) with i from 1 to 8, respectively. After this, the processing data is SoutputX3 and the disturbance data is X3.

次に、変形Sボックステーブルの生成方法について図23と図24を用いて説明する。ここのSボックスで、S(i)ボックス用のアドレス撹乱用データXsa(i)とデータ撹乱用データX3(i)を作成する(2306)。Xsa(i)は6ビットであり、X3(i)は4ビットである。撹乱用データX3は4ビットずつ作成したX3(i)を8個集めた32ビットのデータである。次に、変形S(i)ボックステーブル作成ルーチンを呼びだす(2307)。i番目の変形Sボックステーブル作成ルーチンの処理を図24で説明する。kは行番を指定し、lは列番号を指定する。k行l列の処理は2408から2413である。1番目のSボックスのテーブルは、図25に示す通りである。まず、i番目のオリジナルのSボックスの行番号k列番号lのデータdを取り出す(2408)。そして、そのデータdと撹乱用データX3(i)を排他的論理和を取り、それをd2とする(2409)。これは、撹乱用データを“7”とすると、元のSボックスのデータ2504に対して、その結果は2604になる。これをすべてのフィールドに行うと、図26のようになる。図26のテーブルは、図25の1番目のSボックスのデータに対して、撹乱用データを“7”として排他的論理和を取ったものである。  Next, a method for generating the modified S box table will be described with reference to FIGS. In this S box, S (i) box address disturbance data Xsa (i) and data disturbance data X3 (i) are created (2306). Xsa (i) is 6 bits and X3 (i) is 4 bits. The disturbance data X3 is 32-bit data obtained by collecting 8 pieces of X3 (i) created every 4 bits. Next, a modified S (i) box table creation routine is called (2307). The processing of the i-th modified S box table creation routine will be described with reference to FIG. k designates a row number, and l designates a column number. The processing of k rows and l columns is 2408 to 2413. The table of the first S box is as shown in FIG. First, the data d of the row number k and column number 1 of the i-th original S box is taken out (2408). Then, the data d and the disturbance data X3 (i) are exclusive-ORed to obtain d2 (2409). If the disturbance data is “7”, the result is 2604 with respect to the original S box data 2504. When this is performed for all fields, the result is as shown in FIG. The table in FIG. 26 is obtained by exclusive-ORing the disturbance data as “7” with respect to the data in the first S box in FIG.

次に、アドレスの撹乱を行う。まず、Xsa1をXsa(i)の上位1ビットと下位1ビットから作った2ビットとし、Xsa2を Xsa(i)の上位2ビットから5ビットから作った4ビットのデータとする。これは、Sボックスのアドレスの計算方法に由来している。そして、図26の行番号と列番号をそれぞれkとlとすると、それぞれにXsa1とXsa2を排他的論理和を行う(2412)。新しくできた行番号と列番号をk2とl2とすると、i番目の変形SボックステーブルS(i)のk2行l2列にデータd2を格納する(2413)。この処理の例を図27に示す。図27は、図26の行と列に対して撹乱用データとして“2”と“9”を選んで作成したものである。わかりやすいように、行と列のデータの位置はそのままにして行と列の番号だけを変更している。図25で、3行1列のデータ12(2504)は、図27では、1行8列に移り、値が11に変形されている。この例では、データの撹乱用データは“7”であり、アドレス用の撹乱データは行が“2”であり、列が“9”である。このようにして8つのSボックスを変形する。本実施例では、この処理は、DESの最初に行っておく。変形したSボックステーブルは、DESの16段で使用する

Next, the address is disturbed. First, let Xsa1 be 2 bits made from the upper 1 bit and the lower 1 bit of Xsa (i), and Xsa2 be 4 bits of data made from the upper 2 bits of Xsa (i). This is derived from the method for calculating the address of the S box. Then, assuming that the row number and the column number in FIG. 26 are k and l, respectively, Xsa1 and Xsa2 are exclusive-ORed (2412). If the newly created row numbers and column numbers are k2 and l2, the data d2 is stored in the k2 row l2 column of the i-th modified S box table S (i) (2413). An example of this processing is shown in FIG. FIG. 27 is created by selecting “2” and “9” as disturbance data for the rows and columns of FIG. To make it easier to understand, only the row and column numbers are changed while the row and column data positions remain unchanged. In FIG. 25, the data 12 (2504) in 3 rows and 1 column is moved to 1 row and 8 columns in FIG. In this example, the data disturbance data is “7”, the address disturbance data has a row of “2”, and a column of “9”. In this way, the eight S boxes are deformed. In this embodiment, this processing is performed at the beginning of DES. The modified S box table is used in 16 stages of DES .

Sボックスの処理が終了すると、処理データは、32ビットのSoutputX3となり、撹乱用データは32ビットのX3となる。これが、f関数の最後の処理である転置P処理(1005)の入力となる。転置P処理を図19を用いて説明する。Sボックスの出力であるSinputX3を転置Pし、SinputX3Pを生成する(1902)。SinputX3の撹乱用データX3を転置Pし、X3Pを生成する(1903)。転地Pに使用するテーブルは図29の通りである。このテーブルの使い方もIP処理のテーブルと同じである。   When the processing of the S box is completed, the processing data becomes 32-bit SoutputX3, and the disturbance data becomes 32-bit X3. This is an input of the transposition P process (1005) which is the last process of the f function. The transposition P process will be described with reference to FIG. SinputX3 that is the output of the S box is transposed P to generate SinputX3P (1902). The perturbation data X3 of SinputX3 is transposed P to generate X3P (1903). The table used for the turnover P is as shown in FIG. The usage of this table is the same as the IP processing table.

f関数の処理が終わると、転置P処理と前段の結果のXORを行う(909とか914)である。これは、まず、Sボックスの結果を転置PしたSinputX3Pと前段の結果をXORする(2002)。そして、X3Pと前段の撹乱用データXをXORする(2003)。このXORの処理は、選択的転置E処理結果と暗号鍵のXOR処理(1701)と同じである。   When the processing of the f function is completed, transposition P processing and XOR of the result of the previous stage are performed (909 or 914). First, SinputX3P obtained by transposing the result of the S box is XORed with the result of the previous stage (2002). X3P and the previous disturbance data X are XORed (2003). This XOR processing is the same as the XOR processing (1701) of the selective transposition E processing result and the encryption key.

DESでは、最後にIP-1処理(915)を行う。この処理を図21に示す。IP-1処理は、IP処理と似たようなビットの並びの入れ替え処理であり、IPテーブルの代わりにIP-1テーブルを使用する(2102)。これまでの処理結果をIP-1処理し、同様に撹乱用データXをIP-1処理する(2103)。   In DES, IP-1 processing (915) is finally performed. This process is shown in FIG. The IP-1 process is a process of exchanging bit sequences similar to the IP process, and uses the IP-1 table instead of the IP table (2102). The processing result so far is IP-1 processed, and similarly, the disturbance data X is IP-1 processed (2103).

最後に、正しい処理結果に戻すために、逆変形処理を行う(916)。逆変形処理を図22に示す。IP-1処理結果をIP-1処理した撹乱用データXでXORすることにより、正しい結果を求める。ここで、初めて、変形されていない正しい処理結果が得られる。   Finally, in order to return to the correct processing result, reverse deformation processing is performed (916). The reverse deformation process is shown in FIG. The correct result is obtained by XORing the IP-1 processing result with the disturbance data X subjected to the IP-1 processing. Here, for the first time, a correct processing result that is not deformed is obtained.

これまで処理されるデータの隠蔽について述べてきたが、撹乱用データも隠蔽する必要がある場合がある。基本的考え方は、撹乱用データを撹乱用の撹乱用データXRと排他的論理和を取り、変形することである。ただし、XRは、固定にしておき、あらかじめ、ビット位置の入れ替えなどを計算し逆変形のためのXRoを求めておく。そして、撹乱用データが必要になったときに、XRoを使って、元の撹乱用データを求めることにより、撹乱用データの変形と逆変形の実施と効率化を図る。まず、暗号鍵用の撹乱用データを例にして説明する。図30の処理は、暗号鍵用の撹乱用データを撹乱用の撹乱用データXRで排他的論理和をとる変形操作である。変形処理b(3601)で撹乱用データX2を生成した後に、図30の撹乱用データの変形処理を行う。暗号鍵用の撹乱用データX2はPC―1処理やLS処理、PC-2処理を受ける。これらは、あらかじめ、決まったビットの位置の入れ替えであるので、前もって決まっている値XRに対して、PC-2処理まで実行したときの撹乱用データXRoを求めておき記録しておく(3102から3105)。PC-2処理した後に、1403で生成したPC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2に記録しておいた撹乱用データXRoをXORして(3202)、本来のPC-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2を求めることができる。このようにすることにより、撹乱用データも隠蔽することができる。ここで、撹乱用の撹乱用データXRとその処理済撹乱h尿データXRoは、同じデータを使ってもよい。   Although the concealment of data to be processed has been described so far, it may be necessary to conceal the disturbance data. The basic idea is that the disturbance data is exclusive-ORed with the disturbance data XR for disturbance and transformed. However, XR is fixed, and XRo for reverse deformation is obtained in advance by calculating the replacement of bit positions and the like. Then, when the disturbance data is required, the original disturbance data is obtained using XRo, so that the deformation and reverse deformation of the disturbance data are performed and the efficiency is improved. First, description will be made by taking the disturbance data for the encryption key as an example. The process of FIG. 30 is a transformation operation for exclusive ORing the disturbance data for the encryption key with the disturbance data XR for disturbance. After the disturbance data X2 is generated in the deformation process b (3601), the deformation process of the disturbance data in FIG. 30 is performed. The disturbance data X2 for the encryption key undergoes PC-1 processing, LS processing, and PC-2 processing. Since these are replacements of predetermined bit positions in advance, the disturbance data XRo when the processing up to the PC-2 processing is executed is obtained and recorded with respect to the predetermined value XR (from 3102). 3105). After PC-2 processing, XOR the disturbance data XRo recorded in PC-1 and LS generated in 1403 and PC-2 processed disturbance data X2PC1LSPC2 (3202), and the original PC-1 and LS and PC-2 processed disturbance data X2PC1LSPC2 can be obtained. By doing so, the disturbance data can also be concealed. Here, the disturbance data XR for disturbance and the processed disturbance h urine data XRo may be the same data.

DESでの実施例は、暗号化であるが、DESのアルゴリズムは、復号化でもほとんど同じであるため、本実施例はほとんど変更しないで適用できる。また、DES以外の暗号アルゴリズムも、転置処理や換字処理、剰余演算を多く使っているため、本発明を適用し、データを変形し、電流波形から本来のデータを推定することを困難にすることができる。   Although the embodiment in DES is encryption, the DES algorithm is almost the same in decryption, and therefore, this embodiment can be applied with almost no change. In addition, since cryptographic algorithms other than DES also use a lot of transposition processing, substitution processing, and remainder operation, it is difficult to apply the present invention to transform the data and estimate the original data from the current waveform. Can do.

ICカードのハードウェア構成。IC card hardware configuration. ICカード用チップ内のハードウェア構成。Hardware configuration in the IC card chip. 消費電流の波形。Current consumption waveform. 一つの撹乱用データを使ったデータ変形の手順。Data transformation procedure using one disturbance data. 入れ子で二つの撹乱用データを使ったデータ変形の手順。Nested data transformation procedure using two disturbance data. 連続で二つの撹乱用データを使ったデータ変形の手順。Data transformation procedure using two disturbance data in succession. 撹乱用データのデータ処理をあらかじめ計算しておくデータ変形の手順。A data transformation procedure in which the data processing of disturbance data is calculated in advance. 二つの撹乱用データの逆変形を統合したデータ変形の手順。A data transformation procedure integrating the inverse transformation of two disturbance data. DESの全体処理の流れ。DES overall process flow. DESのf関数の処理の流れ。Flow of processing of f function of DES. 変形処理a。Deformation process a. IP処理。IP processing. PC-1処理。PC-1 processing. PC-2処理。PC-2 processing. LS処理。LS processing. 選択的転置E処理。Selective transposition E processing. 選択的転置E処理結果と暗号鍵のXOR処理。XOR processing of selective transposition E processing result and encryption key. Sボックス処理。S box processing. 転置P処理。Transposition P process. 転置P処理と前段の結果のXOR処理。Transposition P processing and XOR processing of the previous result. IP-1処理。IP-1 processing. 逆変形処理。Reverse deformation process. 変形Sボックスのテーブルの作成。Creation of table of modified S box. i番目の変形Sボックステーブル作成ルーチン。i-th modified S box table creation routine. 1番目のSボックステーブル。The first S box table. 1番目のSボックステーブルのデータを変形したテーブル。A table obtained by modifying the data of the first S box table. 1番目のSボックステーブルの配置を変形したテーブル。A table obtained by modifying the arrangement of the first S box table. 選択的転置Eテーブル。Selective transpose E table. 転置Pテーブル。Transposed P table. 撹乱用データの暗号化処理。Encryption processing of disturbance data. 撹乱用データの暗号化用データの変形計算処理。Deformation calculation processing of encryption data for disturbance data. 撹乱用データの復号化処理Decoding processing for disturbance data オリジナルテーブルの例。Example of original table. 図33の内容を変形したテーブル。The table which deform | transformed the content of FIG. 図34のテーブルの配置を変形したテーブル。The table which changed arrangement | positioning of the table of FIG. 変形処理b。Deformation process b. IP転置テーブル。IP transposition table. PC-1選択的転置テーブル。PC-1 selective transposition table.

Claims (6)

データを演算する演算装置と、A computing device for computing data;
データおよびプログラムを記憶する記憶装置と、A storage device for storing data and programs;
上記演算装置が上記記憶装置にアクセスするためのデータバスとを有し、The arithmetic unit has a data bus for accessing the storage device,
上記演算装置が、The arithmetic unit is
第1攪乱用データを生成する攪乱用データ生成処理と、A disturbance data generation process for generating the first disturbance data;
第2攪乱用データを生成する攪乱用データ生成処理と、A disturbance data generation process for generating the second disturbance data;
入力データを上記第1攪乱用データを用いて暗号化し変形データを出力する第1データ変形処理と、A first data transformation process for encrypting input data using the first disturbance data and outputting modified data;
上記変形データに所定の処理である第1処理を行い、処理結果である第1処理済み変形データを出力する第1変形データ処理と、A first modified data process for performing a first process, which is a predetermined process, on the modified data and outputting first processed modified data as a processing result;
上記第1撹乱用データに上記第1処理を行い、処理結果である第1処理済み撹乱用データを出力する第1撹乱用データ処理と、A first disturbance data process for performing the first process on the first disturbance data and outputting first processed disturbance data as a processing result;
上記第1処理済み変形データを上記第2攪乱用データを用いて更に暗号化し第2処理済み変形データを出力する第2データ変形処理と、A second data modification process for further encrypting the first processed modified data using the second disturbance data and outputting second processed modified data;
上記第1処理済み攪乱用データを用いて、上記第2処理済み変形データを復号化し処理結果である第1処理済み変形データを出力する第1データ逆変形処理と、A first data inverse deformation process for decoding the second processed deformation data and outputting a first processed deformation data as a processing result using the first processed disturbance data;
上記第1処理済み変形データに所定の処理である第2処理を行い、処理結果である第2処理済み変形データを出力する第2変形データ処理と、Performing a second process, which is a predetermined process, on the first processed modified data, and outputting a second processed modified data as a processing result;
上記第2撹乱用データに上記第2処理を行い、処理結果である第2処理済み撹乱用データを出力する第2撹乱用データ処理と、A second disturbance data process for performing the second process on the second disturbance data and outputting the second processed disturbance data as a processing result;
上記第2処理済み攪乱用データを用いて、上記第2処理済み変形データをさらに復号化し処理結果である処理済みデータを出力する第2データ逆変形処理と、Using the second processed disturbance data, further decoding the second processed modified data and outputting processed data as a processing result;
を行うことを特徴とする情報処理装置。An information processing apparatus characterized by performing
請求項1に記載の情報処理装置において、The information processing apparatus according to claim 1,
上記第1および第2攪乱用データ生成処理において、上記第1及び第2撹乱用データとして乱数を使用することを特徴とする情報処理装置。In the first and second disturbance data generation processing, a random number is used as the first and second disturbance data.
請求項1に記載の情報処理装置において、The information processing apparatus according to claim 1,
上記第1及び第2データ変形処理は、攪乱用データとの排他的論理和演算を行う処理であり、The first and second data transformation processes are processes for performing an exclusive OR operation with the disturbance data,
上記第1及び第2データ逆変形処理は、上記処理済み攪乱用データとの排他的論理和演算を行う処理であることを特徴とする情報処理装置。The information processing apparatus according to claim 1, wherein the first and second data inverse transformation processes are processes for performing an exclusive OR operation with the processed disturbance data.
請求項1に記載の情報処理装置において、The information processing apparatus according to claim 1,
上記第1及び第2データ変形処理は、上記攪乱用データとの加減算を行う処理であり、The first and second data transformation processes are processes for performing addition / subtraction with the disturbance data,
上記第1及び第2データ逆変形処理は、上記処理済み攪乱用データとの加減算を行う処理であることを特徴とする情報処理装置。The information processing apparatus according to claim 1, wherein the first and second data inverse transformation processes are processes for performing addition and subtraction with the processed disturbance data.
請求項1に記載の情報処理装置において、
上記第1及び第2データ変形処理は、上記攪乱用データとの乗除演算を行う処理であり、
上記第1及び第2データ逆変形処理は、上記処理済み攪乱用データとの乗除演算の結果を上記処理済データとして出力する処理であることを特徴とする情報処理装置
The information processing apparatus according to claim 1,
The first and second data transformation processes are processes for performing multiplication and division operations with the disturbance data.
The information processing apparatus according to claim 1, wherein the first and second data inverse transformation processes are processes for outputting a result of a multiplication / division operation with the processed disturbance data as the processed data .
請求項1に記載の情報処理装置において、The information processing apparatus according to claim 1,
上記第1および第2データ変形処理は、攪乱用データとの排他的論理和演算を行う処理であり、The first and second data transformation processes are processes for performing an exclusive OR operation with the disturbance data,
上記第1および第2処理は、転置処理もしくは換字処理であり、The first and second processes are transposition processes or substitution processes,
上記第1および第2データ逆変形処理は、上記処理済み攪乱用データとの排他的論理和演算を行う処理であることを特徴とする情報処理装置。The information processing apparatus according to claim 1, wherein the first and second data inverse transformation processes are processes for performing an exclusive OR operation with the processed disturbance data.
JP2003320599A 2003-09-12 2003-09-12 Information processing equipment, tamper resistant processing equipment Expired - Fee Related JP4003723B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003320599A JP4003723B2 (en) 2003-09-12 2003-09-12 Information processing equipment, tamper resistant processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003320599A JP4003723B2 (en) 2003-09-12 2003-09-12 Information processing equipment, tamper resistant processing equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35415698A Division JP4317607B2 (en) 1998-12-14 1998-12-14 Information processing equipment, tamper resistant processing equipment

Publications (2)

Publication Number Publication Date
JP2004086917A JP2004086917A (en) 2004-03-18
JP4003723B2 true JP4003723B2 (en) 2007-11-07

Family

ID=32064529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320599A Expired - Fee Related JP4003723B2 (en) 2003-09-12 2003-09-12 Information processing equipment, tamper resistant processing equipment

Country Status (1)

Country Link
JP (1) JP4003723B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962165B2 (en) * 2007-06-22 2012-06-27 大日本印刷株式会社 Cryptographic processing apparatus, cryptographic processing program, and cryptographic processing method

Also Published As

Publication number Publication date
JP2004086917A (en) 2004-03-18

Similar Documents

Publication Publication Date Title
JP4317607B2 (en) Information processing equipment, tamper resistant processing equipment
KR100693239B1 (en) Information processing apparatus and ic card
JP4905000B2 (en) Cryptographic processing apparatus, cryptographic processing method, and computer program
CN101006677B (en) Method and device for carrying out a cryptographic calculation
JP3904432B2 (en) Information processing device
US6408075B1 (en) Information processing equipment and IC card
JP5242560B2 (en) ENCRYPTION DEVICE, DECRYPTION DEVICE, ENCRYPTION METHOD, AND INTEGRATED CIRCUIT
JP4668985B2 (en) How to protect cryptographic assemblies by homographic masking
JP4199937B2 (en) Anti-tamper encryption method
JP2007195132A (en) Encryption processing apparatus
US8321691B2 (en) EMA protection of a calculation by an electronic circuit
JP2008233683A (en) Encryption processing apparatus and program
Fan et al. Lightweight implementation of Hummingbird cryptographic algorithm on 4-bit microcontrollers
EP1244077B1 (en) Tamper resistant device
CN100393029C (en) Method for countermeasure in an electronic component using a secret key algorithm
JP4153665B2 (en) Method for protecting one or more electronic devices using the same secret key encryption algorithm, use of the method and electronic device
JP2004126841A (en) Method for mounting program
JP4003723B2 (en) Information processing equipment, tamper resistant processing equipment
JP2007174024A (en) Encryption processing apparatus
KR101203474B1 (en) Process of security of a unit electronic unit with cryptoprocessor
JP2004078976A (en) Information processor and tamper resistant processor
JP3945497B2 (en) Information processing device, IC card
JP4634788B2 (en) Cryptographic operation circuit, information processing apparatus and IC card having the cryptographic operation circuit
JP2006136032A (en) Information processor
JP2010271363A (en) Montgomery multiplication circuit, rsa encryption circuit, and ic card

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees