JP4003665B2

JP4003665B2 - Electro-optical device, driving method of electro-optical device, and electronic apparatus

Info

Publication number: JP4003665B2
Application number: JP2003051129A
Authority: JP
Inventors: 克則山崎
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-27
Filing date: 2003-02-27
Publication date: 2007-11-07
Anticipated expiration: 2023-02-27
Also published as: JP2004258486A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、表示ムラ補正のモード選択に関する。
【０００２】
【従来の技術】
例えば、特許文献１〜４には、走査電極と信号電極との間のクロストークに起因した表示ムラ（表示画面の階調特性の崩れ）を補正する技術が開示されている。電気光学装置が備える補正回路を動作させることにより、表示ムラが解消でき、高表示品質化を図れる反面、補正回路を動作させた分だけ、消費電力が増大するという不都合がある。
【０００３】
【特許文献１】
特開平７−６４５１９号公報
【特許文献２】
特開平７−２８１１５１号公報
【特許文献３】
特開平８−１１０７６５号公報
【特許文献４】
特開平１０−３９８４０号公報。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、状況に応じたレベルで補正機能を動作させることで、電気光学装置としての性能の最適化を図ることである。
【０００５】
また、本発明の別の目的は、表示品質の向上と消費電力の低減との最適化を図ることである。
【０００６】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、複数の走査線と、複数のデータ線と、各々が前記走査線と前記データ線との交差に対応して設けられた複数の画素を有する表示部と、前記走査線に走査信号を出力することにより、データの書込対象となる前記画素に対応する前記走査線を選択する走査線駆動回路と、前記走査線駆動回路と協働するとともに、前記書込対象となる前記画素に対応する前記データ線にデータ信号を出力するデータ線駆動回路と、前記表示部の表示ムラを補正する補正回路と、前記補正回路を制御することにより、前記表示ムラの補正を行う第１のモード、または、前記第１のモードよりも補正のレベルが低い第２のモードを選択するモード選択回路とを有し、前記補正回路は、前記走査線の電圧変動を検出する検出回路と、当該検出回路から出力された電圧の変動分を前記走査信号に重畳させる補償回路とを備え、前記モード選択回路は、前記第２のモード時の選択時において、前記補正回路の一部の機能を停止させることを特徴とする電気光学装置を提供する。
【０００７】
また、本発明の電気光学装置の他の態様は、複数の走査線と、複数のデータ線と、各々が前記走査線と前記データ線との交差に対応して設けられた複数の画素を有する表示部と、前記走査線に走査信号を出力することにより、データの書込対象となる前記画素に対応する前記走査線を選択する走査線駆動回路と、前記走査線駆動回路と協働するとともに、前記書込対象となる前記画素に対応する前記データ線にデータ信号を出力するデータ線駆動回路と、前記表示部の表示ムラを補正する補正回路と、前記補正回路を制御することにより、前記表示ムラの補正を行う第１のモード、又は前記補正回路を停止させる第２のモードを選択するモード選択回路とを有し、前記補正回路は、前記走査線の電圧変動を検出する検出回路と、当該検出回路から出力された電圧の変動分を前記走査信号に重畳させる補償回路とを備えることを特徴とする。
【０００８】
また、第１の発明において、モード選択回路は、表示部に光を照射するバックライトの輝度に応じて、モードの選択を行ってもよい。この場合、モード選択回路は、バックライトの発光を行う透過表示時には、第１のモードを選択し、バックライトの発光を停止する反射表示時には、第２のモードを選択することが好ましい。また、モード選択回路は、表示部に表示する表示対象に応じて、モードの選択を行ってもよい。さらに、モード選択回路は、電気光学装置に対する電力供給の状況に応じて、モードの選択を行ってもよい。
【０００９】
第２の発明は、上記第１の発明に係る構成を有する電気光学装置を実装した電子機器を提供する。
【００１０】
第３の発明は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられた表示部を有する電気光学装置の駆動方法を提供する。この駆動方法は、第１のモードまたは第２のモードを選択する第１のステップと、前記第１のモードが選択された場合、前記走査線の電圧変動を検出し、検出された電圧の変動分を前記走査信号に重畳させて前記表示部の表示ムラ補正を行いながら、前記表示部の表示制御を行う第２のステップと、前記第２のモードが選択された場合、前記表示ムラ補正を行う補正回路の一部の機能を停止させて、前記第１のモード時に行われる前記表示ムラ補正よりも低いレベルで前記表示部の表示制御を行う第３のステップとを有する。
【００１１】
本発明の電気光学装置の駆動方法の他の態様は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられた表示部を有する電気光学装置の駆動方法において、第１のモードまたは第２のモードを選択する第１のステップと、前記第１のモードが選択された場合、前記走査線の電圧変動を検出し、検出された電圧の変動分を前記走査信号に重畳させて前記表示部の表示ムラ補正を行いながら、前記表示部の表示制御を行う第２のステップと、前記第２のモードが選択された場合、前記第１のモード時に行われる前記表示ムラ補正を行う補正回路を停止させる第３のステップとを有することを特徴とする。
【００１２】
また、第３の発明の第１のステップにおいて、表示部に光を照射するバックライトの輝度に応じて、モードの選択を行ってもよい。この場合、バックライトの発光を行う透過表示時には、第１のモードを選択し、バックライトの発光を停止する反射表示時には、第２のモードを選択することが好ましい。また、第１のステップにおいて、表示部に表示する表示対象に応じて、モードの選択を行ってもよい。さらに、第１のステップにおいて、電気光学装置に対する電力供給の状況に応じて、モードの選択を行ってもよい。
【００１３】
【発明の実施の形態】
（第１の実施形態）
図１は、第１の実施形態に係る電気光学装置のブロック構成図である。表示部１は、スイッチング素子によって液晶の駆動を行うアクティブマトリクス型のパネルであり、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。この表示部１には、水平方向に延在する走査線群Ｙ1〜Ｙnと、垂直方向に延在するデータ線群Ｘ1〜Ｘmとが設けられている。走査線Ｙ1〜Ｙnおよびデータ線Ｘ1〜Ｘmは互いに交差しており、それぞれの交差に対応して画素２が配置されている。なお、画像の最小表示単位である１つの画素２をＲ（赤）、Ｇ（緑）、Ｂ（青）の３ドットで構成してもよい。
【００１４】
図２は、画素２の等価回路図である。１つの画素２は、直列に接続されたＴＦＤ２０と液晶容量２１とを有する。ＴＦＤ２０は、二端子型スイッチング素子の一つであって、非線形な電流−電圧特性を有する。すなわち、電圧（絶対値｜Ｖ｜）が零付近では電流が殆ど流れないが、これが閾値電圧｜Ｖth｜を超えると、その増加とともに電流が急激に流れる。ＴＦＤ２０の一端は、走査線Ｙ（ＹはＹ1〜Ｙnのいずれかを指す）に相当する走査電極２２に接続されている。液晶容量２１は、データ線Ｘ（ＸはＸ1〜Ｘmのいずれかを指す）に相当する信号電極２３とＴＦＤ２０の他端との間に設けられている。電気光学素子である液晶素子は、液晶容量２１を構成する一対の電極と、これらの電極間に挟持された液晶層とによって構成される。走査信号とデータ信号とが電圧レベルで画素２に供給されると、ＴＦＤ２０がオンしていることを前提として、液晶容量２１が充放電される。そして、液晶容量２１の電極間に生じた電位差によって、液晶層の透過率（または反射率）が設定され、これに応じた階調表示が行われる。なお、同図では、ＴＦＤ２０が走査電極２２側に設けられ、液晶容量２１が信号電極２３側に設けられているが、両者を逆の接続関係にしてもよい。
【００１５】
表示部１には、走査線駆動回路３による選択対象とならないダミー走査線ＹＤが、最下の走査線Ｙnと隣接した位置に設けられている。このダミー走査線ＹＤは、走査線Ｙ1〜Ｙnと平行に延在し、かつ、データ線Ｘ1〜Ｘm（信号電極２３）と交差している。ダミー走査線ＹＤは、走査電極２２と同様に形成された電極である。
【００１６】
制御回路５は、極性指示信号ＰＯＬや階調規定信号ＧＣＰ等を含む各種の制御信号を出力することにより、走査線駆動回路３とデータ線駆動回路４とを同期制御する。ここで、極性指示信号ＰＯＬは、液晶の交流駆動を行うべく、画素２に対するデータの書き込み極性を規定する信号であり、１水平走査期間の最初に出力されるラッチパルスＬＰと同期して、所定の期間毎にレベルが反転する。また、階調規定信号ＧＣＰは、階調を規定する信号であり、それぞれの階調を規定する所定の時間幅毎に立ち上がる。制御回路５による同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して、表示部１の表示制御を行う。
【００１７】
電圧生成回路６は、６値の固定電圧±Ｖsig，±Ｖhld，±Ｖselを生成する。正負の信号電圧±Ｖsigはデータ線駆動回路４に出力され、正負の保持電圧±Ｖhldは走査線駆動回路３に出力される。また、正負の選択電圧±Ｖsel（｜Ｖsel｜＞｜Ｖhld｜）は補正回路７に出力される。そして、補正回路７において適宜補正された正負の選択電圧±Ｖsel'が走査線駆動回路３に供給される。なお、電圧極性は、基準電圧Ｖssを基準として定められ、これよりも高電圧側を正極とし、これよりも低電圧側を負極とする。
【００１８】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ1〜Ｙnに走査信号を出力することによって、走査線Ｙ1〜Ｙnを順番に選択していく。このような線順次走査により、１垂直走査期間において、所定の走査方向に（一般的には最上から最下に向かって）、１水平ライン分の画素群に相当する画素行がデータの書込対象として順番に選択されていく。ここで、走査信号の電圧レベルとしては、正負の選択電圧±Ｖsel'および正負の保持電圧±Ｖhldがあり、極性指示信号ＰＯＬに基づいてその極性が決定される。ある選択すべき走査線Ｙに関して、一方の極性の選択電圧（例えば＋Ｖsel'）が印加され、その選択後には、先の選択電圧と同極性の保持電圧（例えば＋Ｖhld）が印加される。走査線Ｙ1〜Ｙnに印加する電圧極性は１フレーム（１Ｆ）毎に反転する。また、フリッカの低減等を図るべく、奇数番目の走査線Ｙと偶数番目の走査線Ｙとでは逆極性の電圧が印加される。
【００１９】
データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されており、走査線駆動回路３と協働して、書込対象となる画素行に供給すべきデータを電圧レベルでデータ線Ｘ1〜Ｘmに出力する。データ線駆動回路４は、１水平走査期間において、今回データを書き込む画素行に対するデータの一斉出力と、次の水平走査期間で書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある水平走査期間において、データ線Ｘ1〜Ｘmの本数に相当するｍ個のデータが順次ラッチされる。そして、次の水平走査期間において、ラッチされたｍ個のデータは、それぞれのデータ線Ｘ1〜Ｘmに対して一斉に出力される。データ線Ｘ1〜Ｘmに出力されるデータ信号の電圧レベルとしては、正負の信号電圧±Ｖsigがある。信号電圧±Ｖsigのうち、どちらがオン電圧（液晶を駆動させる電圧）になるかは、走査線Ｙに印加される選択電圧±Ｖsel'の極性に依存しており、これと逆極性の方がオン電圧となる。例えば、正の選択電圧＋Ｖsel'が印加されている場合、負の信号電圧−Ｖsigがオン電圧となり、正の信号電圧＋Ｖsigはオフ電圧（液晶を駆動させない電圧）となる。
【００２０】
モード選択回路８は、補正回路７を制御することにより、表示ムラの補正を行う第１のモード、または、第１のモードよりも補正のレベルが低い第２のモードのいずれかを選択的に設定する。本実施形態において、第１のモードでは補正回路７が動作し、第２のモードでは補正回路７が停止する。この補正モードの選択は、表示品質の向上と消費電力の低減との最適化を図るために行われ、例えば、下記の手法（１）〜（３）のいずれかを用いることができる。モード選択回路８は、補正モードを指示するモード信号ＭＯＤＥを補正回路７に出力する。このモード信号ＭＯＤＥがＬレベル（低レベル）の場合は第１のモードが指定され、これがＨレベル（高レベル）の場合は第２のモードが指定される。
【００２１】
（１）バックライトの輝度に応じた選択
一般に、表示コントラストが低くなるほど発生する表示ムラの程度が軽くなる傾向がある。この点に着目して、表示部１に光を照射するバックライトの輝度に応じて、補正モードの選択を行う。例えば、バックライトが発光する透過表示時には、補正回路７を動作させる第１のモードを選択し（ＭＯＤＥ＝Ｌレベル）、高コントラスト時に顕在化する表示ムラの低減を図る。これに対して、バックライトの発光を停止する反射表示時には、高画質化よりも低消費電力化の方を重視して、補正回路７を停止させる第２のモードを選択する（ＭＯＤＥ＝Ｈレベル）。反射表示時は表示コントラストが低下するため、補正回路７を停止しても、透過表示時ほど表示部１の表示ムラが顕在化しにくい。この場合、モード選択回路８は、バックライトのオン・オフを示す信号に基づいて、補正モードの選択を行う。
【００２２】
（２）表示対象に応じた選択
一般に、境界が明確な表示対象ほど表示ムラが発生しやすい。この点に着目して、表示部１に表示すべき表示対象に応じて、補正モードの選択を行う。例えば、境界がはっきりした文字や矩形枠状のウインドを表示する場合は、補正回路７を動作させる第１のモードを選択し、表示ムラの低減を図る。これに対して、文字等ほど境界がはっきりしないことが多いイメージ（写真や動画等）を表示する場合は、補正回路７を停止させる第２のモードを選択し、低消費電力化の方を優先する。この場合、モード選択回路８は、電気光学装置に入力されるデータがイメージデータであるか否かを示す外部信号等に基づいて、補正モードの選択を行う。
【００２３】
（３）電力供給の状況（使用状況）に応じた選択
例えば、コンセントによる屋内使用のように、電気光学装置に対して電力を十分に供給し得る使用状況では、補正回路７を動作させる第１のモードを選択する。これに対して、バッテリーを用いた屋外使用のように、電力供給に時間的な制限がある使用状況では、補正回路７を停止させる第２のモードを選択し、消費電力の低減を図る。この場合、モード選択回路８は、バッテリー使用の有無、或いは、ユーザによる補正モード切替スイッチの操作等に基づいて、補正モードの選択を行う。
【００２４】
補正回路７は、走査線Ｙ1〜Ｙnとデータ線Ｘ1〜Ｘmとの間のクロストークに起因して発生する表示ムラを補正する。図３は、本実施形態に係る補正回路７の回路図である。この補正回路７は、回路要素ＡＭＰ，Ｒ３で構成された前段の反転増幅回路と、回路要素Ｃ１，Ｃ２，Ｒ１，Ｒ２で構成された後段の補償回路とを主体とし、モード信号ＭＯＤＥによって導通制御されるスイッチＳＷ１〜ＳＷ４を付加した構成となっている。反転モード信号/ＭＯＤＥは、モード信号ＭＯＤＥのレベルを反転した信号である。したがって、モード信号ＭＯＤＥがＬレベルの場合には、スイッチＳＷ４のみがオンし、それ以外のスイッチＳＷ１，ＳＷ２，ＳＷ３はオフする。一方、モード信号ＭＯＤＥがＨレベルの場合には、スイッチＳＷ４のみがオフし、それ以外はオンする。
【００２５】
前段の反転増幅回路に関して、演算増幅器ＡＭＰの反転入力端には、ダミー走査線ＹＤの一端が接続されている。また、非反転入力端には、基準電圧Ｖss（例えば接地電圧）が印加されているとともに、出力端は、並列に設けられたキャパシタＣ１，Ｃ２の一方の電極に共通接続されている。そして、出力端と反転入力端との間には抵抗Ｒ３が接続されている。この抵抗Ｒ３は、走査線Ｙ1〜Ｙnの抵抗成分に近い抵抗値に設定されている。また、演算増幅器ＡＭＰの電源供給系にはスイッチＳＷ３，ＳＷ４が設けられており、モード信号ＭＯＤＥに応じて、いずれかのスイッチＳＷ３，ＳＷ４が択一的にオンする。なお、演算増幅器ＡＭＰによる電圧ホロワ回路は必ずしも必要なく、抵抗Ｒ３の他端を演算増幅器ＡＭＰの出力として、キャパシタＣ１，Ｃ２の一方の電極に供給してもよい。
【００２６】
後段の補償回路は、正の選択電圧＋Ｖselを補償する正極補償系と、これと並列に設けられ、負の選択電圧−Ｖselを補償する負極補償系とを有する。正極補償系は、回路要素Ｃ１，Ｒ１，ＳＷ１によって構成されている。電圧生成回路６からの正の選択電圧＋Ｖselが供給される入力端は、抵抗Ｒ１の一端と、この抵抗Ｒ１に並列接続されたスイッチＳＷ１の一端とに共通接続されている。また、抵抗Ｒ１の他端およびスイッチＳＷ１の他端は、キャパシタＣ１の他方の電極と、正の選択電圧＋Ｖsel'を出力する出力端とに共通接続されている。一方、負極補償系は、回路要素Ｃ２，Ｒ２，ＳＷ２によって構成されている。この補償系も、正極補償系と同様の回路構成を有し、入力端に供給された負の選択電圧−Ｖselに基づいて、出力端より負の選択電圧−Ｖsel'を出力する。
【００２７】
モード信号ＭＯＤＥがＬレベルの場合（第１のモード時）、スイッチＳＷ４がオン、スイッチＳＷ３がオフする。したがって、演算増幅器ＡＭＰには、電源電圧Ｖdd（Ｖdd＞Ｖss）と基準電圧Ｖssとが供給され、演算増幅器ＡＭＰが動作する。また、スイッチＳＷ１，ＳＷ２がオフするため、選択電圧±Ｖselが入力される入力端および選択電圧±Ｖsel'が出力される出力端は、抵抗Ｒ１（またはＲ２）を介して接続される。この場合、演算増幅器ＡＭＰの反転入力端と非反転入力端とがイマジナリーショートされているため、ダミー走査線ＹＤの一端の電圧（演算増幅器ＡＭＰの反転入力電圧に相当）を基準電圧Ｖssに維持するような電圧が演算増幅器ＡＭＰより出力される。したがって、演算増幅器ＡＭＰの出力電圧は、クロストークに起因したダミー走査線ＹＤの電圧変動とは反対方向に変動することになる。データ線Ｘ1〜Ｘmからのクロストークに起因して、ダミー走査線ＹＤおよび抵抗Ｒ３に電流Ｉxが流れると、抵抗Ｒ３における電圧降下が生じる。この電圧降下電圧、すなわち、演算増幅器ＡＭＰの出力電圧に変動が生じた場合、キャパシタＣ１，Ｃ２の容量結合により、クロストークを打ち消す方向に±Ｖselが増減される。その結果、補正回路７より、クロストークをキャンセルする波形を有する選択電圧±Ｖsel'が出力される。
【００２８】
一方、モード信号ＭＯＤＥがＨレベルの場合（第２のモード時）、スイッチＳＷ３がオン、スイッチＳＷ４がオフする。したがって、演算増幅器ＡＭＰに対する電源電圧Ｖddの供給されないので、演算増幅器ＡＭＰが停止する。また、スイッチＳＷ１，ＳＷ２がオンするため、選択電圧±Ｖselが入力される入力端および選択電圧±Ｖsel'が出力される出力端は、抵抗Ｒ１（またはＲ２）を介することなく直接接続される。この場合、クロストークの有無に関係なく、選択電圧±Ｖsel'として±Ｖselが固定的に出力される。
【００２９】
図４は、線順次走査における駆動制御のタイミングチャートである。一例として、反射表示または透過表示に応じてモード選択を行うケースについて説明する。反射表示が行われるタイミングｔ2以前は、モード信号ＭＯＤＥがＨレベルであるから、第２のモードに設定される。したがって、補正回路７が停止するため、走査線駆動回路３には、補正回路７からの選択電圧±Ｖsel'として±Ｖsel（一定値）がそのまま供給される。
【００３０】
まず、１水平走査期間に相当する最初の選択期間ｔ0〜ｔ1において、走査線駆動回路３は、走査線Ｙ1〜Ｙnのうち、最上の走査線Ｙ1に正の選択電圧＋Ｖselを印加する。これにより、データの書込対象として、走査線Ｙ1に対応する最上の画素行が選択される。この画素行の選択と同期して、データ線駆動回路４は、データ線Ｘ1〜Ｘmのそれぞれに対して、信号電圧±Ｖsigを切替タイミングｔonで切り替えながら印加する。この切り替えタイミングｔonは、選択期間ｔ0〜ｔ1の範囲内で可変に設定され、これにより、データの書込対象となる画素２の表示階調が一義的に特定される。例えば、最左のデータ線Ｘ1に対する印加電圧は、交差（Ｘ1，Ｙ1）に対応する画素２の表示階調に応じた切替タイミングｔonで、正の信号電圧＋Ｖsig（オフ電圧）から負の信号電圧−Ｖsig（オン電圧）に切り替えられる。これにより、選択期間ｔ0〜ｔ1において、正の信号電圧＋Ｖsigが印加されるオフ時間ｔ0〜ｔonと、負の信号電圧−Ｖsigが印加されるオン時間ｔon〜ｔ1とが存在し得る。
【００３１】
画素２の表示階調は、選択期間ｔ0〜ｔ1に占めるオン電圧の時間密度（すなわちオン・デューティ比）に依存している。一例として、ノーマリホワイトモードで駆動する液晶に関する階調表示方法について説明する。まず、選択期間ｔ0〜ｔ1の全域に亘ってオフ電圧＋Ｖsigを印加する場合（オン・デューティ比＝０）、液晶電圧Ｖlcdが電圧Ｖw（＝｜Ｖsel−Ｖsig｜−｜Ｖth｜）相当になるまで、ＴＦＤ２０がオンして、液晶容量２０に電荷が蓄積される。しかしながら、Ｖlcd＝Ｖwの場合には、液晶層が駆動する閾電圧Ｖthを超えないので、白表示となる。一方、選択期間ｔ0〜ｔ1の一部でオン電圧−Ｖsigを印加した場合（オン・デューティ比≠０）、白表示時よりも多くの電荷が液晶容量２０に蓄積され、液晶電圧Ｖlcdが閾電圧Ｖthを超える。これにより、液晶層が駆動して中間調（グレー）が表示される。そして、オン・デューティ比の増大に伴い、表示が黒に近づいていく。このようなパルス幅変調によって、画素２の階調表示が行われる。
【００３２】
タイミングｔ1に到達して最上の走査線Ｙ1の選択が終了すると、それ以降、走査線駆動回路３は、この走査線Ｙ1に正の保持電圧＋Ｖhldを印加する。タイミングｔ1以後では、最上の画素行における電位差Ｖxyが｜Ｖhld±Ｖsig｜となるが、いずれもＴＦＤ２０の閾値電圧Ｖthよりも低く設定されているため、ＴＦＤ２０がオフする。したがって、最上の画素行における液晶容量２１は、タイミングｔ2で走査線Ｙ1に選択電圧−Ｖselが印加されるまで、蓄積された電荷を保持する。
【００３３】
最上の走査線Ｙ1の選択終了と同期して、次の走査線Ｙ2の選択が開始され、これに対応する画素行へのデータ書き込みが行われる。このデータ書き込みプロセスも、上述した走査線Ｙ1のケースと基本的に同様である。ただし、フリッカの低減等を図るべく、最上の走査線Ｙ1とは逆極性の電圧−Ｖsel，−Ｖhldが用いられる。したがって、オン電圧およびオフ電圧の関係も逆転し、負の信号電圧−Ｖsigがオフ電圧、正の信号電圧＋Ｖsigがオン電圧となる。これ以降、最下の走査線Ｙnの選択が終了するタイミングｔ2に到達するまで、電圧極性を反転させながら、それぞれの画素行に対するデータ書き込みが線順次走査的に実行されていく。なお、タイミングｔ2より開始される次のフレームでは、先のフレームとは逆極性の電圧によって、データの書き込みが行われる。
【００３４】
図４（ａ）は、第２のモード時に走査線Ｙ1上に出現する電圧波形を示す拡大図である。補正回路７を停止させる第２のモード時には、データ線Ｘ1〜Ｘmとの間のクロストークに起因して、走査線Ｙ1の電圧（特に問題となるのは±Ｖsel）が変動する。図５は、表示部１の等価回路図である。走査線Ｙには抵抗成分Ｒが存在し、この抵抗成分Ｒは、図２に示した走査電極２２の内部抵抗、走査線駆動回路３の出力抵抗、走査線駆動回路３と走査電極２２との間の配線抵抗等を合計したものである。データ線Ｘと走査線Ｙとの交差部分には、図２に示した液晶容量２１以外に容量成分Ｃも存在する。これにより、微分回路が形成されるため、データ線Ｘの電圧が矩形状に変化すると、その変化タイミングにおいて微分波状のノイズが走査線Ｙの電圧に重畳される。図４（ａ）のケースにおいて、データ線Ｘ1の電圧が＋Ｖsigから−Ｖsigに立ち下がる切替タイミングｔonで走査線Ｙ1に微分波状のノイズが乗るため、走査線Ｙ1の電圧も＋Ｖselから一時的に立ち下がる。図４（ｂ）は、交差（Ｘ1，Ｙ1）に対応する画素２に関する電位差Ｖxyの波形を示す拡大図である。切替タイミングｔonにおける｜Ｖsel−Ｖsig｜から｜Ｖsel＋Ｖsig｜への立ち上がり波形は、立ち下がりノイズの影響によって鈍る。立ち上がりが鈍った分だけ、上述したオン・デューティ比が実質的に低下し、実際の階調値が理想的な階調値とずれてしまう。このような局所的な階調ずれによって、表示部１において表示ムラが生じる。しかしながら、反射表示時は表示コントラストが低いので、表示ムラが生じても視覚的に認識されにくい。そのため、補正回路７の停止による低電力消費化を優先しても、表示品質上の問題は生じにくい。
【００３５】
つぎに、透過表示が行われるタイミングｔ2以後は、モード信号ＭＯＤＥがＬレベルであるから、第１のモードに設定される。したがって、補正回路７が動作し、走査線駆動回路３には、クロストークに起因したノイズをキャンセルするような波形を有する選択電圧±Ｖsel'が供給される。まず、最初の選択期間ｔ2〜ｔ3において、走査線駆動回路３は、最上の走査線Ｙ1に負の選択電圧−Ｖselを印加し、これに対応する画素行を選択する。この画素行の選択と同期して、データ線駆動回路４は、表示すべき階調に応じたオン・デューティ比で、それぞれのデータ線Ｘ1〜Ｘmに印加する信号電圧±Ｖsigを切り替える。これ以降、電圧極性を反転させながら、書込対象となる画素行へのデータ書き込みが線順次走査的に行われていく。
【００３６】
走査線駆動回路３による選択対象とならないダミー走査線ＹＤも、他の走査線Ｙ1〜Ｙnと同様に、データ線Ｘ1〜Ｘmとのクロストークの影響を受ける。このダミー走査線ＹＤの電圧は、常時、基準電圧Ｖssに保持される方向に保たれている。なぜなら、図３に示した演算増幅器ＡＭＰにおいて、ダミー走査線ＹＤの一端に接続された非反転入力端と、基準電圧Ｖssが印加された反転入力端とがイマジナリ−ショートされているからである。演算増幅器ＡＭＰは、その反転入力電圧に応じて変動する出力電圧Ｖampを抵抗Ｒ３を介してダミー走査線ＹＤに印加することにより、ダミー走査線ＹＤの一端の電圧を基準電圧Ｖssに維持するように機能する。
【００３７】
また、補正回路７における後段の補償回路は、演算増幅器ＡＭＰから出力された電圧Ｖampの変動分を±Ｖselに重畳させる。これにより、クロストークによる微分波状のノイズとは逆方向の成分が±Ｖselに重畳される。補正回路７は、重畳した電圧波形を有する選択電圧±Ｖsel'を走査線駆動回路３に出力するとともに、走査線駆動回路３は、この選択電圧±Ｖsel'を選択対象となる走査線Ｙに印加する。その結果、走査線駆動回路３によって選択された走査線Ｙ上において、微分波状のノイズがキャンセルされ、この走査線Ｙ上の電圧変動が抑制される（ほぼ±Ｖselに保たれる）。
【００３８】
図４（ｃ）は、第１のモード時に走査線Ｙ1上に出現する電圧波形を示す拡大図である。データ線Ｘ1の電圧が切替タイミングｔon'で−Ｖsigから＋Ｖsigに立ち上がると、データ線Ｘ1と走査線Ｙ1との間の容量結合によって、走査線Ｙ1の電圧に微分波状に立ち上がるノイズが作用しようとする。しかしながら、走査線駆動回路３は、微分波状に立ち下がる波形を一部に有する選択電圧−Ｖsel'を走査線Ｙ1に印加している。したがって、走査線Ｙ1上において、選択電圧−Ｖsel'の立ち上がり波形が立ち下がりノイズと相殺されて、結果的に、走査線Ｙ1の電圧波形が−Ｖselにほぼ保たれる。図４（ｄ）は、交差（Ｘ1，Ｙ1）に対応する画素２に関する電位差Ｖxyの波形を示す拡大図である。ノイズをキャンセルすることにより、切替タイミングｔon'における｜Ｖsel−Ｖsig｜から｜Ｖsel＋Ｖsig｜への立ち下がりは、波形が鈍ることなくほぼステップ的に変化する。したがって、クロストークに起因したオン・デューティ比の実質的な低下が緩和されるので、表示部１の表示ムラが解消される。このように、表示コントラストが高い透過表示時は、表示ムラが視覚的に認識されやすいので、低消費電力化よりも高表示品質化の方を優先すべく、補正回路７を動作させる。
【００３９】
このように、本実施形態では、モード選択回路８の制御下において補正回路７を動作または停止させる。高表示品質化を優先すべき状況では、補正回路７を動作させることにより、クロストークの影響による表示ムラを解消し、表示品質の向上を図る。これに対して、低消費電力化を優先すべき状況では、補正回路７を停止させる。このように、状況に応じて補正モードを切り替えることにより、表示品質の向上と消費電力の低減との最適化を図ることが可能となる。その結果、様々な状況下において、電気光学装置としての性能の最適化を図ることが可能となる。
【００４０】
なお、本実施形態では、オフ時間経過後にオン時間を設定する「右寄せ駆動」を例に説明したが、後述する各実施形態を含めて、オン時間後にオフ時間を設定する「左寄せ駆動」を用いてもよい。
【００４１】
（第２の実施形態）
図６は、第２の実施形態に係る補正回路７の回路図である。本実施形態では、状況に応じて、補正機能の一部を停止させる。すなわち、第１のモード時には（ＭＯＤＥ＝Ｌレベル）、補正回路７におけるすべての機能を動作させ、第２のモード時には（ＭＯＤＥ＝Ｈレベル）、補正回路７における一部の機能を停止させる。これにより、第１のモードでは、高度な補正が行われ、第２のモードでは、第１のモードよりも補正のレベルが低い簡易な補正が行われる。
【００４２】
同図に示した補正回路７が、図３に示した補正回路７と相違する点は２つある。第１は、スイッチＳＷ１〜ＳＷ４をなくし、その代わりに、演算増幅器ＡＭＰの出力端と、キャパシタＣ１，Ｃ２の一方の電極との間に、モード信号ＭＯＤＥによって導通制御されるスイッチＳＷ５を追加した点である。第２に、このスイッチＳＷ５と並列に重み付け回路７０を追加した点である。それ以外については図３と同様なので、同一の符号を付して、ここでの説明を省略する。また、電気光学装置のブロックについては、図１の構成と同様である。
【００４３】
高度な補正が行われる第１のモード時（ＭＯＤＥ＝Ｌレベル）には、スイッチＳＷ５がオフする。したがって、演算増幅器ＡＭＰの出力電圧Ｖampは、重み付け回路７０を介して、それぞれのキャパシタＣ１，Ｃ２の一方の電極に印加される。重み付け回路７０は、カウンタ７１、デコーダ７２およびバッファ７３によって構成されている。カウンタ７１には、制御回路５より階調規定信号ＧＣＰとラッチパルスＬＰとが入力されている。カウンタ７１は、階調規定信号ＧＣＰの立ち上がり回数をカウントするとともに、このカウント値ＫをラッチパルスＬＰと同期してリセットする。これにより、階調規定信号ＧＣＰの今回の立ち上がりが、どの階調に関するものなのかがカウント値Ｋより特定される。カウント値Ｋは、後段のデコーダ７２に対して出力される。
【００４４】
デコーダ７２は、直列接続された複数の抵抗を含んでおり、それぞれの抵抗は、オン電圧・オフ電圧の切替タイミングとノイズ特性とに応じて適切に設定されている。演算増幅器ＡＭＰからの出力電圧Ｖampは、デコーダ７２において抵抗分割された上で、バッファ７３を介して、重み付け電圧Ｖamp'として出力される。この重み付け電圧Ｖamp'は、カウント値Ｋに応じて可変的かつ段階的な値を有する。ノーマリホワイトモードで駆動する液晶が用いられる場合、カウント値Ｋが０の場合（完全な黒表示時）、重み付け電圧Ｖamp'は演算増幅器ＡＭＰの出力電圧Ｖampそのものである。そして、カウント値Ｋの増加に伴い（白表示に近づくにつれて）、重み付け電圧Ｖamp'の値は段階的に低下する。キャパシタＣ１，Ｃ２の一方の電極には、バッファ７３を経た重み付け電圧Ｖamp'が印加される。これにより、補正回路７より出力される選択電圧±Ｖsel'は、重み付け回路７０における抵抗分割に応じて、その増減が重み付けされることになる。この増減量は、完全な黒表示時が最も大きく、白表示に近づくにつれて小さくなる。
【００４５】
このような重み付けを行う理由は、表示すべき階調に応じた補償量でクロストークをキャンセルするためである。一般に、液晶容量２１の容量成分（比誘電率）は、表示すべき階調（換言すれば液晶への印加電圧）に応じて変化する。また、階調に応じて画素行の容量成分が変化する関係上、走査線Ｙの電圧に重畳されるノイズも表示によって変化する。ノーマリホワイトモードで駆動する液晶の場合、白表示を行うオフ電圧の印加時よりも、黒表示を行うオン電圧の印加時の方が比誘電率が大きくなるため、黒表示に近づくにつれて走査線Ｙ上のノイズが増大する。そこで、演算増幅器ＡＭＰからの出力電圧Ｖampを黒表示に近づくほど大きくなるように重み付けすることで、クロストークの補償量を調整する。これにより、すべての階調において、走査線Ｙ上のノイズを精度よくキャンセルすることが可能となる。なお、この点については、本願出願人の先願である特願２００２−１０１１７７号に詳述されているので、必要ならば参照されたい。
【００４６】
一方、簡易な補正が行われる第２のモード時には、モード信号ＭＯＤＥがＨレベルになるため、スイッチＳＷ５がオンする。したがって、演算増幅器ＡＭＰの出力電圧Ｖampは、それぞれのキャパシタＣ１，Ｃ２の一方の電極に直接印加される。この場合、重み付け回路７０は実質的に機能せず、前段の反転増幅回路と後段の補償回路との協働による表示ムラ補正が行われる。この補正は、第１の実施形態における第１のモード時の回路動作と同一であるため、ここでの説明を省略する。なお、低消費電力化を図るべく、第２のモード時には、重み付け回路７０への電源供給を停止することにより、重み付け回路７０自体を停止させることが好ましい。
【００４７】
このように、本実施形態では、モード選択回路８の制御下において、補正回路７のすべてを機能させるか、或いは、その一部の機能を停止させる。これにより、高表示品質化を優先すべき状況では、高度な表示ムラ補正が行われ、低消費電力化を優先すべき状況では、簡易な表示ムラ補正が行われる。このように、状況に応じて補正モードを切り替えることで、第１の実施形態と同様に、表示品質の向上と消費電力の低減との最適化を図ることが可能となる。その結果、様々な状況下において、電気光学装置としての性能の最適化を図ることが可能となる。
【００４８】
なお、上述した各実施形態において、図３または図６に示した演算増幅器ＡＭＰの反転入力端を、抵抗Ｒ３を介して、ダミー走査線ＹＤの一端（非反転入力端側）とは反対の端部に接続してもよい。これにより、ダミー走査線ＹＤ全体が基準電圧Ｖssに維持されるように電流Ｉxが流れるため、クロストーク補償をより適切に行うことができる。
【００４９】
また、上述した各実施形態では、走査線駆動回路３の選択対象とならないダミー走査線ＹＤを用いている構成について説明した。しかしながら、別の構成例として、このダミー走査線ＹＤをなくして、その代わりに、ダミー走査線としての役割を、非選択状態にある走査線Ｙ1〜Ｙnに担わせてもよい。例えば、１／２フレーム毎に切り替えながら、最上の走査線Ｙ1および最下の走査線Ｙnに交互にダミー走査線ＹＤの役割を担わせることも可能である。
【００５０】
さらに、上述した各実施形態において、ダミー走査線ＹＤの代わりに、データ線駆動回路４より信号電圧±Ｖsigが供給されないダミーデータ線を用いても、同様のクロストーク補償を行うことが可能である。
【００５１】
（第３の実施形態）
図７は、第３の実施形態に係る電気光学装置のブロック構成図である。本実施形態では、図１に示したダミー走査線ＹＤをなくし、その代わりに、データ線駆動回路４によるデータ供給の対象とならない２本のダミーデータ線ＸＤin，ＸＤoutを用いて、クロストークの補償を行う。なお、図１に示したブロックと同一部材については同一の符号を付して、ここでの説明を省略する。
【００５２】
入力ダミーデータ線ＸＤinは、最右のデータ線Ｘmに隣接て設けられており、走査線Ｙ1〜Ｙn（走査電極２２）と交差している。出力ダミーデータ線ＸＤoutは、最左のデータ線Ｘ1にそれぞれ隣接して設けられており、走査線Ｙ1〜Ｙnと交差している。入力ダミーデータ線ＸＤinと出力ダミーデータ線ＸＤoutとの間には、補正回路７が設けられている。なお、ダミーデータ線ＸＤin，Ｄoutと走査線Ｙ1〜Ｙnとの各交差に対応して画素２を配置してもよい。
【００５３】
図８は、本実施形態に係る補正回路７の回路図である。この補正回路７は、回路要素ＡＭＰと、抵抗Ｒ３と、モード信号ＭＯＤＥによって導通制御されるスイッチＳＷ３，ＳＷ４とを有し、図３に示した補正回路７における前段の反転増幅回路と同様の構成になっている。演算増幅器ＡＭＰの反転入力端は入力ダミーデータ線ＸＤinの一端が接続されており、その出力端が出力ダミーデータ線ＸＤoutの一端に接続されている。
【００５４】
第１のモード時には（ＭＯＤＥ＝Ｌレベル）、補正回路７が動作して表示ムラ補正が行われる。すなわち、入力ダミーデータ線ＸＤinは、走査線Ｙの電圧を図５の容量成分Ｃや図２の液晶容量２１等の容量結合を介して検出する。補正回路７は、入力ダミーデータ線ＸＤin上の検出電圧を、走査線Ｙに作用するクロストークに起因したノイズをキャンセルする方向（逆極性）に増幅し、出力ダミーデータ線ＸＤoutに出力する。これにより、走査線Ｙのノイズは、出力ダミーデータ線ＸＤoutの電圧変動によって実質的にキャンセルされ、クロストークが解消される。一方、第２のモード時には（ＭＯＤＥ＝Ｈレベル）、補正回路７が停止して表示ムラ補正は行われない。
【００５５】
本実施形態によれば、上述した各実施形態と同様に、表示品質の向上と消費電力の低減との最適化を図ることができ、様々な状況下において、電気光学装置としての性能の最適化を図ることが可能となる。
【００５６】
なお、上述した各実施形態では、スイッチング素子としてＴＦＤを用いた液晶表示装置について説明したが、本発明はこれに限定されるものではなく、データ線（信号電極）と、走査線（走査電極）との間にクロストークが発生し得る各種の電気光学装置に広く適用可能である。
【００５７】
また、クロストークを解消する手法自体には様々なものがあり、本発明は、これらに対して広く適用可能である。例えば、特開平８−１６０３９２号公報に開示されているように、オン・デューティ比を補正することにより、クロストークを解消する手法、或いは、階調データ自体を変えることによりクロストークを解消する手法に対して適用することも可能である。
【００５８】
また、上述した各実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００５９】
【発明の効果】
本発明によれば、状況に応じて、要求される補正レベルを選択することにより、表示品質の向上と消費電力の低減との最適化を図ることができる。その結果、様々な状況下において、電気光学装置としての性能の最適化を図ることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電気光学装置のブロック構成図
【図２】画素の等価回路図
【図３】第１の実施形態に係る補正回路の回路図
【図４】駆動制御のタイミングチャート
【図５】表示部の等価回路図
【図６】第２の実施形態に係る補正回路の回路図
【図７】第３の実施形態に係る電気光学装置のブロック構成図
【図８】第３の実施形態に係る補正回路の回路図
【符号の説明】
１表示部
２画素
３走査線駆動回路
４データ線駆動回路
５制御回路
６電圧生成回路
７補正回路
８モード選択回路
２０ＴＦＤ
２１液晶容量
２２走査電極
２３信号電極
７０重み付け回路
７１カウンタ
７２デコーダ
７３バッファ
ＡＭＰ演算増幅器
Ｒ，Ｒ１〜Ｒ３抵抗
Ｃ，Ｃ１，Ｃ２キャパシタ
ＳＷ１〜ＳＷ５スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device, a driving method of the electro-optical device, and an electronic apparatus, and more particularly to mode selection for display unevenness correction.
[0002]
[Prior art]
For example, Patent Documents 1 to 4 disclose techniques for correcting display unevenness (disintegration of gradation characteristics of a display screen) caused by crosstalk between scan electrodes and signal electrodes. By operating the correction circuit included in the electro-optical device, display unevenness can be eliminated and high display quality can be achieved. However, there is a problem in that power consumption increases by the amount of operation of the correction circuit.
[0003]
[Patent Document 1]
JP-A-7-64519
[Patent Document 2]
Japanese Patent Laid-Open No. 7-281151
[Patent Document 3]
JP-A-8-110765
[Patent Document 4]
JP-A-10-39840.
[0004]
[Problems to be solved by the invention]
An object of the present invention is to optimize the performance as an electro-optical device by operating a correction function at a level according to the situation.
[0005]
Another object of the present invention is to optimize display quality and reduce power consumption.
[0006]
[Means for Solving the Problems]
  In order to solve such a problem, the first invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels each provided corresponding to an intersection of the scanning lines and the data lines. In cooperation with the display unit, a scanning line driving circuit for selecting the scanning line corresponding to the pixel to which data is to be written by outputting a scanning signal to the scanning line, and the scanning line driving circuit A data line driving circuit that outputs a data signal to the data line corresponding to the pixel to be written, a correction circuit that corrects display unevenness of the display unit, and the correction circuit to control the correction circuit. A mode selection circuit for selecting a first mode for correcting display unevenness or a second mode having a correction level lower than that of the first mode;The correction circuit includes a detection circuit that detects a voltage variation of the scanning line, and a compensation circuit that superimposes a voltage variation output from the detection circuit on the scanning signal, and the mode selection circuit includes the first selection circuit. When the mode 2 is selected, some functions of the correction circuit are stopped.An electro-optical device is provided.
[0007]
  According to another aspect of the electro-optical device of the invention, a plurality of scanning lines, a plurality of data lines, and a plurality of pixels each provided corresponding to an intersection of the scanning lines and the data lines are included. In cooperation with the display unit, a scanning line driving circuit for selecting the scanning line corresponding to the pixel to which data is to be written by outputting a scanning signal to the scanning line, and the scanning line driving circuit A data line driving circuit that outputs a data signal to the data line corresponding to the pixel to be written, a correction circuit that corrects display unevenness of the display unit, and the correction circuit to control the correction circuit. A mode selection circuit for selecting a first mode for correcting display unevenness or a second mode for stopping the correction circuit, and the correction circuit includes a detection circuit for detecting voltage fluctuations of the scanning line, The detection circuit Characterized in that it comprises a compensation circuit that superimposes a variation of al the output voltage to the scanning signal.
[0008]
In the first invention, the mode selection circuit may select the mode according to the luminance of the backlight that irradiates the display unit with light. In this case, the mode selection circuit preferably selects the first mode at the time of transmissive display in which the backlight emits light, and selects the second mode at the time of reflective display in which the backlight emission is stopped. Further, the mode selection circuit may select a mode according to a display target to be displayed on the display unit. Further, the mode selection circuit may select a mode according to the state of power supply to the electro-optical device.
[0009]
A second invention provides an electronic apparatus in which the electro-optical device having the configuration according to the first invention is mounted.
[0010]
  A third invention provides a driving method of an electro-optical device having a display unit in which pixels are provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines. The driving method includes a first step of selecting the first mode or the second mode, and when the first mode is selected.The voltage fluctuation of the scanning line is detected, and the detected voltage fluctuation is superimposed on the scanning signal.When the second step of performing display control of the display unit while performing display unevenness correction of the display unit and the second mode are selected,Stop a part of the function of the correction circuit that performs the display unevenness correction,And a third step of performing display control of the display unit at a level lower than the display unevenness correction performed in the first mode.
[0011]
  Another aspect of the driving method of the electro-optical device of the present invention is a driving method of an electro-optical device having a display portion provided with pixels corresponding to each intersection of a plurality of scanning lines and a plurality of data lines. A first step of selecting one mode or a second mode; and when the first mode is selected, a voltage fluctuation of the scanning line is detected, and the detected voltage fluctuation is used as the scanning signal. The second step of performing display control of the display unit while performing display unevenness correction by superimposing the display unit, and the display unevenness performed in the first mode when the second mode is selected. And a third step of stopping a correction circuit that performs correction.
[0012]
In the first step of the third invention, the mode may be selected according to the luminance of the backlight that irradiates the display unit with light. In this case, it is preferable to select the first mode at the time of transmissive display in which the backlight emits light and to select the second mode at the time of reflective display in which the backlight emission is stopped. In the first step, the mode may be selected according to the display target displayed on the display unit. Furthermore, in the first step, the mode may be selected according to the state of power supply to the electro-optical device.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a block diagram of the electro-optical device according to the first embodiment. The display unit 1 is an active matrix panel in which liquid crystal is driven by a switching element, and pixels 2 for m dots × n lines are arranged in a matrix (two-dimensional plane). The display unit 1 is provided with scanning line groups Y1 to Yn extending in the horizontal direction and data line groups X1 to Xm extending in the vertical direction. The scanning lines Y1 to Yn and the data lines X1 to Xm intersect each other, and the pixel 2 is arranged corresponding to each intersection. Note that one pixel 2 that is the minimum display unit of an image may be composed of three dots of R (red), G (green), and B (blue).
[0014]
FIG. 2 is an equivalent circuit diagram of the pixel 2. One pixel 2 has a TFD 20 and a liquid crystal capacitor 21 connected in series. The TFD 20 is one of two-terminal switching elements and has a nonlinear current-voltage characteristic. That is, almost no current flows when the voltage (absolute value | V |) is near zero, but when the voltage exceeds the threshold voltage | Vth |, the current rapidly flows as the voltage increases. One end of the TFD 20 is connected to the scanning electrode 22 corresponding to the scanning line Y (Y indicates any one of Y1 to Yn). The liquid crystal capacitor 21 is provided between the signal electrode 23 corresponding to the data line X (X indicates any one of X1 to Xm) and the other end of the TFD 20. A liquid crystal element, which is an electro-optic element, is composed of a pair of electrodes constituting the liquid crystal capacitor 21 and a liquid crystal layer sandwiched between these electrodes. When the scanning signal and the data signal are supplied to the pixel 2 at the voltage level, the liquid crystal capacitor 21 is charged / discharged on the assumption that the TFD 20 is on. Then, the transmittance (or reflectance) of the liquid crystal layer is set by the potential difference generated between the electrodes of the liquid crystal capacitor 21, and gradation display corresponding to this is performed. In the figure, the TFD 20 is provided on the scanning electrode 22 side, and the liquid crystal capacitor 21 is provided on the signal electrode 23 side.
[0015]
In the display unit 1, a dummy scanning line YD that is not a selection target by the scanning line driving circuit 3 is provided at a position adjacent to the lowermost scanning line Yn. The dummy scanning line YD extends in parallel with the scanning lines Y1 to Yn and intersects with the data lines X1 to Xm (signal electrodes 23). The dummy scanning line YD is an electrode formed in the same manner as the scanning electrode 22.
[0016]
The control circuit 5 synchronously controls the scanning line driving circuit 3 and the data line driving circuit 4 by outputting various control signals including the polarity instruction signal POL and the gradation defining signal GCP. Here, the polarity instruction signal POL is a signal for defining the polarity of data writing to the pixel 2 in order to perform AC driving of the liquid crystal, and is predetermined in synchronization with the latch pulse LP output at the beginning of one horizontal scanning period. The level is inverted every period. The gradation defining signal GCP is a signal that defines the gradation, and rises at every predetermined time width that defines each gradation. Under the synchronous control by the control circuit 5, the scanning line driving circuit 3 and the data line driving circuit 4 cooperate with each other to perform display control of the display unit 1.
[0017]
The voltage generation circuit 6 generates six fixed voltages ± Vsig, ± Vhld, and ± Vsel. The positive / negative signal voltage ± Vsig is output to the data line driving circuit 4, and the positive / negative holding voltage ± Vhld is output to the scanning line driving circuit 3. The positive / negative selection voltage ± Vsel (| Vsel |> | Vhld |) is output to the correction circuit 7. Then, positive and negative selection voltages ± Vsel ′ corrected as appropriate in the correction circuit 7 are supplied to the scanning line driving circuit 3. The voltage polarity is determined with reference to the reference voltage Vss, and the higher voltage side is the positive electrode and the lower voltage side is the negative electrode.
[0018]
The scanning line driving circuit 3 is mainly composed of a shift register, an output circuit, and the like, and sequentially selects the scanning lines Y1 to Yn by outputting scanning signals to the scanning lines Y1 to Yn. By such line-sequential scanning, pixel rows corresponding to a pixel group for one horizontal line are written in a predetermined scanning direction (generally from the top to the bottom) in one vertical scanning period. The target will be selected in order. Here, the voltage level of the scanning signal includes a positive / negative selection voltage ± Vsel ′ and a positive / negative holding voltage ± Vhld, and the polarity is determined based on the polarity instruction signal POL. For a certain scanning line Y, a selection voltage having one polarity (for example, + Vsel ′) is applied, and after the selection, a holding voltage (for example, + Vhld) having the same polarity as the previous selection voltage is applied. The voltage polarity applied to the scanning lines Y1 to Yn is inverted every frame (1F). Further, in order to reduce flicker or the like, voltages having opposite polarities are applied to the odd-numbered scanning lines Y and the even-numbered scanning lines Y.
[0019]
The data line driving circuit 4 is mainly composed of a shift register, a line latch circuit, an output circuit, and the like. In cooperation with the scanning line driving circuit 3, data to be supplied to a pixel row to be written is a voltage. Output to data lines X1 to Xm at level. In one horizontal scanning period, the data line driving circuit 4 simultaneously performs simultaneous output of data for a pixel row to which data is written this time and dot-sequential latching of data relating to a pixel row to be written in the next horizontal scanning period. In a certain horizontal scanning period, m pieces of data corresponding to the number of data lines X1 to Xm are sequentially latched. In the next horizontal scanning period, the latched m pieces of data are simultaneously output to the respective data lines X1 to Xm. The voltage level of the data signal output to the data lines X1 to Xm includes positive and negative signal voltages ± Vsig. Which of the signal voltages ± Vsig becomes the ON voltage (the voltage for driving the liquid crystal) depends on the polarity of the selection voltage ± Vsel ′ applied to the scanning line Y, and the opposite polarity is ON. Voltage. For example, when the positive selection voltage + Vsel ′ is applied, the negative signal voltage −Vsig is an on-voltage, and the positive signal voltage + Vsig is an off-voltage (a voltage that does not drive the liquid crystal).
[0020]
The mode selection circuit 8 controls the correction circuit 7 to selectively select either the first mode for correcting display unevenness or the second mode having a correction level lower than that of the first mode. Set. In the present embodiment, the correction circuit 7 operates in the first mode, and the correction circuit 7 stops in the second mode. The selection of the correction mode is performed in order to optimize display quality improvement and power consumption reduction. For example, any of the following methods (1) to (3) can be used. The mode selection circuit 8 outputs a mode signal MODE instructing the correction mode to the correction circuit 7. When the mode signal MODE is L level (low level), the first mode is designated, and when it is H level (high level), the second mode is designated.
[0021]
(1) Selection according to the brightness of the backlight
In general, the lower the display contrast, the less the degree of display unevenness that occurs. Focusing on this point, the correction mode is selected in accordance with the luminance of the backlight that irradiates the display unit 1 with light. For example, at the time of transmissive display in which the backlight emits light, the first mode in which the correction circuit 7 is operated is selected (MODE = L level) to reduce display unevenness that becomes apparent at high contrast. On the other hand, at the time of reflective display in which the light emission of the backlight is stopped, the second mode in which the correction circuit 7 is stopped is selected by placing importance on the reduction in power consumption rather than the improvement in image quality (MODE = H level). ). Since the display contrast is reduced during the reflective display, even when the correction circuit 7 is stopped, the display unevenness of the display unit 1 is less likely to become apparent as during the transmissive display. In this case, the mode selection circuit 8 selects a correction mode based on a signal indicating ON / OFF of the backlight.
[0022]
(2) Selection according to the display target
In general, display unevenness is more likely to occur as the display target has a clear boundary. Focusing on this point, the correction mode is selected in accordance with the display target to be displayed on the display unit 1. For example, when displaying a character with a clear boundary or a window with a rectangular frame shape, the first mode in which the correction circuit 7 is operated is selected to reduce display unevenness. On the other hand, when displaying an image (photograph, video, etc.) whose boundaries are often not as clear as characters, select the second mode in which the correction circuit 7 is stopped, and give priority to lower power consumption. To do. In this case, the mode selection circuit 8 selects a correction mode based on an external signal or the like indicating whether or not data input to the electro-optical device is image data.
[0023]
(3) Selection according to the power supply status (usage status)
For example, in a usage situation where power can be sufficiently supplied to the electro-optical device, such as indoor use with an outlet, the first mode in which the correction circuit 7 is operated is selected. On the other hand, the second mode in which the correction circuit 7 is stopped is selected to reduce power consumption in usage situations where there is a time limit on power supply, such as outdoor use using a battery. In this case, the mode selection circuit 8 selects the correction mode based on whether or not the battery is used or the operation of the correction mode switch by the user.
[0024]
  The correction circuit 7 corrects display unevenness caused by crosstalk between the scanning lines Y1 to Yn and the data lines X1 to Xm. FIG. 3 is a circuit diagram of the correction circuit 7 according to the present embodiment. The correction circuit 7 is mainly composed of a front-stage inverting amplifier circuit composed of circuit elements AMP and R3 and a rear-stage compensation circuit composed of circuit elements C1, C2, R1 and R2, and is controlled in conduction by a mode signal MODE. The switches SW1 to SW4 are added. The inversion mode signal / MODE is a signal obtained by inverting the level of the mode signal MODE. Therefore, when the mode signal MODE is at L level, the switch SW4Only ON, other switches SW1, SW2, SW3Turn off. On the other hand, when the mode signal MODE is at the H level, the switch SW4Only off and on otherwise.
[0025]
Regarding the inverting amplifier circuit in the previous stage, one end of the dummy scanning line YD is connected to the inverting input terminal of the operational amplifier AMP. A reference voltage Vss (for example, ground voltage) is applied to the non-inverting input terminal, and an output terminal is commonly connected to one electrode of capacitors C1 and C2 provided in parallel. A resistor R3 is connected between the output terminal and the inverting input terminal. The resistor R3 is set to a resistance value close to the resistance components of the scanning lines Y1 to Yn. The power supply system of the operational amplifier AMP is provided with switches SW3 and SW4, and any one of the switches SW3 and SW4 is alternatively turned on according to the mode signal MODE. Note that a voltage follower circuit using the operational amplifier AMP is not necessarily required, and the other end of the resistor R3 may be supplied to one electrode of the capacitors C1 and C2 as an output of the operational amplifier AMP.
[0026]
The latter-stage compensation circuit includes a positive compensation system that compensates for the positive selection voltage + Vsel and a negative compensation system that is provided in parallel with the compensation circuit and compensates for the negative selection voltage −Vsel. The positive electrode compensation system is composed of circuit elements C1, R1, and SW1. The input terminal to which the positive selection voltage + Vsel from the voltage generation circuit 6 is supplied is commonly connected to one end of the resistor R1 and one end of the switch SW1 connected in parallel to the resistor R1. The other end of the resistor R1 and the other end of the switch SW1 are connected in common to the other electrode of the capacitor C1 and an output terminal that outputs a positive selection voltage + Vsel ′. On the other hand, the negative electrode compensation system is configured by circuit elements C2, R2, and SW2. This compensation system also has a circuit configuration similar to that of the positive electrode compensation system, and outputs a negative selection voltage −Vsel ′ from the output terminal based on the negative selection voltage −Vsel supplied to the input terminal.
[0027]
  When the mode signal MODE is at L level (in the first mode), the switch SW4 is turned on and the switch SW3 is turned off. Accordingly, the operational amplifier AMP is supplied with the power supply voltage Vdd (Vdd> Vss) and the reference voltage Vss, and the operational amplifier AMP operates. Further, since the switches SW1 and SW2 are turned off, the input terminal to which the selection voltage ± Vsel is input and the selection voltage ± VselThe output terminal from which 'is output is connected via a resistor R1 (or R2). In this case, since the inverting input terminal and the non-inverting input terminal of the operational amplifier AMP are imaginary shorted, the voltage at one end of the dummy scanning line YD (corresponding to the inverting input voltage of the operational amplifier AMP) is maintained at the reference voltage Vss. Is output from the operational amplifier AMP. Therefore, the output voltage of the operational amplifier AMP varies in the opposite direction to the voltage variation of the dummy scanning line YD due to crosstalk. When a current Ix flows through the dummy scanning line YD and the resistor R3 due to crosstalk from the data lines X1 to Xm, a voltage drop occurs in the resistor R3. When the voltage drop voltage, that is, the output voltage of the operational amplifier AMP fluctuates, ± Vsel is increased or decreased in the direction to cancel the crosstalk due to the capacitive coupling of the capacitors C1 and C2. As a result, the correction circuit 7 outputs a selection voltage ± Vsel ′ having a waveform for canceling the crosstalk.
[0028]
On the other hand, when the mode signal MODE is at the H level (in the second mode), the switch SW3 is turned on and the switch SW4 is turned off. Therefore, since the power supply voltage Vdd is not supplied to the operational amplifier AMP, the operational amplifier AMP stops. Since the switches SW1 and SW2 are turned on, the input terminal to which the selection voltage ± Vsel is input and the output terminal from which the selection voltage ± Vsel ′ is output are directly connected without passing through the resistor R1 (or R2). In this case, ± Vsel is fixedly output as the selection voltage ± Vsel ′ regardless of the presence or absence of crosstalk.
[0029]
FIG. 4 is a timing chart of drive control in line sequential scanning. As an example, a case where mode selection is performed according to reflective display or transmissive display will be described. Before the timing t2 when the reflective display is performed, the mode signal MODE is at the H level, so the second mode is set. Therefore, since the correction circuit 7 stops, the scanning line driving circuit 3 is supplied with ± Vsel (a constant value) as it is as the selection voltage ± Vsel ′ from the correction circuit 7.
[0030]
First, in the first selection period t0 to t1 corresponding to one horizontal scanning period, the scanning line driving circuit 3 applies the positive selection voltage + Vsel to the uppermost scanning line Y1 among the scanning lines Y1 to Yn. As a result, the uppermost pixel row corresponding to the scanning line Y1 is selected as the data writing target. In synchronization with the selection of the pixel row, the data line driving circuit 4 applies the signal voltage ± Vsig to each of the data lines X1 to Xm while switching at the switching timing ton. The switching timing ton is variably set within the range of the selection period t0 to t1, thereby uniquely specifying the display gradation of the pixel 2 to which data is to be written. For example, the applied voltage to the leftmost data line X1 is the negative signal voltage from the positive signal voltage + Vsig (off voltage) at the switching timing ton corresponding to the display gradation of the pixel 2 corresponding to the intersection (X1, Y1). -Vsig (ON voltage) is switched. Thereby, in the selection period t0 to t1, there may exist an off time t0 to ton when the positive signal voltage + Vsig is applied and an on time ton to t1 to which the negative signal voltage -Vsig is applied.
[0031]
The display gradation of the pixel 2 depends on the time density (that is, the on-duty ratio) of the on-voltage that occupies in the selection period t0 to t1. As an example, a gradation display method related to a liquid crystal driven in a normally white mode will be described. First, when the off voltage + Vsig is applied over the entire selection period t0 to t1 (on duty ratio = 0), the liquid crystal voltage Vlcd is equivalent to the voltage Vw (= | Vsel−Vsig | − | Vth |). , The TFD 20 is turned on, and charges are accumulated in the liquid crystal capacitor 20. However, when Vlcd = Vw, the threshold voltage Vth driven by the liquid crystal layer is not exceeded, so that white display is performed. On the other hand, when the on-voltage -Vsig is applied during part of the selection period t0 to t1 (on-duty ratio ≠ 0), more charge is accumulated in the liquid crystal capacitor 20 than during white display, and the liquid crystal voltage Vlcd is the threshold voltage. Vth is exceeded. As a result, the liquid crystal layer is driven to display halftone (gray). Then, as the on-duty ratio increases, the display approaches black. The gradation display of the pixel 2 is performed by such pulse width modulation.
[0032]
When the timing t1 is reached and the selection of the uppermost scanning line Y1 is completed, the scanning line driving circuit 3 thereafter applies a positive holding voltage + Vhld to the scanning line Y1. After timing t1, the potential difference Vxy in the uppermost pixel row becomes | Vhld ± Vsig |. However, since both are set lower than the threshold voltage Vth of the TFD 20, the TFD 20 is turned off. Accordingly, the liquid crystal capacitors 21 in the uppermost pixel row hold the accumulated charges until the selection voltage −Vsel is applied to the scanning line Y1 at the timing t2.
[0033]
In synchronization with the end of selection of the uppermost scanning line Y1, selection of the next scanning line Y2 is started, and data writing to the corresponding pixel row is performed. This data writing process is basically the same as the case of the scanning line Y1 described above. However, in order to reduce flicker and the like, voltages -Vsel and -Vhld having a polarity opposite to that of the uppermost scanning line Y1 are used. Accordingly, the relationship between the on voltage and the off voltage is also reversed, so that the negative signal voltage −Vsig is the off voltage and the positive signal voltage + Vsig is the on voltage. Thereafter, until the timing t2 at which the selection of the lowermost scanning line Yn is completed, data writing to each pixel row is executed in a line sequential manner while inverting the voltage polarity. In the next frame starting from timing t2, data is written with a voltage having a polarity opposite to that of the previous frame.
[0034]
FIG. 4A is an enlarged view showing a voltage waveform appearing on the scanning line Y1 in the second mode. In the second mode in which the correction circuit 7 is stopped, the voltage on the scanning line Y1 (particularly, ± Vsel) fluctuates due to crosstalk with the data lines X1 to Xm. FIG. 5 is an equivalent circuit diagram of the display unit 1. A resistance component R exists in the scanning line Y, and this resistance component R is an internal resistance of the scanning electrode 22 shown in FIG. 2, an output resistance of the scanning line driving circuit 3, and between the scanning line driving circuit 3 and the scanning electrode 22. This is the sum of the wiring resistances between them. In addition to the liquid crystal capacitance 21 shown in FIG. 2, a capacitance component C also exists at the intersection between the data line X and the scanning line Y. Thereby, since a differentiation circuit is formed, when the voltage of the data line X changes to a rectangular shape, differential wave noise is superimposed on the voltage of the scanning line Y at the change timing. In the case of FIG. 4A, since the differential wave noise is applied to the scanning line Y1 at the switching timing ton when the voltage of the data line X1 falls from + Vsig to -Vsig, the voltage of the scanning line Y1 also temporarily rises from + Vsel. Go down. FIG. 4B is an enlarged view showing a waveform of the potential difference Vxy relating to the pixel 2 corresponding to the intersection (X1, Y1). The rising waveform from | Vsel−Vsig | to | Vsel + Vsig | at the switching timing ton becomes dull due to the influence of falling noise. The above-described on-duty ratio is substantially reduced by the amount of rise, and the actual gradation value deviates from the ideal gradation value. Such local gradation deviation causes display unevenness in the display unit 1. However, since the display contrast is low during reflective display, it is difficult to visually recognize even if display unevenness occurs. Therefore, even if priority is given to low power consumption by stopping the correction circuit 7, a problem in display quality hardly occurs.
[0035]
Next, after the timing t2 when the transmissive display is performed, the mode signal MODE is at the L level, so that the first mode is set. Therefore, the correction circuit 7 operates, and the scanning line driving circuit 3 is supplied with the selection voltage ± Vsel ′ having a waveform that cancels noise caused by crosstalk. First, in the first selection period t2 to t3, the scanning line driving circuit 3 applies the negative selection voltage -Vsel to the uppermost scanning line Y1, and selects the corresponding pixel row. In synchronization with the selection of the pixel row, the data line driving circuit 4 switches the signal voltage ± Vsig applied to each data line X1 to Xm with an on-duty ratio corresponding to the gradation to be displayed. Thereafter, data writing to the pixel row to be written is performed in a line sequential manner while inverting the voltage polarity.
[0036]
The dummy scanning lines YD that are not selected by the scanning line driving circuit 3 are also affected by the crosstalk with the data lines X1 to Xm, like the other scanning lines Y1 to Yn. The voltage of the dummy scanning line YD is always maintained in the direction in which it is held at the reference voltage Vss. This is because, in the operational amplifier AMP shown in FIG. 3, the non-inverting input terminal connected to one end of the dummy scanning line YD and the inverting input terminal to which the reference voltage Vss is applied are imaginarily short-circuited. The operational amplifier AMP maintains the voltage at one end of the dummy scanning line YD at the reference voltage Vss by applying the output voltage Vamp varying according to the inverted input voltage to the dummy scanning line YD via the resistor R3. Function.
[0037]
Further, the subsequent compensation circuit in the correction circuit 7 superimposes the fluctuation amount of the voltage Vamp output from the operational amplifier AMP on ± Vsel. As a result, a component in the opposite direction to the differential wave noise due to crosstalk is superimposed on ± Vsel. The correction circuit 7 outputs the selection voltage ± Vsel ′ having the superimposed voltage waveform to the scanning line driving circuit 3, and the scanning line driving circuit 3 applies the selection voltage ± Vsel ′ to the scanning line Y to be selected. To do. As a result, the differential-wave noise is canceled on the scanning line Y selected by the scanning line driving circuit 3, and the voltage fluctuation on the scanning line Y is suppressed (mainly kept at ± Vsel).
[0038]
FIG. 4C is an enlarged view showing a voltage waveform appearing on the scanning line Y1 in the first mode. When the voltage of the data line X1 rises from −Vsig to + Vsig at the switching timing ton ′, noise rising in a differential waveform tends to act on the voltage of the scanning line Y1 due to capacitive coupling between the data line X1 and the scanning line Y1. . However, the scanning line driving circuit 3 applies the selection voltage −Vsel ′ having a waveform that falls in a differential waveform in part to the scanning line Y1. Therefore, the rising waveform of the selection voltage −Vsel ′ is canceled out by the falling noise on the scanning line Y1, and as a result, the voltage waveform of the scanning line Y1 is substantially kept at −Vsel. FIG. 4D is an enlarged view showing a waveform of the potential difference Vxy relating to the pixel 2 corresponding to the intersection (X1, Y1). By canceling the noise, the fall from | Vsel−Vsig | to | Vsel + Vsig | at the switching timing ton ′ changes almost stepwise without the waveform becoming dull. Therefore, a substantial decrease in the on-duty ratio due to crosstalk is alleviated, and thus display unevenness of the display unit 1 is eliminated. In this way, during transmissive display with high display contrast, display unevenness is easily recognized visually, so that the correction circuit 7 is operated so that higher display quality is given priority over lower power consumption.
[0039]
Thus, in this embodiment, the correction circuit 7 is operated or stopped under the control of the mode selection circuit 8. In a situation where high display quality should be prioritized, the correction circuit 7 is operated to eliminate display unevenness due to the influence of crosstalk and to improve display quality. On the other hand, in a situation where low power consumption should be prioritized, the correction circuit 7 is stopped. In this way, by switching the correction mode according to the situation, it is possible to optimize display quality and reduce power consumption. As a result, it is possible to optimize the performance as an electro-optical device under various circumstances.
[0040]
In this embodiment, “right-justified driving” in which the on-time is set after the off-time has been described as an example, but “left-justified driving” in which the off-time is set after the on-time is used, including each embodiment described later. May be.
[0041]
(Second Embodiment)
FIG. 6 is a circuit diagram of the correction circuit 7 according to the second embodiment. In the present embodiment, a part of the correction function is stopped depending on the situation. That is, all functions in the correction circuit 7 are operated in the first mode (MODE = L level), and some functions in the correction circuit 7 are stopped in the second mode (MODE = H level). As a result, advanced correction is performed in the first mode, and simple correction having a lower correction level than in the first mode is performed in the second mode.
[0042]
The correction circuit 7 shown in the same figure has two points different from the correction circuit 7 shown in FIG. The first is that the switches SW1 to SW4 are eliminated, and instead, a switch SW5 whose conduction is controlled by a mode signal MODE is added between the output terminal of the operational amplifier AMP and one of the electrodes of the capacitors C1 and C2. It is. Second, a weighting circuit 70 is added in parallel with the switch SW5. Since other than that is the same as that of FIG. 3, the same code | symbol is attached | subjected and description here is abbreviate | omitted. The block of the electro-optical device is the same as that shown in FIG.
[0043]
In the first mode (MODE = L level) in which advanced correction is performed, the switch SW5 is turned off. Therefore, the output voltage Vamp of the operational amplifier AMP is applied to one electrode of each of the capacitors C1 and C2 via the weighting circuit 70. The weighting circuit 70 includes a counter 71, a decoder 72, and a buffer 73. To the counter 71, the gradation defining signal GCP and the latch pulse LP are input from the control circuit 5. The counter 71 counts the number of rising times of the gradation defining signal GCP and resets the count value K in synchronization with the latch pulse LP. Thereby, it is specified from the count value K to which gradation the current rising edge of the gradation defining signal GCP relates. The count value K is output to the subsequent decoder 72.
[0044]
The decoder 72 includes a plurality of resistors connected in series, and each resistor is appropriately set according to the switching timing of the ON voltage / OFF voltage and the noise characteristics. The output voltage Vamp from the operational amplifier AMP is resistance-divided by the decoder 72 and output as a weighted voltage Vamp ′ via the buffer 73. The weighting voltage Vamp ′ has a variable and stepwise value according to the count value K. When a liquid crystal driven in the normally white mode is used, when the count value K is 0 (during complete black display), the weighting voltage Vamp ′ is the output voltage Vamp itself of the operational amplifier AMP. As the count value K increases (approaching white display), the value of the weighting voltage Vamp ′ decreases stepwise. The weighted voltage Vamp ′ having passed through the buffer 73 is applied to one electrode of the capacitors C1 and C2. Thereby, the increase / decrease of the selection voltage ± Vsel ′ output from the correction circuit 7 is weighted according to the resistance division in the weighting circuit 70. The amount of increase / decrease is greatest during complete black display and decreases as white display is approached.
[0045]
The reason for performing such weighting is to cancel the crosstalk with a compensation amount corresponding to the gradation to be displayed. In general, the capacitance component (relative permittivity) of the liquid crystal capacitor 21 changes according to the gradation to be displayed (in other words, the voltage applied to the liquid crystal). In addition, the noise superimposed on the voltage of the scanning line Y also changes depending on the display because the capacitance component of the pixel row changes according to the gradation. In the case of a liquid crystal driven in a normally white mode, the relative permittivity is larger when an on voltage is applied for black display than when an off voltage is applied for white display. Noise on Y increases. Therefore, the amount of crosstalk compensation is adjusted by weighting the output voltage Vamp from the operational amplifier AMP so as to increase as it approaches black display. As a result, noise on the scanning line Y can be canceled with high accuracy in all gradations. This point is described in detail in Japanese Patent Application No. 2002-101177, which is a prior application of the applicant of the present application.
[0046]
On the other hand, in the second mode in which simple correction is performed, since the mode signal MODE becomes H level, the switch SW5 is turned on. Therefore, the output voltage Vamp of the operational amplifier AMP is directly applied to one electrode of each of the capacitors C1 and C2. In this case, the weighting circuit 70 does not substantially function, and display unevenness correction is performed by the cooperation of the preceding inversion amplification circuit and the subsequent compensation circuit. Since this correction is the same as the circuit operation in the first mode in the first embodiment, description thereof is omitted here. In order to reduce power consumption, in the second mode, it is preferable to stop the weighting circuit 70 itself by stopping the power supply to the weighting circuit 70.
[0047]
As described above, in the present embodiment, all of the correction circuit 7 is made to function or a part of the function is stopped under the control of the mode selection circuit 8. Thus, advanced display unevenness correction is performed in a situation where higher display quality should be prioritized, and simple display unevenness correction is performed in a situation where lower power consumption should be prioritized. In this way, by switching the correction mode according to the situation, it is possible to optimize display quality and reduce power consumption as in the first embodiment. As a result, it is possible to optimize the performance as an electro-optical device under various circumstances.
[0048]
In each of the embodiments described above, the inverting input terminal of the operational amplifier AMP shown in FIG. 3 or 6 is connected to the end opposite to one end (non-inverting input terminal side) of the dummy scanning line YD via the resistor R3. You may connect to a part. Accordingly, since the current Ix flows so that the entire dummy scanning line YD is maintained at the reference voltage Vss, crosstalk compensation can be performed more appropriately.
[0049]
In each of the above-described embodiments, the configuration using the dummy scanning line YD that is not a selection target of the scanning line driving circuit 3 has been described. However, as another configuration example, the dummy scanning line YD may be eliminated, and instead, the scanning lines Y1 to Yn in the non-selected state may have a role as dummy scanning lines. For example, it is possible to cause the uppermost scanning line Y1 and the lowermost scanning line Yn to alternately serve as the dummy scanning line YD while switching every half frame.
[0050]
Further, in each of the above-described embodiments, similar crosstalk compensation can be performed even if a dummy data line to which the signal voltage ± Vsig is not supplied from the data line driving circuit 4 is used instead of the dummy scanning line YD. .
[0051]
(Third embodiment)
FIG. 7 is a block diagram of an electro-optical device according to the third embodiment. In this embodiment, the dummy scanning line YD shown in FIG. 1 is eliminated, and instead, the two dummy data lines XDin and XDout that are not the target of data supply by the data line driving circuit 4 are used to compensate for crosstalk. I do. The same members as those in the block shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted here.
[0052]
The input dummy data line XDin is provided adjacent to the rightmost data line Xm and intersects the scanning lines Y1 to Yn (scanning electrodes 22). The output dummy data line XDout is provided adjacent to the leftmost data line X1, and intersects the scanning lines Y1 to Yn. A correction circuit 7 is provided between the input dummy data line XDin and the output dummy data line XDout. The pixels 2 may be arranged corresponding to the intersections of the dummy data lines XDin and Dout and the scanning lines Y1 to Yn.
[0053]
FIG. 8 is a circuit diagram of the correction circuit 7 according to the present embodiment. This correction circuit 7 has a circuit element AMP, a resistor R3, and switches SW3 and SW4 whose conduction is controlled by a mode signal MODE, and has the same configuration as the preceding inverting amplifier circuit in the correction circuit 7 shown in FIG. It has become. The inverting input terminal of the operational amplifier AMP is connected to one end of the input dummy data line XDin, and its output terminal is connected to one end of the output dummy data line XDout.
[0054]
In the first mode (MODE = L level), the correction circuit 7 operates and display unevenness correction is performed. That is, the input dummy data line XDin detects the voltage of the scanning line Y through capacitive coupling such as the capacitive component C in FIG. 5 and the liquid crystal capacitor 21 in FIG. The correction circuit 7 amplifies the detection voltage on the input dummy data line XDin in a direction (reverse polarity) for canceling noise caused by crosstalk acting on the scanning line Y, and outputs the amplified voltage to the output dummy data line XDout. Thereby, the noise of the scanning line Y is substantially canceled by the voltage fluctuation of the output dummy data line XDout, and the crosstalk is eliminated. On the other hand, in the second mode (MODE = H level), the correction circuit 7 stops and display unevenness correction is not performed.
[0055]
According to this embodiment, as in the above-described embodiments, it is possible to optimize display quality and reduce power consumption, and optimize performance as an electro-optical device under various circumstances. Can be achieved.
[0056]
In each of the above-described embodiments, the liquid crystal display device using TFD as the switching element has been described. However, the present invention is not limited to this, and the data line (signal electrode) and the scanning line (scanning electrode). It can be widely applied to various electro-optical devices in which crosstalk can occur.
[0057]
There are various techniques for eliminating crosstalk, and the present invention is widely applicable to these techniques. For example, as disclosed in Japanese Patent Laid-Open No. 8-160392, a method for eliminating crosstalk by correcting the on-duty ratio, or a method for eliminating crosstalk by changing the gradation data itself It is also possible to apply to.
[0058]
In addition, the electro-optical device according to each of the above-described embodiments can be mounted on various electronic devices including, for example, a television, a projector, a mobile phone, a mobile terminal, a mobile computer, a personal computer, and the like. When the above-described electro-optical device is mounted on these electronic devices, the commercial value of the electronic devices can be further increased, and the product appeal of electronic devices in the market can be improved.
[0059]
【The invention's effect】
According to the present invention, it is possible to optimize display quality and power consumption by selecting a required correction level according to the situation. As a result, it is possible to optimize the performance as an electro-optical device under various circumstances.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of an electro-optical device according to a first embodiment.
FIG. 2 is an equivalent circuit diagram of a pixel.
FIG. 3 is a circuit diagram of a correction circuit according to the first embodiment.
FIG. 4 is a timing chart of drive control.
FIG. 5 is an equivalent circuit diagram of the display unit.
FIG. 6 is a circuit diagram of a correction circuit according to a second embodiment.
FIG. 7 is a block diagram of an electro-optical device according to a third embodiment.
FIG. 8 is a circuit diagram of a correction circuit according to a third embodiment.
[Explanation of symbols]
1 Display section
2 pixels
3 Scanning line drive circuit
4 Data line drive circuit
5 Control circuit
6 Voltage generation circuit
7 Correction circuit
8 Mode selection circuit
20 TFD
21 LCD capacity
22 Scanning electrodes
23 Signal electrode
70 Weighting circuit
71 counter
72 decoder
73 buffers
AMP operational amplifier
R, R1-R3 resistance
C, C1, C2 capacitors
SW1 to SW5 switch

Claims

In an electro-optical device,
A plurality of scan lines;
Multiple data lines,
A display unit having a plurality of pixels each provided corresponding to an intersection of the scanning line and the data line;
A scanning line driving circuit for selecting the scanning line corresponding to the pixel to which data is to be written by outputting a scanning signal to the scanning line;
A data line driving circuit that cooperates with the scanning line driving circuit and outputs a data signal to the data line corresponding to the pixel to be written;
A correction circuit for correcting display unevenness of the display unit;
A first mode for correcting the display unevenness by controlling the correction circuit, or a mode selection circuit for selecting a second mode having a correction level lower than that of the first mode.
The correction circuit includes a detection circuit that detects a voltage fluctuation of the scanning line, and a compensation circuit that superimposes a voltage fluctuation output from the detection circuit on the scanning signal,
The electro-optical device , wherein the mode selection circuit stops a part of the function of the correction circuit at the time of selection in the second mode .

In an electro-optical device,
A plurality of scan lines;
Multiple data lines,
A display unit having a plurality of pixels each provided corresponding to an intersection of the scanning line and the data line;
A scanning line driving circuit for selecting the scanning line corresponding to the pixel to which data is to be written by outputting a scanning signal to the scanning line;
A data line driving circuit that cooperates with the scanning line driving circuit and outputs a data signal to the data line corresponding to the pixel to be written;
A correction circuit for correcting display unevenness of the display unit;
A first mode for correcting the display unevenness by controlling the correction circuit, or a mode selection circuit for selecting a second mode for stopping the correction circuit ;
The correction circuit includes a detection circuit that detects a voltage fluctuation of the scanning line, and a compensation circuit that superimposes the voltage fluctuation output from the detection circuit on the scanning signal. Electro-optical device.

3. The electro-optical device according to claim 1, wherein the mode selection circuit selects the mode according to a luminance of a backlight that irradiates light to the display unit.

The mode selection circuit selects the first mode at the time of transmissive display in which the backlight emits light, and selects the second mode at the time of reflective display to stop the light emission of the backlight. The electro-optical device according to claim 3 .

It said mode selection circuit in response to said display object to be displayed on the display unit, an electro-optical device according to claim 1 or 2, characterized in that the selection of the mode.

3. The electro-optical device according to claim 1, wherein the mode selection circuit selects the mode according to a state of power supply to the electro-optical device.

The electro-optical device according to claim 1, wherein the correction circuit includes an amplifier circuit that controls an amplification amount of voltage fluctuation of the scanning line corresponding to display data .

An electronic apparatus comprising the electro-optical device according to claim 1 mounted thereon.

In a driving method of an electro-optical device having a display portion provided with pixels corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A first step of selecting a first mode or a second mode;
When the first mode is selected, the voltage change of the scanning line is detected, and the display unit is corrected while correcting the display unevenness by superimposing the detected voltage fluctuation on the scanning signal. A second step of performing display control of
When the second mode is selected, a part of the function of the correction circuit that performs the display unevenness correction is stopped, and the display unit has a lower level than the display unevenness correction performed in the first mode. And a third step of performing display control.

In a driving method of an electro-optical device having a display portion provided with pixels corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A first step of selecting a first mode or a second mode;
When the first mode is selected, the voltage change of the scanning line is detected, and the display unit is corrected while correcting the display unevenness by superimposing the detected voltage fluctuation on the scanning signal. A second step of performing display control of
And a third step of stopping a correction circuit that performs the display unevenness correction performed in the first mode when the second mode is selected.

The method of driving an electro-optical device according to claim 9 or 10 , wherein, in the first step, the mode is selected according to the luminance of a backlight that irradiates the display unit with light. .

In the first step , the first mode is selected at the time of transmissive display in which the backlight emits light, and the second mode is selected at the time of reflective display in which the light emission of the backlight is stopped. The driving method of the electro-optical device according to claim 11 .

The method of driving an electro-optical device according to claim 9 or 10 , wherein, in the first step, the mode is selected according to a display target to be displayed on the display unit.

The method of driving an electro-optical device according to claim 9 or 10 , wherein, in the first step, the mode is selected according to a state of power supply to the electro-optical device.