JP3976875B2 - Semiconductor laser device and mounting method thereof - Google Patents
Semiconductor laser device and mounting method thereof Download PDFInfo
- Publication number
- JP3976875B2 JP3976875B2 JP03722998A JP3722998A JP3976875B2 JP 3976875 B2 JP3976875 B2 JP 3976875B2 JP 03722998 A JP03722998 A JP 03722998A JP 3722998 A JP3722998 A JP 3722998A JP 3976875 B2 JP3976875 B2 JP 3976875B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- mounting substrate
- metal film
- stripe
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、非発光状態で精密に実装可能な半導体レーザ素子とその実装方法に関する。
【0002】
【従来の技術】
半導体レーザ素子( 以下、LDと称す) からの出射光を光導波路、例えば光ファイバと光学結合させる際に必要とされる位置合わせ精度は、光軸に直交する方向で±1 μm 程度である。この精度を確保するために、従来は図6に示すように、LD101 を発光面101aが実装基板103 面に垂直になるように実装基板103 上に実装させた後に発振させ、光ファイバ102 からの出力をモニタしながら、光ファイバ102 の位置合わせを行い、所望の光出力の得られる位置で光ファイバ102 を固定する方法(アクティブアライメント方式)がとられてきた。
【0003】
ところで今後、光モジュールの需要が拡大することが予想されており、光モジュールの低コスト化及び大量生産化が要求されてきている。その際のLDの実装方式としては、LDを発振させずに精密位置合わせを行うパッシブアライメント方式が有効と考えられており、各方面でその開発が進められている。
従来のパッシブアライメント方式としては、例えば図7に示すように、LD101 の発光面101aを下向きにして、発光面101aと実装基板103 の表面に加工したそれぞれのアライメントのためのマーカー104,105 を、実装基板103 及びLD101 を形成する材質をともに透過する波長の光106 を用いて観察し、LD101 と実装基板103 の位置合わせを行う方法が一般的である。実装基板103 は加工性、コストの点から主にSiが多く用いられており、透過光として使用される光は波長1.1 μm以上の赤外線である。
【0004】
【発明が解決しようとする課題】
パッシブアライメント方式でLDを高精度で実装するためには、LD及び実装基板上のアライメントのためのマーカーがサブミクロンの位置精度で加工されていることが必要である。従来のLD上のマーカーは、半導体基板上に積層された半導体層表面上にフォトマスクを位置合わせして、発光部に対してマーカーを形成すべき位置にフォトレジスト膜を形成し、その上に電極パターンを形成した後、電極パターンのリフトオフによって、電極パターンが除かれた部分(フォトレジスト膜の存在していたところ)をマーカーとしたものであった。
しかしながら、この方法ではフォトマスクをLD表面に位置合わせする際の精度に限界があるため、マーカーを発光部に対して精密に位置決めすることが困難であった。また、矩形のマーカーを用い、LDの素子長に比してマーカー長が短い場合には、LDの光軸に対する実装基板の設定角度の精度が低下するという問題があった。
【0005】
【課題を解決するための手段】
本発明は上記問題点を解決すべくなされたもので、請求項1記載の発明は、ストライプ状の発光部と、前記発光部から所定の距離離れた位置に設けられ、前記発光部に平行なストライプ状のV溝を有し、該V溝を含む表面に金属膜が形成されていることを特徴とするLDである。
【0006】
また、請求項2記載の発明は、ストライプ状の発光部と、前記発光部から所定の距離離れた位置に設けられ、前記発光部に平行なストライプ状のV溝を有し、該V溝を含む表面に金属膜が形成されているLDを、ストライプ状の位置合わせ用マーカーを有する実装基板上に実装するLDの実装方法であって、実装基板の位置合わせ用マーカーは、実装基板表面のパターン化した金属膜で囲まれたストライプ状部で、前記V溝よりも広い幅を有し、前記LDのV溝を有する面と、実装基板上の位置合わせ用マーカーを有する面を対向させ、実装基板の裏面から実装基板を透過する光を入射させ、LDのV溝を有する面の反射光量の差を利用して、V溝と位置合わせ用マーカーを位置合わせすることを特徴とするものである。
上述のように、本発明はLDのV溝を有する面の反射光量の差を利用するので、溝の形状は厳密にV字状である必要はなく、反射光量の差を生ずるような形状であればよい。
【0007】
請求項1記載のLDの表面の金属膜に垂直に光を当てた場合、光はV溝部では側壁に斜めに当たり、LDの表面に垂直な方向への反射光量が他の部分よりも低下して、等価的に反射率が他の部分よりも低下する。従って、LD表面に明暗のコントラストがつき、V溝部分が相対的に暗くなるので、V溝の位置を認識することができる。
なお、ストライプ状の発光部から所定の距離離れた位置に精度よく、前記発光部に平行なストライプ状のV溝が形成されたLDは、既出願の発明により実現可能である(特願平5-212337号参照)。即ち、活性層をストライプ状に形成して発光部を形成する際に、同時に所定の間隔で前記活性層をストライプ状に形成して非発光部となるストライプ状活性層を設け、非発光部となるストライプ状活性層部分以外を活性層よりも屈折率の低い半導体層で埋め込み、非発光部となるストライプ状活性層部分上部にストライプ状のV溝を設ける。
【0008】
請求項2記載の発明は、請求項1記載のLDの上述の特徴を利用したものである。即ち、実装基板の裏面から実装基板を透過する光を入射させると、光は実装基板の位置合わせ用マーカーの部分を透過して、LDの表面に入射し、そこで反射する。この反射光によりV溝と位置合わせ用マーカーの相対的な位置関係を認識することにより、V溝と位置合わせ用マーカーを位置合わせすることができる。従って、本発明によれば、パッシブアライメント方式で、LDを実装基板上に精密に、かつ容易に位置決めすることができる。なお、V溝をLDの光軸方向の素子長に対して十分な長さ、例えば素子の両端に達するように形成すると、LDの光軸に対する実装基板の設置角度の精度を向上させることができる。
【0009】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。
(実施形態1)
図1(a)〜(e)は、本発明にかかるLD300 の一実施形態の製作工程の説明図である。その工程は以下の通りである。即ち、
1)p−InP基板301 上に、InGaAsP活性層302 、n−InPクラッド層303 を順次積層する。次いで、幅1.5μmのストライプ状の誘電体マスク311 、312 を所定の間隔(例えば100μm)で形成し、エッチングによりメサストライプ状に活性層302a、302b、n−InPクラッド層303a、303bを形成する(図1(a))。
なお、誘電体マスク311 、312 はマスキングにより一度に精度良い間隔で形成することができる。
2)次いで、誘電体マスク311 、312 を選択成長マスクとして、p−InP埋め込み層304 、n−InP埋め込み層305 、p−InP埋め込み層306 を順次積層して、p/n/pの埋め込み層を形成する。この際、誘電体マスク311 、312 上には、埋め込み層は成長しない(図1(b))。
3)誘電体マスク312 を覆うようにレジストマスク313 を形成する(図1(c))。
4)次いで、レジストマスク313 を利用して誘電体マスク311 を除去した後、レジストマスク313 を除去する。誘電体マスク312 は残る。
5)次いで、n−InPクラッド層307 、n−InGaAsPキャップ層308 を成長させる。そうすると、n−InPクラッド層307 、n−InGaAsPキャップ層308 は発光部となる活性層302aの上面には積層するが、活性層302bの上面には成長しない。従って、活性層302bの上面には、ストライプ状のV溝314 が形成される(図1(d))。このV溝314 をマーカーとして用いる。
6)最後に、p電極およびn電極用の金属膜309 、310 (例えばCr、Ti、Pt、Ni、Au)をV溝314 を含めた表面に形成する(図1(e))。
【0010】
このようにして製作したLD300 の表面に垂直に光を当てると、表面から垂直方向への反射光は、V溝314 部分において他の部分よりも弱くなり、光学的にV溝314 の位置を認識することができる。
なお、金属膜310 が厚くなると、V溝314 の縁の形状がだれて、V溝314 を光学的に認識する位置精度が低下する。それを防止するためには、V溝314 上の金属膜310 の厚さを周辺よりも薄くすることが好ましい。例えば、LDの表面全体に薄く数100Åの金属膜を形成し、次いでV溝314 上を除いて厚い1μm程度の金属膜を形成する。
【0011】
次に、実装基板について説明する。
図2は実装基板600 の側面図である。この実装基板600 は、Si基板601 上にフォトレジスト602 で所望のパターニングを行い(図2(a))、電極用の金属膜603 を蒸着した後に、フォトレジスト602 を除去し、所望の位置にストライプ状の幅20μmのマーカー604 (Si基板601 が部分的に露出した部分)を形成したものである(図2(b))。 601aはSi基板601 の表面に形成されている酸化膜(SiO2)である。
なお、この実装基板600 に光ファイバを位置決めするV溝を形成する場合には、マーカー604 の中心を基準として所望の距離に切削加工で形成することができる。また、マスクでパターニングして、反応ガスとしてC2 F6 を用いたRIE等のドライエッチング、或いはフッ酸によるウエットエッチングにより、光ファイバ位置決め用のV溝を形成する領域の酸化膜601aを除去し、その後水酸化カリウム水溶液に浸すと、酸化膜601aが除去された部分のみが異方性エッチングされ、斜面の角度が54.7°のV溝を形成することができる。
【0012】
次に、上記LD300 及び実装基板600 の位置合わせ方法について、図3(a)、(b)に従って説明する。その方法は以下の通りである。即ち、
1)先ず、LD300 を発光面を下にした状態で保持具701 で保持し、平面移動するX・Yステージ702 上に載置された実装基板600 の上へコントローラー705 で移動させる。
次に保持具701 を下降してLD300 表面と実装基板600 表面の距離が20μm 程度になるまで近づける。この距離は、50倍程度の倍率で観察した場合に実装基板600 とLD300 の両方にピントを合わせることができ、かつ、LD300 と実装基板600 が接触するのを避けることのできる距離である。
なお、本実施形態では、LD300 の大きさは幅250x長さ300x高さ80μm である。また、LD300 のマーカーであるストライプ状のV溝314 は、幅10μm 、深さ7 μm であり、発光部となる活性層302aから100 μm 離れた位置に形成されている。
実装基板600 側のマーカー604 は、幅20μm の金属の抜きパターンである。
【0013】
2)次いで、実装基板600 の下側から赤外線顕微鏡703 で観察すると、以下のような画像が観察される。
赤外線は実装基板600 上に形成したマーカー604 部分を透過し、LD300 の表面の金属膜310 で反射されて戻ってくる。赤外顕微鏡703 で得られる像は、図3(b) に示すように、実装基板600 の金属膜603 の反射像603a、LD300 のV溝314 の反射像 314a およびV溝314 周辺の金属膜310 の反射像310aからなる。これらの反射像603a、 314a および310aには明暗のコントラストがあり、反射像314aは、反射像310aよりも暗くなっている。
ここで、赤外線顕微鏡703 で得られる反射像603a、314aおよび310aを画像処理装置704 に入力して、画像の照度の変化から(例えば照度の空間微分値を算出して)反射像314aおよび310aの両端の位置を検出する。そして、反射像314a、310aの幅の中心点のずれ量が最小になるようにコントローラー705 でX・Yステージ702 を平面移動して、LD300 と実装基板600 の位置合わせを行う。この際、LD300 の光軸方向の両端で中心線のずれ量が最小になるように、θステージ706 を回転させて角度を調整する。
【0014】
3)次いで、保持具701 を下降させてLD300 に所望の過重をかけ、ヒーター707 で加熱して実装基板600 の金属膜603 上に形成した半田薄膜708 を溶融し、LD300 と実装基板600 を接合する。
なお、半田薄膜708 はLD300 側に形成しても構わない。また、この半田薄膜708 として、AuとSnを両者の重量比がAu:Sn=80:20 になるように交互に数百Aづつ積層させ、合計2 μm程度の厚さとしたものを用いたところ、良好な接合が形成された。
【0015】
(実施形態2)
図4は、本発明にかかるLDの実装方法の他の実施形態の位置合わせプロセスの説明図である。
本実施形態は実施形態1における実装基板600 のマーカー604 の両側に金属膜603 で覆われたV溝605 を形成したものである。
この実装基板600 の下側から赤外線顕微鏡で観察すると、赤外顕微鏡で得られる像は、実装基板600 の金属膜603 の反射像603aおよびV溝605 の反射像605a、LD300 のV溝314 の反射像 314a およびV溝314 周辺の金属膜310 の反射像310aからなる。これらの反射像603a、605a、 314a および310aには明暗のコントラストがあり、反射像314a、605aは、反射像310a、603aよりも暗くなっている。本実施形態では、反射像314aと605aの位置関係からLD300 と実装基板600 の位置合わせを行う。
本実施形態では、V溝605 の反射像605aが、マーカー604 領域よりもコントラストよく認識できるので、実施形態1に比して位置合わせの精度および作業性が向上する。なお、マスキングによりエッチング加工で形成されたV溝605 は、リフトオフ法で形成されたマーカー604 よりも位置精度が向上するので、このことも位置合わせの精度の向上に寄与する。
【0016】
(実施形態3)
図5は、本発明にかかるLDの実装方法のさらなる他の実施形態の位置合わせプロセスの説明図である。
本実施形態は、実施形態2における実装基板600 のV溝605 の上に金属膜603 を形成せず、V溝605 を露出させたものである。V溝605 上に電極パターンとなる金属膜603 を形成することは工程を複雑にするが、本実施形態はその必要がなく、工程が簡単化する。
この実装基板600 の下側から赤外線顕微鏡で観察すると、赤外顕微鏡で得られる像は、実装基板600 のV溝605 の反射像605a、LD300 のV溝314 の反射像 314a およびV溝314 周辺の金属膜310 の反射像310aからなる。反射像605aは金属膜603 からの反射がないため、実施形態2ほどは明瞭ではないが、LD300 の金属膜310 からの反射光により浮かび上がって見える。
【0017】
【発明の効果】
請求項1記載のLDを用い、請求項2記載の方法でLDを実装基板上に実装すると、パッシブアライメント方式で、LDを実装基板上に精密に、かつ容易に位置決めすることができるという優れた効果がある。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明にかかるLDの一実施形態の製作工程の説明図である。
【図2】(a)、(b)は、本発明にかかるLDの実装方法の一実施形態に用いた実装基板の製作工程の説明図である。
【図3】(a)、(b)は、それぞれ本発明にかかるLDの実装方法の一実施形態に用いた実装システムの説明図、および位置合わせプロセスの説明図である。
【図4】本発明にかかるLDの実装方法の他の実施形態の位置合わせプロセスの説明図である。
【図5】本発明にかかるLDの実装方法のさらなる他の実施形態の位置合わせプロセスの説明図である。
【図6】従来のアクティブアライメント方式による実装方法の説明図である。
【図7】従来のパッシブアライメント方式による実装方法の説明図である。
【符号の説明】
300 :LD
301 :p−InP基板
302 、302a、302b:活性層、
303 、303a、303b、307 :n−InPクラッド層
304 、306 :p−InP埋め込み層、
305 :n−InP埋め込み層、
308 :キャップ層、
309 、310 :金属膜
310a、314a、603a、605a:反射像
311 、312 :誘電体マスク、
313 :レジストマスク、
314 、605 :V溝
600 :実装基板
601 :Si基板
601a:酸化膜
602 :レジストマスク
603 :金属膜
604 :マーカー
701 :保持具
702 :X・Yステージ
703 :赤外線顕微鏡
704 :画像処理装置
705 :コントローラー
706 :θステージ
707 :ヒーター
708 :半田薄膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser element that can be precisely mounted in a non-light emitting state and a mounting method thereof.
[0002]
[Prior art]
The alignment accuracy required when optically coupling light emitted from a semiconductor laser element (hereinafter referred to as LD) with an optical waveguide, for example, an optical fiber, is about ± 1 μm in the direction perpendicular to the optical axis. In order to ensure this accuracy, conventionally, as shown in FIG. 6, the
[0003]
By the way, the demand for optical modules is expected to increase in the future, and there is a demand for cost reduction and mass production of optical modules. As a method for mounting the LD at that time, a passive alignment method in which precise alignment is performed without oscillating the LD is considered to be effective, and development is being promoted in various directions.
As a conventional passive alignment method, for example, as shown in FIG. 7, the
[0004]
[Problems to be solved by the invention]
In order to mount the LD with high accuracy by the passive alignment method, it is necessary that the LD and the alignment marker on the mounting substrate are processed with submicron positional accuracy. A conventional marker on an LD is formed by aligning a photomask on the surface of a semiconductor layer stacked on a semiconductor substrate, and forming a photoresist film at a position where a marker is to be formed with respect to a light emitting portion. After the electrode pattern was formed, the portion where the electrode pattern was removed by the lift-off of the electrode pattern (where the photoresist film was present) was used as a marker.
However, this method has a limit in accuracy when aligning the photomask with the LD surface, and it is difficult to accurately position the marker with respect to the light emitting portion. Further, when a rectangular marker is used and the marker length is shorter than the element length of the LD, there is a problem that the accuracy of the setting angle of the mounting substrate with respect to the optical axis of the LD is lowered.
[0005]
[Means for Solving the Problems]
The present invention has been made to solve the above-mentioned problems, and the invention according to claim 1 is provided in a stripe-like light emitting part and at a predetermined distance from the light emitting part and parallel to the light emitting part. The LD has a stripe-shaped V-groove, and a metal film is formed on a surface including the V-groove.
[0006]
According to a second aspect of the present invention, there is provided a stripe-shaped light-emitting portion and a stripe-shaped V-groove provided at a predetermined distance from the light-emitting portion and parallel to the light-emitting portion. An LD mounting method for mounting an LD having a metal film formed on a surface thereof on a mounting substrate having a stripe-shaped alignment marker, wherein the alignment marker on the mounting substrate is a pattern on the surface of the mounting substrate. A stripe-shaped portion surrounded by a metal film that has a width wider than the V-groove, and the surface having the V-groove of the LD is opposed to the surface having the alignment marker on the mounting substrate. The light passing through the mounting substrate is incident from the back surface of the substrate, and the V groove and the alignment marker are aligned using the difference in the amount of reflected light from the surface of the LD having the V groove. .
As described above, since the present invention uses the difference in the amount of reflected light on the surface of the LD having the V-groove, the shape of the groove does not have to be strictly V-shaped, and has a shape that produces a difference in the amount of reflected light. I just need it.
[0007]
When light is applied perpendicularly to the metal film on the surface of the LD according to claim 1, the light strikes the side wall obliquely in the V-groove, and the amount of reflected light in the direction perpendicular to the surface of the LD is lower than in other parts. Equivalently, the reflectance is lower than the other parts. Accordingly, contrast of light and dark is applied to the LD surface, and the V-groove portion becomes relatively dark, so that the position of the V-groove can be recognized.
Note that an LD in which a stripe-shaped V-groove parallel to the light-emitting portion is accurately formed at a predetermined distance from the stripe-shaped light-emitting portion can be realized by the invention of the already-filed application (Japanese Patent Application No. 5). -212337). That is, when forming the light emitting portion by forming the active layer in a stripe shape, the active layer is simultaneously formed in a stripe shape at a predetermined interval to provide a stripe active layer that becomes a non-light emitting portion, The stripe-shaped active layer portion other than the stripe-shaped active layer portion is filled with a semiconductor layer having a refractive index lower than that of the active layer, and a stripe-shaped V-groove is provided above the stripe-shaped active layer portion serving as a non-light emitting portion.
[0008]
The invention according to claim 2 utilizes the above-described characteristics of the LD according to claim 1. That is, when light that passes through the mounting substrate is incident from the back surface of the mounting substrate, the light is transmitted through the alignment marker portion of the mounting substrate, is incident on the surface of the LD, and is reflected there. By recognizing the relative positional relationship between the V-groove and the alignment marker by this reflected light, the V-groove and the alignment marker can be aligned. Therefore, according to the present invention, the LD can be accurately and easily positioned on the mounting substrate by the passive alignment method. Note that if the V-groove is formed to be sufficiently long with respect to the element length in the optical axis direction of the LD, for example, to reach both ends of the element, the accuracy of the mounting angle of the mounting substrate with respect to the optical axis of the LD can be improved. .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
FIGS. 1A to 1E are explanatory diagrams of a manufacturing process of an embodiment of an
1) On the p-
The
2) Next, using the
3) A
4) Next, after removing the
5) Next, an n-
6) Finally,
[0010]
When light is applied perpendicularly to the surface of the
As the
[0011]
Next, the mounting substrate will be described.
FIG. 2 is a side view of the mounting
When a V-groove for positioning an optical fiber is formed on the mounting
[0012]
Next, a method for aligning the
1) First, the
Next, the
In the present embodiment, the size of the
The
[0013]
2) Next, when observed with the
Infrared light passes through a portion of the
Here, the reflected
[0014]
3) Next, the
The solder
[0015]
(Embodiment 2)
FIG. 4 is an explanatory diagram of an alignment process of another embodiment of the LD mounting method according to the present invention.
In this embodiment,
When observed with the infrared microscope from the lower side of the mounting
In the present embodiment, the reflected
[0016]
(Embodiment 3)
FIG. 5 is an explanatory diagram of an alignment process of still another embodiment of the LD mounting method according to the present invention.
In this embodiment, the
When observed with an infrared microscope from the lower side of the mounting
[0017]
【The invention's effect】
When the LD according to claim 1 is used and the LD is mounted on the mounting substrate by the method according to claim 2, it is possible to accurately and easily position the LD on the mounting substrate by a passive alignment method. effective.
[Brief description of the drawings]
FIGS. 1A to 1E are explanatory views of a manufacturing process of an embodiment of an LD according to the present invention.
FIGS. 2A and 2B are explanatory views of a manufacturing process of a mounting substrate used in an embodiment of an LD mounting method according to the present invention. FIGS.
FIGS. 3A and 3B are an explanatory diagram of a mounting system and an explanatory diagram of an alignment process, respectively, used in an embodiment of an LD mounting method according to the present invention.
FIG. 4 is an explanatory diagram of an alignment process of another embodiment of the LD mounting method according to the present invention.
FIG. 5 is an explanatory diagram of an alignment process of still another embodiment of the LD mounting method according to the present invention.
FIG. 6 is an explanatory diagram of a mounting method using a conventional active alignment method.
FIG. 7 is an explanatory diagram of a mounting method using a conventional passive alignment method.
[Explanation of symbols]
300: LD
301: p-InP substrate
302, 302a, 302b: active layer,
303, 303a, 303b, 307: n-InP clad layer
304, 306: p-InP buried layer,
305: n-InP buried layer,
308: cap layer,
309, 310: Metal film
310a, 314a, 603a, 605a: Reflected image
311, 312: Dielectric mask,
313: resist mask,
314, 605: V groove
600: Mounting board
601: Si substrate
601a: Oxide film
602: Resist mask
603: Metal film
604: Marker
701: Retaining tool
702: XY stage
703: Infrared microscope
704: Image processing apparatus
705: Controller
706: θ stage
707: Heater
708: Solder thin film
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03722998A JP3976875B2 (en) | 1998-02-19 | 1998-02-19 | Semiconductor laser device and mounting method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03722998A JP3976875B2 (en) | 1998-02-19 | 1998-02-19 | Semiconductor laser device and mounting method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11238936A JPH11238936A (en) | 1999-08-31 |
JP3976875B2 true JP3976875B2 (en) | 2007-09-19 |
Family
ID=12491783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03722998A Expired - Fee Related JP3976875B2 (en) | 1998-02-19 | 1998-02-19 | Semiconductor laser device and mounting method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3976875B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3235571B2 (en) | 1998-09-03 | 2001-12-04 | 日本電気株式会社 | Measurement method for measuring relative position between active layer and positioning mark |
JP4667734B2 (en) * | 2003-09-22 | 2011-04-13 | 古河電気工業株式会社 | Method for mounting optical semiconductor element and method for manufacturing optical module using the same |
WO2022063410A1 (en) * | 2020-09-25 | 2022-03-31 | ficonTec Service GmbH | Method and device for mounting a semiconductor light source on an integrated optical circuit |
-
1998
- 1998-02-19 JP JP03722998A patent/JP3976875B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11238936A (en) | 1999-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0723171B1 (en) | Optical module | |
EP0905533B1 (en) | An optical device and its production method | |
EP0171615A2 (en) | Hybrid optical integrated circuit and fabrication method thereof | |
US6621961B2 (en) | Self-alignment hybridization process and component | |
JP2000147308A (en) | Optical axis alignment method for optical element-plane optical wave circuit-optical fiber utilizing passive alignment method | |
JP2003517630A (en) | Hybrid integration of active and passive optical elements on Si substrate | |
KR100456672B1 (en) | Optical waveguide platform and manufacturing method thereof | |
JP2823044B2 (en) | Optical coupling circuit and method of manufacturing the same | |
EP1021739B1 (en) | Hybrid chip process | |
KR20040013694A (en) | Optical waveguide platform and method of manufacturing the same | |
KR20020041755A (en) | Optical hybrid module and its optical device and semimanufactures for the optical device | |
JP3976875B2 (en) | Semiconductor laser device and mounting method thereof | |
US6553171B1 (en) | Optical component having positioning markers and method for making the same | |
JPH1031127A (en) | Optical device having alignment mark and its production | |
EP1288687B1 (en) | Method for aligning a passive optical element to an active optical device | |
JP3204437B2 (en) | Fabrication method of mounting substrate for hybrid optical integration | |
JPH09133828A (en) | Object with coupling of fiber to plane waveguide and manufacture of said object | |
CN116594125B (en) | Silicon optical chip coupler, optical module and processing method of silicon optical chip coupler | |
GB2321974A (en) | Aligning optical elements on a substrate | |
JP2850805B2 (en) | Method for manufacturing optical semiconductor device | |
KR20000065884A (en) | Apparatus and method of fabricating optical transceiver module | |
JP3608763B2 (en) | Semiconductor light receiving element and method for manufacturing semiconductor light receiving device | |
KR100527107B1 (en) | Optical waveguide platform and method for manufacturing the same | |
JPH08122564A (en) | Optical fiber-holding substrate and joined body of the same and optical integrated circuit board | |
JPH0567202B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061020 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |