JP3948494B2 - プログラム可能論理装置によってアクセス可能な分散レジスタを有するマイクロプロセサ - Google Patents
プログラム可能論理装置によってアクセス可能な分散レジスタを有するマイクロプロセサ Download PDFInfo
- Publication number
- JP3948494B2 JP3948494B2 JP53275396A JP53275396A JP3948494B2 JP 3948494 B2 JP3948494 B2 JP 3948494B2 JP 53275396 A JP53275396 A JP 53275396A JP 53275396 A JP53275396 A JP 53275396A JP 3948494 B2 JP3948494 B2 JP 3948494B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- microprocessor
- semiconductor chip
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims 10
- 239000000872 buffer Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
- G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Logic Circuits (AREA)
Description
発明の背景
発明の分野
本発明はマイクロプロセサに関するものであって、特に、プログラム可能論理装置によってアクセス可能なレジスタを具備するマイクロプロセサに関するものである。
関連技術の説明
マイクロプロセサは当該技術において公知である。図１は演算論理ユニット（ＡＬＵ）ブロック１０１と制御ユニット１０３とを有するマイクロプロセサを具備するコンピュータ１００の従来の形態を示している。ＡＬＵブロック１０１は、入力／出力（Ｉ／Ｏ）装置１０２及びメモリ１０４によって供給されるデータを処理する。Ｉ／Ｏ装置１０２は出カバス１０９ａ及び入力バス１０９ｂを介してユーザ又は周辺装置（いずれも図１には示していない）と通信を行う。１つのコンピュータにおいては、Ｉ／Ｏ装置１０２はキーボード又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）（図３を参照して更に詳細に説明する）と通信を行う。メモリ１０４は、典型的に、コンピュータプログラムを書込むための例えば電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）セル等の非揮発性メモリセルを有すると共に、ＡＬＵブロック１０１によって発生されるデータに対する格納を与える例えばランダムアクセスメモリ（ＲＡＭ）セル等の揮発性メモリセルを有している。コンピュータプログラムにおいて供給される命令に依存する制御ユニット１０３は、ＡＬＵブロック１０１、メモリ１０４、Ｉ／Ｏ装置１０２の動作を、夫々、バス１１１Ａ／１１１Ｂ、１０５Ａ／１０５Ｂ、１０８Ａ／１０８Ｂを介して制御を行う。
図２を参照すると、ＡＬＵブロック１０１は、典型的に、ＡＬＵ１１２と、レジスタファイル１１４と、マルチプレクサ１２１と、ラッチ１１３Ａ，１１３Ｂ，１１３Ｃとを有している。バス１１１Ａ上の制御器１０３（不図示）からのアドレスがレジスタファイル１１４の入力ポート１１５Ａへ供給され、その際にクロック信号において出力信号ＹＡを選択する。同様に、バス１１１Ｂ上の制御器１０３からの別のアドレスもレジスタファイル１１４の入力ポート１１５Ｂへ供給され、その際に同一のクロック信号において第二出力信号ＹＢを選択する。このように、出力信号ＹＡ及びＹＢが、夫々、出力線１１８Ａ及び１１８Ｂ上においてレジスタファイル１１４の出力ポートにおいて同時的に与えられる。ラッチ１１３Ａ及び１１３Ｂは、夫々、出力線１１８Ａ及び１１８ＢとＡＬＵ１１２との間に結合されている。従って、継続的にそれらの入力信号をサンプルし且つそれらのイネーブル状態においてレジスタファイル１１４へ供給されるクロック信号とは独立的にそれらの入力信号に応答してそれらの出力信号を変化させるラッチ１１３Ａ及び１１３Ｂは、出力信号ＹＡ及びＹＢをＡＬＵ１１２へ転送する。マルチプレクサ１２１は、ＡＬＵ１１２から出力信号、ライン１０６Ａを介してメモリ１０４からの出力信号、又はライン１０７Ｂを介してＩ／Ｏ装置１０２からの出力信号のいずれかをラッチ１１３Ｃへ転送すべくプログラムされている。ラッチ１１３Ｃは出力信号を夫々バス１０７Ａ及び１０６Ｂを介してＩ／Ｏ装置１０２及びメモリ１０４へ供給する。注意すべきことであるが、ラッチ１１３Ｃは、更に、典型的に、バッファしたフィードバック信号をライン１１９上のバッファ１２０を介してレジスタファイル１１４のデータ入力ポートＤＩＮへ供給する。
従来の縮小命令セットコンピュータ（ＲＩＳＣ）プロセサにおいては、１つの操作は３つの機械操作サイクル（以後、期間と呼ぶ）を必要とする。これらの期間は、読取期間、ＡＬＵ稼動期間、及び書込期間である。例えば、読取期間の期間中、制御ユニット１０３（図１）はメモリ１０４から１つの命令を検索し且つその命令のアドレス部分をバス１１１Ａ又はバス１１１Ｂを介してレジスタファイル１１４（図２）へ転送して、出力線１１８Ａ／１１８Ｂ上にオペランドを検索させる。ＡＬＵ稼動期間の期間中、その命令によって指定された操作がＡＬＵ１１２によって実行される。最後に、書込期間の期間中に、その結果がフィードバック線１１９及びデータ入力ポートＤＩＮを介してレジスタファイル１１４内に格納される。注意すべきことであるが、データ書込アドレスは該命令の一部として含まれており、且つ、典型的に、必要とされるまで保存される。
これらの読取期間、ＡＬＵ稼動期間、及び書込期間はオーバーラップしている。例えば、１個のレジスタは、１つの期間の半分において書込操作を実行し且つその期間の他の半分において読取操作を実行することが可能である。従って、論理的帰結として、期間は特定のクロックサイクルに対応するものではない。アドレスは必要に応じて制御ユニット１０３からバス１１１Ａ又は１１１Ｂ上に供給される。
レジスタファイル１１４に対する１つの典型的な命令は、第一レジスタ内の値を第二レジスタ内の値へ加算し（いずれのレジスタも図示していない）、次いでその加算結果をレジスタファイル１１４の第二レジスタ内へ入れることである。このように、ＡＬＵブロック１０１はアキュムレータとして動作する。一方、ラッチ１１３Ｃ内の値は、出力バス１０７Ａを介して、例えばＦＰＧＡ等のＩ／Ｏ装置１０２へ書込まれる。従って、１つの命令はデータを移動させることが必要とされ、一方別の命令はその結果を検索することが必要とされ、その際にマイクロプロセサ及びＩ／Ｏ装置インターフェースにおいてかなりの遅延を導入する。
従って、マイクロプロセサとＩ／Ｏ装置との間のインターフェースにおいて命令及び関連する遅延を最小とする構成に対する必要性が発生している。
発明の要約
本発明によれば、プログラム可能論理装置及びマイクロプロセサが同一のチップ上に形成されている。１実施例においては、プログラム可能論理装置はコンフィギャラブル即ち形態特定可能な論理ブロック（ＣＬＤ）を具備するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。マイクロプロセサの少なくとも１つの関連するレジスタが該ＦＰＧＡ内に分散されている。該分散レジスタは、アーキテクチュアの観点からはマイクロプロセサの一部に留まるものであるが、ＦＰＧＡ内の少なくとも１つのＣＬＢによってアクセスすることが可能である。更に、各分散レジスタはＦＰＧＡ内の特定のコンフィギャラブル論理ブロックと関連しているので、該コンフィギャラブル論理ブロック内の論理機能は該分散レジスタを介してマイクロプロセサにとって効果的に使用可能である。従って、該分散レジスタはＦＰＧＡ内の論理とマイクロプロセサとの間のブリッジとして動作する。
１実施例においては、分散レジスタは複数個のＤフリップフロップを有している。各フリップフロップはその入力信号をサンプルし且つマイクロプロセサによって供給される制御用のクロック信号の上昇端においてその出力信号を変化させる。フリップフロップの出力端子は第一複数個のトライステートバッファへ結合している。分散レジスタと関連している第一デコーダが、第一アドレスバス上に供給された信号が該分散レジスタを識別するアドレスと一致するか否かを検知する。特に、第一デコーダが該分散レジスタのアドレスと一致する第一アドレスバス上の信号を検知すると、第一デコーダは該第一複数個のトライステート出力バッファをイネーブル即ち動作可能状態とさせ、その際に該複数個のＤフリップフロップの格納されているレジスタ値を第一データバス上に供給する。第一アドレスバス及び第一データバスは、該マイクロプロセサ及びＦＰＧＡへ結合しているバス構成体の一部を形成している。１実施例においては、該バス構成体は該ＦＰＧＡの相互接続マトリクスとは別個に形成される。
本発明によれば、該第一データバスは、マイクロプロセサへ出力信号を供給することに加えて、更に、入力バスとして作用する。特に、所定の信号が第一アドレスバス上に供給されると、該第一デコーダは該第一複数個のトライステートバッファをディスエーブル即ち動作不能状態とさせ、且つ第二デコーダが該フリップフロップのクロックイネーブル端子を活性化させ、その際に第一データバス上のデータをこれらのフリップフロップ内に書込むことを可能とさせる。
更に、本発明によれば、該フリップフロップの出力端子は、更に、該ＦＰＧＡ内の少なくとも１つのコンフィギャラブル論理ブロックへ結合している。このように、本発明の１つの利点は、分散レジスタの出力信号が任意の所定のコンフィギャラブル論理ブロックに対して常に直接的に使用可能であるということである。この実施例においては、これらの出力線はＦＰＧＡの相互接続マトリクスの一部として形成されている。
従って、第一データバス及び該フリップフロップの出力線は、該分散レジスタがコンフィギャラブル論理ブロックに対して完全にアクセス可能であることを確保している。このように、ＦＰＧＡはマイクロプロセサへのローカル即ち局所的な接続が効果的に設けられている。このローカル接続は、高速のマイクロプロセサ／ＦＰＧＡインターフェースを確保している。何故ならば、マイクロプロセサからの命令は同時的にコンフィギャラブル論理ブロックへも供給されるからである。同様に、コンフィギャラブル論理ブロック内に設けられる論理機能は、１クロックサイクル内において（即ち、第一及び第二デコーダによって決定される）マイクロプロセサへ供給される。
本発明の別の実施例においては、フリップフロップの出力端子が第二複数個のトライステートバッファへ結合されている。第三デコーダが、分散レジスタのアドレスと一致する第二アドレスバス上の信号を検知すると、該第三デコーダは該第二複数個のトライステートバッファをイネーブルさせ、その際に該複数個のフリップフロップの格納されているレジスタ値を第二データバス上に供給する。該第二アドレスバス及び第二データバスも上述したバス構成体の一部を形成している。本発明の更にその他の実施例においては、上述したバス構成体がＦＰＧＡ相互接続マトリクスの一部を形成する。
【図面の簡単な説明】
図１はマイクロプロセサを具備するコンピュータの従来の形態を示している。
図２は関連するレジスタファイルを具備する従来のＡＬＵブロックを示している。
図３は複数個のコンフィギャラブル（形態特定可能な）論理ブロックを具備するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を示している。
図４は例示的なコンフィギャラブル論理ブロックを示している。
図５はマイクロプロセサと複数個の分散レジスタとを有する本発明に基づくＦＰＧＡチップを示している。
図６は本発明に基づくレジスタブロックを示している。
図７は本発明の分散レジスタにおいて使用されているフリップフロップの１実施例を示している。
図８は分散レジスタへの接続用のコンフィギャラブル論理ブロックにおける種々の位置を示している。
図９は本発明の分散レジスタとＡＬＵブロックとの相互接続を示している。
図１０は分散レジスタへ接続するための別のコンフィギャラブル論理ブロックにおける種々の位置を示している。
図面の詳細な説明
本発明によれば、マイクロプロセサとフィールドプログラマブルゲートアレイ（ＦＰＧＡ）とが同一のチップ上に形成されている。マイクロプロセサの所定のレジスタがＦＰＧＡ内において分散されており、その際に従来のインターフェースと比較してマイクロプロセサ／ＦＰＧＡインターフェースの動作速度を著しく増加させている。
ＦＰＧＡは当該技術において公知である。図３はコンフィギャラブル即ち形態特定可能な論理ブロック３０１−１乃至３０１−９を具備する簡単化したＦＰＧＡ３００を例示している。各コンフィギャラブル論理ブロック（ＣＬＢ）３０１は供給される入力信号ＣＬＢ３０１に依存して複数個の論理機能のうちのいずれか１つを実行することが可能である（図４を参照して更に詳細に説明する）。複数個の制御信号（不図示）が相互接続マトリクス３０２をプログラムし、その際にＣＬＢ３０１−１乃至３０１−９を互いに且つＩ／Ｏパッド３０３に対しての相互接続を決定する。各Ｉ／Ｏパッド３０３は、相互接続マトリクス３０２を介して、外部パッケージピン（不図示）とＣＬＢ３０１の内部論理との間のインターフェースを与えている。１つの相互接続マトリクス３０２及びその動作の詳細な説明は１９９３年８月３１日付で再発行された米国再発行特許第３４，３６３号に与えられており、その全体を引用によって本明細書に取込む。
例示的なコンフィギャラブル論理ブロック３０１を図４に示してある。この実施例においては、コンフィギャラブル論理ブロック３０１は、ブール関数を実現するための３２×１ルックアップテーブルと、２個のフリップフロップ４０２，４０３と、内部制御セクション（マルチプレクサ４０４−４１２、及びＯＲゲート４１３を含む）とを有する組合わせ機能ブロック４０１を包含している。５つの論理変数入力信号Ａ，Ｂ，Ｃ，Ｄ，Ｅ及びフィードバック信号ＱＸ，ＱＹ（夫々、フリップフロップ４０２，４０３から）が、該ルックアップテーブル内のどのアドレスが選択されるかを決定する。上述した内部制御セクションは、組合わせ機能ブロック４０１の出力信号、即ち信号Ｆ及びＧ、ラインＤＡＴＡ ＩＮ上のデータ信号、又はフリップフロップ４０２及び４０３からの出力信号がコンフィギャラブル論理ブロック３０１の出力信号Ｘ及びＹとして供給されるか否かを決定する。特に、マルチプレクサ４１１及び４１２は、レジスタ４０２及び４０３からの同期信号を供給するか又は組合わせ機能ブロック４０１からの非同期信号を供給するかの間の選択を行う。マルチプレクサ４０４及び４１０は、フリップフロップ４０２及び４０３へ夫々供給された入力信号が、フィードバック線、ＤＡＴＡ ＩＮ線、又は組合わせ機能ブロック４０１のＦ又はＧ出力端子（マルチプレクサ４０５及び４０６によって決定される）から派生されたものであるか否かを決定する。マルチプレクサ４０４及び４１０は図７を参照して更に詳細に説明する。コンフィギャラブル論理ブロック３０１及びその動作の詳細な説明はカリフォルニア９５１２４、サンノゼ、２１００ロジックドライブに居所を有するザイリンクス，インコーポレイテッドによって１９９４年に出版された「ザ・プログラマブル・ロジック・データ・ブック（Ｔｈｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄａｔａ Ｂｏｏｋ）」（この全てを引用によって本明細書に取込む）の２−１０９乃至２−１１７頁に記載されている。
注意すべきことであるが、本発明をＦＰＧＡ３００及びコンフィギャラブル論理ブロック（ＣＬＢ）３０１を参照して詳細に説明するが、本発明はその他のチップアーキテクチュア及びＣＬＢコンフィギュレーション（形態）において実現することが可能である。例えば、本発明は上掲の「ザ・プログラマブル・ロジック・データ・ブック」の２−９乃至２−１８頁及び２−１８７乃至２−１９９頁に夫々記載されており且つ例示されているザイリンクスＸＣ４０００（商標）ファミリィの装置（図１０参照）及びＸＣ２０００（商標）ファミリィの装置のチップアーキテクチュア及びＣＬＢコンフィギュレーション（形態）に対しても適用可能である。
図５は本発明に基づくＦＰＧＡチップ５００の１実施例を示している。この実施例においては、ＦＰＧＡチップ５００はマイクロプロセサユニット５０６（それは、前述したように、制御ユニット及びＡＬＵブロック（いずれも簡単化のために示していない））、及びＣＬＢ５０４の中に分散されている複数個のレジスタブロック５０１Ａ及び５０１Ｂを有している。従って、従来技術（図２）において示されているように、レジスタファイル１１４の全てをＡＬＵ１１２の隣りに物理的に位置させる代わりに、レジスタファイルは複数個のレジスタブロックに分割されており、それらのレジスタブロックはチップ５００全体にわたり分散されている。
レジスタブロック５０１Ａ及び５０１Ｂをマイクロプロセサユニット５０６へ接続させるバス構成体５０２は、アドレスバスとデータバスとを有している（図６を参照して詳細に説明する）。本発明のこの実施例においては、バス構成体５０２のアドレスバス及びデータバスの両方がＦＰＧＡ相互接続マトリクスとは別個に形成されており、一方、別の実施例においては、バス構成体５０２のアドレスバス及びデータバスの両方がＦＰＧＡ相互接続マトリクスの一部を形成している。チップ５００は、更に、チップ５００の周辺部に位置されている複数個のＩ／Ｏブロック５０３を有している。Ｉ／Ｏブロック５０３は上掲した「ザ・プログラマブル・ロジック・データ・ブック」の２−１０７乃至２−１０８頁に詳細に記載されている。
図６は複数個のＤフリップフロップ６０１1乃至６０１N（尚、Ｎは整数）を有する分散型レジスタブロック５０１の１実施例を示している。各フリップフロップ６０１は正エッジトリガ型Ｄフリップフロップであり、それは、Ｄ入力端子においてその入力信号をサンプル即ち採取し且つクロックパルス（ＣＰ）端子上に供給される制御用クロック信号の上昇端においてＱ出力端子上のその出力信号を変化させる。この制御用クロック信号はライン６１０上のマイクロプロセサ５０６（図５）によって供給される。
分散型レジスタブロック５０１と関連するＷＲＩＴＥ（書込）動作は、読取／書込（Ｒ／Ｗ）ライン６２１（図６）を介してマイクロプロセサ５０６から供給される信号によってトリガされる。例えば、本発明の１実施例においては、Ｒ／Ｗライン６２１上に供給される低信号は書込操作を表わす。このデコーダ６０５へ供給される低信号はそのデコーダがトライステートバッファ６０２1乃至６０２Nをディスエーブルさせることのプロンプトを与え、その際にレジスタ値がデータバス６１８Bへ転送されることを防止する。書込状態においてインバータ６２１Ａによって供給される高信号を検知することに加えて、デコーダ６０６は、更に、レジスタブロック５０１のアドレスと一致するアドレスバス６１１B上の信号を検知する場合には、デコーダ６０６はフリップフロップ６０１1乃至６０１Nのクロックイネーブル（ＣＥ）端子に対してイネーブル信号を供給する。
図７は、マルチプレクサ７０２とスタンダードのＢフリップフロップ７０１とを有するフリップフロップ６０１1のような例示的なフリップフロップ６０１の１実施例を示している。フリップフロップ６０１1がイネーブル信号を受取ると、マルチプレクサ７０２はデータライン６１８B1上に供給された信号をＤフリップフロップ７０１のＤ入力端子へ転送する。この信号は、後に、ライン６１０上に供給される次のクロック信号においてフリップフロップ７０１のＱ出力端子へ転送される。
対照的に、Ｒ／Ｗライン６２１（図６）上の高信号（読取動作であることを表わす）はインバータ６２１Ａによって反転され且つデコーダ６０６へ供給される。この低信号は、デコーダ６０６に対して、フリップフロップ６０１のクロックイネーブル（ＣＥ）端子へディスエーブル信号を供給すべくプロンプトを与える。フリップフロップ６０１がライン７０５を介してデコーダ６０６からディスエーブル信号を受取ると（図７）、マルチプレクサ７０２は信号がライン６１８B1からＤフリップフロップ７０１のＤ入力端子へロードされることを防止する。その代わりに、このディスエーブルされた形態においては、ライン６１０上の各クロック信号において、マルチプレクサ７０２がＤフリップフロップ７０１のＱ出力端子上の出力信号をフィードバックループ７０６を介してそのＤ入力端子へ転送する。従って、フリップフロップ７０１のＱ出力端子上の信号は、ライン６０８B1上に供給される信号に拘らずに一定に留まる。再度図６を参照すると、デコーダ６０５が、分散型レジスタブロック５０１のアドレスと一致するアドレスバス６１１B上の信号を検知し且つライン６２１上の高信号を検知すると（ＲＥＡＤ即ち読取状態であることを表わす）、デコーダ６０５はトライステート出力バッファ６０２1乃至６０２Nをイネーブルさせ、その際にフリップフロップ６０１1乃至６０１NのＱ出力端子上の格納されているレジスタ値をデータバス６１８B上に供給する（図８を参照して詳細に説明するマルチプレクサ６２２1乃至６２２Nが適宜プログラムされているものと仮定する）。従って、本発明においては、データバス６１８Bは、マイクロプロセサ５０６（図５）から分散型レジスタブロック５０１へ入力信号を供給することに加えて、更に、出力バスとして作用する。注意すべきことであるが、１実施例においては、初期的リセット期間中に、フリップフロップ６０１1乃至６０９Nがライン７０９1乃至７０９Nを介してそれらのリセット端子Ｒ上に供給される信号によってリセットされる。データバス６１８Bはマイクロプロセサ５０６へ結合されているバス構成体５０２（図５）の一部を形成する。アドレスバス６１１A及び６１１Bは、又、チップ５００のバス構成体５０２の一部を形成している。
デコーダ６０４が分散型レジスタブロック５０１のアドレスと一致するアドレスバス６１１A上の信号を検知すると、デコーダ６０４はトライステート出力バッファ６０３1乃至６０３Nをイネーブルさせ、その際にフリップフロップ６０１1乃至６０１NのＱ出力端子上の格納されているレジスタ値をデータバス６１８A上に供給する（未だにマルチプレクサ６２２1乃至６２２Nを無視する）。注意すべきことであるが、デコーダ６０４は、Ｒ／Ｗライン６２１上の信号に拘らずに、ＲＥＡＤ即ち読取状態において動作する。データバス６１８Aはマイクロプロセサ５０６へ結合しているバス構成体５０２（図５）の一部を形成する。
図９は、ＡＬＵブロック９０１の分散型レジスタブロック５０１（図６）に対する例示的な相互接続を示している。特に、制御器１０３（図１）からのバス１１１Ａ及び１１１Ｂは夫々バス６１１A及び６１１Bへ信号を転送する。従って、バス１１１A及び１１１Bはバス構成体５０２（図５）の一部を形成する。バス６１１A及び６１１BはＡＬＵブロック９０１のみならず分散型レジスタブロック５０１へ信号を転送する。データバス６１８Aのラインのうちの１本、図９においてはライン６１８A1は、レジスタファイル１１４から出力線１１８Ａへ結合している。同様に、データバス６１８Bのラインのうちの１本、図９においてはライン６１８B1はレジスタファイル１１４から出力線１１８Ｂへ結合している。データバス６１８B（図６を参照して詳細に説明する）の双方向特性のために、ライン６１８B1は、更に、ＡＬＵブロック９０１のフィードバックライン１１９へ結合している。この実施例においては、トライステートバッファ９２０Ａ乃至９２０Ｃは、夫々、ライン１１８Ｂ，６１８B1，１１８Ａへの信号の転送を選択的に可能とさせる。制御ユニット１０３（図１）はトライステートバッファ９２０Ａ乃至９２０Ｃの動作を制御する。
再度図６を参照すると、フリップフロップ６０１1乃至６０１Nの夫々の出力線６０９1乃至６０９NはＦＰＧＡチップ５００（図５）上の少なくとも１個のＣＬＢ５０４へ結合している。この実施例においては、出力線６０９1乃至６０９Nは相互接続マトリクス３０２（図３）の一部を形成しており、一方１本の出力線６０９が１個のＣＬＢ５０４（図８を参照して詳細に説明する）へ与えられている。従って、本発明の１つの利点は、分散型レジスタブロック５０１の出力信号は常時所定のＣＬＢ５０４（図５）に対して与えられており且つその後に汎用相互接続体を介して任意のＣＬＢへ与えられるということである。従って、データバス６１８Bのライン及び出力線６０９は、分散型レジスタブロック５０１が局所的にＣＬＢ５０４に対してアクセス可能であることを確保している。このように、ＦＰＧＡアレイは、マイクロプロセサ５０６への高速接続が効果的に与えられている。この高速接続は、高速のマイクロプロセサ／ＦＰＧＡインターフェースを確保している。何故ならば、マイクロプロセサ５０６からの信号はＣＬＢ５０４に対して同時的に与えられるからである。同様に、ＣＬＢ５０４において与えられる論理機能は１クロックサイクル内において（即ち、デコーダ６０４，６０５，６０６によって決定される）マイクロプロセサ５０６へ供給される。
本発明の１実施例においては、ＦＰＧＡ及びマイクロプロセサは非同期的であり、即ち異なるクロックを使用する。従って、マイクロプロセサクロックを使用してマイクロプロセサによってレジスタブロック５０１へ供給されるデータが、実際に、レジスタブロック５０１によって受取られたことを表わす「ハンドシェーク」に対する必要性が発生する。フリップフロップ６１２は、フリップフロップ６０１によって受取られるのと同一のクロックイネーブル信号及びクロックパルス信号を受取る。然しながら、フリップフロップ６０１と異なり、フリップフロップ６１２はそのＤ入力端子上において一定の論理１を受取り且つＦＰＧＡ論理及びマイクロプロセサに対して信号ＦＬＡＧを供給する。従って、フリップフロップ６１２のＱ出力端子上に供給される論理１は、マイクロプロセサによって供給されるデータがレジスタブロック５０１によって受取られたことを表わす。このハンドシェークを完了するため及び次のデータ転送の準備をするために、ＦＰＧＡ論理はフリップフロップ６１２に対して信号ＲＥＳＥＴを供給し、Ｑ出力端子上に格納されている信号の値を０へリセットさせる。
図８は分散型レジスタ５０１（図６）に対して接続を与えることの可能なコンフィギャラブル論理ブロック３０１における位置を例示している。特に、陰線区域８００はデータバス６１８B又は出力線６０９1乃至６０９Nのいずれかへ結合させることの可能な論理要素を表わしている。例えば、１つのコンフィギュレーション即ち形態においては、フリップフロップ４０２及び４０３のＱ出力端子のうちの少なくとも１つがマルチプレクサ６２２（図６）を介してデータバス６１８Bへ結合されている。別のコンフィギュレーション即ち形態においては、マルチプレクサ４０４，４０５，４０６，４１０，４１１又は４１２の出力端子又は組合わせ機能ブロック４０１のＦ及びＧ出力端子のうちの少なくとも１つがマルチプレクサ６２２（図６）を介してデータバス６１８Bへ結合している。更に別の形態においては、出力線６０９が組合わせ機能ブロック４０１の入力端子か又はマルチプレクサ４０４，４０５，４０６，４１０，４１１又は４１２（これらのマルチプレクサは２入力から３入力マルチプレクサへ形態を変化させる）のうちの１つの入力端子のいずれかへ結合されている。図１０は別のコンフィギュレーション論理ブロック（ザイリンクス社ＸＣ４０００（商標）ファミリィの装置に関連している）の簡単化したブロック線図を示しており、その場合に、陰線区域１０００はデータバス６１８Bか又は出力線６０９1乃至６０９N（図６）のいずれかへ結合させることの可能な論理要素を表わしている。
注意すべきことであるが、１実施例においては、本発明におけるレジスタの１ビットがＣＬＢと関連しており（その際に、ＣＬＢにおける１つのソース即ち供給源のみがレジスタへ接続するために選択されることを暗示している）、一方、その他の実施例においては、２ビットがＣＬＢと関連している（その場合には、ＣＬＢにおける２つのソース即ち供給源がレジスタへ接続するために選択されることを暗示している）。
本発明は次のような利点を提供する。
１．マイクロプロセサは従来のマイクロプロセサよりも高速である。何故ならば、本発明に基づくマイクロプロセサは、単一の期間において、ＦＰＧＡ論理で実現されている特別化された複雑な命令を実行するからである。従って、プログラムはより少ない数の命令を有することとなり且つより少ない期間で実行される。
２．分散型レジスタの全てがマイクロプロセサ及びＦＰＧＡに対して同時的に使用可能であるので、操作を並列的に行なうことが可能である。
３．本マイクロプロセサはＦＰＧＡにおける論理をエミュレーションする能力を有している。従って、論理を実現するＣＬＢを有する代わりに、ソフトウエアプログラムがＦＰＧＡからある入力信号を取り、それらをマイクロプロセサにおいて結合し、次いでその結果をＦＰＧＡへ戻すことが可能である。このように、本マイクロプロセサは、幾つかの関数発生器を置換することが可能であり、その際にＦＰＧＡチップ上のかなりの空間を節約する。
４．分散型レジスタは、マイクロプロセサと周辺装置との間においてより高速の通信（ＦＰＧＡ論理を介して）を与える。注意すべきことであるが、１実施例においては、周辺装置はＦＰＧＡにおいて実現される。
本発明の上述した実施例は単に例示的なものであって制限的なものではない。その他の実施例は本明細書及びそれと関連する図面を参照することにより当業者にとって自明なものである。本発明は添付の請求の範囲に記載されるものである。
発明の分野
本発明はマイクロプロセサに関するものであって、特に、プログラム可能論理装置によってアクセス可能なレジスタを具備するマイクロプロセサに関するものである。
関連技術の説明
マイクロプロセサは当該技術において公知である。図１は演算論理ユニット（ＡＬＵ）ブロック１０１と制御ユニット１０３とを有するマイクロプロセサを具備するコンピュータ１００の従来の形態を示している。ＡＬＵブロック１０１は、入力／出力（Ｉ／Ｏ）装置１０２及びメモリ１０４によって供給されるデータを処理する。Ｉ／Ｏ装置１０２は出カバス１０９ａ及び入力バス１０９ｂを介してユーザ又は周辺装置（いずれも図１には示していない）と通信を行う。１つのコンピュータにおいては、Ｉ／Ｏ装置１０２はキーボード又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）（図３を参照して更に詳細に説明する）と通信を行う。メモリ１０４は、典型的に、コンピュータプログラムを書込むための例えば電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）セル等の非揮発性メモリセルを有すると共に、ＡＬＵブロック１０１によって発生されるデータに対する格納を与える例えばランダムアクセスメモリ（ＲＡＭ）セル等の揮発性メモリセルを有している。コンピュータプログラムにおいて供給される命令に依存する制御ユニット１０３は、ＡＬＵブロック１０１、メモリ１０４、Ｉ／Ｏ装置１０２の動作を、夫々、バス１１１Ａ／１１１Ｂ、１０５Ａ／１０５Ｂ、１０８Ａ／１０８Ｂを介して制御を行う。
図２を参照すると、ＡＬＵブロック１０１は、典型的に、ＡＬＵ１１２と、レジスタファイル１１４と、マルチプレクサ１２１と、ラッチ１１３Ａ，１１３Ｂ，１１３Ｃとを有している。バス１１１Ａ上の制御器１０３（不図示）からのアドレスがレジスタファイル１１４の入力ポート１１５Ａへ供給され、その際にクロック信号において出力信号ＹＡを選択する。同様に、バス１１１Ｂ上の制御器１０３からの別のアドレスもレジスタファイル１１４の入力ポート１１５Ｂへ供給され、その際に同一のクロック信号において第二出力信号ＹＢを選択する。このように、出力信号ＹＡ及びＹＢが、夫々、出力線１１８Ａ及び１１８Ｂ上においてレジスタファイル１１４の出力ポートにおいて同時的に与えられる。ラッチ１１３Ａ及び１１３Ｂは、夫々、出力線１１８Ａ及び１１８ＢとＡＬＵ１１２との間に結合されている。従って、継続的にそれらの入力信号をサンプルし且つそれらのイネーブル状態においてレジスタファイル１１４へ供給されるクロック信号とは独立的にそれらの入力信号に応答してそれらの出力信号を変化させるラッチ１１３Ａ及び１１３Ｂは、出力信号ＹＡ及びＹＢをＡＬＵ１１２へ転送する。マルチプレクサ１２１は、ＡＬＵ１１２から出力信号、ライン１０６Ａを介してメモリ１０４からの出力信号、又はライン１０７Ｂを介してＩ／Ｏ装置１０２からの出力信号のいずれかをラッチ１１３Ｃへ転送すべくプログラムされている。ラッチ１１３Ｃは出力信号を夫々バス１０７Ａ及び１０６Ｂを介してＩ／Ｏ装置１０２及びメモリ１０４へ供給する。注意すべきことであるが、ラッチ１１３Ｃは、更に、典型的に、バッファしたフィードバック信号をライン１１９上のバッファ１２０を介してレジスタファイル１１４のデータ入力ポートＤＩＮへ供給する。
従来の縮小命令セットコンピュータ（ＲＩＳＣ）プロセサにおいては、１つの操作は３つの機械操作サイクル（以後、期間と呼ぶ）を必要とする。これらの期間は、読取期間、ＡＬＵ稼動期間、及び書込期間である。例えば、読取期間の期間中、制御ユニット１０３（図１）はメモリ１０４から１つの命令を検索し且つその命令のアドレス部分をバス１１１Ａ又はバス１１１Ｂを介してレジスタファイル１１４（図２）へ転送して、出力線１１８Ａ／１１８Ｂ上にオペランドを検索させる。ＡＬＵ稼動期間の期間中、その命令によって指定された操作がＡＬＵ１１２によって実行される。最後に、書込期間の期間中に、その結果がフィードバック線１１９及びデータ入力ポートＤＩＮを介してレジスタファイル１１４内に格納される。注意すべきことであるが、データ書込アドレスは該命令の一部として含まれており、且つ、典型的に、必要とされるまで保存される。
これらの読取期間、ＡＬＵ稼動期間、及び書込期間はオーバーラップしている。例えば、１個のレジスタは、１つの期間の半分において書込操作を実行し且つその期間の他の半分において読取操作を実行することが可能である。従って、論理的帰結として、期間は特定のクロックサイクルに対応するものではない。アドレスは必要に応じて制御ユニット１０３からバス１１１Ａ又は１１１Ｂ上に供給される。
レジスタファイル１１４に対する１つの典型的な命令は、第一レジスタ内の値を第二レジスタ内の値へ加算し（いずれのレジスタも図示していない）、次いでその加算結果をレジスタファイル１１４の第二レジスタ内へ入れることである。このように、ＡＬＵブロック１０１はアキュムレータとして動作する。一方、ラッチ１１３Ｃ内の値は、出力バス１０７Ａを介して、例えばＦＰＧＡ等のＩ／Ｏ装置１０２へ書込まれる。従って、１つの命令はデータを移動させることが必要とされ、一方別の命令はその結果を検索することが必要とされ、その際にマイクロプロセサ及びＩ／Ｏ装置インターフェースにおいてかなりの遅延を導入する。
従って、マイクロプロセサとＩ／Ｏ装置との間のインターフェースにおいて命令及び関連する遅延を最小とする構成に対する必要性が発生している。
発明の要約
本発明によれば、プログラム可能論理装置及びマイクロプロセサが同一のチップ上に形成されている。１実施例においては、プログラム可能論理装置はコンフィギャラブル即ち形態特定可能な論理ブロック（ＣＬＤ）を具備するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。マイクロプロセサの少なくとも１つの関連するレジスタが該ＦＰＧＡ内に分散されている。該分散レジスタは、アーキテクチュアの観点からはマイクロプロセサの一部に留まるものであるが、ＦＰＧＡ内の少なくとも１つのＣＬＢによってアクセスすることが可能である。更に、各分散レジスタはＦＰＧＡ内の特定のコンフィギャラブル論理ブロックと関連しているので、該コンフィギャラブル論理ブロック内の論理機能は該分散レジスタを介してマイクロプロセサにとって効果的に使用可能である。従って、該分散レジスタはＦＰＧＡ内の論理とマイクロプロセサとの間のブリッジとして動作する。
１実施例においては、分散レジスタは複数個のＤフリップフロップを有している。各フリップフロップはその入力信号をサンプルし且つマイクロプロセサによって供給される制御用のクロック信号の上昇端においてその出力信号を変化させる。フリップフロップの出力端子は第一複数個のトライステートバッファへ結合している。分散レジスタと関連している第一デコーダが、第一アドレスバス上に供給された信号が該分散レジスタを識別するアドレスと一致するか否かを検知する。特に、第一デコーダが該分散レジスタのアドレスと一致する第一アドレスバス上の信号を検知すると、第一デコーダは該第一複数個のトライステート出力バッファをイネーブル即ち動作可能状態とさせ、その際に該複数個のＤフリップフロップの格納されているレジスタ値を第一データバス上に供給する。第一アドレスバス及び第一データバスは、該マイクロプロセサ及びＦＰＧＡへ結合しているバス構成体の一部を形成している。１実施例においては、該バス構成体は該ＦＰＧＡの相互接続マトリクスとは別個に形成される。
本発明によれば、該第一データバスは、マイクロプロセサへ出力信号を供給することに加えて、更に、入力バスとして作用する。特に、所定の信号が第一アドレスバス上に供給されると、該第一デコーダは該第一複数個のトライステートバッファをディスエーブル即ち動作不能状態とさせ、且つ第二デコーダが該フリップフロップのクロックイネーブル端子を活性化させ、その際に第一データバス上のデータをこれらのフリップフロップ内に書込むことを可能とさせる。
更に、本発明によれば、該フリップフロップの出力端子は、更に、該ＦＰＧＡ内の少なくとも１つのコンフィギャラブル論理ブロックへ結合している。このように、本発明の１つの利点は、分散レジスタの出力信号が任意の所定のコンフィギャラブル論理ブロックに対して常に直接的に使用可能であるということである。この実施例においては、これらの出力線はＦＰＧＡの相互接続マトリクスの一部として形成されている。
従って、第一データバス及び該フリップフロップの出力線は、該分散レジスタがコンフィギャラブル論理ブロックに対して完全にアクセス可能であることを確保している。このように、ＦＰＧＡはマイクロプロセサへのローカル即ち局所的な接続が効果的に設けられている。このローカル接続は、高速のマイクロプロセサ／ＦＰＧＡインターフェースを確保している。何故ならば、マイクロプロセサからの命令は同時的にコンフィギャラブル論理ブロックへも供給されるからである。同様に、コンフィギャラブル論理ブロック内に設けられる論理機能は、１クロックサイクル内において（即ち、第一及び第二デコーダによって決定される）マイクロプロセサへ供給される。
本発明の別の実施例においては、フリップフロップの出力端子が第二複数個のトライステートバッファへ結合されている。第三デコーダが、分散レジスタのアドレスと一致する第二アドレスバス上の信号を検知すると、該第三デコーダは該第二複数個のトライステートバッファをイネーブルさせ、その際に該複数個のフリップフロップの格納されているレジスタ値を第二データバス上に供給する。該第二アドレスバス及び第二データバスも上述したバス構成体の一部を形成している。本発明の更にその他の実施例においては、上述したバス構成体がＦＰＧＡ相互接続マトリクスの一部を形成する。
【図面の簡単な説明】
図１はマイクロプロセサを具備するコンピュータの従来の形態を示している。
図２は関連するレジスタファイルを具備する従来のＡＬＵブロックを示している。
図３は複数個のコンフィギャラブル（形態特定可能な）論理ブロックを具備するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を示している。
図４は例示的なコンフィギャラブル論理ブロックを示している。
図５はマイクロプロセサと複数個の分散レジスタとを有する本発明に基づくＦＰＧＡチップを示している。
図６は本発明に基づくレジスタブロックを示している。
図７は本発明の分散レジスタにおいて使用されているフリップフロップの１実施例を示している。
図８は分散レジスタへの接続用のコンフィギャラブル論理ブロックにおける種々の位置を示している。
図９は本発明の分散レジスタとＡＬＵブロックとの相互接続を示している。
図１０は分散レジスタへ接続するための別のコンフィギャラブル論理ブロックにおける種々の位置を示している。
図面の詳細な説明
本発明によれば、マイクロプロセサとフィールドプログラマブルゲートアレイ（ＦＰＧＡ）とが同一のチップ上に形成されている。マイクロプロセサの所定のレジスタがＦＰＧＡ内において分散されており、その際に従来のインターフェースと比較してマイクロプロセサ／ＦＰＧＡインターフェースの動作速度を著しく増加させている。
ＦＰＧＡは当該技術において公知である。図３はコンフィギャラブル即ち形態特定可能な論理ブロック３０１−１乃至３０１−９を具備する簡単化したＦＰＧＡ３００を例示している。各コンフィギャラブル論理ブロック（ＣＬＢ）３０１は供給される入力信号ＣＬＢ３０１に依存して複数個の論理機能のうちのいずれか１つを実行することが可能である（図４を参照して更に詳細に説明する）。複数個の制御信号（不図示）が相互接続マトリクス３０２をプログラムし、その際にＣＬＢ３０１−１乃至３０１−９を互いに且つＩ／Ｏパッド３０３に対しての相互接続を決定する。各Ｉ／Ｏパッド３０３は、相互接続マトリクス３０２を介して、外部パッケージピン（不図示）とＣＬＢ３０１の内部論理との間のインターフェースを与えている。１つの相互接続マトリクス３０２及びその動作の詳細な説明は１９９３年８月３１日付で再発行された米国再発行特許第３４，３６３号に与えられており、その全体を引用によって本明細書に取込む。
例示的なコンフィギャラブル論理ブロック３０１を図４に示してある。この実施例においては、コンフィギャラブル論理ブロック３０１は、ブール関数を実現するための３２×１ルックアップテーブルと、２個のフリップフロップ４０２，４０３と、内部制御セクション（マルチプレクサ４０４−４１２、及びＯＲゲート４１３を含む）とを有する組合わせ機能ブロック４０１を包含している。５つの論理変数入力信号Ａ，Ｂ，Ｃ，Ｄ，Ｅ及びフィードバック信号ＱＸ，ＱＹ（夫々、フリップフロップ４０２，４０３から）が、該ルックアップテーブル内のどのアドレスが選択されるかを決定する。上述した内部制御セクションは、組合わせ機能ブロック４０１の出力信号、即ち信号Ｆ及びＧ、ラインＤＡＴＡ ＩＮ上のデータ信号、又はフリップフロップ４０２及び４０３からの出力信号がコンフィギャラブル論理ブロック３０１の出力信号Ｘ及びＹとして供給されるか否かを決定する。特に、マルチプレクサ４１１及び４１２は、レジスタ４０２及び４０３からの同期信号を供給するか又は組合わせ機能ブロック４０１からの非同期信号を供給するかの間の選択を行う。マルチプレクサ４０４及び４１０は、フリップフロップ４０２及び４０３へ夫々供給された入力信号が、フィードバック線、ＤＡＴＡ ＩＮ線、又は組合わせ機能ブロック４０１のＦ又はＧ出力端子（マルチプレクサ４０５及び４０６によって決定される）から派生されたものであるか否かを決定する。マルチプレクサ４０４及び４１０は図７を参照して更に詳細に説明する。コンフィギャラブル論理ブロック３０１及びその動作の詳細な説明はカリフォルニア９５１２４、サンノゼ、２１００ロジックドライブに居所を有するザイリンクス，インコーポレイテッドによって１９９４年に出版された「ザ・プログラマブル・ロジック・データ・ブック（Ｔｈｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄａｔａ Ｂｏｏｋ）」（この全てを引用によって本明細書に取込む）の２−１０９乃至２−１１７頁に記載されている。
注意すべきことであるが、本発明をＦＰＧＡ３００及びコンフィギャラブル論理ブロック（ＣＬＢ）３０１を参照して詳細に説明するが、本発明はその他のチップアーキテクチュア及びＣＬＢコンフィギュレーション（形態）において実現することが可能である。例えば、本発明は上掲の「ザ・プログラマブル・ロジック・データ・ブック」の２−９乃至２−１８頁及び２−１８７乃至２−１９９頁に夫々記載されており且つ例示されているザイリンクスＸＣ４０００（商標）ファミリィの装置（図１０参照）及びＸＣ２０００（商標）ファミリィの装置のチップアーキテクチュア及びＣＬＢコンフィギュレーション（形態）に対しても適用可能である。
図５は本発明に基づくＦＰＧＡチップ５００の１実施例を示している。この実施例においては、ＦＰＧＡチップ５００はマイクロプロセサユニット５０６（それは、前述したように、制御ユニット及びＡＬＵブロック（いずれも簡単化のために示していない））、及びＣＬＢ５０４の中に分散されている複数個のレジスタブロック５０１Ａ及び５０１Ｂを有している。従って、従来技術（図２）において示されているように、レジスタファイル１１４の全てをＡＬＵ１１２の隣りに物理的に位置させる代わりに、レジスタファイルは複数個のレジスタブロックに分割されており、それらのレジスタブロックはチップ５００全体にわたり分散されている。
レジスタブロック５０１Ａ及び５０１Ｂをマイクロプロセサユニット５０６へ接続させるバス構成体５０２は、アドレスバスとデータバスとを有している（図６を参照して詳細に説明する）。本発明のこの実施例においては、バス構成体５０２のアドレスバス及びデータバスの両方がＦＰＧＡ相互接続マトリクスとは別個に形成されており、一方、別の実施例においては、バス構成体５０２のアドレスバス及びデータバスの両方がＦＰＧＡ相互接続マトリクスの一部を形成している。チップ５００は、更に、チップ５００の周辺部に位置されている複数個のＩ／Ｏブロック５０３を有している。Ｉ／Ｏブロック５０３は上掲した「ザ・プログラマブル・ロジック・データ・ブック」の２−１０７乃至２−１０８頁に詳細に記載されている。
図６は複数個のＤフリップフロップ６０１1乃至６０１N（尚、Ｎは整数）を有する分散型レジスタブロック５０１の１実施例を示している。各フリップフロップ６０１は正エッジトリガ型Ｄフリップフロップであり、それは、Ｄ入力端子においてその入力信号をサンプル即ち採取し且つクロックパルス（ＣＰ）端子上に供給される制御用クロック信号の上昇端においてＱ出力端子上のその出力信号を変化させる。この制御用クロック信号はライン６１０上のマイクロプロセサ５０６（図５）によって供給される。
分散型レジスタブロック５０１と関連するＷＲＩＴＥ（書込）動作は、読取／書込（Ｒ／Ｗ）ライン６２１（図６）を介してマイクロプロセサ５０６から供給される信号によってトリガされる。例えば、本発明の１実施例においては、Ｒ／Ｗライン６２１上に供給される低信号は書込操作を表わす。このデコーダ６０５へ供給される低信号はそのデコーダがトライステートバッファ６０２1乃至６０２Nをディスエーブルさせることのプロンプトを与え、その際にレジスタ値がデータバス６１８Bへ転送されることを防止する。書込状態においてインバータ６２１Ａによって供給される高信号を検知することに加えて、デコーダ６０６は、更に、レジスタブロック５０１のアドレスと一致するアドレスバス６１１B上の信号を検知する場合には、デコーダ６０６はフリップフロップ６０１1乃至６０１Nのクロックイネーブル（ＣＥ）端子に対してイネーブル信号を供給する。
図７は、マルチプレクサ７０２とスタンダードのＢフリップフロップ７０１とを有するフリップフロップ６０１1のような例示的なフリップフロップ６０１の１実施例を示している。フリップフロップ６０１1がイネーブル信号を受取ると、マルチプレクサ７０２はデータライン６１８B1上に供給された信号をＤフリップフロップ７０１のＤ入力端子へ転送する。この信号は、後に、ライン６１０上に供給される次のクロック信号においてフリップフロップ７０１のＱ出力端子へ転送される。
対照的に、Ｒ／Ｗライン６２１（図６）上の高信号（読取動作であることを表わす）はインバータ６２１Ａによって反転され且つデコーダ６０６へ供給される。この低信号は、デコーダ６０６に対して、フリップフロップ６０１のクロックイネーブル（ＣＥ）端子へディスエーブル信号を供給すべくプロンプトを与える。フリップフロップ６０１がライン７０５を介してデコーダ６０６からディスエーブル信号を受取ると（図７）、マルチプレクサ７０２は信号がライン６１８B1からＤフリップフロップ７０１のＤ入力端子へロードされることを防止する。その代わりに、このディスエーブルされた形態においては、ライン６１０上の各クロック信号において、マルチプレクサ７０２がＤフリップフロップ７０１のＱ出力端子上の出力信号をフィードバックループ７０６を介してそのＤ入力端子へ転送する。従って、フリップフロップ７０１のＱ出力端子上の信号は、ライン６０８B1上に供給される信号に拘らずに一定に留まる。再度図６を参照すると、デコーダ６０５が、分散型レジスタブロック５０１のアドレスと一致するアドレスバス６１１B上の信号を検知し且つライン６２１上の高信号を検知すると（ＲＥＡＤ即ち読取状態であることを表わす）、デコーダ６０５はトライステート出力バッファ６０２1乃至６０２Nをイネーブルさせ、その際にフリップフロップ６０１1乃至６０１NのＱ出力端子上の格納されているレジスタ値をデータバス６１８B上に供給する（図８を参照して詳細に説明するマルチプレクサ６２２1乃至６２２Nが適宜プログラムされているものと仮定する）。従って、本発明においては、データバス６１８Bは、マイクロプロセサ５０６（図５）から分散型レジスタブロック５０１へ入力信号を供給することに加えて、更に、出力バスとして作用する。注意すべきことであるが、１実施例においては、初期的リセット期間中に、フリップフロップ６０１1乃至６０９Nがライン７０９1乃至７０９Nを介してそれらのリセット端子Ｒ上に供給される信号によってリセットされる。データバス６１８Bはマイクロプロセサ５０６へ結合されているバス構成体５０２（図５）の一部を形成する。アドレスバス６１１A及び６１１Bは、又、チップ５００のバス構成体５０２の一部を形成している。
デコーダ６０４が分散型レジスタブロック５０１のアドレスと一致するアドレスバス６１１A上の信号を検知すると、デコーダ６０４はトライステート出力バッファ６０３1乃至６０３Nをイネーブルさせ、その際にフリップフロップ６０１1乃至６０１NのＱ出力端子上の格納されているレジスタ値をデータバス６１８A上に供給する（未だにマルチプレクサ６２２1乃至６２２Nを無視する）。注意すべきことであるが、デコーダ６０４は、Ｒ／Ｗライン６２１上の信号に拘らずに、ＲＥＡＤ即ち読取状態において動作する。データバス６１８Aはマイクロプロセサ５０６へ結合しているバス構成体５０２（図５）の一部を形成する。
図９は、ＡＬＵブロック９０１の分散型レジスタブロック５０１（図６）に対する例示的な相互接続を示している。特に、制御器１０３（図１）からのバス１１１Ａ及び１１１Ｂは夫々バス６１１A及び６１１Bへ信号を転送する。従って、バス１１１A及び１１１Bはバス構成体５０２（図５）の一部を形成する。バス６１１A及び６１１BはＡＬＵブロック９０１のみならず分散型レジスタブロック５０１へ信号を転送する。データバス６１８Aのラインのうちの１本、図９においてはライン６１８A1は、レジスタファイル１１４から出力線１１８Ａへ結合している。同様に、データバス６１８Bのラインのうちの１本、図９においてはライン６１８B1はレジスタファイル１１４から出力線１１８Ｂへ結合している。データバス６１８B（図６を参照して詳細に説明する）の双方向特性のために、ライン６１８B1は、更に、ＡＬＵブロック９０１のフィードバックライン１１９へ結合している。この実施例においては、トライステートバッファ９２０Ａ乃至９２０Ｃは、夫々、ライン１１８Ｂ，６１８B1，１１８Ａへの信号の転送を選択的に可能とさせる。制御ユニット１０３（図１）はトライステートバッファ９２０Ａ乃至９２０Ｃの動作を制御する。
再度図６を参照すると、フリップフロップ６０１1乃至６０１Nの夫々の出力線６０９1乃至６０９NはＦＰＧＡチップ５００（図５）上の少なくとも１個のＣＬＢ５０４へ結合している。この実施例においては、出力線６０９1乃至６０９Nは相互接続マトリクス３０２（図３）の一部を形成しており、一方１本の出力線６０９が１個のＣＬＢ５０４（図８を参照して詳細に説明する）へ与えられている。従って、本発明の１つの利点は、分散型レジスタブロック５０１の出力信号は常時所定のＣＬＢ５０４（図５）に対して与えられており且つその後に汎用相互接続体を介して任意のＣＬＢへ与えられるということである。従って、データバス６１８Bのライン及び出力線６０９は、分散型レジスタブロック５０１が局所的にＣＬＢ５０４に対してアクセス可能であることを確保している。このように、ＦＰＧＡアレイは、マイクロプロセサ５０６への高速接続が効果的に与えられている。この高速接続は、高速のマイクロプロセサ／ＦＰＧＡインターフェースを確保している。何故ならば、マイクロプロセサ５０６からの信号はＣＬＢ５０４に対して同時的に与えられるからである。同様に、ＣＬＢ５０４において与えられる論理機能は１クロックサイクル内において（即ち、デコーダ６０４，６０５，６０６によって決定される）マイクロプロセサ５０６へ供給される。
本発明の１実施例においては、ＦＰＧＡ及びマイクロプロセサは非同期的であり、即ち異なるクロックを使用する。従って、マイクロプロセサクロックを使用してマイクロプロセサによってレジスタブロック５０１へ供給されるデータが、実際に、レジスタブロック５０１によって受取られたことを表わす「ハンドシェーク」に対する必要性が発生する。フリップフロップ６１２は、フリップフロップ６０１によって受取られるのと同一のクロックイネーブル信号及びクロックパルス信号を受取る。然しながら、フリップフロップ６０１と異なり、フリップフロップ６１２はそのＤ入力端子上において一定の論理１を受取り且つＦＰＧＡ論理及びマイクロプロセサに対して信号ＦＬＡＧを供給する。従って、フリップフロップ６１２のＱ出力端子上に供給される論理１は、マイクロプロセサによって供給されるデータがレジスタブロック５０１によって受取られたことを表わす。このハンドシェークを完了するため及び次のデータ転送の準備をするために、ＦＰＧＡ論理はフリップフロップ６１２に対して信号ＲＥＳＥＴを供給し、Ｑ出力端子上に格納されている信号の値を０へリセットさせる。
図８は分散型レジスタ５０１（図６）に対して接続を与えることの可能なコンフィギャラブル論理ブロック３０１における位置を例示している。特に、陰線区域８００はデータバス６１８B又は出力線６０９1乃至６０９Nのいずれかへ結合させることの可能な論理要素を表わしている。例えば、１つのコンフィギュレーション即ち形態においては、フリップフロップ４０２及び４０３のＱ出力端子のうちの少なくとも１つがマルチプレクサ６２２（図６）を介してデータバス６１８Bへ結合されている。別のコンフィギュレーション即ち形態においては、マルチプレクサ４０４，４０５，４０６，４１０，４１１又は４１２の出力端子又は組合わせ機能ブロック４０１のＦ及びＧ出力端子のうちの少なくとも１つがマルチプレクサ６２２（図６）を介してデータバス６１８Bへ結合している。更に別の形態においては、出力線６０９が組合わせ機能ブロック４０１の入力端子か又はマルチプレクサ４０４，４０５，４０６，４１０，４１１又は４１２（これらのマルチプレクサは２入力から３入力マルチプレクサへ形態を変化させる）のうちの１つの入力端子のいずれかへ結合されている。図１０は別のコンフィギュレーション論理ブロック（ザイリンクス社ＸＣ４０００（商標）ファミリィの装置に関連している）の簡単化したブロック線図を示しており、その場合に、陰線区域１０００はデータバス６１８Bか又は出力線６０９1乃至６０９N（図６）のいずれかへ結合させることの可能な論理要素を表わしている。
注意すべきことであるが、１実施例においては、本発明におけるレジスタの１ビットがＣＬＢと関連しており（その際に、ＣＬＢにおける１つのソース即ち供給源のみがレジスタへ接続するために選択されることを暗示している）、一方、その他の実施例においては、２ビットがＣＬＢと関連している（その場合には、ＣＬＢにおける２つのソース即ち供給源がレジスタへ接続するために選択されることを暗示している）。
本発明は次のような利点を提供する。
１．マイクロプロセサは従来のマイクロプロセサよりも高速である。何故ならば、本発明に基づくマイクロプロセサは、単一の期間において、ＦＰＧＡ論理で実現されている特別化された複雑な命令を実行するからである。従って、プログラムはより少ない数の命令を有することとなり且つより少ない期間で実行される。
２．分散型レジスタの全てがマイクロプロセサ及びＦＰＧＡに対して同時的に使用可能であるので、操作を並列的に行なうことが可能である。
３．本マイクロプロセサはＦＰＧＡにおける論理をエミュレーションする能力を有している。従って、論理を実現するＣＬＢを有する代わりに、ソフトウエアプログラムがＦＰＧＡからある入力信号を取り、それらをマイクロプロセサにおいて結合し、次いでその結果をＦＰＧＡへ戻すことが可能である。このように、本マイクロプロセサは、幾つかの関数発生器を置換することが可能であり、その際にＦＰＧＡチップ上のかなりの空間を節約する。
４．分散型レジスタは、マイクロプロセサと周辺装置との間においてより高速の通信（ＦＰＧＡ論理を介して）を与える。注意すべきことであるが、１実施例においては、周辺装置はＦＰＧＡにおいて実現される。
本発明の上述した実施例は単に例示的なものであって制限的なものではない。その他の実施例は本明細書及びそれと関連する図面を参照することにより当業者にとって自明なものである。本発明は添付の請求の範囲に記載されるものである。
Claims (8)
- 半導体チップにおいて、
プログラム可能論理装置、
制御ユニットと演算論理ユニット（ＡＬＵ）とを有するマイクロプロセッサ、
レジスタファイル、
を有しており、前記レジスタファイルが前記マイクロプロセッサとは別の前記半導体チップの部分に設けられており且つ前記プログラム可能論理装置の少なくとも一部に隣接して設けられている１個又はそれ以上のレジスタを有しており、前記レジスタの各々はデータを格納し、前記制御ユニットが前記レジスタへデータを書込み、且つ前記レジスタによって格納されているデータは継続的に前記プログラム可能論理装置へ供給されることを特徴とする半導体チップ。 - 請求項１において、前記プログラム可能論理装置が複数個のコンフィギャラブル論理ブロック（ＣＬＢ）を有しており、前記レジスタの各々は前記ＣＬＢの対応する一つへ結合されていることを特徴とする半導体チップ。
- 請求項２において、前記レジスタがプログラム可能相互接続資源により前記ＣＬＢへ結合されていることを特徴とする半導体チップ。
- 請求項２において、前記レジスタが専用相互接続資源により前記ＣＬＢへ結合されていることを特徴とする半導体チップ。
- 請求項１において、前記プログラム可能論理装置が前記制御ユニットへ信号を供給すべく結合されていることを特徴とする半導体チップ。
- 請求項１において、前記レジスタの各々が、更に、特定のレジスタと関連するアドレスを格納する書込デコーダを有しており、本チップが、更に、
前記制御ユニットを前記レジスタの各々の入力ポートへ接続する第１データバス、
前記制御ユニットを前記レジスタの各々の書込デコーダへ接続する第１アドレスバス、
を有しており、前記制御ユニットは、前記第１データバス上へデータを配置させ、前記レジスタへ書込イネーブル信号を供給し、且つ前記レジスタと関連するアドレスを前記第１アドレスバス上に配置させることにより、データをレジスタへ書き込むことを特徴とする半導体チップ。 - 請求項６において、前記第１データバスは、更に、前記ＡＬＵへ接続されており、且つ前記ＡＬＵは前記第１データバスを介して前記ＡＬＵから前記レジスタへ選択的にデータを転送させるドライバ回路を有していることを特徴とする半導体チップ。
- 請求項１において、更に、前記レジスタを介しての前記制御ユニットから前記プログラム可能論理装置へのデータ転送を調整するハンドシェーク回路を有していることを特徴とする半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43096895A | 1995-04-28 | 1995-04-28 | |
| US08/430,968 | 1995-04-28 | ||
| PCT/US1996/005847 WO1996034346A1 (en) | 1995-04-28 | 1996-04-26 | Microprocessor with distributed registers accessible by programmable logic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11504453A JPH11504453A (ja) | 1999-04-20 |
| JP3948494B2 true JP3948494B2 (ja) | 2007-07-25 |
Family
ID=23709870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53275396A Expired - Lifetime JP3948494B2 (ja) | 1995-04-28 | 1996-04-26 | プログラム可能論理装置によってアクセス可能な分散レジスタを有するマイクロプロセサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6026481A (ja) |
| EP (1) | EP0823091A1 (ja) |
| JP (1) | JP3948494B2 (ja) |
| WO (1) | WO1996034346A1 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| DE19654595A1 (de) * | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| ATE243390T1 (de) * | 1996-12-27 | 2003-07-15 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen umladen von datenflussprozessoren (dfps) sowie bausteinen mit zwei- oder mehrdimensionalen programmierbaren zellstrukturen (fpgas, dpgas, o.dgl.) |
| DE19654846A1 (de) * | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| US9092595B2 (en) * | 1997-10-08 | 2015-07-28 | Pact Xpp Technologies Ag | Multiprocessor having associated RAM units |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| WO2002013000A2 (de) | 2000-06-13 | 2002-02-14 | Pact Informationstechnologie Gmbh | Pipeline ct-protokolle und -kommunikation |
| DE10081643D2 (de) * | 1999-06-10 | 2002-05-29 | Pact Inf Tech Gmbh | Sequenz-Partitionierung auf Zellstrukturen |
| US6496971B1 (en) * | 2000-02-07 | 2002-12-17 | Xilinx, Inc. | Supporting multiple FPGA configuration modes using dedicated on-chip processor |
| US6665766B1 (en) | 2000-08-14 | 2003-12-16 | Xilinx, Inc. | Adaptable configuration interface for a programmable logic device |
| JP2004512716A (ja) * | 2000-10-02 | 2004-04-22 | アルテラ・コーポレイション | 専用プロセッサ装置を含むプログラマブルロジック集積回路装置 |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| NZ508052A (en) * | 2000-11-09 | 2003-06-30 | Derek Ward | Programmable controller |
| US7444531B2 (en) * | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| US20090300262A1 (en) * | 2001-03-05 | 2009-12-03 | Martin Vorbach | Methods and devices for treating and/or processing data |
| WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
| US9037807B2 (en) * | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US20090210653A1 (en) * | 2001-03-05 | 2009-08-20 | Pact Xpp Technologies Ag | Method and device for treating and processing data |
| US20070299993A1 (en) * | 2001-03-05 | 2007-12-27 | Pact Xpp Technologies Ag | Method and Device for Treating and Processing Data |
| US6605962B2 (en) * | 2001-05-06 | 2003-08-12 | Altera Corporation | PLD architecture for flexible placement of IP function blocks |
| US7076595B1 (en) * | 2001-05-18 | 2006-07-11 | Xilinx, Inc. | Programmable logic device including programmable interface core and central processing unit |
| EP1402382B1 (de) * | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
| US7996827B2 (en) * | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| US6798239B2 (en) | 2001-09-28 | 2004-09-28 | Xilinx, Inc. | Programmable gate array having interconnecting logic to support embedded fixed logic circuitry |
| US6781407B2 (en) | 2002-01-09 | 2004-08-24 | Xilinx, Inc. | FPGA and embedded circuitry initialization and processing |
| US7420392B2 (en) * | 2001-09-28 | 2008-09-02 | Xilinx, Inc. | Programmable gate array and embedded circuitry initialization and processing |
| US6983405B1 (en) | 2001-11-16 | 2006-01-03 | Xilinx, Inc., | Method and apparatus for testing circuitry embedded within a field programmable gate array |
| US6996758B1 (en) | 2001-11-16 | 2006-02-07 | Xilinx, Inc. | Apparatus for testing an interconnecting logic fabric |
| US6886092B1 (en) | 2001-11-19 | 2005-04-26 | Xilinx, Inc. | Custom code processing in PGA by providing instructions from fixed logic processor portion to programmable dedicated processor portion |
| US7577822B2 (en) * | 2001-12-14 | 2009-08-18 | Pact Xpp Technologies Ag | Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization |
| AU2003214046A1 (en) * | 2002-01-18 | 2003-09-09 | Pact Xpp Technologies Ag | Method and device for partitioning large computer programs |
| EP1483682A2 (de) * | 2002-01-19 | 2004-12-08 | PACT XPP Technologies AG | Reconfigurierbarer prozessor |
| US6820248B1 (en) | 2002-02-14 | 2004-11-16 | Xilinx, Inc. | Method and apparatus for routing interconnects to devices with dissimilar pitches |
| AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
| US6754882B1 (en) | 2002-02-22 | 2004-06-22 | Xilinx, Inc. | Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC) |
| US6976160B1 (en) | 2002-02-22 | 2005-12-13 | Xilinx, Inc. | Method and system for controlling default values of flip-flops in PGA/ASIC-based designs |
| US6693452B1 (en) | 2002-02-25 | 2004-02-17 | Xilinx, Inc. | Floor planning for programmable gate array having embedded fixed logic circuitry |
| US7007121B1 (en) | 2002-02-27 | 2006-02-28 | Xilinx, Inc. | Method and apparatus for synchronized buses |
| US6934922B1 (en) | 2002-02-27 | 2005-08-23 | Xilinx, Inc. | Timing performance analysis |
| US7111217B1 (en) | 2002-02-28 | 2006-09-19 | Xilinx, Inc. | Method and system for flexibly nesting JTAG TAP controllers for FPGA-based system-on-chip (SoC) |
| US6839874B1 (en) * | 2002-02-28 | 2005-01-04 | Xilinx, Inc. | Method and apparatus for testing an embedded device |
| US7088767B1 (en) | 2002-03-01 | 2006-08-08 | Xilinx, Inc. | Method and apparatus for operating a transceiver in different data rates |
| US7111220B1 (en) | 2002-03-01 | 2006-09-19 | Xilinx, Inc. | Network physical layer with embedded multi-standard CRC generator |
| US7187709B1 (en) | 2002-03-01 | 2007-03-06 | Xilinx, Inc. | High speed configurable transceiver architecture |
| US6961919B1 (en) | 2002-03-04 | 2005-11-01 | Xilinx, Inc. | Method of designing integrated circuit having both configurable and fixed logic circuitry |
| US8914590B2 (en) * | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| EP1518186A2 (de) * | 2002-03-21 | 2005-03-30 | PACT XPP Technologies AG | Verfahren und vorrichtung zur datenverarbeitung |
| WO2004088502A2 (de) * | 2003-04-04 | 2004-10-14 | Pact Xpp Technologies Ag | Verfahren und vorrichtung für die datenverarbeitung |
| US6973405B1 (en) | 2002-05-22 | 2005-12-06 | Xilinx, Inc. | Programmable interactive verification agent |
| US6772405B1 (en) | 2002-06-13 | 2004-08-03 | Xilinx, Inc. | Insertable block tile for interconnecting to a device embedded in an integrated circuit |
| US7085973B1 (en) | 2002-07-09 | 2006-08-01 | Xilinx, Inc. | Testing address lines of a memory controller |
| US20110238948A1 (en) * | 2002-08-07 | 2011-09-29 | Martin Vorbach | Method and device for coupling a data processing unit and a data processing array |
| US7657861B2 (en) * | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| WO2004021176A2 (de) * | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| US7099426B1 (en) | 2002-09-03 | 2006-08-29 | Xilinx, Inc. | Flexible channel bonding and clock correction operations on a multi-block data path |
| AU2003289844A1 (en) * | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| US7092865B1 (en) | 2002-09-10 | 2006-08-15 | Xilinx, Inc. | Method and apparatus for timing modeling |
| EP1443418A1 (en) * | 2003-01-31 | 2004-08-04 | STMicroelectronics S.r.l. | Architecture for reconfigurable digital signal processor |
| US7007264B1 (en) * | 2003-05-02 | 2006-02-28 | Xilinx, Inc. | System and method for dynamic reconfigurable computing using automated translation |
| US7421014B2 (en) * | 2003-09-11 | 2008-09-02 | Xilinx, Inc. | Channel bonding of a plurality of multi-gigabit transceivers |
| KR100520585B1 (ko) * | 2003-10-28 | 2005-10-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 셀 및 이를 이용한 메모리 장치 |
| US7112991B1 (en) * | 2003-12-24 | 2006-09-26 | Altera Corporation | Extended custom instructions |
| DE102005005073B4 (de) * | 2004-02-13 | 2009-05-07 | Siemens Ag | Rechnereinrichtung mit rekonfigurierbarer Architektur zur parallelen Berechnung beliebiger Algorithmen |
| ATE412932T1 (de) * | 2004-09-03 | 2008-11-15 | Derek Ward | Verbesserungen an numerischen steuerungen und verwandten elektronischen geräten |
| US20090031104A1 (en) * | 2005-02-07 | 2009-01-29 | Martin Vorbach | Low Latency Massive Parallel Data Processing Device |
| US7420390B1 (en) * | 2006-01-09 | 2008-09-02 | Altera Corporation | Method and apparatus for implementing additional registers in field programmable gate arrays to reduce design size |
| JP2009524134A (ja) | 2006-01-18 | 2009-06-25 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | ハードウェア定義方法 |
| US7856546B2 (en) * | 2006-07-28 | 2010-12-21 | Drc Computer Corporation | Configurable processor module accelerator using a programmable logic device |
| US9098302B2 (en) * | 2012-06-28 | 2015-08-04 | Intel Corporation | System and apparatus to improve boot speed in serial peripheral interface system using a baseboard management controller |
| US9553590B1 (en) | 2012-10-29 | 2017-01-24 | Altera Corporation | Configuring programmable integrated circuit device resources as processing elements |
| US9703697B2 (en) | 2012-12-27 | 2017-07-11 | Intel Corporation | Sharing serial peripheral interface flash memory in a multi-node server system on chip platform environment |
| US9712186B1 (en) | 2014-04-18 | 2017-07-18 | Altera Corporation | Serial memory interface circuitry for programmable integrated circuits |
| US10452392B1 (en) | 2015-01-20 | 2019-10-22 | Altera Corporation | Configuring programmable integrated circuit device resources as processors |
| US10110233B2 (en) | 2016-06-23 | 2018-10-23 | Altera Corporation | Methods for specifying processor architectures for programmable integrated circuits |
| US10482209B1 (en) | 2018-08-06 | 2019-11-19 | HLS Logix LLC | Field programmable operation block array |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US34363A (en) * | 1862-02-11 | Improvement in machinery for cleaning cotton | ||
| US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
| US5142625A (en) * | 1985-06-12 | 1992-08-25 | Minolta Camera Kabushiki Kaisha | One-chip microcomputer including a programmable logic array for interrupt control |
| US4878174A (en) * | 1987-11-03 | 1989-10-31 | Lsi Logic Corporation | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions |
| US5550782A (en) * | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
| GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
| US5361373A (en) * | 1992-12-11 | 1994-11-01 | Gilson Kent L | Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor |
| US5500943A (en) * | 1993-11-02 | 1996-03-19 | Motorola, Inc. | Data processor with rename buffer and FIFO buffer for in-order instruction completion |
| US5574942A (en) * | 1994-02-28 | 1996-11-12 | Intel Corporation | Hybrid execution unit for complex microprocessor |
| US5574930A (en) * | 1994-08-12 | 1996-11-12 | University Of Hawaii | Computer system and method using functional memory |
| US5742180A (en) * | 1995-02-10 | 1998-04-21 | Massachusetts Institute Of Technology | Dynamically programmable gate array with multiple contexts |
| US5892961A (en) * | 1995-02-17 | 1999-04-06 | Xilinx, Inc. | Field programmable gate array having programming instructions in the configuration bitstream |
| US5748979A (en) * | 1995-04-05 | 1998-05-05 | Xilinx Inc | Reprogrammable instruction set accelerator using a plurality of programmable execution units and an instruction page table |
| US5737631A (en) * | 1995-04-05 | 1998-04-07 | Xilinx Inc | Reprogrammable instruction set accelerator |
-
1996
- 1996-04-26 JP JP53275396A patent/JP3948494B2/ja not_active Expired - Lifetime
- 1996-04-26 EP EP96913201A patent/EP0823091A1/en not_active Withdrawn
- 1996-04-26 WO PCT/US1996/005847 patent/WO1996034346A1/en not_active Application Discontinuation
-
1997
- 1997-11-04 US US08/964,262 patent/US6026481A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996034346A1 (en) | 1996-10-31 |
| EP0823091A1 (en) | 1998-02-11 |
| JPH11504453A (ja) | 1999-04-20 |
| US6026481A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3948494B2 (ja) | プログラム可能論理装置によってアクセス可能な分散レジスタを有するマイクロプロセサ | |
| US5809281A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
| US5600597A (en) | Register protection structure for FPGA | |
| US5944813A (en) | FPGA input output buffer with registered tristate enable | |
| CA2313462C (en) | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem | |
| US6175247B1 (en) | Context switchable field programmable gate array with public-private addressable sharing of intermediate data | |
| US6362650B1 (en) | Method and apparatus for incorporating a multiplier into an FPGA | |
| US6314550B1 (en) | Cascaded programming with multiple-purpose pins | |
| US6066961A (en) | Individually accessible macrocell | |
| US6278289B1 (en) | Content-addressable memory implemented using programmable logic | |
| US6803785B1 (en) | I/O circuitry shared between processor and programmable logic portions of an integrated circuit | |
| JP3904493B2 (ja) | 半導体装置 | |
| US5386155A (en) | Apparatus and method for selecting polarity and output type in a programmable logic device | |
| KR20010020545A (ko) | 재구성 가능한 컴퓨팅을 위한 집적 프로세서 및프로그래머블 데이터 경로 칩 | |
| US7454556B1 (en) | Method to program non-JTAG attached devices or memories using a PLD and its associated JTAG interface | |
| JPH07177008A (ja) | 改良されたプログラマブル論理セルアレイアーキテクチャ | |
| WO2000022546A2 (en) | Configurable processor system unit | |
| US7313730B1 (en) | Configuration logic for embedded software | |
| US6460131B1 (en) | FPGA input output buffer with registered tristate enable | |
| US20080074142A1 (en) | Routing for Microprocessor Busses | |
| US6029236A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
| US7624209B1 (en) | Method of and circuit for enabling variable latency data transfers | |
| US7647485B2 (en) | Data processing system for debugging utilizing halts in a parallel device | |
| US5923894A (en) | Adaptable input/output pin control | |
| JP4132516B2 (ja) | フィールド・プログラマブル・ゲートアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |