JP3939383B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP3939383B2
JP3939383B2 JP13091096A JP13091096A JP3939383B2 JP 3939383 B2 JP3939383 B2 JP 3939383B2 JP 13091096 A JP13091096 A JP 13091096A JP 13091096 A JP13091096 A JP 13091096A JP 3939383 B2 JP3939383 B2 JP 3939383B2
Authority
JP
Japan
Prior art keywords
region
silicon film
film
crystalline silicon
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13091096A
Other languages
Japanese (ja)
Other versions
JPH09293679A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13091096A priority Critical patent/JP3939383B2/en
Publication of JPH09293679A publication Critical patent/JPH09293679A/en
Application granted granted Critical
Publication of JP3939383B2 publication Critical patent/JP3939383B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタの構成に関する。またその作製方法に関する。
【0002】
【従来の技術】
従来よりアクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に配置された画素電極のそれぞれに薄膜トランジスタを配置した構成を有している。
【0003】
このような構成においては、表示される画面のムラや縞模様が問題となる。これらの問題は、アクティブマトリクス領域に配置される薄膜トランジスタの特性のバラツキに起因するものと考えられる。
【0004】
即ち、ガラス基板や石英基板上に数百×数百個というマトリクス状に形成される薄膜トランジスタの特性が、場所毎にばらついてしまうことが問題となる。
【0005】
【発明が解決しようとする課題】
本発明者らの研究によれば、表示のムラや縞模様は以下のようなメカニズムでで発生するものと考えられる。
【0006】
アクティビマトリクス領域に配置される薄膜トランジスタには、OFF電流特性を改善するためにLDD(ライトドープドレイン)領域と称される領域が配置されている。
【0007】
これは、チャネル形成領域とドレイン領域との間にドレイン領域よりも低濃度に導電型を付与する不純物を添加した低濃度不純物領域(一般にLDD領域と称されている)を配置した構成を有している。
【0008】
この低濃度不純物領域は、チャネル形成領域とドレイン領域との間に形成される高電界を緩和させる機能を有している。
【0009】
LDD領域は、弱い導電型を有するように(ドレイン領域となってしまってはいけない)構成される。具体的には、1×1016〜1×1019cm-3といった濃度で導電型を付与する不純物を含んだ領域として形成される。この不純物濃度は、ドレイン領域よりも低い濃度で不純物を含むように設定される。
【0010】
一般的に薄膜トランジスタを構成する珪素膜は、レーザー光の照射によって得られた結晶性珪素膜(多結晶珪素膜や微結晶珪素膜の総称)が利用される。
【0011】
このレーザー光の照射を利用した結晶性珪素膜は、その表面に凹凸が形成されてしまう。
【0012】
この凹凸の状態を原子間力顕微鏡で観察した写真を図8に示す。図8は、レーザー光の照射が行われた珪素膜の表面状態を示す写真である。
【0013】
また、大面積へのレーザー光の照射を高い効率でもって行う方法として、線上にビーム加工したレーザー光を照射する技術がある。この技術を用いた場合にも上述した表面の凹凸が形成されてしまう。
【0014】
この現象を模式的に示したものが図3である。図3に示すのは、非晶質珪素膜303に対して、線状にビーム加工されたパルス発振型のエキシマレーザー光(図面の奥行き方向と手前側に長手状を有する)を300で示される方向に走査して照射した場合の状態である。
【0015】
図3において、301は基板である。通常は、基板としてガラス基板が利用される。302は下地膜である。下地膜としては、酸化珪素膜が利用される。304はレーザー光の照射が行われた後の領域であり、レーザー光の照射により結晶化された領域である。
【0016】
この状況において、レーザー光の照射された跡には305で示されるような荒れ(凹凸)が形成されてしまう。この荒れの状態は、レーザー光の照射時の加熱温度、照射エネルギー密度、発振周波数、スキャンスピード、非晶質珪素膜に依存する。
【0017】
図面では荒れが等間隔に形成されているかの如く示されているが、実際にはその間隔はランダムである。
【0018】
この荒れは、非晶質珪素膜を加熱より結晶化させ、さらにレーザー光の照射によるアニールを行った場合にも同様に形成される。
【0019】
また、線状のレーザー光を用いたアニール方法を利用すると、完成した液晶パネルに縞模様が表示されてしまう現象が観察される。
【0020】
この縞模様は、アクティブマトリクス回路に配置された薄膜トランジスタの特性のバラツキを反映したものである。これは、LDD領域の抵抗のバラツキが大きいことから裏付けられる。
【0021】
また、LDD領域のバラツキは、ソース及びドレイン領域の抵抗のバラツキよりもはるかに大きい。
【0022】
これは、大面積へのドーピング手段として知られているプラズマドーピング法を用いることと、不純物イオンの注入を低ドーズ量で行うことに起因する。
【0023】
プラズマドーピング法というのは、プラズマを利用して加速注入せんとするイオンを引出し、それを電気的に加速することにより被ドーピング領域に注入する方法である。
【0024】
この方法においては、注入されるイオンに各種のものが含まれる関係で、被照射領域の結晶性が不均一になりやすい。換言すれば、微結晶性を有する成分が不特定に残存する状態となりやすい。
【0025】
そして、この傾向は、LDD領域のように低ドーズ量でのドーピングを行った場合に特に顕著になる。
【0026】
この微結晶成分の存在密度は、面内バラツキが大きい。従って、不純物イオンの注入を行った後に行われるレーザー光の照射によるアニール工程において、この結晶状態のバラツキがそのまま反映され、部分部分において抵抗値が異なるものとなってしまう。
【0027】
このようにして、各画素毎において、LDD領域の抵抗のバラツキが大きいものとなってしまう。
【0028】
また前述した結晶性珪素膜を得る際におけるレーザー光の照射に起因する表面の荒れが上記LDD領域の抵抗のバラツキを助長するものとなる。即ち、図3に示されるような表面状態の荒れがLDD領域を形成に際する抵抗値のバラツキを大きく助長するものとなる。
【0029】
また、特開平06−232059に記載されているニッケル等の珪素の結晶化を助長する金属元素を利用して結晶性珪素膜を得る方法が知られている。この方法を利用すると、従来より低い加熱温度による処理で高い結晶性を有した結晶性珪素膜を得ることができる。しかし、この方法を用いた場合における当該金属元素の存在も上記LDD領域の抵抗値のバラツキを助長する要因となる。
【0030】
上記金属元素は、結晶化の際の核となる性質を有する。この性質は、レーザーアニールの際にも当然現れる。従って、非質量分離による不純物イオンの注入が行われ、結晶性にムラが生じているLDD領域に上記金属元素が含まれていると、レーザー光の照射による活性化アニールの際における抵抗値のバラツキがさらに助長されたものとなる。
【0031】
即ち、珪素の結晶化を助長する金属元素を利用して結晶性珪素膜を得る方法は、高い結晶性を得られるという有意性がある一方で、LDD領域にような抵抗値にバラツキが生じやすい領域に対して、その抵抗値のバラツキを助長するような働きを有している。
【0032】
【発明が解決しようとす課題】
本明細書で開示する発明は、多数の薄膜トランジスタを同一基板上に作製した際にその特性のバラツキが生じないような構成を提供することを課題とする。
【0033】
【課題を解決するための手段】
本発明者らの知見によれば、LDD領域の抵抗値のバラツキに最も大きく寄与しているのは、ドーピング工程における微結晶性分の残存による結晶状態のバラツキにある。
【0034】
そこで本明細書で開示する発明は、LDD領域を形成する際に、不純物イオンの注入を質量分離を行う方法を利用する。
【0035】
こうすることにより、レーザー光の照射を用いたプロセスや、珪素の結晶化を助長する金属元素を利用したプロセスを用いた場合にLDD領域に代表される低濃度不純物領域の抵抗値のバラツキを是正することができる。
【0036】
本明細書で開示する発明の一つは、
チャネル形成領域とドレイン領域との間にドレイン領域よりも導電型を付与する不純物が低濃度で添加された低濃度不純物領域を有し、
該低濃度不純物領域は質量分離がなされた不純物イオンが注入され、
前記低濃度不純物領域の表面はレーザー光の照射により形成された凹凸を有することを特徴とする。
【0037】
他の発明の構成は、
チャネル形成領域とドレイン領域との間にドレイン領域よりも導電型を付与する不純物が低濃度で添加された低濃度不純物領域を有し、
該低濃度不純物領域は質量分離がなされた不純物イオンの注入と、その後レーザー光の照射により作製されたものであることを特徴とする。
【0038】
また上記構成において、低濃度不純物領域には珪素の結晶化を助長する金属元素が1×1016cm-3〜5×1019cm-3の濃度で含まれていることを特徴とする。
【0039】
また他の発明の構成は、
チャネル形成領域とドレイン領域との間にドレイン領域よりも導電型を付与する不純物が低濃度で添加された低濃度不純物領域の作製工程であって、
前記低濃度不純物領域は、質量分離がなされた不純物イオンの注入とその後レーザー光の照射により作製されることを特徴とする。
【0040】
他の発明の構成は、
レーザー光の照射を利用して結晶性珪素膜を形成する工程と、
前記結晶性珪素膜を利用して活性層を形成する工程と、
を有し、
前記活性層の形成は、チャネル形成領域とドレイン領域との間にドレイン領域よりも導電型を付与する不純物を低濃度でドーピングする工程を有し、
該工程において、質量分離がなされた不純物イオンの注入とその後レーザー光の照射が行われることを特徴とする。
【0041】
【発明の実施の形態】
LDD領域を配置する薄膜トランジスタの作製工程においては、不純物イオンの注入を質量分離によって生成された不純物イオンの注入によって行う。質量分離によって形成した不純物イオンを加速注入した場合、当該不純物イオンを注入した領域はほぼ非晶質化する。従って、それが低濃度に不純物が注入されるLDD領域であってもレーザー光の照射によるアニール効果を均一なものとすることができる。そしてその結果として、LDD領域の抵抗のバラツキを少ないものとすることができる。
【0042】
この構成は、特に線状のレーザー光の照射により得られた結晶性珪素膜を用いた薄膜トランジスタの作製に有効となる。これは、線状のレーザー光を用いた結晶化においては、潜在的に線状の結晶化のムラが存在しており、この結晶化のムラが不純物イオンの注入とその後のレーザーアニールの工程において顕在化しやいからである。
【0043】
また、LDD領域でないソース領域やドレイン領域の形成であれば、プラズマからイオンを直接引き出す方式の不純物イオンの注入方法を利用することができる。これは、高濃度に不純物の注入されるソース及びドレイン領域においては、レーザー光の照射による結晶化工程において、結晶化の潜在的なムラが抵抗値のバラツキとして現れにくいからである。
【0044】
【実施例】
〔実施例1〕
図1にLDD領域を配置した薄膜トランジスタの作製工程を示す。まずガラス基板101上に下地膜102として酸化珪素膜をスパッタ法により3000Åの厚さに成膜する。基板としては石英基板を用いるのでもよい。(図1(A))
【0045】
次に非晶質珪素膜103を減圧熱CVD法で500Åの厚さに成膜する。非晶質珪素膜の成膜方法としては、プラズマCVD法を用いるのでもよい。
【0046】
次に加熱処理を行うことにより非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。さらに線状にビーム加工されたレーザー光を走査して照射することにより、図示しない結晶性珪素膜の結晶性を助長させる。
【0047】
またレーザー光の照射を行った後にさらに加熱処理を行うことは有効である。この加熱処理はレーザー光の照射の際に生じた膜中の応力を緩和し、欠陥を減少させる効果がある。
【0048】
次にパターニングを施すことにより、薄膜トランジスタの活性層104を形成する。こうして図1(B)に示す状態を得る。
【0049】
次にゲイト絶縁膜105として、酸化珪素膜のプラズマCVD法により1000Åの厚さに成膜する。
【0050】
さらにゲイト電極を構成するための図示しないアルミニウム膜を4000Åの厚さにスパッタ法によって形成する。(このアルミニウム膜はゲイト電極106を構成する出発膜となる)
【0051】
このアルミニウム膜中にはスカンジウムを0.12重量%含有させる。これは後の工程においてアルミニウムの異常成長によるヒロックやウィスカーの発生を抑制するためである。
【0052】
ヒロックやウィスカーというのは、アルミニウムの異常成長によって形成される角状あるいは針状の突起物のことである。
【0053】
次に陽極酸化を行うことにより、図示しない緻密な膜質を有する陽極酸化膜を形成する。この工程は、電解溶液として3%シュウ酸水溶液を用い、この溶液中において、アルミニウム膜を陽極、白金を陰極として両電極間に電流を流すことによって行う。膜厚の制御は印加電圧によって行うことができる。ここでは、この図示しない緻密な膜質を有する陽極酸化膜の膜厚を100Åとする。
【0054】
次にレジストマスク109を配置し、アルミニウム膜をパターニングする。こうして図1(C)の106で示されるゲイト電極106の原型を形成する。
【0055】
次に上記レジストマスク109を利用してパターニングを行うことにより、アルミニウムパターンを形成する。(このアルミニウムパターンがゲイト電極106の原型となる)
【0056】
そして再度の陽極酸化を行うことにより、多孔質状の陽極酸化膜107を形成する。ここでは、電解溶液として3%のシュウ酸を含んだ水溶液を用いる。この多孔質状の陽極酸化もアルミニウムパターンを陽極、白金を陰極として両電極間に電流を流すことによって行われる。
【0057】
この工程では、レジストマスク109が存在する関係で電解溶液がアルミニウムパターンの上面に接触しない。従って、図1(C)の107で示されるようにゲイト電極106の側面に陽極酸化膜が形成される。
【0058】
この多孔質状の陽極酸化膜107の膜厚の制御は、陽極酸化時間によって行うことができる。この多孔質状の陽極酸化膜107の膜厚は、2μm程度まで行わすことができる。ここでは、その膜厚を5000Åとする。
【0059】
こうして図1(C)に示す状態を得る。次にレジストマスク109を除去し、再度緻密な膜質を有する陽極酸化膜を形成する条件で陽極酸化を行う。
【0060】
この陽極酸化工程において、緻密な膜質を有する陽極酸化膜108を1000Åの厚さに成膜する。この工程において、ゲイト電極106が画定する。この工程においては、電解溶液が多孔質状の陽極酸化膜107中に侵入する。従って、ゲイト電極106の周囲に緻密な膜質を有する陽極酸化膜108が形成される。
【0061】
次に図4に示す装置(構成は後述する)を用いて、Pイオンの注入を行う。ドーズ量は2×1015/cm2 とする。この工程において、110と112の領域に自己整合的にPイオンが注入される。ここで、110の領域がソース領域となる。また112の領域がドレイン領域となる。なお、111の領域には不純物イオンが注入されない。
【0062】
図4に示す装置は、非質量分離によって、ドーパントイオンを得る形式を有している。即ち、質量分離を行わずに得た不純物イオンを加速注入する構成を有している。
【0063】
ここでは、高濃度に不純物イオンが注入されるソース及びドレイン領域への注入工程であるから、非質量分離の方法を用いてもよい。勿論、質量分離を行う手段によりこの工程を実施してもよい。
【0064】
次に多孔質状を有するレジストマスク107を除去し、再度のPイオンの注入を行う。このPイオンの注入は、そのドーズ量を0.5 〜1×1014/cm2 として行う。
【0065】
この比較的低濃度に不純物イオンを注入する工程は、図5に示す質量分離によりドーパントイオンを選択する形式の装置を用いる。
【0066】
この装置を用いた場合、P+ イオンのみ選択して注入することができる。そして、Pイオンの被注入領域をほぼ完全に非晶質化することができる。
【0067】
即ち、ライトドープ(ソース/ドレインに比較して)される113と115の領域をほぼ完全に非晶質化することができる。なお、113と115の領域が低濃度不純物領域となる。特にドレイン側の115で示される領域がLDD(ライトドープドレイン)領域となる。(図1(E))
【0068】
なお上記工程において、チャネル形成領域114が画定する。
【0069】
この後、レーザー光の照射を行うことにより、(D)と(E)の工程において不純物イオンが注入された領域を活性化する。この工程において、Pイオンの注入が行われた領域の結晶化と注入された元素の活性化とが同時に行われる。
【0070】
この工程において、質量分離によって得たPイオンの注入によって形成された低濃度不純物領域113と115は、ほぼ完全に非晶質化しているので、レーザー光のアニール効果を基板各所において均一なものとすることができる。
【0071】
また、高濃度にPイオンが注入された110と112の領域が注入量が多いので十分低抵抗化しており、特に面内バラツキが生じずにアニールすることができる。
【0072】
ついで図2に示すように層間絶縁膜116を形成する。層間絶縁膜116はプラズマCVD法で成膜される酸化珪素膜、または窒化珪素膜でもって構成する。
【0073】
そしてコンタクトホールの形成を行い、ソース電極117とドレイン電極118の形成を行う。そして最後に350℃の水素雰囲気中において1時間の加熱処理を行い薄膜トランジスタを完成させる。
【0074】
〔装置の説明1〕
以下の質量分離を行うことによって不純物のイオンを得、そのイオンを注入する装置の構成について示す。
【0075】
図5に装置の概略の構成を示す。まず、不純物イオンは、イオン発生源905から発生される。発生された不純物イオンは引出し電極を備えた引出し系系900で加速室916に引き出される。そして加速室916で電気的に加速されたイオンは磁石907が発生する磁場中を通過する。この際受けるローレンツ力の違いから質量分離され、その軌道が各イオン(発生されたイオンには各種のものが含まれる)によって異なるものとなる。
【0076】
所定の軌道を有した各イオンが電磁的なレンズ909によって収束される。そして分離室908内のスリット910によって必要とするイオンの軌道が選択され、他のイオンは遮蔽される。
【0077】
スリット910で選択されたイオンは基板ホルダー(または基板ステージ)912上に配置された試料に照射される。
【0078】
図において、902は不純物イオンを発生させるための電力を供給する電源である。903は引出し電極に印加される電圧を制御する電源である。904は加速電圧を与えるための電源である。
【0079】
図5に示すような装置は、質量分離により、ドーピングせんとする不純物イオンを選別できる。
【0080】
図5に示す装置を用いて、結晶性珪素膜に対してドーピングを行った場合、被ドーピング面の結晶性を均一性良く破壊することができる。この点が、プラズマから直接引き出された質量分離していないイオンを用いた図4に示すような装置を用いた場合とのそのドーピング効果の違いとなる。
【0081】
〔装置説明2〕
以下に非質量分離により不純物のイオンを得、そのイオンの注入を行う装置の構成について示す。図4に装置の概要を示す。この装置は、プラズマドーピング装置と称される形式を有している。
【0082】
図4に示すプラズマドーピング装置は、気密性を有する筐体215で構成されている。装置には、必要とする減圧状態を得るための排気系218が配置されている。
【0083】
ドーピングは、ドーピングガスを高周波エネルギーによってイオン化(プラズマ化)させ、そこからイオン化したイオンを電気的に引出し、さらに加速し試料に注入することによって行われる。
【0084】
ガス導入系200から導入されるドーピングガスは、ガス放出口206から207の領域に均一性良く放出され、そこでイオン化される。
【0085】
207の領域では、一対の電極206と202との間で高周波放電が行われ、ドーピングガスが分解するとともにイオン化される。この高周波放電は、高周波電源211からインピーダンスマッチング装置210を介して供給される高周波電力によって行われる。
【0086】
イオン化されたドーパントイオンは、引出し電極202によって加速領域220に引き出される。そして引出し電極202によって加速領域220に引き出されたドーパントイオンは加速電極203によって加速される。また、減速電極208において必要とする注入エネルギー(加速電圧)に調整される。
【0087】
なお、各電極は209で示される電極を基準として電位が設定される。
【0088】
加速領域220で加速されたドーパントイオンは、試料216に所定の加速電圧でもって注入される。なお、注入の均一性を高めるために試料216を載せたステージ217は回転する機構を有している。
【0089】
219で示すのは、イオン電流を計測するための電流計である。この電流計219で計測されるイオン電流に基づいて試料216に注入されるイオンの量を計測することができる。
【0090】
図4に示す装置において、212で示されるのが引出し電圧を加えるための電源である。また、213で示されるのが減速電圧を加えるための電源である。また、214で示されるのが加速電圧を加えるための電源である。
【0091】
図4に示す装置を用いて、本明細書に開示する発明を実施するには、まずドーピングガスとして水素をガス導入系200から導入し、水素イオンの注入を試料216に対して行う。
【0092】
この水素イオンの注入によって、試料は所定の温度に予備加熱される。次にドーピングガスを所定のドーパント(リンやボロン)を含んだガスに切替え、所定のドーパントのドーピングを行う。
【0093】
なお、所定のドーパントを含んだガスは、必要とす濃度に水素ガスによって希釈されるのが普通である。
【0094】
なお、ステージ217内に加熱手段を配置し、水素イオンの注入による加熱を助長させる構成としてもよい。即ち、加熱の均一性を水素イオンの注入によって維持し、補助的にステージ217内の加熱手段を利用する構成としてもよい。
【0095】
この形式の装置は、大面積に渡り一括して不純物イオンの注入を行える特徴を有している。さらに装置全体の構成が簡単で小型化できるという特徴も有している。
【0096】
しかしながら、原料ガスをプラズマ化し、電界によってイオンを引出し、加速する形式のために以下のような欠点を有している。
【0097】
例えば、P(リン)をドーピングしようとする場合、原料ガスとしてPH3 (フォスフィン)と希釈用の水素ガスが利用される。この際、ソースプラズマ中から加速領域220に引き出されるドーパントイオンには、P+ 、PH+ 、H+ 、H2 + などの多数の種類のものが含まれる。そしてそれらは被ドーピング試料に加速注入されることになる。
【0098】
このような状態で不純物イオンの注入が結晶性を有する珪素膜に対して行われた場合、珪素膜は注入されるイオンにより損傷するのであるが、その損傷は均一なものではなく、局所的に結晶成分が残る状態となる。特に、LDD領域の形成のようにライトドーピングを行う場合には、その傾向が強い。
【0099】
また、レーザー光の照射により結晶化、あるいは結晶化の助長を行った珪素膜のようにその表面が荒れていると、上記の傾向が一層強くなる。
【0100】
この状態は、不純物イオン注入後の活性化の際の効果のバラツキの主な要因となる。従って、LDD領域の形成に図4で示すような非質量分離により被注入イオンを生成する方法を利用することは好ましくない。
【0101】
〔装置の説明3〕
以下に線状のレーザー光の照射を行う装置の概要を示す。図6に示すのは、光学系によって線状に加工されたレーザー光1200を非晶質珪素膜1204に照射して、結晶性珪素膜1205に変成する状態を示す模式図面である。
【0102】
図において、非晶質珪素膜1204はガラス基板1203上に成膜されており、基板1203を載せたステージ1202が矢印1206の方向に移動することにより、ミラー1201で反射されたレーザー光が走査されて照射される構成を有している。
【0103】
このような構成は、大面積に対してのレーザー光の照射を行うことができるという利点がある。しかし、光学系が複雑になり、またその調整が手間がかかるという欠点がある。
【0104】
こような装置に利用されるレーザー光としては、KrFエキシマレーザー(波長248nm)やXeClエキシマレーザー(波長308nm)を利用することができる。
【0105】
アニールの形態としては、非晶質珪素膜を結晶性珪素膜に変成する工程、結晶性珪素膜の結晶性をさらに助長する工程、不純物イオンの注入後の活性化工程、等々がある。
【0106】
〔装置の説明4〕
図7に示すのは、スポット状のレーザー光を照射することにより、アニールを行う装置である。
【0107】
図には、矩形状のレーザービーム700をミラー701で反射し、非晶質珪素膜704に照射する状態が模式的に示されている。
【0108】
図には、レーザービームを707で示されるような軌跡でもって照射し、非晶質珪素膜704を結晶性珪素膜705に変成する状態が示されている。
【0109】
珪素膜はガラス基板703上に形成さており、ステージ702を706で示すように2次元X−Y方向に移動させることによって、707で示されるような軌跡でレーザー光が照射される。
【0110】
図7に示すような構成は、大面積への照射には不利であるが、光学系が簡単であり、保守や調整が容易があるという特徴がある。
【0111】
〔実施例2〕
本実施例は、実施例1に示す構成において、結晶性珪素膜を得る手段として珪素の結晶化を助長する金属元素を利用する場合の例である。
【0112】
ここでは、珪素の結晶化を助長する金属元素として、Ni(ニッケル)を利用する。このような作用を有する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素を利用することができる。
【0113】
本実施例では、Niの導入方法として、酢酸ニッケル塩溶液を用いた方法を利用する。この方法は、溶液中のニッケル元素の濃度を制御することにより、珪素膜中に導入されるニッケル元素の濃度を調整できるという利点がある。また装置の構成が簡単で工程が簡単であるという特徴がある。
【0114】
溶液を用いる方法以外には、CVD法、スパッタ法、イオン注入法、蒸着法、吸着法、プラズマ処理を利用することができる。
【0115】
ニッケル元素の導入は以下のようにして行う。まず非晶質珪素膜(図1の103)上に所定の濃度に調整した酢酸ニッケル塩溶液を塗布し、水膜を形成する。そしてスピンコーターを用いて余分な溶液を吹き飛ばし、非晶質珪素膜の表面にニッケル元素が接して保持された状態とする。
【0116】
溶液中においてニッケル元素の濃度は、最終的に残留するニッケル元素の濃度が1×1016cm-3〜5×1019cm-3の濃度となるようにする。この濃度範囲以上のニッケル元素が残留すると半導体としての性質が損なわれるので注意が必要である。また、この濃度範囲以下の残留濃度とする場合、そもそも結晶化を助長する効果を得られなくなる。
【0117】
次に加熱処理を行い非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。この加熱処理は、640℃、4時間の条件で行う。
【0118】
このようにして得られた結晶性珪素膜は、ニッケル元素を利用しない場合に比較して、より高い結晶性を有したものとして得られる。
【0119】
こうして得られた結晶性珪素膜に対してさらにレーザー光の照射を行い、その結晶性を助長させる。
【0120】
こうして結晶性珪素膜を得る。その後の工程は、図1に示すプロセスに従って行えばよい。
【0121】
本実施例に示すような珪素の結晶化を助長する金属元素を利用した場合、図1の113や115の低濃度不純物領域の抵抗のバラツキが生じやすい。しかし、これら低濃度不純物領域への不純物イオンの注入を質量分離による方法を用いて行うことで、113や115の低濃度不純物領域の抵抗のバラツキを抑制することができる。
【0122】
これは、質量分離を用いた方法による不純物イオンの注入は、被イオン注入領域をほぼ完全に非晶質化するので、レーザー光の照射による結晶化の工程の再現性を高いものとできるからである。
【0123】
【発明の効果】
本明細書で開示する発明を利用することで、多数の薄膜トランジスタを同一基板上に作製した際にその特性のバラツキが生じないような構成を提供することができる。そしてアクティブマトリクス型の液晶表示装置を構成した場合に、表示のムラや縞模様が見えてしまうことを抑制することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 珪素膜にレーザー光を照射する状態を示す図。
【図4】 不純物イオンの注入を行う装置の概要を示す図。
【図5】 不純物イオンの注入を行う装置の概要を示す図。
【図6】 レーザー光の照射を行う状態を示す図。
【図7】 レーザー光の照射を行う状態を示す図。
【図8】 珪素薄膜の表面状態を示す写真。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 非晶質珪素膜
104 活性層のパターン
105 ゲイト絶縁膜(酸化珪素膜)
106 ゲイト電極
107 多孔質状の陽極酸化膜
108 緻密な膜質を有する陽極酸化膜
109 レジストマスク
110 ソース領域
111 不純物イオンが注入されない領域
112 ドレイン領域
113 低濃度不純物領域
114 チャネル形成領域
115 低濃度不純物領域(LDD領域)
116 層間絶縁膜
117 ソース電極
118 ドレイン電極
[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a structure of a thin film transistor. Further, the present invention relates to a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, an active matrix type liquid crystal display device is known. This has a configuration in which a thin film transistor is arranged on each of the pixel electrodes arranged in a matrix.
[0003]
In such a configuration, unevenness of the displayed screen or a striped pattern becomes a problem. These problems can be attributed to variations in characteristics of thin film transistors arranged in the active matrix region.
[0004]
That is, there is a problem that the characteristics of thin film transistors formed in a matrix of several hundreds × several hundreds on a glass substrate or a quartz substrate vary from place to place.
[0005]
[Problems to be solved by the invention]
According to the studies by the present inventors, it is considered that the display unevenness and the striped pattern are generated by the following mechanism.
[0006]
In the thin film transistor disposed in the activity matrix region, a region called an LDD (lightly doped drain) region is disposed in order to improve the OFF current characteristics.
[0007]
This has a configuration in which a low concentration impurity region (generally referred to as an LDD region) to which an impurity imparting conductivity type is added at a lower concentration than the drain region is disposed between the channel formation region and the drain region. ing.
[0008]
This low concentration impurity region has a function of relaxing a high electric field formed between the channel formation region and the drain region.
[0009]
The LDD region is configured to have a weak conductivity type (must not be a drain region). Specifically, it is formed as a region containing an impurity imparting a conductivity type at a concentration of 1 × 10 16 to 1 × 10 19 cm −3 . This impurity concentration is set so as to contain impurities at a concentration lower than that of the drain region.
[0010]
Generally, a crystalline silicon film (a general term for a polycrystalline silicon film or a microcrystalline silicon film) obtained by laser light irradiation is used as a silicon film constituting a thin film transistor.
[0011]
The crystalline silicon film utilizing this laser light irradiation has irregularities formed on its surface.
[0012]
The photograph which observed the state of this unevenness with the atomic force microscope is shown in FIG. FIG. 8 is a photograph showing the surface state of the silicon film irradiated with laser light.
[0013]
Further, as a method for performing irradiation of a laser beam on a large area with high efficiency, there is a technique of irradiating a laser beam processed on a line. Even when this technique is used, the above-described surface irregularities are formed.
[0014]
FIG. 3 schematically shows this phenomenon. FIG. 3 shows a pulse oscillation type excimer laser beam (having a longitudinal shape in the depth direction and the front side of the drawing) that is linearly beam processed with respect to the amorphous silicon film 303 by 300. This is a state when irradiation is performed while scanning in the direction.
[0015]
In FIG. 3, reference numeral 301 denotes a substrate. Usually, a glass substrate is used as the substrate. Reference numeral 302 denotes a base film. A silicon oxide film is used as the base film. Reference numeral 304 denotes a region after the laser beam irradiation, which is a region crystallized by the laser beam irradiation.
[0016]
In this situation, roughness (unevenness) as indicated by reference numeral 305 is formed on the mark irradiated with the laser beam. This rough state depends on the heating temperature, irradiation energy density, oscillation frequency, scan speed, and amorphous silicon film at the time of laser light irradiation.
[0017]
In the drawing, the roughness is shown as if it were formed at equal intervals, but in reality the intervals are random.
[0018]
This roughness is similarly formed when the amorphous silicon film is crystallized by heating and further annealed by laser light irradiation.
[0019]
Further, when an annealing method using a linear laser beam is used, a phenomenon that a striped pattern is displayed on a completed liquid crystal panel is observed.
[0020]
This stripe pattern reflects variations in characteristics of the thin film transistors arranged in the active matrix circuit. This is supported by the large variation in resistance in the LDD region.
[0021]
Also, the variation in the LDD region is much larger than the variation in the resistance of the source and drain regions.
[0022]
This is caused by using a plasma doping method known as a means for doping a large area and implanting impurity ions at a low dose.
[0023]
The plasma doping method is a method in which ions to be accelerated and implanted are extracted using plasma and are electrically accelerated to be implanted into a doped region.
[0024]
In this method, the crystallinity of the irradiated region tends to be non-uniform because various ions are included in the implanted ions. In other words, a component having microcrystalline properties tends to remain unspecified.
[0025]
This tendency becomes particularly noticeable when doping is performed at a low dose as in the LDD region.
[0026]
The existence density of the microcrystalline component has a large in-plane variation. Therefore, in the annealing process by laser beam irradiation performed after the impurity ion implantation, the variation in the crystal state is reflected as it is, and the resistance value differs in the portion.
[0027]
In this way, the resistance variation in the LDD region becomes large for each pixel.
[0028]
Further, the surface roughness caused by the laser light irradiation in obtaining the crystalline silicon film described above promotes the variation in resistance of the LDD region. That is, the roughness of the surface state as shown in FIG. 3 greatly promotes the variation in resistance value when forming the LDD region.
[0029]
In addition, a method for obtaining a crystalline silicon film using a metal element that promotes crystallization of silicon such as nickel described in JP-A-06-232059 is known. When this method is used, a crystalline silicon film having high crystallinity can be obtained by treatment at a lower heating temperature than in the prior art. However, the presence of the metal element when this method is used also contributes to the variation in the resistance value of the LDD region.
[0030]
The metal element has a property of becoming a nucleus during crystallization. This property naturally appears also during laser annealing. Therefore, when impurity ions are implanted by non-mass separation and the metal element is contained in the LDD region where the crystallinity is uneven, the resistance value varies during activation annealing by laser light irradiation. Will be further encouraged.
[0031]
That is, while a method of obtaining a crystalline silicon film using a metal element that promotes crystallization of silicon has the significance that high crystallinity can be obtained, resistance values such as those in the LDD region tend to vary. The region has a function of promoting variation in resistance value.
[0032]
[Problems to be solved by the invention]
An object of the invention disclosed in this specification is to provide a structure in which variation in characteristics does not occur when a large number of thin film transistors are formed over the same substrate.
[0033]
[Means for Solving the Problems]
According to the knowledge of the present inventors, the greatest contribution to the variation in resistance value of the LDD region lies in the variation in crystal state due to the remaining microcrystalline component in the doping process.
[0034]
Therefore, the invention disclosed in this specification uses a method of performing mass separation for impurity ion implantation when forming an LDD region.
[0035]
This corrects the variation in resistance values of low-concentration impurity regions typified by the LDD region when using a process that uses laser light irradiation or a process that uses a metal element that promotes crystallization of silicon. can do.
[0036]
One of the inventions disclosed in this specification is:
A low concentration impurity region to which an impurity imparting a conductivity type is added at a lower concentration than the drain region between the channel formation region and the drain region;
The low-concentration impurity region is implanted with impurity ions subjected to mass separation,
The surface of the low concentration impurity region has irregularities formed by laser light irradiation.
[0037]
Other aspects of the invention are:
A low concentration impurity region to which an impurity imparting a conductivity type is added at a lower concentration than the drain region between the channel formation region and the drain region;
The low-concentration impurity region is formed by implantation of impurity ions subjected to mass separation and then irradiation with laser light.
[0038]
In the above structure, the low-concentration impurity region includes a metal element that promotes crystallization of silicon at a concentration of 1 × 10 16 cm −3 to 5 × 10 19 cm −3 .
[0039]
The configuration of another invention is as follows:
A step of forming a low concentration impurity region in which an impurity imparting a conductivity type is added at a lower concentration than the drain region between the channel formation region and the drain region,
The low-concentration impurity region is produced by implantation of impurity ions subjected to mass separation and then irradiation with laser light.
[0040]
Other aspects of the invention are:
A step of forming a crystalline silicon film using laser light irradiation;
Forming an active layer using the crystalline silicon film;
Have
The formation of the active layer includes a step of doping an impurity imparting a conductivity type at a lower concentration between the channel formation region and the drain region than the drain region,
In this step, the impurity ions which have been subjected to mass separation are implanted and then laser light irradiation is performed.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
In the manufacturing process of the thin film transistor in which the LDD region is disposed, impurity ions are implanted by implanting impurity ions generated by mass separation. When impurity ions formed by mass separation are accelerated and implanted, the region into which the impurity ions are implanted becomes almost amorphous. Therefore, even if it is an LDD region into which impurities are implanted at a low concentration, the annealing effect by laser light irradiation can be made uniform. As a result, variations in resistance in the LDD region can be reduced.
[0042]
This configuration is particularly effective for manufacturing a thin film transistor using a crystalline silicon film obtained by irradiation with a linear laser beam. This is because, in crystallization using a linear laser beam, there is a potential linear crystallization unevenness, and this crystallization unevenness is caused by impurity ion implantation and the subsequent laser annealing process. It is because it is easy to manifest.
[0043]
Further, in the case of forming a source region or a drain region that is not an LDD region, an impurity ion implantation method in which ions are directly extracted from plasma can be used. This is because, in the source and drain regions into which impurities are implanted at a high concentration, in the crystallization process by laser light irradiation, potential uneven crystallization hardly appears as variations in resistance value.
[0044]
【Example】
[Example 1]
FIG. 1 shows a manufacturing process of a thin film transistor in which an LDD region is arranged. First, a silicon oxide film is formed as a base film 102 on the glass substrate 101 to a thickness of 3000 mm by sputtering. A quartz substrate may be used as the substrate. (Fig. 1 (A))
[0045]
Next, an amorphous silicon film 103 is formed to a thickness of 500 mm by a low pressure thermal CVD method. As a method for forming the amorphous silicon film, a plasma CVD method may be used.
[0046]
Next, heat treatment is performed to crystallize the amorphous silicon film to obtain a crystalline silicon film (not shown). Furthermore, the crystallinity of a crystalline silicon film (not shown) is promoted by scanning and irradiating a laser beam processed into a linear beam.
[0047]
Further, it is effective to perform heat treatment after the laser beam irradiation. This heat treatment has the effect of relaxing the stress in the film generated during laser light irradiation and reducing defects.
[0048]
Next, an active layer 104 of the thin film transistor is formed by patterning. In this way, the state shown in FIG.
[0049]
Next, as a gate insulating film 105, a silicon oxide film is formed to a thickness of 1000 mm by plasma CVD.
[0050]
Further, an aluminum film (not shown) for forming the gate electrode is formed by sputtering to a thickness of 4000 mm. (This aluminum film serves as a starting film constituting the gate electrode 106)
[0051]
This aluminum film contains scandium in an amount of 0.12% by weight. This is to suppress the generation of hillocks and whiskers due to the abnormal growth of aluminum in the subsequent process.
[0052]
Hillocks and whiskers are angular or needle-like protrusions formed by abnormal growth of aluminum.
[0053]
Next, anodic oxidation (not shown) having a dense film quality is formed by anodic oxidation. This step is performed by using a 3% oxalic acid aqueous solution as the electrolytic solution, and passing an electric current between the two electrodes using the aluminum film as the anode and platinum as the cathode. The film thickness can be controlled by the applied voltage. Here, the thickness of the anodic oxide film having a dense film quality (not shown) is 100 mm.
[0054]
Next, a resist mask 109 is disposed and the aluminum film is patterned. Thus, a prototype of the gate electrode 106 indicated by 106 in FIG. 1C is formed.
[0055]
Next, patterning is performed using the resist mask 109 to form an aluminum pattern. (This aluminum pattern becomes the prototype of the gate electrode 106)
[0056]
A porous anodic oxide film 107 is formed by performing anodic oxidation again. Here, an aqueous solution containing 3% oxalic acid is used as the electrolytic solution. This porous anodic oxidation is also performed by passing an electric current between both electrodes using an aluminum pattern as an anode and platinum as a cathode.
[0057]
In this step, the electrolytic solution does not contact the upper surface of the aluminum pattern due to the presence of the resist mask 109. Therefore, an anodic oxide film is formed on the side surface of the gate electrode 106 as indicated by 107 in FIG.
[0058]
The film thickness of the porous anodic oxide film 107 can be controlled by the anodic oxidation time. The film thickness of the porous anodic oxide film 107 can be up to about 2 μm. Here, the film thickness is 5000 mm.
[0059]
In this way, the state shown in FIG. Next, the resist mask 109 is removed, and anodic oxidation is performed again under the conditions for forming an anodic oxide film having a dense film quality.
[0060]
In this anodizing step, an anodized film 108 having a dense film quality is formed to a thickness of 1000 mm. In this step, the gate electrode 106 is defined. In this step, the electrolytic solution penetrates into the porous anodic oxide film 107. Therefore, an anodic oxide film 108 having a dense film quality is formed around the gate electrode 106.
[0061]
Next, P ions are implanted using the apparatus shown in FIG. 4 (configuration will be described later). The dose is 2 × 10 15 / cm 2 . In this step, P ions are implanted in the regions 110 and 112 in a self-aligning manner. Here, the region 110 becomes a source region. The region 112 becomes a drain region. Note that impurity ions are not implanted into the region 111.
[0062]
The apparatus shown in FIG. 4 has a form in which dopant ions are obtained by non-mass separation. That is, it has a configuration in which impurity ions obtained without mass separation are acceleratedly implanted.
[0063]
Here, since it is an implantation step into the source and drain regions where impurity ions are implanted at a high concentration, a non-mass separation method may be used. Of course, this step may be performed by means of mass separation.
[0064]
Next, the resist mask 107 having a porous shape is removed, and P ions are implanted again. This P ion implantation is performed with a dose amount of 0.5 to 1 × 10 14 / cm 2 .
[0065]
In the step of implanting impurity ions at a relatively low concentration, an apparatus of a type that selects dopant ions by mass separation shown in FIG. 5 is used.
[0066]
When this apparatus is used, only P + ions can be selected and implanted. Then, the implanted region of P ions can be made almost completely amorphous.
[0067]
That is, the regions 113 and 115 that are lightly doped (compared to the source / drain) can be made almost completely amorphous. Note that the regions 113 and 115 become low-concentration impurity regions. In particular, a region indicated by 115 on the drain side is an LDD (lightly doped drain) region. (Figure 1 (E))
[0068]
In the above process, a channel formation region 114 is defined.
[0069]
Thereafter, the region into which the impurity ions have been implanted is activated in the steps (D) and (E) by irradiating laser light. In this step, the crystallization of the region where the P ions are implanted and the activation of the implanted elements are performed simultaneously.
[0070]
In this step, the low-concentration impurity regions 113 and 115 formed by implantation of P ions obtained by mass separation are almost completely amorphized, so that the annealing effect of the laser beam is made uniform at various locations on the substrate. can do.
[0071]
In addition, since the regions 110 and 112 into which P ions are implanted at a high concentration have a large implantation amount, the resistance is sufficiently lowered, and annealing can be performed without any in-plane variation.
[0072]
Next, an interlayer insulating film 116 is formed as shown in FIG. The interlayer insulating film 116 is formed of a silicon oxide film or a silicon nitride film formed by a plasma CVD method.
[0073]
Then, contact holes are formed, and a source electrode 117 and a drain electrode 118 are formed. Finally, heat treatment is performed in a hydrogen atmosphere at 350 ° C. for 1 hour to complete the thin film transistor.
[0074]
[Device Description 1]
The structure of a device for obtaining impurity ions by performing the following mass separation and implanting the ions will be described.
[0075]
FIG. 5 shows a schematic configuration of the apparatus. First, impurity ions are generated from an ion generation source 905. The generated impurity ions are extracted to the acceleration chamber 916 by an extraction system 900 having an extraction electrode. The ions electrically accelerated in the acceleration chamber 916 pass through the magnetic field generated by the magnet 907. The mass is separated from the difference in the Lorentz force received at this time, and the trajectory differs depending on each ion (the generated ions include various types).
[0076]
Each ion having a predetermined trajectory is converged by an electromagnetic lens 909. The required ion trajectory is selected by the slit 910 in the separation chamber 908 and other ions are shielded.
[0077]
The ions selected by the slit 910 are irradiated to the sample placed on the substrate holder (or substrate stage) 912.
[0078]
In the figure, reference numeral 902 denotes a power source for supplying power for generating impurity ions. A power source 903 controls the voltage applied to the extraction electrode. Reference numeral 904 denotes a power source for applying an acceleration voltage.
[0079]
The apparatus as shown in FIG. 5 can select impurity ions to be doped by mass separation.
[0080]
When the crystalline silicon film is doped using the apparatus shown in FIG. 5, the crystallinity of the doped surface can be destroyed with good uniformity. This is the difference in doping effect from the case of using an apparatus as shown in FIG. 4 using ions that are directly extracted from plasma and not mass-separated.
[0081]
[Device Description 2]
The structure of an apparatus for obtaining impurity ions by non-mass separation and implanting the ions will be described below. FIG. 4 shows an outline of the apparatus. This apparatus has a type called a plasma doping apparatus.
[0082]
The plasma doping apparatus shown in FIG. 4 includes an airtight casing 215. The apparatus is provided with an exhaust system 218 for obtaining a required reduced pressure state.
[0083]
Doping is performed by ionizing (plasmaizing) a doping gas with high-frequency energy, electrically extracting ionized ions therefrom, further accelerating them, and injecting them into a sample.
[0084]
The doping gas introduced from the gas introduction system 200 is discharged with good uniformity into the region of the gas discharge ports 206 to 207 and is ionized there.
[0085]
In the region 207, high frequency discharge is performed between the pair of electrodes 206 and 202, and the doping gas is decomposed and ionized. This high frequency discharge is performed by high frequency power supplied from the high frequency power supply 211 via the impedance matching device 210.
[0086]
The ionized dopant ions are extracted to the acceleration region 220 by the extraction electrode 202. The dopant ions extracted to the acceleration region 220 by the extraction electrode 202 are accelerated by the acceleration electrode 203. Further, the injection energy (acceleration voltage) required for the deceleration electrode 208 is adjusted.
[0087]
Each electrode is set to have a potential with reference to the electrode indicated by 209.
[0088]
The dopant ions accelerated in the acceleration region 220 are implanted into the sample 216 with a predetermined acceleration voltage. Note that the stage 217 on which the sample 216 is placed has a mechanism for rotating in order to improve the uniformity of injection.
[0089]
Reference numeral 219 denotes an ammeter for measuring the ion current. The amount of ions injected into the sample 216 can be measured based on the ion current measured by the ammeter 219.
[0090]
In the apparatus shown in FIG. 4, what is indicated by 212 is a power supply for applying an extraction voltage. Reference numeral 213 denotes a power source for applying a deceleration voltage. Reference numeral 214 denotes a power source for applying an acceleration voltage.
[0091]
In order to implement the invention disclosed in this specification using the apparatus illustrated in FIG. 4, first, hydrogen is introduced from the gas introduction system 200 as a doping gas, and hydrogen ions are implanted into the sample 216.
[0092]
The sample is preheated to a predetermined temperature by the implantation of hydrogen ions. Next, the doping gas is switched to a gas containing a predetermined dopant (phosphorus or boron), and the predetermined dopant is doped.
[0093]
The gas containing a predetermined dopant is usually diluted with hydrogen gas to a required concentration.
[0094]
Note that a heating unit may be provided in the stage 217 so that heating by implantation of hydrogen ions is promoted. That is, the heating uniformity may be maintained by implanting hydrogen ions, and the heating means in the stage 217 may be used as an auxiliary.
[0095]
This type of apparatus has a feature that impurity ions can be implanted at once over a large area. In addition, the overall configuration of the apparatus is simple and can be miniaturized.
[0096]
However, since the source gas is turned into plasma and ions are extracted and accelerated by an electric field, it has the following drawbacks.
[0097]
For example, when doping P (phosphorus), PH 3 (phosphine) and hydrogen gas for dilution are used as source gases. At this time, dopant ions extracted from the source plasma to the acceleration region 220 include many types such as P + , PH + , H + , and H 2 + . Then, they are accelerated and implanted into the sample to be doped.
[0098]
When impurity ions are implanted into a crystalline silicon film in such a state, the silicon film is damaged by the implanted ions, but the damage is not uniform and locally. A crystalline component remains. This tendency is particularly strong when light doping is performed as in the formation of an LDD region.
[0099]
In addition, when the surface is rough like a silicon film that has been crystallized or promoted by laser light irradiation, the above tendency becomes even stronger.
[0100]
This state is a main factor of variation in the effect upon activation after impurity ion implantation. Therefore, it is not preferable to use the method of generating implanted ions by non-mass separation as shown in FIG. 4 for forming the LDD region.
[0101]
[Explanation 3 of device]
The outline of an apparatus for irradiating linear laser light is shown below. FIG. 6 is a schematic diagram showing a state in which the amorphous silicon film 1204 is irradiated with laser light 1200 processed into a linear shape by an optical system to be transformed into a crystalline silicon film 1205.
[0102]
In the figure, an amorphous silicon film 1204 is formed on a glass substrate 1203, and the stage 1202 on which the substrate 1203 is placed moves in the direction of an arrow 1206, whereby the laser beam reflected by the mirror 1201 is scanned. It has the composition irradiated.
[0103]
Such a configuration has an advantage that laser light can be irradiated to a large area. However, there are drawbacks that the optical system becomes complicated and that adjustment takes time.
[0104]
As a laser beam used in such an apparatus, a KrF excimer laser (wavelength 248 nm) or a XeCl excimer laser (wavelength 308 nm) can be used.
[0105]
As a form of annealing, there are a step of transforming an amorphous silicon film into a crystalline silicon film, a step of further promoting the crystallinity of the crystalline silicon film, an activation step after implantation of impurity ions, and the like.
[0106]
[Device Description 4]
FIG. 7 shows an apparatus that performs annealing by irradiating spot-like laser light.
[0107]
In the figure, a state in which a rectangular laser beam 700 is reflected by a mirror 701 and is irradiated onto an amorphous silicon film 704 is schematically shown.
[0108]
In the figure, a state in which the amorphous silicon film 704 is transformed into a crystalline silicon film 705 is shown by irradiating a laser beam with a locus as indicated by 707.
[0109]
The silicon film is formed on the glass substrate 703. By moving the stage 702 in the two-dimensional XY direction as indicated by 706, laser light is irradiated along a locus as indicated by 707.
[0110]
The configuration as shown in FIG. 7 is disadvantageous for irradiation to a large area, but has a feature that the optical system is simple and maintenance and adjustment are easy.
[0111]
[Example 2]
The present embodiment is an example in the case where a metal element that promotes crystallization of silicon is used as a means for obtaining a crystalline silicon film in the configuration shown in the first embodiment.
[0112]
Here, Ni (nickel) is used as a metal element that promotes crystallization of silicon. As the metal element having such an action, one or more kinds of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used.
[0113]
In this embodiment, a method using a nickel acetate salt solution is used as a method for introducing Ni. This method has an advantage that the concentration of the nickel element introduced into the silicon film can be adjusted by controlling the concentration of the nickel element in the solution. Further, the apparatus has a simple structure and a simple process.
[0114]
Besides the method using a solution, a CVD method, a sputtering method, an ion implantation method, a vapor deposition method, an adsorption method, and a plasma treatment can be used.
[0115]
The introduction of nickel element is performed as follows. First, a nickel acetate solution adjusted to a predetermined concentration is applied onto an amorphous silicon film (103 in FIG. 1) to form a water film. Then, the excess solution is blown off using a spin coater, and the nickel element is brought into contact with the surface of the amorphous silicon film.
[0116]
The concentration of the nickel element in the solution is such that the concentration of the finally remaining nickel element is 1 × 10 16 cm −3 to 5 × 10 19 cm −3 . Care must be taken because the properties as a semiconductor are impaired if nickel elements exceeding this concentration range remain. Further, when the residual concentration is lower than this concentration range, the effect of promoting crystallization cannot be obtained in the first place.
[0117]
Next, heat treatment is performed to crystallize the amorphous silicon film to obtain a crystalline silicon film. This heat treatment is performed at 640 ° C. for 4 hours.
[0118]
The crystalline silicon film obtained in this way is obtained as having higher crystallinity than when no nickel element is used.
[0119]
The crystalline silicon film thus obtained is further irradiated with laser light to promote its crystallinity.
[0120]
A crystalline silicon film is thus obtained. The subsequent steps may be performed according to the process shown in FIG.
[0121]
When a metal element that promotes crystallization of silicon as shown in this embodiment is used, variations in resistance of the low-concentration impurity regions 113 and 115 in FIG. 1 are likely to occur. However, by implanting impurity ions into these low-concentration impurity regions using a method based on mass separation, it is possible to suppress variations in resistance of the 113 and 115 low-concentration impurity regions.
[0122]
This is because impurity ion implantation by a method using mass separation almost completely amorphizes the ion implantation region, so that the reproducibility of the crystallization process by laser light irradiation can be improved. is there.
[0123]
【The invention's effect】
By utilizing the invention disclosed in this specification, a structure in which variation in characteristics does not occur when a large number of thin film transistors are formed over the same substrate can be provided. In the case where an active matrix type liquid crystal display device is configured, it is possible to suppress display unevenness and stripes from being seen.
[Brief description of the drawings]
FIGS. 1A to 1C illustrate a manufacturing process of a thin film transistor. FIGS.
FIGS. 2A and 2B illustrate a manufacturing process of a thin film transistor. FIGS.
FIG. 3 is a diagram showing a state in which a silicon film is irradiated with laser light.
FIG. 4 is a diagram showing an outline of an apparatus for implanting impurity ions.
FIG. 5 is a diagram showing an outline of an apparatus for implanting impurity ions.
FIG. 6 is a diagram showing a state in which laser light irradiation is performed.
FIG. 7 is a diagram showing a state in which laser light irradiation is performed.
FIG. 8 is a photograph showing the surface state of a silicon thin film.
[Explanation of symbols]
101 glass substrate 102 base film (silicon oxide film)
103 Amorphous silicon film 104 Active layer pattern 105 Gate insulating film (silicon oxide film)
106 Gate electrode 107 Porous anodic oxide film 108 Anodized film 109 having a dense film quality Resist mask 110 Source region 111 Region in which impurity ions are not implanted 112 Drain region 113 Low concentration impurity region 114 Channel formation region 115 Low concentration impurity region (LDD region)
116 Interlayer insulating film 117 Source electrode 118 Drain electrode

Claims (5)

ソース領域及びドレイン領域、チャネル形成領域、前記ソース領域及び前記ドレイン領域と前記チャネル形成領域との間にある低濃度不純物領域を有する半導体装置の作製方法において、
絶縁基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜に第1レーザー光を照射して結晶性珪素膜を形成し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
質量分離を行わずに得た不純物イオンを、前記ソース領域及び前記ドレイン領域となる部分の前記結晶性珪素膜に注入して、前記ソース領域及び前記ドレイン領域を形成し、
質量分離がなされた不純物イオンを、前記低濃度不純物領域となる部分の前記結晶性珪素膜に注入して、前記低濃度不純物領域を形成し、
第2レーザー光を照射することにより、前記ソース領域、前記ドレイン領域、及び前記低濃度不純物領域を活性化するとともに結晶化することを特徴とする半導体装置の作製方法。
In a method for manufacturing a semiconductor device having a source region and a drain region, a channel formation region, and a low concentration impurity region between the source region and the drain region and the channel formation region,
Forming an amorphous silicon film on an insulating substrate;
Irradiating the amorphous silicon film with a first laser beam to form a crystalline silicon film;
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
Impurity ions obtained without mass separation are implanted into the crystalline silicon film in the portions to be the source region and the drain region to form the source region and the drain region,
Impurity ions subjected to mass separation are implanted into the crystalline silicon film in a portion to be the low-concentration impurity region to form the low-concentration impurity region,
A method for manufacturing a semiconductor device , wherein the source region, the drain region, and the low-concentration impurity region are activated and crystallized by irradiation with a second laser beam .
ソース領域及びドレイン領域、チャネル形成領域、前記ソース領域及び前記ドレイン領域と前記チャネル形成領域との間にある低濃度不純物領域を有する半導体装置の作製方法において、
絶縁基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜を加熱処理して結晶性珪素膜を形成し、
前記結晶性珪素膜に第1レーザー光を照射し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
質量分離を行わずに得た不純物イオンを、前記ソース領域及び前記ドレイン領域となる部分の前記結晶性珪素膜に注入して、前記ソース領域及び前記ドレイン領域を形成し、
質量分離がなされた不純物イオンを、前記低濃度不純物領域となる部分の前記結晶性珪素膜に注入して、前記低濃度不純物領域を形成し、
第2レーザー光を照射することにより、前記ソース領域、前記ドレイン領域、及び前記低濃度不純物領域を活性化するとともに結晶化することを特徴とする半導体装置の作製方法。
In a method for manufacturing a semiconductor device having a source region and a drain region, a channel formation region, and a low concentration impurity region between the source region and the drain region and the channel formation region,
Forming an amorphous silicon film on an insulating substrate;
A heat treatment of the amorphous silicon film to form a crystalline silicon film;
Irradiating the crystalline silicon film with a first laser beam;
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
Impurity ions obtained without mass separation are implanted into the crystalline silicon film in the portions to be the source region and the drain region to form the source region and the drain region,
Impurity ions subjected to mass separation are implanted into the crystalline silicon film in a portion to be the low-concentration impurity region to form the low-concentration impurity region,
A method for manufacturing a semiconductor device , wherein the source region, the drain region, and the low-concentration impurity region are activated and crystallized by irradiation with a second laser beam .
ソース領域及びドレイン領域、チャネル形成領域、前記ソース領域及び前記ドレイン領域と前記チャネル形成領域との間にある低濃度不純物領域を有する半導体装置の作製方法において、
絶縁基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に珪素の結晶化を助長する金属元素を含む膜を形成し、
前記非晶質珪素膜を加熱処理して結晶性珪素膜を形成し、
前記結晶性珪素膜に第1レーザー光を照射し、
前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
質量分離を行わずに得た不純物イオンを、前記ソース領域及び前記ドレイン領域となる部分の前記結晶性珪素膜に注入して、前記ソース領域及び前記ドレイン領域を形成し、
質量分離がなされた不純物イオンを、前記低濃度不純物領域となる部分の前記結晶性珪素膜に注入して、前記低濃度不純物領域を形成し、
第2レーザー光を照射することにより、前記ソース領域、前記ドレイン領域、及び前記低濃度不純物領域を活性化するとともに結晶化することを特徴とする半導体装置の作製方法。
In a method for manufacturing a semiconductor device having a source region and a drain region, a channel formation region, and a low concentration impurity region between the source region and the drain region and the channel formation region,
Forming an amorphous silicon film on an insulating substrate;
Forming a film containing a metal element for promoting crystallization of silicon on the amorphous silicon film;
A heat treatment of the amorphous silicon film to form a crystalline silicon film;
Irradiating the crystalline silicon film with a first laser beam;
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
Impurity ions obtained without mass separation are implanted into the crystalline silicon film in the portions to be the source region and the drain region to form the source region and the drain region,
Impurity ions subjected to mass separation are implanted into the crystalline silicon film in a portion to be the low-concentration impurity region to form the low-concentration impurity region,
A method for manufacturing a semiconductor device , wherein the source region, the drain region, and the low-concentration impurity region are activated and crystallized by irradiation with a second laser beam .
請求項3において、前記金属元素はFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、またはAuであることを特徴とする半導体装置の作製方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein the metal element is Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, or Au. 請求項1乃至請求項4のいずれか一項において、前記第1レーザー光は線状のレーザー光であることを特徴とする半導体装置の作製方法。5. The method for manufacturing a semiconductor device according to claim 1, wherein the first laser beam is a linear laser beam. 6.
JP13091096A 1996-04-27 1996-04-27 Method for manufacturing semiconductor device Expired - Fee Related JP3939383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13091096A JP3939383B2 (en) 1996-04-27 1996-04-27 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13091096A JP3939383B2 (en) 1996-04-27 1996-04-27 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007054193A Division JP4216315B2 (en) 2007-03-05 2007-03-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH09293679A JPH09293679A (en) 1997-11-11
JP3939383B2 true JP3939383B2 (en) 2007-07-04

Family

ID=15045601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13091096A Expired - Fee Related JP3939383B2 (en) 1996-04-27 1996-04-27 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3939383B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066908A (en) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2005326866A (en) * 2005-06-08 2005-11-24 Seiko Epson Corp Display apparatus, circuit board, and method for manufacturing circuit board

Also Published As

Publication number Publication date
JPH09293679A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JP3942651B2 (en) Method for manufacturing semiconductor device
KR100506956B1 (en) Semiconductor device formation method and semiconductor device manufacturing method
JPH09234579A (en) Laser beam irradiating device
US20020098297A1 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR19990029202A (en) Polycrystalline semiconductor material, manufacturing method thereof, semiconductor device using same and evaluation method thereof
JPH0439967A (en) Manufacture of thin-film transistor
JP3841910B2 (en) Method for manufacturing semiconductor device
JPH01187814A (en) Manufacture of thin film semiconductor device
US6133076A (en) Manufacturing method of semiconductor
KR100730352B1 (en) Ion doping system, ion doping method and semiconductor device
JP3813269B2 (en) Laser irradiation system
US6140164A (en) Method of manufacturing a semiconductor device
JP3939383B2 (en) Method for manufacturing semiconductor device
JPH098313A (en) Fabrication of semiconductor device and liquid crystal display
US5963823A (en) Manufacturing method of thin film semiconductor device
JP4216315B2 (en) Method for manufacturing semiconductor device
JPH09139381A (en) Plasma cvd method
JP4001649B2 (en) Method for manufacturing semiconductor device
JP3084159B2 (en) Method for manufacturing thin film transistor
JP3512550B2 (en) Method for manufacturing semiconductor device
JPH0786603A (en) Manufacture of semiconductor film
JP3986543B2 (en) Semiconductor fabrication method
JP3986544B2 (en) Semiconductor fabrication method
JPH08306639A (en) Doping method
JPH08293279A (en) Non-mass separation type ion injector

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees