JP3933163B2 - Data communication device - Google Patents
Data communication device Download PDFInfo
- Publication number
- JP3933163B2 JP3933163B2 JP2004362592A JP2004362592A JP3933163B2 JP 3933163 B2 JP3933163 B2 JP 3933163B2 JP 2004362592 A JP2004362592 A JP 2004362592A JP 2004362592 A JP2004362592 A JP 2004362592A JP 3933163 B2 JP3933163 B2 JP 3933163B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transmission line
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、伝送線に電流を流すことによりデータ通信が行われるデータ通信装置に関する。 The present invention relates to a data communication apparatus in which data communication is performed by passing a current through a transmission line.
この種のデータ通信装置は、例えば自動車に搭載された複数の電子制御装置（ＥＣＵ）間において、センサ信号や制御信号などを通信するために用いられている。各電子制御装置には送信装置と受信装置とが備えられており、これら各電子制御装置の送信装置と受信装置は、共通の伝送線に接続されている。送信装置は、ＣＰＵなどから出力される通信データ信号（０または１）に応じた送信電流を伝送線に流し出そうとし、受信装置は、伝送線から受信電流を吸い込むように動作する。 This type of data communication device is used, for example, to communicate sensor signals and control signals between a plurality of electronic control units (ECUs) mounted on an automobile. Each electronic control device is provided with a transmission device and a reception device, and the transmission device and the reception device of each electronic control device are connected to a common transmission line. The transmission device tries to flow a transmission current according to the communication data signal (0 or 1) output from the CPU or the like to the transmission line, and the reception device operates to suck the reception current from the transmission line.
これにより、伝送線には送信電流と受信電流とに基づいて定まる電流（以下、伝送線電流と称す）が流れ、伝送線の電圧（以下、伝送線電圧と称す）は、流し出し可能な送信電流と吸い込み可能な受信電流とのバランスにより定まる。受信装置は、この伝送線電圧を検出することにより、送信装置から送信された通信データを受信することができるようになっている。 As a result, a current (hereinafter referred to as a transmission line current) determined based on a transmission current and a reception current flows through the transmission line, and a transmission line voltage (hereinafter referred to as a transmission line voltage) can be transmitted. It is determined by the balance between current and sinkable received current. The receiving device can receive the communication data transmitted from the transmitting device by detecting the transmission line voltage.
この場合、送信装置が流し出そうとする送信電流は、通信データ信号の変化とともにステップ的に変化するのではなく、漸増または漸減するように設定されている。例えば、通信データ信号が時間の経過とともに「０」、「１」、「０」と変化する場合には、台形波形となる。この場合、受信装置が吸い込もうとする受信電流も、前記通信データ信号に同期した台形波形となるよう制御されている。その結果、伝送線電流も台形波形となってその電流変化率が一定値以下に制限されるので、伝送線電流の高調波成分が減少して伝送線から放射される電磁波ノイズが低減する。 In this case, the transmission current to be sent out by the transmission device is set so as to gradually increase or decrease rather than stepwise with the change of the communication data signal. For example, when the communication data signal changes to “0”, “1”, “0” over time, a trapezoidal waveform is obtained. In this case, the reception current that the reception device is trying to sink is also controlled to have a trapezoidal waveform that is synchronized with the communication data signal. As a result, the transmission line current also has a trapezoidal waveform, and the current change rate is limited to a certain value or less, so that the harmonic component of the transmission line current is reduced and electromagnetic wave noise radiated from the transmission line is reduced.
図１３（ａ）、（ｂ）は、それぞれ上述した送信装置のドライブ回路、受信装置の終端回路の電気的構成を示している。送信装置のドライブ回路１は、電源端子２とグランド端子３との間に与えられる電源電圧Ｖｐｔにより動作するようになっている。出力端子４は伝送線５に接続されている。これら電源端子２と出力端子４との間には、抵抗Ｒ１とダーリントン接続されたトランジスタＱ１、Ｑ２とが直列に接続されており、トランジスタＱ１のコレクタと出力端子４との間には抵抗Ｒ２が接続されている。トランジスタＱ１のベースは制御端子６に接続され、その制御端子６には、前記通信データ信号に基づいて伝送線５に対して例えば台形波形の送信電流が出力可能となるようなベース電圧が与えられている。
FIGS. 13A and 13B show the electrical configurations of the drive circuit of the transmission device and the termination circuit of the reception device, respectively. The
一方、受信装置の終端回路７は、伝送線５の電圧を利用して生成される電源電圧Ｖｐｒにより動作するようになっている。入力端子８は、前記伝送線５に接続されており、入力端子８とグランド端子９との間には、トランジスタＱ３と終端抵抗Ｒ３とが直列に接続されている。トランジスタＱ３のベース・エミッタ間には抵抗Ｒ４が接続されている。トランジスタＱ４は、前記トランジスタＱ３を駆動するもので、そのコレクタとベースは、それぞれ前記電源電圧Ｖｐｒが与えられる電源端子１０と制御端子１１に接続されている。制御端子１１には、伝送線５から入力端子８を介して例えば台形波形の受信電流が入力可能となるようなベース電圧が与えられている。
On the other hand, the termination circuit 7 of the receiving device is operated by a power supply voltage Vpr generated using the voltage of the
図１４（ａ）は、上述した送信装置および受信装置を用いたデータ通信装置を用いて実測した通信データ信号、伝送線電流および伝送線電圧の各波形を示している。また、図１４（ｂ）は、伝送線電圧の立ち下がり時における拡大波形である。伝送線電流は、その高調波成分が低減するように、一定の傾きで増加および減少する波形歪みのない台形波形であることが好ましい。 FIG. 14A shows waveforms of a communication data signal, a transmission line current, and a transmission line voltage measured using the data communication apparatus using the transmission apparatus and the reception apparatus described above. FIG. 14B shows an enlarged waveform when the transmission line voltage falls. The transmission line current is preferably a trapezoidal waveform without waveform distortion that increases and decreases with a constant slope so that its harmonic components are reduced.
しかしながら、図１４においては、伝送線電流のＡ、Ｂ、Ｃで示した部分に波形歪みが見られる。このうち、Ｃ部の波形歪みは、伝送線５が容量成分を持つために送信装置から伝送線５に充電電流が流れることにより発生するものである。その波形歪みの主な周波数成分は、実測の結果１００ｋＨｚ〜３００ｋＨｚであった。
However, in FIG. 14, waveform distortion is observed in the portions indicated by A, B, and C of the transmission line current. Among these, the waveform distortion of the C section is caused by a charging current flowing from the transmission device to the
これに対し、Ａ部の波形歪みは、電流が減少に転じる時点において電流の減少割合が一時的に増加することにより発生し、Ｂ部の波形歪みは、伝送線電圧の下降時においてヒゲ状に発生する。これらＡ部の波形歪み、Ｂ部の波形歪みの主な周波数成分は、実測の結果それぞれ５００ｋＨｚ〜７００ｋＨｚ、１ＭＨｚであった。 On the other hand, the waveform distortion in the A part is caused by a temporary increase in the current reduction rate at the time when the current starts to decrease, and the waveform distortion in the B part is whisker-like when the transmission line voltage is lowered. appear. The main frequency components of the waveform distortion of the A part and the waveform distortion of the B part were 500 kHz to 700 kHz and 1 MHz, respectively, as a result of actual measurement.
伝送線５に流れる電流が高調波成分を持つと、伝送線５からその高調波成分を有する電磁波ノイズが放射される。Ａ部の波形歪みおよびＢ部の波形歪みの周波数成分は、ラジオ放送のＡＭ帯の一部と重なっているため、これらの波形歪みが存在すると、データ通信に伴って自動車に搭載されたＡＭラジオ受信機にノイズが混入してしまい受信妨害が発生する虞があった。
When the current flowing through the
本発明は、上記事情に鑑みてなされたものであり、その目的は、伝送線に流れる漸増、漸減する電流の波形歪みを低減可能なデータ通信装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a data communication apparatus capable of reducing the waveform distortion of a gradually increasing and gradually decreasing current flowing in a transmission line.
請求項１に記載した手段によれば、送信装置は、伝送線に対して通信データに応じて漸増または漸減する送信電流を流し出すことが可能であり、受信装置は、伝送線から所定の受信電流を吸い込むことが可能となっている。そして、伝送線には通信データに応じて漸増または漸減する電流が流れるので、伝送線に流れる電流が急峻に変化することがなくなり、伝送線から放射される電磁波ノイズが低減される。
According to the means described in
この場合において、本発明者等は、図１４（ｂ）におけるＢ部の波形歪みの発生原因を上述のように明らかにした上で、その波形歪みは、駆動用トランジスタの電流出力端子の電位変化つまり伝送線の電位変化が大きいほど増大することを見出した。 In this case, the present inventors have clarified the cause of the waveform distortion in the portion B in FIG. 14B as described above, and the waveform distortion is caused by the potential change of the current output terminal of the driving transistor. That is, it has been found that the larger the change in the potential of the transmission line, the greater the change.
本手段によれば、伝送線から受信装置の終端用トランジスタを見た場合の入力インピーダンスを低減させるインピーダンス低減回路を備えているので、伝送線の電流変化に伴う伝送線の電位変化が緩やかになる。その結果、送信装置において、伝送線の電位変化が駆動用トランジスタの電流出力端子と制御端子との間の容量成分を通して制御端子の電位を変化させる場合、その制御端子の電位変化が小さくなる。これにより、送信装置が流し出す送信電流に生じる波形歪みを低減でき、伝送線から放射される電磁波ノイズを低減できる。 According to this means, since the impedance reduction circuit for reducing the input impedance when the terminating transistor of the receiving device is viewed from the transmission line is provided, the potential change of the transmission line accompanying the change in the current of the transmission line becomes gentle. . As a result, in the transmission apparatus, when the potential change of the transmission line changes the potential of the control terminal through the capacitance component between the current output terminal of the driving transistor and the control terminal, the potential change of the control terminal becomes small. Thereby, the waveform distortion which arises in the transmission current which a transmitter sends out can be reduced, and the electromagnetic wave noise radiated | emitted from a transmission line can be reduced.
請求項１に記載した手段によれば、伝送線の電位が変化する場合、それに伴って終端用トランジスタの電流入力端子の電位が変化するので、その終端用トランジスタの電流入力端子と制御端子との間に接続された低減用コンデンサに電流が流れ、伝送線から終端用トランジスタを見た場合の入力インピーダンスが実効的に低下する。 According to the first aspect of the present invention, when the potential of the transmission line changes, the potential of the current input terminal of the terminating transistor changes accordingly, so that the current input terminal of the terminating transistor and the control terminal A current flows through the reducing capacitor connected between them, and the input impedance when the terminating transistor is viewed from the transmission line is effectively reduced.
請求項２に記載した手段によれば、終端用トランジスタは２段構成となる第１（前段側）および第２（後段側）の終端用トランジスタから構成されているので、終端用トランジスタの電流吸い込み能力が高まる。
According to the means described in
請求項３に記載した手段によれば、送信装置において、伝送線の電位変化により電流出力端子の電位が変化した場合にそれに伴う制御端子の変化を抑制するように動作する補償回路を設けたので、伝送線の電位が変化した場合に、前記電圧帰還作用による駆動用トランジスタの制御端子の電位変化をより確実に抑制することができる。
According to the third aspect of the present invention, in the transmission device, when the potential of the current output terminal is changed due to a change in the potential of the transmission line, the compensation circuit that operates so as to suppress the change in the control terminal associated therewith is provided. When the potential of the transmission line changes, the potential change of the control terminal of the driving transistor due to the voltage feedback action can be more reliably suppressed.
（第１の参考実施形態）
以下、本発明の第１の参考実施形態について、図１ないし図４を参照しながら説明する。図２は、データ通信装置を用いたデータ通信システムの電気的構成を概略的に示している。この図２に示すデータ通信システムは、例えば自動車に搭載されたボディー系の電子制御装置（以下、ＥＣＵと称す）間において、図示しないセンサからの検出データや互いの制御データなどの通信データを送受信するもの（いわゆる車内ＬＡＮを構築するもの）である。これにより、ＥＣＵ相互間においてデータの共有化や制御の同期化が図られる。
(First Reference Embodiment)
Hereinafter, a first reference embodiment of the present invention will be described with reference to FIGS. FIG. 2 schematically shows an electrical configuration of a data communication system using the data communication apparatus. The data communication system shown in FIG. 2 transmits and receives communication data such as detection data from a sensor (not shown) and mutual control data between body-type electronic control devices (hereinafter referred to as ECUs) mounted on an automobile, for example. (What builds a so-called in-vehicle LAN). Thereby, data sharing and control synchronization are achieved between ECUs.
ボディー系のＥＣＵとしては、エンジンＥＣＵ、エアコンＥＣＵ、メータＥＣＵなどがあり、これら各ＥＣＵは、送信装置としてのドライブ回路２１と受信装置としての終端回路２２とから構成されるＩＣ化されたデータ通信装置を備えている。図２においては、ＥＣＵに搭載されたデータ通信装置のドライブ回路２１から、他の４つのＥＣＵに搭載された各データ通信装置の終端回路２２、…、２２に対して、伝送線２３を通して一方向のシリアル通信を行う場合のシステム構成が示されている。
The body system ECU includes an engine ECU, an air conditioner ECU, a meter ECU, and the like. Each of these ECUs includes an IC data communication composed of a
このデータ通信システムは、伝送線２３に、通信データに応じて漸増、漸減する電流、例えば通信データが時間の経過とともに「０」、「１」、「０」と変化する場合には台形波形となる電流（以下、伝送線電流と称す）を流すことにより、伝送線２３から放射される電磁波ノイズ特にラジオノイズを抑制しつつデータ通信を行うことを可能とするものである。
In this data communication system, a current that gradually increases and decreases according to communication data, such as a trapezoidal waveform when the communication data changes to “0”, “1”, “0” with the passage of time. Thus, data communication can be performed while suppressing electromagnetic wave noise radiated from the
詳しくは後述するが、ドライブ回路２１は、伝送線２３に対して通信データに応じて直線的に増加しまたは直線的に減少する電流（送信電流）を流し出すように構成されている。また、終端回路２２は、伝送線２３から前記通信データに同期して直線的に増加しまたは直線的に減少する電流（受信電流）を吸い込み、その電流を終端抵抗Ｒ２１に流すように構成されている。
As will be described in detail later, the
図３は、図２に示すデータ通信システムにおいて、通信データが時間の経過とともに「０」、「１」、「０」と変化する場合の各部の電圧波形および電流波形を概略的に示すものである。各波形は、上から順に伝送線２３の電圧（以下、伝送線電圧と称す）、ドライブ回路２１が伝送線２３に対して流し出すことが可能な電流、終端回路２２が伝送線２３から吸い込むことが可能な電流、実際に伝送線２３に流れる電流（伝送線電流）を示している。
FIG. 3 schematically shows the voltage waveform and current waveform of each part when the communication data changes to “0”, “1”, “0” over time in the data communication system shown in FIG. is there. Each waveform includes, in order from the top, the voltage of the transmission line 23 (hereinafter referred to as transmission line voltage), the current that the
伝送線電流は、ドライブ回路２１が伝送線２３に対して流し出し可能な電流（流し出し電流能力）と、各終端回路２２が伝送線２３から吸い込み可能な電流（吸い込み電流能力）との電流バランスによって決定される。また、伝送線電圧は、流し出し電流能力が吸い込み電流能力よりも大きい場合においてＨレベルとなり、流し出し電流能力が吸い込み電流能力よりも小さい場合においてＬレベルとなる。
The transmission line current is a current balance between the current that the
通信データが「０」から「１」に変化することに伴って、時刻ｔ１から時刻ｔ４にかけて電流が増加する場合には、ドライブ回路２１の流し出し電流能力が、４つの終端回路２２、…、２２の合計吸い込み電流能力を上回っている。このため、伝送線電流は、４つの終端回路２２、…、２２の合計の吸い込み電流能力により決定され、時刻ｔ１から時刻ｔ４にかけて一定の割合で増加する。また、伝送線電圧は、時刻ｔ１以降ＬレベルからＨレベルに急峻に立ち上がる。
When the current increases from the time t1 to the time t4 as the communication data changes from “0” to “1”, the flow-out current capability of the
通信データが「１」の状態にある時刻ｔ４から時刻ｔ５までの間においても、ドライブ回路２１の流し出し電流能力（例えば７０ｍＡ）が４つの終端回路２２、…、２２の合計吸い込み電流能力（例えば７．５ｍＡ×４＝３０ｍＡ）を上回っているので、伝送線電流は、４つの終端回路２２、…、２２の合計吸い込み電流能力である３０ｍＡとなる。また、伝送線電圧は、Ｈレベルを維持する。
Even during the period from the time t4 when the communication data is “1” to the time t5, the flow-out current capacity (for example, 70 mA) of the
通信データが「１」から「０」に変化することに伴って、ドライブ回路２１の流し出し電流能力が減少すると、時刻ｔ５以降において、ドライブ回路２１の流し出し電流能力が４つの終端回路２２、…、２２の合計吸い込み電流能力よりも低下する。このため、伝送線電流は、ドライブ回路２１の流し出し電流能力により決定され、時刻ｔ５から時刻ｔ７にかけて一定の割合で減少する。また、伝送線電圧は、時刻ｔ５以降ＨレベルからＬレベルに急峻に立ち下がる。
When the flow-out current capability of the
このように、通信データが「０」、「１」、「０」と変化する場合には、伝送線電流は台形波形となる。また、伝送線電圧は、伝送線電流の変化に対し急峻な傾きを持って変化する。 Thus, when the communication data changes as “0”, “1”, “0”, the transmission line current has a trapezoidal waveform. Further, the transmission line voltage changes with a steep slope with respect to the change in the transmission line current.
続いて、ドライブ回路２１の具体的な電気的構成について図１（ａ）を参照しながら説明する。この図１（ａ）において、入力線２４には、ドライブ回路２１が伝送線２３に対して流し得る電流を決定するための例えば台形波形の出力電流指令信号Ｓｔが与えられるようになっている。この出力電流指令信号Ｓｔは、ＣＰＵ（図示せず）から出力されたシリアル通信データに従って、台形波発生回路（図示せず）が生成するものである。この台形波発生回路は、コンデンサと、このコンデンサへの充放電を行うための定電流回路とを備えて構成されている。
Next, a specific electrical configuration of the
入力線２４にはＮＰＮ型のトランジスタＱ２１のベースが接続され、そのトランジスタＱ２１のエミッタは抵抗Ｒ２２を介してグランド端子２５に接続されている。また、出力端子２６は、前記伝送線２３に接続されている。
The
電源線２７（電源電圧Ｖｐｔ）と前記トランジスタＱ２１のコレクタおよび出力端子２６との間には、カレントミラー回路２８が形成されている。すなわち、電源線２７とトランジスタＱ２１のコレクタとの間には、抵抗Ｒ２３とＰＮＰ型のトランジスタＱ２２のエミッタ・コレクタ間と抵抗Ｒ２４とが直列に接続され、そのトランジスタＱ２２に対してＮＰＮ型のトランジスタＱ２３がダーリントン接続されている。
A
同様に、電源線２７と出力端子２６との間には、抵抗Ｒ２５とＰＮＰ型のトランジスタＱ２４のエミッタ・コレクタ間と抵抗Ｒ２６とが直列に接続され、そのトランジスタＱ２４に対してＮＰＮ型のトランジスタＱ２５がダーリントン接続されている。電源線２７とトランジスタＱ２２、Ｑ２４の共通ベース線２９との間には抵抗Ｒ２７が接続されている。なお、トランジスタＱ２４、Ｑ２５は、それぞれ本発明でいう第１、第２の駆動用トランジスタに相当する。
Similarly, between the
さらに、電源線２７とトランジスタＱ２４のコレクタおよび共通ベース線２９との間には、カレントミラー回路３０（補償用カレントミラー回路に相当）とコンデンサＣ２１（補償用コンデンサに相当）とからなる補償回路３１が接続されている。カレントミラー回路３０は、ＰＮＰ型のトランジスタＱ２６、Ｑ２７から構成され、このうち入力側トランジスタＱ２６のコレクタはコンデンサＣ２１を介して前記トランジスタＱ２４のコレクタに接続され、出力側トランジスタＱ２７のコレクタは前記共通ベース線２９に接続されている。なお、電源線２７とトランジスタＱ２６、Ｑ２７の共通ベース線３２との間には抵抗Ｒ２８が接続されている。
Further, a
続いて、図１（ｂ）を参照しながら終端回路２２の具体的な電気的構成について説明する。この図１（ｂ）において、入力端子３３は前記伝送線２３に接続されている。また、出力端子３４とグランド端子３５との間には、上述したように終端抵抗Ｒ２１が接続されている。
Next, a specific electrical configuration of the
入力線３６には、終端回路２２が伝送線２３から吸い込み得る電流を決定するための例えば台形波形の入力電流指令信号Ｓｒが与えられるようになっている。この入力電流指令信号Ｓｒは、図示しない比較回路および台形波発生回路により以下のようにして生成される。すなわち、比較回路は、入力端子３３の電圧（伝送線電圧）と所定の電圧レベルとを比較し、台形波発生回路は、この比較回路の出力信号が反転したことに合わせて例えば台形波形となる入力電流指令信号Ｓｒを生成する。これにより、入力電流指令信号Ｓｒは、ドライブ回路２１における出力電流指令信号Ｓｔ（つまり通信データ）に同期した信号となる。
The
終端回路２２は、電源用コンデンサＣ２２と、入力端子３３の電圧を入力として前記電源用コンデンサＣ２２を充電するための充電回路３７とを備えており、この電源用コンデンサＣ２２に充電された電圧を電源電圧Ｖｐｒとして動作するようになっている。
The
この電源用コンデンサＣ２２の正側端子に接続された電源線３８とグランド端子３５との間には、定電流回路３９とＰＮＰ型のトランジスタＱ２８のエミッタ・コレクタ間との直列回路、および定電流回路４０とＰＮＰ型のトランジスタＱ２９のエミッタ・コレクタ間との直列回路がそれぞれ接続されている。ここで、トランジスタＱ２８のベースおよびエミッタは、それぞれ入力線３６およびトランジスタＱ２９のベースに接続されている。
Between the
また、電源線３８と出力端子３４との間には、ＮＰＮ型のトランジスタＱ３０のコレクタ・エミッタ間と抵抗Ｒ２９とが直列に接続され、そのトランジスタＱ３０のベースは、前記トランジスタＱ２９のエミッタに接続されている。さらに、入力端子３３と出力端子３４との間には、図示極性のダイオードＤ２１とＮＰＮ型のトランジスタＱ３１のコレクタ・エミッタ間とが直列に接続され、そのトランジスタＱ３１のベースは、前記トランジスタＱ３０のエミッタに接続されている。なお、２段構成とされたトランジスタＱ３０、Ｑ３１は、それぞれ本発明でいう第１、第２の終端用トランジスタに相当する。
Between the
次に、本実施形態の作用について、図４も参照しながら説明する。まず、ドライブ回路２１および終端回路２２の基本的な動作について説明する。ドライブ回路２１において、入力線２４に例えば台形波形を持つ出力電流指令信号Ｓｔが与えられると、トランジスタＱ２１にはその出力電流指令信号Ｓｔと相似波形のコレクタ電流が流れる。このコレクタ電流は、カレントミラー回路２８の入力側トランジスタであるトランジスタＱ２２、Ｑ２３に流れるので、カレントミラー回路２８の出力側トランジスタであるトランジスタＱ２４、Ｑ２５は、出力端子２６から伝送線２３に対して出力電流指令信号Ｓｔと同じ台形波形の電流を流し出すことが可能となる。
Next, the operation of this embodiment will be described with reference to FIG. First, basic operations of the
一方、終端回路２２において、充電回路３７は、伝送線電圧がＨレベル（ドライブ回路２１における電源電圧Ｖｐｔに近い値）にある期間、その伝送線電圧により電源用コンデンサＣ２２を充電する。
On the other hand, in the
上述した比較回路および台形波発生回路（何れも図示せず）により、入力線３６に例えば台形波形の入力電流指令信号Ｓｒが与えられると、トランジスタＱ２８、Ｑ２９に電流が流れる。このとき、トランジスタＱ２９のエミッタの電圧は、入力線３６の電圧よりも２・Ｖｆ（Ｖｆ：トランジスタのベース・エミッタ間電圧）だけ高い電圧となる。この電圧によりトランジスタＱ３０、Ｑ３１もオンとなり、出力端子３４の電圧は、トランジスタＱ２９のエミッタの電圧よりも２・Ｖｆだけ低い電圧となる。
When, for example, an input current command signal Sr having a trapezoidal waveform is applied to the
つまり、入力線３６の電圧と出力端子３４の電圧は等しくなり、終端抵抗Ｒ２１には入力電流指令信号Ｓｒと同じ台形波形の電流が流れる。この電流は、伝送線２３から入力端子３３、ダイオードＤ２１およびトランジスタＱ３１を介して流れる。従って、終端回路２２は、伝送線２３から入力電流指令信号Ｓｒと同じ台形波形の電流を吸い込むことが可能となる。
That is, the voltage of the
さて、図４は、台形波形の立ち下がり時における出力電流指令信号Ｓｔ、伝送線電流および伝送線電圧の各波形を概略的に示している。ここで、（ａ）は、本実施形態における波形で、（ｂ）は、補償回路３１が付加されていないドライブ回路（従来構成）を用いた場合の波形である。
FIG. 4 schematically shows waveforms of the output current command signal St, the transmission line current, and the transmission line voltage when the trapezoidal waveform falls. Here, (a) is a waveform in this embodiment, and (b) is a waveform when a drive circuit (conventional configuration) to which the
図４（ｂ）において、伝送線電圧が変化する時刻ｔ１２と時刻ｔ１３との間で、本来一定割合で低下する伝送線電流の減少割合が一時的に鈍化して波形歪みが発生している。本発明者等は、この波形歪みの発生原因を以下のように明らかにした。 In FIG. 4B, between time t12 and time t13 when the transmission line voltage changes, the decrease rate of the transmission line current, which originally decreases at a constant rate, is temporarily dulled to generate waveform distortion. The present inventors clarified the cause of the waveform distortion as follows.
すなわち、ドライブ回路２１において、伝送線電圧が急峻に低下すると、トランジスタＱ２４のコレクタ電位も同じ電圧だけ急峻に低下する。一般に、トランジスタのコレクタ・ベース間には接合容量などの容量成分が存在するために、コレクタ電位の低下がこの容量成分を介してベースに帰還され、本来カレントミラー回路２８の入力側トランジスタＱ２２、Ｑ２３により決定される共通ベース線２９の電位を低下させる。その結果、トランジスタＱ２４のベース・エミッタ間電圧が大きくなり、トランジスタＱ２４のコレクタ電流ひいては出力端子２６から伝送線２３に出力される電流が、一時的に増加する傾向を示すようになる。この傾向は、伝送線２３の電圧変化率が大きいほど高くなる。
In other words, in the
補償回路３１は、この伝送線電圧の急変に伴う共通ベース線２９の電位変化を抑制するように動作する。すなわち、伝送線電圧の低下に伴ってトランジスタＱ２４のコレクタ電位が急峻に低下すると、電源線２７からトランジスタＱ２６およびコンデンサＣ２１を介して電流が流れ、その電流と同じ大きさの補償電流が、カレントミラー回路３０の出力側トランジスタＱ２７から共通ベース線２９を介して前記容量成分に流れ込む。これにより、トランジスタＱ２４のコレクタ電位の低下に合わせて前記容量成分への充電が行われるので、共通ベース線２９の電位変化が抑えられる。
The
この場合、コンデンサＣ２１の容量値を前記容量成分の容量値とほぼ等しく設定することが好ましい。これによれば、トランジスタＱ２４のコレクタ電位の低下に相当するだけの電荷が補償電流として前記容量成分に流れ込むので、電位補償が不足したり過補償となったりすることがなく、共通ベース線２９の電位変化をより確実に抑制することができる。
In this case, it is preferable to set the capacitance value of the capacitor C21 substantially equal to the capacitance value of the capacitance component. According to this, since a charge corresponding to a decrease in the collector potential of the transistor Q24 flows into the capacitance component as a compensation current, potential compensation is not insufficient or overcompensated, and the
その結果、トランジスタＱ２４、Ｑ２５の流し出し電流能力は、伝送線電圧の変動の影響を受けることがなくなり、出力電流指令信号Ｓｔによりカレントミラー回路２８の入力側トランジスタＱ２２、Ｑ２３により決定される共通ベース線２９の電位に従って定まる。これにより、図４（ａ）に示すように、伝送線２３に流れる電流は、伝送線電圧の変動にかかわらず一定の割合で減少するようになる。なお、ここでは伝送線電圧が急峻に低下する場合について説明したが、伝送線電圧が急峻に上昇する場合についても同様となる。
As a result, the flow-out current capability of the transistors Q24 and Q25 is not affected by the fluctuations in the transmission line voltage, and the common base determined by the input side transistors Q22 and Q23 of the
以上述べたように、本実施形態によれば、伝送線２３に対して漸増、漸減する（例えば台形波形の）電流を流し出すドライブ回路２１において、その出力段であるカレントミラー回路２８の出力側トランジスタＱ２４のコレクタ・ベース間に、接合容量などによるコレクタからベースへの電圧帰還を補償するための補償回路３１を付加したので、伝送線電圧が急変した時におけるトランジスタＱ２４のオン状態の一時的な変化を抑制できる。
As described above, according to the present embodiment, in the
これにより、伝送線電圧の変化に伴う伝送線電流の波形歪み（図１４（ｂ）に示すＢ部の波形歪み）を低減することができ、伝送線２３から放射される電磁波ノイズ、特には１ＭＨｚ付近の周波数成分を持ちＡＭラジオ受信機に受信妨害を与える可能性のある電磁波ノイズ（ラジオノイズ）を低減することができる。
Thereby, the waveform distortion of the transmission line current accompanying the change of the transmission line voltage (the waveform distortion of the B part shown in FIG. 14B) can be reduced, and the electromagnetic wave noise radiated from the
補償回路３１は、カレントミラー回路３０、コンデンサＣ２１および抵抗Ｒ２８からなる比較的簡単な回路構成であってＩＣ化に適したものである。また、コンデンサＣ２１の容量値をトランジスタＱ２４のコレクタ・ベース間容量の容量値とほぼ等しく設定することにより、前記電圧帰還の補償が不足したり過補償となったりすることがなくなり、伝送線電流の波形歪みをより確実に抑制することができる。
The
ドライブ回路２１は、ダーリントン接続されたトランジスタＱ２２、Ｑ２３およびＱ２４、Ｑ２５からなるカレントミラー回路２８を用いているので、その流し出し電流能力を高めることができる。また、終端回路２２は、トランジスタＱ３０とＱ３１とが２段構成とされているので、その吸い込み電流能力を高めることができる。
Since the
（第２の参考実施形態）
次に、本発明の第２の参考実施形態について、図５ないし図１０を参照しながら説明する。なお、ドライブ回路の電気的構成を示す図５において、図１（ａ）と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
(Second Reference Embodiment)
Next, a second reference embodiment of the present invention will be described with reference to FIGS. In FIG. 5 showing the electrical configuration of the drive circuit, the same components as those in FIG. 1A are denoted by the same reference numerals, and different components will be described here.
図５に示すドライブ回路４１は、図１（ａ）に示すドライブ回路２１から補償回路３１が除かれているとともに、トランジスタＱ２４のコレクタ・ベース間に、コレクタ側をアノードとするダイオードＤ２２（調整回路に相当）が接続されている点に特徴を有する。この場合、このダイオードＤ２２に代えて、ダイオード接続されたトランジスタ（例えばＰＮＰ型トランジスタのコレクタ・ベース間を短絡したもの）を用いても良い。
A
以下、このドライブ回路４１の作用について説明する。図５においてダイオードＤ２２を除いた構成（従来構成）のドライブ回路を用いた場合、伝送線電流には図１４（ｂ）に示すＡ部の波形歪みが発生する。本発明者等は、この波形歪みがトランジスタＱ２４の飽和に関係していることを見出した。
Hereinafter, the operation of the
すなわち、ドライブ回路４１が伝送線２３に対して電流を流し出し、伝送線電圧がＨレベルとなっている期間（図３の時刻ｔ２から時刻ｔ５までの期間）では、バイポーラトランジスタであるトランジスタＱ２４が飽和オン状態となっている。このため、トランジスタＱ２４のコレクタ電流が減少し始める時に蓄積電荷による遅れが発生し、その蓄積時間の経過後に電流がステップ的に減少してしまう。
That is, during the period in which the
図８および図９は、ダイオードＤ２２が付加されていない従来構成のドライブ回路を用いた場合のシミュレーション波形を示している。図８は、各部の電圧波形であって、電圧Ｖ１〜Ｖ７は、それぞれ図５（ただし、ダイオードＤ２２は付加されていないものとする）において以下の電圧を示している。 FIG. 8 and FIG. 9 show simulation waveforms when a drive circuit having a conventional configuration without the diode D22 is used. FIG. 8 is a voltage waveform of each part, and the voltages V1 to V7 respectively indicate the following voltages in FIG. 5 (however, the diode D22 is not added).
Ｖ１：ＣＰＵ（図示せず）から出力されるデータ信号の電圧
Ｖ２：トランジスタＱ２１のエミッタの電圧
Ｖ３：共通ベース線２９の電圧
Ｖ４：トランジスタＱ２２のエミッタの電圧
Ｖ５：トランジスタＱ２４のエミッタの電圧
Ｖ６：トランジスタＱ２４のコレクタの電圧
Ｖ７：出力端子２６の電圧（伝送線電圧）
また、図９に示す電流Ｉ１、Ｉ２は、それぞれ図５（ただし、ダイオードＤ２２は付加されていないものとする）において以下の電流を示している。
V1: Data signal voltage output from CPU (not shown) V2: Emitter voltage of transistor Q21 V3:
Further, currents I1 and I2 shown in FIG. 9 indicate the following currents in FIG. 5 (however, diode D22 is not added), respectively.
Ｉ１：共通ベース線２９からトランジスタＱ２３のベース側に流れる電流
Ｉ２：出力端子２６から伝送線２３に対して出力される電流（伝送線電流）
この図９において、伝送線電流Ｉ２が減少し始める時（６μｓ付近）に、ステップ的な電流の減少が見られる。
I1: Current flowing from the
In FIG. 9, when the transmission line current I2 starts to decrease (around 6 μs), a stepwise decrease in current is observed.
これに対し、図６および図７は、ダイオードＤ２２が付加されたドライブ回路４１を用いた本実施形態におけるシミュレーション波形を示している。ここで、図６に示す電圧Ｖ１〜Ｖ７は、図８に示す電圧Ｖ１〜Ｖ７と同じ部分の電圧を示しており、図７に示す電流Ｉ１、Ｉ２は、図９に示す電流Ｉ１、Ｉ２と同じ部分の電流を示している。また、図７に示す電流Ｉ３は、ダイオードＤ２２に流れる電流を示している。
On the other hand, FIGS. 6 and 7 show simulation waveforms in this embodiment using the
これら図６、図７（本実施形態の場合）と図８、図９（従来構成の場合）とを比較すると、トランジスタＱ２４のコレクタ・ベース間にダイオードＤ２２を付加することにより、出力電流指令信号Ｓｔが減少し始めるまでの期間（ほぼ０〜３μｓの期間）において、トランジスタＱ２２、Ｑ２４のベース電流Ｉ１が減少することが分かる。これは、当該期間においてトランジスタＱ２４のコレクタ・ベース間電圧（図６においては０．５８Ｖ）がダイオードＤ２２のＶｆ以上あるために、ダイオードＤ２２に電流が流れることによる。つまり、トランジスタＱ２２、Ｑ２４のベース電流となるべき電流の一部がダイオードＤ２２を通して流れることにより（図７に示す電流Ｉ３参照）、ベース電流が減少するためと考えられる。 Comparing FIG. 6 and FIG. 7 (in the case of the present embodiment) with FIG. 8 and FIG. 9 (in the case of the conventional configuration), an output current command signal is obtained by adding a diode D22 between the collector and base of the transistor Q24. It can be seen that the base current I1 of the transistors Q22 and Q24 decreases during a period until St starts to decrease (a period of approximately 0 to 3 μs). This is because a current flows through the diode D22 because the collector-base voltage (0.58 V in FIG. 6) of the transistor Q24 is equal to or higher than Vf of the diode D22 during this period. That is, it is considered that a part of the current that should become the base current of the transistors Q22 and Q24 flows through the diode D22 (see the current I3 shown in FIG. 7), thereby reducing the base current.
その結果、トランジスタＱ２４のオン状態における飽和が浅くなって、コレクタ電流が減少し始める時の蓄積時間が短くなるとともに、その蓄積時間の経過後にコレクタ電流がなめらかに減少するようになる。これにより、図７に示すように、伝送線２３に対して出力される電流Ｉ２もなめらかに減少するようになり、その波形歪みが低減する。
As a result, the saturation in the ON state of the transistor Q24 becomes shallow, the accumulation time when the collector current starts to decrease is shortened, and the collector current smoothly decreases after the accumulation time elapses. As a result, as shown in FIG. 7, the current I2 output to the
図１０は、本実施形態（ａ）および従来構成のドライブ回路を用いた場合（ｂ）における伝送線電流についての規格化ノイズのシミュレーション結果を示している。この規格化ノイズとは、伝送線電流を周波数分析し、その各周波数成分を所定の基準値に従って規格化したものである。ダイオードＤ２２が付加されたドライブ回路４１を用いることにより、５００ｋＨｚ〜９００ｋＨｚの周波数帯において、約４ｄＢｍ（７００ｋＨｚ）だけ低減されることが確認できた。
FIG. 10 shows the simulation result of the normalized noise for the transmission line current in this embodiment (a) and in the case (b) when the drive circuit having the conventional configuration is used. The standardized noise is obtained by frequency-analyzing the transmission line current and standardizing each frequency component according to a predetermined reference value. It was confirmed that by using the
以上述べたように、本実施形態によれば、ドライブ回路４１において、トランジスタＱ２４のコレクタ・ベース間にトランジスタＱ２４のベース電流を調整するための調整回路としてダイオードＤ２２を付加したので、トランジスタＱ２４が飽和オン状態となってもその飽和の程度を浅くでき、飽和による伝送線電流の波形歪みを低減することができる。
As described above, according to the present embodiment, in the
その結果、伝送線電流において、特に５００ｋＨｚ〜９００ｋＨｚの周波数成分が減少するので、伝送線２３から放射される当該周波数帯の電磁波ノイズも低減する。この周波数帯はラジオ放送のＡＭ帯の一部と重なっているため、データ通信によるＡＭラジオ受信機への受信妨害を一層低減することができる。
As a result, in the transmission line current, in particular, frequency components of 500 kHz to 900 kHz are reduced, so that electromagnetic noise in the frequency band radiated from the
（第１の実施形態）
次に、本発明の第１の実施形態について、図１１および図１２を参照しながら説明する。なお、終端回路の電気的構成を示す図１１において、図１（ｂ）と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
(First embodiment)
Next, a first embodiment of the present invention will be described with reference to FIG. 11 and FIG. In FIG. 11 showing the electrical configuration of the termination circuit, the same components as those in FIG. 1B are denoted by the same reference numerals, and different components will be described here.
図１１に示す終端回路４２は、図１（ｂ）に示す終端回路２２に対し、トランジスタＱ３０のベースとトランジスタＱ３１のコレクタとの間に、（製造上存在する寄生容量とは別に）さらにコンデンサＣ２３（インピーダンス低減回路、低減用コンデンサに相当）が接続されている点に特徴を有する。このコンデンサＣ２３の容量値は、前記寄生容量よりも大きい値例えば数ｐＦ程度に設定されている。また、コンデンサＣ２３とともに、またはコンデンサＣ２３に代えて、トランジスタＱ３１のベース・コレクタ間にコンデンサを接続しても良い。
The
第１の参考実施形態で説明したように、伝送線電圧が急峻に変化すると、その電圧変化がドライブ回路（図１（ａ）参照）のトランジスタＱ２４のベース電位（共通ベース線２９の電圧）を一時的に変化させ、伝送線電流に波形歪みが発生させる。この波形歪みは、伝送線２３の電圧変化が急峻であるほど大きくなる。つまり、伝送線２３の電圧変化率を小さくすることにより、前記波形歪みを低減することができる。そこで、本実施形態においては、伝送線２３から終端回路４２を見た場合のインピーダンスを下げることにより、伝送線２３の電流変化に対する伝送線２３の電圧変化率を小さくするようになっている。
As described in the first reference embodiment, when the transmission line voltage changes abruptly, the voltage change causes the base potential (voltage of the common base line 29) of the transistor Q24 of the drive circuit (see FIG. 1A). Temporarily changing it causes waveform distortion in the transmission line current. This waveform distortion becomes larger as the voltage change of the
例えば伝送線電圧がＨレベルからＬレベルに減少する場合、コンデンサＣ２３には図１１に示す矢印の向きに電流Ｉｃが流れる。この場合、電流Ｉｃは定電流回路４０から供給されるので、コンデンサＣ２３に流れる電流Ｉｃは定電流回路４０の電流値Ｉａとほぼ等しくなる。また、トランジスタＱ３０のベース電位は、入力電流指令信号Ｓｒよりも２・Ｖｆだけ高い電圧となるが、この電圧は伝送線電圧（Ｖとする）に比べて小さいので、コンデンサＣ２３の両端電圧は伝送線電圧Ｖにほぼ等しくなる。
For example, when the transmission line voltage decreases from the H level to the L level, the current Ic flows through the capacitor C23 in the direction of the arrow shown in FIG. In this case, since the current Ic is supplied from the constant
こうした近似の下では、コンデンサＣ２３の容量値をＣ、コンデンサＣ２３の蓄積電荷をＱとすれば、以下の（１）式が成立する。 Under such an approximation, if the capacitance value of the capacitor C23 is C and the accumulated charge of the capacitor C23 is Q, the following equation (1) is established.
Ｉｃ＝Ｉａ＝ｄＱ／ｄｔ＝Ｃ×ｄＶ／ｄｔ …（１）
この（１）式より、伝送線２３の電圧変化率ｄＶ／ｄｔは、以下の（２）式のようになる。
Ic = Ia = dQ / dt = C × dV / dt (1)
From this equation (1), the voltage change rate dV / dt of the
ｄＶ／ｄｔ＝Ｉａ／Ｃ …（２）
つまり、コンデンサＣ２３の容量値Ｃを大きくすること、または定電流回路４０の電流値Ｉａを小さくすることにより、伝送線２３の電圧変化率を小さくすることが可能となる。
dV / dt = Ia / C (2)
That is, it is possible to reduce the voltage change rate of the
図１２は、本実施形態（ａ）および従来構成の終端回路（図１（ｂ）参照）を用いた場合（ｂ）における伝送線電流についての規格化ノイズのシミュレーション結果を示している。コンデンサＣ２３が付加された終端回路４２を用いることにより、１ＭＨｚ付近の周波数において、規格化ノイズが約２ｄＢｍだけ低減されることが確認できた。
FIG. 12 shows a simulation result of the normalized noise for the transmission line current in the case (b) when the termination circuit (see FIG. 1B) of the present embodiment (a) and the conventional configuration is used. It was confirmed that by using the
以上述べたように、本実施形態によれば、終端回路４２においてトランジスタＱ３０のベースとトランジスタＱ３１のコレクタとの間にコンデンサＣ２３を接続することにより、伝送線２３から見た終端回路４２の入力インピーダンスを下げる構成としたので、伝送線２３の電流変化に対する電圧変化率が小さくなる。その結果、ドライブ回路において、伝送線２３の電圧変化に対する共通ベース線２９の電圧変化が小さくなり、第１の実施形態で説明したように、図１４（ｂ）に示すＢ部に見られたような伝送線２３の電流波形歪みを低減することができる。また、特に低減効果の現れる周波数（１ＭＨｚ付近）は、ラジオ放送のＡＭ帯の一部と重なっているため、データ通信によるＡＭラジオ受信機への受信妨害を一層低減することができる。
As described above, according to the present embodiment, by connecting the capacitor C23 between the base of the transistor Q30 and the collector of the transistor Q31 in the
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
第１ないし第２の参考実施形態及び第１の実施形態は、互いに組み合わせた形態で実施しても良い。この場合には、さらに大きな電磁波ノイズ低減効果が得られる。例えば、第１参考実施形態および第１実施形態を組み合わせると、ドライブ回路において、伝送線２３の電圧変化に対する共通ベース線２９の電圧変化を一層小さく抑えられ、伝送線２３から放射される電磁波ノイズが一層小さくなる。
The first to second reference embodiments and the first embodiment may be implemented in combination with each other. In this case, an even greater electromagnetic noise reduction effect can be obtained. For example, when the first reference embodiment and the first embodiment are combined, the voltage change of the
各実施形態において、終端回路２２、４２はバイポーラトランジスタに替えてＦＥＴを用いて構成されていても良い。また、第１の参考実施形態および第１の実施形態において、ドライブ回路２１は、バイポーラトランジスタに替えてＦＥＴを用いて構成されていても良い。
In each embodiment, the
ドライブ回路２１、４１において、カレントミラー回路２８を構成するトランジスタＱ２２、Ｑ２３およびトランジスタＱ２４、Ｑ２５は、それぞれダーリントン接続されていたが、流し出し電流能力に応じて単一のトランジスタＱ２２およびトランジスタＱ２４から構成しても良い。
In the
終端回路２２、４２において、トランジスタＱ２８、Ｑ２９およびトランジスタＱ３０、Ｑ３１は、吸い込み電流能力に応じ、それぞれ２段構成に替えて１段構成としても良い。
In
各実施形態は、自動車に搭載されたＥＣＵ間の通信（車内ＬＡＮ）に適用したものであるが、一般のＬＡＮなどに対しても適用可能である。 Each embodiment is applied to communication (in-vehicle LAN) between ECUs mounted on an automobile, but can also be applied to a general LAN or the like.
２１、４１はドライブ回路（送信装置）、２２、４２は終端回路（受信装置）、２３は伝送線、３０はカレントミラー回路（補償用カレントミラー回路）、３１は補償回路、Ｑ２４はトランジスタ（第１の駆動用トランジスタ）、Ｑ２５はトランジスタ（第２の駆動用トランジスタ）、Ｑ３０はトランジスタ（第１の終端用トランジスタ）、Ｑ３１はトランジスタ（第２の終端用トランジスタ）、Ｄ２２はダイオード（調整回路）、Ｃ２１はコンデンサ（補償用コンデンサ）、Ｃ２３はコンデンサ（インピーダンス低減回路、低減用コンデンサ）である。 21 and 41 are drive circuits (transmission devices), 22 and 42 are termination circuits (reception devices), 23 is a transmission line, 30 is a current mirror circuit (compensation current mirror circuit), 31 is a compensation circuit, and Q24 is a transistor (first transistor). 1 driving transistor), Q25 is a transistor (second driving transistor), Q30 is a transistor (first terminating transistor), Q31 is a transistor (second terminating transistor), and D22 is a diode (adjusting circuit). , C21 is a capacitor (compensation capacitor), and C23 is a capacitor (impedance reduction circuit, reduction capacitor).
Claims (3)
前記受信装置は、
電流入力端子と制御端子とを有し前記伝送線から当該電流入力端子に対して前記受信電流を吸い込む終端用トランジスタと、
前記伝送線から前記終端用トランジスタを見た場合の入力インピーダンスを低減させるインピーダンス低減回路とを備えて構成され、前記インピーダンス低減回路は、前記終端用トランジスタの電流入力端子と制御端子との間に接続された低減用コンデンサであることを特徴とするデータ通信装置。 A transmitter that can send out a transmission current that gradually increases or decreases according to communication data to the transmission line; and a receiver that can suck a predetermined reception current from the transmission line. In a data communication apparatus in which data communication is performed by a current that is determined based on a possible transmission current and a sinkable reception current flowing in the transmission line,
The receiving device is:
A termination transistor that has a current input terminal and a control terminal and sucks the received current from the transmission line to the current input terminal;
An impedance reduction circuit for reducing an input impedance when the termination transistor is viewed from the transmission line , and the impedance reduction circuit is connected between a current input terminal and a control terminal of the termination transistor. A data communication device, characterized by being a reduced capacitor .
電流出力端子と制御端子とを有しその電流出力端子から前記伝送線に対して前記送信電流を流し出す駆動用トランジスタと、
前記伝送線の電位変化により前記電流出力端子の電位が変化した場合にそれに伴う前記制御端子の電位変化を抑制するように動作する補償回路とを備えて構成され、前記補償回路は、出力側端子が前記駆動用トランジスタの制御端子に接続された補償用カレントミラー回路と、この補償用カレントミラー回路の入力側端子と前記駆動用トランジスタの電流出力端子との間に接続された補償用コンデンサとから構成されていることを特徴とする請求項１または２に記載のデータ通信装置。 The transmitter is
A driving transistor having a current output terminal and a control terminal, and flowing the transmission current from the current output terminal to the transmission line;
Wherein the potential change of the transmission line is configured to include a compensation circuit that operates to suppress a potential change of the control terminal associated therewith when the potential of the current output terminal is changed, the compensation circuit, the output-side terminal A compensation current mirror circuit connected to the control terminal of the driving transistor, and a compensation capacitor connected between the input side terminal of the compensation current mirror circuit and the current output terminal of the driving transistor. data communication apparatus according to claim 1 or 2, characterized in that it is configured.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004362592A JP3933163B2 (en) | 2004-12-15 | 2004-12-15 | Data communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004362592A JP3933163B2 (en) | 2004-12-15 | 2004-12-15 | Data communication device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000202381A Division JP3654149B2 (en) | 2000-07-04 | 2000-07-04 | Data communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005160109A JP2005160109A (en) | 2005-06-16 |
| JP3933163B2 true JP3933163B2 (en) | 2007-06-20 |
Family
ID=34737427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004362592A Expired - Fee Related JP3933163B2 (en) | 2004-12-15 | 2004-12-15 | Data communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933163B2 (en) |
-
2004
- 2004-12-15 JP JP2004362592A patent/JP3933163B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005160109A (en) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4212896B2 (en) | Line driver with current source and low sensitivity to load fluctuations | |
| US8487663B2 (en) | Driver circuit with EMI immunity | |
| US10707867B2 (en) | Bus driver with rise/fall time control | |
| JPH09260974A (en) | Amplifier circuit | |
| US20060139736A1 (en) | Optical receiver | |
| US6949963B2 (en) | Line driver with current source output and high immunity to RF signals | |
| JP3654149B2 (en) | Data communication device | |
| JP3933163B2 (en) | Data communication device | |
| JP2882316B2 (en) | Data communication device | |
| JP3933164B2 (en) | Data communication device | |
| US20050100177A1 (en) | Mute circuit of an audio device for suppressing audio signals during transients of power switching | |
| US5684831A (en) | Data bus with noise immunity | |
| US8180526B2 (en) | Equipment for vehicle and communication interface circuit for use in this equipment | |
| US7551684B2 (en) | Wireless communication system using a single trace for transmitting signals | |
| US6847235B2 (en) | Bus driver | |
| JP4375848B2 (en) | Ultrasonic propagation time detection circuit | |
| US12028074B2 (en) | Pulse width distortion correction | |
| US20050127994A1 (en) | Wireless Output Chip With Power Detector And Related Manufacturing Method | |
| US20230378945A1 (en) | Pulse width distortion correction | |
| US11451202B2 (en) | Signal output circuit | |
| TWI840476B (en) | Apparatus for optimized turn-off of a cascode amplifier | |
| US6642755B2 (en) | Bus driver having noise removing circuit formed by pull-up resistor | |
| JP2869255B2 (en) | amplifier | |
| JPH06133366A (en) | Communication bus drive circuit | |
| US6396337B1 (en) | Transistor circuit with direct-coupled stages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |