JP3916623B2 - D / A converter - Google Patents
D / A converter Download PDFInfo
- Publication number
- JP3916623B2 JP3916623B2 JP2004171706A JP2004171706A JP3916623B2 JP 3916623 B2 JP3916623 B2 JP 3916623B2 JP 2004171706 A JP2004171706 A JP 2004171706A JP 2004171706 A JP2004171706 A JP 2004171706A JP 3916623 B2 JP3916623 B2 JP 3916623B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switch
- control signal
- conduction
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、デジタル信号をアナログ信号に変換するD/Aコンバータに関し、特に、D/Aコンバータのウエハ状態でのバーンイン試験を可能にする技術に関するものである。 The present invention relates to a D / A converter that converts a digital signal into an analog signal, and more particularly to a technique that enables a burn-in test in a wafer state of the D / A converter.
近年、安価なCMOSのメリットを活かすため、デジタル回路とアナログ回路を1チップに混載したシステムLSIが盛んに製造されている。 In recent years, in order to take advantage of inexpensive CMOS, system LSIs in which digital circuits and analog circuits are mixedly mounted on one chip have been actively manufactured.
このようなLSIにおいては、LSI外部とのインタフェース部に、アナログ信号をデジタル信号に変換するA/Dコンバータと、デジタル信号をアナログ信号に変換するD/Aコンバータとが必ずと言ってよいほど使用されている。 In such an LSI, an A / D converter that converts an analog signal into a digital signal and a D / A converter that converts a digital signal into an analog signal are used in an interface unit with the outside of the LSI. Has been.
特に、映像用途や通信用途のLSIにおいては、高速動作が可能である電流出力型のD/Aコンバータが必要不可欠となっている。一般に、この電流出力型のD/Aコンバータは、使用条件に汎用性をもたせた構成となっている。 In particular, a current output type D / A converter capable of high-speed operation is indispensable for LSIs for video applications and communication applications. Generally, this current output type D / A converter has a configuration in which versatility is given to use conditions.
具体的には、LSIの実使用条件に合わせてアナログ出力電流と出力電圧を設定できるように、LSI外部より、出力負荷用抵抗器,電流値設定用抵抗器を接続し、さらに電流値設定用リファレンス電圧を入力する構成である。 Specifically, an output load resistor and a current value setting resistor are connected from the outside of the LSI so that the analog output current and output voltage can be set according to the actual usage conditions of the LSI. The reference voltage is input.
そして、電流出力型のD/Aコンバータの初期不良をスクリーニングするためには、拡散工程を経て完成したウエハをパッケージに組み立てた状態で、バーンイン試験(以下、パッケージ・バーンインと呼ぶ)を実施していた。 In order to screen the initial failure of the current output type D / A converter, a burn-in test (hereinafter referred to as package burn-in) is performed in a state where a wafer completed through a diffusion process is assembled into a package. It was.
図6は、従来の電流出力型のD/Aコンバータ100の回路図である。なお、ここでは3ビットのデジタル信号をアナログ信号に変換する場合の例を示している。
FIG. 6 is a circuit diagram of a conventional current output type D /
図6において、従来の電流出力型のD/Aコンバータ100は、リファレンス電圧入力端子VREFと、リファレンス抵抗接続端子IREFと、デジタル入力端子IN1〜IN3と、電圧発生回路であるバイアス回路101と、デコーダ102と、電流源トランジスタIS1〜IS7と、差動スイッチSW1〜SW7と、アナログ出力端子OUTとからなる。
6, a conventional current output type D /
リファレンス電圧入力端子VREFは、外部に設けられた電圧源103からバイアス回路101にリファレンス電圧を与えるためのリファレンス電圧入力端子であり、また、リファレンス抵抗接続端子IREFは、バイアス回路101と外部抵抗104とを接続するための接続端子である。
The reference voltage input terminal VREF is a reference voltage input terminal for applying a reference voltage to the
バイアス回路101は、電圧発生回路であり、リファレンス電圧入力端子VREFに入力された電圧源103からの電圧と、リファレンス抵抗接続端子IREFに接続された外部抵抗104に応じたバイアス電圧Vbを発生する回路である。
The
デコーダ102は、デジタル入力端子IN1〜IN3に入力された3ビットのデジタル信号をデコードして、差動スイッチ制御信号D1〜D7を出力するものである。
The
電流源トランジスタIS1〜IS7は、電流源トランジスタIS1〜IS7のゲート端子に印加されたバイアス回路101からのバイアス電圧Vbに応じた電流を出力するものである。
The current source transistors IS1 to IS7 output a current corresponding to the bias voltage Vb from the
差動スイッチSW1〜SW7は、デコーダ102から出力される差動スイッチ制御信号D1〜D7に基づいて切り替えが行われるスイッチであり、電流源トランジスタIS1〜IS7から出力される電流をアナログ出力端子OUTまたはグランド電源VSSに出力するものである。
The differential switches SW1 to SW7 are switches that are switched based on the differential switch control signals D1 to D7 output from the
アナログ出力端子OUTは、デジタル入力信号に応じたアナログの電流を出力するものである。 The analog output terminal OUT outputs an analog current corresponding to the digital input signal.
そして、このように構成されたD/Aコンバータをパッケージ・バーンインする際には、リファレンス電圧入力端子VREFに対して外部の電圧源103から所定の出力電圧を入力し、リファレンス抵抗接続端子IREFに所定の抵抗値を有する外部抵抗102を接続した上で、アナログ出力端子OUTに電流−電圧変換を行う所定の抵抗値を有する出力負荷抵抗105を接続する必要があった。
When the D / A converter configured as described above is package burn-in, a predetermined output voltage is input from the
即ち、従来のD/Aコンバータに対するパッケージ・バーンインでは、少なくとも、電流出力型のD/Aコンバータの動作に必要な出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用リファレンス電圧の外部印加を行う必要があった。 That is, in the package burn-in for the conventional D / A converter, at least the connection of the external resistor for the output load necessary for the operation of the current output type D / A converter, the connection of the external resistor for setting the current value, In addition, it is necessary to externally apply a reference voltage for current value setting.
しかしながら、このようなパッケージ・バーンインでは、パッケージとして組み立てた後にバーンイン試験を行う必要があったため、初期不良としてスクリーニングされるべきものまでパッケージとして組み立てる必要があり、余計なコストが発生することや、高価なパッケージの浪費となること等の課題を有していた。 However, in such a package burn-in, since it was necessary to perform a burn-in test after assembling as a package, it is necessary to assemble the package up to what should be screened as an initial failure, which causes extra costs and is expensive. It was a problem such as wasting a large package.
そこで、コスト削減のために、最近ではウエハ状態でのバーンイン試験(以下、ウエハ・レベル・バーンインと呼ぶ)が実施されるようになってきた。このウエハ・レベル・バーンインは、パッケージ・バーンインと異なり、半導体チップ上のパッドに、直接、抵抗器や配線を接続することにより、ウエハ状態でバーンイン試験を行うものである。 Therefore, in order to reduce costs, recently, a burn-in test in a wafer state (hereinafter referred to as wafer level burn-in) has been performed. This wafer level burn-in is different from package burn-in in that a burn-in test is performed in a wafer state by directly connecting a resistor or wiring to a pad on a semiconductor chip.
また、ウエハ・レベル・バーンインの他の実施例としては、例えば、特許文献1に示すものがある。これは、特許文献1の図2に開示されているように、外付け抵抗等をウエハ外部より接続する代わりに、半導体ウエハ内の半導体チップの周りに抵抗等の受動素子を形成し、該形成した抵抗等の受動素子と入出力パッドとを電気的に接続するという手法を採っている。
ところが、ウエハ・レベル・バーンインの場合は、半導体チップ上のパッド間隔が狭い等の制約により、ウエハに抵抗や配線等を接続するスペースが確保できないことが多く、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用リファレンス電圧の外部印加ができずに、電流出力型のD/Aコンバータのウエハ・レベル・バーンイン試験の実施が困難になるという課題があった。 However, in the case of wafer level burn-in, due to restrictions such as the pad spacing on the semiconductor chip being narrow, it is often impossible to secure a space for connecting resistors and wiring to the wafer, and connection of external resistors for output loads The problem is that it is difficult to perform the wafer level burn-in test of the current output type D / A converter because it is impossible to connect the external resistor for setting the current value and to apply the reference voltage for setting the current value externally. was there.
また、半導体ウエハ内の半導体チップの周りに抵抗等の受動素子を形成して電気的に接続する場合には、受動素子を配置するスペースが確保できないことがあること、およびパッド間隔等が異なる場合にはLSIごとにウエハ・レベル・バーンイン用の受動素子回路を設計しなければならないという課題があった。 Also, when passive elements such as resistors are formed and electrically connected around the semiconductor chip in the semiconductor wafer, the space for placing the passive elements may not be secured, and the pad spacing may be different However, there is a problem that a passive element circuit for wafer level burn-in has to be designed for each LSI.
本発明は、上記課題に鑑みてなされたものであり、バーンイン試験用の抵抗素子等を外部から接続することなく、ウエハ・レベル・バーンイン試験を行うことを可能にするD/Aコンバータを提供することを目的とする。 The present invention has been made in view of the above problems, and provides a D / A converter that enables a wafer level burn-in test to be performed without externally connecting a resistance element for burn-in test or the like. For the purpose.
前記課題を解決するために、本発明の請求項1にかかるD/Aコンバータは、デジタル信号をアナログ信号に変換する電流出力型のD/Aコンバータにおいて、外部からの制御信号入力を受ける制御信号入力端子と、前記制御入力端子に入力された制御信号に基づいて、D/Aコンバータのアナログ出力ノードとの導通・非導通を切り替える切り替え機構を有する出力負荷素子とを備え、前記切り替え機能を有する出力負荷素子は、D/Aコンバータ内に設けられ、通常動作モード時には非導通状態、ウエハ・レベル・バーンインモード時には導通状態となることを特徴とするものである。
In order to solve the above problems, a D / A converter according to
また、本発明の請求項2にかかるD/Aコンバータは、請求項1に記載のD/Aコンバータにおいて、前記出力負荷素子は、第1の抵抗素子と第1のスイッチとからなり、前記第1のスイッチは、前記制御入力端子に入力される制御信号に基づいて、前記第1の抵抗素子とアナログ出力ノードとの導通・非導通の切り替えを行うことを特徴とするものである。 A D / A converter according to a second aspect of the present invention is the D / A converter according to the first aspect, wherein the output load element includes a first resistance element and a first switch. The first switch switches between conduction and non-conduction between the first resistance element and the analog output node based on a control signal input to the control input terminal.
また、本発明の請求項3にかかるD/Aコンバータは、請求項1に記載のD/Aコンバータにおいて、前記出力負荷素子は、電界効果トランジスタからなり、前記電界効果トランジスタは、前記制御入力端子に入力される制御信号に基づいて、該電界効果トランジスタとアナログ出力ノードとの導通・非導通の切り替えを行うことを特徴とするものである。
The D / A converter according to
また、本発明の請求項4にかかるD/Aコンバータは、請求項3に記載のD/Aコンバータにおいて、前記電界効果トランジスタは、MOSトランジスタであることを特徴とするものである。
A D / A converter according to claim 4 of the present invention is the D / A converter according to
また、本発明の請求項5にかかるD/Aコンバータは、請求項4に記載のD/Aコンバータにおいて、前記MOSトランジスタが、NチャンネルMOSトランジスタであり、前記NチャンネルMOSトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子がグランド電位に接続され、ゲート端子に前記制御信号が入力されることを特徴とするものである。 The D / A converter according to claim 5 of the present invention is the D / A converter according to claim 4 , wherein the MOS transistor is an N-channel MOS transistor, and a drain terminal of the N-channel MOS transistor is It is connected to an analog output terminal, a source terminal is connected to a ground potential, and the control signal is input to a gate terminal.
また、本発明の請求項6にかかるD/Aコンバータは、請求項4に記載のD/Aコンバータにおいて、前記MOSトランジスタが、PチャンネルMOSトランジスタであり、前記PチャンネルMOSトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子が電源電位に接続され、ゲート端子に前記制御信号が入力されることを特徴とするものである。 A D / A converter according to claim 6 of the present invention is the D / A converter according to claim 4 , wherein the MOS transistor is a P-channel MOS transistor, and a drain terminal of the P-channel MOS transistor is It is connected to an analog output terminal, a source terminal is connected to a power supply potential, and the control signal is input to a gate terminal.
また、本発明の請求項7にかかるD/Aコンバータは、請求項1に記載のD/Aコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用の第2の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第2の抵抗素子との接続切り替えを行う第2のスイッチとをさらに備え、前記第2のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第2の抵抗素子との導通・非導通の切り替えを行うことを特徴とするものである。 A D / A converter according to a seventh aspect of the present invention is the D / A converter according to the first aspect, wherein the second resistance element for setting the output current value in the wafer level burn-in mode, and the wafer level further comprises burn-in mode of the reference resistor connection portion and a second switch for connecting switching between said second resistive element, said second switch control signal inputted to said control input terminal Based on the above, switching between conduction and non-conduction between the reference resistance connection portion and the second resistance element is performed.
また、本発明の請求項8にかかるD/Aコンバータは、請求項1に記載のD/Aコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第3のスイッチとをさらに備え、前記第3スイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行うことを特徴とするものである。
A D / A converter according to claim 8 of the present invention is the D / A converter according to
また、本発明の請求項9にかかるD/Aコンバータは、デジタル信号をアナログ信号に変換する電流出力型のD/Aコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用の第2の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第2の抵抗素子との接続切り替えを行う第2のスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備え、前記第2のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第2の抵抗素子との導通・非導通の切り替えを行うことを特徴とするものである。 A D / A converter according to claim 9 of the present invention is a current output type D / A converter that converts a digital signal into an analog signal, and is a second for setting an output current value in a wafer level burn-in mode. A resistor switch, a second resistor for switching the connection between the reference resistor connection portion in the wafer level burn-in mode and the second resistor element, and a control signal input terminal for receiving an external control signal input. wherein the second switch, based on the input control signal to said control input terminal, and performs switching between conduction and non-conduction between said reference resistor connecting portion and the second resistive element Is.
また、本発明の請求項10にかかるD/Aコンバータは、デジタル信号をアナログ信号に変換する電流出力型のD/Aコンバータにおいて、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第3のスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備え、前記第3のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行うことを特徴とするものである。
Further, D / A converter according to
また、本発明の請求項11にかかる半導体集積回路は、請求項1ないし請求項10の何れかに記載のD/Aコンバータを搭載したことを特徴とするものである。
The semiconductor integrated circuit according to
本発明にかかるD/Aコンバータによれば、外部からの制御信号入力を受ける制御信号入力端子と、前記制御入力端子に入力された制御信号に基づいて、アナログ出力ノードとの導通・非導通を切り替える切り替え機構を有する出力負荷素子とを備えたことにより、前記制御信号に基づいて、出力負荷素子の導通・非導通をコントロールすることが可能になり、出力負荷用の外付け抵抗を接続することなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。 According to the D / A converter according to the present invention, conduction / non-conduction between the control signal input terminal that receives an external control signal input and the analog output node based on the control signal input to the control input terminal is achieved. By providing an output load element having a switching mechanism for switching, it becomes possible to control conduction / non-conduction of the output load element based on the control signal, and connecting an external resistor for the output load In addition, the burn-in test in the wafer state of the D / A converter can be easily realized.
また、本発明にかかるD/Aコンバータによれば、出力負荷素子をスイッチ機能と抵抗素子機能を併せ持つMOSトランジスタで形成したことにより、出力負荷素子を抵抗素子とスイッチとで形成した場合に比べ、回路面積を格段に縮小することが可能になる。 In addition, according to the D / A converter of the present invention, the output load element is formed of a MOS transistor having both a switch function and a resistance element function, so that the output load element is formed of a resistance element and a switch. The circuit area can be remarkably reduced.
また、本発明にかかるD/Aコンバータによれば、ウエハ・レベル・バーンインモード時の出力電流値設定用の抵抗素子と、ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第2の抵抗素子との接続切り替えを行うスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備えたことにより、前記制御入力端子に入力された制御信号に基づいて、前記スイッチの切り替えを行い、前記抵抗素子と前記リファレンス抵抗接続部との導通・非導通をコントロールすることが可能になり、電流値設定用の外付け抵抗を接続することなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。 Further, according to the D / A converter of the present invention, the resistor element for setting the output current value in the wafer level burn-in mode, the reference resistance connection portion in the wafer level burn-in mode, and the second resistor By providing a switch that switches connection with the element and a control signal input terminal that receives an external control signal input, the switch is switched based on the control signal input to the control input terminal, It is possible to control conduction / non-conduction between the resistance element and the reference resistance connection portion, and a burn-in test in a wafer state of the D / A converter can be performed without connecting an external resistor for setting a current value. It can be easily realized.
また、本発明にかかるD/Aコンバータによれば、ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行うスイッチと、外部からの制御信号入力を受ける制御信号入力端子とを備えたことにより、前記制御入力端子に入力された制御信号に基づいて、前記スイッチの切り替えを行い、前記リファレンス電圧発生回路とリファレンス電圧印加部との導通・非導通をコントロールすることが可能になり、電流値設定用のリファレンス電圧の外部印加を行うことなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。 According to the D / A converter of the present invention, a reference voltage generation circuit for setting an output current value in the wafer level burn-in mode, a reference voltage application unit in the wafer level burn-in mode, and the reference voltage By providing a switch for switching connection with the generation circuit and a control signal input terminal for receiving an external control signal input, the switch is switched based on the control signal input to the control input terminal. The conduction / non-conduction between the reference voltage generation circuit and the reference voltage application unit can be controlled, and the D / A converter in the wafer state can be controlled without externally applying the reference voltage for setting the current value. A burn-in test can be easily realized.
(実施の形態1)
以下に、本発明の実施の形態1によるD/Aコンバータについて図1を用いて説明する。
(Embodiment 1)
Hereinafter, a D / A converter according to
図1は、本発明の実施の形態1による電流出力型のD/Aコンバータの構成の一例を示す図である。
FIG. 1 is a diagram showing an example of the configuration of a current output type D / A converter according to
図1において、本発明の実施の形態1による電流出力型のD/Aコンバータ1は、リファレンス電圧入力端子VREFと、リファレンス抵抗接続端子IREFと、デジタル入力端子IN1〜IN3と、電圧発生回路であるバイアス回路101と、デコーダ102と、電流源トランジスタIS1〜IS7と、差動スイッチSW1〜SW7と、アナログ出力端子OUTと、制御信号入力端子CONTと、出力負荷端子11と、抵抗素子12と、スイッチ13とからなる。
1, the current output type D /
なお、本発明の実施の形態1による電流出力型のD/Aコンバータ1において、図6を用いて前述した従来の電流出力型のD/Aコンバータ100と同じ構成要素については同じ符号を付し、ここでは説明を省略する。
In the current output type D /
出力負荷素子11は、抵抗素子(第1の抵抗素子)14とスイッチ(第1のスイッチ)15とからなり、抵抗素子14の一端はVSS電源に接続され、他端はスイッチ15を介してアナログ出力端子OUTに接続されている。さらに、スイッチ15の導通・非導通は、制御信号入力端子CONTから入力される信号に基づいて制御される。なお、この出力負荷素子11は、図5に示すように、抵抗素子14の一端をアナログ出力端子OUTに接続し、他端をスイッチ15を介してVSS電源に接続するようにしてもよい。
The
抵抗素子(第2の抵抗素子)12は、電流値設定用の抵抗素子であり、抵抗素子12の一端はVSS電源に接続され、他端はスイッチ(第2のスイッチ)13を介してバイアス回路101にリファレンス抵抗を与えるためのリファレンス抵抗接続部に接続されている。また、スイッチ13の導通・非導通は、制御信号入力端子CONTから入力される信号に基づいて制御される。
The resistance element (second resistance element) 12 is a resistance element for setting a current value. One end of the
次に、本発明の実施の形態1による電流出力型のD/Aコンバータ1の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子CONTから“L”信号が入力されるとスイッチ13及びスイッチ15が非導通状態に、制御信号入力端子CONTから“H”信号が入力されるとスイッチ13及びスイッチ15が導通状態になるよう制御されているものとする。
Next, the operation of the current output type D /
先ず、通常動作モードでは、制御信号入力端子CONTに“L”信号が入力され、スイッチ13及びスイッチ15は非導通状態となる。
First, in the normal operation mode, an “L” signal is input to the control signal input terminal CONT, and the
そのため、ウエハ・レベル・バーンイン用にD/Aコンバータ1内に設けられた出力負荷素子11、及び抵抗素子12が、通常動作に影響を与えることなく、デジタル入力端子IN1〜IN3に入力されたデジタル信号が、バイアス回路101、デコーダ102、電流源トランジスタIS1〜IS7、及び差動スイッチSW1〜SW7によりDA変換され、アナログ出力端子OUTから変換されたアナログ信号が出力されることとなる。
Therefore, the
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子CONTに“H”信号が入力され、スイッチ13及びスイッチ15が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
On the other hand, in the wafer level burn-in mode, an “H” signal is input to the control signal input terminal CONT, the
本モードでは、D/Aコンバータ1の出力電流は、VREF端子に外部より印加される電圧とD/Aコンバータ1内に設けられた抵抗素子12により決定され、IREF端子に外部抵抗を接続する必要はない。また、電流源トランジスタIS1〜IS7からの電流は、出力負荷素子11を構成する抵抗素子14に流れ込むため、従来のように、OUT端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
In this mode, the output current of the D /
以上のように、本発明の実施の形態1によるD/Aコンバータによれば、D/Aコンバータ1内で、抵抗素子14をスイッチ15を介してアナログ出力端子OUTと接続し、抵抗素子12をスイッチ13を介してバイアス回路101と接続して、スイッチ15及び13の導通・非導通を制御信号入力端子CONTから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
As described above, according to the D / A converter according to the first embodiment of the present invention, the
さらに、本発明の実施の形態1によるD/Aコンバータでは、D/Aコンバータの出力電流を、VREF端子に印加される電圧と抵抗素子12により決定することができるため、外部からVREF端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
Furthermore, in the D / A converter according to the first embodiment of the present invention, the output current of the D / A converter can be determined by the voltage applied to the VREF terminal and the
(実施の形態2)
以下に、本発明の実施の形態2によるD/Aコンバータについて図2を用いて説明する。
図2は、本発明の実施の形態2による電流出力型のD/Aコンバータの構成の一例を示す図である。
(Embodiment 2)
A D / A converter according to
FIG. 2 is a diagram showing an example of the configuration of a current output type D / A converter according to
図2において、本発明の実施の形態2による電流出力型のD/Aコンバータ2は、リファレンス電圧入力端子VREFと、リファレンス抵抗接続端子IREFと、デジタル入力端子IN1〜IN3と、電圧発生回路であるバイアス回路101と、デコーダ102と、電流源トランジスタIS1〜IS7と、差動スイッチSW1〜SW7と、アナログ出力端子OUTと、制御信号入力端子CONTと、出力負荷端子21と、抵抗素子12と、スイッチ13とからなる。
2, the current output type D /
なお、本発明の実施の形態2による電流出力型のD/Aコンバータ2は、前記実施の形態1で説明した電流出力型のD/Aコンバータ1と出力負荷素子21の構成が異なるものであり、他の構成要素については前記実施の形態1で説明した電流出力型のD/Aコンバータ1と同様であるため、ここでは同じ符号を付し、説明を省略する。
The current output type D /
出力負荷素子21は、Nチャンネルトランジスタ22のみからなり、NチャンネルMOSトランジスタ22のソース端子はVSS電源に接続され、ドレイン端子はアナログ出力端子OUTに接続されている。さらに、ゲート端子は制御信号入力端子CONTに接続されており、Nチャンネルトランジスタ22の導通・非導通が制御信号入力端子CONTから入力される信号に基づいて制御される。
The
一般に、抵抗素子12の抵抗値は比較的大きいので、スイッチ13のオン抵抗が比較的大きくても問題にはならず、スイッチ13の面積を比較的小さくすることができる。一方で、前記実施の形態1で説明した電流出力型のD/Aコンバータ1における抵抗素子14の抵抗値は小さいため、どうしてもそれに接続するスイッチ15のオン抵抗を小さくする必要がある。しかしながら、前記実施の形態1のように出力負荷素子11を抵抗素子14とスイッチ15とで形成した場合には、素子面積は比較的大きくなってしまう。
In general, since the resistance value of the
そこで、本発明の実施の形態2では、NチャンネルMOSトランジスタの非飽和領域における電圧−電流関係を利用することにより、出力負荷素子21をNチャンネルトランジスタ22のみで構成し、回路規模の縮小を図っている。
Therefore, in the second embodiment of the present invention, by utilizing the voltage-current relationship in the non-saturation region of the N-channel MOS transistor, the
具体的には、出力負荷素子11として、スイッチと抵抗素子とを内蔵した場合には、抵抗素子の抵抗値に対して、スイッチのオン抵抗を小さく抑える必要があるため、抵抗素子2μm×2μm=4μm2程度に対して、スイッチサイズが10μm×20μm=200μm2程度となってしまう。
Specifically, when a switch and a resistance element are incorporated as the
一方で、Nチャンネルトランジスタのみを内蔵した場合には、2μm×20μm=40μm2程度のサイズとなり、前述の出力負荷素子11にスイッチと抵抗素子を内蔵した場合に比べ、回路面積を約1/5にすることが可能になる。
On the other hand, when only the N-channel transistor is built in, the size is about 2 μm × 20 μm = 40 μm 2 , and the circuit area is about 1/5 compared with the case where the
次に、本発明の実施の形態2による電流出力型のD/Aコンバータ2の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子CONTから“L”信号が入力されるとスイッチ13、及びNチャンネルトランジスタ22が非導通状態に、制御信号入力端子CONTから“H”信号が入力されるとスイッチ13、及びNチャンネルトランジスタ22が導通状態になるよう制御されているものとする。
Next, the operation of the current output type D /
先ず、通常動作モードでは、制御信号入力端子CONTに“L”信号が入力され、スイッチ13、及びNチャンネルトランジスタ22は非導通状態となる。
First, in the normal operation mode, an “L” signal is input to the control signal input terminal CONT, and the
そのため、ウエハ・レベル・バーンイン用にD/Aコンバータ2内に設けられた出力負荷素子21、及び抵抗素子12が、通常動作に影響を与えることなく、デジタル入力端子IN1〜IN3に入力されたデジタル信号が、バイアス回路101、デコーダ102、電流源トランジスタIS1〜IS7、及び差動スイッチSW1〜SW7によりDA変換され、アナログ出力端子OUTから変換されたアナログ信号が出力されることとなる。
Therefore, the
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子CONTに“H”信号が入力され、スイッチ13、及びNチャンネルトランジスタ22が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
On the other hand, in the wafer level burn-in mode, the “H” signal is input to the control signal input terminal CONT, the
本モードでは、D/Aコンバータ2の出力電流は、VREF端子に外部より印加される電圧とD/Aコンバータ2内に設けられた抵抗素子12により決定され、IREF端子に外部抵抗を接続する必要はない。また、電流源トランジスタIS1〜IS7からの電流は、出力負荷素子21を構成するNチャンネルトランジスタ22に流れ込むため、従来のように、OUT端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
In this mode, the output current of the D /
以上のように、本発明の実施の形態2によるD/Aコンバータによれば、出力負荷素子21をスイッチ機能と抵抗素子機能を併せ持つNチャンネルトランジスタ22のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
As described above, according to the D / A converter according to the second embodiment of the present invention, the
また、本発明の実施の形態2によるD/Aコンバータでは、D/Aコンバータ2内で、Nチャンネルトランジスタ22からなる出力負荷素子21をアナログ出力端子OUTと接続し、抵抗素子12をスイッチ13を介してバイアス回路101と接続して、Nチャンネルトランジスタ22及びスイッチ13の導通・非導通を制御信号入力端子CONTから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
In the D / A converter according to the second embodiment of the present invention, the
また、本発明の実施の形態2によるD/Aコンバータでは、D/Aコンバータの出力電流を、VREF端子に印加される電圧と抵抗素子12により決定することができるため、外部からVREF端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
Further, in the D / A converter according to the second embodiment of the present invention, since the output current of the D / A converter can be determined by the voltage applied to the VREF terminal and the
(実施の形態3)
以下に、本発明の実施の形態3によるD/Aコンバータについて図3を用いて説明する。
図3は、本発明の実施の形態3による電流出力型のD/Aコンバータの構成の一例を示す図である。
(Embodiment 3)
A D / A converter according to
FIG. 3 is a diagram showing an example of the configuration of a current output type D / A converter according to
図3において、本発明の実施の形態3による電流出力型のD/Aコンバータ3は、リファレンス電圧入力端子VREFと、リファレンス抵抗接続端子IREFと、デジタル入力端子IN1〜IN3と、電圧発生回路であるバイアス回路101と、デコーダ102と、電流源トランジスタIS1〜IS7と、差動スイッチSW1〜SW7と、アナログ出力端子OUTと、制御信号入力端子CONTと、Nチャンネルトランジスタ22からなる出力負荷端子21と、抵抗素子12と、スイッチ13と、リファレンス電圧発生回路31と、スイッチ32とからなる。
In FIG. 3, a current output type D /
なお、本発明の実施の形態3による電流出力型のD/Aコンバータ3は、前記実施の形態2で説明した電流出力型のD/Aコンバータ2に、さらにリファレンス電圧発生回路31、及びスイッチ32を設けたものであり、他の構成要素については前記実施の形態2で説明した電流出力型のD/Aコンバータ2と同様であるため、ここでは同じ符号を付し、説明を省略する。
The current output type D /
リファレンス電圧発生回路31は、スイッチ(第3のスイッチ)32を介してバイアス回路101にリファレンス電圧を印加するためのリファレンス電圧印加部に接続されている。また、スイッチ32の導通・非導通は、制御信号入力端子CONTから入力される信号に基づいて制御される。
The reference
次に、本発明の実施の形態2による電流出力型のD/Aコンバータ3の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子CONTから“L”信号が入力されるとスイッチ13、Nチャンネルトランジスタ22、及びスイッチ32が非導通状態に、制御信号入力端子CONTから“H”信号が入力されるとスイッチ13、Nチャンネルトランジスタ22、及びスイッチ32が導通状態になるよう制御されているものとする。
Next, the operation of the current output type D /
先ず、通常動作モードでは、制御信号入力端子CONTに“L”信号が入力され、スイッチ13、Nチャンネルトランジスタ22、及びスイッチ32は非導通状態となる。
First, in the normal operation mode, an “L” signal is input to the control signal input terminal CONT, and the
そのため、ウエハ・レベル・バーンイン用にD/Aコンバータ3内に設けられた出力負荷素子21、抵抗素子12、及びリファレンス電圧発生回路31が、通常動作に影響を与えることなく、デジタル入力端子IN1〜IN3に入力されたデジタル信号が、バイアス回路101、デコーダ102、電流源トランジスタIS1〜IS7、及び差動スイッチSW1〜SW7によりDA変換され、アナログ出力端子OUTから変換されたアナログ信号が出力されることとなる。
Therefore, the
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子CONTに“H”信号が入力され、スイッチ13、及びNチャンネルトランジスタ22が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
On the other hand, in the wafer level burn-in mode, the “H” signal is input to the control signal input terminal CONT, the
本モードでは、リファレンス電圧発生回路31の出力電圧がバイアス回路101に印加されることとなる。そのため、D/Aコンバータ3の出力電流は、D/Aコンバータ3内に設けられた、リファレンス電圧発生回路31の出力電圧と抵抗素子12により決定され、リファレンス電圧入力端子VREFに外部よりリファレンス電圧を入力する必要はない。また、電流源トランジスタIS1〜IS7からの電流は、出力負荷素子21を構成するNチャンネルトランジスタ22に流れ込むため、従来のように、OUT端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
In this mode, the output voltage of the reference
以上のように、本発明の実施の形態3によるD/Aコンバータによれば、D/Aコンバータ3内で、Nチャンネルトランジスタ22からなる出力負荷素子21をアナログ出力端子OUTと接続し、抵抗素子12をスイッチ13を介してバイアス回路101と接続し、また、リファレンス電圧発生回路31をスイッチ32を介してバイアス回路101と接続するとともに、Nチャンネルトランジスタ22、スイッチ13、及びスイッチ32の導通・非導通を制御信号入力端子CONTから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続、及び電流値設定用のリファレンス電圧の外部印加を行うことなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
As described above, according to the D / A converter according to the third embodiment of the present invention, the
また、本発明の実施の形態3によるD/Aコンバータでは、出力負荷素子21をNチャンネルトランジスタ22のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
Further, in the D / A converter according to the third embodiment of the present invention, the
(実施の形態4)
以下に、本発明の実施の形態4によるD/Aコンバータについて図4を用いて説明する。
図4は、本発明の実施の形態4による電流出力型のD/Aコンバータの構成の一例を示す図である。
(Embodiment 4)
A D / A converter according to Embodiment 4 of the present invention will be described below with reference to FIG.
FIG. 4 is a diagram showing an example of the configuration of a current output type D / A converter according to Embodiment 4 of the present invention.
図4において、本発明の実施の形態4による電流出力型のD/Aコンバータ4は、リファレンス電圧入力端子VREFと、リファレンス抵抗接続端子IREFと、デジタル入力端子IN1〜IN3と、電圧発生回路であるバイアス回路101と、デコーダ102と、電流源トランジスタIS1〜IS7と、差動スイッチSW1〜SW7と、アナログ出力端子OUTと、制御信号入力端子CONTと、Pチャンネルトランジスタ42からなる出力負荷端子41と、抵抗素子12と、スイッチ13とからなる。
4, the current output type D / A converter 4 according to the fourth embodiment of the present invention is a reference voltage input terminal VREF, a reference resistance connection terminal IREF, digital input terminals IN1 to IN3, and a voltage generation circuit. A
なお、本発明の実施の形態4による電流出力型のD/Aコンバータ4は、前記実施の形態2で説明した電流出力型のD/Aコンバータ2のNチャンネルトランジスタ22に替えてPチャンネルトランジスタ42を設けたものであり、電源がグランド電源VSSと電源VDD間で変更があることを除き、他の構成要素については前記実施の形態2で説明した電流出力型のD/Aコンバータ2と同様であるため、ここでは同じ符号を付し、説明を省略する。
The current output type D / A converter 4 according to the fourth embodiment of the present invention replaces the
出力負荷素子41は、Pチャンネルトランジスタ42のみからなり、PチャネルMOSトランジスタ42のソース端子はVDD電源に接続され、ドレイン端子はアナログ出力端子OUTに接続されている。さらに、ゲート端子は制御信号入力端子CONTに接続されており、Pチャンネルトランジスタ22の導通・非導通が制御信号入力端子CONTから入力される信号に基づいて制御される。
The
なお、このPチャンネルトランジスタ42は、前記実施の形態2で説明したNチャンネルトランジスタ22と同様に、スイッチ機能及び抵抗素子機能を合わせ持ち、回路規模の縮小を図ることが可能になる。
The P-
次に、本発明の実施の形態4による電流出力型のD/Aコンバータ4の動作について、通常動作時と、ウエハ・レベル・バーンインモード時とに分けて説明する。なお、ここでは、制御信号入力端子CONTから“L”信号が入力されるとスイッチ13、及びPチャンネルトランジスタ42が非導通状態に、制御信号入力端子CONTから“H”信号が入力されるとスイッチ13、及びPチャンネルトランジスタ42が導通状態になるよう制御されているものとする。
Next, the operation of the current output type D / A converter 4 according to the fourth embodiment of the present invention will be described separately for the normal operation and the wafer level burn-in mode. Here, the
先ず、通常動作モードでは、制御信号入力端子CONTに“L”信号が入力され、スイッチ13、及びPチャンネルトランジスタ42は非導通状態となる。
First, in the normal operation mode, an “L” signal is input to the control signal input terminal CONT, and the
そのため、ウエハ・レベル・バーンイン用にD/Aコンバータ4内に設けられた出力負荷素子41、及び抵抗素子12が、通常動作に影響を与えることなく、デジタル入力端子IN1〜IN3に入力されたデジタル信号が、バイアス回路101、デコーダ102、電流源トランジスタIS1〜IS7、及び差動スイッチSW1〜SW7によりDA変換され、アナログ出力端子OUTから変換されたアナログ信号が出力されることとなる。
Therefore, the
一方で、ウエハ・レベル・バーンインモードでは、制御信号入力端子CONTに“H”信号が入力され、スイッチ13、及びPチャンネルトランジスタ42が導通状態となり、ウエハ・レベル・バーンインが実施可能な状態となる。
On the other hand, in the wafer level burn-in mode, an “H” signal is input to the control signal input terminal CONT, the
本モードでは、D/Aコンバータ4の出力電流は、VREF端子に外部より印加される電圧とD/Aコンバータ4内に設けられた抵抗素子12により決定され、IREF端子に外部抵抗を接続する必要はない。また、電流源トランジスタIS1〜IS7からの電流は、出力負荷素子41を構成するPチャンネルトランジスタ42に流れ込むため、従来のように、OUT端子に外部より出力負荷用の外付け抵抗を接続する必要がない。
In this mode, the output current of the D / A converter 4 is determined by the voltage applied from the outside to the VREF terminal and the
以上のように、本発明の実施の形態4によるD/Aコンバータによれば、出力負荷素子41をスイッチ機能と抵抗素子機能を併せ持つPチャンネルトランジスタ42のみによって形成したことにより、出力負荷素子を抵抗素子とスイッチによって形成した場合に比べ、回路面積を格段に縮小することができる。
As described above, according to the D / A converter according to the fourth embodiment of the present invention, the
また、本発明の実施の形態4によるD/Aコンバータでは、D/Aコンバータ4内で、Pチャンネルトランジスタ42からなる出力負荷素子41をアナログ出力端子OUTと接続し、抵抗素子12をスイッチ13を介してバイアス回路101と接続して、Pチャンネルトランジスタ42及びスイッチ13の導通・非導通を制御信号入力端子CONTから入力される信号に基づいて制御するようにしたことにより、出力負荷用の外付け抵抗の接続、電流値設定用の外付け抵抗の接続を行うことなく、D/Aコンバータのウエハ状態でのバーンイン試験を容易に実現することが可能になる。
In the D / A converter according to the fourth embodiment of the present invention, the
また、本発明の実施の形態4によるD/Aコンバータでは、D/Aコンバータの出力電流を、VREF端子に印加される電圧と抵抗素子12により決定することができるため、外部からVREF端子に印加する電圧を調節することにより、出力電流値を調整することができるという効果を有する。
Further, in the D / A converter according to the fourth embodiment of the present invention, the output current of the D / A converter can be determined by the voltage applied to the VREF terminal and the
なお、本発明の実施の形態1から4では、3ビットデジタル信号をアナログ信号に変換するD/Aコンバータを用いて説明したが、D/Aコンバータに入力されるデジタル信号のビット数には、特に限定はない。 In the first to fourth embodiments of the present invention, the D / A converter that converts a 3-bit digital signal into an analog signal has been described. However, the number of bits of the digital signal input to the D / A converter includes: There is no particular limitation.
本発明のD/Aコンバータは、ウエハ状態でのバーンイン試験を容易に実現することを可能にするものであり、大変有用である。 The D / A converter of the present invention makes it possible to easily realize a burn-in test in a wafer state and is very useful.
1、2、3、4、100 D/Aコンバータ
11、21、41 出力負荷素子
12 第2の抵抗素子
13 第2のスイッチ
14 第1の抵抗素子
15 第1のスイッチ
22 Nチャンネルトランジスタ
31 リファレンス電圧発生回路
32 第3のスイッチ
42 Pチャンネルトランジスタ
101 バイアス回路
102 デコーダ
104 外部抵抗
105 出力負荷抵抗
VREF リファレンス電圧入力端子
IREF リファレンス抵抗接続端子
Vb バイアス電圧
IS1〜IS7 電流源トランジスタ
IN1〜IN3 デジタル入力端子
D1〜D7 差動スイッチ制御信号
SW1〜SW7 差動スイッチ
OUT アナログ出力端子
VDD 電源
VSS グランド電源
1, 2, 3, 4, 100 D /
Claims (11)
外部からの制御信号入力を受ける制御信号入力端子と、
前記制御信号入力端子に入力された制御信号に基づいて、D/Aコンバータのアナログ出力ノードとの導通・非導通を切り替える切り替え機能を有する出力負荷素子とを備え、
前記切り替え機能を有する出力負荷素子は、D/Aコンバータ内に設けられ、通常動作モード時には非導通状態、ウエハ・レベル・バーンインモード時には導通状態となる、
ことを特徴とするD/Aコンバータ。 In a current output type D / A converter that converts a digital signal into an analog signal,
A control signal input terminal for receiving an external control signal input;
An output load element having a switching function for switching between conduction and non-conduction with the analog output node of the D / A converter based on the control signal input to the control signal input terminal ;
The output load element having the switching function is provided in the D / A converter, and is in a non-conductive state in the normal operation mode and in a conductive state in the wafer level burn-in mode.
A D / A converter characterized by the above.
前記出力負荷素子は、第1の抵抗素子と第1のスイッチとからなり、
前記第1のスイッチは、前記制御入力端子に入力される入力信号に基づいて、前記第1の抵抗素子とアナログ出力ノードとの導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 1,
The output load element comprises a first resistance element and a first switch,
The first switch switches between conduction and non-conduction between the first resistance element and an analog output node based on an input signal input to the control input terminal.
A D / A converter characterized by the above.
前記出力負荷素子は、電界効果トランジスタからなり、
前記電界効果トランジスタは、前記制御入力端子に入力される制御信号に基づいて、該電界効果トランジスタとアナログ出力ノードとの導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 1,
The output load element comprises a field effect transistor,
The field effect transistor switches between conduction and non-conduction between the field effect transistor and the analog output node based on a control signal input to the control input terminal.
A D / A converter characterized by the above.
前記電界効果トランジスタは、MOSトランジスタである、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 3 ,
The field effect transistor is a MOS transistor,
A D / A converter characterized by the above.
前記MOSトランジスタは、Nチャンネルトランジスタであり、
前記NチャンネルMOSトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子がグランド電位に接続され、ゲート端子に前記制御信号が入力される、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 4 ,
The MOS transistor is an N-channel transistor,
The drain terminal of the N-channel MOS transistor is connected to the analog output terminal, the source terminal is connected to the ground potential, and the control signal is input to the gate terminal.
A D / A converter characterized by the above.
前記MOSトランジスタは、PチャンネルMOSトランジスタであり、
前記PチャンネルMOSトランジスタの、ドレイン端子がアナログ出力端子に接続され、ソース端子が電源電位に接続され、ゲート端子に前記制御信号が入力される、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 4 ,
The MOS transistor is a P-channel MOS transistor,
The drain terminal of the P channel MOS transistor is connected to the analog output terminal, the source terminal is connected to the power supply potential, and the control signal is input to the gate terminal.
A D / A converter characterized by the above.
ウエハ・レベル・バーンインモード時の出力電流値設定用の第2の抵抗素子と、
ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第2の抵抗素子との接続切り替えを行う第2のスイッチとをさらに備え、
前記第2のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第2の抵抗素子との導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 1,
A second resistance element for setting an output current value in wafer level burn-in mode;
A second switch for switching the connection between the reference resistance connection portion in the wafer level burn-in mode and the second resistance element;
Said second switch, based on the input control signal to said control input terminal, for switching conduction and non-conduction between said reference resistor connecting portion and the second resistive element,
A D / A converter characterized by the above.
ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、
ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第3のスイッチとをさらに備え、
前記第3のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 The D / A converter according to claim 1,
A reference voltage generation circuit for setting an output current value in the wafer level burn-in mode;
A third switch for switching the connection between the reference voltage application unit in the wafer level burn-in mode and the reference voltage generation circuit;
The third switch, based on the input control signal to said control input terminal, for switching conduction and non-conduction between said reference voltage application portion and the reference voltage generating circuit,
A D / A converter characterized by the above.
ウエハ・レベル・バーンインモード時の出力電流値設定用の第2の抵抗素子と、
ウエハ・レベル・バーンインモード時のリファレンス抵抗接続部と前記第2の抵抗素子との接続切り替えを行う第2のスイッチと、
外部からの制御信号入力を受ける制御信号入力端子とを備え、
前記第2のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス抵抗接続部と前記第2の抵抗素子との導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 In a D / A converter that converts a digital signal into an analog signal,
A second resistance element for setting an output current value in wafer level burn-in mode;
A second switch for switching the connection between the reference resistance connection section and the second resistance element in the wafer level burn-in mode;
A control signal input terminal for receiving an external control signal input,
Said second switch, based on the input control signal to said control input terminal, for switching conduction and non-conduction between said reference resistor connecting portion and the second resistive element,
A D / A converter characterized by the above.
ウエハ・レベル・バーンインモード時の出力電流値設定用のリファレンス電圧発生回路と、
ウエハ・レベル・バーンインモード時のリファレンス電圧印加部と前記リファレンス電圧発生回路との接続切り替えを行う第3のスイッチと、
外部からの制御信号入力を受ける制御信号入力端子とを備え、
前記第3のスイッチは、前記制御入力端子に入力された制御信号に基づいて、前記リファレンス電圧印加部と前記リファレンス電圧発生回路との導通・非導通の切り替えを行う、
ことを特徴とするD/Aコンバータ。 In a D / A converter that converts a digital signal into an analog signal,
A reference voltage generation circuit for setting an output current value in the wafer level burn-in mode;
A third switch for switching the connection between the reference voltage application unit and the reference voltage generation circuit in the wafer level burn-in mode;
A control signal input terminal for receiving an external control signal input,
The third switch, based on the input control signal to said control input terminal, for switching conduction and non-conduction between said reference voltage application portion and the reference voltage generating circuit,
A D / A converter characterized by the above.
ことを特徴とする半導体集積回路。 Claims 1 equipped with a D / A converter according to claim 10,
A semiconductor integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171706A JP3916623B2 (en) | 2003-06-12 | 2004-06-09 | D / A converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003167555 | 2003-06-12 | ||
JP2004171706A JP3916623B2 (en) | 2003-06-12 | 2004-06-09 | D / A converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005027291A JP2005027291A (en) | 2005-01-27 |
JP3916623B2 true JP3916623B2 (en) | 2007-05-16 |
Family
ID=34197003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171706A Expired - Fee Related JP3916623B2 (en) | 2003-06-12 | 2004-06-09 | D / A converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916623B2 (en) |
-
2004
- 2004-06-09 JP JP2004171706A patent/JP3916623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005027291A (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4598861B2 (en) | CURRENT SWITCH CIRCUIT, D / A CONVERTER USING SAME, SEMICONDUCTOR INTEGRATED CIRCUIT, AND COMMUNICATION DEVICE | |
US7019676B2 (en) | D/A converter | |
US6664906B2 (en) | Apparatus for reduced glitch energy in digital-to-analog converter | |
JP4499696B2 (en) | Reference current generator | |
US7990300B2 (en) | D/A conversion circuit | |
US7348912B2 (en) | High resolution and low consumption digital-to-analog converter | |
US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
US20070108950A1 (en) | Regulator circuit | |
US7321326B2 (en) | Current source cell and D/A converter using the same | |
US6724333B1 (en) | Digital-to-analog converter | |
US6496132B2 (en) | Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter | |
US20080291068A1 (en) | Current output circuit with bias control and method thereof | |
JP2006295322A (en) | Level shifter circuit | |
JP3916623B2 (en) | D / A converter | |
US5136293A (en) | Differential current source type d/a converter | |
JP3116773B2 (en) | D / A converter circuit | |
US7683671B2 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
US6825718B2 (en) | Impedance matching circuit | |
JP2005130020A (en) | Analog level shifter | |
US6218871B1 (en) | Current-switching method and circuit for digital-to-analog converters | |
JP2008134687A (en) | Voltage generating circuit | |
JP4510987B2 (en) | DA converter | |
JP2004260263A (en) | Ad converter | |
US11811420B2 (en) | Digital-to-analog converter with cascaded least significant bit (LSB) interpolator circuit | |
JPH08293745A (en) | Cmis differential amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |