JP3910832B2 - Amplifier circuit and photoelectric switch device - Google Patents

Amplifier circuit and photoelectric switch device Download PDF

Info

Publication number
JP3910832B2
JP3910832B2 JP2001354229A JP2001354229A JP3910832B2 JP 3910832 B2 JP3910832 B2 JP 3910832B2 JP 2001354229 A JP2001354229 A JP 2001354229A JP 2001354229 A JP2001354229 A JP 2001354229A JP 3910832 B2 JP3910832 B2 JP 3910832B2
Authority
JP
Japan
Prior art keywords
input
circuit
capacitor
amplifier
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001354229A
Other languages
Japanese (ja)
Other versions
JP2003158433A (en
Inventor
敏英 三宅
正寿 河合
代祐 早川
Original Assignee
シリンクス株式会社
サンクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリンクス株式会社, サンクス株式会社 filed Critical シリンクス株式会社
Priority to JP2001354229A priority Critical patent/JP3910832B2/en
Publication of JP2003158433A publication Critical patent/JP2003158433A/en
Application granted granted Critical
Publication of JP3910832B2 publication Critical patent/JP3910832B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は増幅回路に関し、特に光電スイッチ装置などに適用して好適な増幅回路に関する。
【0002】
【従来の技術】
工場などで危険な場所に人間が不注意に侵入して事故になることを防止するためや、防犯のために侵入した悪意者を検出するため等を目的として、光電スイッチ装置が使用されている。光電スイッチ装置では、発光ダイオードなどの発光素子とフォトダイオードなどの受光素子を検知領域を挟んで対向して配置し、検知領域に物体が存在しない場合は発光素子から出射した光が受光素子で受光され、何らかの物体が検知領域に存在すると光線が遮断されて受光素子へは発光素子からの光が入射しないようになっている。このため、受光素子の光電変換電流のレベルを監視することにより、検知領域への物体の侵入を検出することができ、警報などを出すことができる。
【0003】
ここで、環境に存在する光すなわち周囲光は発光素子の発光レベルより十分大きいため、一般に、発光素子はパルスで駆動され、受光素子の出力に周囲光信号に重畳して現れる本来の信号をハイパスフィルタ等で抽出するようにしている。また、本来の信号のレベルは非常に小さいため、受光素子の光電変換電流を電圧に変換した信号を多段構成の増幅回路によって増幅する構成が採られる。この場合、各段間はキャパシタで結合される。
【0004】
また、一対の発光素子と受光素子のみでは検知領域が一次元的になるため、二次元の検知領域を必要とする場合、例えば数cmおきに発光素子と受光素子の対を複数並べ、どれか一つの対の光線でも遮断されたら物体が侵入したものと検出する構成が採られる。この場合、光学的にそれぞれの対が干渉しなければ問題はないが、実用的な装置における光学系で対となる発光素子と受光素子間のみで光の入出射を実現するには費用的な面から難しい。このため、複数の発光素子をそれぞれ異なるタイミングで順次に発光させ、発光素子と対になる受光素子以外の受光素子で信号が検出されても無視するような論理回路を用いて対処している。
【0005】
【発明が解決しようとする課題】
受光素子の光電変換電流を電圧に変換した信号を多段構成の増幅回路によって増幅する場合、信号が振動的に尾を引く現象が生じる。この現象は発光素子と受光素子の対を一つだけしか使わない場合には検出精度に影響は与えないが、上述したように発光素子と受光素子との対を隣接させて複数並べた光電スイッチ装置では、誤動作の原因となる。その理由は、或る対の入出射光が遮断され、本来はこの遮断を検出しなければならないケースにおいても、他の発光素子からの信号をクロストークで拾うことにより、まさに前記他の発光素子の発光タイミングにおいては論理回路で抑制できても、多段構成の増幅器において信号が尾を引く結果、本来自分自身の信号を検出するタイミングにおいても対の発光素子の信号が遮断されているにもかかわらず、クロストークで検出した信号が振動的に尾を引いているためにその尾の振動による電圧を本来の信号と誤認してしまうからである。このような誤動作は、検知精度を高めるために、隣接する受光素子の間の距離を短くするほど、また、隣接する発光素子の発光停止から次の発光素子を発光開始させるまでの時間を短くするほど、生じ易い。
【0006】
本発明の目的は、レベルの小さな信号を多段に増幅する際にも、信号が振動的に尾を引く現象が発生しないように増幅することのできる増幅回路を提供することにある。
【0007】
本発明の他の目的は、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止し得るようにすることにある。
【0008】
【課題を解決するための手段】
本発明の第1の増幅回路は、入力回路からの入力信号が印加される入力端子に一端が接続された第1のキャパシタと、信号成分を含まないか或いは前記入力信号と逆相の信号成分を含む補償回路に一端が接続された第2のキャパシタと、第1の入力が前記第1のキャパシタの他端に接続され第2の入力が前記第2のキャパシタの他端に接続された差動増幅器と、前記第1のキャパシタと前記第1の入力との接続点と基準電圧との間に設けられた第1のスイッチと、前記第2のキャパシタと前記第2の入力との接続点と基準電圧との間に設けられた第2のスイッチとを備えている。この第1の増幅回路によれば、前記第1および第2のスイッチは入力信号を増幅すべき期間以外は閉じるように制御される。これにより第1および第2のスイッチが閉じた期間において無用な他の信号を増幅することがなくなり、またスイッチのフィードスルーの影響を軽減できる。さらに本発明の第1の増幅回路は、前記第1のキャパシタと前記第1の入力との間に挿入された第1の抵抗と、前記第2のキャパシタと前記第2の入力との間に接続された第2の抵抗と、前記第1の抵抗と前記第1の入力との接続点と基準電圧との間に接続された第3のスイッチと、前記第2の抵抗と前記第2の入力との接続点と基準電圧との間に接続された第4のスイッチとを備え、前記第3および第4のスイッチは前記第1および第2のスイッチと同期して開閉制御される。これにより、第1乃至第4のスイッチが閉じた期間における無用な他の信号の増幅動作がより一層抑制される。
【0009】
本発明の第2の増幅回路は、第1の増幅回路において、前記補償回路は、前記入力端子から前記入力回路側をみたときのインピーダンスと等価なインピーダンスを有する固定電圧を前記第2のキャパシタに印加するものとして構成される。これにより、第1および第2のスイッチが開かれたときの第1および第2のキャパシタの電圧変動量を等しくでき、スイッチのフィードスルーの影響をより一層軽減することができる。
【0010】
本発明の第3の増幅回路は、第1の増幅回路において、前記第1および第2のスイッチが開かれているときに前記差動増幅器の前記第1および第2の入力にバイアスを与える手段を備える。これにより、第1および第2のスイッチを開いたときの第1および第2のキャパシタの電圧変動を抑えることができる。
【0011】
本発明の第4の増幅回路は、第3の増幅回路において、前記第1および第2のスイッチは、PNPトランジスタから構成されてなり、バイアスを与える前記手段が抵抗であって、該抵抗は前記第1および第2のスイッチと同じタイプで、常時閉じられたPNPトランジスタによるスイッチを介して基準電圧に接続されている。これにより、第1および第2のスイッチを開いたときの第1および第2のキャパシタの電圧変動をより一層抑えることができる。
【0013】
本発明の第の増幅回路は、第の増幅回路において、前記スイッチとして、分離されたN型エピタキシャル層をベースとし、その上に一方が他方を取り囲むように2つのP拡散層を形成したラテラル構造のPNPトランジスタを使用し、且つ、前記2つのP拡散層のうち内側のP拡散層をコレクタ、外側のP拡散層をエミッタとして使用することにより、フィードスルーの影響をより軽減する。
【0014】
他方、本発明の光電スイッチ装置は、検知領域の一方の側に複数の発光部を配置し、前記検知領域の他方の側に前記発光部と1対1に対応する複数の受光部を配置し、各受光部の出力を多段構成の増幅器によって増幅した信号を弁別することにより前記検知領域内への物体の侵入の有無を検出する光電スイッチ装置において、前記多段構成の増幅器における少なくとも初段の増幅回路に第の増幅回路を使用することにより、光電スイッチ装置における誤動作をアナログ信号処理にて防止する。
【0015】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【0016】
図1は本発明にかかる光電スイッチ装置の一実施の形態のブロック図である。この例の光電スイッチ装置は、複数の発光部1−1〜1−nと、発光部と1対1に対応する受光部2−1〜2−nと、各受光部毎に設けられたアナログ処理回路3−1〜3−nと、論理回路4と、警報器5と、各部にタイミング信号T1〜Tnを出力するタイミング回路6とを備えている。
【0017】
タイミング回路6は、図2に示すようにそれぞれ異なる期間にハイレベル(H)となるタイミング信号T1〜Tnを常時出力している。ここで出力されたタイミング信号Ti(i=1〜n。以下同じ)は、発光部1−i、アナログ処理回路1−i及び論理回路4に入力される。
【0018】
個々の発光部1−iは、発光ダイオードなどの発光素子、その駆動回路、発光素子から出射した光を外部に放射する光学系を含んで構成されており、検知領域の一方の側に例えば数cm程度の間隔をおいて配設されている。個々の発光部1−iの駆動回路は、タイミング信号Tiがハイレベルの期間において発光素子をパルス駆動する。これによって発光素子で発生したパルス状の出射光は光学系を通じて検知領域に向けて放射される。
【0019】
個々の受光部2−iは、発光部1−iから出射した光を受光する光学系、受光した光の強度に応じた電流を発生するフォトダイオードなどの受光素子を含んで構成されており、検知領域を挟んで発光部1−iと対向する位置に例えば数cmの間隔で配設されている。受光素子で得られた光電電流は、後段のアナログ処理回路3−iに出力される。
【0020】
個々のアナログ処理回路3−iは、受光部2−iから出力された光電電流を電圧に変換するI/V変換回路、このI/V変換回路の出力電圧を増幅する多段構成の増幅器を含んで構成されており、その増幅後の出力は論理回路4に出力されている。この多段構成の増幅器は、タイミング信号Tiがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つ。
【0021】
論理回路4は、複数のアナログ処理回路3−1〜3−nの出力電圧を監視することにより、検知領域内への物体の侵入を検出する部分であり、物体侵入検出時にはブザーやランプ等の警報器5を駆動して警報を発する。論理回路4は、タイミング信号Tiがハイレベルとなる期間毎に、アナログ処理回路3−iの出力電圧をたとえば所定の電圧と比較することにより、発光素子1−iの出射光が遮断されたか否かを検出する。
【0022】
図3はアナログ処理回路3−iの構成例を示すブロック図である。この例のアナログ処理回路3−iは、受光素子2−iの光電電流を電圧に変換するI/V変換回路31と多段構成の増幅器32とで構成され、増幅器32はm段の増幅回路32−1〜32−mで構成されている。ここで、I/V変換回路31と第1段目の増幅回路32−1との間、各増幅回路32−1〜32−m間はキャパシタで結合されている。また、各増幅回路32−1〜32−mのうち少なくとも初段の増幅回路32−1は、タイミング信号Tiがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つ。勿論、初段の増幅回路32−1以外にも、他の1つ、または複数、または全ての増幅回路が、タイミング信号Tiがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つようにしても良い。
【0023】
本実施の形態にかかる光電スイッチ装置によれば、アナログ処理回路3−iの多段構成の増幅器32は、発光素子1−iが発光している期間だけ受光素子2−iの受光信号を実質的に増幅する機能を持つため、発光素子1−i以外の他の発光素子からの信号をクロストークで拾ったとしても、クロストークで検出した信号が増幅されて尾を引くといった現象が解消される。これにより、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止することが可能となる。
【0024】
次に本発明にかかる増幅回路の実施例について詳細に説明する。本実施例の増幅回路は、先の光電スイッチ装置におけるアナログ処理回路3−iの多段構成の増幅器32を構成する増幅回路32−1〜32−mとして利用される。
【0025】
(1)第1の前提
図4(a)は本発明の増幅回路の第1の前提例の回路図である。この例の増幅回路AMP1は、一端が入力端子INに接続された第1のキャパシタC1と、補償回路HCと、一端が補償回路HCに接続され、第1のキャパシタC1と同じ容量を持つ第2のキャパシタC2と、第1の入力が第1のキャパシタC1の他端に接続され且つ第2の入力が第2のキャパシタC2に接続された差動増幅器DAMPと、第1のキャパシタC1および差動増幅器DAMPの第1の入力の接続点aと基準電源DCの基準電圧Vrefとの間に接続された第1のスイッチSW1と、第2のキャパシタC2および差動増幅器DAMPの第2の入力の接続点bと基準電圧Vrefとの間に接続された第2のスイッチSW2とを含んで構成されている。なお、差動増幅器DAMPの第1及び第2の入力と基準電圧Vrefとの間には、必要に応じて入力のバイアスを与えるための抵抗が接続されるが、図4(a)では図示していない。
【0026】
入力端子INには、外部の入力回路INCからの入力信号Siが入力される。入力回路INCは、この増幅回路AMP1を図3の第1段目の増幅回路32−1として使う場合にはI/V変換回路31に相当し、この増幅回路AMP1を図3の第2段目以降の増幅回路32−2〜32−mとして使う場合には、その前段の増幅回路に相当する。
【0027】
補償回路HCは、信号成分を含まない回路か、あるいは入力信号Siと逆相の信号成分を含む回路である。信号成分を含まない補償回路HCは、図4(b)に示すように固定電圧Veを供給する回路として実現される。ここで、固定電圧Veは、基準電圧Vrefと差動増幅器DAMPのタイプに応じて定められ、例えばVrefが5Vで、差動増幅器DAMPがNPNトランジスタで構成される場合、入力範囲は0.8V〜4.8V程度になるので、固定電圧Veは3V程度に設定される。また、入力信号Siと逆相の信号成分を含む補償回路HCは、図4(c)に示すように逆相入力回路GCとして実現される。
【0028】
差動増幅器DAMPは、第1及び第2のキャパシタC1及びC2の他端側の電圧の差を増幅して出力する。差動増幅器DAMPは、図4(a)に実線で示すように1つの出力端子OUTにだけ出力を出す1出力のタイプのものであっても良いし、破線で示すように2つの出力端子OUT1、OUT2に正相、逆相の2つの出力を出す2出力タイプのものであっても良い。例えば、この増幅回路AMP1を図3の最終段の増幅回路32−mとして使う場合は、2入力1出力の差動増幅器DAMPで良く、それ以外の増幅回路32−1〜32−m−1として使う場合には、2入力2出力の差動増幅器DAMPを使用すれば、入力信号Siと逆相の信号成分を含む図4(c)の補償回路HCを使う場合に、前段に使用した増幅回路AMPの2入力2出力タイプの差動増幅器DAMPにおける逆相出力を利用することができる。
【0029】
第1及び第2のスイッチSW1及びSW2は、外部のタイミング回路TMから供給されるタイミング信号Tによって開閉制御される。タイミング回路TMは、この増幅回路AMP1が入力端子INの入力信号Siを増幅すべき期間中は第1及び第2のスイッチSW1及びSW2を開き、それ以外の期間は閉じるようなタイミング信号Tを発生する。このタイミング信号Tは、先の光電スイッチ装置の実施の形態におけるタイミング信号Tiに相当する。
【0030】
図5は図4の増幅回路AMP1の動作タイムチャートである。なお、この動作タイムチャートは、補償回路HCとして図4(b)の信号成分を含まない回路を使用し、また、差動増幅器DAMPは2入力1出力タイプのものを使用した場合のものである。以下、各図を参照して、本前提例の増幅回路AMP1の動作を説明する。
【0031】
まず、基本的な動作を説明する。第1及び第2のスイッチSW1及びSW2が閉じている状態では、入力信号Siのレベルにかかわらず、差動増幅器DAMPの第1及び第2の入力は基準電圧Vrefにほぼ等しいため、出力端子OUTには信号は現れない。第1及び第2のスイッチSW1及びSW2が開くと、第2のキャパシタC2の一端側は固定電圧Veであるのに対し、第1のキャパシタC1の一端側は入力信号Siによって変動するため、差動増幅器DAMPの第1の入力と第2の入力との間に入力信号Siに相当する差が生じ、その差が増幅された信号が出力端子OUTに現れる。これによって、タイミング信号Tによって指定される本来増幅すべき期間に現れる入力信号だけが実質的に増幅されることになる。
【0032】
次に、この前提例において、何故、差動増幅器を使用し、且つキャパシタを2つ使用しているかについて説明する。この増幅回路AMP1が入力信号Siを増幅すべき期間以外に第1のスイッチSW1を閉じておくことで、誤動作の元となる信号の入力とその増幅自体は防止できる。しかし、一般にスイッチには、そのスイッチングをさせるための電圧がスイッチ素子の寄生キャパシタを介して流れるというフィードスルーという問題がある。このため、スイッチSW1を閉じると、このフィードスルー現象により、第1のキャパシタC1のa点側の電位が図5の動作タイムチャートに示すようにΔVだけ変動し、これが誤動作の原因となる。そこで、増幅器として差動増幅器DAMPを使用し、第1のキャパシタC1が接続される第1の入力と反対の極性を持つ第2の入力に第1のキャパシタC1と同じ容量の第2のキャパシタC2を接続し、b点と基準電圧Vrefとの間に第2のスイッチSW2を設けて、この第2のスイッチSW2を第1のスイッチSW1と同時に開閉することで、図5の動作タイムチャートに示すように、第2のキャパシタC2にも第1のキャパシタC1と同じ値のフィードスルー現象による電圧変動を生じせしめ、差動増幅器DAMPによってその電圧を相殺しているわけである。
【0033】
(2)第2の前提
この前提例は、図4(a)に示した第1の前提例の増幅回路AMP1における補償回路HCとして、図4(d)に示す補償回路HC1を使用する。補償回路HC1における固定電圧Veは、図4(b)における固定電圧Veと同じである。インピーダンスZは、第2のキャパシタC2から固定電圧Ve側をみたときのインピーダンスが、第1のキャパシタC1から入力端子IN側をみたときのインピーダンスと等価になるように、固定電圧Veと第2のキャパシタC2との間に挿入されたインピーダンス素子である。
【0034】
図4(a)の第1の前提例で補償回路HCとして図4(b)の回路を使用した場合、第1のキャパシタC1は入力回路INCに接続されているのに対し、第2のキャパシタC2は固定電圧Veに接続されており、第1のキャパシタC1から入力端子IN側をみたときのインピーダンスと、第2のキャパシタC2から固定電圧Ve側をみたときのインピーダンスとは必ずしも一致しない。このため、第1及び第2のスイッチSW1及びSW2を開いたとき、インピーダンスの相違により、第1及び第2のキャパシタC1及びC2の電圧変動量に差が生じ、フィードスルーによる電圧変動を正確には相殺することができない。これに対して、本前提例では、インピーダンスZにより、第2のキャパシタC2から固定電圧Ve側をみたときのインピーダンスと、第1のキャパシタC1から入力端子IN側をみたときのインピーダンスとが等価になっているため、第1及び第2のスイッチSW1及びSW2のスイッチング時における第1及び第2のキャパシタC1及びC2の電圧変動量が等しくなり、差動増幅器DAMPによりフィードスルーによる電圧変動を正確に相殺することが可能となる。
【0035】
インピーダンスZとしては、入力回路INと同じ構成を持ち入力信号が与えられていない回路が理想的であるが、回路が複雑になるので、その入力回路INが持っているインピーダンスをシミュレーションなどで求めて、抵抗器とキャパシタの組み合わせなどで実現するのが好ましい。
【0036】
(3)第3の前提
図6は本発明にかかる増幅回路の第3の前提例の回路図であり、図4(a)と同一符号は同一部分を示し、R1及びR2は、差動増幅器DAMPの第1及び第2の入力にバイアスを与えるための抵抗である。本前提例の増幅回路AMP2は、第1及び第2のスイッチSW1及びSW2に並列にバイアス用の抵抗R1及びR2を接続し、第1及び第2のスイッチSW1及びSW2が閉じた時点からは、抵抗R1及びR2を介して、差動増幅器DAMPの第1の入力及び第2の入力にバイアスを供給するようにした点で、第1の前提例の増幅回路AMP1と相違する。また、MOSタイプのトランジスタで構成された差動増幅器は1/fノイズが大きく、微小電圧の増幅には不向きな場合もあるので、本前提例では、差動増幅器DAMPとして、バイポーラトランジスタで構成された差動増幅器を使用する。バイポーラトランジスタで構成された差動増幅器の例を図7に示す。図7において、Q1、Q2はNPNトランジスタ、Rは抵抗、Iは定電流源である。
【0037】
図8に本前提例の増幅回路AMP2の動作タイムチャートを示す。第1及び第2のスイッチSW1及びSW2が閉じている状態では、差動増幅器DAMPの第1及び第2の入力には基準電圧Vrefから第1及び第2のスイッチSW1及びSW2を通じてバイアスが供給される。また、第1及び第2のスイッチSW1及びSW2が開いたときは、バイアス用の抵抗R1及びR2が接続されていないと、トランジスタQ1、Q2のベースに第1及び第2のキャパシタC1及びC2から電流が流れ込むことにより、a点及びb点の電位は、図8の破線で示すように大きく低下していき、動作電圧範囲を外れたり、流れる電流の相違によって第1及び第2のキャパシタC1及びC2の後端側の電極の電圧に差がついたりして、誤動作の原因となる。
【0038】
これに対して、本前提例では、第1及び第2のスイッチSW1及びSW2に並列に同じ値の抵抗R1及びR2が接続されているため、第1及び第2のスイッチSW1及びSW2が開かれると、バイアス電流が抵抗R1及びR2を通じて流れ、差動増幅器DAMPの第1及び第2の入力の電圧は、図8の実線で示すように、電流が抵抗R1及びR2に流れることによるドロップ電圧で決まる値にまで、第1及び第2のキャパシタC1及びC2と抵抗R1及びR2で決まる時定数で緩やかに変化していく。従って、差動増幅器DAMPの第1及び第2の入力の電圧が動作電圧範囲を外れたり、第1及び第2のキャパシタC1及びC2の後端側の電極の電圧に差がつくことを防止でき、誤動作の原因を取り除くことができる。なお、前記時定数を次の段のカットオフ周波数に比べて十分に大きく設定しておくことで、電圧の前記変動が出力に影響を与えることはない。
【0039】
(4)第4の前提
図9は本発明にかかる増幅回路の第4の前提例の回路図であり、図6と同一符号は同一部分を示し、SW3、SW4はスイッチである。本前提例の増幅回路AMP3は、第1のスイッチSW1と並列に抵抗R1及びスイッチSW3の直列回路を接続し、第2のスイッチSW2と並列に抵抗R2及びスイッチSW4の直列回路を接続した点で、第3の前提例の増幅回路AMP2と相違する。ここで、抵抗R1、抵抗R2は第3の前提例における抵抗R1、R2と同じくバイアス用の抵抗であり、スイッチSW3及びSW4は常時閉じているスイッチである。また、スイッチSW1〜SW4は全て同じタイプのものが使用される。本前提例では、フィードスルーを小さくすることを目的にPNPトランジスタでスイッチSW1〜SW4を構成する。
【0040】
PNPトランジスタを使用したスイッチは、閉じている状態においてコレクタ電流が流れていない場合でも電圧を生じる。このため、スイッチSW1及びSW2が閉じているときのa点及びb点の電圧は、実際には基準電圧VrefにスイッチSW1及びSW2における電圧差分を加算したものとなる。従って、スイッチSW3及びSW4がない図6の前提例では、スイッチSW1及びSW2を開いたときのa点及びb点の電圧変動量は、バイアス電流が抵抗R1及びR2を流れることで発生する電圧だけでなく、スイッチSW1及びSW2の前記電圧差分が加算されたものとなる。この変動量が大きいと、次の段以降の正常な動作に影響を与える恐れがある。
【0041】
これに対して、本前提例では、スイッチSW1及びSW2と同様なスイッチSW3及びSW4を抵抗R1及びR2に直列に接続してあるため、スイッチSW1及びSW2が閉じている状態における抵抗R1及びR2の端の電圧をa点及びb点の電圧と予め同じに設定しておくことができる。従って、スイッチSW1及びSW2が開かれたときのa点及びb点の電圧変動量は、第3の前提例に比べて、スイッチSW1及びSW2の電圧差分だけ少なくすることができ、その分、次段への影響が小さくなる。
【0042】
(5)本発明の実施例
図10は本発明にかかる増幅回路の実施例の回路図であり、図4と同一符号は同一部分を示し、SW5、SW6はスイッチ、R3、R4は抵抗である。本実施例の増幅回路AMP4は、第1のキャパシタC1及びC2と差動増幅器DAMPの第1及び第2の入力との間に抵抗R3及びR4を挿入し、抵抗R3と差動増幅器DAMPの第1の入力との接続点c及び基準電圧Vref間にスイッチSW5を接続すると共に、抵抗R4と差動増幅器DAMPの第2の入力との接続点d及び基準電圧Vref間にスイッチSW6を接続した点で、第1の前提例の増幅回路AMP1と相違する。
【0043】
一般にスイッチ素子のオン抵抗と寄生容量には相反する関係がある。すなわち、オン抵抗を小さくするためにはサイズを大きくする必要があり、そうすると寄生容量が大きくなる。図4(a)の第1の前提例では、不要な信号をスイッチSW1およびSW2で阻止しているが、スイッチSW1およびSW2のオン抵抗値が大きいときには信号の入力を完全には阻止できない。そのためにスイッチ素子を大きくしてオン抵抗値を小さくすると寄生容量が大きくなり、フィードスルーが大きくなってしまう。差動増幅器DAMPの両入力においてフィードスルーが同一であれば相殺されるが、実際には2つのスイッチSW1およびSW2のばらつきによりそうはならないので、完全には除去できない。
【0044】
これに対し、本実施例では、キャパシタC1およびC2と次の入力の間に抵抗R3およびR4を挿入し、この抵抗R3およびR4の後端側のc点およびd点と基準電圧Vrefとの間に、第1および第2のスイッチSW1およびSW2と同時に開閉されるスイッチSW5およびSW6を設けてあるため、各スイッチのオン抵抗値が或る程度大きくても、図11の動作タイムチャートに示すように、最初のスイッチSW1およびSW2をスイッチオン時に通過する信号は一度小さくなった後、更に後段の抵抗R3およびR4とスイッチSW5およびSW6により小さくなる。この結果、各スイッチのサイズを非常に大きくしてオン抵抗を下げなくても、充分な信号抑制効果が得られる。
【0045】
の実施例は第1の前提例を前提としたが、第2乃至第4の前提例を前提とすることもできる。例えば、図6の第3の前提例に適用する場合、図10の破線で示すようにスイッチSW5およびSW6に並列にバイアス用の抵抗R1およぼR2が接続される。
【0046】
次に、上記各前提例および実施例の増幅回路で使うスイッチSW1からSW6に好適なスイッチ素子の実施例について説明する。
【0047】
スイッチ素子を半導体装置で実現する際、できるだけリークも小さく、フィードスルーを避ける意味からは寄生容量の小さいものが望ましい。そこで、本実施例では、図12(a)の平面図および同図のX−X線に沿う断面を示す図12(b)に示すように、アイソレーション拡散によって分離されたN型エピタキシャル層の島をベースとし、その上に一方が他方を取り囲むように2つのP拡散層を形成したラテラル構造のPNPトランジスタをスイッチ素子として使い、且つ、通常は2つのP拡散層のうち内側をエミッタ、外側をコレクタとするが、本実施例では通常とは逆、すなわち、内側のP拡散層をコレクタ、外側のP拡散層をエミッタとして使用する。これにより、ベースとコレクタの間の容量が低減し、フィードスルーの影響が小さいスイッチ素子が得られる。
【0048】
図13に本実施例のスイッチ素子をスイッチSW1に適用した場合の回路図を示す。この場合、スイッチング信号がローレベルLでオン、ハイレベルHでオフする。スイッチング信号としてはタイミング信号Tiが使用される。他のスイッチSW2〜SW6も同様にして実現できる。
【0049】
以上の増幅回路の実施例では、光電スイッチ装置における増幅回路への適用を例にしたが、本発明の増幅回路は光電スイッチ装置以外の各種の装置への適用が可能である。
【0050】
【発明の効果】
以上説明したように本発明によれば、レベルの小さな信号を多段に増幅する際にも、信号が振動的に尾を引く現象が発生しないように増幅することのできる増幅回路が得られる。また、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止することが可能となる。
【図面の簡単な説明】
【図1】本発明にかかる光電スイッチ装置の一実施の形態のブロック図である。
【図2】 本発明にかかる光電スイッチ装置のタイミング回路から出力されるタイミング信号を示す図である。
【図3】 アナログ処理回路3−iの構成例を示すブロック図である。
【図4】 本発明の増幅回路の第1および第2の前提例の回路図である。
【図5】 本発明の第1の前提例にかかる増幅回路の動作タイムチャートである。
【図6】 本発明の第3の前提例にかかる増幅回路の回路図である。
【図7】 バイポーラトランジスタで構成された差動増幅器の例を示す回路図である。
【図8】 本発明の第3の前提例にかかる増幅回路の動作タイムチャートを示す図である。
【図9】 本発明の第4の前提例にかかる増幅回路の回路図である。
【図10】 本発明の実施例にかかる増幅回路の回路図である。
【図11】 本発明の実施例にかかる増幅回路の動作タイムチャートを示す図である。
【図12】 本発明の増幅回路で使用するスイッチ素子の構造を示す図である。
【図13】 図12のスイッチ素子をスイッチSW1に適用した場合の回路図である。
【符号の説明】
1−1〜1−n…発光部
2−1〜2−n…受光部
T1〜Tn…タイミング信号
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit suitable for application to a photoelectric switch device or the like.
[0002]
[Prior art]
Photoelectric switch devices are used for the purpose of preventing accidents caused by inadvertent entry of humans into dangerous places in factories, etc., and for detecting the Service-to-Self who entered for crime prevention. . In a photoelectric switch device, a light-emitting element such as a light-emitting diode and a light-receiving element such as a photodiode are arranged opposite to each other with a detection region interposed therebetween. If no object is present in the detection region, light emitted from the light-emitting element is received by the light-receiving element. If any object is present in the detection area, the light beam is blocked and the light from the light emitting element does not enter the light receiving element. For this reason, by monitoring the level of the photoelectric conversion current of the light receiving element, it is possible to detect the intrusion of an object into the detection region, and to issue an alarm or the like.
[0003]
Here, since light existing in the environment, that is, ambient light is sufficiently larger than the light emission level of the light emitting element, the light emitting element is generally driven by a pulse, and the original signal that appears superimposed on the ambient light signal on the output of the light receiving element is a high pass. Extraction is performed with a filter or the like. Further, since the level of the original signal is very small, a configuration is adopted in which a signal obtained by converting the photoelectric conversion current of the light receiving element into a voltage is amplified by a multistage amplifier circuit. In this case, each stage is coupled by a capacitor.
[0004]
In addition, since the detection region is one-dimensional only with a pair of light-emitting elements and light-receiving elements, when two-dimensional detection areas are required, for example, a plurality of pairs of light-emitting elements and light-receiving elements are arranged every several cm. If even one pair of rays is blocked, it is possible to detect that an object has entered. In this case, there is no problem as long as each pair does not interfere optically, but it is expensive to realize light input / output only between the paired light emitting element and light receiving element in the optical system in a practical apparatus. Difficult from the aspect. For this reason, a plurality of light emitting elements are caused to emit light sequentially at different timings, and this is dealt with by using a logic circuit that ignores even if a signal is detected by a light receiving element other than the light receiving element paired with the light emitting element.
[0005]
[Problems to be solved by the invention]
When a signal obtained by converting the photoelectric conversion current of the light receiving element into a voltage is amplified by a multistage amplifier circuit, a phenomenon occurs in which the signal oscillates in a tail. This phenomenon does not affect the detection accuracy when only one pair of light emitting element and light receiving element is used. However, as described above, a photoelectric switch in which a plurality of light emitting element and light receiving element pairs are arranged adjacent to each other. In the device, it causes malfunction. The reason is that even in a case where a pair of incoming / outgoing light beams are blocked and it is necessary to detect this blockage, by picking up signals from the other light emitting elements by crosstalk, the other light emitting elements can be detected. Even if the light emission timing can be suppressed by a logic circuit, the signal of the multistage amplifier is tailed. As a result, the signal of the pair of light emitting elements is cut off even at the timing of detecting its own signal. This is because the signal detected by the crosstalk has a tail in vibration, and thus the voltage due to the vibration of the tail is mistaken as an original signal. In order to increase detection accuracy, such malfunctions shorten the distance between the adjacent light emitting elements and the time from when the adjacent light emitting elements stop emitting light until the next light emitting element starts to emit light. It is more likely to occur.
[0006]
An object of the present invention is to provide an amplifying circuit capable of amplifying a signal having a low level even when it is amplified in multiple stages so that a phenomenon in which the signal oscillates is not generated.
[0007]
Another object of the present invention is to make it possible to prevent malfunction in a photoelectric switch device in which a plurality of pairs of light emitting elements and light receiving elements are arranged by analog signal processing.
[0008]
[Means for Solving the Problems]
  A first amplifier circuit according to the present invention includes a first capacitor having one end connected to an input terminal to which an input signal from an input circuit is applied, and a signal component that does not include a signal component or has a phase opposite to that of the input signal. A second capacitor having one end connected to a compensation circuit including: a first input connected to the other end of the first capacitor and a second input connected to the other end of the second capacitor A connection point between the second amplifier and the second input; a dynamic amplifier; a first switch provided between a connection point between the first capacitor and the first input; and a reference voltage. And a second switch provided between the reference voltage and the reference voltage. According to the first amplifier circuit, the first and second switches are controlled to be closed except during a period in which the input signal is to be amplified. As a result, unnecessary signals are not amplified during the period when the first and second switches are closed, and the influence of the feedthrough of the switch can be reduced.Furthermore, the first amplifier circuit of the present invention includes a first resistor inserted between the first capacitor and the first input, and between the second capacitor and the second input. A second switch connected; a third switch connected between a connection point of the first resistor and the first input; and a reference voltage; the second resistor; and the second resistor A fourth switch connected between a connection point with the input and a reference voltage, and the third and fourth switches are controlled to open and close in synchronization with the first and second switches. As a result, the operation of amplifying other unnecessary signals during the period when the first to fourth switches are closed is further suppressed.
[0009]
According to a second amplifier circuit of the present invention, in the first amplifier circuit, the compensation circuit applies a fixed voltage having an impedance equivalent to an impedance when the input circuit side is viewed from the input terminal to the second capacitor. Configured to apply. Thereby, the voltage fluctuation amounts of the first and second capacitors when the first and second switches are opened can be made equal, and the influence of the switch feedthrough can be further reduced.
[0010]
The third amplifier circuit according to the present invention provides means for biasing the first and second inputs of the differential amplifier when the first and second switches are open in the first amplifier circuit. Is provided. Thereby, voltage fluctuations of the first and second capacitors when the first and second switches are opened can be suppressed.
[0011]
  According to a fourth amplifier circuit of the present invention, in the third amplifier circuit,The first and second switches are composed of PNP transistors,The means for providing a bias is a resistor, the resistor being connected to the first and second switches;With the same type, always closed PNP transistorIt is connected to a reference voltage via a switch. Thereby, voltage fluctuations of the first and second capacitors when the first and second switches are opened can be further suppressed.
[0013]
  First of the present invention5The amplifier circuit1In this amplifier circuit, a lateral PNP transistor in which two P diffusion layers are formed so that one of the switches surrounds the other is used as the switch. By using the inner P diffusion layer as the collector and the outer P diffusion layer as the emitter of the two P diffusion layers, the influence of feedthrough is further reduced.
[0014]
  On the other hand, in the photoelectric switch device of the present invention, a plurality of light emitting units are arranged on one side of the detection region, and a plurality of light receiving units corresponding to the light emitting units are arranged on the other side of the detection region. In the photoelectric switch device for detecting the presence or absence of an object entering the detection region by discriminating a signal obtained by amplifying the output of each light receiving unit by a multi-stage amplifier, at least the first-stage amplifier circuit in the multi-stage amplifier Second1By using this amplifier circuit, malfunction in the photoelectric switch device is prevented by analog signal processing.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0016]
FIG. 1 is a block diagram of an embodiment of a photoelectric switch device according to the present invention. The photoelectric switch device of this example includes a plurality of light emitting units 1-1 to 1-n, light receiving units 2-1 to 2-n corresponding to the light emitting units on a one-to-one basis, and analog provided for each light receiving unit. A processing circuit 3-1 to 3 -n, a logic circuit 4, an alarm device 5, and a timing circuit 6 that outputs timing signals T 1 to Tn to each unit are provided.
[0017]
As shown in FIG. 2, the timing circuit 6 constantly outputs timing signals T1 to Tn that are at a high level (H) in different periods. The timing signal Ti (i = 1 to n, hereinafter the same) output here is input to the light emitting unit 1-i, the analog processing circuit 1-i, and the logic circuit 4.
[0018]
Each light emitting unit 1-i includes a light emitting element such as a light emitting diode, a driving circuit for the light emitting element, and an optical system that emits light emitted from the light emitting element to the outside. They are arranged at intervals of about cm. The drive circuit of each light emitting unit 1-i drives the light emitting element in a pulsed manner during a period when the timing signal Ti is at a high level. As a result, pulsed emitted light generated by the light emitting element is radiated toward the detection region through the optical system.
[0019]
Each light receiving unit 2-i includes an optical system that receives light emitted from the light emitting unit 1-i, and a light receiving element such as a photodiode that generates a current corresponding to the intensity of the received light. For example, it is disposed at a distance of several centimeters at a position facing the light emitting unit 1-i across the detection region. The photoelectric current obtained by the light receiving element is output to the subsequent analog processing circuit 3-i.
[0020]
Each analog processing circuit 3-i includes an I / V conversion circuit that converts the photoelectric current output from the light receiving unit 2-i into a voltage, and a multistage amplifier that amplifies the output voltage of the I / V conversion circuit. The amplified output is output to the logic circuit 4. This multi-stage amplifier has a function of substantially amplifying only an input signal that appears during a period when the timing signal Ti is at a high level.
[0021]
The logic circuit 4 is a part that detects the intrusion of an object into the detection area by monitoring the output voltages of the plurality of analog processing circuits 3-1 to 3 -n. The alarm device 5 is driven to issue an alarm. The logic circuit 4 compares the output voltage of the analog processing circuit 3-i with, for example, a predetermined voltage every period when the timing signal Ti is at a high level, thereby determining whether or not the light emitted from the light emitting element 1-i is blocked. To detect.
[0022]
FIG. 3 is a block diagram showing a configuration example of the analog processing circuit 3-i. The analog processing circuit 3-i in this example includes an I / V conversion circuit 31 that converts the photoelectric current of the light receiving element 2-i into a voltage and a multistage amplifier 32. The amplifier 32 is an m-stage amplifier circuit 32. -1 to 32-m. Here, a capacitor is coupled between the I / V conversion circuit 31 and the first-stage amplifier circuit 32-1, and between the amplifier circuits 32-1 to 32-m. In addition, at least the first-stage amplifier circuit 32-1 among the amplifier circuits 32-1 to 32-m has a function of substantially amplifying only an input signal that appears during a period in which the timing signal Ti is at a high level. Of course, in addition to the first stage amplifier circuit 32-1, the other one, a plurality, or all of the amplifier circuits have a function of substantially amplifying only the input signal appearing in the period in which the timing signal Ti is at the high level. You may have it.
[0023]
According to the photoelectric switch device according to the present embodiment, the multistage amplifier 32 of the analog processing circuit 3-i substantially receives the light reception signal of the light receiving element 2-i only during the period during which the light emitting element 1-i emits light. Therefore, even if a signal from a light emitting element other than the light emitting element 1-i is picked up by crosstalk, the phenomenon that the signal detected by crosstalk is amplified and has a tail is eliminated. . This makes it possible to prevent malfunction in the photoelectric switch device in which a plurality of pairs of light emitting elements and light receiving elements are arranged by analog signal processing.
[0024]
Next, embodiments of the amplifier circuit according to the present invention will be described in detail. The amplifier circuit of this embodiment is used as the amplifier circuits 32-1 to 32-m that constitute the multistage amplifier 32 of the analog processing circuit 3-i in the above photoelectric switch device.
[0025]
(1) FirstPremiseExample
  FIG. 4A shows a first example of the amplifier circuit of the present invention.PremiseIt is a circuit diagram of an example. The amplifier circuit AMP1 in this example has a first capacitor C1 having one end connected to the input terminal IN, a compensation circuit HC, and a second capacitor having one end connected to the compensation circuit HC and having the same capacity as the first capacitor C1. Capacitor C2, a differential amplifier DAMP having a first input connected to the other end of the first capacitor C1 and a second input connected to the second capacitor C2, and the first capacitor C1 and the differential Connection of the first switch SW1 connected between the connection point a of the first input of the amplifier DAMP and the reference voltage Vref of the reference power source DC, and connection of the second capacitor C2 and the second input of the differential amplifier DAMP. A second switch SW2 connected between the point b and the reference voltage Vref is included. A resistor for applying an input bias is connected between the first and second inputs of the differential amplifier DAMP and the reference voltage Vref as necessary. Not.
[0026]
An input signal Si from an external input circuit INC is input to the input terminal IN. The input circuit INC corresponds to the I / V conversion circuit 31 when the amplifier circuit AMP1 is used as the first stage amplifier circuit 32-1 of FIG. 3, and the amplifier circuit AMP1 is the second stage of FIG. When used as the subsequent amplifier circuits 32-2 to 32-m, it corresponds to the preceding amplifier circuit.
[0027]
The compensation circuit HC is a circuit that does not include a signal component or a circuit that includes a signal component having a phase opposite to that of the input signal Si. The compensation circuit HC including no signal component is realized as a circuit that supplies a fixed voltage Ve as shown in FIG. Here, the fixed voltage Ve is determined according to the reference voltage Vref and the type of the differential amplifier DAMP. For example, when the Vref is 5 V and the differential amplifier DAMP is composed of NPN transistors, the input range is 0.8 V to Since it is about 4.8V, the fixed voltage Ve is set to about 3V. Further, the compensation circuit HC including a signal component having a phase opposite to that of the input signal Si is realized as a negative phase input circuit GC as shown in FIG.
[0028]
The differential amplifier DAMP amplifies and outputs the voltage difference between the other ends of the first and second capacitors C1 and C2. The differential amplifier DAMP may be a one-output type that outputs only to one output terminal OUT as shown by a solid line in FIG. 4A, or two output terminals OUT1 as shown by a broken line. , OUT2 may be a two-output type that outputs two outputs of normal phase and reverse phase. For example, when this amplifier circuit AMP1 is used as the final stage amplifier circuit 32-m of FIG. 3, a two-input one-output differential amplifier DAMP may be used, and the other amplifier circuits 32-1 to 32-m-1 may be used. When using the differential amplifier DAMP having two inputs and two outputs, the amplifier circuit used in the previous stage when using the compensation circuit HC of FIG. 4C including a signal component having a phase opposite to that of the input signal Si. The negative phase output in the differential amplifier DAMP of the AMP 2-input 2-output type can be used.
[0029]
The first and second switches SW1 and SW2 are controlled to be opened and closed by a timing signal T supplied from an external timing circuit TM. The timing circuit TM generates a timing signal T that opens the first and second switches SW1 and SW2 while the amplifier circuit AMP1 should amplify the input signal Si of the input terminal IN, and closes the other periods. To do. This timing signal T corresponds to the timing signal Ti in the previous embodiment of the photoelectric switch device.
[0030]
  FIG. 5 is an operation time chart of the amplifier circuit AMP1 of FIG. In this operation time chart, the circuit that does not include the signal component shown in FIG. 4B is used as the compensation circuit HC, and the differential amplifier DAMP is a 2-input 1-output type. . Hereinafter, with reference to each figure,PremiseThe operation of the example amplifier circuit AMP1 will be described.
[0031]
First, the basic operation will be described. When the first and second switches SW1 and SW2 are closed, the first and second inputs of the differential amplifier DAMP are substantially equal to the reference voltage Vref regardless of the level of the input signal Si. No signal appears in. When the first and second switches SW1 and SW2 are opened, the one end side of the second capacitor C2 is the fixed voltage Ve, whereas the one end side of the first capacitor C1 varies depending on the input signal Si. A difference corresponding to the input signal Si is generated between the first input and the second input of the dynamic amplifier DAMP, and a signal obtained by amplifying the difference appears at the output terminal OUT. As a result, only the input signal that appears in the period to be originally amplified designated by the timing signal T is substantially amplified.
[0032]
  Then thisPremiseThe example explains why a differential amplifier is used and two capacitors are used. By closing the first switch SW1 outside the period during which the amplifier circuit AMP1 amplifies the input signal Si, it is possible to prevent the input of the signal that causes the malfunction and the amplification itself. However, in general, a switch has a problem of feed-through in which a voltage for switching the switch flows through a parasitic capacitor of the switch element. For this reason, when the switch SW1 is closed, due to this feedthrough phenomenon, the potential at the point a of the first capacitor C1 fluctuates by ΔV as shown in the operation time chart of FIG. 5, which causes malfunction. Therefore, a differential amplifier DAMP is used as an amplifier, and a second capacitor C2 having the same capacity as the first capacitor C1 is connected to a second input having a polarity opposite to that of the first input to which the first capacitor C1 is connected. , And a second switch SW2 is provided between the point b and the reference voltage Vref, and the second switch SW2 is opened and closed simultaneously with the first switch SW1, and the operation time chart of FIG. As described above, the second capacitor C2 also causes a voltage fluctuation due to a feedthrough phenomenon having the same value as that of the first capacitor C1, and the voltage is canceled by the differential amplifier DAMP.
[0033]
(2) SecondPremiseExample
  thisPremiseAn example is the first shown in FIG.PremiseA compensation circuit HC1 shown in FIG. 4D is used as the compensation circuit HC in the example amplifier circuit AMP1. The fixed voltage Ve in the compensation circuit HC1 is the same as the fixed voltage Ve in FIG. The impedance Z is equal to the fixed voltage Ve and the second voltage so that the impedance when the fixed voltage Ve side is viewed from the second capacitor C2 is equivalent to the impedance when the input terminal IN side is viewed from the first capacitor C1. It is an impedance element inserted between the capacitor C2.
[0034]
  The first of FIG.PremiseIn the example, when the circuit of FIG. 4B is used as the compensation circuit HC, the first capacitor C1 is connected to the input circuit INC, while the second capacitor C2 is connected to the fixed voltage Ve. The impedance when the input terminal IN side is viewed from the first capacitor C1 does not necessarily match the impedance when the fixed voltage Ve side is viewed from the second capacitor C2. For this reason, when the first and second switches SW1 and SW2 are opened, a difference occurs in the voltage fluctuation amount of the first and second capacitors C1 and C2 due to the difference in impedance. Cannot be offset. In contrast, the bookPremiseIn the example, the impedance Z is equivalent to the impedance when the fixed voltage Ve side is viewed from the second capacitor C2 and the impedance when the input terminal IN side is viewed from the first capacitor C1. In addition, the voltage fluctuation amounts of the first and second capacitors C1 and C2 when the second switches SW1 and SW2 are switched become equal, and the voltage fluctuation due to feedthrough can be accurately canceled by the differential amplifier DAMP. .
[0035]
As the impedance Z, a circuit having the same configuration as the input circuit IN and not supplied with an input signal is ideal. However, since the circuit is complicated, the impedance of the input circuit IN is obtained by simulation or the like. It is preferably realized by a combination of a resistor and a capacitor.
[0036]
(3) ThirdPremiseExample
  FIG. 6 shows a third example of the amplifier circuit according to the present invention.PremiseFIG. 4 is a circuit diagram of an example, where the same reference numerals as those in FIG. 4A denote the same parts, and R1 and R2 are resistors for applying a bias to the first and second inputs of the differential amplifier DAMP. BookPremiseIn the example amplifier circuit AMP2, bias resistors R1 and R2 are connected in parallel to the first and second switches SW1 and SW2, and the resistor R1 starts when the first and second switches SW1 and SW2 are closed. And R2 to supply a bias to the first input and the second input of the differential amplifier DAMP.PremiseThis is different from the example amplifier circuit AMP1. Also, a differential amplifier composed of MOS type transistors has a large 1 / f noise and may not be suitable for amplification of minute voltages.PremiseIn the example, a differential amplifier composed of bipolar transistors is used as the differential amplifier DAMP. An example of a differential amplifier composed of bipolar transistors is shown in FIG. In FIG. 7, Q1 and Q2 are NPN transistors, R is a resistor, and I is a constant current source.
[0037]
  Figure 8PremiseAn operation time chart of the example amplifier circuit AMP2 is shown. When the first and second switches SW1 and SW2 are closed, a bias is supplied to the first and second inputs of the differential amplifier DAMP from the reference voltage Vref through the first and second switches SW1 and SW2. The When the first and second switches SW1 and SW2 are opened, if the bias resistors R1 and R2 are not connected, the first and second capacitors C1 and C2 are connected to the bases of the transistors Q1 and Q2. As the current flows, the potentials at the points a and b greatly decrease as shown by the broken lines in FIG. 8, and the first and second capacitors C1 and C1 are deviated from the operating voltage range or due to the difference in the flowing current. A difference in the voltage of the electrode on the rear end side of C2 may cause a malfunction.
[0038]
  In contrast, the bookPremiseIn the example, the resistors R1 and R2 having the same value are connected in parallel to the first and second switches SW1 and SW2, so that when the first and second switches SW1 and SW2 are opened, the bias current is changed to the resistor R1. And the voltage at the first and second inputs of the differential amplifier DAMP is the first to a value determined by the drop voltage due to the current flowing through the resistors R1 and R2, as shown by the solid line in FIG. And, it gradually changes with a time constant determined by the second capacitors C1 and C2 and the resistors R1 and R2. Accordingly, it is possible to prevent the voltage at the first and second inputs of the differential amplifier DAMP from deviating from the operating voltage range or to make a difference between the voltages at the rear end electrodes of the first and second capacitors C1 and C2. The cause of malfunction can be removed. Note that, by setting the time constant to be sufficiently larger than the cutoff frequency of the next stage, the fluctuation of the voltage does not affect the output.
[0039]
(4) FourthPremiseExample
  FIG. 9 shows a fourth example of the amplifier circuit according to the present invention.PremiseIt is a circuit diagram of an example, and the same numerals as FIG. BookPremiseThe amplifier circuit AMP3 in the example is connected in series with a resistor R1 and a switch SW3 in parallel with the first switch SW1, and connected in series with a resistor R2 and a switch SW4 in parallel with the second switch SW2. ThreePremiseThis is different from the example amplifier circuit AMP2. Here, the resistance R1 and the resistance R2 are the thirdPremiseThe resistors R1 and R2 in the example are bias resistors, and the switches SW3 and SW4 are normally closed switches. The switches SW1 to SW4 are all of the same type. BookPremiseIn the example, the switches SW1 to SW4 are configured by PNP transistors for the purpose of reducing the feedthrough.
[0040]
  A switch using a PNP transistor generates a voltage even when the collector current is not flowing in the closed state. For this reason, the voltages at points a and b when the switches SW1 and SW2 are closed are actually the voltage difference between the switches SW1 and SW2 added to the reference voltage Vref. Therefore, there are no switches SW3 and SW4 in FIG.PremiseIn the example, the voltage fluctuation amount at the points a and b when the switches SW1 and SW2 are opened is not only the voltage generated when the bias current flows through the resistors R1 and R2, but also the voltage difference between the switches SW1 and SW2. It will be added. If this fluctuation amount is large, there is a risk of affecting the normal operation after the next stage.
[0041]
  In contrast, the bookPremiseIn the example, since switches SW3 and SW4 similar to the switches SW1 and SW2 are connected in series to the resistors R1 and R2, the voltages at the ends of the resistors R1 and R2 in the state where the switches SW1 and SW2 are closed are expressed as point a and It can be set in advance to be the same as the voltage at point b. Therefore, the voltage fluctuation amount at the points a and b when the switches SW1 and SW2 are opened is the third value.PremiseCompared to the example, the voltage difference between the switches SW1 and SW2 can be reduced, and the influence on the next stage is reduced accordingly.
[0042]
(5)Of the present inventionExample
  FIG. 10 shows an amplifier circuit according to the present invention.oneFIG. 4 is a circuit diagram of the embodiment, where the same reference numerals as those in FIG. 4 denote the same parts, SW5 and SW6 are switches, and R3 and R4 are resistors. In the amplifier circuit AMP4 of this embodiment, resistors R3 and R4 are inserted between the first capacitors C1 and C2 and the first and second inputs of the differential amplifier DAMP, and the resistors R3 and the differential amplifier DAMP are connected. The switch SW5 is connected between the connection point c with the input 1 and the reference voltage Vref, and the switch SW6 is connected between the connection point d between the resistor R4 and the second input of the differential amplifier DAMP and the reference voltage Vref. And the firstPremiseThis is different from the example amplifier circuit AMP1.
[0043]
  Generally, there is a contradictory relationship between the on-resistance of the switch element and the parasitic capacitance. That is, in order to reduce the on-resistance, it is necessary to increase the size, which increases the parasitic capacitance. The first of FIG.PremiseIn the example, unnecessary signals are blocked by the switches SW1 and SW2, but when the on-resistance values of the switches SW1 and SW2 are large, signal input cannot be completely blocked. For this reason, if the switch element is enlarged and the on-resistance value is reduced, the parasitic capacitance is increased and the feedthrough is increased. If the feedthrough is the same at both inputs of the differential amplifier DAMP, it is canceled out. However, since this is not actually caused by variations in the two switches SW1 and SW2, it cannot be completely removed.
[0044]
In contrast, in this embodiment, resistors R3 and R4 are inserted between the capacitors C1 and C2 and the next input, and between the points c and d on the rear end side of the resistors R3 and R4 and the reference voltage Vref. Furthermore, since the switches SW5 and SW6 that are opened and closed simultaneously with the first and second switches SW1 and SW2 are provided, even if the on-resistance value of each switch is somewhat large, as shown in the operation time chart of FIG. In addition, the signal passing through the first switches SW1 and SW2 when the switch is turned on is once reduced and then further reduced by the resistors R3 and R4 and the switches SW5 and SW6 in the subsequent stage. As a result, a sufficient signal suppression effect can be obtained without enlarging the size of each switch and reducing the on-resistance.
[0045]
  ThisThe fruitThe example is the firstPremiseAs an example, the second through fourthPremiseAn example can also be assumed. For example, the third of FIG.PremiseWhen applied to the example, bias resistors R1 and R2 are connected in parallel to the switches SW5 and SW6 as shown by the broken lines in FIG.
[0046]
  Next, each of the aboveAssumptions andAn embodiment of a switch element suitable for the switches SW1 to SW6 used in the amplifier circuit of the embodiment will be described.
[0047]
When realizing the switch element in a semiconductor device, it is desirable that the parasitic capacitance is as small as possible and the parasitic capacitance is small in order to avoid feedthrough. Therefore, in this embodiment, as shown in the plan view of FIG. 12A and FIG. 12B showing the cross section along the line XX of FIG. 12, the N-type epitaxial layer separated by isolation diffusion is used. A PNP transistor having a lateral structure in which two P diffusion layers are formed so that one side surrounds the other is used as a switching element. Usually, the inside of the two P diffusion layers is an emitter and an outer side. Is the collector, but in this embodiment, the inner P diffusion layer is used as the collector and the outer P diffusion layer is used as the emitter. Thereby, the capacitance between the base and the collector is reduced, and a switching element with a small influence of feedthrough is obtained.
[0048]
FIG. 13 shows a circuit diagram when the switch element of this embodiment is applied to the switch SW1. In this case, the switching signal is turned on at a low level L and turned off at a high level H. A timing signal Ti is used as the switching signal. The other switches SW2 to SW6 can be similarly realized.
[0049]
In the above embodiments of the amplifier circuit, the application to the amplifier circuit in the photoelectric switch device is taken as an example, but the amplifier circuit of the present invention can be applied to various devices other than the photoelectric switch device.
[0050]
【The invention's effect】
As described above, according to the present invention, even when a low level signal is amplified in multiple stages, an amplifier circuit capable of amplifying the signal so as not to cause a vibrational tailing phenomenon can be obtained. In addition, malfunction in the photoelectric switch device in which a plurality of pairs of light emitting elements and light receiving elements are arranged can be prevented by analog signal processing.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of a photoelectric switch device according to the present invention.
FIG. 2 is a diagram illustrating a timing signal output from a timing circuit of the photoelectric switch device according to the present invention.
FIG. 3 is a block diagram illustrating a configuration example of an analog processing circuit 3-i.
FIG. 4 shows first and second amplifier circuits of the present invention.PremiseIt is a circuit diagram of an example.
FIG. 5 shows the first of the present inventionPremiseIt is an operation | movement time chart of the amplifier circuit concerning an example.
FIG. 6 shows a third embodiment of the present invention.PremiseIt is a circuit diagram of the amplifier circuit concerning an example.
FIG. 7 is a circuit diagram showing an example of a differential amplifier composed of bipolar transistors.
FIG. 8 shows the third of the present inventionPremiseIt is a figure which shows the operation | movement time chart of the amplifier circuit concerning an example.
FIG. 9 shows the fourth aspect of the present invention.PremiseIt is a circuit diagram of the amplifier circuit concerning an example.
FIG. 10 shows the present invention.oneIt is a circuit diagram of the amplifier circuit concerning an Example.
FIG. 11 shows the present invention.oneIt is a figure which shows the operation | movement time chart of the amplifier circuit concerning an Example.
FIG. 12 is a diagram showing a structure of a switch element used in the amplifier circuit of the present invention.
13 is a circuit diagram when the switch element of FIG. 12 is applied to a switch SW1.
[Explanation of symbols]
1-1 to 1-n: Light emitting part
2-1 to 2-n: light receiving part
T1 to Tn: Timing signal

Claims (6)

入力回路からの入力信号が印加される入力端子に一端が接続された第1のキャパシタと、信号成分を含まないか或いは前記入力信号と逆相の信号成分を含む補償回路に一端が接続された第2のキャパシタと、第1の入力が前記第1のキャパシタの他端に接続され第2の入力が前記第2のキャパシタの他端に接続された差動増幅器と、前記第1のキャパシタと前記第1の入力との接続点と基準電圧との間に設けられた第1のスイッチと、前記第2のキャパシタと前記第2の入力との接続点と基準電圧との間に設けられた第2のスイッチと、前記第1のキャパシタと前記第1の入力との間に挿入された第1の抵抗と、前記第2のキャパシタと前記第2の入力との間に接続された第2の抵抗と、前記第1の抵抗と前記第1の入力との接続点と基準電圧との間に接続された第3のスイッチと、前記第2の抵抗と前記第2の入力との接続点と基準電圧との間に接続された第4のスイッチとを備え、前記第1および第2のスイッチは入力信号を増幅すべき期間以外は閉じるように制御され、且つ、前記第3および第4のスイッチは前記第1および第2のスイッチと同期して開閉制御される増幅回路。A first capacitor having one end connected to an input terminal to which an input signal from the input circuit is applied, and one end connected to a compensation circuit that does not include a signal component or includes a signal component that is opposite in phase to the input signal. A second capacitor; a differential amplifier having a first input connected to the other end of the first capacitor and a second input connected to the other end of the second capacitor; and the first capacitor; A first switch provided between a connection point of the first input and a reference voltage; and provided between a connection point of the second capacitor and the second input and a reference voltage. A second switch; a first resistor inserted between the first capacitor and the first input; and a second resistor connected between the second capacitor and the second input. Resistance, a connection point between the first resistance and the first input, and a reference voltage Third and switch, and a fourth switch connected between the connection point and the reference voltage and the second input and the second resistor, the first and which is connected between the An amplifier circuit in which the second switch is controlled to be closed except during a period in which the input signal is to be amplified, and the third and fourth switches are controlled to open and close in synchronization with the first and second switches . 前記補償回路は、前記入力端子から前記入力回路側をみたときのインピーダンスと等価なインピーダンスを有する固定電圧を前記第2のキャパシタに印加するものである請求項1記載の増幅回路。  2. The amplifier circuit according to claim 1, wherein the compensation circuit applies a fixed voltage having an impedance equivalent to an impedance when the input circuit is viewed from the input terminal to the second capacitor. 前記第1および第2のスイッチが開かれているときに前記差動増幅器の前記第1および第2の入力にバイアスを与える手段を備える請求項1記載の増幅回路。  2. The amplifier circuit of claim 1, further comprising means for biasing the first and second inputs of the differential amplifier when the first and second switches are open. 前記第1および第2のスイッチは、PNPトランジスタから構成されてなり、バイアスを与える前記手段が抵抗であって、該抵抗は前記第1および第2のスイッチと同じタイプで、常時閉じられたPNPトランジスタによるスイッチを介して基準電圧に接続されている請求項3記載の増幅回路。 The first and second switches are composed of PNP transistors, and the means for biasing is a resistor, the resistor being the same type as the first and second switches, and a normally closed PNP. 4. The amplifier circuit according to claim 3, wherein the amplifier circuit is connected to a reference voltage via a switch by a transistor . 前記スイッチとして、分離されたN型エピタキシャル層をベースとし、その上に一方が他方を取り囲むように2つのP拡散層を形成したラテラル構造のPNPトランジスタを使用し、且つ、前記2つのP拡散層のうち内側のP拡散層をコレクタ、外側のP拡散層をエミッタとして使用する請求項記載の増幅回路。As the switch, a PNP transistor having a lateral structure in which two P diffusion layers are formed on the basis of the separated N-type epitaxial layer and one of which surrounds the other is used, and the two P diffusion layers are used. amplifier circuit of claim 1, wherein the use collector, the outer P diffusion layer as the emitter inside the P diffusion layer of the. 検知領域の一方の側に複数の発光部を配置し、前記検知領域の他方の側に前記発光部と1対1に対応する複数の受光部を配置し、各受光部の出力を多段構成の増幅器によって増幅した信号を弁別することにより前記検知領域内への物体の侵入の有無を検出する光電スイッチ装置において、前記多段構成の増幅器における少なくとも初段の増幅回路に請求項に記載した増幅回路を使用したことを特徴とする光電スイッチ装置。A plurality of light emitting units are arranged on one side of the detection region, a plurality of light receiving units corresponding to the light emitting units on the other side of the detection region are arranged, and outputs of the respective light receiving units are configured in a multistage configuration. In the photoelectric switch device that detects whether or not an object has entered the detection region by discriminating a signal amplified by the amplifier, the amplification circuit according to claim 1 is provided in at least a first-stage amplification circuit in the multistage amplifier. A photoelectric switch device characterized by being used.
JP2001354229A 2001-11-20 2001-11-20 Amplifier circuit and photoelectric switch device Expired - Fee Related JP3910832B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001354229A JP3910832B2 (en) 2001-11-20 2001-11-20 Amplifier circuit and photoelectric switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001354229A JP3910832B2 (en) 2001-11-20 2001-11-20 Amplifier circuit and photoelectric switch device

Publications (2)

Publication Number Publication Date
JP2003158433A JP2003158433A (en) 2003-05-30
JP3910832B2 true JP3910832B2 (en) 2007-04-25

Family

ID=19166117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001354229A Expired - Fee Related JP3910832B2 (en) 2001-11-20 2001-11-20 Amplifier circuit and photoelectric switch device

Country Status (1)

Country Link
JP (1) JP3910832B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137272A (en) * 2013-01-16 2014-07-28 Denso Corp Voltage monitoring device
JP2015089047A (en) * 2013-10-31 2015-05-07 富士通オプティカルコンポーネンツ株式会社 Optical reception device and transmission apparatus
CN105160814A (en) * 2015-07-31 2015-12-16 苏州玄禾物联网科技有限公司 Car accident automatic positioning detection system based on amplification circuit

Also Published As

Publication number Publication date
JP2003158433A (en) 2003-05-30

Similar Documents

Publication Publication Date Title
US10187026B2 (en) Transmipedance amplifier circuit, related integrated circuit, receiver circuit and method of operating a transimpedance amplifier circuit
CA2502467A1 (en) Read-out circuit for infrared detectors
JPH06310937A (en) Automatic offset control circuit for digital receiver
JPH1090058A (en) Photosensor circuit
JPH01123511A (en) Amplifier
US8440956B2 (en) Light receiving detection circuit having a high-pass filter and an amplifying circuit
JP3910832B2 (en) Amplifier circuit and photoelectric switch device
US6696887B2 (en) Transistor-based interface circuitry
US3989959A (en) Low current drain amplifier incorporating feedback means for establishing sensitivity
WO1996023352A1 (en) Amplifier
JP2807323B2 (en) Optical coupling detector
WO2002052720A3 (en) Circuit for low noise, fully differential amplification
JP2007159020A (en) Current/voltage-converting circuit
US7405623B2 (en) Sensing circuit
US3989958A (en) Low current drain amplifier with sensitivity adjustment means
US4213099A (en) Hydrophone preamplifier and calibration circuit
JP3844544B2 (en) Optical receiver circuit
US6563379B1 (en) High voltage operational amplifier
EP2008360A2 (en) Elimination of dummy detector on optical detectors using input common mode feedback
JP3168148B2 (en) Photoelectric smoke detector
JP4060597B2 (en) Pulse width detection circuit and reception circuit
JP4567177B2 (en) Wideband preamplifier
JPH0685556A (en) Amplifier
KR20180058886A (en) Amplifier With Output Range Control Function, and Multi-Stage Amplifier Using That
JPH03147412A (en) Light receiving amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees