JP3906680B2 - Noise reduction device and power conversion device - Google Patents
Noise reduction device and power conversion device Download PDFInfo
- Publication number
- JP3906680B2 JP3906680B2 JP2001372585A JP2001372585A JP3906680B2 JP 3906680 B2 JP3906680 B2 JP 3906680B2 JP 2001372585 A JP2001372585 A JP 2001372585A JP 2001372585 A JP2001372585 A JP 2001372585A JP 3906680 B2 JP3906680 B2 JP 3906680B2
- Authority
- JP
- Japan
- Prior art keywords
- leakage current
- transistor
- base
- power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ノイズ低減装置及び電力変換装置に関する。
【0002】
【従来の技術】
モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【0003】
かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、回路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム(筐体)の電圧レベルが変動する。
【0004】
特に、前述のインバータを介して電力容量の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【0005】
このようなノイズを低減するため、漏れ電流を相殺する方向に接地ラインに補償電流を供給し、ノイズを低減する電力変換装置のノイズ低減装置がある。(特開平9−266677号公報等参照)。
【0006】
かかる従来の電力変換装置の構成を図17に示す。
従来の電力変換装置は、ノイズフィルタ部51と、整流平滑回路部52と、電力変換回路部53と、漏れ電流検出器54と、増幅回路55と、を備えて構成されている。
【0007】
ノイズフィルタ部51は、電力変換回路部53に備えられているスイッチング素子のスイッチングにより発生するスイッチングノイズが交流電源56側へ流出するのを防止するために接続されたものであり、コンデンサC61、62,63と、チョークコイルL61と、を備えている。
【0008】
コンデンサC61は、一対の交流電源ラインにおいて、それぞれのライン間に伝播するノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、コンデンサC62,C63は、前記交流電源ラインと接地ラインとの間に伝播するコモンモードノイズを低減させるためのコンデンサである。
チョークコイルL61は、コモンモードノイズを減衰させるコモンモードチョークコイルである。
【0009】
整流平滑回路部52は、4つのダイオードD61〜D64からなるブリッジ整流回路と、コンデンサC64と、からなる。
電力変換回路部53は、インバータ、スイッチングレギュレータ等を備えて構成され、直流電力を所定の直流電力に変換し、直流電圧をモータ等の負荷R60に供給するものである。
【0010】
漏れ電流検出器54は、零相変流器によって構成され、電源線に流れる漏れ電流を電流の差として検出する。
増幅回路55は、NPNトランジスタQ61と、PNPトランジスタQ62と、ダイオードD65,D66と、からなり、漏れ電流検出器54が検出した電流の差を増幅する。
【0011】
かかる電力変換装置において、モータ等の負荷R60は静電容量を有し、負荷R60から漏れた漏れ電流は、負荷R60の静電容量を介して接地ラインへと流れる。この漏れ電流は、交流電源56、ノイズフィルタ部51、漏れ電流検出器54、電力変換回路部53を経由して負荷R60に戻る。
【0012】
漏れ電流検出器54は、この漏れ電流を電源線に流れる電流の差として検出し、増幅回路55は、この電流の差を増幅し、この漏れ電流を相殺するための補償電流を、コンデンサC65を介して接地ラインに供給する。これにより、ノイズが低減される。
【0013】
【発明が解決しようとする課題】
しかし、かかる電力変換装置においては、交流電源56を経由した漏れ電流を直接検出し、漏れ電流を相殺している。この場合、コンデンサC65を介して接地ラインには、コモンモードノイズによる大きな漏れ電流が流れているため、電源線に流れる電流の差を高い増幅率で増幅しなければならない。特に、負荷R60の静電容量が大きければ大きいほど、コンデンサC65を介して接地ラインに流れる漏れ電流は大きくなる。
【0014】
しかし、増幅回路55の増幅率を高くすると、位相補償を正確に行わなければ、発振し易くなり、動作が不安定になるといった不都合が生ずる。
【0015】
本発明は、このような従来の問題点に鑑みてなされたもので、ノイズ低減を安定して行うことが可能なノイズ低減装置及び電力変換装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
この目的を達成するため、本発明の第1の観点に係るノイズ低減装置は、
交流電源と前記交流電源から供給された交流電力を所定の交流電力又は直流電力に変換して負荷に供給する電力変換装置との間に設けられ、前記電力変換装置及び前記負荷から接地線に漏れる漏れ電流を相殺する方向に電流を前記接地線に供給し、前記電力変換装置におけるノイズを低減するノイズ低減装置であって、
前記漏れ電流に対応する電流を検出するために、前記交流電源から供給された交流電力を前記電力変換装置に供給する一対の電源線に挿入され、前記一対の電源線の零相電流を検出比1で検出する漏れ電流検出手段と、
前記漏れ電流検出手段よりも前記交流電源側で交流電源電圧を入力し、整流平滑して所定の直流電圧を出力する電力供給手段と、
前記電力供給手段から供給された直流電圧を電源にして、前記漏れ電流検出手段が検出した漏れ電流に対応する電流を、増幅度1で増幅して、前記接地線に前記漏れ電流を相殺する方向に供給する増幅手段と、を備えたものである。
【0022】
前記増幅手段は、
NPNトランジスタと、PNPトランジスタと、コンデンサと、
を備え、
前記NPNトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記PNPトランジスタのエミッタは、前記NPNトランジスタのエミッタに接続され、前記PNPトランジスタのコレクタは前記電力供給手段の負極側に接続され、前記漏れ電流検出手段の一方の出力端が前記NPNトランジスタのベース及び前記PNPトランジスタのベースに接続され、前記漏れ電流検出手段のもう一方の出力端が前記NPNトランジスタのエミッタ及び前記PNPトランジスタのエミッタに接続され、
前記コンデンサは、前記接地線と、前記NPNトランジスタのベース及び前記PNPトランジスタのベースと、の間に接続されて構成されたものでもよい。
【0023】
前記漏れ電流検出手段は、2つの出力巻線を有し、
前記増幅手段は、
2つのNPNトランジスタと、コンデンサと、
を備え、
前記一方のNPNトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記一方のNPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記もう一方のNPNトランジスタのコレクタは、前記一方のNPNトランジスタのベースに接続され、前記もう一方のNPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、前記もう一方のNPNトランジスタのベースは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記一方のNPNトランジスタのベースとの間に接続されて構成されたものでもよい。
【0024】
前記漏れ電流検出手段は、2つの出力巻線を有し、
前記増幅手段は、
PNPトランジスタと、NPNトランジスタと、コンデンサと、
を備え、
前記PNPトランジスタのベースは、前記電力供給手段の正極側に接続され、前記NPNトランジスタのコレクタは、前記PNPトランジスタのコレクタに接続され、前記PNPトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記NPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、前記NPNトランジスタのベースは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記NPNトランジスタのコレクタとの間に接続されて構成されたものでもよい。
【0025】
前記漏れ電流検出手段は、2つの出力巻線を有し、
前記増幅手段は、
2つのPNPトランジスタと、コンデンサと、
を備え、
前記一方のPNPトランジスタのベースは、前記電力供給手段の正極側に接続され、当該ベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記もう一方のPNPトランジスタのベースは、前記一方のPNPトランジスタのコレクタに接続され、当該ベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、当該コレクタは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記もう一方のPNPトランジスタのベースとの間に接続されて構成されたものでもよい。
【0026】
前記増幅手段において、前記NPNトランジスタをN形電界効果トランジスタに置き換え、前記PNPトランジスタをP形電界効果トランジスタに置き換えたものであってもよい。
【0030】
本発明の第2の観点に係る電力変換装置は、
交流電源から供給された交流電力を所定の交流電力又は直流電力に変換して負荷に供給する電力変換装置において、請求項1に記載のノイズ低減装置を入力側に設けたものである。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
本実施の形態に係る電力変換装置の構成を図1に示す。
電力変換装置は、ノイズフィルタ部1と、整流平滑回路部2と、電力変換回路部3と、ノイズ低減回路部4と、からなる。
【0032】
ノイズフィルタ部1は、コンデンサC1,C2,C7と、チョークコイルL1と、を備えている。
コンデンサC1,C2は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源5の一対の電源線であるラインE1とE2との間に接続されている。
コンデンサC7は、コモンモードノイズを低減させるためのコンデンサであり、ラインE2と接地ラインとの間に接続されている。
【0033】
チョークコイルL1は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源5のラインE1,E2に直列に接続されている。
【0034】
整流平滑回路部2は、整流回路11と、コンデンサC3と、からなる。
整流回路11は、交流電源5から供給された交流電圧を整流するものであり、ラインE1とラインE2とに接続されている。この整流回路11は、例えば、4つのダイオードからなるブリッジ整流回路によって構成されている。
【0035】
コンデンサC3は、整流回路11から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路11の出力端に接続されている。
【0036】
電力変換回路部3は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷R0に供給するものであり、トランスTと、スイッチング素子Q1と、ダイオードD1,D2と、チョークコイルL2と、コンデンサC4と、を備え、フォワードコンバータを構成している。
【0037】
トランスTは、1次側の電力を2次側へ伝達するためのものであり、1次巻線n1と2次巻線n2とを備えている。1次巻線n1は、スイッチング電流によって電圧を発生させ、トランスTに励磁エネルギを生成するための巻線であり、2次巻線n2は、1次巻線n1で生成された励磁エネルギで電圧を発生させるための巻線である。1次巻線n1の一端Pt11は、コンデンサC3の正極(+)の端子に接続されている。
【0038】
スイッチング素子Q1は、信号S1が供給されて、トランスTの1次巻線n1に流れる電流をスイッチングしてトランスTの1次巻線n1に電圧を誘起させるための素子であり、トランスTの1次巻線n1の他端Pt12とコンデンサC3の負極(−)側の端子との間に接続されている。図示しない制御部は、このスイッチング素子Q1にパルス状の信号S1を供給し、固定発振に基づいてPWM制御を行うことにより、出力電圧を安定化させる。
【0039】
ダイオードD1は、スイッチング素子Q1のオン期間で2次巻線n2に発生した電圧から電流を整流するためのダイオードであり、そのアノードは、2次巻線n2の一端Pt21に接続されている。
【0040】
ダイオードD2は、スイッチング素子Q1のオン期間にチョークコイルL2に蓄積された励磁エネルギに従って流れる電流をオフ期間にコンデンサC4の正極(+)側に環流するためのダイオードであり、そのアノードは2次巻線n2の他端Pt22に接続され、そのカソードは、ダイオードD1のカソードに接続されている。
【0041】
チョークコイルL2は、コンデンサC4へと流れる電流を平滑化するためのものであり、ダイオードD1,D2のカソードとコンデンサC4の正極(+)側の端子との間に接続されている。
【0042】
コンデンサC4は、チョークコイルL2を通過した電流を平滑化して直流電圧を生成するためのものであり、チョークコイルL2を介してダイオードD2と並列に接続されている。このチョークコイルL2とコンデンサC4とで低周波LCフィルタを構成している。電力変換回路部3は、生成した直流電圧を負荷R0に供給する。
尚、容量C5は、直流電圧の負極(−)ラインと接地ラインとの間に存在する浮遊容量を示す。
【0043】
ノイズ低減回路部4は、ノイズを低減するための回路部であり、零相変流器21と、増幅回路22と、定電圧回路23と、を備えて構成されている。
【0044】
零相変流器21は、漏れ電流を検出する漏れ電流検出手段に相当し、その等価回路は図2(a)に示すようになる。図2(a)に示す1次巻線n11は、一対の電源線、すなわち、ラインE1とE2との巻線を表したものである。尚、本実施の形態では、1次巻線n11と2次巻線n12との巻数比は1に設定される。
【0045】
零相変流器21の2次巻線の端子P3,P4は、それぞれ、トランジスタQ11,Q12のベース、エミッタに接続される。
【0046】
漏れ電流がラインE1,E2に流れると、ラインE1,E2間に電流の差が生じる。零相変流器21は、この電流の差を検出することにより漏れ電流を検出する。
【0047】
漏れ電流によってラインE1,E2間で電流差が生ずる理由は、以下の通りである。もし、ノイズの発生がなく、浮遊容量も存在しなければ、ラインE1、ラインE2には、それぞれ、電流値が等しく向きが逆向きの電流が流れる。ノイズが発生すると、このノイズは、ノイズの発生源に接続されたラインに重畳し、各ラインに伝播する。また、浮遊容量があると、この浮遊容量も、位置によってばらつきがある。このノイズの伝播と浮遊容量のばらつきにより、各ライン間で電流の不平衡が生ずる。また、コンデンサC2,C7があると、コンデンサC2,C7を介して接地ラインに漏れ電流が流れ、各ライン間での電流の不平衡は、ラインE1,E2に流れる電流の差となって現れてくる。
【0048】
零相変流器21は、磁芯21aと2次巻線n12とを備える図2(b)に示す貫通形変流器21bに、図2(c)に示すようにラインE1,E2を磁芯21aに巻き回して構成される。
【0049】
零相変流器21の1次巻線n11には、ラインE1とE2とに流れる電流の差として1次電流I1が流れ、2次巻線n12には、1次電流I1に基づいて電流I2が誘起される。2次巻線n12の巻き方向は、この誘起電流I2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【0050】
増幅回路22は、零相変流器21の2次巻線n12で発生した誘起電流I2を増幅するものであり、トランジスタQ11,Q12と、コンデンサC6と、からなる。尚、本実施の形態では、補償電流の電流値を漏れ電流の電流値と等しくするため、増幅率が1となるようにこの増幅回路22を構成する。その理由については後述する。
【0051】
トランジスタQ11は、NPN形のバイポーラトランジスタであり、そのコレクタは、定電圧回路23の正極に接続されている。
トランジスタQ12は、PNP形のバイポーラトランジスタであり、そのエミッタは、トランジスタQ11のエミッタに接続され、コレクタは定電圧回路23の負極(E2ライン)に接続されている。
コンデンサC6は、補償電流を接地ラインに供給するためのコンデンサである。
【0052】
定電圧回路23は、増幅回路22に定電圧を供給する直流電源回路であり、ダイオードD3と、コンデンサC8,C9と、ツェナーダイオードDzと、抵抗R1,R2と、からなる。
【0053】
ダイオードD3は、交流電源5から供給された交流電圧を整流するためのものであり、そのアノードはラインE1に接続されている。
抵抗R1,R2は、電流制限抵抗であり、ダイオードD3のカソードに、直列に接続されている。
【0054】
コンデンサC8,C9は、平滑コンデンサである。コンデンサC8は、抵抗R1,R2の接続点とラインE2との間に接続されている。コンデンサC9は、抵抗R2とラインE2との間に接続されている。
【0055】
ツェナーダイオードDzは、コンデンサC9で平滑化された電圧をツェナー電圧でクランプすることにより、直流の定電圧を生成するためのダイオードであり、コンデンサC9の両端に接続されている。
【0056】
次に本実施の形態に係る電力変換装置の動作を説明する。
スイッチング素子Q1には、図3(a)に示すような信号S1が供給される。信号S1がハイレベルになると、スイッチング素子Q1はオンし、信号S1がローレベルになると、スイッチング素子Q1はオフする。時刻t0〜t1がスイッチング素子Q1のオン期間であり、時刻t1〜t2がスイッチング素子Q1のオフ期間である。
【0057】
スイッチング素子Q1のオン期間では、図3(b)に示すように、スイッチング素子Q1に印加される電圧Vq1は、ほぼ零となり、スイッチング素子Q1には、図3(c)に示すような電流Iq1が流れる。
【0058】
また、スイッチング素子Q1のオフ期間では、スイッチング素子Q1に印加される電圧Vq1は、図3(b)に示すように、コンデンサC3の充電電圧よりも高くなり、スイッチング素子Q1に流れる電流Iq1は、図3(c)に示すように、ほぼ零となる。
【0059】
スイッチング素子Q1がオン、オフすることにより、トランスTの1次巻線n1に流れる電流がスイッチングされ、トランスTの1次巻線n1に電圧が発生し、この電圧に従って、2次巻線n2に電圧が発生する。
【0060】
ダイオードD1は、スイッチング素子Q1のオン期間で2次巻線n2に発生した電圧に従って流れる電流を整流し、ダイオードD2は、スイッチング素子Q1のオフ期間に、チョークコイルL2に流れる電流をコンデンサC4の正極(+)側へ環流する。ダイオードD1,D2を流れる電流は、チョークコイルL2とコンデンサC4とによって平滑化され、直流電圧が生成され、電力変換回路部3は、生成した直流電圧を負荷R0に供給する。
【0061】
スイッチング素子Q1がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサC7を経由して接地ラインに、図3(d)に示すような漏れ電流Isが流れる。
零相変流器21は、漏れ電流Isを、ラインE1,E2間に生じる電流の差として検出する。ノイズ低減回路部4は、零相変流器21が検出した電流の差を増幅し、図3(e)に示すような補償電流Irを接地ラインに供給する。これにより、漏れ電流Isは、図3(f)に示すように小さくなる。
【0062】
次に、この漏れ電流を相殺する原理を図4に基づいて説明する。
尚、この図4において、コンデンサC51,C52は、それぞれ、負荷R0の静電容量、コモンモードノイズ用のコンデンサC7に相当するものである。また、ダイオードD51、スイッチSWは、それぞれ、図1の整流回路11、スイッチング素子Q1に相当するものである。また、漏れ電流Is1,Is2は、それぞれ、スイッチSWのスイッチングにより交流電源5から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【0063】
この漏れ電流Is1を補償電流Irで相殺する。その方法としては、2つの方法が考えられる。
第1の方法は、図4に示すように、零相変流器21を点a(補償電流Irの注入点bよりも交流電源5側)に配置し、漏れ電流Is1を点aで検出し、その検出電流をアンプAMPで増幅し、この増幅した補償電流Irを、漏れ電流Is1を相殺する方向に、コンデンサC52を介して接地ラインに供給する方法である。
【0064】
第2の方法は、零相変流器21を検出点c(補償電流Irの注入点bよりも電力変換回路部3側)に配置し、漏れ電流Is2を点cで検出し、その検出電流に基づいて補償電流Irを第1の方法と同じように接地ラインに供給する方法である。
【0065】
図17に示す従来の電力変換装置は、第1の方法を用いている。
第1の方法では、次の関係式が成り立つようにする。
A1×(is1−ir)−is1≒0
但し、A1:第1の方法を用いた場合の増幅回路AMPの増幅率
is1:漏れ電流Is1の電流値
ir:補償電流Irの電流値
従って、
ir=(1−1/A1)×is1
【0066】
この式が示すように、漏れ電流Is1を補償電流Irで相殺するためには、増幅回路AMPの増幅率A1を大きくしなければならない。しかし、前述のように、この増幅率A1が大きいと、増幅回路AMPが発振し易くなるといった不都合が生ずる。
【0067】
一方、第2の方法を用いた場合、次の関係式が成り立つようにする。
is1−A2×ir=0
但し、A2:第2の方法を用いた場合の増幅回路AMPの増幅率
従って、
ir=A2×is2
【0068】
この式が示すように、漏れ電流Is1を補償電流Irで相殺するためには、増幅回路AMPの増幅率A2を1にすればよく、従来のような不都合は生じない。本実施の形態では、後者の方法を用いる。そして、これが増幅回路22の増幅率を1とした理由である。
【0069】
但し、後者の方法の場合、増幅率が正確に1になるように増幅回路22を構成する必要がある。
増幅回路22をオペアンプ等を用いて構成すると、増幅回路22の構成が複雑になる。
そこで、本実施の形態では、図1に示すように、簡易な構成で増幅率が1となるように増幅回路22を構成している。
【0070】
この増幅回路22の原理を図5に基づいて説明する。尚、図5(a)は、NPN形バイポーラトランジスタであるトランジスタQ11を使用した場合、図5(b)はトランジスタにFET(電界効果トランジスタ)を使用した場合の原理図であり、原理はいずれも同様である。
【0071】
但し、FETを使用した場合、FETのゲート電流をほぼ0とみなすことができるので、増幅率は正確に1となり、発振等の不安定要素はなく、高域まで効果を期待できる。
【0072】
ここでは、図5(a)に基づいて原理を説明する。
零相変流器21の1次巻線n11に、図5(a)に示すような零相変流器21の1次電流I1が流れると、2次巻線n12にも、その誘起電流I2が流れる。
【0073】
1次電流I1の電流値i1をiとすると、零相変流器21の1次巻線n11と2次巻線n12との巻数比が1であるので、誘起電流I2の電流値i2もiとなる。この誘起電流I2が分流してトランジスタQ11のベースにベース電流I3が流れ、負荷R11に電流I4が流れる。誘起電流I2が流れることによってトランジスタQ11のエミッタの電位は上昇する。またベース電流I3がベースに流れることによってトランジスタQ11のベースの電位も上昇する。トランジスタQ11の増幅率をHfeとすると、電流I3の電流値i3は、i/Hfeとなる。
【0074】
従って、電流I4の電流値i4は、(i-i/Hfe)となる。トランジスタQ11の増幅率Hfeが1よりも充分大きければ、この増幅回路22の増幅率は1となる。
この電流値i4の電流I4を、接地ラインに、漏れ電流Isとは逆向きにして供給すれば、漏れ電流Isは電流I4によって相殺される。
【0075】
この原理をトランジスタQ12の回路と組み合わせることにより、正の半サイクルにおいては、図5(a)に示すトランジスタQ11の回路が動作し、負の半サイクルにおいては、トランジスタQ12の回路が動作し、1組の1次巻線n11、2次巻線n12で両方のトランジスタQ11,Q12を動作させることができる。
【0076】
次に、この動作を図6に基づいて説明する。
零相変流器21の誘起電流I2が、図6(a)に示す方向に流れた場合、図6(b)の破線で示すように、誘起電流I2が分流してトランジスタQ11のベースに流れ、トランジスタQ11がオンする。トランジスタQ11がオンすると、図6(b)の実線で示すように、電流Iq11が、定電圧回路23から、順次、トランジスタQ11、零相変流器21の2次巻線n12、コンデンサC6を通って、出力端子Pout1へ流出し、出力端子Pout2から定電圧回路23に戻る。
【0077】
零相変流器21の誘起電流I2が、図6(a)に示す方向とは逆の方向に流れた場合、図6(c)の破線で示すように、誘起電流I2が分流してトランジスタQ12のベースに流れ、トランジスタQ12がオンする。トランジスタQ12がオンすると、図6(c)の実線で示すように、電流Iq12は、コンデンサC6から順次、零相変流器21の2次巻線n12、トランジスタQ12を通って、出力端子Pout2へ流出し、出力端子Pout1からコンデンサC6に戻る。
【0078】
このタイミングを図7のタイミングチャートに示す。
零相変流器21の1次電流I1が、図7(a)に示すように流れ、その誘起電流I2が図7(b)に示すように流れたとする。尚、電流が出力端子Pout1から流出するように流れる電流を正とする。
【0079】
時刻t11〜t12において、トランジスタQ11がオンし、トランジスタQ12がオフするものとすると、トランジスタQ11には、図7(c)に示すような電流Iq11が流れ、トランジスタQ12の電流Iq12は、図7(d)に示すように0となる。
【0080】
時刻t12〜t13において、トランジスタQ11がオフし、トランジスタQ12がオンするものとすると、トランジスタQ11の電流Iq11は、図7(c)に示すように0となり、トランジスタQ12に、図7(d)に示すような電流Iq12が流れる。
【0081】
この電流Iq11とIq12とを合成した電流が、図7(e)に示すような補償電流Irになる。この補償電流Irを接地ラインに供給すれば、漏れ電流Isは、補償電流Irによって相殺される。
【0082】
以上説明したように、本実施の形態によれば、零相変流器21を補償電流Irの注入点よりも電力変換回路部3側に配置し、電力変換装置内で伝播する漏れ電流を検出し、この漏れ電流に基づいて補償電流を接地ラインに供給するようにした。
【0083】
従って、増幅回路22の利得を小さくすることができ、ノイズ低減を安定して行える。また、利得1とすることにより、高周波特性は向上し、高周波領域までノイズを低減することができる。
【0084】
また、増幅回路22も簡易な回路で構成することができる。また、効率的に漏れ電流を低減することができるので、大きなノイズフィルタ部1を必要とせず、電力変換装置全体を小型化することができる。
【0085】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、零相変流器21の巻数比、増幅回路22の増幅率を、それぞれ1にしなくても、補償電流の電流値が漏れ電流の電流値と等しくなるように、適宜、設定することもできる。
【0086】
また、零相変流器21の代わりに、ホール素子を用いた電流センサとすることもできる。
【0087】
また、零相変流器21、増幅回路22の構成は、上述した構成に限られるものではなく、図8に示すように、増幅回路22に、NPN形のバイポーラトランジスタQ13,Q14を備え、零相変流器21の2次巻線を2つ設けて、それぞれ、トランジスタQ13とQ14とに電流を供給するようにしてもよい。
【0088】
また、図9に示すように、増幅回路22に、PNP形のバイポーラトランジスタQ15と、NPN形のバイポーラトランジスタQ16と、を備え、零相変流器21の2次巻線を2つ設けて、トランジスタQ15とQ16とに電流を供給するようにしてもよい。
【0089】
また、図10に示すように、増幅回路22に、PNP形のバイポーラトランジスタQ17,Q18を備え、零相変流器21の2次巻線を2つ設けて、トランジスタQ17とQ18とに電流を供給するようにしてもよい。
【0090】
また、図11に示すように、増幅回路22に、N形FET11とP形FET12とを備え、零相変流器21の2次巻線を2つ設けて、それぞれ、FET11とFET12とに電流を供給するようにしてもよい。
【0091】
また、図12に示すように、増幅回路22に、2つのN形FET13,14を備え、零相変流器21の2次巻線を2つ設けて、FET13,14に電流を供給するようにしてもよい。
【0092】
また、図13に示すように、増幅回路22に、P形FET15とN形FET16とを備え、零相変流器21の2次巻線を2つ設けて、FET15とFET16とに電流を供給するようにしてもよい。
【0093】
また、図14に示すように、増幅回路22に、P形FET17,18を備え、零相変流器21の2次巻線を2つ設けて、FET17,18に電流を供給するようにしてもよい。
【0094】
また、上記実施の形態では、図15に示すように、交流電源5から交流電流が流れる交流ラインに補償電流を供給するようにしている。しかし、図16に示すように、整流平滑回路部2から出力された直流電流が流れる直流ラインに補償電流を供給することもできる。さらに、ノイズ低減回路部4を出力側に挿入することもできる。
【0095】
【発明の効果】
以上説明したように、本発明によれば、ノイズ低減を安定して行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電力変換装置の構成を示すブロック図である。
【図2】(a)は図1の零相変流器を示す回路図であり、(b)は貫通形変流器の斜視図であり、(c)は零相変流器の斜視図である。
【図3】図1の電力変換装置の動作を示すタイミングチャートである。
【図4】漏れ電流を相殺する原理を示す説明図である。
【図5】図1のノイズ低減回路部の動作を説明するための説明図である。
【図6】図1のノイズ低減回路部の動作を説明するための説明図である。
【図7】図1のノイズ低減回路部の動作を示すタイミングチャートである。
【図8】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図9】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図10】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図11】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図12】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図13】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図14】図1の零相変流器と増幅回路との別の構成を示す回路図である。
【図15】図1の電力変換装置の構成をブロックで表した図である。
【図16】電力変換装置の別の構成を示すブロック図である。
【図17】従来の電力変換装置の構成を示す回路図である。
【符号の説明】
1 ノイズフィルタ部
3 電力変換回路部
4 ノイズ低減回路部
21 零相変流器
22 増幅回路
23 定電圧回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a noise reduction device and a power conversion device.
[0002]
[Prior art]
A power converter such as an inverter that supplies electric power to a motor or a switching regulator that supplies voltage to a computer converts electric power supplied from a predetermined power source into electric power of a predetermined voltage and supplies the electric power to a load.
[0003]
In such a power conversion device, power conversion is performed by turning on and off the switching element, so that switching noise is generated due to switching of the switching element. Since the frequency of this switching noise is very high, a noise filter having a wide band and a large attenuation characteristic is required. Further, in the circuit, there is a capacitance including a stray capacitance between the ground, and noise due to switching of the switching element flows as a high-frequency leakage current to the ground line via this capacitance. When this leakage current flows through the ground line, the voltage level of the frame (housing) of the power converter varies.
[0004]
In particular, when a motor having a large power capacity is connected to the power converter via the inverter, the stray capacity between the ground and the leakage current increases accordingly. When this leakage current is large, the earth leakage breaker is interrupted or the surrounding electronic devices are disturbed.
[0005]
In order to reduce such noise, there is a noise reduction device for a power converter that reduces noise by supplying a compensation current to a ground line in a direction that cancels out leakage current. (Refer to Unexamined-Japanese-Patent No. 9-266677 etc.).
[0006]
The configuration of such a conventional power converter is shown in FIG.
The conventional power conversion device includes a noise filter unit 51, a rectifying /
[0007]
The noise filter unit 51 is connected to prevent switching noise generated by switching of the switching element provided in the power
[0008]
The capacitor C61 is an across-the-line capacitor that attenuates normal mode noise propagating between each pair of AC power supply lines, and the capacitors C62 and C63 propagate between the AC power supply line and the ground line. This is a capacitor for reducing common mode noise.
The choke coil L61 is a common mode choke coil that attenuates common mode noise.
[0009]
The rectifying /
The power
[0010]
The leakage
The
[0011]
In such a power converter, the load R60 such as a motor has a capacitance, and the leakage current leaked from the load R60 flows to the ground line through the capacitance of the load R60. This leakage current returns to the load R60 via the
[0012]
The leakage
[0013]
[Problems to be solved by the invention]
However, in such a power converter, the leakage current via the
[0014]
However, when the amplification factor of the
[0015]
The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a noise reduction device and a power conversion device that can stably perform noise reduction.
[0016]
[Means for Solving the Problems]
In order to achieve this object, a noise reduction device according to the first aspect of the present invention provides:
Provided between an AC power source and a power converter that converts AC power supplied from the AC power source into predetermined AC power or DC power and supplies the load to the load, and leaks from the power converter and the load to the ground line Supply current to the ground line in a direction to cancel the leakage current, in the power converterA noise reduction device for reducing noise,
In order to detect a current corresponding to the leakage current, AC power supplied from the AC power supply is inserted into a pair of power supply lines that supply the power converter, and a zero-phase current of the pair of power supply lines is detected as a detection ratio. 1Leakage current detection means for detecting;
Power supply means for inputting an alternating current power supply voltage on the alternating current power supply side from the leakage current detection means, rectifying and smoothing, and outputting a predetermined direct current voltage;
A direction in which the DC voltage supplied from the power supply means is used as a power source, and the current corresponding to the leakage current detected by the leakage current detection means is amplified with an amplification factor of 1 to cancel the leakage current to the ground line. And amplifying means for supplying toIt is a thing.
[0022]
The amplification means includes
An NPN transistor, a PNP transistor, a capacitor,
With
The collector of the NPN transistor is connected to the positive side of the power supply means, the emitter of the PNP transistor is connected to the emitter of the NPN transistor, and the collector of the PNP transistor is connected to the negative side of the power supply means. The one output terminal of the leakage current detecting means is connected to the base of the NPN transistor and the base of the PNP transistor, and the other output terminal of the leakage current detecting means is the emitter of the NPN transistor and the emitter of the PNP transistor. Connected to
The capacitor may be configured to be connected between the ground line and a base of the NPN transistor and a base of the PNP transistor.
[0023]
The leakage current detection means has two output windings,
The amplification means includes
Two NPN transistors, a capacitor,
With
The collector of the one NPN transistor is connected to the positive side of the power supply means, and the base and emitter of the one NPN transistor are respectively connected to both ends of one output winding of the leakage current detection means. The collector of the other NPN transistor is connected to the base of the one NPN transistor, and the base and emitter of the other NPN transistor are respectively connected to the other output winding of the leakage current detecting means. Connected to both ends, the base of the other NPN transistor is connected to the negative side of the power supply means,
The capacitor may be configured to be connected between the ground line and a base of the one NPN transistor.
[0024]
The leakage current detection means has two output windings,
The amplification means includes
A PNP transistor, an NPN transistor, a capacitor,
With
The base of the PNP transistor is connected to the positive electrode side of the power supply means, the collector of the NPN transistor is connected to the collector of the PNP transistor, and the base and emitter of the PNP transistor are each configured to detect the leakage current. Connected to both ends of one output winding of the means, and the base and emitter of the NPN transistor are respectively connected to both ends of the other output winding of the leakage current detecting means, and the base of the NPN transistor is Connected to the negative electrode side of the power supply means,
The capacitor may be configured to be connected between the ground line and a collector of the NPN transistor.
[0025]
The leakage current detection means has two output windings,
The amplification means includes
Two PNP transistors, a capacitor,
With
The base of the one PNP transistor is connected to the positive side of the power supply means, and the base and the emitter are respectively connected to both ends of one output winding of the leakage current detection means, and the other The base of the PNP transistor is connected to the collector of the one PNP transistor, the base and the emitter are respectively connected to both ends of the other output winding of the leakage current detecting means, and the collector is connected to the power Connected to the negative side of the supply means,
The capacitor may be configured to be connected between the ground line and a base of the other PNP transistor.
[0026]
In the amplification means, the NPN transistor may be replaced with an N-type field effect transistor, and the PNP transistor may be replaced with a P-type field effect transistor.
[0030]
A power conversion device according to a second aspect of the present invention provides:
In the power converter which converts the alternating current power supplied from alternating current power supply into predetermined alternating current power or direct current power, and supplies it to a load, the noise reduction device according to
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a power converter according to an embodiment of the present invention will be described with reference to the drawings.
The configuration of the power conversion apparatus according to this embodiment is shown in FIG.
The power conversion device includes a
[0032]
The
Capacitors C <b> 1 and C <b> 2 are across-the-line capacitors that attenuate normal mode noise, and are connected between a pair of power lines E <b> 1 and E <b> 2 of the
The capacitor C7 is a capacitor for reducing common mode noise, and is connected between the line E2 and the ground line.
[0033]
The choke coil L1 is a common mode choke coil that attenuates common mode noise, and is connected in series to the lines E1 and E2 of the
[0034]
The rectifying /
The
[0035]
The capacitor C <b> 3 is a capacitor for smoothing the pulsating flow of the rectified voltage output from the
[0036]
The power
[0037]
The transformer T is for transmitting primary power to the secondary side, and includes a primary winding n1 and a secondary winding n2. The primary winding n1 is a winding for generating a voltage by a switching current and generating excitation energy in the transformer T. The secondary winding n2 is a voltage with the excitation energy generated by the primary winding n1. It is a winding for generating. One end Pt11 of the primary winding n1 is connected to the positive (+) terminal of the capacitor C3.
[0038]
The switching element Q1 is an element that is supplied with the signal S1, switches the current flowing through the primary winding n1 of the transformer T, and induces a voltage in the primary winding n1 of the transformer T. The other end Pt12 of the next winding n1 is connected between the negative electrode (−) side terminal of the capacitor C3. A control unit (not shown) supplies a pulse signal S1 to the switching element Q1 and performs PWM control based on fixed oscillation to stabilize the output voltage.
[0039]
The diode D1 is a diode for rectifying current from the voltage generated in the secondary winding n2 during the ON period of the switching element Q1, and its anode is connected to one end Pt21 of the secondary winding n2.
[0040]
The diode D2 is a diode for circulating the current flowing according to the excitation energy accumulated in the choke coil L2 during the ON period of the switching element Q1 to the positive (+) side of the capacitor C4 during the OFF period, and its anode is a secondary winding. It is connected to the other end Pt22 of the line n2, and its cathode is connected to the cathode of the diode D1.
[0041]
The choke coil L2 is for smoothing the current flowing to the capacitor C4, and is connected between the cathodes of the diodes D1 and D2 and the positive electrode (+) side terminal of the capacitor C4.
[0042]
The capacitor C4 is for smoothing the current that has passed through the choke coil L2 to generate a DC voltage, and is connected in parallel with the diode D2 via the choke coil L2. The choke coil L2 and the capacitor C4 constitute a low frequency LC filter. The power
The capacitance C5 indicates a stray capacitance that exists between the negative electrode (−) line of the DC voltage and the ground line.
[0043]
The noise
[0044]
The zero-phase
[0045]
The terminals P3 and P4 of the secondary winding of the zero-phase
[0046]
When a leakage current flows through the lines E1 and E2, a difference in current occurs between the lines E1 and E2. The zero-phase
[0047]
The reason why a current difference occurs between the lines E1 and E2 due to the leakage current is as follows. If no noise is generated and there is no stray capacitance, currents having the same current value and opposite directions flow through the lines E1 and E2, respectively. When noise is generated, the noise is superimposed on a line connected to the noise generation source and propagates to each line. Further, if there is a stray capacitance, the stray capacitance also varies depending on the position. Due to this noise propagation and stray capacitance variation, current imbalance occurs between the lines. Also, if there are capacitors C2 and C7, a leakage current flows to the ground line via the capacitors C2 and C7, and current imbalance between the lines appears as a difference in current flowing through the lines E1 and E2. come.
[0048]
The zero-phase
[0049]
The primary winding n11 of the zero-phase
[0050]
The
[0051]
The transistor Q11 is an NPN-type bipolar transistor, and its collector is connected to the positive electrode of the
The transistor Q12 is a PNP-type bipolar transistor, the emitter of which is connected to the emitter of the transistor Q11, and the collector of which is connected to the negative electrode (E2 line) of the
The capacitor C6 is a capacitor for supplying a compensation current to the ground line.
[0052]
The
[0053]
The diode D3 is for rectifying the AC voltage supplied from the
The resistors R1 and R2 are current limiting resistors and are connected in series to the cathode of the diode D3.
[0054]
Capacitors C8 and C9 are smoothing capacitors. The capacitor C8 is connected between the connection point of the resistors R1 and R2 and the line E2. The capacitor C9 is connected between the resistor R2 and the line E2.
[0055]
The Zener diode Dz is a diode for generating a DC constant voltage by clamping the voltage smoothed by the capacitor C9 with the Zener voltage, and is connected to both ends of the capacitor C9.
[0056]
Next, the operation of the power conversion device according to the present embodiment will be described.
A signal S1 as shown in FIG. 3A is supplied to the switching element Q1. When the signal S1 becomes high level, the switching element Q1 is turned on, and when the signal S1 becomes low level, the switching element Q1 is turned off. Time t0 to t1 is an on period of the switching element Q1, and time t1 to t2 is an off period of the switching element Q1.
[0057]
In the ON period of the switching element Q1, as shown in FIG. 3B, the voltage Vq1 applied to the switching element Q1 is substantially zero, and the switching element Q1 has a current Iq1 as shown in FIG. Flows.
[0058]
In addition, during the OFF period of the switching element Q1, the voltage Vq1 applied to the switching element Q1 is higher than the charging voltage of the capacitor C3 as shown in FIG. 3B, and the current Iq1 flowing through the switching element Q1 is As shown in FIG. 3C, it becomes almost zero.
[0059]
When the switching element Q1 is turned on / off, the current flowing in the primary winding n1 of the transformer T is switched, and a voltage is generated in the primary winding n1 of the transformer T. Voltage is generated.
[0060]
The diode D1 rectifies the current flowing in accordance with the voltage generated in the secondary winding n2 during the ON period of the switching element Q1, and the diode D2 converts the current flowing through the choke coil L2 during the OFF period of the switching element Q1 Return to the (+) side. The current flowing through the diodes D1 and D2 is smoothed by the choke coil L2 and the capacitor C4 to generate a DC voltage, and the power
[0061]
When the switching element Q1 is switched, a leakage current Is as shown in FIG. 3D flows to the ground line via the capacitor C7 between the grounds in the circuit of the power conversion device.
The zero-phase
[0062]
Next, the principle of canceling out this leakage current will be described with reference to FIG.
In FIG. 4, capacitors C51 and C52 respectively correspond to the capacitance of the load R0 and the capacitor C7 for common mode noise. Further, the diode D51 and the switch SW correspond to the
[0063]
This leakage current Is1 is canceled by the compensation current Ir. Two methods are conceivable as the method.
In the first method, as shown in FIG. 4, the zero-phase
[0064]
In the second method, the zero-phase
[0065]
The conventional power converter shown in FIG. 17 uses the first method.
In the first method, the following relational expression is established.
A1 × (is1−ir) −
A1: amplification factor of the amplifier circuit AMP when the first method is used
is1: Current value of leakage current Is1
ir: current value of the compensation current Ir
Therefore,
ir = (1-1 / A1) * is1
[0066]
As shown by this equation, in order to cancel the leakage current Is1 with the compensation current Ir, the amplification factor A1 of the amplifier circuit AMP must be increased. However, as described above, when the amplification factor A1 is large, there arises a disadvantage that the amplifier circuit AMP easily oscillates.
[0067]
On the other hand, when the second method is used, the following relational expression is established.
is1-A2 * ir = 0
A2: amplification factor of the amplifier circuit AMP when the second method is used
Therefore,
ir = A2 × is2
[0068]
As shown by this equation, in order to cancel the leakage current Is1 with the compensation current Ir, the amplification factor A2 of the amplifier circuit AMP has only to be set to 1, and the conventional inconvenience does not occur. In the present embodiment, the latter method is used. This is the reason why the amplification factor of the
[0069]
However, in the case of the latter method, it is necessary to configure the
If the
Therefore, in the present embodiment, as shown in FIG. 1, the
[0070]
The principle of the
[0071]
However, when an FET is used, since the gate current of the FET can be regarded as almost 0, the amplification factor is exactly 1, there is no unstable element such as oscillation, and the effect can be expected up to a high frequency range.
[0072]
Here, the principle will be described with reference to FIG.
A primary current I of the zero-phase
[0073]
Primary current I1Current value i1Is i, since the turns ratio of the primary winding n11 and the secondary winding n12 of the zero-phase
[0074]
Therefore, the current IFourCurrent value iFourBecomes (i-i / Hfe). If the amplification factor Hfe of the transistor Q11 is sufficiently larger than 1, the amplification factor of the
This current value iFourCurrent IFourIs supplied to the ground line in a direction opposite to the leakage current Is, the leakage current Is is the current IFourIs offset by
[0075]
By combining this principle with the circuit of the transistor Q12, the circuit of the transistor Q11 shown in FIG. 5A operates in the positive half cycle, and the circuit of the transistor Q12 operates in the negative half cycle. Both transistors Q11 and Q12 can be operated by a pair of primary winding n11 and secondary winding n12.
[0076]
Next, this operation will be described with reference to FIG.
Induced current I of the zero-phase
[0077]
Induced current I of the zero-phase
[0078]
This timing is shown in the timing chart of FIG.
Primary current I of the zero-phase
[0079]
Assuming that the transistor Q11 is turned on and the transistor Q12 is turned off at times t11 to t12, a current Iq11 as shown in FIG. 7C flows through the transistor Q11, and the current Iq12 of the transistor Q12 is as shown in FIG. It becomes 0 as shown in d).
[0080]
Assuming that the transistor Q11 is turned off and the transistor Q12 is turned on at time t12 to t13, the current Iq11 of the transistor Q11 becomes 0 as shown in FIG. 7C, and the transistor Q12 has the current shown in FIG. A current Iq12 as shown flows.
[0081]
A current obtained by combining the currents Iq11 and Iq12 becomes a compensation current Ir as shown in FIG. If this compensation current Ir is supplied to the ground line, the leakage current Is is canceled by the compensation current Ir.
[0082]
As described above, according to the present embodiment, the zero-phase
[0083]
Therefore, the gain of the
[0084]
The
[0085]
In carrying out the present invention, various forms are conceivable and the present invention is not limited to the above embodiment.
For example, even if the turn ratio of the zero-phase
[0086]
Moreover, it can also be set as the current sensor using a Hall element instead of the zero phase
[0087]
The configurations of the zero-phase
[0088]
Further, as shown in FIG. 9, the
[0089]
Further, as shown in FIG. 10, the
[0090]
In addition, as shown in FIG. 11, the
[0091]
As shown in FIG. 12, the
[0092]
As shown in FIG. 13, the
[0093]
As shown in FIG. 14, the
[0094]
In the above embodiment, as shown in FIG. 15, the compensation current is supplied from the
[0095]
【The invention's effect】
As described above, according to the present invention, noise reduction can be performed stably.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a power conversion device according to a first embodiment of the present invention.
2A is a circuit diagram showing the zero-phase current transformer of FIG. 1, FIG. 2B is a perspective view of a through-type current transformer, and FIG. 2C is a perspective view of the zero-phase current transformer. It is.
FIG. 3 is a timing chart showing the operation of the power conversion device of FIG. 1;
FIG. 4 is an explanatory diagram showing the principle of canceling a leakage current.
FIG. 5 is an explanatory diagram for explaining the operation of the noise reduction circuit unit of FIG. 1;
6 is an explanatory diagram for explaining the operation of the noise reduction circuit unit of FIG. 1; FIG.
7 is a timing chart showing an operation of the noise reduction circuit unit of FIG. 1;
FIG. 8 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1;
FIG. 9 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1;
10 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1; FIG.
11 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1; FIG.
12 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1; FIG.
13 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1; FIG.
14 is a circuit diagram showing another configuration of the zero-phase current transformer and the amplifier circuit of FIG. 1; FIG.
FIG. 15 is a block diagram showing the configuration of the power conversion apparatus in FIG. 1;
FIG. 16 is a block diagram showing another configuration of the power conversion device.
FIG. 17 is a circuit diagram showing a configuration of a conventional power converter.
[Explanation of symbols]
1 Noise filter section
3 Power conversion circuit
4 Noise reduction circuit
21 Zero-phase current transformer
22 Amplifier circuit
23 Constant voltage circuit
Claims (7)
前記漏れ電流に対応する電流を検出するために、前記交流電源から供給された交流電力を前記電力変換装置に供給する一対の電源線に挿入され、前記一対の電源線の零相電流を検出比1で検出する漏れ電流検出手段と、
前記漏れ電流検出手段よりも前記交流電源側で交流電源電圧を入力し、整流平滑して所定の直流電圧を出力する電力供給手段と、
前記電力供給手段から供給された直流電圧を電源にして、前記漏れ電流検出手段が検出した漏れ電流に対応する電流を、増幅度1で増幅して、前記接地線に前記漏れ電流を相殺する方向に供給する増幅手段と、
を備えたことを特徴とするノイズ低減装置。 Provided between an AC power source and a power converter that converts AC power supplied from the AC power source into predetermined AC power or DC power and supplies the load to the load, and leaks from the power converter and the load to the ground line A noise reduction device that supplies current to the ground line in a direction that cancels leakage current, and reduces noise in the power conversion device ,
In order to detect a current corresponding to the leakage current, AC power supplied from the AC power supply is inserted into a pair of power supply lines that supply the power converter, and a zero-phase current of the pair of power supply lines is detected as a detection ratio. A leakage current detecting means for detecting in 1 ;
Power supply means for inputting an alternating current power supply voltage on the alternating current power supply side from the leakage current detection means, rectifying and smoothing, and outputting a predetermined direct current voltage;
A direction in which the DC voltage supplied from the power supply means is used as a power source, and the current corresponding to the leakage current detected by the leakage current detection means is amplified with an amplification factor of 1 to cancel the leakage current to the ground line. Amplifying means for supplying to
Noise reduction apparatus comprising the.
NPNトランジスタと、PNPトランジスタと、コンデンサと、
を備え、
前記NPNトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記PNPトランジスタのエミッタは、前記NPNトランジスタのエミッタに接続され、前記PNPトランジスタのコレクタは前記電力供給手段の負極側に接続され、前記漏れ電流検出手段の一方の出力端が前記NPNトランジスタのベース及び前記PNPトランジスタのベースに接続され、前記漏れ電流検出手段のもう一方の出力端が前記NPNトランジスタのエミッタ及び前記PNPトランジスタのエミッタに接続され、
前記コンデンサは、前記接地線と、前記NPNトランジスタのベース及び前記PNPトランジスタのベースと、の間に接続されて構成された、
ことを特徴とする請求項1に記載のノイズ低減装置。The amplification means includes
An NPN transistor, a PNP transistor, a capacitor,
With
The collector of the NPN transistor is connected to the positive side of the power supply means, the emitter of the PNP transistor is connected to the emitter of the NPN transistor, and the collector of the PNP transistor is connected to the negative side of the power supply means. The one output terminal of the leakage current detecting means is connected to the base of the NPN transistor and the base of the PNP transistor, and the other output terminal of the leakage current detecting means is the emitter of the NPN transistor and the emitter of the PNP transistor. Connected to
The capacitor is configured to be connected between the ground line and a base of the NPN transistor and a base of the PNP transistor.
The noise reduction device according to claim 1 .
前記増幅手段は、
2つのNPNトランジスタと、コンデンサと、
を備え、
前記一方のNPNトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記一方のNPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記もう一方のNPNトランジスタのコレクタは、前記一方のNPNトランジスタのベースに接続され、前記もう一方のNPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、前記もう一方のNPNトランジスタのベースは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記一方のNPNトランジスタのベースとの間に接続されて構成された、
ことを特徴とする請求項1に記載のノイズ低減装置。The leakage current detection means has two output windings,
The amplification means includes
Two NPN transistors, a capacitor,
With
The collector of the one NPN transistor is connected to the positive side of the power supply means, and the base and emitter of the one NPN transistor are respectively connected to both ends of one output winding of the leakage current detection means. The collector of the other NPN transistor is connected to the base of the one NPN transistor, and the base and emitter of the other NPN transistor are respectively connected to the other output winding of the leakage current detecting means. Connected to both ends, the base of the other NPN transistor is connected to the negative side of the power supply means,
The capacitor is configured to be connected between the ground line and the base of the one NPN transistor.
The noise reduction device according to claim 1 .
前記増幅手段は、
PNPトランジスタと、NPNトランジスタと、コンデンサと、
を備え、
前記PNPトランジスタのベースは、前記電力供給手段の正極側に接続され、前記NPNトランジスタのコレクタは、前記PNPトランジスタのコレクタに接続され、前記PNPトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記NPNトランジスタのベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、前記NPNトランジスタのベースは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記NPNトランジスタのコレクタとの間に接続されて構成された、
ことを特徴とする請求項1に記載のノイズ低減装置。The leakage current detection means has two output windings,
The amplification means includes
A PNP transistor, an NPN transistor, a capacitor,
With
The base of the PNP transistor is connected to the positive electrode side of the power supply means, the collector of the NPN transistor is connected to the collector of the PNP transistor, and the base and emitter of the PNP transistor are each configured to detect the leakage current. Connected to both ends of one output winding of the means, and the base and emitter of the NPN transistor are respectively connected to both ends of the other output winding of the leakage current detecting means, and the base of the NPN transistor is Connected to the negative electrode side of the power supply means,
The capacitor is configured to be connected between the ground line and a collector of the NPN transistor.
The noise reduction device according to claim 1 .
前記増幅手段は、
2つのPNPトランジスタと、コンデンサと、
を備え、
前記一方のPNPトランジスタのベースは、前記電力供給手段の正極側に接続され、当該ベースとエミッタとは、それぞれ、前記漏れ電流検出手段の一方の出力巻線の両端に接続され、前記もう一方のPNPトランジスタのベースは、前記一方のPNPトランジスタのコレクタに接続され、当該ベースとエミッタとは、それぞれ、前記漏れ電流検出手段のもう一方の出力巻線の両端に接続され、当該コレクタは、前記電力供給手段の負極側に接続され、
前記コンデンサは、前記接地線と前記もう一方のPNPトランジスタのベースとの間に接続されて構成された、
ことを特徴とする請求項1に記載のノイズ低減装置。The leakage current detection means has two output windings,
The amplification means includes
Two PNP transistors, a capacitor,
With
The base of the one PNP transistor is connected to the positive side of the power supply means, and the base and the emitter are respectively connected to both ends of one output winding of the leakage current detection means, and the other The base of the PNP transistor is connected to the collector of the one PNP transistor, the base and the emitter are respectively connected to both ends of the other output winding of the leakage current detecting means, and the collector is connected to the power Connected to the negative side of the supply means,
The capacitor is configured to be connected between the ground line and a base of the other PNP transistor.
The noise reduction device according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001372585A JP3906680B2 (en) | 2001-12-06 | 2001-12-06 | Noise reduction device and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001372585A JP3906680B2 (en) | 2001-12-06 | 2001-12-06 | Noise reduction device and power conversion device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003174777A JP2003174777A (en) | 2003-06-20 |
JP2003174777A5 JP2003174777A5 (en) | 2005-07-14 |
JP3906680B2 true JP3906680B2 (en) | 2007-04-18 |
Family
ID=19181450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001372585A Expired - Fee Related JP3906680B2 (en) | 2001-12-06 | 2001-12-06 | Noise reduction device and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3906680B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124339A (en) * | 2003-10-17 | 2005-05-12 | Sanken Electric Co Ltd | Noise reducer and power converter |
JP2005204395A (en) * | 2004-01-14 | 2005-07-28 | Sanken Electric Co Ltd | Noise reduction apparatus and power converter |
JP5119824B2 (en) * | 2007-09-20 | 2013-01-16 | サンケン電気株式会社 | Active filter device and power conversion device |
KR102070812B1 (en) * | 2015-11-30 | 2020-01-30 | 현대일렉트릭앤에너지시스템(주) | Apparatus for minimizing Leakage Current of Secondary Battery Energy Storage System |
KR102366319B1 (en) * | 2017-04-03 | 2022-02-22 | 엘지이노텍 주식회사 | Power supply apparatus |
JP6997605B2 (en) * | 2017-12-01 | 2022-01-17 | 東芝産業機器システム株式会社 | DC active filter, converter |
JP2020065409A (en) * | 2018-10-19 | 2020-04-23 | パナソニックIpマネジメント株式会社 | Leakage current reduction circuit |
KR102071480B1 (en) * | 2019-04-23 | 2020-03-02 | 이엠코어텍 주식회사 | Current compensation device |
KR102377534B1 (en) * | 2019-04-23 | 2022-03-23 | 이엠코어텍 주식회사 | Current compensation device |
US11901832B2 (en) | 2019-04-17 | 2024-02-13 | Em Coretech Co., Ltd. | Device for compensating for voltage or current |
-
2001
- 2001-12-06 JP JP2001372585A patent/JP3906680B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174777A (en) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230488B2 (en) | Amplifying circuit, noise reducing apparatus and power converting apparatus | |
KR950010130B1 (en) | Power supply controlled to sypply load current formed as sine wave | |
KR100718480B1 (en) | Switching power supply circuit | |
US20110317455A1 (en) | Leakage current reduction apparatus | |
JP4236634B2 (en) | Active common mode EMI filter | |
US20100165671A1 (en) | Switched-mode Power Supplies | |
JP3906680B2 (en) | Noise reduction device and power conversion device | |
JP2010259247A (en) | Active filter device and power converter | |
JP5141216B2 (en) | Active filter device and power conversion device | |
JP5218029B2 (en) | Active filter device and power conversion device | |
JP3937869B2 (en) | Amplifier circuit, noise reduction device, and power conversion device | |
US9606151B2 (en) | Capacitive current sensing using a current feedback amplifier | |
JP5119824B2 (en) | Active filter device and power conversion device | |
JP2003235269A (en) | Noise reducing apparatus for power converter | |
US7916509B2 (en) | Power supply with reduced switching losses by decreasing the switching frequency | |
JP3906709B2 (en) | Amplifier circuit, noise reduction device, and power conversion device | |
US11509237B2 (en) | Power conversion device | |
JP2008289240A (en) | Active filter device and power conversion equipment | |
JP5141228B2 (en) | Active filter device and power conversion device | |
JP2001333582A (en) | Noise reduction device of power converter | |
JP3402355B2 (en) | Switching power supply | |
JP2000208352A (en) | Current detector | |
JP2003204674A (en) | Power converter | |
JPH1093366A (en) | Power amplifier | |
JPH11164551A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |