JP3892744B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3892744B2
JP3892744B2 JP2002061330A JP2002061330A JP3892744B2 JP 3892744 B2 JP3892744 B2 JP 3892744B2 JP 2002061330 A JP2002061330 A JP 2002061330A JP 2002061330 A JP2002061330 A JP 2002061330A JP 3892744 B2 JP3892744 B2 JP 3892744B2
Authority
JP
Japan
Prior art keywords
etching
processing chamber
manufacturing
processing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002061330A
Other languages
Japanese (ja)
Other versions
JP2003257936A (en
Inventor
浩之 橘内
潤一 田中
元彦 吉開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2002061330A priority Critical patent/JP3892744B2/en
Publication of JP2003257936A publication Critical patent/JP2003257936A/en
Application granted granted Critical
Publication of JP3892744B2 publication Critical patent/JP3892744B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特に処理室内に残留する反応生成物を効率的に除去することのできる半導体素子の製造方法に関する。
【0002】
【従来の技術】
公知例 (特許公報又は文献)
「特開平5−144799」、「特開平7−153751」
近年の半導体素子の高集積化にともない回路パターンは微細化の一途をたどっており、要求される加工寸法精度はますます厳しくなってきている。このような状況では、処理の再現性が重要になってくる。
【0003】
例えば、高い加工精度が要求されるエッチングプロセスにおいては、異方性エッチングを実現するために側壁をエッチングにより生成されるポリマで保護しながらエッチングを行うプロセスが用いられる。このプロセスでは、処理室内に残留するエッチング生成物の量やウエハの温度により、前記保護膜となるポリマの生成状態が変化する。したがって、もし、処理室内の前記反応生成物の残量が処理毎に変化すると、ウエハ間でポリマからなる前記側壁保護膜の堆積状況がばらつき、エッチング形状の再現性が悪化する。近年の半導体製造プロセスでは、10nm以下程度の加工寸法のばらつきであってもデバイスの不良を引き起こす場合があり、前記再現性の悪化は大きな問題である。
【0004】
また、処理室内に残留している前記エッチング生成物は装置内壁に堆積膜を形成し、この膜厚がある程度に達すると剥離して、ウエハ上に付着することがある。異物と呼ばれるこれらの剥離物は、ウエハ上に付着するとエッチング加工時のマスクとなってエッチ残りを生じさせるなど、製品不良の大きな原因となる。
【0005】
このようなエッチング生成物に対処する方法として、例えば、特開平5−144779号公報には、処理室内壁に堆積する堆積膜の膜質を剥離しにくい膜質に改質してエッチングを継続することが示されている。また、特開平7−153751号公報には、エッチング処理の間に別工程として酸素ガスと塩素ガスの混合ガスのプラズマによるドライクリーニング工程を挿入することが示されている。
【0006】
【発明が解決しようとする課題】
前記、特開平5−144779号公報に示す方法によれば、処理室内壁の堆積膜を剥離しにくくするため、異物発生の防止という点では効果が大きい。しかし、堆積物が残留することを前提とする技術であるため、堆積物によりエッチング性能が変動し、再現性の低下は避けることができない。
【0007】
また、特開平7−153751号公報に示す方法は、ある処理間隔毎にエッチング生成物を除去し、処理室内の残量反応生成物がある一定量以上なることを防止する技術であり、これにより、処理室内壁に堆積膜が形成されることを防止し、エッチング形状の再現性をある規定値内に収めている。しかし、エッチング工程間にウエハの生産に関与しない工程であるプラズマクリーニング工程を挿入するため生産性が悪化する。
【0008】
本発明は、これらの問題点に鑑みてなされたもので、処理室内に残留する反応生成物を効率的に除去することのできる製造方法および製造装置を提供する。
【0009】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【0010】
エッチング処理室、該エッチング処理室内に配置した半導体基板を載置する基板ステージ、前記エッチング処理室内にプラズマを生成するプラズマ生成手段、および前記エッチング処理室内に処理ガスを導入する処理ガス導入手段を備えたプラズマ処理装置を用いて単ステップもしくは連続した複数ステップからなる処理条件によって前記半導体基板を処理する半導体素子の製造方法において、
前記エッチングの最終ステップであるオーバーエッチングの後に、最終ステップ処理条件のうち処理圧力を低圧化させる、もしくはウエハ印加バイアスを低下させる、あるいはその両方を行う条件を付加した。
【0011】
【発明の実施の形態】
以下、本発明の実施例を添付図面を参照しながら説明する。図1は、本発明の第1の実施形態に係る半導体素子の製造方法を説明する図である。図2は本発明の製造方法を実施するに用いるドライエッチング装置を示す図である。
【0012】
図1において、1はシリコン基板、2はシリコン基板1上にCVD(Chemical Vapor Deposition)等によって形成したポリシリコン膜、3はエッチング処理によって加工する領域を開口したフォトレジストである。
【0013】
図2は、本発明の製造方法を実施するに用いるドライエッチング装置を示す図である。図2において、5はエッチング処理室、6はマイクロ波を処理室内に導入する導波管、8はエッチングガスを導入するためのガス導入管、10は基板を載置する基板ステージ、14は真空排気するための排気口である。
【0014】
エッチング処理に際しては、まず、真空排気した後、ガス導入管8からエッチングガスを導入し、所定の圧力に調整する。次に、図示しないマグネトロンが発振したマイクロ波を導波管6を通して処理室内5に導入する。導入したマイクロ波はソレノイドコイル7により形成される磁場との共鳴により、処理室のガスをプラズマ化し、このプラズマ4を利用してエッチングを行う。高周波電源12は、基板ステージ10にRFバイアスを印加し、プラズマ中のイオンを引き込むことにより異方性エッチングを行う。これにより加工形状を制御することができる。
【0015】
基板1は静電吸着によって基板ステージ10に吸着される、また、該基板ステージ10は基板の温度を制御する温度調節機構11を備える。基板1を基板ステージ10上に静電吸着し、さらに温度調節機構11が基板ステージ10に供給する冷媒温度を調整することにより、処理中の基板面内の温度を均一にして、基板面内のエッチングレートやエッチング形状を均一にすることができる。すなわち、基板1を基板ステージ10上に吸着させることにより、基板ステージ10と基板1との間の熱伝導性を高め、基板の温度制御を確実に行うことができる。また、シャワー穴9は、エッチングガスを処理室5内に均一に導入するための穴である。
【0016】
前述のように、高い加工精度が要求されるエッチングプロセスにおいては、側壁をエッチングにより生成されるポリマで保護しながらエッチングを行うことにより、異方性エッチングを実現している。ところで、前記エッチングの保護膜となるポリマの生成は処理室内5に残留しているエッチング生成物の量により影響を受け、その影響度合いは加工パターンが微細になればなるほど敏感になる。例えば、残留しているエッチング生成物が多いと保護膜が付着しすぎて加工形状、例えば図1に示す寸法dが大きくなる傾向がある。処理室5内に残留するエッチング生成物の総量はウエハの処理枚数の増加にともなって増加するために、同じ条件で処理を続けても、処理の進行に伴って加工形状が変化することになる。
【0017】
例えば、図1に示すポリシリコン膜2をフォトレジスト3をマスクにしてエッチング処理を行う場合、エッチングガスとして、臭化水素HBr、塩素Cl 、酸素 の混合ガス、あるいは塩素Cl と酸素 の混合ガス、臭化水素HBrと酸素Oの混合ガス等を用いるのが一般的である。この場合、SiCl、SiH、SiO、SiBrなどのエッチングによる生成物が発生し、処理室内壁面5’に付着し、エッチング特性に影響を与える。最近の最先端デバイスでは、加工寸法が0.1μm以下に到達しようとしており、このため寸法dの変化量がたとえ数nm程度であっても満足な特性は得られないことがある。
【0018】
本実施形態では、エッチングとして臭化水素HBr、塩素Cl 、酸素 の混合ガス、および塩素Cl と酸素Oの混合ガスの2ステップからなるエッチング処理を例に説明する。まず、ステップ1においてHBr、Cl の混合ガスのプラズマによって、ポリシリコン2をエッチングする。すなわち、ポリシリコンをSiのほか、SiCl、SiH、SiO、SiBrに化学変化させてエッチングを進行させる。この際、エッチングにより生成されるSiCl、SiH、SiO、SiBr等からなるポリマで側壁を保護しながらエッチングを行なうことで異方性エッチングを実現する。塩素Cl と酸素O の混合ガスを用いるステップ2は、オーバーエッチングとも称されるステップで素子内の段差などステップ1のエッチングで残ったわずかなポリシリコンを取り除くステップである。
【0019】
本実施形態では、ステップ2の後に、ステップ2の条件のうちRFバイアス12をオフにして15秒放電を続けるステップを付加した。ここでは付加したステップをステップ3と呼ぶ。RFバイアスをオフにしたのは、ポリシリコン2エッチング後の下地1の削れや過剰なレジストマスク3の削れを防止を目的としたものである。これにより、ウエハ処理を続けるのにしたがってd寸法が増加する傾向があったのを防止することができた。もともとステップ2の条件はSi化合物を気化させるものであるので、このようにステップ2の条件の放電をステップ3として継続させることによって、ステップ1の処理によって発生し、装置内壁5’に付着・蓄積したエッチング生成物を気化し排気することが可能となる。すなわち次の処理に持ち越すエッチング生成物を取り除くことを可能としたことによって、次のウエハのエッチング結果への影響を排除することができ再現性のよいエッチング加工が可能となった。また、エッチング生成物を装置内壁5’に蓄積させることがないので、低異物を実現できるとともに、メンテナンス頻度を少なくすることもできる。さらに、エッチング処理と別にクリーニング処理を設けていた前記従来の方法のように生産性が低下することはない。
【0020】
本実施形態では、ステップ2の圧力を0.2Paと十分に低い条件で行ったために、ステップ3の条件はウエハバイアスのみをオフにした。圧力が低ければ、処理室5内に残留した生成物が排気、除去されやすくなるために、次のエッチング処理への影響をより少なくすることが可能となる。したがって、エッチング条件が数Pa程度の比較的圧力が高い条件である場合には、付加するステップ3は低圧化することが望ましい。
【0021】
なお、プラズマの生成位置は、図2に示すソレノイドコイル7の位置およびソレノイドコイルに流す電流値によって制御することが可能である。すでに述べたように、元のエッチング処理に処理ステップを付加したことによってポリシリコン2エッチング後の下地1やレジストマスク3を余計にエッチングすることになる。選択比が不足していたり下地膜やレジストの膜厚が薄いような場合には、ソレノイドコイルに流す電流値を制御してプラズマ生成位置を基板から遠ざけることにより、前記悪影響を抑制することができる。
【0022】
以上は、加工のためのマスクとしてフォトレジストを使用した例を挙げて説明したが、シリコン酸化膜や窒化ケイ素をマスクとした、いわゆるハードマスクであっても同様の効果を得ることができる。
【0023】
以上説明したようにエッチング処理中に、効率良く前のウエハ処理によって発生したエッチング生成物の影響を除去することができるために、再現性のよいエッチング加工が可能となる。また、エッチング生成物が装置内壁に蓄積することがないので、低異物の装置を実現できる。さらに、エッチング処理の合間にクリーニング処理を設けていた従来の方法に比べて、高い生産性を達成することができる。
【0024】
【発明の効果】
以上説明したように本発明によれば、エッチング処理中に、前のウエハ処理によって発生したエッチング生成物の影響を除去することができるため、再現性のよい高効率のエッチング加工が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体素子の製造方法を説明する図。
【図2】本発明の製造方法を実施するに用いるドライエッチング装置を示す図。
【符号の説明】
1 シリコン基板
2 ポリシリコン
3 フォトレジスト
4 プラズマ
5 エッチング処理室
5’ 処理室内壁面
6 導波管
7 ソレノイドコイル
8 エッチングガス導入管
9 シャワー穴
10 基板ステージ
11 温度調節機構
12 高周波電源
13 直流電源
14 真空排気口
15 アース
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of efficiently removing reaction products remaining in a processing chamber.
[0002]
[Prior art]
Known examples (patent publication or literature)
"JP-A-5-144799", "JP-A-7-153751"
As semiconductor devices have been highly integrated in recent years, circuit patterns have been increasingly miniaturized, and the required processing dimension accuracy has become increasingly severe. In such a situation, process reproducibility becomes important.
[0003]
For example, in an etching process that requires high processing accuracy, a process of performing etching while protecting a sidewall with a polymer generated by etching is used to realize anisotropic etching. In this process, the production state of the polymer serving as the protective film changes depending on the amount of etching products remaining in the processing chamber and the temperature of the wafer. Therefore, if the remaining amount of the reaction product in the processing chamber changes for each processing, the deposition state of the side wall protective film made of polymer varies between wafers, and the reproducibility of the etching shape deteriorates. In recent semiconductor manufacturing processes, even a variation in processing dimensions of about 10 nm or less may cause a device failure, and the deterioration of reproducibility is a serious problem.
[0004]
Further, the etching product remaining in the processing chamber forms a deposited film on the inner wall of the apparatus, and when the film thickness reaches a certain level, the etching product may peel off and adhere to the wafer. When these exfoliations called foreign substances adhere to the wafer, they become a mask during etching and cause etching residue, causing a major cause of product defects.
[0005]
As a method for coping with such an etching product, for example, in Japanese Patent Laid-Open No. 5-1447979, the film quality of the deposited film deposited on the inner wall of the processing chamber is modified to a film quality that is difficult to peel off and etching is continued. It is shown. Japanese Patent Application Laid-Open No. 7-153751 discloses that a dry cleaning process using plasma of a mixed gas of oxygen gas and chlorine gas is inserted as a separate process between etching processes.
[0006]
[Problems to be solved by the invention]
According to the method disclosed in Japanese Patent Laid-Open No. 5-144779, it is difficult to peel off the deposited film on the inner wall of the processing chamber. However, since this technique is based on the assumption that the deposit remains, the etching performance varies depending on the deposit, and a reduction in reproducibility cannot be avoided.
[0007]
Further, the method disclosed in Japanese Patent Application Laid-Open No. 7-153751 is a technique for removing etching products at certain processing intervals and preventing the remaining reaction products in the processing chamber from exceeding a certain amount. The deposition film is prevented from being formed on the inner wall of the processing chamber, and the reproducibility of the etching shape is within a specified value. However, productivity is deteriorated because a plasma cleaning process, which is a process not involved in wafer production, is inserted between the etching processes.
[0008]
The present invention has been made in view of these problems, and provides a manufacturing method and a manufacturing apparatus capable of efficiently removing reaction products remaining in a processing chamber.
[0009]
[Means for Solving the Problems]
The present invention employs the following means in order to solve the above problems.
[0010]
An etching processing chamber, a substrate stage on which a semiconductor substrate disposed in the etching processing chamber is placed, a plasma generating means for generating plasma in the etching processing chamber, and a processing gas introducing means for introducing a processing gas into the etching processing chamber In the method of manufacturing a semiconductor device, the semiconductor substrate is processed by a processing condition consisting of a single step or a plurality of continuous steps using the plasma processing apparatus.
After over-etching , which is the final step of the etching , conditions for reducing the processing pressure and / or lowering the wafer application bias among the final step processing conditions were added.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 2 is a diagram showing a dry etching apparatus used for carrying out the manufacturing method of the present invention.
[0012]
In FIG. 1, 1 is a silicon substrate, 2 is a polysilicon film formed on the silicon substrate 1 by CVD (Chemical Vapor Deposition) or the like, and 3 is a photoresist having an opening in a region to be processed by an etching process.
[0013]
FIG. 2 is a diagram showing a dry etching apparatus used for carrying out the manufacturing method of the present invention. In FIG. 2, 5 is an etching chamber, 6 is a waveguide for introducing a microwave into the chamber, 8 is a gas introducing tube for introducing an etching gas, 10 is a substrate stage on which a substrate is placed, and 14 is a vacuum. This is an exhaust port for exhausting.
[0014]
In the etching process, first, after evacuating, an etching gas is introduced from the gas introduction pipe 8 and adjusted to a predetermined pressure. Next, a microwave generated by a magnetron (not shown) is introduced into the processing chamber 5 through the waveguide 6. The introduced microwave turns the gas in the processing chamber into plasma by resonance with the magnetic field formed by the solenoid coil 7, and etching is performed using this plasma 4. The high frequency power source 12 applies anisotropic bias to the substrate stage 10 and performs anisotropic etching by drawing ions in the plasma. Thereby, a processing shape can be controlled.
[0015]
The substrate 1 is attracted to the substrate stage 10 by electrostatic attraction, and the substrate stage 10 includes a temperature adjusting mechanism 11 that controls the temperature of the substrate. The substrate 1 is electrostatically adsorbed on the substrate stage 10, and the temperature adjustment mechanism 11 adjusts the temperature of the refrigerant supplied to the substrate stage 10, thereby making the temperature in the substrate surface being processed uniform. The etching rate and etching shape can be made uniform. That is, by adsorbing the substrate 1 onto the substrate stage 10, the thermal conductivity between the substrate stage 10 and the substrate 1 can be increased, and the temperature control of the substrate can be performed reliably. The shower hole 9 is a hole for uniformly introducing the etching gas into the processing chamber 5.
[0016]
As described above, in an etching process that requires high processing accuracy, anisotropic etching is realized by performing etching while protecting the side wall with a polymer generated by etching. By the way, the production of the polymer serving as the protective film for the etching is influenced by the amount of etching products remaining in the processing chamber 5, and the degree of the influence becomes more sensitive as the processing pattern becomes finer. For example, if there are many remaining etching products, the protective film is too attached and the processed shape, for example, the dimension d shown in FIG. 1 tends to increase. Since the total amount of etching products remaining in the processing chamber 5 increases as the number of processed wafers increases, the processing shape changes as the processing proceeds even if processing is continued under the same conditions. .
[0017]
For example, when the polysilicon film 2 shown in FIG. 1 is etched using the photoresist 3 as a mask, the etching gas is a mixed gas of hydrogen bromide HBr, chlorine Cl 2 , oxygen O 2 , or chlorine Cl 2 and oxygen. In general, a mixed gas of O 2, a mixed gas of hydrogen bromide HBr and oxygen O 2 , or the like is used. In this case, a product by etching such as SiCl, SiH, SiO, and SiBr is generated and adheres to the processing chamber wall surface 5 ′, which affects the etching characteristics. In recent state-of-the-art devices, the processing dimension is about to reach 0.1 μm or less, and therefore satisfactory characteristics may not be obtained even if the amount of change in the dimension d is about several nanometers.
[0018]
In the present embodiment, an etching process including two steps of hydrogen bromide HBr, chlorine Cl 2 , oxygen O 2 mixed gas, and chlorine Cl 2 and oxygen O 2 mixed gas will be described as an example. First, in step 1, the polysilicon 2 is etched by plasma of a mixed gas of HBr, Cl 2 and O 2 . That is, the etching is advanced by chemically changing polysilicon to SiCl, SiH, SiO, SiBr in addition to Si. At this time, anisotropic etching is realized by performing etching while protecting the side wall with a polymer made of SiCl, SiH, SiO, SiBr or the like generated by etching. Step 2 using a mixed gas of chlorine Cl 2 and oxygen O 2 is a step called “over-etching”, which is a step of removing a slight amount of polysilicon remaining in the etching of step 1 such as a step in the device.
[0019]
In this embodiment, after step 2, the step of turning off the RF bias 12 and continuing the discharge for 15 seconds is added among the conditions of step 2. Here, the added step is called step 3. The reason for turning off the RF bias is to prevent the underlying 1 from being etched or the resist mask 3 from being excessively etched after the polysilicon 2 is etched. As a result, it was possible to prevent the d dimension from increasing as the wafer processing continued. Since the condition of step 2 originally vaporizes the Si compound, the discharge of the condition of step 2 is continued as step 3 in this way, and is generated by the process of step 1 and adheres to and accumulates on the inner wall 5 ′ of the apparatus. The etched etching product can be vaporized and exhausted. That is, by making it possible to remove etching products carried over to the next process, it is possible to eliminate the influence on the etching result of the next wafer and to perform etching processing with good reproducibility. Further, since the etching product is not accumulated on the inner wall 5 ′ of the apparatus, low foreign matters can be realized and the maintenance frequency can be reduced. Further, productivity does not decrease unlike the conventional method in which a cleaning process is provided separately from the etching process.
[0020]
In this embodiment, since the pressure in step 2 was performed under a sufficiently low condition of 0.2 Pa, only the wafer bias was turned off in the condition of step 3. If the pressure is low, the product remaining in the processing chamber 5 is easily exhausted and removed, so that the influence on the next etching process can be reduced. Therefore, when the etching condition is a relatively high pressure of about several Pa, it is desirable that the step 3 to be added has a low pressure.
[0021]
Note that the plasma generation position can be controlled by the position of the solenoid coil 7 shown in FIG. 2 and the value of the current flowing through the solenoid coil. As already described, by adding a processing step to the original etching process, the underlayer 1 and the resist mask 3 after the polysilicon 2 etching are additionally etched. In the case where the selection ratio is insufficient or the film thickness of the base film or resist is thin, the adverse effect can be suppressed by controlling the current value flowing through the solenoid coil to move the plasma generation position away from the substrate. .
[0022]
The above has been described with reference to an example in which a photoresist is used as a mask for processing. However, a similar effect can be obtained even with a so-called hard mask using a silicon oxide film or silicon nitride as a mask.
[0023]
As described above, since the influence of the etching product generated by the previous wafer process can be efficiently removed during the etching process, an etching process with good reproducibility is possible. Further, since the etching product does not accumulate on the inner wall of the apparatus, a low foreign substance apparatus can be realized. Furthermore, high productivity can be achieved as compared with a conventional method in which a cleaning process is provided between etching processes.
[0024]
【The invention's effect】
As described above, according to the present invention, it is possible to remove the influence of the etching product generated by the previous wafer processing during the etching processing, so that it is possible to perform highly efficient etching processing with high reproducibility.
[Brief description of the drawings]
FIG. 1 is a view for explaining a method of manufacturing a semiconductor device according to a first embodiment of the invention.
FIG. 2 is a view showing a dry etching apparatus used for carrying out the manufacturing method of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Polysilicon 3 Photoresist 4 Plasma 5 Etching processing chamber 5 'Processing chamber wall surface 6 Waveguide 7 Solenoid coil 8 Etching gas introduction tube 9 Shower hole 10 Substrate stage 11 Temperature control mechanism 12 High frequency power source 13 DC power source 14 Vacuum Exhaust port 15 Ground

Claims (3)

エッチング処理室、該エッチング処理室内に配置した半導体基板を載置する基板ステージ、前記エッチング処理室内にプラズマを生成するプラズマ生成手段、および前記エッチング処理室内に処理ガスを導入する処理ガス導入手段を備えたプラズマ処理装置を用いて、単段階もしくは連続した複数段階からなる処理条件によって、前記半導体基板上に堆積されたポリシリコンをエッチング処理する半導体素子の製造方法において、
オーバーエッチング処理工程の後に、オーバーエッチング処理条件のうちウエハ印加バイアスをオフさせ放電を続ける工程を付加したことを特徴とする半導体素子の製造方法。
An etching processing chamber, a substrate stage on which a semiconductor substrate disposed in the etching processing chamber is placed, a plasma generating means for generating plasma in the etching processing chamber, and a processing gas introducing means for introducing a processing gas into the etching processing chamber In the method of manufacturing a semiconductor device, using the plasma processing apparatus, the polysilicon deposited on the semiconductor substrate is etched according to processing conditions consisting of a single stage or a plurality of continuous stages.
A method for manufacturing a semiconductor device, comprising adding a step of turning off a wafer bias and continuing a discharge in an overetching process condition after the overetching step.
エッチング処理室、該エッチング処理室内に配置した半導体基板を載置する基板ステージ、前記エッチング処理室内にプラズマを生成するプラズマ生成手段、および前記エッチング処理室内に処理ガスを導入する処理ガス導入手段を備えたプラズマ処理装置を用いて、単段階もしくは連続した複数段階からなる処理条件によって、前記半導体基板上に堆積されたポリシリコンをエッチング処理する半導体素子の製造方法において、
オーバーエッチング処理工程の後に、オーバーエッチング処理条件のうち圧力を低下させ、かつウエハ印加バイアスをオフさせ放電を続ける工程を付加したことを特徴とする半導体素子の製造方法。
An etching processing chamber, a substrate stage on which a semiconductor substrate disposed in the etching processing chamber is placed, a plasma generating means for generating plasma in the etching processing chamber, and a processing gas introducing means for introducing a processing gas into the etching processing chamber In the method of manufacturing a semiconductor device, using the plasma processing apparatus, the polysilicon deposited on the semiconductor substrate is etched according to processing conditions consisting of a single stage or a plurality of continuous stages.
A method of manufacturing a semiconductor device, characterized in that, after the over-etching process step, a step of reducing pressure in the over-etching process condition and turning off the wafer application bias and continuing the discharge are added.
請求項1または請求項2記載の半導体素子の製造方法において、オーバーエッチング処理工程の後に付加した工程におけるプラズマ生成位置半導体基板から遠ざけるように設定したことを特徴とする半導体素子の製造方法。The method of manufacturing a semiconductor device according to claim 1 or claim 2 wherein, the method of manufacturing a semiconductor device characterized in that set away plasma generation position from the semiconductor substrate in the step of adding after the overetching process.
JP2002061330A 2002-03-07 2002-03-07 Manufacturing method of semiconductor device Expired - Fee Related JP3892744B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002061330A JP3892744B2 (en) 2002-03-07 2002-03-07 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002061330A JP3892744B2 (en) 2002-03-07 2002-03-07 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003257936A JP2003257936A (en) 2003-09-12
JP3892744B2 true JP3892744B2 (en) 2007-03-14

Family

ID=28670283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002061330A Expired - Fee Related JP3892744B2 (en) 2002-03-07 2002-03-07 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3892744B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908045B2 (en) * 2006-04-17 2012-04-04 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing apparatus
JP5163894B2 (en) * 2008-11-11 2013-03-13 信越化学工業株式会社 Method for determining dry etching time and dry etching method
JP6502160B2 (en) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 Method of processing an object

Also Published As

Publication number Publication date
JP2003257936A (en) 2003-09-12

Similar Documents

Publication Publication Date Title
US7179752B2 (en) Dry etching method
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US20070295455A1 (en) Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
TWI389196B (en) Methods and apparatus for the optimization of etch resistance in a plasma processing system
US20070298617A1 (en) Processing method
JP7522931B2 (en) Method for producing oxide thin film
US7018780B2 (en) Methods for controlling and reducing profile variation in photoresist trimming
US5968374A (en) Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
EP0933802B1 (en) Process for the production of semiconductor device
KR100595090B1 (en) Improved techniques for etching with a photoresist mask
US20060151116A1 (en) Focus rings, apparatus in chamber, contact hole and method of forming contact hole
US7192532B2 (en) Dry etching method
JP3892744B2 (en) Manufacturing method of semiconductor device
JP4464631B2 (en) Manufacturing method of semiconductor device
US20050269293A1 (en) Seasoning method for etch chamber
US20210320011A1 (en) Plasma processing method and plasma processing apparatus
US11244804B2 (en) Etching method, plasma processing apparatus, and processing system
JP3445584B2 (en) Anti-reflection coating etching method
JP3986808B2 (en) Dry etching method
JP2004259819A (en) Device and method for treating surface of specimen
JP2002319569A (en) Dry etching method
JP2003068705A (en) Manufacturing method of semiconductor element
JP2003068709A (en) Dry etching method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041117

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees