JP3890197B2 - Transceiver - Google Patents
Transceiver Download PDFInfo
- Publication number
- JP3890197B2 JP3890197B2 JP2001006976A JP2001006976A JP3890197B2 JP 3890197 B2 JP3890197 B2 JP 3890197B2 JP 2001006976 A JP2001006976 A JP 2001006976A JP 2001006976 A JP2001006976 A JP 2001006976A JP 3890197 B2 JP3890197 B2 JP 3890197B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- microstrip line
- transmission
- tuning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
- Transceivers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は平衡型に構成された受信回路及び送信回路を、平衡型に構成された複同調回路を利用して不平衡に変換して入出力端子に接続するようにした送受信器に関する。
【0002】
【従来の技術】
送受信器においては、受信信号あるいは送信信号を処理する場合に発生する歪みを軽減するために平衡回路を使用している。しかし、信号の受信及び送信は不平衡回路で行うため、平衡不平衡変換器が必要となる。このような従来の送受信器を図3に示す。信号入出力端21は図示しないアンテナに接続され、また、マイクロストリップライン22の一端に接続される。マイクロストリップライン22は送信信号の周波数に対して1/4波長の長さを有し、その他端は第一のダイオード23のアノードに接続され、カソードは接地される。また、マイクロストリップライン22と第一のダイオード23との接続点はバンドパスフィルタ24を介して平衡不平衡変換トランス25の不平衡側巻線25aに接続される。平衡不平衡変換トランス25の平衡側巻線25bは平衡型に構成された受信回路26の平衡型ローノイズアンプ26aの平衡入力端に接続される。
【0003】
一方、信号入出力端21はマイクロストリップライン22の一端と第二のダイオード27のカソードとの接続点に接続され、アノードはバンドパスフィルタ28を介してパワーアンプ29の出力端に接続される。また、パワーアンプ29の入力端は平衡不平衡変換トランス30の不平衡側巻線30aに接続される。平衡不平衡変換トランス30の平衡側巻線30bは平衡型に構成された送信回路31の平衡型プリアンプ31aの平衡出力端に接続される。
【0004】
また、第二のダイオード27のアノードはチョークインダクタ32及び抵抗33を直列に介して切替端子34に接続される。切替端子34には、受信時にローレベルとなり送信時にハイレベルとなる切替電圧が印加される。
【0005】
以上の構成において、受信時には第一及び第二のダイオード23、27がオフとなるので、信号入出力端21に入力された信号がマイクロストリップライン22、バンドパスフィルタ23を介して平衡不平衡変換トランス25の不平衡巻線25aに入力される。そして、平衡不平衡変換トランス25によって平衡に変換され、受信回路26のローノイズアンプ26aに平衡入力される。受信回路26に入力された信号は所定の処理がなされる。
【0006】
一方、送信時には送信回路31で生成された送信信号がプリアンプ31aから平衡出力されて平衡不平衡変換トランス30の平衡側巻線30bに入力され、平衡不平衡変換トランス30で不平衡に変換されてパワーアンプ29で増幅される。このとき、第一及び第二のダイオード22、27がオンとなっているので、バンドパスフィルタ28から出力された送信信号は第二のダイオード27を介して信号入出力端21に出力される。このとき第一のダイオード23がオンとなっているので、マイクロストリップライン22側のインピーダンスが高くなり、送信信号はマイクロストリップライン22側へは漏れない。
【0007】
【発明が解決しようとする課題】
しかし、従来の送受信器では平衡回路と不平衡回路とを相互に接続するための平衡不平衡変換トランスを受信側及び送信側にそれぞれ使用し、しかも、変換トランスは広帯域特性を有しているので、不要な信号を除去するためのバンドパスフィルタが必要となり、コスト高になると共に、小型化が難しかった。
【0008】
そこで、本発明は、平衡と不平衡との相互変換を簡単な構成で実現し、しかも、受信モードと送信モードとで共用することでコストの低減を図ることを目的とする。
【0009】
【課題を解決するための手段】
上記課題の解決のため、信号入出力端と、平衡型に構成された受信回路及び送信回路と、前記信号入出力端を前記受信回路又は前記送信回路に結合する切替回路とを備え、前記切替回路と前記受信回路及び前記送信回路との間に平衡型の複同調回路を設け、前記複同調回路を受信信号及び送信信号の周波数にほぼ同調させると共に、その二次同調回路の両端に前記受信回路及び前記送信回路を並列に接続し、前記切替回路によって、受信時には前記複同調回路の一次同調回路における一端を前記信号入出力端に結合すると共に他端を接地し、送信時には前記一端を接地すると共に前記他端を前記信号入出力端に結合した。
【0010】
また、前記一次同調回路を第一のマイクロストリップラインと前記第一のマイクロストリップラインに並列に接続された第一の容量素子とから構成し、前記二次同調回路を前記第一のマイクロストリップラインに電磁結合した第二のマイクロストリップラインと前記第二のマイクロストリップラインに並列に接続された第二の容量素子とから構成した。
【0011】
また、前記切替回路は送信信号の周波数に対して1/4波長となる長さの第三のマイクロストリップラインと、前記第三のマイクロストリップラインの一端と前記一次同調回路の前記他端との間に直列に介挿された第一のダイオードと、前記第三のマイクロストリップラインの他端とグランドとの間に接続された第二のダイオードと、前記一次同調回路の前記他端とグランドとの間に接続された第三のダイオードとを有し、前記信号入出力端を前記第三のマイクロストリップラインと前記第一のダイオードとの接続点に結合すると共に、前記第三のマイクロストリップラインと前記第二のダイオードとの接続点を前記一次同調回路の前記一端に接続し、受信時には前記第一及び第二のダイオードをオフさせると共に前記第三のダイオードをオンさせ、送信時には前記第一及び第二のダイオードをオンさせると共に前記第三のダイオードをオフさせた。
【0012】
また、前記第一のダイオードのカソードを前記第三のマイクロストリップラインの前記一端に接続し、前記第二のダイオードのアノードを前記第三のマイクロストリップラインの前記他端に接続し、前記第三のダイオードのカソードを接地し、受信時にローレベルとなり、送信時にハイレベルとなる切替電圧を前記第一のダイオードのアノードに印加すると共に、インバータを介して前記第三のダイオードのアノードに印加した。
【0013】
また、前記第一のダイオードと前記一次同調回路の前記他端との間に前記送信信号を増幅する電力増幅器を介挿した。
【0014】
【発明の実施の形態】
本発明の送受信器の基本構成を図1で説明する。受信信号が入力あるいは送信信号が出力される信号入出力端1は図示しないアンテナに接続されると共に、切替回路2によって複同調回路3の一次同調回路3pにおける一端3p1あるいは他端3p2に接続される。また、このとき、反対側の他端3p2又は一端3p1が接地される。一次同調回路3pは一次側インダクタとなる第一のマイクロストリップライン3a及びこれに並列に接続された第一の容量素子3bを有し、二次同調回路3sは第一のマイクロストリップライン3aに対向して結合された二次側インダクタとなる第二のマイクロストリップライン3c及びこれに並列に接続された第二の容量素子dを有する。そして、一次及び二次同調回路3p、3sは送受信信号の周波数にほぼ同調している。
【0015】
二次同調回路3sの両端は平衡型に構成された受信回路4の、例えば、ローノイズアンプ4aの入力端に接続されると共に、平衡型に構成された送信回路5の、例えば、パワーアンプ5aの出力端に接続される。受信回路4又は送信回路5はいずれか一方が動作する。
【0016】
以上の構成において、受信時には、切替回路2によって一次同調回路3pの一端3p1が信号入出力端1に接続されると共に、他端3p2が接地される。そして、受信回路4が動作状態となる、この結果、複同調回路3は平衡不平衡変換回路として機能する。そして、信号入出力端1に不平衡で入力された受信信号は複同調回路3によって平衡に変換されて受信回路4に入力される。
【0017】
一方、送信時には、切替回路2によって一次同調回路3pの一端3p1が接地されると共に、他端3p2が信号入出力端1に接続される。そして、送信回路5が動作状態となる、この結果、複同調回路3は平衡不平衡変換回路として機能する。そして、送信回路5から平衡で出力された送信信号は複同調回路3によって不平衡に変換されて信号入出力端1に出力される。
【0018】
従って、一個の複同調回路3を受信時と送信時とに共用し、此によって平衡不平衡の変換が可能となる。
【0019】
図2は本発明の送受信器の要部の具体的な構成を示す。信号入出力端1は切替回路2に設けられた第三のマイクロストリップライン2aの一端と第一のダイオード2bのカソードとの接続点に結合される。第三のマイクロストリップライン2aは送信信号の周波数に対して1/4波長の長さを有している。切替回路2は前述の第三のマイクロストリップライン2a及び第一のダイオード2bの他に、第三のマイクロストリップライン2aの他端にアノードが接続され、カソードが接地された第二のダイオード2cと、複同調回路3の一次同調回路3pにおける他端3p2に低インピーダンスの直流カットコンデンサを介してアノードが接続され、カソードが接地された第三のダイオード2dとを有している。
【0020】
そして、第三のマイクロストリップライン2aと第二のダイオード2cとの接続点が低インピーダンスの直流カットコンデンサによって一次同調回路3pの一端3p1に接続される。また、一次同調回路3pの他端3p2と第一のダイオード2bのアノードとの間には送信信号を増幅する電力増幅器が6が介挿される。
また、第一のダイオード2bのアノードはチョークインダクタ7及び抵抗8を介して切替端子9に接続される。切替端子9はインバータ10を介して第三のダイオード2dのアノードに接続される。切替端子9には、受信時にローレベルとなり送信時にハイレベルとなる切替電圧が印加される。
【0021】
なお、平衡型に構成された受信回路4および送信回路5は二次同調回路3sに接続されるが、パワーアンプ6が第一のダイオード26と一次同調回路3pの他端3p2との間に介挿されるので、送信回路5の最終段にはプリアンプ5bが設けられる。そのプリアンプ5bの平衡出力端が二次同調回路3sに接続される。
【0022】
以上の構成において、受信時には第一及び第二のダイオード2b、2cがオフとなり、第三のダイオード2dはオンとなるので、信号入出力端1に入力された受信信号が第三のマイクロストリップライン2aを介して一次同調回路3pの一端3p1に不平衡入力される。そして、複同調回路3によって平衡に変換され、受信回路4のローノイズアンプ4aに平衡入力される。受信回路4に入力された受信信号は所定の処理がなされる。
【0023】
一方、送信時には送信回路5で生成された送信信号がプリアンプ5aから平衡出力されて二次同調回路3s入力される。このとき、第一及び第二のダイオード2b、2cがオンとなり、第三のダイオード2dはオフとなるので、一次同調回路3pの一端3p1が高周波的に接地されている。従って送信信号は複同調回路3によって不平衡に変換されて一次同調回路3pの他端3p2に出力される。そして、パワーアンプ6によって増幅され、信号入出力端子1に出力される。この場合において、第二のダイオード2cがオンとなっているので、第三のマイクロストリップライン2a側のインピーダンスが高くなり、送信信号は第三のマイクロストリップライン2a側へは漏れない。
【0024】
【発明の効果】
以上のように、本発明は、切替回路と受信回路及び送信回路との間に平衡型の複同調回路を設け、複同調回路を受信信号及び送信信号の周波数にほぼ同調させると共に、その二次同調回路に受信回路及び送信回路を並列に接続し、切替回路によって、受信時には複同調回路の一次同調回路における一端を信号入出力端に結合すると共に他端を接地し、送信時には一端を接地すると共に他端を信号入出力端に結合したので、一個の複同調回路を受信時と送信時とに共有し、しかも、受信信号、送信信号以外の信号を除去できるので、構成が簡単となる。
【0025】
また、一次同調回路を第一のマイクロストリップラインと第一のマイクロストリップラインに並列に接続された第一の容量素子とから構成し、二次同調回路を第一のマイクロストリップラインに電磁結合した第二のマイクロストリップラインと第二のマイクロストリップラインに並列に接続された第二の容量素子とから構成したので、構成が簡単な複同調回路が得られる。
【0026】
また、切替回路は第三のマイクロストリップラインと、その一端と一次同調回路の他端との間に直列に介挿された第一のダイオードと、その他端とグランドとの間に接続された第二のダイオードと、一次同調回路の他端とグランドとの間に接続された第三のダイオードとを有し、信号入出力端を第三のマイクロストリップラインと第一のダイオードとの接続点に結合すると共に、第三のマイクロストリップラインと第二のダイオードとの接続点を一次同調回路の一端に接続し、受信時には第一及び第二のダイオードをオフさせると共に第三のダイオードをオンさせ、送信時には第一及び第二のダイオードをオンさせると共に第三のダイオードをオフさせたので、複同調回路によって平衡不平衡変換させることができる。
【0027】
また、第一のダイオードのカソードを第三のマイクロストリップラインの一端に接続し、第二のダイオードのアノードを第三のマイクロストリップラインの他端に接続し、第三のダイオードのカソードを接地し、受信時にローレベルとなり、送信時にハイレベルとなる切替電圧を第一のダイオードのアノードに印加すると共に、インバータを介して第三のダイオードのアノードに印加したので、複同調回路における一次同調回路の各端子を信号入出力端に接続し、また、接地するのが簡単である。
【0028】
また、第一のダイオードと一次同調回路の他端との間に送信信号を増幅する電力増幅器を介挿したので、レベルの高い送信信号が受信回路に進入することなく信号入出力端に出力できる。
【図面の簡単な説明】
【図1】本発明の送受信器の基本構成を示す回路図である。
【図2】本発明の送受信器の具体構成を示す回路図である。
【図3】従来の送受信器の構成を示す回路図である。
【符号の説明】
1 信号入出力端
2 切替回路
2a 第三のインダクタ
2b 第一のダイオード
2c 第二のダイオード
2d 第三のダイオード
3 復同調回路
3p 一次同調回路
3p1 一端
3a 第一のマイクロストリップライン
3b 第一の容量素子
3s 二次同調回路
3p2 他端
3c 第二のマイクロストリップライン
3d 第二の容量素子
4 受信回路
4a ローノイズアンプ
5 送信回路
5a パワーアンプ
5b プリアンプ
6 パワーアンプ
7 チョークインダクタ
8 抵抗
9 切替端子
10 インバータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transmitter / receiver in which a balanced receiving circuit and a transmitting circuit are converted to unbalanced using a balanced double tuning circuit and connected to an input / output terminal.
[0002]
[Prior art]
In a transceiver, a balanced circuit is used to reduce distortion that occurs when processing a received signal or a transmitted signal. However, since reception and transmission of signals are performed by an unbalanced circuit, a balanced / unbalanced converter is required. Such a conventional transceiver is shown in FIG. The signal input /
[0003]
On the other hand, the signal input /
[0004]
The anode of the
[0005]
In the above configuration, since the first and
[0006]
On the other hand, at the time of transmission, the transmission signal generated by the
[0007]
[Problems to be solved by the invention]
However, the conventional transceiver uses a balanced-unbalanced conversion transformer for connecting the balanced circuit and the unbalanced circuit to the receiving side and the transmitting side, respectively, and the conversion transformer has a wideband characteristic. A band-pass filter for removing unnecessary signals is required, which increases the cost and makes it difficult to reduce the size.
[0008]
Therefore, an object of the present invention is to realize mutual conversion between balanced and unbalanced with a simple configuration, and to reduce the cost by sharing the reception mode and the transmission mode.
[0009]
[Means for Solving the Problems]
In order to solve the above problem, the switching circuit includes a signal input / output terminal, a balanced reception circuit and transmission circuit, and a switching circuit that couples the signal input / output terminal to the reception circuit or the transmission circuit. A balanced double-tuned circuit is provided between the circuit, the receiver circuit and the transmitter circuit, and the double-tuned circuit is substantially tuned to the frequency of the received signal and the transmitted signal, and the reception circuit is provided at both ends of the secondary-tuned circuit The circuit and the transmission circuit are connected in parallel, and by the switching circuit, one end of the primary tuning circuit of the double tuning circuit is coupled to the signal input / output terminal at the time of reception and the other end is grounded, and the one end is grounded at the time of transmission The other end is coupled to the signal input / output end.
[0010]
The primary tuning circuit includes a first microstrip line and a first capacitive element connected in parallel to the first microstrip line, and the secondary tuning circuit is the first microstrip line. And a second capacitor element connected in parallel to the second microstrip line.
[0011]
The switching circuit includes a third microstrip line having a length of ¼ wavelength with respect to the frequency of the transmission signal , one end of the third microstrip line, and the other end of the primary tuning circuit. A first diode inserted in series between the second diode, a second diode connected between the other end of the third microstrip line and the ground, and the other end of the primary tuning circuit and the ground. A third diode connected between the third microstrip line and the signal input / output end coupled to a connection point between the third microstrip line and the first diode. And the second diode are connected to the one end of the primary tuning circuit, and during reception, the first and second diodes are turned off and the third diode is turned on. Is allowed to at the time of transmission turns off the third diode with turning on said first and second diodes.
[0012]
A cathode of the first diode is connected to the one end of the third microstrip line; an anode of the second diode is connected to the other end of the third microstrip line; The cathode of the diode was grounded, and a switching voltage that became a low level during reception and became a high level during transmission was applied to the anode of the first diode and also applied to the anode of the third diode via an inverter.
[0013]
Further, a power amplifier for amplifying the transmission signal is interposed between the first diode and the other end of the primary tuning circuit.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The basic configuration of the transceiver of the present invention will be described with reference to FIG. A signal input / output terminal 1 from which a reception signal is input or a transmission signal is output is connected to an antenna (not shown), and is connected to one
[0015]
Both ends of the
[0016]
In the above configuration, at the time of reception, the switching
[0017]
On the other hand, at the time of transmission, one
[0018]
Therefore, a single double-tuned circuit 3 is shared for reception and transmission, thereby enabling balanced / unbalanced conversion.
[0019]
FIG. 2 shows a specific configuration of the main part of the transceiver according to the present invention. The signal input / output terminal 1 is coupled to a connection point between one end of a third microstrip line 2a provided in the
[0020]
The connection point between the third microstrip line 2a and the second diode 2c is connected to one
The anode of the
[0021]
Although the reception circuit 4 and the transmission circuit 5 is configured to the balanced type is connected to the
[0022]
In the above configuration, the first and
[0023]
On the other hand, at the time of transmission, the transmission signal generated by the transmission circuit 5 is balanced output from the
[0024]
【The invention's effect】
As described above, the present invention provides a balanced double-tuned circuit between the switching circuit, the receiver circuit, and the transmitter circuit, and substantially tunes the double-tuned circuit to the frequency of the received signal and the transmitted signal. The receiving circuit and the transmitting circuit are connected in parallel to the tuning circuit, and the switching circuit connects one end of the primary tuning circuit of the double tuning circuit to the signal input / output terminal at the time of reception and grounds the other end at the time of reception, and grounds one end at the time of transmission. In addition, since the other end is coupled to the signal input / output end, a single double-tuned circuit is shared during reception and transmission, and signals other than the reception signal and transmission signal can be removed, thereby simplifying the configuration.
[0025]
The primary tuning circuit is composed of a first microstrip line and a first capacitive element connected in parallel to the first microstrip line, and the secondary tuning circuit is electromagnetically coupled to the first microstrip line. Since the second microstrip line and the second capacitor element connected in parallel to the second microstrip line are used, a double-tuned circuit with a simple configuration can be obtained.
[0026]
The switching circuit includes a third microstrip line, a first diode inserted in series between one end of the microstrip line and the other end of the primary tuning circuit, and a second diode connected between the other end and the ground. Two diodes and a third diode connected between the other end of the primary tuning circuit and the ground, and the signal input / output terminal is connected to the connection point between the third microstrip line and the first diode. In addition, the connection point of the third microstrip line and the second diode is connected to one end of the primary tuning circuit, and when receiving, the first and second diodes are turned off and the third diode is turned on. Since the first and second diodes are turned on and the third diode is turned off at the time of transmission, balanced and unbalanced conversion can be performed by the double tuning circuit.
[0027]
The cathode of the first diode is connected to one end of the third microstrip line, the anode of the second diode is connected to the other end of the third microstrip line, and the cathode of the third diode is grounded. Since the switching voltage which becomes low level at the time of reception and becomes high level at the time of transmission is applied to the anode of the first diode and also to the anode of the third diode through the inverter, the primary tuning circuit of the double tuning circuit It is easy to connect each terminal to the signal input / output terminal and ground it.
[0028]
In addition, since a power amplifier that amplifies the transmission signal is inserted between the first diode and the other end of the primary tuning circuit, a high-level transmission signal can be output to the signal input / output terminal without entering the reception circuit. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a basic configuration of a transceiver according to the present invention.
FIG. 2 is a circuit diagram showing a specific configuration of a transceiver according to the present invention.
FIG. 3 is a circuit diagram showing a configuration of a conventional transceiver.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Signal input /
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001006976A JP3890197B2 (en) | 2001-01-15 | 2001-01-15 | Transceiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001006976A JP3890197B2 (en) | 2001-01-15 | 2001-01-15 | Transceiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217683A JP2002217683A (en) | 2002-08-02 |
JP3890197B2 true JP3890197B2 (en) | 2007-03-07 |
Family
ID=18874787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001006976A Expired - Fee Related JP3890197B2 (en) | 2001-01-15 | 2001-01-15 | Transceiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890197B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101031692B1 (en) * | 2002-12-18 | 2011-04-29 | 파나소닉 주식회사 | Radio communication apparatus, radio communication method, antenna apparatus and first duplexer |
DE102004037820A1 (en) | 2004-08-04 | 2006-03-16 | Epcos Ag | Electrical circuit and component with the circuit |
-
2001
- 2001-01-15 JP JP2001006976A patent/JP3890197B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002217683A (en) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803835B2 (en) | Integrated filter balun | |
US6735418B1 (en) | Antenna interface | |
CN102571134A (en) | Radio frequency front-end integrated circuit structure with high-frequency selectivity | |
JP3890197B2 (en) | Transceiver | |
JP3689642B2 (en) | Intermediate frequency coupling circuit for television tuner | |
JP3612241B2 (en) | Intermediate frequency circuit of television tuner | |
US20070063786A1 (en) | Balanced-to-unbalanced converter | |
US6177832B1 (en) | High frequency differential to single-ended converter | |
JPH05315844A (en) | Mixer input circuit | |
JP2920943B2 (en) | Frequency converter for satellite broadcasting reception | |
JP2002217670A (en) | Balun transformer | |
CN1130839A (en) | Frequency converting receiving tuner for wired television | |
JP3134127B2 (en) | High frequency amplifier circuit for FM | |
JP3664657B2 (en) | Low noise amplifier circuit | |
KR200213427Y1 (en) | Wide band mixing circuit using single balanced mixer | |
KR100884374B1 (en) | An assembly module for different kinds of communication devices | |
EP1467494A2 (en) | Television tuner | |
JP3177437B2 (en) | Intermediate frequency tuning circuit | |
US20060046679A1 (en) | Flat intermediate if filter for tuners | |
JPH0724827Y2 (en) | UHF tuner mixing circuit | |
EP1536557B1 (en) | Intermediate frequency circuit | |
JP2002176372A (en) | Radio communication equipment | |
KR200218578Y1 (en) | Uninterrupted Circuit of TV Tuner | |
JPH053923B2 (en) | ||
JPS6022661Y2 (en) | bandpass filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3890197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |