JP3879714B2 - Liquid crystal display device, image data correction circuit, and electronic device - Google Patents

Liquid crystal display device, image data correction circuit, and electronic device Download PDF

Info

Publication number
JP3879714B2
JP3879714B2 JP2003196696A JP2003196696A JP3879714B2 JP 3879714 B2 JP3879714 B2 JP 3879714B2 JP 2003196696 A JP2003196696 A JP 2003196696A JP 2003196696 A JP2003196696 A JP 2003196696A JP 3879714 B2 JP3879714 B2 JP 3879714B2
Authority
JP
Japan
Prior art keywords
level
data
correction
image data
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003196696A
Other languages
Japanese (ja)
Other versions
JP2004062187A (en
Inventor
青木　　透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003196696A priority Critical patent/JP3879714B2/en
Publication of JP2004062187A publication Critical patent/JP2004062187A/en
Application granted granted Critical
Publication of JP3879714B2 publication Critical patent/JP3879714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、表示領域の全域にわたって、いわゆるフリッカ等を適切に低減させた液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器に関する。
【０００２】
【従来の技術】
従来の液晶表示装置、例えば、アクティブマトリクス型液晶表示装置は、主に、液晶パネル、処理回路およびタイミング制御回路から構成されている。このうち、液晶パネルは、一対の基板間にＴＮ（Twisted Nematic）液晶が挟持された構成となっており、詳細には、一対の基板のうち、一方の基板に、複数の走査線と複数のデータ線とが互いに絶縁を保って交差するように設けられるとともに、これらの交差部分の各々に対応してスイッチング素子の一例たる薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）と画素電極との対が設けられている。
【０００３】
また、他方の基板には画素電極に対向する透明な対向電極（共通電極）が設けられて、一定電位に維持されている。くわえて、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
【０００４】
ここで、走査線とデータ線との交差部分に設けられたＴＦＴは、対応する走査線に印加される走査信号（ゲート信号）がオン電位になると、データ線に接続されるソースと、画素電極に接続されるドレインとの間においてオンする。このため、データ線に供給されている画像信号が画素電極に印加されて、画素電極と対向電極と両電極間に挟持された液晶とからなる液晶容量には、対向電極電位と画像信号電位との電位差が印加されることになる。この後、スイッチングがオフしても、液晶容量には、印加された電位差が、それ自身や蓄積容量の特性に応じて保持され続けることになる。
【０００５】
この際、液晶容量を通過する光は、該液晶容量に印加された電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合（ノーマリーホワイトモードの場合）、液晶容量に印加される電圧実効値がゼロであれば、透過率が最大（白表示）になる一方、両電極に印加される電圧実効値が大きくなるにつれて光が遮断して、ついには透過率が最小（黒表示）になる。
したがって、走査線およびデータ線の各々をそれぞれ適切なタイミングで駆動して、各液晶容量に対し、濃度に応じた電圧実効値を印加することにより、画素毎に濃度を異ならせた階調表示が可能となる。
【０００６】
ところで、液晶表示装置では、直流成分の印加による液晶の劣化を防止するために、液晶容量を交流駆動する方式が原則である。このため、データ線を介して画素電極に印加される画像信号は、所定の一定電位Ｖcを基準として正極側・負極側に一定の周期毎に交互に反転される構成となっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、ＴＦＴのようなスイッチング素子では、いわゆるプッシュダウンと呼ばれる現象が発生する。詳細には、プッシュダウンとは、図１３（ａ）に示されるように、走査信号（ゲート信号）がオン電位Ｖddからオフ電位Ｖssに変化する際、その電位変化が、ゲートとドレイン間の寄生容量を介することによって、ドレイン（画素電極）の電位を低下させる、というものである。
ここで、プッシュダウンによる電位変位は、ソース電位たる書込電位が低くなるにつれて、大きくなる傾向にある。このため、同一濃度に対応する電圧Ｖgp、Ｖgnをそれぞれ正極側・負極側で書き込んでも、それによるプッシュダウンの電位変位ＰＤ、ＮＤは、後者の方が大きくなってしまう。
【０００８】
一方、基板間を光が透過する際、その一部がＴＦＴに進入するため、走査信号がオフ電位Ｖssになるオフ期間（保持期間）であっても、該ＴＦＴにはわずかながらリーク電流（光電流）が流れてしまう。特に、液晶パネルによる画像を拡大投射するプロジェクタでは、きわめて強い光が該液晶パネルに照射されるので、直視型の液晶パネルと比較して、その影響は無視できない、と考えられる。ここで、光リークの程度は、データ線の電位の影響を受けるので、正極性書込と負極性書込とで異なる傾向がある。
【０００９】
このようにプッシュダウンや光リーク等により、実際に液晶容量に印加される電圧実効値、すなわち図１３（ａ）において斜線で示される部分の面積は、正極性書込と負極性書込とで異なってしまうので、交流駆動しているのにもかかわらず、液晶容量には直流成分が印加されることになる。このため、いわゆる焼き付きのほか、正極性書込による濃度と負極性書込による濃度とが交互に表示されることによる明滅（フリッカ）が発生して、表示品位が著しく低下することになる。
【００１０】
さらに、プッシュダウンによる電位変位や光リークの程度は、正極性書込・負極性書込だけではなく、画素の位置にも依存する傾向がある。これは、素子の特性が表示領域にわたって均一でないことや、光の照射強度が面内において一様ではないことに起因しているため、と考えられる。したがって、プッシュダウンや光リーク等による表示品位の低下を抑えるためには、単純に正極性書込・負極性書込を考慮しただけでは十分ではない、といえる。
一方、正極性書込・負極性書込のほか、画素の位置を考慮して、表示品位の低下を抑えるような構成を考えるにしても、その構成が複雑化・大規模化するのであれば、液晶表示装置における一般的な要求と矛盾する事態を招くことになる。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、いわゆる焼き付きやフリッカによる表示品位の低下を、簡易にして解消することが可能な液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本件発明に係る画像データ補正回路は、画素の透過率又は反射率を変化させる画像データを補正する画像データ補正回路であって、前記画像データの電圧レベルに応じて設定された第１の補正データを記憶する補正テーブルと、前記画素に供給する前記画像データにおける、最大電圧レベル及び最小電圧レベル、並びに前記画素の透過率又は反射率が急峻に変化する２つの変化点に対応する２つの電圧レベルのうち、相対的に低位である第１レベル及び相対的に高位である第２レベルの中で、前記最小電圧レベルと前記第１レベルとの間及び前記最大電圧レベルと前記第２レベルとの間を複数の分割電圧レベルで分割し、前記画像データのレベルが前記第１レベル未満の場合、または、前記第２レベルを越える場合は、当該複数の分割電圧レベルのうち、前記画素に供給される前記画像データの電圧レベルに対して低位側で近い第１の分割電圧レベルと、高位側で近い第２の分割電圧レベルとのそれぞれに対応する２つの第１の係数データを出力する係数出力部と、前記係数出力部から出力された前記２つの第１の係数データを補間して、前記画像データの電圧レベルに対応する第２の係数データを算出して出力する係数補間部と、前記係数補間部から出力された第２の係数データを前記第１の補正データに乗算して第２の補正データとして出力する乗算器と、前記第１及び第２の補正データが入力され、前記画像データのレベルが前記第１レベル未満の場合、または、前記第２レベルを越える場合は、前記第２の補正データを選択して出力し、前記画像データのレベルが前記第１レベル以上かつ前記第２レベル以下の場合は、前記第１の補正データを選択して出力する選択出力部と、を有することを特徴とする。この構成によれば、画像データのレベルが第１レベル未満である場合、または、第２レベルを超える場合でも、当該レベルに対応して適切に補正データが生成されるので、より正確に表示品位の低下を防止することが可能となる。
【００２１】
このような構成における前記係数出力部としては、前記画像データが前記第１レベル未満である領域、または、前記第２レベルを越える領域において、少なくとも２以上のレベルに対応する係数を記憶するルックアップテーブルと、前記ルックアップテーブルに記憶された係数を補間して、該画像データに対応する係数を求める係数補間部とを備える構成が考えられる。この構成によれば、画像データが第１レベル未満である領域のレベルの各々に対応して、または、記第２レベルを越える領域のレベルの各々に対応して、係数をルックアップテーブルに記憶させる必要がないので、その分、ルックアップテーブルに必要な記憶容量を削減することが可能となる。
【００２４】
さらに、本発明に係る液晶表示装置は、上記画像データ補正回路を備えることを特徴とする。
【００２５】
さらに、本発明に係る電子機器は、上記液晶表示装置を備えることを特徴としている。特に、画像を拡大投射するプロジェクタに用いると、フリッカ等が画素毎の適切に補正されるので、その効果が大きいが、直視型の電子機器、例えば、モバイル型のコンピュータや携帯電話等の表示部にも好適である。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
＜１：第１実施形態＞
まず、本発明の第１実施形態として、液晶パネルによる透過像を合成した後、拡大投射するプロジェクタについて説明する。
【００２８】
＜１−１：プロジェクタの構成＞
説明の便宜上、このプロジェクタの構成について概略的に説明する。図１は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応する液晶パネル１００Ｒ、１００Ｇ、１００Ｂにそれぞれ導かれる。
【００２９】
ここで、液晶パネル１００Ｒ、１００Ｂ、１００Ｇには、後述する処理回路３００により処理されたＲ、Ｇ、Ｂの画像信号がそれぞれ供給される。これにより、液晶パネル１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能することになる。
さて、これらの液晶パネル１００Ｒ、１００Ｂ、１００Ｇによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。これにより、各原色画像の合成像が、投射レンズ１１１４を介して、スクリーン１１２０に投写されることとなる。なお、液晶パネル１００Ｒ、１００Ｂ、１００Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、直視型パネルのようなカラーフィルタは不要である。
【００３０】
＜１−２：プロジェクタの電気的構成＞
次に、このプロジェクタ１１００の電気的な構成について説明する。図２は、プロジェクタの電気的な構成を示すブロック図である。
この図に示されるようにプロジェクタ１１００は、３枚の液晶パネル１００Ｒ、１００Ｇ、１００Ｂと、タイミング制御回路２００と、処理回路３００とを備える。このうち、タイミング制御回路２００は、上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、各部を制御するためのタイミング信号やクロック信号などを生成するものである。
【００３１】
一方、処理回路３００は、ガンマ補正回路３１０、補正回路３２０、Ｓ／Ｐ（シリアル−パラレル）変換回路３３０Ｒ、３３０Ｇ、３３０Ｂおよび反転増幅回路３４０Ｒ、３４０Ｇ、３４０Ｂから構成されている。
このうち、ガンマ補正回路３１０は、Ｒ、Ｇ、Ｂに対応して供給されるディジタルの画像データＤＲ、ＤＧ、ＤＢに対し、液晶パネル１００Ｒ、１００Ｇ、１００Ｂの各々の表示特性に対応するように、ガンマ補正を施して、画像データＤＲ’、ＤＧ’、ＤＢ’として出力するものである。
続いて、補正回路３２０は、画像データＤＲ’、ＤＧ’、ＤＢ’に対し、フリッカ等を、色毎に、かつ、画素毎に防止する補正を施すとともに、補正されたデータをＤ／Ａ変換して、画像信号ＶＩＤＲ、ＶＩＤＧ、ＶＩＤＢとして出力するものである。なお、補正回路３２０の詳細については後述することにする。
【００３２】
次に、Ｒに対応するＳ／Ｐ変換回路３３０Ｒは、１系統の画像信号ＶＩＤＲを入力すると、これを６系統に分配するとともに、時間軸に対して６倍に伸長（シリアル−パラレル変換）して出力するものである（図４参照）。ここで、６系統の画像信号に変換する理由は、後述するサンプリングスイッチ１５１（図３参照）において、画像信号の印加時間を長くして、画像信号のサンプリング時間および充放電時間を十分に確保するためであるが、本発明とは直接関係しないので、その説明を省略することにする。
さらに、Ｒに対応する反転増幅回路３４０Ｒは、画像信号を極性反転させた後、増幅して、画像信号ＶＩＤｒ１〜ＶＩＤｒ６として液晶パネル１００Ｒに供給するものである。
【００３３】
なお、補正回路３２０によるＧの画像信号ＶＩＤＧについても、同様に、Ｓ／Ｐ変換回路３３０Ｇによって６系統に変換された後に、反転増幅回路３４０Ｇによって反転・増幅されて、画像信号ＶＩＤｇ１〜ＶＩＤｇ６として液晶パネル１００Ｇに供給される。同様に、Ｂの画像信号ＶＩＤＢについても、Ｓ／Ｐ変換回路３３０Ｂによって６系統に変換された後に、反転増幅回路３４０Ｂによって反転・増幅されて、画像信号ＶＩＤｂ１〜ＶＩＤｂ６として液晶パネル１００Ｂに供給される。
【００３４】
また、反転・増幅回路３４０Ｒ、３４０Ｇ、３４０Ｂにおける極性反転とは、一定電位Ｖcを基準として、その電圧レベルを交互に反転させることをいう。また、反転するか否かについては、データ線への画像信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定されるが、以下の説明では、便宜的に、▲１▼走査線単位の極性反転であるとする。
【００３５】
＜１−２−１：液晶パネル＞
次に、液晶パネル１００Ｒ、１００Ｇ、１００Ｂの構成について説明する。なお、液晶パネル１００Ｒ、１００Ｇ、１００Ｂについては、電気的にみれば互いに同一構成であるので、ここでは、Ｒに対応する液晶パネル１００Ｒを例にとって説明する。図３は、液晶パネル１００Ｒの構成を示すブロック図である。
この図に示されるように、液晶パネル１００の表示領域１００ａにあっては、複数本の走査線１１２が行（Ｘ）方向に沿って平行に形成され、また、複数本のデータ線１１４が列（Ｙ）方向に沿って平行に形成されている。そして、これらの走査線１１２とデータ線１１４とが交差する部分においては、スイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが矩形状の透明な画素電極１１８に接続されている。
ここで、画素電極１１８は、対向電極１０８と対向し、さらに両電極間において液晶１０５が挟持された構成となっている。すなわち、液晶容量は、画素電極と対向電極との間に液晶が挟持されることにより形成される。
【００３６】
一方、表示領域１００ａの周辺には、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリングスイッチ１５１等からなる周辺回路１２０が設けられる。このうち、走査線駆動回路１３０は、図４に示されるように、垂直走査期間の開始に供給される転送パルスＤＹを、クロック信号ＣＬＹの論理レベルが遷移する毎に（立ち上がりおよび立ち下がり）順次シフトして、１水平走査期間１Ｈ毎に排他的にオン電位となるような走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｙを、各走査線１１２に供給するものである。
【００３７】
次に、データ線駆動回路１４０は、順次オン電位となるサンプリング制御信号Ｓ１、Ｓ２、…、Ｓｘを、１水平走査期間内に出力するものである。詳細には、データ線駆動回路１４０は、図４に示されるように、水平走査期間のはじまりに供給される転送パルスＤＸを、クロック信号ＣＬＸの論理レベルが遷移する毎に順次シフトして、排他的にオン電位となるように、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｘを出力するものである。
【００３８】
一方、画像信号ＶＩＤｒ１〜ＶＩＤｒ６は、６本の画像信号線１７１を介して供給され、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｘにしたがって各データ線１１４にサンプリングされる構成となっている。
詳細には、データ線１１４は６本毎にブロック化されており、図３において左から数えてｉ（ｉは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、サンプリング信号Ｓｉがオン電位になると、画像信号線１７１を介して供給された画像信号ＶＩＤｒ１をサンプリングして、当該データ線１１４に供給する構成となっている。
【００３９】
また、同じくｉ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、サンプリング信号Ｓｉがオン電位になると、画像信号ＶＩＤｒ２をサンプリングして、当該データ線１１４に供給する構成となっている。以下、同様に、ｉ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、サンプリング信号Ｓｉがオン電位になると、画像信号ＶＩＤｒ３、ＶＩＤｒ４、ＶＩＤｒ５、ＶＩＤｒ６の各々をそれぞれサンプリングして、対応するデータ線１１４に供給する構成となっている。
【００４０】
また、表示領域１００ａには、このほかに、液晶容量の電荷蓄積を補助するための蓄積容量１０９が各液晶容量に対して並列に形成されている。詳細には、蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、容量線１７５により共通接続されている。なお、この容量線１７５には、一定の電位（例えば電位ＬＣcomや、オン電位Ｖdd、オフ電位Ｖssなど）に共通接地されている。
【００４１】
＜１−２−２：補正回路＞
次に、図２における補正回路３２０の詳細な構成ついて説明する。図５は、この補正回路の構成を示すブロック図である。
この図において、補正量出力部３２２は、ディジタルの画像データＤＲ’、ＤＧ’、ＤＢ’にそれぞれ対応する補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂを、表示領域１００ａにおける座標位置に対応して出力するものである。なお、この補正量出力部３２２の詳細については、さらに後述することにする。
【００４２】
さて、信号ＰＳは、補正後の画像信号ＶＩＤＲ、ＶＩＤＧ、ＶＩＤＢを正極性書込に対応して供給すべき場合であればＨレベルになる一方、負極性書込に対応して供給すべき場合であればＬレベルとなる信号である。
続いて、ＲＧＢの各々に対応するセレクタ３２４は、信号ＰＳがＨレベルであれば、入力端Ａをそれぞれ選択する一方、信号ＰＳがＬレベルであれば、入力端Ｂをそれぞれ選択するものである。ここで、各セレクタ３２４の入力端Ａには、それぞれ補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂが供給される一方、入力端Ｂにはゼロデータが供給されている。
【００４３】
次に、ＲＧＢの各々に対応する加算器３２６は、それぞれセレクタ３２４によって選択されたデータを、それぞれ元の画像データＤＲ’、ＤＧ’、ＤＢ’に加算して出力するものである。
そして、ＲＧＢの各々に対応するＤ／Ａ変換器３２８は、それぞれ加算器３２６による加算されたデータをアナログ変換して、補正された画像信号ＶＩＤＲ、ＶＩＤＧ、ＶＩＤＢとして出力するものである。
【００４４】
このような構成において、信号ＰＳがＨレベルである場合、すなわち、正極性書込を行う場合には、セレクタ３２４では入力端Ａがそれぞれ選択されるので、画像データＤＲ’、ＤＧ’、ＤＢ’には、それぞれ補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂが、色毎に加算されることになる。一方、信号ＰＳがＬレベルである場合、すなわち、負極性書込を行う場合には、セレクタ３２４では入力端Ｂがそれぞれ選択されるので、画像データＤＲ’、ＤＧ’、ＤＢ’には、ゼロのデータが加算される結果、実質的な補正が行われない。
【００４５】
このため、負極性書込における電圧実効値に対して不足する分を、正極性書込における画像データに、補正データとして予め上乗せする。これにより、正極性書込において、補正データが加算された画像データをアナログ変換して液晶容量に正極性で書き込んだ場合の電圧実効値を、補正が行われない画像データをアナログ変換して液晶容量に負極性で書き込んだ場合の電圧実効値と等しくすることができる。
この際、次に詳述する補正量出力部３２２によって、補正データを、画像データのレベルのみならず、表示領域１００ａにおける座標位置（画素位置）についても、対応させて出力することにより、フリッカ等による表示品位の低下を防止することができる。
【００４６】
＜１−２−２−１：補正量出力部の構成＞
そこで次に、図５における補正量出力部３２２の詳細について説明する。図６は、この補正量出力部３２２の構成を示すブロック図である。この図に示されるように補正量出力部３２２は、Ｘカウンタ１０、Ｙカウンタ１１、ＲＯＭ（Read Only Memory）１２、補間処理部１３および補正ユニットＵＲ、ＵＧ、ＵＢから構成される。
【００４７】
このうち、Ｘカウンタ１０は、１ドット（画素）分の画像データの供給周期に同期するドットクロック信号ＤＣＬＫをカウントして、画像データのＸ座標を示すＸ座標データＤｘを出力するものである。一方、Ｙカウンタ１１は、水平走査に同期する水平クロック信号ＨＣＬＫをカウントして、画像データのＹ座標を示すＹ座標データＤｙを出力するものである。したがって、Ｘ座標データＤｘとＹ座標データＤｙとを参照することによって、当該画像データに対応するドット（画素）の座標を知ることができる。
なお、水平クロック信号ＨＣＬＫを１／２分周したものが、上述したクロック信号ＣＬＹである。また、ドットクロック信号ＤＣＬＫを１／１２分周したものが、上述したクロック信号ＣＬＸである。
【００４８】
次に、ＲＯＭ１２は不揮発性のメモリであり、プロジェクタ１１００の電源投入時に、基準補正データＤrefr、Ｄrefg、ＤrefbをＲＧＢに対応して出力する。この基準補正データＤrefr、Ｄrefg、Ｄrefbは、予め定められた複数の基準座標毎に対応するものであって、フリッカ等を補正する際の基準となるデータである。
【００４９】
ここで、本実施形態における基準座標について説明する。図７は、基準座標について表示領域１００ａとの関連において説明するための概念図である。説明の便宜上、表示領域１００ａにおける画素の配列が、横１０２４ドット×縦７６８ドットで構成されるものとすると、この表示領域を、横８個×縦６個のブロックに分割し、これらブロックの頂点に位置する計６３点の座標（図において黒丸で示される）を、本実施形態では基準座標と称呼することしたものである。
【００５０】
次に、ＲＧＢの色毎における特定レベルについて説明する。一般に、液晶パネルは、液晶の組成に応じた表示特性を有するので、画像データが取り得るレベルのうち、ある１つのレベルに対応する補正データを用いて、画像データのすべてのレベルにわたって補正しても、正確な補正を行うことができない。例えば、中央（灰色）レベルで最適化された補正データを用いて、画像データが取り得るレベルのすべてにわたって補正しても、特に黒レベルや白レベルにおいて正確な補正を行うことができず、したがって、そのようなレベルにおいて輝度ムラを抑圧することができない。一方、画像データのすべてのレベルに対応して補正データを格納するのは理想的ではあるが、ＲＯＭ１２において必要とする記憶容量が増大してしまうことになる。
そこでまず、本実施形態においては、ＲＧＢ毎に、３つの異なるレベルに対応して基準補正データＤrefr、Ｄrefg、Ｄrefgを記憶しておき、これら３つのレベル以外のレベルに対応する補正データについては、記憶した基準補正データから補間処理して求めることとした。
【００５１】
これについて詳細に説明する。図８は、液晶容量に印加される電圧実効値と透過率（または反射率）との関係を示す表示特性Ｗにおいて、色を特定しない場合の基準補正データＤrefに対応する電圧レベルが、どの地点に相当するかを示すための図である。なお、この図は、液晶容量に印加される電圧実効値がゼロである場合に、透過率が最大（白表示）となるノーマリーホワイトモードについて示している。
【００５２】
この図に示されるように、表示特性Ｗは、液晶容量に印加される電圧実効値がゼロから次第に大きくなると、透過率が緩やかに低下し、電圧レベルＶ１を越えると急峻に透過率が低下し、さらに、電圧レベルＶ３を越えると透過率が緩やかに低下する。ここで、電圧レベルＶ０は、画像データが最小レベルとなる場合に液晶容量に印加される電圧実効値であり、電圧レベルＶ４は、画像データが最大レベルとなる場合に液晶容量に印加される電圧実効値である。そして、このような表示特性Ｗにおいて、本実施形態における基準補正データＤrefは、電圧レベルＶ１、Ｖ２およびＶ３のそれぞれに対して、後述する手法により設定されたものである。なお、電圧レベルＶ１およびＶ３は、表示特性Ｗにおいて急峻に変化する点に対応するものであり、電圧レベルＶ２は、透過率が略５０％となる点に対応している。
【００５３】
ここで、上述した３つの電圧レベルを選んだ理由は、次の通りである。第１に、電圧レベルＶ１未満の領域、または、電圧レベルＶ３を越える領域においては、画像データのレベルが大きく相違しても、透過率変化が小さいので、電圧レベルＶ１またはＶ３に対応する基準補正データＤrefを用いれば、通常では十分である、と考えられるからである。第２に、仮に電圧レベルＶ１、Ｖ３の替わりに電圧レベルＶ０、Ｖ４に対応する基準補正データＤrefを記憶して、電圧レベルＶ０〜Ｖ４の範囲における各レベルに対応する補正データを補間処理して算出すると、表示特性Ｗが、電圧レベルＶ１、Ｖ３にて急峻に変化するため、補正データを全域にわたって正確に算出することができないからである。第３に、透過率が略５０％となる電圧レベルＶ２を用いることによって、補間処理の精度を高めることができるからである。
【００５４】
なお、以下の説明においては、電圧レベルＶ１を白基準レベルと、電圧レベルＶ２を中央基準レベルと、電圧レベルＶ３を黒基準レベルと、それぞれ適宜称呼することにする。また、この例では、白基準レベルと、中央基準レベルと、黒基準レベルとに対応して基準補正データＤrefを用意することにしたが、白基準レベルから黒基準レベルまでの範囲を分割する複数点に対応して基準補正データＤrefを用意してもよい。すなわち、白基準レベルと、複数の中間基準レベルと、黒基準レベルとに対応して基準補正データＤrefを用意してもよい。
【００５５】
次に、ＲＯＭ１２の記憶内容について説明する。図９は、ＲＯＭ１２の記憶内容を示す図である。
この図に示されるように、ＲＯＭ１２には、６３点の基準座標毎に、９個の基準補正データＤrefが格納されている。詳細には、１個の基準座標に対応する基準補正データＤrefは、それぞれＲＧＢに対応する基準補正データＤrefr、Ｄrefg、Ｄrefbからなり、各色の基準補正データは、さらに白基準レベル、中央基準レベルおよび黒基準レベルにそれぞれ対応して格納されている。
【００５６】
ここで、図９において、データを示す「Ｄ」に続く第１番目の添字「Ｒ」、「Ｇ」、「Ｂ」は、どの色に対応しているかを示している。また、第２番目の添字のうち、「ｗ」は白基準レベルに、「ｃ」は中央基準レベルに、「ｂ」は黒基準レベルに、それぞれ対応していることを示している。さらに、第３番目および第４番目の添字「ｉ、ｊ」は、対応する基準座標を示している。例えば、「ＤＲｃ２５６、１」とは、Ｒ（赤）色であって、中央基準レベルに対応し、かつ、基準座標（２５６、１）に対応する基準補正データであることを示している。
なお、以下の説明では、基準補正データについて、ＲＧＢの各色で区別する場合、Ｒに対応するものをＤrefrと、Ｇに対応するものをＤrefgと、Ｂに対応するものをＤrefbとそれぞれ表記する一方、ＲＧＢの各色で区別しない場合、単にＤrefと表記することにする。
【００５７】
次に、基準補正データＤrefの設定について説明する。図１０は、基準補正データＤrefを設定する際に用いるシステムの構成を示す図である。この図に示されるシステム１０００は、実施形態に係るプロジェクタ１１００、ＣＣＤカメラ５００、パーソナルコンピュータ６００およびスクリーンＳから構成されるが、補正回路３２０については動作を停止させている。
さて、このシステムにおいて、ＣＣＤカメラ５００は、プロジェクタ１１００により投射されてスクリーンＳに写し出された画像を撮像して、画像信号Ｖｓに変換出力するものである。また、パーソナルコンピュータ６００は、画像信号Ｖｓを解析して次のような手順で基準補正データＤrefを生成するものである。
【００５８】
まず、このシステム１０００に、図示せぬ信号発生器を接続して、電圧レベルＶ１に対応するＲの画像データＤＲ’を供給する（画像データＤＧ’、ＤＢ’については、最低透過率の電圧レベルＶ４に対応させて固定する）。これにより、スクリーンＳには明るい赤一色の画像が、正極性書込・負極性書込により交互に表示される。
次に、この画像は、ＣＣＤカメラ５００によって撮像され、画像信号Ｖｓとして、パーソナルコンピュータ６００に供給される。そして、パーソナルコンピュータ６００は、画像信号Ｖｓから、１フレームの画面を図７に示される縦６個×横８個のブロックに分割して、各ブロックの平均輝度レベルを正極性書込時と負極性書込時とにおいて求め、これに基づいて、各基準座標の輝度レベルを算出する。この際、パーソナルコンピュータ６００は、ある基準座標の輝度レベルについて、当該基準座標に隣接する１、２または４つのブロックの平均輝度レベルを平均して求める。
【００５９】
続いて、パーソナルコンピュータ６００は、基準座標の輝度レベルについて正極性書込・負極性書込と比較し、いずれか一方の書込を基準としたときに、他方の書込において不足分または過剰分を求めて、その分に基づいて基準補正データＤrefを算出する。なお、本実施形態では、基準となる極性を負極性書込として、正極性書込において補正を行う構成となっているので、負極性書込に対する不足分が算出されることになる。
同様な動作を、パーソナルコンピュータ６００は、６３点のすべての基準座標について、さらに、中央基準レベル（電圧レベルＶ２）、黒基準レベル（Ｖ３）についても実行して、Ｒに対応する基準補正データＤrefrを算出する。
【００６０】
引き続き、画像データＤＲ’、ＤＢ’を最低透過率の電圧レベルＶ４に対応させて固定し、Ｇの画像データＤＧ’を白基準レベル、中央基準レベル、黒基準レベルに対応するように順次切り替えて、パーソナルコンピュータ６００に対し、Ｇに対応する基準補正データＤrefgを算出させる。
同様に、画像データＤＲ’、ＤＧ’を最低透過率の電圧レベルＶ４に対応させて固定し、Ｂの画像データＤＢ’を白基準レベル、中央基準レベル、黒基準レベルに対応するように順次切り替えて、パーソナルコンピュータ６００に対し、Ｂに対応する基準補正データＤrefbを算出させる。そして、このように算出された基準補正データＤrefr、Ｄrefg、Ｄrefbが、当該プロジェクタ１１００におけるＲＯＭ１２に格納される。
【００６１】
説明を再び図６に戻すと、補間処理部１３は、白基準レベル、中央基準レベルおよび黒基準レベルに対応する基準補正データＤrefr、Ｄrefg、Ｄrefbを、ＲＧＢの色毎に補間処理することによって、ＲＧＢにそれぞれ対応する補正データ（第１補正データ）ＤＨｒ、ＤＨｇ、ＤＨｂを、基準座標毎に算出するものである。
具体的には、補間処理部１３は、例えばＲにおいて、電圧Ｖ１レベル（白基準レベル）に対応する基準補正データＤrefrと電圧レベルＶ２（中央基準レベル）に対応する基準補正データＤrefrとから、白基準レベルから中央基準レベルまでの各レベルに対応して補正データＤＨｒを算出し、同様に、電圧レベルＶ２に対応する基準補正データＤrefと電圧レベルＶ３（黒基準レベル）に対応する基準補正データＤrefrとから、中央基準レベルから黒基準レベルまでの各レベルに対応して補正データＤＨｒを算出する。
【００６２】
なお、本実施形態における補間処理部１３は、直線補間によって補正データＤＨを算出するものとする。例えば、電圧レベルＶａ（ただし、Ｖ１＜Ｖａ＜Ｖ２）、座標（ｉ、ｊ）、Ｒに対応する補正データＤＨｒは、次の式で与えられる。すなわち、ＤＨｒ＝（ＤＲｗｉ、ｊ）・（Ｖａ−Ｖ１）／（Ｖ２−Ｖ１）＋（ＤＲｃｉ、ｊ）・（Ｖ２−Ｖａ）／（Ｖ２−Ｖ１）
したがって、補間処理部１３によって、６３点の基準座標毎に、電圧レベルＶ１（白基準レベル）から電圧レベルＶ３（黒基準レベル）までの各レベルに対応した補正データＤＨｒ、ＤＨｇ、ＤＨｂが算出されることになる。
【００６３】
次に、Ｒに対応する補正ユニットＵＲは、上述した補間処理部１３で生成された補正データＤＨｒについて座標方向に補間処理を実行して、画像データＤＲ’のレベルおよび座標位置に対応する補正データＣｍｐ−Ｒを出力するものである。同様に、Ｇに対応する補正ユニットＵＧは、補正データＤＨｇについて座標方向に補間処理を実行して、画像データＤＧ’のレベルおよび座標位置に対応する補正データＣｍｐ−Ｇを出力するものであり、Ｂに対応する補正ユニットＵＢは、補正データＤＨｂについて座標方向に補間処理を実行して、画像データＤＢ’のレベルおよび座標位置に対応する補正データＣｍｐ−Ｂを出力するものである。
なお、各補正ユニットＵＲ、ＵＧ、ＵＢは、本実施形態では共通構成であるので、代表してＲに対応する補正ユニットＵＲについて説明することする。
【００６４】
さて、補正ユニットＵＲは、補正テーブル１４Ｒ、演算部１５Ｒおよびアドレス発生部１７Ｒを備えている。
このうち、補正テーブル１４Ｒは、補間処理部１３による補正データＤＨｒについて、基準座標を行アドレスとし、レベル方向を列アドレスとした領域に記憶する一方、読出アドレスで指定された記憶領域から４点の補正データＤＨｒ１〜ＤＨｒ４を出力する構成となっている。
【００６５】
ここで、補正テーブル１４Ｒにおける記憶内容について図１１を参照して説明する。この図において、「ｍ」は電圧レベルＶ１に対応する画像データを示し、「ｎ」は電圧レベルＶ３に対応する画像データを示す。図に示されるように、補正テーブル１４Ｒは、各基準座標に対応付けて補正データＤＨｒを記憶している。ここで、補正データＤＨｒに続く第１番目および第２番目の添字「ｉ、ｊ」は、対応する基準座標を示すものであり、第３番目の括弧内数字は、対応する画像データのレベルを示している。例えば、ＤＨｒ１、１２８（ｍ＋２）とは、基準座標（１、１２８）、画像データのレベル（ｍ＋２）に対応する補正データであることを示している。
【００６６】
次に、アドレス発生部１７Ｒは、Ｘ座標データＤｘ、Ｙ座標データＤｙと、画像データＤＲ’とに基づいて、以下の手順で４つの読出アドレスを順次生成するものである。
すなわち、第１に、アドレス発生部１７Ｒは、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標の近傍に位置する４点の基準座標を特定する。例えば、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標が（６４、６４）であるならば（図７参照）、基準座標として４つの（１、１）、（１２８、１）、（１、１２８）、（１２８、１２８）を特定する。これにより、第１行、第２行、第１０行、第１１行を指示する４つの行アドレスが生成される。
第２に、アドレス発生部１７Ｒは、画像データＤＲ’のレベルに対応する列アドレスを生成する。例えば、画像データＤＲ’のレベルが「ｍ＋１」であるならば、第２列を指示する列アドレスを生成する。ただし、画像データＤＲ’が「ｍ」未満の場合には第１列を指示する列アドレスを生成し、画像データＤＲ’が「ｎ」を越える場合には「ｎ」に対応する列アドレスを生成する。
第３に、アドレス発生部１７Ｒは、４つの行アドレスと１つの列アドレスを組み合わせて４つの読出アドレスを生成する。
そして、このアドレス発生部１４Ｒによって、補正テーブル１４Ｒに記憶されている補正データＤＨｒの中から、４つの補正データＤＨｒ１〜ＤＨｒ４が選択される。例えば、画像データＤＲ’のレベルが「ｍ＋１」であり、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標が（６４、６４）であるならば、図１１においてＤＨｒ１，１（ｍ＋１）と、ＤＨｒ１２８，１（ｍ＋１）と、ＤＨｒ１，１２８（ｍ＋１）と、ＤＨｒ１２８，１２８（ｍ＋１）とが補正データＤＨｒ１〜ＤＨｒ４として補正テーブル１４Ｒから読み出される。
【００６７】
次に、図６における演算部１５Ｒは、読み出された４点の補正データＤＨｒ１〜ＤＨｒ４を用いて、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標（当該画像データＤＲ’に対応する座標）に相当するであろう補正データＣｍｐ−Ｒを補間処理により求めるものである。詳細には、演算部１５Ｒは、４点の補正データＤＨｒ１〜ＤＨｒ４に対し、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標から、補正データＤＨｒ１〜ＤＨｒ４に対応する座標までの各距離に応じて直線補間することにより、補正データＣｍｐ−Ｒを求める。
【００６８】
なお、この補正データＣｍｐ−Ｒは、正極性書込であれば、図５における加算器３２６により画像データＤＲ’と加算されて、Ｄ／Ａ変換器３２８によりアナログの画像信号ＶＩＤＲとして出力される。
また、ここでは、Ｒに対応する補正データＣｍｐ−Ｒを生成する場合について説明したが、Ｇに対応する補正データＣｍｐ−Ｇや、Ｂに対応する補正データＣｍｐ−Ｂについても同様な処理により求められて、正極性書込であれば、それぞれ画像データＤＧ’、ＤＢ’と加算された後、アナログの画像信号ＶＩＤＧ、ＶＩＤＢとして出力されることになる。
【００６９】
＜１−２−２−２：補正回路の動作＞
次に、補正回路３２０の動作について説明する。図１２は、補正回路の動作を示すフローチャートである。
まず、プロジェクタ１１００に電源が投入されると、ＲＯＭ１２から各基準座標に対応する基準補正データＤref（Ｄrefr、Ｄrefg、Ｄrefb）が読み出される（ステップＳ１）。
【００７０】
次に、補間処理部１３は、基準補正データＤrefr、Ｄrefg、Ｄrefbに基づいて、レベル方向の補間処理を実行して、補正データＤＨｒ、ＤＨｇ、ＤＨｂを生成する（ステップＳ２）。すなわち、基準補正データＤrefr、Ｄrefg、Ｄrefbの各々は、それぞれ、６３点の基準座標における３つの電圧レベルＶ１、Ｖ２、Ｖ３にしか対応していないので、電圧レベルＶ１から電圧レベルＶ３までの各レベルに対応する補正データＤＨｒ、ＤＨｇ、ＤＨｂについては、それぞれ補間処理によって生成することにしたものである。
【００７１】
次に、補正テーブル１４Ｒ、１４Ｇ、１４Ｂに、補正データＤＨｒ、ＤＨｇ、ＤＨｂがそれぞれ格納されると、ドットクロック信号ＤＣＬＫおよび水平クロック信号ＨＣＬＫに同期して、１ドット（画素）分の画像データＤＲ’、ＤＧ’、ＤＢ’が供給されたか否かが判別される（ステップＳ３）。この判別結果が否定的であれば、再び処理の手順がステップＳ３に戻って待機状態になる。
一方、ステップＳ３の判別結果が肯定的であれば、さらに、現時点において信号ＰＳがＨレベルであるか否か（すなわち、正極性書込を行うのか否か）が判別される（ステップＳ４）。この判別結果が否定的であれば（すなわち、負極性書込を行うのであれば）、上述したようにセレクタ３２４によりゼロデータが画像データＤＲ’、ＤＧ’、ＤＢ’に加算されるのみであり、したがって、実質的な補正が行われないまま、再び処理の手順がステップＳ３に戻って待機状態になる。
【００７２】
また、ステップＳ４の判別結果が肯定的であれば、Ｘカウンタ１０から出力されるＸデータ座標ＤｘおよびＹカウンタ１１から出力されるＹデータ座標Ｄｙによって、現時点における画像データＤＲ’、ＤＧ’、ＤＢ’が、表示領域１００ａにおいて、いかなる座標位置に対応しているのかが示されることになる。そして、Ｒについて座標方向の補間処理の元になる補正データＤＨｒ１〜ＤＨｒ４が、Ｘ座標データＤｘおよびＹ座標データＤｙと、画像データＤＲ’のレベルとに基づいて、補正テーブル１４Ｒから読み出される。同様に、Ｇについて座標方向の補間処理の元になる補正データＤＨｇ１〜ＤＨｇ４が、Ｘ座標データＤｘおよびＹ座標データＤｙと、画像データＤＧ’のレベルとに基づいて、補正テーブル１４Ｇから読み出され、Ｂについて座標方向の補間処理の元になる補正データＤＨｂ１〜ＤＨｂ４が、Ｘ座標データＤｘおよびＹ座標データＤｙと、画像データＤＢ’のレベルとに基づいて、補正テーブル１４Ｂから読み出される（ステップＳ５）。
【００７３】
この後、補正データＤＨｒ１〜ＤＨｒ４が、Ｘ座標データＤｘおよびＹ座標データＤｙに基づき、演算部１５Ｒによって補間処理されて、補正データＣｍｐ−Ｒが生成される。同様に、補正データＤＨｇ１〜ＤＨｇ４が、演算部１５Ｇによって補間処理されて、補正データＣｍｐ−Ｇが生成され、補正データＤＨｂ１〜ＤＨｂ４が、演算部１５Ｂによって補間処理されて、補正データＣｍｐ−Ｂが生成される（ステップＳ６）。
【００７４】
そして、補正データＣｍｐ−Ｒと画像データＤＲ’とが加算器３２４によって加算された後、Ｄ／Ａ変換器３２８によってアナログ変換されて、Ｒ（赤）の画像信号ＶＩＤＲとして出力される。同様に、補正データＣｍｐ−Ｇと画像データＤＧ’とが加算された後、アナログ変換されて、Ｇ（緑）の画像信号ＶＩＤＧとして出力され、補正データＣｍｐ−Ｂと画像データＤＢ’とが加算された後、アナログ変換されて、Ｂ（青）の画像信号ＶＩＤＢとして出力される（ステップＳ７）。
この後、次の１ドット分の画像データＤＲ’、ＤＧ’、ＤＢ’についても同様な処理を実行すべく、処理手順が再びＳ３に戻ることになる。
【００７５】
このように、本実施形態によれば、例えばＲについて着目すれば、正極性書込であれば、画像データＤＲ’のレベル全域にわたって、適切な補正データＣｍｐ−Ｒが求められて、画像データＤＲ’に加算されるが、負極性書込であれば、画像データＤＲ’の実質的な補正は行われないので、液晶容量に印加される電圧実効値は、両極性でほぼ等しくなる。例えば、図１３（ｂ）に示されるように、正極性書込において、補正量データＣｍｐ−Ｒに相当する電圧Ｃｍｐが、補正しない場合の電圧Ｖgpに加算されて画素電極に印加されるので、負極性書込において電圧Ｖgnを画素電極に印加したときの電圧実効値に対して不足していた分が補われる結果、液晶容量に印加される電圧実効値は両極性でほぼ等しくなる。このため、フリッカ等による表示品位の低下が抑えられることになる。
【００７６】
さらに、補正回路３２０においては、同じくＲについて着目すれば、基準座標毎に対応し、かつ、３つの電圧レベルＶ１、Ｖ２、Ｖ３に対応する基準補正データＤrefrから、画像データの各レベルに対応する補正データＤＨｒが基準座標毎に生成されるとともに、４点の補正データＤＨｒ１〜ＤＨｒ４に対し、Ｘ座標データＤｘおよびＹ座標データＤｙに応じ補間処理が施されて、補正データＣｍｐ−Ｒが生成される。このため、画像データのレベルのみならず、画像データＤＲ’の座標位置にも対応して補正が施されるので、フリッカ等の表示品位の低下を、表示領域１００ａの全域にわたって適切に抑えることが可能となる。
【００７７】
くわえて、レベルに対応する補間処理を実行した後に、座標方向に補間処理が実行されるので、すなわち、２段階の補間処理が実行されるので、ＲＯＭ１２および補正テーブル１４Ｒのメモリ容量が大幅に削減されることになる。
また、Ｘカウンタ１０、Ｙカウンタ１１、ＲＯＭ１２および補間処理部１３は、各補正ユニットＵＲ、ＵＧ、ＵＢで兼用しているので、その分、構成が簡易となる結果、低コストを図ることが可能である。
なお、上述した実施形態にあっては、ガンマ補正回路３１０の後段に補正回路３２０が設けられたが、これを逆転させ、画像データＤＲ、ＤＧ、ＤＢを補正回路３２０に入力して補正を施した後に、ガンマ補正を施すようにしてもよいことは勿論である。
【００７８】
＜２：第２実施形態＞
次に、本発明の第２実施形態に係るプロジェクタについて説明する。このプロジェクタは、第１実施形態のうち、補正回路３２０における補正量出力部３２２を、図１４に示される補正量出力部３２２’に置換したものである。なお、他の部分については、第１実施形態と同様であるので、その説明を省略することにする。
【００７９】
＜２−１：補正回路、特に補正量出力部の構成＞
さて、図１４に示される補正量出力部３２２’は、基準補正データＤrefr、Ｄrefg、Ｄrefbを予め記憶しておき、補間処理部１３によってレベル方向の補間を施して補正データＤＨｒ、ＤＨｇ、ＤＨｂを生成し、さらに、これらに基づいて補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂを生成するといった基本的仕組みは、第１実施形態における補正量出力部３２２（図６参照）と共通である。
【００８０】
しかしながら、第２実施形態における補正量出力部３２２’は、ＲＯＭ１２の替わりに記憶容量の少ないＲＯＭ１２’を用いる点、および、補正テーブル１４Ｒ、１４Ｂの替わりに記憶容量の少ない補正テーブル１４Ｒ’、１４Ｂ’を用いる点で、第１実施形態の補正量出力部３２２と相違している。
【００８１】
さて、人の視覚には、Ｒ（赤）、Ｂ（青）と比較してＧ（緑）の感度が高いといった特性がある。このため、フリッカ等にあっては、Ｇが視認されやすくなる反面、ＲやＢでは視認されにくい傾向がある。したがって、ＲＧＢの補正精度を必ずしも同一とする必要はなく、むしろＲやＢの補正精度をＧに比べて相対的に落とすことにより、必要なメモリ容量を削減することができる。
本実施形態は、この点に鑑みてなされたものであり、人の視覚特性に応じて、基準補正データＤrefr、Ｄrefg、Ｄrefbのデータ量の割合を定めることにより、ある記憶容量のＲＯＭ１２’を用いて、視覚上最大の効果を得られるようにしたものである。そこで、以下、補正量出力部３２２’に用いられるＲＯＭ１２’および補正テーブル１４Ｒ’、１４Ｂ’を中心に説明する。
【００８２】
まず、図１５は、第２実施形態における基準座標について、表示領域１００ａとの関連において説明するための概念図である。この図に示されるように、表示領域は、第１実施形態と同様に横１０２４ドット×縦７６８ドットで構成されるが、Ｇと、ＲＢとの基準座標は、互いに異なっている。すなわち、Ｇの基準座標は、表示領域１００ａを、横８個×縦６個のブロックに分割して、これらブロックの頂点に位置する計６３点の座標（図において黒丸および二重丸で示される）である。一方、ＲおよびＢの基準座標は、Ｇの基準座標に対応する６３点のうち、二重丸で示される２０点のみである。すなわち、Ｒ、Ｂの基準座標は、Ｇの基準座標の中からを一定の規則に従って抽出したものである。
したがって、Ｒの基準補正データＤrefrおよびＢの基準補正データＤrefbは、それぞれ２０点の基準座標の各々に対応して記憶されるので、６３点の基準座標の各々に対応して記憶されるＧの基準補正データＤrefgと比較して、そのデータ量は、２０／６３（≒１／３）になる。
【００８３】
次に、本実施形態におけるＲＯＭ１２’において、基準補正データＤrefr、Ｄrefg、Ｄrefbがどのように格納されるかについて、図１６を参照して説明する。この図に示されるように、ＲＯＭ１２’において、Ｇにあっては、基準補正データＤＧｗｉ，ｊと、ＤＧｃｉ，ｊと、ＤＧｂｉ，ｊとのトリオが、６３点の基準座標毎に記憶されている。一方、ＲＯＭ１２’において、Ｒにあっては、基準補正データＤＲｗｉ，ｊと、ＤＲｃｉ，ｊと、ＤＲｂｉ，ｊとのトリオが、２０点の基準座標毎に記憶され、同様に、Ｂにあっては、基準補正データＤＢｗｉ，ｊと、ＤＢｃｉ，ｊと、ＤＢｂｉ，ｊとのトリオが、２０点の基準座標毎に記憶されている。
【００８４】
このため、基準補正データＤrefr、Ｄrefbは、例えば、図１６に示される第１行の基準座標（１、１）、（１２８、１）、…、（１０２４、１）のうち、（１、１）、（２５６、１）、（５１２、１）、（７６８、１）、（１０２４、１）について記憶され、第２行については記憶されないことになる。さらに、第３行以降についても第１行および第２行と同様に基準座標が間引かれる。したがって、ＲＯＭ１２’の記憶容量は、すべての基準座標について記憶する場合（第１実施形態のＲＯＭ１２）と比較して、（２０＋６３＋２０）／（６３＋６３＋６３）、すなわち約５４％で済む。これにより、まず、ＲＯＭ１２’の記憶容量を大幅に削減することができる。
【００８５】
次に、このような基準補正データＤrefrから補間処理により生成される補正データＤＨｒが、補正テーブル１４Ｒ’において、どのように記憶されるかについて、図１７を参照して説明する。この図に示されるように、補正テーブル１４Ｒ’には、補正データＤＨｒが、２０点の基準座標毎に、かつ、第１列に相当する電圧レベルＶ１から第ｎ列に相当する電圧レベルＶ３までのレベル毎に、それぞれ対応して記憶されている。
【００８６】
ここで、第１実施形態においては、ＲＧＢの各々について、６３点の基準座標に対応して基準補正データＤrefr、Ｄrefbを記憶する一方、これらにレベル方向の補間処理を施して、補正データＤＨｒ、ＤＨｂを生成していた。これに対して、第２実施形態では、Ｒ、Ｂについては、２０点の基準座標に対応して基準補正データＤrefr、Ｄrefbを記憶する一方、これらにレベル方向の補間処理を施して、補正データＤＨｒ、ＤＨｂを生成している。このため、第２実施形態において、補正データＤＨｒ、ＤＨｂのデータ量は、第１実施形態と比較して約１／３に減少する。したがって、これらを記憶する補正テーブル１４Ｒ’、１４Ｂ’の記憶容量を約１／３に削減することができる。
【００８７】
＜２−２：補正回路、特に補正量出力部の動作＞
次に、第２実施形態における補正量出力部３２２’の動作を具体的に説明する。まず、電源が投入されると、ＲＯＭ１２’から、Ｇについては６３点の基準座標に対応する基準補正データＤrefgが読み出される一方、Ｒおよび色については２０点の基準座標に対応する基準補正データＤrefr、Ｄrefbが読み出される。
続いて補間処理部１３は、各基準補正データＤrefr、Ｄrefg、Ｄrefbにレベル方向の補間処理を施して、補正データＤＨｒ、ＤＨｇ、ＤＨｂを生成し、これらを補正テーブル１４Ｒ’、１４Ｇ、１４Ｂ’に転送する。
【００８８】
一方、Ｘカウンタ１０はドットクロック信号ＤＣＬＫを、Ｙカウンタ１１は水平クロック信号ＨＣＬＫを、それぞれカウントするが、これらのカウント結果であるＸ座標データがＤｘ＝６４となり、かつ、Ｙ座標データがＤｙ＝６４となった場合を想定する。すなわち、図１５において、座標（６４、６４）のドットに対応する画像データＤＲ’、ＤＧ’、ＤＢ’を補正する場合について想定する。
【００８９】
さて、座標方向の補間処理の元になる補正データであって、Ｒに対応する４点の補正データＤＨｒ１〜ＤＨｒ４が、Ｘ座標データＤｘおよびＹ座標データＤｙと、画像データのレベルとに基づいて、補正テーブル１４Ｒ’から読み出される。Ｇについても４点の補正データＤＨｇ１〜ＤＨｇ４が補正テーブル１４Ｇから読み出され、同様に、Ｂについても４点の補正データＤＨｂ１〜ＤＨｂ４が補正テーブル１４Ｂ’から読み出される。
ここで、Ｇについては、（１、１）、（１２８、１）、（１、１２８）、（１２８、１２８）の各基準座標に対応する補正データが読み出される一方、Ｒおよび色については、それぞれ（１、１）、（２５６、１）、（１、２５６）、（２５６、２５６）の各基準座標に対応する補正データが読み出される。
【００９０】
この後、演算部１５Ｒ、１５Ｇ、１５Ｂの各々は、それぞれ、Ｘ座標データＤｘおよびＹ座標データＤｙに基づいて、対応する色の４点の補正データに補間処理を施す。なお、補間処理は、直線補間を用いて行われるが、その精度は、表示すべき画像データの座標と元になる補正データとの距離に応じて定まり、距離が長くなるにつれて精度が悪化する。したがって、補間処理によって生成された補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｂの精度については、補正データＣｍｐ−Ｇに比べて低下するが、上述したように、人のＲおよびＢについての視覚感度は、Ｇに比較して低いので、ＲＧＢの原色画像を合成した場合の表示品質は、ほとんど低下させないで済む。
【００９１】
なお、第２実施形態は、人の視覚特性に応じて、基準補正データＤrefr、Ｄrefg、Ｄrefbのデータ量を異ならせるものであるから、すべての基準座標について基準補正データＤrefr、Ｄrefg、Ｄrefbを用意するが、Ｄrefgについては１０ビット、ＤrefrおよびＤrefbについては５ビットといったように、各データのビット数を視覚特性に応じて定めるようにしてもよい。
【００９２】
＜３：第３実施形態＞
上述した第１および第２実施形態にあっては、白基準レベル（電圧レベルＶ１）から黒基準レベル（電圧レベルＶ３）までの範囲に限って、各レベルに対応した補正データＤＨｒ、ＤＨｇ、ＤＨｂを補間処理部１３によって算出し、これらを、補正テーブル１４Ｒ、１４Ｇ、１４Ｂの各々によって記憶する一方、白基準レベルＶ１未満の領域では、電圧レベルＶ１に対応する基準補正データＤrefを、黒基準レベルＶ３を越える領域では、電圧レベルＶ３に対応する基準補正データＤrefを、それぞれ一律に用いる構成となっていた。これは、電圧レベルＶ１未満の領域、または、電圧レベルＶ３を越える領域においては、画像データのレベルが大きく相違しても、透過率変化が小さいので、電圧レベルＶ１またはＶ３に対応する基準補正データＤrefを用いれば、通常では十分である、と考えたからである。
【００９３】
しかしながら、実際には、電圧レベルＶ１未満に対応する輝度レベルの表示をする場合に、電圧レベルＶ１未満である画像データの補正データとして、電圧レベルＶ１に対応する基準補正データＤrefを一律に用いると、当該補正データは該画像データに真に対応するものではないので、補正が十分に行われない事態が想定される。同様な事態は、電圧レベルＶ３を越える輝度レベルの表示をする場合にも発生し得る、と考えられる。
【００９４】
そこで、本発明の第３実施形態では、電圧レベルＶ１未満の領域および電圧レベルＶ３を越える領域においても、それらの領域の電圧レベルに対応して適切な補正データを算出する構成として、電圧レベルＶ１未満および電圧レベルＶ３を越える領域に対応する輝度レベルにおいてもフリッカ等の解消を図ることにした。
【００９５】
ところで、電圧レベルＶ１未満の領域において、該電圧レベルに対応する補正データを算出するにしても、その補正データの内容は、電圧レベルＶ１に対応する基準補正データＤrefと大きな差はないと考えられる。このため、本実施形態では、補正すべき画像データのレベルが、白基準レベルに対応する電圧レベルＶ１未満である場合、電圧レベルＶ１に対応する基準補正データＤrefに、当該画像データのレベルと電圧レベルＶ１との差に応じた係数を乗算して、その積を、当該電圧レベルに対応する補正データとして用いることとした。
同様に、電圧レベルＶ３を越える領域において、該電圧レベルに対応する補正データを算出するにしても、その補正データの内容は、電圧レベルＶ３に対応する基準補正データＤrefと大きな差はないと考えられるので、補正すべき画像データのレベルが、黒基準レベルに対応する電圧レベルＶ３を越える場合、電圧レベルＶ３に対応する基準補正データＤrefに、当該画像データのレベルと電圧レベルＶ１との差が大きくなるにつれて「１」よりも次第に大きくなる係数を乗算して、その積を、当該電圧レベルに対応する補正データとして用いることとした。
【００９６】
一方、上述した第１および第２実施形態にあって、アドレス発生部１７Ｒ（１７Ｇ、１７Ｂ）は、補正テーブル１４Ｒ（１４Ｇ、１４Ｂ）に対し、画像データＤＲ’（ＤＧ’、ＤＢ’）が電圧レベルＶ１未満の場合、第１列を指示する列アドレスを生成して、近傍に位置する４点の基準座標にあって電圧レベルＶ１に対応する補正データを読み出し、また、画像データＤＲ’（ＤＧ’、ＤＢ’）が電圧レベルＶ３を越える場合、第ｎ列を指示する列アドレスを生成して、近傍に位置する４点の基準座標にあって電圧レベルＶ３に対応する補正データを読み出す構成となっている。
【００９７】
この構成を考慮したので、第３実施形態では、電圧レベルＶ１、Ｖ３に対応する補正データに係数を乗算するポイントを、図６において、Ｒについて補正テーブル１４Ｒから演算部１５Ｒまでの間とし、同様にＧについて補正テーブル１４Ｇから演算部１５Ｇまでの間とし、Ｂについて補正テーブル１４Ｂから演算部１５Ｇまでの間とした。
【００９８】
＜３−１：補正回路、特に補正量出力部の構成＞
ここで、第３実施形態における補正回路３２０について詳述することにする。図１８は、本実施形態における補正回路のうち、補正量出力部の要部構成を示すブロック図であり、図６にあって、補正テーブル１４Ｒから演算部１５Ｒまでの間において追加される構成を示したものである。なお、ＧおよびＢについても同様な構成が追加されることになる。
【００９９】
図１８において、Ｗ−ＬＵＴ（ルックアップテーブル）３２２２および係数補間部３２２４は、補正すべき画像データＤＲ’のレベルが、電圧レベルＶ１（白基準レベル）未満である場合に、当該レベルに対応する係数ｋｗを出力するものである。
詳細には、Ｗ−ＬＵＴ３２２２は、例えば図１９に示されるように、白基準レベルＶ１からレベルが小さくなるにつれて、徐々に「１」から変化する特性曲線上にあって、電圧レベルＶ０、Ｖｗ１、Ｖｗ２、Ｖ１の４点に対応した係数データｋｗmax、ｋｗ１、ｋｗ２、ｋｗminをそれぞれ記憶する一方、最小電圧レベルＶ０以上電圧レベルＶ１（白基準レベル）未満である画像データＤＲ’を入力すると、そのレベルの前後に位置する２点の係数データを出力するものである。例えば、Ｗ−ＬＵＴ３２２２は、電圧レベルＶｗ１以上電圧レベルＶｗ２以下である場合には、電圧レベルＶｗ１に対応する係数データｋｗ１と、電圧レベルＶｗ２に対応する係数データｋｗ２との２点の係数データを出力する。
さらに、係数補間部３２２４は、Ｗ−ＬＵＴ３２２２から出力された２点の係数データを補間処理して、電圧レベルＶ１未満である画像データＤＲ’のレベルに対応する係数データｋｗを、乗算器Ｍ１１〜Ｍ１４における入力端の一方に供給するものである。
【０１００】
同様に、Ｂ−ＬＵＴ３２４２および係数補間部３２４４は、画像データＤＲ’のレベルが、電圧レベルＶ３（黒基準レベル）を越える場合に、当該レベルに対応する係数ｋｂを出力するものである。
詳細には、Ｂ−ＬＵＴ３２４２は、例えば図２０に示されるように、黒基準レベルＶ３からレベルが大きくなるにつれて、徐々に「１」から大きくなる特性曲線上にあって、電圧レベルＶ３、Ｖｂ１、Ｖｂ２、Ｖ４の４点に対応した係数データｋｂmin、ｋｂ１、ｋｂ２、ｋｂmaxをそれぞれ記憶する一方、電圧レベルＶ３（黒基準レベル）を越え、最大電圧レベルＶ４以下である画像データＤＲ’を入力すると、そのレベルの前後に位置する２点の係数データを出力するものである。例えば、Ｂ−ＬＵＴ３２４２は、電圧レベルＶｂ２以上電圧レベルＶ４以下である場合には、電圧レベルＶｂ２に対応する係数データｋｂ２と、電圧レベルＶ４に対応する係数データｋｂmaxとの２点の係数データを出力する。
さらに、係数補間部３２４４は、Ｂ−ＬＵＴ３２４２から出力された２点の係数データを補間処理して、電圧レベルＶ３を越える画像データＤＲ’のレベルに対応する係数データｋｂを、乗算器Ｍ２１〜Ｍ２４における入力端の一方に供給するものである。なお、本実施形態において、Ｗ−ＬＵＴ３２２２の係数特性およびＢ−ＬＵＴ３２４２の係数特性については、図８に示される表示特性を考慮して設定されるので、実際には、図１９および図２０に示される特性曲線とは異なる場合がある。
【０１０１】
さて、本実施形態において、補正テーブル１４Ｒから読み出される４点の補正データのうち、補正データＤＨｒ１は、次の３つの経路に分岐して出力される。すなわち、補正データＤＨｒ１は、第１番目の経路として、乗算Ｍ１１における入力端の他方に供給され、第２番目の経路として、セレクタ３２７０の入力端ｂに供給され、第３番目の経路として、乗算器Ｍ２１における入力端の他方に供給されている。他の３点の補正データＤＨｒ２、ＤＨｒ３、ＤＨｒ４についても同様に、第１番目の経路として、それぞれ乗算器Ｍ１２、Ｍ１３、Ｍ１４における入力端の他方に供給され、第２番目の経路として、それぞれセレクタ３２７０の入力端ｂに供給され、第３番目の経路として、それぞれ乗算器Ｍ２２、Ｍ２３、Ｍ２４における入力端の他方に供給されている。なお、乗算器Ｍ１１〜Ｍ１４における乗算結果は、それぞれセレクタ３２７０の入力端ａに供給され、また、乗算器Ｍ２１〜Ｍ２４における乗算結果は、それぞれセレクタ３２７０の入力端ｃに供給されている。
【０１０２】
続いて、４つのセレクタ３２７０は、制御信号ｓｅｌにしたがって、入力端ａ、ｂ、ｃのいずれかを選択出力するものである。また、データ判別部３２６０は、画像データＤＲ’のレベルを判別して、４つのセレクタ３２７０に対して次のような制御信号ｓｅｌを出力するものである。すなわち、データ判別部３２６０は、画像データＤＲ’のレベルが、電圧レベルＶ１未満である場合には入力端ａを選択させ、電圧レベルＶ１以上であって電圧レベルＶ３以下である場合には入力端ｂを選択させ、電圧レベルＶ３を越える場合には入力端ｃを選択させる制御信号ｓｅｌを出力するものである。なお、演算部１５Ｒは、４つのセレクタ３２７０によって選択出力された補正データに基づいて、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標（当該画像データＤＲ’に対応する座標）に相当するであろう補正データＣｍｐ−Ｒを補間処理により求める点で第１および第２実施形態と共通である。
すなわち、本実施形態における演算部１５Ｒは、画像データＤＲ’のレベルが電圧レベルＶ１未満である場合には乗算器Ｍ１１〜Ｍ１４による演算結果に対し、また、画像データＤＲ’のレベルが電圧レベルＶ３を越える場合には乗算器Ｍ２１〜Ｍ２４による演算結果に対し、それぞれ座標方向に補間処理を施す構成となっている。
【０１０３】
＜３−２：補正回路の動作＞
次に、第３実施形態における補正回路３２０の動作について、Ｒに着目して具体的に説明する。ただし、座標方向の補間処理の元になる４つの補正データＤＨｒ１〜ＤＨｒ４が、Ｘ座標データＤｘおよびＹ座標データＤｙと、画像データＤＲ’のデータ値とに基づいて、補正テーブル１４Ｒから読み出される（図１２におけるステップＳ５）点までの動作は、第１実施形態と同様である。
また、演算部１５Ｒが、４点の補正データに基づいて、Ｘ座標データＤｘおよびＹ座標データＤｙによって特定される座標に相当するであろう補正データＣｍｐ−Ｒを補間処理する点およびそれ以降の動作についても第１実施形態と同様である。
したがって、ここでは、補正テーブル１４Ｒから読み出された４つの補正データＤＨｒ１〜ＤＨｒ４が、演算部１５Ｒに供給されるまでの動作を中心に、以下のように場合分けして説明することにする。
【０１０４】
＜３−２−１：画像データのレベルがＶ１未満である場合＞
まず、供給された画像データＤＲ’のレベルが、白基準レベルに対応する電圧レベルＶ１未満である場合の動作について説明する。この場合、Ｗ−ＬＵＴ３２２２は、当該画像データＤＲ’のレベルの前後に位置する２点の係数データを出力し、係数補間部３２２４は、該２点の係数データを補間処理して、当該画像データＤＲ’のレベルに対応する係数データｋｗを出力する。
【０１０５】
一方、供給された画像データＤＲ’のレベルが電圧レベルＶ１未満である場合、補正テーブル１４Ｒから出力される４つの補正データＤＨｒ１〜ＤＨｒ４は、すでに述べたように、Ｘ座標データＤｘおよびＹ座標データＤｙで特定される座標の周囲近傍に位置する４点の基準座標に対応するものであって、それら基準座標においてそれぞれ白基準レベルに対応するものである。
【０１０６】
したがって、乗算器Ｍ１１〜Ｍ１４による各乗算結果は、当該画像データＤＲ’のレベルと白基準レベルたる電圧レベルＶ１との差に応じて、４点の基準座標の各々においてそれぞれ電圧レベルＶ１に対応する補正データを適切に反映したものとなる。そして、４つのセレクタ３２７０にあっては、それぞれ入力端ａが、データ判別部３２６０によって選択されるので、演算部１５Ｒは、乗算器Ｍ１１〜Ｍ１４による乗算結果の４つに対して座標方向に補間演算を施すことによって、当該画像データＤＲ’に対応する補正データＣｍｐ−Ｒを求めることになる。
なお、ここでは、Ｒの画像データＤＲ’に対応する補正データＣｍｐ−Ｒの算出動作について説明したが、Ｇの画像データＤＧ’についての補正データＣｍｐ−ＧおよびＢの画像データＤＢ’についての補正データＣｍｐ−Ｂの算出動作もそれぞれ同様である。
【０１０７】
＜３−２−２：画像データのレベルがＶ１以上Ｖ３以下である場合＞
次に、供給された画像データＤＲ’のレベルが、白基準レベルに対応する電圧レベルＶ１以上であって、黒基準レベルに対応する電圧レベルＶ３以下である場合の動作について説明する。
【０１０８】
この場合、補正テーブル１４Ｒから出力される４つの補正データＤＨｒ１〜ＤＨｒ４は、すでに述べたように、Ｘ座標データＤｘおよびＹ座標データＤｙで特定される座標の周囲近傍に位置する４点の基準座標に対応するものであって、それら基準座標において当該画像データのレベルに対応するものである。一方、４つのセレクタ３２７０にあっては、それぞれ入力端ｂが、データ判別部３２６０によって選択されるので、演算部１５Ｒは、補正テーブル１４から読み出された４つの補正データＤＨｒ１〜ＤＨｒ４を座標方向に補間演算を施すことによって、当該画像データＤＲ’に対応する補正データＣｍｐ−Ｒを求めることになる。
すなわち、この算出動作は、上述した第１実施形態と全く同じであるので、画像データＤＲ’のレベルが、白基準レベルに対応する電圧レベルＶ１以上であって、黒基準レベルに対応する電圧レベルＶ３以下である場合の動作は、第１実施形態と同様にフリッカ等が解消されることになる。
【０１０９】
＜３−２−３：画像データのレベルがＶ３を越える場合＞
続いて、供給された画像データＤＲ’のレベルが、黒基準レベルに対応する電圧レベルＶ３を越える場合の動作について説明する。この場合、Ｂ−ＬＵＴ３２４２は、当該画像データＤＲ’のレベルの前後に位置する２点の係数データを出力し、係数補間部３２４４は、該２点の係数データを補間処理して、当該画像データＤＲ’のレベルに対応する係数データｋｂを出力する。
【０１１０】
一方、供給された画像データＤＲ’のレベルが電圧レベルＶ３を越える場合、補正テーブル１４Ｒから出力される４つの補正データＤＨｒ１〜ＤＨｒ４は、すでに述べたように、Ｘ座標データＤｘおよびＹ座標データＤｙで特定される座標の周囲近傍に位置する４点の基準座標に対応するものであって、それら基準座標においてそれぞれ黒基準レベルに対応するものである。
【０１１１】
したがって、乗算器Ｍ２１〜Ｍ２４による各乗算結果は、当該画像データＤＲ’のレベルと黒基準レベルたる電圧レベルＶ３との差に応じて、４点の基準座標の各々においてそれぞれ電圧レベルＶ３に対応する補正データを適切に拡大したものとなる。そして、４つのセレクタ３２７０にあっては、それぞれ入力端ｃが、データ判別部３２６０によって選択されるので、演算部１５Ｒは、乗算器Ｍ２１〜Ｍ２４による乗算結果の４つに対して座標方向に補間演算を施すことによって、当該画像データＤＲ’に対応する補正データＣｍｐ−Ｒを求めることになる。
なお、ここでは、Ｒの画像データＤＲ’に対応する補正データＣｍｐ−Ｒの算出動作について説明したが、Ｇの画像データＤＧ’についての補正データＣｍｐ−ＧおよびＢの画像データＤＢ’についての補正データＣｍｐ−Ｂの算出動作もそれぞれ同様である。
【０１１２】
このように第３実施形態によれば、画像データＤＲ’のレベルが電圧Ｖ１未満である場合には、白基準レベルに対応する補正データに、また、画像データＤＲ’のレベルが電圧Ｖ３を越える場合には、黒基準レベルに対応する補正データに、それぞれ画像データのレベルに対応する係数を乗じることによって、当該レベルに対応する補正データを求めて、さらに、座標方向に補間演算を行うことにより補正データＣｍｐ−Ｒを求めているので、電圧レベルＶ１未満の領域および電圧Ｖ３を越える領域に対応するレベルにおいても適切にフリッカ等の解消を図ることが可能となる。
なお、第３実施形態にあっては、第１実施形態における補正量出力部３２２（図６参照）に適用した場合について説明したが、第２実施形態における補正量出力部３２２’（図１４参照）にも、もちろん適用可能である。
【０１１３】
また、第３実施形態にあっては、電圧レベルＶ１未満の領域に対応してＷ−ＬＵＴ３２２２を、電圧レベルＶ３を越える領域に対応してＢ−ＬＵＴ３２４２を、それぞれ用意したが、ルックアップテーブルを共用化することも可能である。さらに、電圧レベルＶ１未満の領域、または、電圧レベルＶ３を越える領域のうち、いずれか一方の領域のみについてルックアップテーブルを用いて補正データの算出を行うようにしても良い。
さらに、第３実施形態にあっては、Ｗ−ＬＵＴ３２２２およびＢ−ＬＵＴ３２２４において、それぞれ電圧レベルの異なる４点において係数データを記憶する構成としたが、精度を向上させる目的で５点以上記憶する構成としても良いし、記憶容量を削減する目的で３点または２点記憶する構成としても良い。
【０１１４】
＜４：実施形態の応用、変形＞
上述した実施形態において、レベル方向の補間処理や、座標方向の補間処理については、直線内分補間のほかに、外分補間やｎ次補間など、種々の補間方法が適用可能である。
【０１１５】
また、ＲＯＭ１２に記憶させる基準補正データの決定方法にも、上述した方法のほか、種々の方法が考えられる。例えば、ある色の中間（灰色）レベルに対応し、かつ、ある基準座標に対応する基準補正データＤrefについては、次のように設定しても良い。
第１に、該色の中間レベルに対応し、かつ、該基準座標に対応する画像データに補正データを加算しない状態として、正極性書込および負極性書込を交互に実行し、第２に、当該基準座標でのフリッカ等が最小となるように、対向電極１０８の電位ＬＣcomを調整し（図１３（ｃ）参照）、第３に、この調整による変化分ΔＶに基づいて、当該基準補正データを決定しても良い。
【０１１６】
あるいは、第１に、ある基準座標に対応する画素に着目し、対向電極１０８の電位ＬＣcomを一定として、極性反転後における正極性書込の画像信号電位と負極性書込の画像信号電位とを互いに異なる方向に、かつ、同一の変位量となるようにシフトさせつつ、フリッカが最小となるポイントを求め、第２に、このポイントまでの変位量に基づいて、当該基準座標に対応する基準補正データを決定しても良い。
【０１１７】
一方、実施形態においては、正極性書込に対応する画像データＤＲ’、ＤＧ’、ＤＧ’の各々に対して、補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂを加算して、負極性書込に対応する画像データについては補正しない構成としたが、これとは反対に、負極性書込に対応する画像データＤＲ’、ＤＧ’、ＤＧ’の各々に対して、補正データを加算して、正極性書込に対応する画像データについては補正しない構成としても良い。
【０１１８】
さらに、いずれか一方の極性に対してだけではなく、図２１に示されるように、正極性書込に対応する画像データに対し補正データを加算する一方、負極性書込に対応する画像データに対しても補正データを加算する構成としても良い。この構成では、セレクタ３２４によって、正極性書込に対応する場合には、正極用の補正量出力部３２２による補正データが選択される一方、負極性書込に対応する場合には、負極用の補正量出力部３２３による補正データが選択されて、それぞれ加算器３２４によって元の画像データに加算されることになる。ただし、このような構成では、補正量出力部３２３、３２４の２つが必要となるので、回路規模を縮小する場合には不向きである。
【０１１９】
また、図５にあっては、補正量出力部３２２から加算器３２６までの処理時間については理想的にゼロとしているが、実際にはある程度の時間を要するので、補正前の画像データＤＲ’、ＤＧ’、ＤＢ’をそれぞれ加算器３２６に入力する前に、補正データＣｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂの出力タイミングを一致させるための遅延器が設けられる。図２１に示される構成についても同様である。
【０１２０】
一方、上述した実施形態にあっては、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする構成したが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。
【０１２１】
また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、前述したプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。
さらに、実施形態にあって、補正回路３００は、画像信号のシリアル−パラレル変換の前に、補正を行う構成となっていたが、シリアル−パラレル変換の後に、補正を行う構成としても良いし、上述したようにシリアル−パラレル変換を行わない構成でも良い。
【０１２２】
くわえて、実施形態にあっては、液晶容量に印加される電圧実効値がゼロである場合に白色表示を行うノーマリーホワイトモードとして説明したが、液晶容量に印加される電圧実効値がゼロである場合に黒色表示を行うノーマリーブラックモードとしても良い。
【０１２３】
一方、実施形態にあっては、画素電極１１８のスイッチング素子としてＴＦＴ１１６を用いたが、基板として、シリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このような場合には、各種スイッチとして、電界効果型トランジスタを用いることができるので、高速動作が容易となる。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、反射型として用いる必要がある。
【０１２４】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶の型（モード）や配向方式として、種々のものに適用することが可能である。
【０１２５】
＜５：電子機器＞
次に、上述した処理回路をプロジェクタ以外の電子機器に用いた例について説明する。
【０１２６】
＜５−１：モバイル型コンピュータ＞
まず、上述した処理回路を、モバイル型のコンピュータの表示部に適用した例について説明する。図２２は、このコンピュータの構成を示す斜視図である。図において、コンピュータ２１００は、キーボード２１０２を備えた本体部２１０４と、液晶パネル１００とから構成されている。また、液晶パネル１００の背面には、視認性を高めるためのバックライトユニット（図示省略）が設けられる。
【０１２７】
ここで、上述したプロジェクタ１１００は、ＲＧＢの各色にそれぞれ対応する液晶パネル１００Ｒ、１００Ｇ、１００Ｂの３板構成であったが、この液晶パネル１００は、カラーフィルタにより１枚でＲＧＢの各色を表示するものである。したがって、このような液晶パネル１００に対しては、画像信号ＶＩＤｒ１〜ＶＩＤｒ６、ＶＩＤｇ１〜ＶＩＤｇ６、ＶＩＤｂ１〜ＶＩＤｂ６は、並列的に供給されるのではなく、時分割で供給されることになる。この場合でも、上述した補正回路３２０と同様にレベル方向の補間処理と座標方向との補間処理とを２段階で行うことによって、表示領域の全域にわたって適切にフリッカ等を低減することができる。
【０１２８】
＜５−２：携帯電話＞
次に、上述した処理回路を、携帯電話の表示部に適用した例について説明する。図２３は、この携帯電話の構成を示す斜視図である。図において、携帯電話２２００は、複数の操作ボタン２２０２のほか、受話口２２０４、送話口２２０６とともに、表示部として用いられる液晶パネル１００を備えるものである。この液晶パネル１００も、カラーフィルタにより１枚でＲＧＢ各色を表示するものであるが、単に白黒の階調表示を行うものとしても良い。白黒の階調表示を行う場合には、画像処理回路は、３原色分ではなく、単色分の構成で済む。
【０１２９】
＜６：その他＞
なお、図２２、図２３を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３０】
【発明の効果】
以上説明したように本発明によれば、画像データのレベルが第１レベル未満である場合、または、第２レベルを超える場合でも、当該レベルに対応して適切に補正データが生成されるので、より正確に表示品位の低下を防止することが可能となる。さらに、画像データが第１レベル未満である領域のレベルの各々に対応して、または、記第２レベルを越える領域のレベルの各々に対応して、係数をルックアップテーブルに記憶させる必要がないので、その分、ルックアップテーブルに必要な記憶容量を削減することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るプロジェクタの構成を示す平面図である。
【図２】 同プロジェクタの構成を示すブロック図である。
【図３】 同プロジェクタにおける液晶パネルの構成を示す回路図である。
【図４】 同液晶パネルの動作を説明するためのタイミングチャートである。
【図５】 同プロジェクタにおける補正回路の構成を示すブロック図である。
【図６】 同補正回路における補正量出力部の構成を示すブロック図である。
【図７】 同実施形態における基準座標を説明するための図である。
【図８】 同液晶パネルの表示特性と基準補正データに対応する３つの電圧レベルの関係を示す図である。
【図９】 同プロジェクタにあって補正量出力部におけるＲＯＭの記憶内容を示す図である。
【図１０】 同補正量出力部における基準補正データを生成するシステムの構成を示す図である。
【図１１】 同補正量出力部における補正テーブルの記憶内容を示す図である。
【図１２】 同補正回路の動作を示すフローチャートである。
【図１３】 （ａ）は、液晶容量において直流成分が印加される状態を説明するための電圧波形図であり、（ｂ）は、実施形態における焼き付き防止を説明するための電圧波形図であり、（ｃ）は、対向電極の電位を調整することにより、正極側と負極側との電圧実効値が均衡した状態を示す電圧波形図である。
【図１４】 本発明の第２実施形態に係るプロジェクタのうち、補正量出力部の構成を示すブロック図である。
【図１５】 同実施形態における基準座標を説明するための図である。
【図１６】 同補正量出力部におけるＲＯＭの記憶内容を示す図である。
【図１７】 同補正量出力部においてＲに対応する補正テーブルの記憶内容を示す図である。
【図１８】 本発明の第３実施形態に係るプロジェクタのうち、補正量出力部の要部構成を示すブロック図である。
【図１９】 同構成におけるＷ−ＬＵＴの記憶内容を説明するための図である。
【図２０】 同構成におけるＢ−ＬＵＴの記憶内容を説明するための図である。
【図２１】 実施形態における補正回路の変形例を示すブロック図である。
【図２２】 同補正回路を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２３】 同補正回路を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【符号の説明】
１０……Ｘカウンタ
１１……Ｙカウンタ
１２……ＲＯＭ（メモリ）
１３……補間処理部
１４Ｒ、１４Ｇ、１４Ｂ……補正テーブル
１５Ｒ、１５Ｒ、１５Ｂ……演算部
３２２……補正量出力部
３２４……セレクタ
３２６……加算器
３２８……Ｄ／Ａ変換器
１７Ｒ、１７Ｇ、１７Ｂ……アドレス発生部
１００ａ……表示領域
３００……処理回路
３１０……ガンマ補正回路
３２０……補正回路
３２２２……Ｗ−ＬＵＴ（ルックアップテーブル）
３２４２……Ｂ−ＬＵＴ（ルックアップテーブル）
３２２４、３２４４……係数補間部
Ｍ１１〜Ｍ１４、Ｍ２１〜Ｍ２４……乗算器
ＤＲ、ＤＧ、ＤＢ……画像データ
Ｄrefr、Ｄrefg、Ｄrefb……基準補正データ
ＤＨｒ、ＤＨｇ、ＤＨｂ……補正データ（第１補正データ）
Ｃｍｐ−Ｒ、Ｃｍｐ−Ｇ、Ｃｍｐ−Ｂ……補正データ（第２補正データ）
ＤＣＬＫ……ドットクロック信号（第１クロック信号）
ＨＣＬＫ……水平クロック信号（第２クロック信号）
Ｄｘ……Ｘ座標データ
Ｄｙ……Ｙ座標データ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, an image data correction circuit, an image data correction method, and an electronic apparatus that appropriately reduce so-called flicker over the entire display area.
[0002]
[Prior art]
A conventional liquid crystal display device, for example, an active matrix liquid crystal display device, mainly includes a liquid crystal panel, a processing circuit, and a timing control circuit. Among these, the liquid crystal panel has a configuration in which a TN (Twisted Nematic) liquid crystal is sandwiched between a pair of substrates. Specifically, one of the pair of substrates has a plurality of scanning lines and a plurality of scanning lines. The data lines are provided so as to intersect with each other while maintaining insulation, and a thin film transistor (hereinafter referred to as “TFT”) as an example of a switching element and a pixel electrode corresponding to each of the intersections Pairs are provided.
[0003]
The other substrate is provided with a transparent counter electrode (common electrode) facing the pixel electrode, and is maintained at a constant potential. In addition, each opposing surface of both substrates is provided with an alignment film that has been rubbed so that the long axis direction of the liquid crystal molecules is continuously twisted, for example, by about 90 degrees between the two substrates. A polarizer corresponding to the orientation direction is provided on the back side.
[0004]
Here, the TFT provided at the intersection of the scanning line and the data line has a source connected to the data line and a pixel electrode when a scanning signal (gate signal) applied to the corresponding scanning line is turned on. ON with the drain connected to the. For this reason, the image signal supplied to the data line is applied to the pixel electrode, and the liquid crystal capacitor composed of the pixel electrode, the counter electrode, and the liquid crystal sandwiched between the two electrodes has a counter electrode potential and an image signal potential. The potential difference is applied. After this, even if switching is turned off, the applied potential difference continues to be held in the liquid crystal capacitor according to the characteristics of itself and the storage capacitor.
[0005]
At this time, if the effective voltage applied to the liquid crystal capacitor is zero, the light passing through the liquid crystal capacitor rotates about 90 degrees along the twist of the liquid crystal molecule, while the effective voltage increases as the effective voltage increases. As a result of the molecules tilting in the direction of the electric field, their optical rotation disappears. Therefore, for example, in the transmission type, when polarizers whose polarization axes are orthogonal to each other according to the alignment direction are arranged on the incident side and the back side (in the case of a normally white mode), they are applied to the liquid crystal capacitance. If the effective voltage value is zero, the transmittance is maximum (white display), while the light is blocked as the effective voltage value applied to both electrodes increases, and finally the transmittance is minimum (black display). become.
Therefore, each of the scanning lines and the data lines is driven at an appropriate timing, and a voltage effective value corresponding to the density is applied to each liquid crystal capacitor, so that gradation display with different density for each pixel is achieved. It becomes possible.
[0006]
By the way, in the liquid crystal display device, in order to prevent the deterioration of the liquid crystal due to the application of the direct current component, a system in which the liquid crystal capacitance is AC driven is a principle. For this reason, the image signal applied to the pixel electrode via the data line is configured to be alternately inverted at regular intervals on the positive electrode side and the negative electrode side with a predetermined constant potential Vc as a reference.
[0007]
[Problems to be solved by the invention]
However, a so-called push-down phenomenon occurs in a switching element such as a TFT. Specifically, as shown in FIG. 13A, push-down means that when the scanning signal (gate signal) changes from the on-potential Vdd to the off-potential Vss, the potential change is a parasitic between the gate and the drain. The potential of the drain (pixel electrode) is lowered through the capacitor.
Here, the potential displacement due to pushdown tends to increase as the writing potential as the source potential decreases. For this reason, even if the voltages Vgp and Vgn corresponding to the same concentration are written on the positive electrode side and the negative electrode side, respectively, the latter push-down potential displacements PD and ND become larger in the latter case.
[0008]
On the other hand, when light is transmitted between the substrates, a part of the light enters the TFT. Therefore, even in the off period (holding period) in which the scanning signal is off potential Vss, the TFT has a slight leakage current (light Current) flows. In particular, a projector that enlarges and projects an image using a liquid crystal panel irradiates the liquid crystal panel with extremely strong light. Therefore, it is considered that the influence cannot be ignored as compared with a direct-view type liquid crystal panel. Here, since the degree of light leakage is affected by the potential of the data line, there is a tendency that positive writing and negative writing are different.
[0009]
In this way, the effective value of the voltage actually applied to the liquid crystal capacitance due to pushdown, light leakage, etc., that is, the area of the hatched portion in FIG. Since they are different, a direct current component is applied to the liquid crystal capacitor in spite of alternating current driving. For this reason, in addition to the so-called burn-in, blinking (flicker) is caused by alternately displaying the density by the positive polarity writing and the density by the negative polarity writing, and the display quality is remarkably lowered.
[0010]
Further, the degree of potential displacement and light leakage due to pushdown tends to depend not only on the positive polarity writing / negative polarity writing but also on the pixel position. This is presumably because the element characteristics are not uniform over the display region and the light irradiation intensity is not uniform in the plane. Therefore, it can be said that it is not sufficient to simply consider the positive polarity writing and the negative polarity writing in order to suppress the deterioration of the display quality due to pushdown or light leakage.
On the other hand, in addition to positive polarity writing and negative polarity writing, even if a configuration that suppresses deterioration in display quality in consideration of the pixel position is considered, if the configuration becomes complicated and large-scale, This leads to a situation inconsistent with the general requirements for liquid crystal display devices.
[0011]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a liquid crystal display device and image data that can easily eliminate the deterioration of display quality due to so-called image sticking or flicker. A correction circuit, an image data correction method, and an electronic apparatus are provided.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, an image data correction circuit according to the present invention is an image data correction circuit for correcting image data that changes the transmittance or reflectance of a pixel, and is set according to the voltage level of the image data. Two change points where the maximum voltage level and the minimum voltage level and the transmittance or reflectance of the pixel change sharply in the correction table for storing the first correction data and the image data supplied to the pixel Among the two voltage levels corresponding to, among the first level which is relatively low and the second level which is relatively high, between the minimum voltage level and the first level and the maximum voltage level And the second level are divided by a plurality of divided voltage levels, and the level of the image data is less than the first level or exceeds the second level Among the plurality of divided voltage levels, each of a first divided voltage level close to the low-order side and a second divided voltage level close to the high-order side with respect to the voltage level of the image data supplied to the pixel. And a coefficient output unit that outputs two first coefficient data corresponding to the first coefficient data output from the coefficient output unit, and a second corresponding to the voltage level of the image data. A coefficient interpolation unit that calculates and outputs the coefficient data; a multiplier that multiplies the first correction data by the second coefficient data output from the coefficient interpolation unit and outputs the second correction data; and When the first and second correction data are input and the level of the image data is less than the first level or exceeds the second level, the second correction data is selected and output. The image If the level of over data is less than said first level or more and the second level, and having a selection output section for selectively outputting the first correction data. According to this configuration, even when the level of the image data is less than the first level or exceeds the second level, the correction data is appropriately generated corresponding to the level, so that the display quality can be more accurately displayed. It is possible to prevent a decrease in the above.
[0021]
In the configuration, the coefficient output unit stores a coefficient corresponding to at least two or more levels in an area where the image data is less than the first level or an area where the image data exceeds the second level. A configuration including a table and a coefficient interpolation unit that interpolates coefficients stored in the lookup table and obtains coefficients corresponding to the image data can be considered. According to this configuration, the coefficient is stored in the look-up table corresponding to each level of the region where the image data is less than the first level or corresponding to each level of the region exceeding the second level. Therefore, the storage capacity required for the lookup table can be reduced accordingly.
[0024]
Furthermore, a liquid crystal display device according to the present invention includes the image data correction circuit.
[0025]
Furthermore, an electronic apparatus according to the present invention includes the above-described liquid crystal display device. In particular, when used in a projector that enlarges and projects an image, flicker or the like is appropriately corrected for each pixel, so that the effect is great. However, a direct-view electronic device such as a display unit such as a mobile computer or a mobile phone Also suitable.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0027]
<1: First Embodiment>
First, as a first embodiment of the present invention, a projector that magnifies and projects after synthesizing transmission images by a liquid crystal panel will be described.
[0028]
<1-1: Configuration of the projector>
For convenience of explanation, the configuration of the projector will be schematically described. FIG. 1 is a plan view showing the configuration of the projector. As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of R (red), G (green), and B (blue) by three mirrors 1106 and two dichroic mirrors 1108 arranged inside. Are guided to the liquid crystal panels 100R, 100G, and 100B corresponding to the respective primary colors.
[0029]
Here, R, G, and B image signals processed by a processing circuit 300 described later are supplied to the liquid crystal panels 100R, 100B, and 100G, respectively. Accordingly, the liquid crystal panels 100R, 100G, and 100B function as light modulators that generate RGB primary color images.
Now, the light modulated by these liquid crystal panels 100R, 100B, and 100G is incident on the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. As a result, a composite image of the primary color images is projected onto the screen 1120 via the projection lens 1114. In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 100R, 100B, and 100G by the dichroic mirror 1108, a color filter such as a direct-view type panel is unnecessary.
[0030]
<1-2: Electrical configuration of projector>
Next, the electrical configuration of the projector 1100 will be described. FIG. 2 is a block diagram showing an electrical configuration of the projector.
As shown in this figure, the projector 1100 includes three liquid crystal panels 100R, 100G, and 100B, a timing control circuit 200, and a processing circuit 300. Among them, the timing control circuit 200 generates a timing signal, a clock signal, and the like for controlling each part in accordance with the vertical scanning signal Vs, the horizontal scanning signal Hs, and the dot clock signal DCLK supplied from the host device. .
[0031]
On the other hand, the processing circuit 300 includes a gamma correction circuit 310, a correction circuit 320, S / P (serial-parallel) conversion circuits 330R, 330G, and 330B, and inverting amplification circuits 340R, 340G, and 340B.
Among these, the gamma correction circuit 310 corresponds to the display characteristics of the liquid crystal panels 100R, 100G, and 100B with respect to the digital image data DR, DG, and DB supplied corresponding to R, G, and B. The image data is subjected to gamma correction and output as image data DR ′, DG ′, DB ′.
Subsequently, the correction circuit 320 corrects the image data DR ′, DG ′, and DB ′ to prevent flicker or the like for each color and for each pixel, and converts the corrected data into D / A conversion. Thus, the image signals VIDR, VIDG, and VIDB are output. Details of the correction circuit 320 will be described later.
[0032]
Next, when the S / P conversion circuit 330R corresponding to R receives one image signal VIDR, it distributes the image signal VIDR to six systems, and expands it six times with respect to the time axis (serial-parallel conversion). (See FIG. 4). Here, the reason for converting the image signals into six systems is that the sampling time and charging / discharging time of the image signal are sufficiently secured by increasing the application time of the image signal in the sampling switch 151 (see FIG. 3) described later. For this reason, the description is omitted because it is not directly related to the present invention.
Further, the inverting amplifier circuit 340R corresponding to R inverts the polarity of the image signal, amplifies it, and supplies it to the liquid crystal panel 100R as the image signals VIDr1 to VIDr6.
[0033]
Similarly, the G image signal VIDG by the correction circuit 320 is also converted into six systems by the S / P conversion circuit 330G, and then inverted and amplified by the inverting amplifier circuit 340G, and liquid crystal is supplied as the image signals VIDg1 to VIDg6. It is supplied to the panel 100G. Similarly, the B image signal VIDB is also converted into six systems by the S / P conversion circuit 330B, then inverted and amplified by the inverting amplifier circuit 340B, and supplied to the liquid crystal panel 100B as the image signals VIDb1 to VIDb6. .
[0034]
The polarity inversion in the inversion / amplification circuits 340R, 340G, and 340B means that the voltage level is alternately inverted with reference to the constant potential Vc. As for whether to invert or not, whether the application method of the image signal to the data line is (1) polarity inversion in units of scanning lines, (2) polarity inversion in units of data lines, or (3) pixels The inversion cycle is set to one horizontal scanning period or dot clock cycle, but in the following description, for the sake of convenience, (1) polarity inversion for each scanning line is determined. Suppose that
[0035]
<1-2-1: Liquid crystal panel>
Next, the configuration of the liquid crystal panels 100R, 100G, and 100B will be described. The liquid crystal panels 100R, 100G, and 100B have the same configuration when viewed electrically, and therefore, here, the liquid crystal panel 100R corresponding to R will be described as an example. FIG. 3 is a block diagram showing a configuration of the liquid crystal panel 100R.
As shown in this figure, in the display region 100a of the liquid crystal panel 100, a plurality of scanning lines 112 are formed in parallel along the row (X) direction, and a plurality of data lines 114 are arranged in columns. They are formed in parallel along the (Y) direction. At the intersection of the scanning line 112 and the data line 114, the gate of the TFT 116 serving as a switching element is connected to the scanning line 112, while the source of the TFT 116 is connected to the data line 114, and The drain is connected to a rectangular transparent pixel electrode 118.
Here, the pixel electrode 118 is opposed to the counter electrode 108, and the liquid crystal 105 is sandwiched between the two electrodes. That is, the liquid crystal capacitor is formed by sandwiching liquid crystal between the pixel electrode and the counter electrode.
[0036]
On the other hand, a peripheral circuit 120 including a scanning line driving circuit 130, a data line driving circuit 140, a sampling switch 151, and the like is provided around the display area 100a. Among these, as shown in FIG. 4, the scanning line driving circuit 130 sequentially transfers the transfer pulse DY supplied at the start of the vertical scanning period every time the logic level of the clock signal CLY changes (rising and falling). The scanning signals G1, G2, G3,..., Gy that are shifted to the ON potential exclusively for each horizontal scanning period 1H are supplied to each scanning line 112.
[0037]
Next, the data line driving circuit 140 outputs sampling control signals S1, S2,..., Sx, which are sequentially turned on, within one horizontal scanning period. Specifically, as shown in FIG. 4, the data line driving circuit 140 sequentially shifts the transfer pulse DX supplied at the beginning of the horizontal scanning period every time the logic level of the clock signal CLX transitions, The sampling control signals S 1, S 2, S 3,..., Sx are output so as to be on potential.
[0038]
On the other hand, the image signals VIDr1 to VIDr6 are supplied via the six image signal lines 171 and are sampled on the respective data lines 114 in accordance with the sampling control signals S1, S2, S3,.
Specifically, the data lines 114 are divided into blocks of six, and the six data lines 114 belonging to the i-th block (i is 1, 2,..., N) from the left in FIG. Among them, the sampling switch 151 connected to one end of the leftmost data line 114 samples the image signal VIDr1 supplied via the image signal line 171 when the sampling signal Si becomes an on potential, It is configured to supply to the line 114.
[0039]
Similarly, the sampling switch 151 connected to one end of the second data line 114 among the six data lines 114 belonging to the i-th block receives the image signal VIDr2 when the sampling signal Si is turned on. The data is sampled and supplied to the data line 114. Similarly, each of the sampling switches 151 connected to one end of the third, fourth, fifth, and sixth data lines 114 among the six data lines 114 belonging to the i-th block is connected to the sampling signal Si. When the signal becomes ON potential, each of the image signals VIDr3, VIDr4, VIDr5, and VIDr6 is sampled and supplied to the corresponding data line 114.
[0040]
In addition to this, in the display region 100a, a storage capacitor 109 for assisting charge storage of the liquid crystal capacitor is formed in parallel with each liquid crystal capacitor. Specifically, one end of the storage capacitor 109 is connected to the pixel electrode 118 (the drain of the TFT 116), and the other end is commonly connected by a capacitor line 175. Note that the capacitor line 175 is commonly grounded at a constant potential (for example, the potential LCcom, the on potential Vdd, the off potential Vss, etc.).
[0041]
<1-2-2: Correction circuit>
Next, a detailed configuration of the correction circuit 320 in FIG. 2 will be described. FIG. 5 is a block diagram showing the configuration of the correction circuit.
In this figure, the correction amount output unit 322 corresponds correction data Cmp-R, Cmp-G, and Cmp-B corresponding to digital image data DR ′, DG ′, and DB ′, respectively, to coordinate positions in the display area 100a. Output. Details of the correction amount output unit 322 will be described later.
[0042]
The signal PS is H level if the corrected image signals VIDR, VIDG, and VIDB are to be supplied corresponding to the positive polarity writing, while the signal PS is to be supplied corresponding to the negative polarity writing. If so, the signal is at the L level.
Subsequently, the selector 324 corresponding to each of RGB selects the input terminal A when the signal PS is at the H level, and selects the input terminal B when the signal PS is at the L level. . Here, correction data Cmp-R, Cmp-G, and Cmp-B are supplied to the input terminal A of each selector 324, while zero data is supplied to the input terminal B.
[0043]
Next, an adder 326 corresponding to each of RGB adds the data selected by the selector 324 to the original image data DR ′, DG ′, and DB ′, respectively, and outputs the result.
The D / A converter 328 corresponding to each of RGB converts the data added by the adder 326 from analog to analog and outputs the corrected image signals VIDR, VIDG, and VIDB.
[0044]
In such a configuration, when the signal PS is at H level, that is, when positive polarity writing is performed, the input terminal A is selected by the selector 324, so that the image data DR ′, DG ′, DB ′. The correction data Cmp-R, Cmp-G, and Cmp-B are added for each color. On the other hand, when the signal PS is at the L level, that is, when negative polarity writing is performed, the input terminal B is selected by the selector 324, so that zero is stored in the image data DR ′, DG ′, and DB ′. As a result of adding these data, no substantial correction is performed.
[0045]
For this reason, what is insufficient with respect to the effective voltage value in the negative polarity writing is previously added as correction data to the image data in the positive polarity writing. As a result, in the positive polarity writing, the image data to which the correction data is added is converted into an analog value, and the voltage effective value when written in the liquid crystal capacity with the positive polarity is converted into the liquid crystal by converting the non-corrected image data into an analog value. It can be made equal to the effective voltage value when the capacitor is written with negative polarity.
At this time, the correction amount output unit 322, which will be described in detail below, outputs the correction data in correspondence with not only the level of the image data but also the coordinate position (pixel position) in the display area 100a. It is possible to prevent the display quality from being deteriorated due to.
[0046]
<1-2-2-1: Configuration of Correction Amount Output Unit>
Next, details of the correction amount output unit 322 in FIG. 5 will be described. FIG. 6 is a block diagram showing the configuration of the correction amount output unit 322. As shown in FIG. As shown in this figure, the correction amount output unit 322 includes an X counter 10, a Y counter 11, a ROM (Read Only Memory) 12, an interpolation processing unit 13, and correction units UR, UG, and UB.
[0047]
Among these, the X counter 10 counts the dot clock signal DCLK synchronized with the image data supply cycle for one dot (pixel), and outputs the X coordinate data Dx indicating the X coordinate of the image data. On the other hand, the Y counter 11 counts the horizontal clock signal HCLK synchronized with the horizontal scanning, and outputs Y coordinate data Dy indicating the Y coordinate of the image data. Therefore, by referring to the X coordinate data Dx and the Y coordinate data Dy, the coordinates of the dots (pixels) corresponding to the image data can be known.
Note that the above-described clock signal CLY is obtained by dividing the horizontal clock signal HCLK by 1/2. Further, the clock signal CLX described above is obtained by dividing the dot clock signal DCLK by 1/12.
[0048]
Next, the ROM 12 is a non-volatile memory that outputs reference correction data Drefr, Drefg, and Drefb corresponding to RGB when the projector 1100 is powered on. The reference correction data Drefr, Drefg, and Drefb correspond to each of a plurality of predetermined reference coordinates, and are reference data for correcting flicker and the like.
[0049]
Here, reference coordinates in the present embodiment will be described. FIG. 7 is a conceptual diagram for explaining the reference coordinates in relation to the display area 100a. For convenience of explanation, assuming that the pixel arrangement in the display area 100a is composed of horizontal 1024 dots x vertical 768 dots, the display area is divided into 8 horizontal x 6 vertical blocks, and the vertices of these blocks are divided. The coordinates of a total of 63 points (indicated by black circles in the figure) located at are referred to as reference coordinates in this embodiment.
[0050]
Next, the specific level for each RGB color will be described. In general, since a liquid crystal panel has display characteristics according to the composition of the liquid crystal, correction is performed over all levels of the image data using correction data corresponding to a certain level among the levels that the image data can take. However, accurate correction cannot be performed. For example, using correction data optimized at the center (gray) level, even if correction is made over all possible levels of the image data, accurate correction cannot be performed particularly at the black level and the white level. In such a level, luminance unevenness cannot be suppressed. On the other hand, although it is ideal to store correction data corresponding to all levels of image data, the storage capacity required in the ROM 12 increases.
Therefore, first, in the present embodiment, reference correction data Drefr, Drefg, Drefg is stored for each of RGB corresponding to three different levels, and correction data corresponding to levels other than these three levels is stored as follows: It is determined by interpolation processing from the stored reference correction data.
[0051]
This will be described in detail. FIG. 8 shows at which point the voltage level corresponding to the reference correction data Dref when the color is not specified in the display characteristic W indicating the relationship between the effective voltage value applied to the liquid crystal capacitance and the transmittance (or reflectance). It is a figure for showing whether it corresponds to. This figure shows a normally white mode in which the transmittance is maximum (white display) when the effective voltage applied to the liquid crystal capacitance is zero.
[0052]
As shown in this figure, in the display characteristic W, when the effective voltage value applied to the liquid crystal capacitance gradually increases from zero, the transmittance gradually decreases, and when the voltage level V1 is exceeded, the transmittance decreases sharply. Furthermore, when the voltage level V3 is exceeded, the transmittance gradually decreases. Here, the voltage level V0 is an effective voltage value applied to the liquid crystal capacitor when the image data is at the minimum level, and the voltage level V4 is a voltage applied to the liquid crystal capacitor when the image data is at the maximum level. Effective value. In such display characteristics W, the reference correction data Dref in the present embodiment is set for each of the voltage levels V1, V2, and V3 by a method described later. The voltage levels V1 and V3 correspond to points that change sharply in the display characteristics W, and the voltage level V2 corresponds to a point where the transmittance is approximately 50%.
[0053]
Here, the reason why the above three voltage levels are selected is as follows. First, in the region below the voltage level V1 or in the region above the voltage level V3, even if the image data level is greatly different, the transmittance change is small, so the reference correction corresponding to the voltage level V1 or V3. This is because it is considered that the use of the data Dref is usually sufficient. Second, temporarily store the reference correction data Dref corresponding to the voltage levels V0 and V4 instead of the voltage levels V1 and V3, and the correction data corresponding to each level in the range of the voltage levels V0 to V4 is interpolated. This is because, since the display characteristic W changes abruptly at the voltage levels V1 and V3, the correction data cannot be accurately calculated over the entire area. Third, the accuracy of the interpolation process can be increased by using the voltage level V2 at which the transmittance is approximately 50%.
[0054]
In the following description, the voltage level V1 will be appropriately referred to as a white reference level, the voltage level V2 as a central reference level, and the voltage level V3 as a black reference level. In this example, the reference correction data Dref is prepared corresponding to the white reference level, the center reference level, and the black reference level. However, a plurality of ranges for dividing the range from the white reference level to the black reference level are provided. The reference correction data Dref may be prepared corresponding to the points. That is, the reference correction data Dref may be prepared corresponding to the white reference level, the plurality of intermediate reference levels, and the black reference level.
[0055]
Next, the contents stored in the ROM 12 will be described. FIG. 9 is a diagram showing the contents stored in the ROM 12.
As shown in this figure, the ROM 12 stores nine reference correction data Dref for every 63 reference coordinates. Specifically, the reference correction data Dref corresponding to one reference coordinate is composed of reference correction data Drefr, Drefg, Drefb corresponding to RGB, respectively. The reference correction data for each color further includes a white reference level, a central reference level, and Stored corresponding to each black reference level.
[0056]
Here, in FIG. 9, the first subscripts “R”, “G”, and “B” following “D” indicating data indicate which color corresponds to each other. In the second subscript, “w” corresponds to the white reference level, “c” corresponds to the center reference level, and “b” corresponds to the black reference level. Further, the third and fourth subscripts “i, j” indicate corresponding reference coordinates. For example, “DRc256, 1” indicates R (red) color, corresponding to the center reference level, and the reference correction data corresponding to the reference coordinates (256, 1).
In the following description, when the reference correction data is distinguished by each color of RGB, one corresponding to R is denoted as Drefr, one corresponding to G is denoted as Drefg, and one corresponding to B is denoted as Drefb. When not distinguishing between RGB colors, it is simply expressed as Dref.
[0057]
Next, the setting of the reference correction data Dref will be described. FIG. 10 is a diagram illustrating a system configuration used when setting the reference correction data Dref. A system 1000 shown in this figure includes a projector 1100, a CCD camera 500, a personal computer 600, and a screen S according to the embodiment, but the operation of the correction circuit 320 is stopped.
In this system, the CCD camera 500 captures an image projected by the projector 1100 and projected on the screen S, and converts it into an image signal Vs. The personal computer 600 analyzes the image signal Vs and generates reference correction data Dref in the following procedure.
[0058]
First, a signal generator (not shown) is connected to the system 1000 to supply R image data DR ′ corresponding to the voltage level V1 (for the image data DG ′ and DB ′, the voltage level of the lowest transmittance). Fix in correspondence with V4). As a result, a bright red image is alternately displayed on the screen S by positive polarity writing and negative polarity writing.
Next, this image is picked up by the CCD camera 500 and supplied to the personal computer 600 as an image signal Vs. Then, the personal computer 600 divides the screen of one frame from the image signal Vs into 6 vertical × 8 horizontal blocks shown in FIG. 7, and sets the average luminance level of each block at the time of positive writing and the negative polarity. The luminance level of each reference coordinate is calculated based on this. At this time, the personal computer 600 obtains the average luminance level of one, two, or four blocks adjacent to the reference coordinate for the luminance level of a certain reference coordinate.
[0059]
Subsequently, the personal computer 600 compares the luminance level of the reference coordinate with the positive polarity writing / negative polarity writing, and when one of the writings is used as a reference, the deficiency or excess in the other writing is determined. And the reference correction data Dref is calculated based on that amount. In the present embodiment, since the reference polarity is set to the negative polarity writing and correction is performed in the positive polarity writing, the shortage relative to the negative polarity writing is calculated.
The personal computer 600 executes the same operation for all the 63 reference coordinates, and also for the central reference level (voltage level V2) and the black reference level (V3), and the reference correction data Drefr corresponding to R. Is calculated.
[0060]
Subsequently, the image data DR ′ and DB ′ are fixed in correspondence with the voltage level V4 having the lowest transmittance, and the G image data DG ′ is sequentially switched so as to correspond to the white reference level, the center reference level, and the black reference level. Then, the personal computer 600 is caused to calculate the reference correction data Drefg corresponding to G.
Similarly, the image data DR ′ and DG ′ are fixed in correspondence with the lowest transmittance voltage level V4, and the B image data DB ′ is sequentially switched to correspond to the white reference level, the center reference level, and the black reference level. Thus, the personal computer 600 is caused to calculate the reference correction data Drefb corresponding to B. The reference correction data Drefr, Drefg, and Drefb calculated in this way are stored in the ROM 12 of the projector 1100.
[0061]
Returning to FIG. 6 again, the interpolation processing unit 13 interpolates the reference correction data Drefr, Drefg, and Drefb corresponding to the white reference level, the center reference level, and the black reference level for each RGB color. Correction data (first correction data) DHr, DHg, and DHb corresponding to RGB are calculated for each reference coordinate.
Specifically, for example, in R, the interpolation processing unit 13 obtains white from the reference correction data Drefr corresponding to the voltage V1 level (white reference level) and the reference correction data Drefr corresponding to the voltage level V2 (center reference level). The correction data DHr is calculated corresponding to each level from the reference level to the central reference level. Similarly, the reference correction data Dref corresponding to the voltage level V2 and the reference correction data Drefr corresponding to the voltage level V3 (black reference level). Thus, correction data DHr is calculated corresponding to each level from the central reference level to the black reference level.
[0062]
Note that the interpolation processing unit 13 in the present embodiment calculates the correction data DH by linear interpolation. For example, the correction data DHr corresponding to the voltage level Va (where V1 <Va <V2), coordinates (i, j), and R is given by the following equation. That is, DHr = (DRwi, j). (Va-V1) / (V2-V1) + (DRci, j). (V2-Va) / (V2-V1)
Accordingly, the interpolation processing unit 13 calculates correction data DHr, DHg, and DHb corresponding to each level from the voltage level V1 (white reference level) to the voltage level V3 (black reference level) for every 63 reference coordinates. Will be.
[0063]
Next, the correction unit UR corresponding to R performs interpolation processing in the coordinate direction on the correction data DHr generated by the interpolation processing unit 13 described above, and correction data corresponding to the level and coordinate position of the image data DR ′. Cmp-R is output. Similarly, the correction unit UG corresponding to G performs interpolation processing in the coordinate direction on the correction data DHg, and outputs correction data Cmp-G corresponding to the level and coordinate position of the image data DG ′. The correction unit UB corresponding to B executes interpolation processing in the coordinate direction for the correction data DHb, and outputs correction data Cmp-B corresponding to the level and coordinate position of the image data DB ′.
In addition, since each correction unit UR, UG, UB has a common configuration in the present embodiment, the correction unit UR corresponding to R will be described as a representative.
[0064]
The correction unit UR includes a correction table 14R, a calculation unit 15R, and an address generation unit 17R.
Among them, the correction table 14R stores correction data DHr by the interpolation processing unit 13 in an area in which the reference coordinate is a row address and the level direction is a column address, and four points from the storage area specified by the read address. The correction data DHr1 to DHr4 are output.
[0065]
Here, the contents stored in the correction table 14R will be described with reference to FIG. In this figure, “m” indicates image data corresponding to the voltage level V1, and “n” indicates image data corresponding to the voltage level V3. As shown in the figure, the correction table 14R stores correction data DHr in association with each reference coordinate. Here, the first and second subscripts “i, j” following the correction data DHr indicate the corresponding reference coordinates, and the third number in parentheses indicates the level of the corresponding image data. Show. For example, DHr1, 128 (m + 2) indicates correction data corresponding to the reference coordinates (1, 128) and the level (m + 2) of the image data.
[0066]
Next, the address generator 17R sequentially generates four read addresses according to the following procedure based on the X coordinate data Dx, the Y coordinate data Dy, and the image data DR ′.
That is, first, the address generation unit 17R specifies the four reference coordinates located in the vicinity of the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy. For example, if the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy are (64, 64) (see FIG. 7), four (1, 1), (128, 1), ( 1, 128), (128, 128). As a result, four row addresses indicating the first row, the second row, the tenth row, and the eleventh row are generated.
Second, the address generator 17R generates a column address corresponding to the level of the image data DR ′. For example, if the level of the image data DR ′ is “m + 1”, a column address indicating the second column is generated. However, if the image data DR ′ is less than “m”, a column address indicating the first column is generated, and if the image data DR ′ exceeds “n”, a column address corresponding to “n” is generated. To do.
Third, the address generator 17R generates four read addresses by combining four row addresses and one column address.
The address generator 14R selects four correction data DHr1 to DHr4 from the correction data DHr stored in the correction table 14R. For example, if the level of the image data DR ′ is “m + 1” and the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy are (64, 64), DHr1, 1 (m + 1) in FIG. , DHr128,1 (m + 1), DHr1,128 (m + 1), and DHr128,128 (m + 1) are read from the correction table 14R as correction data DHr1 to DHr4.
[0067]
Next, the calculation unit 15R in FIG. 6 uses the read four points of correction data DHr1 to DHr4 to specify the coordinates (corresponding to the image data DR ′) specified by the X coordinate data Dx and the Y coordinate data Dy. The correction data Cmp-R that would correspond to the coordinates) is obtained by interpolation processing. Specifically, the calculation unit 15R determines the distances from the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy to the coordinates corresponding to the correction data DHr1 to DHr4 with respect to the four correction data DHr1 to DHr4. Accordingly, correction data Cmp-R is obtained by performing linear interpolation.
[0068]
In the case of positive writing, the correction data Cmp-R is added to the image data DR ′ by the adder 326 in FIG. 5 and output as an analog image signal VIDR by the D / A converter 328. .
Although the case where the correction data Cmp-R corresponding to R is generated has been described here, the correction data Cmp-G corresponding to G and the correction data Cmp-B corresponding to B are also obtained by the same process. Thus, in the case of positive writing, after being added to the image data DG ′ and DB ′, respectively, they are output as analog image signals VIDG and VIDB.
[0069]
<1-2-2-2: Operation of the correction circuit>
Next, the operation of the correction circuit 320 will be described. FIG. 12 is a flowchart showing the operation of the correction circuit.
First, when the projector 1100 is powered on, reference correction data Dref (Drefr, Drefg, Drefb) corresponding to each reference coordinate is read from the ROM 12 (step S1).
[0070]
Next, the interpolation processing unit 13 performs correction processing in the level direction based on the reference correction data Drefr, Drefg, and Drefb to generate correction data DHr, DHg, and DHb (step S2). That is, each of the reference correction data Drefr, Drefg, and Drefb corresponds to only three voltage levels V1, V2, and V3 in 63 reference coordinates, so that each level from the voltage level V1 to the voltage level V3. The correction data DHr, DHg, and DHb corresponding to are respectively generated by interpolation processing.
[0071]
Next, when the correction data DHr, DHg, and DHb are respectively stored in the correction tables 14R, 14G, and 14B, the image data DR for one dot (pixel) is synchronized with the dot clock signal DCLK and the horizontal clock signal HCLK. It is determined whether or not ', DG' and DB 'are supplied (step S3). If the determination result is negative, the processing procedure returns to step S3 again to enter a standby state.
On the other hand, if the determination result in step S3 is affirmative, it is further determined whether or not the signal PS is at the H level at the present time (that is, whether or not positive writing is performed) (step S4). If this determination result is negative (that is, if negative polarity writing is performed), the selector 324 only adds zero data to the image data DR ′, DG ′, and DB ′ as described above. Therefore, the processing procedure returns to step S3 again to enter a standby state without performing substantial correction.
[0072]
If the determination result in step S4 is affirmative, the image data DR ′, DG ′, DB at the present time is determined by the X data coordinate Dx output from the X counter 10 and the Y data coordinate Dy output from the Y counter 11. What coordinate position corresponds to 'in the display area 100a is shown. Then, correction data DHr1 to DHr4, which are the basis of the interpolation processing in the coordinate direction for R, are read from the correction table 14R based on the X coordinate data Dx and Y coordinate data Dy and the level of the image data DR ′. Similarly, correction data DHg1 to DHg4 that are the basis of the interpolation process in the coordinate direction for G are read from the correction table 14G based on the X coordinate data Dx and Y coordinate data Dy and the level of the image data DG ′. , B is read from the correction table 14B based on the X coordinate data Dx and Y coordinate data Dy and the level of the image data DB ′ based on the coordinate data interpolation processing DHb1 to DHb4 (step S5). ).
[0073]
Thereafter, the correction data DHr1 to DHr4 are interpolated by the calculation unit 15R based on the X coordinate data Dx and the Y coordinate data Dy, and the correction data Cmp-R is generated. Similarly, the correction data DHg1 to DHg4 are interpolated by the arithmetic unit 15G to generate correction data Cmp-G, and the correction data DHb1 to DHb4 are interpolated by the arithmetic unit 15B to obtain the correction data Cmp-B. It is generated (step S6).
[0074]
Then, the correction data Cmp-R and the image data DR ′ are added by the adder 324, then analog-converted by the D / A converter 328, and output as an R (red) image signal VIDR. Similarly, after the correction data Cmp-G and the image data DG ′ are added, they are converted into an analog signal and output as a G (green) image signal VIDG, and the correction data Cmp-B and the image data DB ′ are added. After that, it is converted into an analog signal and output as a B (blue) image signal VIDB (step S7).
Thereafter, the processing procedure returns to S3 again in order to execute the same processing for the image data DR ′, DG ′, and DB ′ for the next one dot.
[0075]
As described above, according to the present embodiment, for example, focusing on R, in the case of positive polarity writing, appropriate correction data Cmp-R is obtained over the entire level of the image data DR ′, and the image data DR. Although it is added to ', in the case of negative polarity writing, substantial correction of the image data DR' is not performed, so that the effective voltage value applied to the liquid crystal capacitance is substantially equal in both polarities. For example, as shown in FIG. 13B, in the positive polarity writing, the voltage Cmp corresponding to the correction amount data Cmp-R is added to the voltage Vgp when not corrected and applied to the pixel electrode. As a result of the shortage being compensated for the voltage effective value when the voltage Vgn is applied to the pixel electrode in the negative polarity writing, the voltage effective value applied to the liquid crystal capacitance becomes substantially equal in both polarities. For this reason, deterioration of display quality due to flicker or the like can be suppressed.
[0076]
Further, in the correction circuit 320, if attention is paid to R, it corresponds to each reference coordinate and corresponds to each level of the image data from the reference correction data Drefr corresponding to the three voltage levels V1, V2, and V3. The correction data DHr is generated for each reference coordinate, and the four correction data DHr1 to DHr4 are interpolated according to the X coordinate data Dx and the Y coordinate data Dy to generate correction data Cmp-R. The For this reason, the correction is performed not only for the level of the image data but also for the coordinate position of the image data DR ′, so that the deterioration of display quality such as flicker can be appropriately suppressed over the entire display area 100a. It becomes possible.
[0077]
In addition, since the interpolation process is executed in the coordinate direction after executing the interpolation process corresponding to the level, that is, the two-stage interpolation process is executed, the memory capacity of the ROM 12 and the correction table 14R is greatly reduced. Will be.
Further, since the X counter 10, the Y counter 11, the ROM 12, and the interpolation processing unit 13 are shared by the correction units UR, UG, and UB, the configuration is simplified correspondingly, and the cost can be reduced. It is.
In the embodiment described above, the correction circuit 320 is provided at the subsequent stage of the gamma correction circuit 310. However, the correction circuit 320 is reversed, and the image data DR, DG, and DB are input to the correction circuit 320 to perform correction. Needless to say, gamma correction may be performed after this.
[0078]
<2: Second Embodiment>
Next, a projector according to a second embodiment of the invention will be described. In this projector, the correction amount output unit 322 in the correction circuit 320 in the first embodiment is replaced with a correction amount output unit 322 ′ shown in FIG. Since the other parts are the same as those in the first embodiment, the description thereof will be omitted.
[0079]
<2-1: Configuration of Correction Circuit, Especially Correction Amount Output Unit>
The correction amount output unit 322 ′ shown in FIG. 14 stores reference correction data Drefr, Drefg, and Drefb in advance, and performs interpolation in the level direction by the interpolation processing unit 13 to obtain the correction data DHr, DHg, and DHb. The basic mechanism of generating and further generating correction data Cmp-R, Cmp-G, and Cmp-B based on these is common to the correction amount output unit 322 (see FIG. 6) in the first embodiment. .
[0080]
However, the correction amount output unit 322 ′ in the second embodiment uses the ROM 12 ′ having a small storage capacity instead of the ROM 12, and the correction tables 14R ′ and 14B ′ having a small storage capacity instead of the correction tables 14R and 14B. Is different from the correction amount output unit 322 of the first embodiment.
[0081]
Human vision has a characteristic that the sensitivity of G (green) is higher than that of R (red) and B (blue). For this reason, in flicker or the like, G tends to be visually recognized, but R and B tend not to be visually recognized. Therefore, the RGB correction accuracy is not necessarily the same, but the required memory capacity can be reduced by lowering the R and B correction accuracy relative to G.
The present embodiment has been made in view of this point, and uses a ROM 12 ′ having a certain storage capacity by determining the ratio of the data amount of the reference correction data Drefr, Drefg, Drefb according to the visual characteristics of the person. The maximum visual effect can be obtained. Therefore, the following description will focus on the ROM 12 ′ and the correction tables 14R ′ and 14B ′ used for the correction amount output unit 322 ′.
[0082]
First, FIG. 15 is a conceptual diagram for explaining the reference coordinates in the second embodiment in relation to the display area 100a. As shown in this figure, the display area is composed of horizontal 1024 dots × vertical 768 dots as in the first embodiment, but the reference coordinates of G and RB are different from each other. That is, the reference coordinates of G are divided into a block of 8 horizontal pixels × 6 vertical columns of the display area 100a, and are indicated by a total of 63 coordinate points (black circles and double circles in the figure) located at the vertices of these blocks. ). On the other hand, the reference coordinates of R and B are only 20 points indicated by double circles out of 63 points corresponding to the reference coordinates of G. That is, the R and B reference coordinates are extracted from the G reference coordinates according to a certain rule.
Accordingly, since the R reference correction data Drefr and the B reference correction data Drefb are stored in correspondence with each of the 20 reference coordinates, the G reference correction data Drefr and the B reference correction data Drefb are stored in correspondence with each of the 63 reference coordinates. Compared with the reference correction data Drefg, the data amount is 20/63 (≈1 / 3).
[0083]
Next, how the reference correction data Drefr, Drefg, and Drefb are stored in the ROM 12 ′ in this embodiment will be described with reference to FIG. As shown in this figure, in the ROM 12 ′, in G, a trio of reference correction data DGwi, j, DGci, j, and DGbi, j is stored for each of 63 reference coordinates. . On the other hand, in the ROM 12 ′, in R, the trio of the reference correction data DRwi, j, DRci, j, and DRbi, j is stored for every 20 reference coordinates, and similarly in B , A trio of reference correction data DBwi, j, DBci, j, and DBbi, j is stored for every 20 reference coordinates.
[0084]
Therefore, the reference correction data Drefr and Drefb are, for example, (1, 1) of the reference coordinates (1, 1), (128, 1),..., (1024, 1) in the first row shown in FIG. ), (256, 1), (512, 1), (768, 1), (1024, 1), and not the second row. Further, the reference coordinates are thinned out for the third and subsequent rows as in the first and second rows. Therefore, the storage capacity of the ROM 12 ′ is (20 + 63 + 20) / (63 + 63 + 63), that is, about 54%, as compared with the case where all the reference coordinates are stored (ROM 12 of the first embodiment). Thereby, first, the storage capacity of the ROM 12 'can be greatly reduced.
[0085]
Next, how correction data DHr generated by interpolation processing from such reference correction data Drefr is stored in the correction table 14R ′ will be described with reference to FIG. As shown in this figure, in the correction table 14R ′, the correction data DHr is stored for every 20 reference coordinates, from the voltage level V1 corresponding to the first column to the voltage level V3 corresponding to the nth column. Each level is stored correspondingly.
[0086]
Here, in the first embodiment, for each of RGB, the reference correction data Drefr and Drefb are stored corresponding to the 63 reference coordinates, while the interpolation process in the level direction is applied to the correction data DHr, DHb was generated. On the other hand, in the second embodiment, for R and B, reference correction data Drefr and Drefb are stored corresponding to 20 reference coordinates, while level correction is performed on the correction data Drefr and Drefb. DHr and DHb are generated. For this reason, in the second embodiment, the data amount of the correction data DHr and DHb is reduced to about ３ compared to the first embodiment. Therefore, the storage capacity of the correction tables 14R ′ and 14B ′ for storing them can be reduced to about ３.
[0087]
<2-2: Operation of the correction circuit, particularly the correction amount output unit>
Next, the operation of the correction amount output unit 322 ′ in the second embodiment will be specifically described. First, when the power is turned on, the reference correction data Drefg corresponding to 63 reference coordinates for G is read from the ROM 12 ', while the reference correction data Drefr corresponding to 20 reference coordinates for R and color. , Drefb is read out.
Subsequently, the interpolation processing unit 13 performs interpolation processing in the level direction on each reference correction data Drefr, Drefg, Drefb to generate correction data DHr, DHg, DHb, which are stored in the correction tables 14R ′, 14G, 14B ′. Forward.
[0088]
On the other hand, the X counter 10 counts the dot clock signal DCLK, and the Y counter 11 counts the horizontal clock signal HCLK. The X coordinate data as the count result is Dx = 64, and the Y coordinate data is Dy =. Assume a case of 64. That is, in FIG. 15, it is assumed that image data DR ′, DG ′, and DB ′ corresponding to the dot at coordinates (64, 64) are corrected.
[0089]
Now, four correction data DHr1 to DHr4 corresponding to R, which are the basis of the interpolation processing in the coordinate direction, are based on the X coordinate data Dx and Y coordinate data Dy and the level of the image data. , Read from the correction table 14R ′. For G, four points of correction data DHg1 to DHg4 are read from the correction table 14G. Similarly, for B, four points of correction data DHb1 to DHb4 are read from the correction table 14B ′.
Here, for G, correction data corresponding to the reference coordinates of (1, 1), (128, 1), (1, 128), (128, 128) is read, while for R and color, Correction data corresponding to the reference coordinates (1, 1), (256, 1), (1, 256), and (256, 256) are read out.
[0090]
Thereafter, each of the calculation units 15R, 15G, and 15B performs interpolation processing on the correction data of the corresponding four points based on the X coordinate data Dx and the Y coordinate data Dy, respectively. The interpolation processing is performed using linear interpolation, but the accuracy is determined according to the distance between the coordinates of the image data to be displayed and the original correction data, and the accuracy deteriorates as the distance increases. Therefore, although the accuracy of the correction data Cmp-R and Cmp-B generated by the interpolation process is lower than that of the correction data Cmp-G, as described above, the visual sensitivity of the person R and B is Since it is lower than G, the display quality when the RGB primary color images are synthesized can be hardly lowered.
[0091]
In the second embodiment, the amount of reference correction data Drefr, Drefg, Drefb varies depending on the visual characteristics of the person, so that the reference correction data Drefr, Drefg, Drefb are prepared for all reference coordinates. However, the number of bits of each data may be determined according to visual characteristics, such as 10 bits for Drefg and 5 bits for Drefr and Drefb.
[0092]
<3: Third embodiment>
In the first and second embodiments described above, the correction data DHr, DHg, DHb corresponding to each level is limited to the range from the white reference level (voltage level V1) to the black reference level (voltage level V3). Are calculated by the interpolation processing unit 13 and stored in each of the correction tables 14R, 14G, and 14B. On the other hand, in the region below the white reference level V1, the reference correction data Dref corresponding to the voltage level V1 is set to the black reference level. In the region exceeding V3, the reference correction data Dref corresponding to the voltage level V3 is uniformly used. This is because, in the region below the voltage level V1 or in the region exceeding the voltage level V3, the transmittance change is small even if the level of the image data is greatly different. Therefore, the reference correction data corresponding to the voltage level V1 or V3. This is because it is considered that using Dref is usually sufficient.
[0093]
However, actually, when displaying a luminance level corresponding to a voltage level lower than V1, if the reference correction data Dref corresponding to the voltage level V1 is uniformly used as correction data for image data that is lower than the voltage level V1, Since the correction data does not truly correspond to the image data, it is assumed that the correction is not sufficiently performed. It is considered that a similar situation can occur when displaying a luminance level exceeding the voltage level V3.
[0094]
Therefore, in the third embodiment of the present invention, the voltage level V1 is calculated as a configuration in which appropriate correction data is calculated corresponding to the voltage level in the region below the voltage level V1 and the region above the voltage level V3. It was decided to eliminate flicker and the like even at the luminance level corresponding to the area below and exceeding the voltage level V3.
[0095]
By the way, even if correction data corresponding to the voltage level is calculated in a region below the voltage level V1, the content of the correction data is considered not to be significantly different from the reference correction data Dref corresponding to the voltage level V1. . Therefore, in this embodiment, when the level of the image data to be corrected is less than the voltage level V1 corresponding to the white reference level, the level and voltage of the image data are included in the reference correction data Dref corresponding to the voltage level V1. A coefficient corresponding to the difference from the level V1 is multiplied, and the product is used as correction data corresponding to the voltage level.
Similarly, even if correction data corresponding to the voltage level is calculated in a region exceeding the voltage level V3, the content of the correction data is not significantly different from the reference correction data Dref corresponding to the voltage level V3. Therefore, when the level of the image data to be corrected exceeds the voltage level V3 corresponding to the black reference level, the difference between the level of the image data and the voltage level V1 is present in the reference correction data Dref corresponding to the voltage level V3. A coefficient that gradually increases from “1” as it increases is multiplied, and the product is used as correction data corresponding to the voltage level.
[0096]
On the other hand, in the first and second embodiments described above, the address generator 17R (17G, 17B) has the image data DR ′ (DG ′, DB ′) as a voltage with respect to the correction table 14R (14G, 14B). If the level is less than V1, a column address designating the first column is generated, correction data corresponding to the voltage level V1 at four reference coordinates located in the vicinity is read, and image data DR ′ (DG When ', DB') exceeds the voltage level V3, a column address designating the n-th column is generated, and correction data corresponding to the voltage level V3 at the four reference coordinates located in the vicinity is read. It has become.
[0097]
In consideration of this configuration, in the third embodiment, the point for multiplying the correction data corresponding to the voltage levels V1 and V3 by a coefficient is set between R in the correction table 14R to the calculation unit 15R in FIG. G is between the correction table 14G and the calculation unit 15G, and B is between the correction table 14B and the calculation unit 15G.
[0098]
<3-1: Configuration of Correction Circuit, Especially Correction Amount Output Unit>
Here, the correction circuit 320 in the third embodiment will be described in detail. FIG. 18 is a block diagram showing the main configuration of the correction amount output unit in the correction circuit according to the present embodiment. FIG. 18 shows a configuration added in FIG. 6 from the correction table 14R to the calculation unit 15R. It is shown. A similar configuration is added to G and B.
[0099]
In FIG. 18, the W-LUT (look-up table) 3222 and the coefficient interpolation unit 3224 correspond to the level when the level of the image data DR ′ to be corrected is lower than the voltage level V1 (white reference level). The coefficient kw is output.
Specifically, as shown in FIG. 19, for example, the W-LUT 3222 is on a characteristic curve that gradually changes from “1” as the level decreases from the white reference level V1, and the voltage levels V0, Vw1, Coefficient data kwmax, kw1, kw2, and kwmin corresponding to the four points Vw2 and V1 are stored, respectively. On the other hand, when image data DR ′ that is equal to or higher than the minimum voltage level V0 and lower than the voltage level V1 (white reference level) is input, The coefficient data of two points located before and after are output. For example, when the voltage level Vw1 is equal to or higher than the voltage level Vw2, the W-LUT 3222 outputs coefficient data kw1 corresponding to the voltage level Vw1 and coefficient data kw2 corresponding to the voltage level Vw2. To do.
Further, the coefficient interpolation unit 3224 interpolates the two points of coefficient data output from the W-LUT 3222, and generates coefficient data kw corresponding to the level of the image data DR ′ that is less than the voltage level V1. This is supplied to one of the input terminals in M14.
[0100]
Similarly, when the level of the image data DR ′ exceeds the voltage level V3 (black reference level), the B-LUT 3242 and the coefficient interpolation unit 3244 output the coefficient kb corresponding to the level.
Specifically, as shown in FIG. 20, for example, the B-LUT 3242 is on a characteristic curve that gradually increases from “1” as the level increases from the black reference level V3, and the voltage levels V3, Vb1,. Coefficient data kbmin, kb1, kb2, and kbmax corresponding to the four points Vb2 and V4 are stored, respectively, and when image data DR ′ exceeding the voltage level V3 (black reference level) and not more than the maximum voltage level V4 is input. Two points of coefficient data located before and after the level are output. For example, when the voltage level Vb2 is equal to or higher than the voltage level V4, the B-LUT 3242 outputs two points of coefficient data, that is, coefficient data kb2 corresponding to the voltage level Vb2 and coefficient data kbmax corresponding to the voltage level V4. To do.
Further, the coefficient interpolating unit 3244 performs interpolation processing on the two points of coefficient data output from the B-LUT 3242, and generates coefficient data kb corresponding to the level of the image data DR ′ exceeding the voltage level V3 to the multipliers M21 to M24. Is supplied to one of the input terminals. In the present embodiment, the coefficient characteristics of the W-LUT 3222 and the coefficient characteristics of the B-LUT 3242 are set in consideration of the display characteristics shown in FIG. 8, and thus are actually shown in FIG. 19 and FIG. May be different from the characteristic curve.
[0101]
In the present embodiment, among the four points of correction data read from the correction table 14R, the correction data DHr1 is branched and output to the following three paths. That is, the correction data DHr1 is supplied to the other input terminal of the multiplication M11 as the first path, supplied to the input terminal b of the selector 3270 as the second path, and multiplied as the third path. Is supplied to the other input end of the device M21. Similarly, the other three correction data DHr2, DHr3, and DHr4 are supplied as the first path to the other input terminals of the multipliers M12, M13, and M14, respectively, and the second path is a selector. 3270, and supplied to the other input terminal of the multipliers M22, M23, and M24 as a third path. The multiplication results in the multipliers M11 to M14 are respectively supplied to the input terminal a of the selector 3270, and the multiplication results in the multipliers M21 to M24 are respectively supplied to the input terminal c of the selector 3270.
[0102]
Subsequently, the four selectors 3270 selectively output any one of the input terminals a, b, and c in accordance with the control signal sel. The data discriminating unit 3260 discriminates the level of the image data DR ′ and outputs the following control signal sel to the four selectors 3270. That is, the data discriminating unit 3260 selects the input terminal a when the level of the image data DR ′ is less than the voltage level V1, and selects the input terminal a when the level is the voltage level V1 or more and the voltage level V3 or less. When b is selected and the voltage level exceeds V3, a control signal sel for selecting the input terminal c is output. The computing unit 15R corresponds to coordinates (coordinates corresponding to the image data DR ′) specified by the X coordinate data Dx and the Y coordinate data Dy based on the correction data selected and output by the four selectors 3270. This is common to the first and second embodiments in that the correction data Cmp-R that would be obtained is obtained by interpolation processing.
That is, the calculation unit 15R in the present embodiment determines that the level of the image data DR ′ is lower than the voltage level V1, the calculation result by the multipliers M11 to M14, and the level of the image data DR ′ is the voltage level V3. Is exceeded, the interpolation results are applied in the coordinate direction to the calculation results of the multipliers M21 to M24.
[0103]
<3-2: Operation of correction circuit>
Next, the operation of the correction circuit 320 in the third embodiment will be specifically described by focusing on R. However, the four correction data DHr1 to DHr4 that are the basis of the interpolation processing in the coordinate direction are read from the correction table 14R based on the X coordinate data Dx and Y coordinate data Dy and the data value of the image data DR ′ ( The operations up to step S5) in FIG. 12 are the same as in the first embodiment.
Further, the calculation unit 15R performs interpolation processing on the correction data Cmp-R that will correspond to the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy based on the four points of correction data, and the subsequent points. The operation is the same as in the first embodiment.
Therefore, here, the four correction data DHr1 to DHr4 read from the correction table 14R will be described in the following cases, focusing on the operation until the correction data DHr1 to DHr4 are supplied to the calculation unit 15R.
[0104]
<3-2-1: When the level of image data is less than V1>
First, an operation when the level of the supplied image data DR ′ is less than the voltage level V1 corresponding to the white reference level will be described. In this case, the W-LUT 3222 outputs the coefficient data of two points located before and after the level of the image data DR ′, and the coefficient interpolation unit 3224 performs interpolation processing on the coefficient data of the two points, and the image data Coefficient data kw corresponding to the level of DR ′ is output.
[0105]
On the other hand, when the level of the supplied image data DR ′ is less than the voltage level V1, the four correction data DHr1 to DHr4 output from the correction table 14R are X coordinate data Dx and Y coordinate data as described above. These correspond to the four reference coordinates located near the periphery of the coordinates specified by Dy, and each of these reference coordinates corresponds to the white reference level.
[0106]
Therefore, each multiplication result by the multipliers M11 to M14 corresponds to the voltage level V1 at each of the four reference coordinates according to the difference between the level of the image data DR ′ and the voltage level V1 as the white reference level. The correction data is appropriately reflected. In each of the four selectors 3270, the input terminal a is selected by the data discriminating unit 3260, so that the arithmetic unit 15R interpolates four multiplication results by the multipliers M11 to M14 in the coordinate direction. By performing the calculation, correction data Cmp-R corresponding to the image data DR ′ is obtained.
Although the calculation operation of the correction data Cmp-R corresponding to the R image data DR ′ has been described here, the correction data Cmp-G for the G image data DG ′ and the correction for the B image data DB ′ are described. The calculation operation of the data Cmp-B is also the same.
[0107]
<3-2-2: When the level of the image data is V1 or more and V3 or less>
Next, the operation when the level of the supplied image data DR ′ is not less than the voltage level V1 corresponding to the white reference level and not more than the voltage level V3 corresponding to the black reference level will be described.
[0108]
In this case, as described above, the four correction data DHr1 to DHr4 output from the correction table 14R are four reference coordinates located in the vicinity of the coordinates specified by the X coordinate data Dx and the Y coordinate data Dy. Corresponding to the level of the image data at these reference coordinates. On the other hand, in each of the four selectors 3270, since the input end b is selected by the data discriminating unit 3260, the calculation unit 15R uses the four correction data DHr1 to DHr4 read from the correction table 14 in the coordinate direction. By performing the interpolation calculation, correction data Cmp-R corresponding to the image data DR ′ is obtained.
That is, since this calculation operation is exactly the same as in the first embodiment described above, the level of the image data DR ′ is equal to or higher than the voltage level V1 corresponding to the white reference level, and the voltage level corresponding to the black reference level. In the operation in the case of V3 or less, flicker or the like is eliminated as in the first embodiment.
[0109]
<3-2-3: When the level of image data exceeds V3>
Next, an operation when the level of the supplied image data DR ′ exceeds the voltage level V3 corresponding to the black reference level will be described. In this case, the B-LUT 3242 outputs the coefficient data of two points located before and after the level of the image data DR ′, and the coefficient interpolation unit 3244 performs an interpolation process on the coefficient data of the two points, and the image data Coefficient data kb corresponding to the level of DR ′ is output.
[0110]
On the other hand, when the level of the supplied image data DR ′ exceeds the voltage level V3, the four correction data DHr1 to DHr4 output from the correction table 14R are the X coordinate data Dx and Y coordinate data Dy as described above. Correspond to the four reference coordinates located near the periphery of the coordinates specified in (1), and each of these reference coordinates corresponds to the black reference level.
[0111]
Accordingly, each multiplication result by the multipliers M21 to M24 corresponds to the voltage level V3 in each of the four reference coordinates according to the difference between the level of the image data DR ′ and the voltage level V3 which is the black reference level. The correction data is appropriately enlarged. In each of the four selectors 3270, the input terminal c is selected by the data discriminating unit 3260, so that the calculation unit 15R interpolates four multiplication results obtained by the multipliers M21 to M24 in the coordinate direction. By performing the calculation, correction data Cmp-R corresponding to the image data DR ′ is obtained.
Although the calculation operation of the correction data Cmp-R corresponding to the R image data DR ′ has been described here, the correction data Cmp-G for the G image data DG ′ and the correction for the B image data DB ′ are described. The calculation operation of the data Cmp-B is also the same.
[0112]
As described above, according to the third embodiment, when the level of the image data DR ′ is less than the voltage V1, the correction data corresponding to the white reference level is used, and the level of the image data DR ′ exceeds the voltage V3. In this case, by multiplying the correction data corresponding to the black reference level by a coefficient corresponding to the level of the image data, the correction data corresponding to the level is obtained, and further, interpolation is performed in the coordinate direction. Since the correction data Cmp-R is obtained, flicker and the like can be appropriately eliminated even at a level corresponding to a region below the voltage level V1 and a region above the voltage V3.
In the third embodiment, the case where the correction amount output unit 322 (see FIG. 6) in the first embodiment is applied has been described. However, the correction amount output unit 322 ′ (see FIG. 14) in the second embodiment has been described. Of course, it is also applicable.
[0113]
In the third embodiment, the W-LUT 3222 is prepared corresponding to the region below the voltage level V1, and the B-LUT 3242 is prepared corresponding to the region exceeding the voltage level V3. It can also be shared. Furthermore, correction data may be calculated using a lookup table for only one of a region below the voltage level V1 or a region above the voltage level V3.
Furthermore, in the third embodiment, the W-LUT 3222 and the B-LUT 3224 are configured to store coefficient data at four points having different voltage levels, but are configured to store five or more points for the purpose of improving accuracy. Alternatively, it may be configured to store three or two points for the purpose of reducing the storage capacity.
[0114]
<4: Application and Modification of Embodiment>
In the above-described embodiment, various interpolation methods such as external division interpolation and nth-order interpolation can be applied to the interpolation processing in the level direction and the interpolation processing in the coordinate direction in addition to linear interpolation.
[0115]
In addition to the method described above, various methods are conceivable as a method for determining the reference correction data stored in the ROM 12. For example, the reference correction data Dref corresponding to an intermediate (gray) level of a certain color and corresponding to a certain reference coordinate may be set as follows.
First, in a state where correction data is not added to image data corresponding to the intermediate level of the color and corresponding to the reference coordinates, positive polarity writing and negative polarity writing are alternately performed, and secondly Then, the potential LCcom of the counter electrode 108 is adjusted so as to minimize flicker at the reference coordinates (see FIG. 13C), and thirdly, the reference correction is performed based on the change ΔV due to this adjustment. Data may be determined.
[0116]
Alternatively, first, paying attention to a pixel corresponding to a certain reference coordinate, the potential LCcom of the counter electrode 108 is constant, and the image signal potential for positive polarity writing and the image signal potential for negative polarity writing after polarity inversion are calculated. While shifting in different directions and the same displacement amount, a point where the flicker is minimized is obtained, and second, based on the displacement amount up to this point, a reference correction corresponding to the reference coordinate Data may be determined.
[0117]
On the other hand, in the embodiment, the correction data Cmp-R, Cmp-G, and Cmp-B are added to each of the image data DR ′, DG ′, and DG ′ corresponding to the positive polarity writing to obtain the negative polarity. Contrary to this, image data corresponding to writing is not corrected, but on the contrary, correction data is added to each of image data DR ′, DG ′, DG ′ corresponding to negative polarity writing. Thus, the image data corresponding to the positive polarity writing may not be corrected.
[0118]
Further, as shown in FIG. 21, not only for any one of the polarities, the correction data is added to the image data corresponding to the positive polarity writing, while the image data corresponding to the negative polarity writing is added. In contrast, the correction data may be added. In this configuration, the selector 324 selects correction data from the positive correction amount output unit 322 when it corresponds to positive polarity writing, while it corresponds to negative polarity writing when corresponding to negative polarity writing. Correction data by the correction amount output unit 323 is selected and added to the original image data by the adder 324, respectively. However, such a configuration requires two of the correction amount output units 323 and 324, and is not suitable for reducing the circuit scale.
[0119]
In FIG. 5, the processing time from the correction amount output unit 322 to the adder 326 is ideally zero, but actually requires a certain amount of time. Before inputting DG ′ and DB ′ to the adder 326, a delay unit is provided for matching the output timing of the correction data Cmp-R, Cmp-G, and Cmp-B. The same applies to the configuration shown in FIG.
[0120]
On the other hand, in the above-described embodiment, the six data lines 114 are combined into one block, and the image signals VID1 to VID6 converted into six systems with respect to the six data lines 114 belonging to one block. However, the number of conversions and the number of data lines applied simultaneously (that is, the number of data lines constituting one block) are not limited to “6”. For example, if the response speed of the sampling switch 151 is sufficiently high, the image signal is serially transmitted to one image signal line without being converted into parallel and sequentially sampled for each data line 114. Also good.
[0121]
In addition, the number of conversions and the number of data lines applied simultaneously are “3”, “12”, “24”, etc. A configuration may be adopted in which image signals subjected to system conversion, 24-system conversion, and the like are supplied simultaneously. Note that the number of conversions is preferably a multiple of 3 in view of simplifying the control and the circuit because the color image signal is composed of signals related to the three primary colors. However, in the case of a simple light modulation application like the projector described above, it is not necessary to be a multiple of 3.
Furthermore, in the embodiment, the correction circuit 300 is configured to perform the correction before the serial-parallel conversion of the image signal. However, the correction circuit 300 may be configured to perform the correction after the serial-parallel conversion. As described above, a configuration in which serial-parallel conversion is not performed may be used.
[0122]
In addition, the embodiment has been described as a normally white mode in which white display is performed when the voltage effective value applied to the liquid crystal capacitor is zero, but the voltage effective value applied to the liquid crystal capacitor is zero. In some cases, a normally black mode for black display may be used.
[0123]
On the other hand, in the embodiment, the TFT 116 is used as the switching element of the pixel electrode 118, but a silicon substrate or the like may be used as the substrate, and various elements may be formed here. In such a case, field effect transistors can be used as the various switches, which facilitates high-speed operation. However, when the element substrate 101 does not have transparency, the pixel electrode 118 needs to be used as a reflective type by forming the pixel electrode 118 with aluminum or separately forming a reflective layer.
[0124]
Further, in the above-described embodiment, the TN type is used as the liquid crystal, but a bistable type having a memory property such as a BTN (Bi-stable Twisted Nematic) type and a ferroelectric type, a polymer dispersed type, and a molecule A dye (guest) having anisotropy in absorption of visible light in the major axis direction and the minor axis direction is dissolved in a liquid crystal (host) having a certain molecular arrangement, and the dye molecules are arranged in parallel with the liquid crystal molecules. A liquid crystal such as a GH (guest host) type may be used.
In addition, the liquid crystal molecules are arranged in a vertical direction with respect to both substrates when no voltage is applied, while the liquid crystal molecules are arranged in a horizontal direction with respect to both substrates when a voltage is applied. The liquid crystal molecules are aligned in the horizontal direction with respect to both substrates when no voltage is applied, while the liquid crystal molecules are aligned in the vertical direction with respect to both substrates when a voltage is applied. It is good also as a structure. Thus, the present invention can be applied to various types of liquid crystal types (modes) and alignment methods.
[0125]
<5: Electronic equipment>
Next, an example in which the above processing circuit is used in an electronic device other than a projector will be described.
[0126]
<5-1: Mobile computer>
First, an example in which the above-described processing circuit is applied to a display unit of a mobile computer will be described. FIG. 22 is a perspective view showing the configuration of this computer. In the figure, a computer 2100 includes a main body 2104 having a keyboard 2102 and a liquid crystal panel 100. Further, a backlight unit (not shown) for improving visibility is provided on the back surface of the liquid crystal panel 100.
[0127]
Here, the projector 1100 described above has a three-plate configuration of the liquid crystal panels 100R, 100G, and 100B corresponding to the RGB colors, but the liquid crystal panel 100 displays each RGB color by a single color filter. Is. Therefore, the image signals VIDr1 to VIDr6, VIDg1 to VIDg6, and VIDb1 to VIDb6 are not supplied in parallel to the liquid crystal panel 100 but supplied in a time division manner. Even in this case, flicker and the like can be appropriately reduced over the entire display area by performing the interpolation process in the level direction and the interpolation process in the coordinate direction in two steps as in the correction circuit 320 described above.
[0128]
<5-2: Mobile phone>
Next, an example in which the above-described processing circuit is applied to a display unit of a mobile phone will be described. FIG. 23 is a perspective view showing the configuration of this mobile phone. In the figure, a mobile phone 2200 includes a plurality of operation buttons 2202, a liquid crystal panel 100 used as a display unit, together with an earpiece 2204 and a mouthpiece 2206. This liquid crystal panel 100 also displays each RGB color by a single color filter, but it may also be simply a monochrome gradation display. In the case of performing monochrome gradation display, the image processing circuit may be configured for a single color instead of the three primary colors.
[0129]
<6: Others>
In addition to the electronic devices described with reference to FIGS. 22 and 23, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, videophones, POS terminals, devices with touch panels, etc. Needless to say, the present invention can be applied to these various electronic devices.
[0130]
【The invention's effect】
As described above, according to the present invention, even when the level of the image data is less than the first level or exceeds the second level, the correction data is appropriately generated corresponding to the level. It becomes possible to prevent the deterioration of display quality more accurately. Further, it is not necessary to store the coefficients in the look-up table corresponding to each level of the area where the image data is less than the first level or corresponding to each level of the area exceeding the second level. Therefore, the storage capacity required for the lookup table can be reduced accordingly.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a projector according to a first embodiment of the invention.
FIG. 2 is a block diagram showing a configuration of the projector.
FIG. 3 is a circuit diagram showing a configuration of a liquid crystal panel in the projector.
FIG. 4 is a timing chart for explaining the operation of the liquid crystal panel.
FIG. 5 is a block diagram showing a configuration of a correction circuit in the projector.
FIG. 6 is a block diagram showing a configuration of a correction amount output unit in the correction circuit.
FIG. 7 is a diagram for explaining reference coordinates in the embodiment.
FIG. 8 is a diagram showing a relationship between display characteristics of the liquid crystal panel and three voltage levels corresponding to reference correction data.
FIG. 9 is a diagram showing storage contents of a ROM in the correction amount output unit in the projector.
FIG. 10 is a diagram illustrating a configuration of a system that generates reference correction data in the correction amount output unit.
FIG. 11 is a diagram showing storage contents of a correction table in the correction amount output unit.
FIG. 12 is a flowchart showing the operation of the correction circuit.
FIG. 13A is a voltage waveform diagram for explaining a state where a DC component is applied to the liquid crystal capacitor, and FIG. 13B is a voltage waveform diagram for explaining burn-in prevention in the embodiment. (C) is a voltage waveform diagram which shows the state where the voltage effective value of the positive electrode side and the negative electrode side was balanced by adjusting the electric potential of a counter electrode.
FIG. 14 is a block diagram illustrating a configuration of a correction amount output unit in a projector according to a second embodiment of the invention.
FIG. 15 is a diagram for explaining reference coordinates in the embodiment.
FIG. 16 is a diagram showing storage contents of a ROM in the correction amount output unit.
FIG. 17 is a diagram showing stored contents of a correction table corresponding to R in the correction amount output unit.
FIG. 18 is a block diagram illustrating a main configuration of a correction amount output unit in a projector according to a third embodiment of the invention.
FIG. 19 is a diagram for explaining storage contents of a W-LUT in the same configuration.
FIG. 20 is a diagram for explaining storage contents of a B-LUT in the same configuration.
FIG. 21 is a block diagram showing a modification of the correction circuit in the embodiment.
FIG. 22 is a perspective view showing a configuration of a personal computer as an example of an electronic apparatus to which the correction circuit is applied.
FIG. 23 is a perspective view showing a configuration of a mobile phone as an example of an electronic apparatus to which the correction circuit is applied.
[Explanation of symbols]
10 …… X counter
11 ... Y counter
12 …… ROM (memory)
13 …… Interpolation processing section
14R, 14G, 14B ... Correction table
15R, 15R, 15B …… Calculation unit
322 ... Correction amount output section
324 …… Selector
326 …… Adder
328 ... D / A converter
17R, 17G, 17B ... Address generator
100a …… Display area
300 …… Processing circuit
310 …… Gamma correction circuit
320 …… Correction circuit
3222 ... W-LUT (look-up table)
3242 …… B-LUT (Look Up Table)
3224, 3244 ... Coefficient interpolation unit
M11 to M14, M21 to M24 ... Multipliers
DR, DG, DB …… Image data
Drefr, Drefg, Drefb: Reference correction data
DHr, DHg, DHb ... Correction data (first correction data)
Cmp-R, Cmp-G, Cmp-B ... Correction data (second correction data)
DCLK ...... dot clock signal (first clock signal)
HCLK: Horizontal clock signal (second clock signal)
Dx: X coordinate data
Dy …… Y coordinate data

Claims (4)

画素の透過率又は反射率を変化させる画像データを補正する画像データ補正回路であって、
前記画像データの電圧レベルに応じて設定された第１の補正データを記憶する補正テーブルと、
前記画素に供給する前記画像データにおける、最大電圧レベル及び最小電圧レベル、並びに前記画素の透過率又は反射率が急峻に変化する２つの変化点に対応する２つの電圧レベルのうち、相対的に低位である第１レベル及び相対的に高位である第２レベルの中で、前記最小電圧レベルと前記第１レベルとの間及び前記最大電圧レベルと前記第２レベルとの間を複数の分割電圧レベルで分割し、前記画像データのレベルが前記第１レベル未満の場合、または、前記第２レベルを越える場合は、当該複数の分割電圧レベルのうち、前記画素に供給される前記画像データの電圧レベルに対して低位側で近い第１の分割電圧レベルと、高位側で近い第２の分割電圧レベルとのそれぞれに対応する２つの第１の係数データを出力する係数出力部と、
前記係数出力部から出力された前記２つの第１の係数データを補間して、前記画像データの電圧レベルに対応する第２の係数データを算出して出力する係数補間部と、
前記係数補間部から出力された第２の係数データを前記第１の補正データに乗算して第２の補正データとして出力する乗算器と、
前記第１及び第２の補正データが入力され、前記画像データのレベルが前記第１レベル未満の場合、または、前記第２レベルを越える場合は、前記第２の補正データを選択して出力し、前記画像データのレベルが前記第１レベル以上かつ前記第２レベル以下の場合は、前記第１の補正データを選択して出力する選択出力部と、を有することを特徴とする画像データ補正回路。An image data correction circuit for correcting image data that changes the transmittance or reflectance of a pixel,
A correction table for storing first correction data set according to the voltage level of the image data;
In the image data supplied to the pixel, the maximum voltage level and the minimum voltage level, and two voltage levels corresponding to two change points where the transmittance or reflectance of the pixel changes sharply are relatively low. A plurality of divided voltage levels between the minimum voltage level and the first level and between the maximum voltage level and the second level. And when the level of the image data is less than the first level or exceeds the second level, the voltage level of the image data supplied to the pixel among the plurality of divided voltage levels A coefficient output unit that outputs two first coefficient data corresponding to each of the first divided voltage level close to the lower side and the second divided voltage level close to the higher side,
A coefficient interpolation unit that interpolates the two first coefficient data output from the coefficient output unit to calculate and output second coefficient data corresponding to the voltage level of the image data;
A multiplier that multiplies the first correction data by the second coefficient data output from the coefficient interpolation unit and outputs the result as second correction data;
When the first and second correction data are input and the level of the image data is less than the first level or exceeds the second level, the second correction data is selected and output. A selection output unit that selects and outputs the first correction data when the level of the image data is not less than the first level and not more than the second level. . 前記係数出力部は、
前記画像データが前記第１レベル未満である領域、または、前記第２レベルを越える領域において、少なくとも２以上のレベルに対応する前記第１の係数を記憶するルックアップテーブルを含んでなること
を特徴とする請求項１に記載の画像データ補正回路。The coefficient output unit
A lookup table for storing the first coefficient corresponding to at least two or more levels in a region where the image data is less than the first level or a region exceeding the second level; The image data correction circuit according to claim 1. 請求項１または２に記載の画像データ補正回路を備える
ことを特徴とする表示液晶表示装置。A display liquid crystal display device comprising the image data correction circuit according to claim 1. 請求項３に記載の液晶表示装置を備える
ことを特徴とする電子機器。An electronic apparatus comprising the liquid crystal display device according to claim 3.
JP2003196696A 2000-12-01 2003-07-14 Liquid crystal display device, image data correction circuit, and electronic device Expired - Fee Related JP3879714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003196696A JP3879714B2 (en) 2000-12-01 2003-07-14 Liquid crystal display device, image data correction circuit, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000366965 2000-12-01
JP2003196696A JP3879714B2 (en) 2000-12-01 2003-07-14 Liquid crystal display device, image data correction circuit, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001332921A Division JP3473600B2 (en) 2000-12-01 2001-10-30 Liquid crystal display device, image data correction circuit, image data correction method, and electronic device

Publications (2)

Publication Number Publication Date
JP2004062187A JP2004062187A (en) 2004-02-26
JP3879714B2 true JP3879714B2 (en) 2007-02-14

Family

ID=31948898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003196696A Expired - Fee Related JP3879714B2 (en) 2000-12-01 2003-07-14 Liquid crystal display device, image data correction circuit, and electronic device

Country Status (1)

Country Link
JP (1) JP3879714B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089433A (en) * 2004-03-05 2005-09-08 일진디스플레이(주) Method for compensating color nonuniformity in lcd projection device
JP4196959B2 (en) * 2004-05-20 2008-12-17 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, ITS DRIVE CIRCUIT, AND ELECTRONIC DEVICE
JP2008185993A (en) * 2007-01-31 2008-08-14 Seiko Epson Corp Electro-optical device, processing circuit, process method and projector

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638187B2 (en) * 1985-12-04 1994-05-18 株式会社日立製作所 Liquid crystal display
JPH0564110A (en) * 1991-09-05 1993-03-12 Hitachi Gazou Joho Syst:Kk Video signal correction device and display device using the same
JPH09146496A (en) * 1995-11-17 1997-06-06 Nec Corp Projector with color irregularity and luminance unevenness correcting circuit
JP3719317B2 (en) * 1997-09-30 2005-11-24 ソニー株式会社 Interpolation method, interpolation circuit, and image display device
JP4230549B2 (en) * 1997-10-03 2009-02-25 ソニー株式会社 Nonlinear correction circuit and image display apparatus using the same
JP3659065B2 (en) * 1999-01-29 2005-06-15 松下電器産業株式会社 Image display device

Also Published As

Publication number Publication date
JP2004062187A (en) 2004-02-26

Similar Documents

Publication Publication Date Title
JP3473600B2 (en) Liquid crystal display device, image data correction circuit, image data correction method, and electronic device
JP3661584B2 (en) ELECTRO-OPTICAL DEVICE, IMAGE PROCESSING CIRCUIT, IMAGE DATA CORRECTION METHOD, AND ELECTRONIC DEVICE
US6873312B2 (en) Liquid crystal display apparatus, driving method therefor, and display system
JP3520863B2 (en) Image signal correction circuit, correction method thereof, liquid crystal display device, and electronic device
JP4110772B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP4114655B2 (en) Brightness unevenness correction method, brightness unevenness correction circuit, electro-optical device, and electronic apparatus
JP3458851B2 (en) Liquid crystal display device, image signal correction circuit, image signal correction method, and electronic device
US11232761B2 (en) Ghost relieving circuit for display panel, display panel and ghost relieving method for display panel
US7358940B2 (en) Electro-optical device, circuit for driving electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4196959B2 (en) ELECTRO-OPTICAL DEVICE, ITS DRIVE CIRCUIT, AND ELECTRONIC DEVICE
US20120001959A1 (en) Electro-optical device, image processing circuit, and electronic device
US20020149556A1 (en) Liquid crystal display apparatus, driving method therefor, and display system
JP2006003867A (en) Image-correction-amount detecting device, driving circuit for electro-optical device, electro-optical device, and electronic apparatus
JP2001343955A (en) Electrooptical device, image processing circuit, method for correcting image data and electronic equipment
JP2008185993A (en) Electro-optical device, processing circuit, process method and projector
JP3879714B2 (en) Liquid crystal display device, image data correction circuit, and electronic device
JP3821152B2 (en) ELECTRO-OPTICAL DEVICE, IMAGE PROCESSING CIRCUIT, IMAGE DATA CORRECTION METHOD, AND ELECTRONIC DEVICE
JP3767320B2 (en) Flicker reduction method, electro-optical device, image processing circuit thereof, driving method of electro-optical device, and electronic apparatus
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2004233445A (en) Electrooptical device and its driving method, and electronic equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees