JP3867882B2

JP3867882B2 - Solid-state imaging device

Info

Publication number: JP3867882B2
Application number: JP04898399A
Authority: JP
Inventors: 文彦安藤; 欣裕藤田; 洋島本; 美穂中山
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2007-01-17
Anticipated expiration: 2019-02-25
Also published as: JP2000253320A

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換された電気信号を直ちにデジタル変換して蓄積し、全ての画素から得られる光情報をデジタル信号として取り出す固体撮像装置に関するものである。
【０００２】
【従来の技術】
既に周知の如く、デジタル信号の形式にて信号伝送や各種の信号処理を行うことにより、ＳＮ比の劣化を極めて少なくすることができる。かかる観点から、撮像装置においても、できるだけ初期の信号処理段階にて映像信号をデジタル化し、その後に各種の処理を行おうとする試みがなされている。
【０００３】
しかし、従来の撮像装置においては、光電変換された信号を、できるだけ早くデジタル信号に変換する場合でも、固体撮像素子の画素から得られる各々のアナログ情報を時系列のアナログ情報として一度素子外に取り出した後に、ＡＤ（アナログ・デジタル）変換器によりデジタル信号に変換していた。
【０００４】
このような構成を採る限り、ＡＤ変換を行う以前の撮像素子におけるアナログ信号処理は従来通りであり、そこでの問題は何ら解決されずに残ることになる。すなわち、各種の雑音が重畳してＳＮ比を十分に高めることができないなど、良好な撮像ができないという欠点がみられた。
【０００５】
上述の点に鑑み、各画素において光電変換された画素毎の電気信号を、デジタル信号に直接変換して信号処理するよう構成した固体撮像装置が本出願人により既に提案されている（特公平７−９９８６８号「固体撮像装置」）。
【０００６】
上記出願にかかる固体撮像装置は、到来するフォトン（光子）の数をデジタル的に計測して、画素ごとのデジタル信号を送出するものであって、
『少なくとも１次元的に配列され、入射フォトン数に応じたパルス状信号を送出する複数の受光手段と、
前記受光手段の各々に接続され、前記パルス状信号を計数し、保持する計数保持手段と、
任意の周期で前記計数保持手段の計数値を初期状態に戻す手段と、
前記計数保持手段からデジタル信号を逐次読み出す走査手段とを具備し、
同時もしくは近接した時間的間隔をもってフォトンが前記受光手段に入射したときには、前記パルス状信号のピーク値もしくは持続時間に基づいて前記デジタル信号の値を修正する手段を前記計数保持手段に備えたことを特徴とする固体撮像装置。』
を要旨とするものである。かかる発明の原理は、以下に述べる通りである。
【０００７】
１ルーメンに含まれるフォトンの数は毎秒当たり、波長（λ）５５０ｎｍについては０．４×１０¹⁶個／ｓｅｃ、白色光については１．３×１０¹⁶個／ｓｅｃであるといわれている。
【０００８】
よって、いま１画素の大きさが約１０×１０μｍ² とした場合には、１ルックスの面照度を有するその面積内に到達するフォトンの数は、白色光については毎秒あたり、
【０００９】
【数１】

となり、これを通常のテレビジョンのフレームタイム（１／３０秒）に換算すると、１フレームの１画素あたり
【００１０】
【数２】

となる。従って、このフォトンの数をカウントすることにより、当該画素の入射光量に応じた信号をデジタル信号として取り出すことが可能になる。
【００１１】
ここで、上記（２）式のフォトン数は、
【００１２】
【数３】
４．３×１０⁴ ＜２¹⁶ ≒６．５５×１０⁴ ・・・（３）
であるから、１６ビットの２進数を用いて表現することができる。更に、この光量の１０倍、あるいは１００倍の入射光までも取り扱う場合を考えると、
【００１３】
【数４】
４．３×１０⁴⁺¹ ＜２¹⁹（≒５．２４×１０⁵ ）
４．３×１０⁴⁺² ＜２²³（≒８．３９×１０⁶ ）・・・（４）
となるので、それぞれ１９ビットあるいは２３ビットの２進数を用いて表現することが可能である。
【００１４】
一般に、表示用ブラウン管（ＣＲＴ）などにより表現し得るコントラスト比は２０対１が限度であると言われている。このようなコントラストを有する映像を２進数で表す場合、８ビットつまり、２⁸ の階調の映像信号があれば十分であると言われている。そこで、上記の特公平７−９９８６８号「固体撮像装置」では、２²³にもおよぶ出力を映像信号にどのように対応させるかについて、次に列挙する提案（１），（２），（３）を行っている。
【００１５】
（１）デジタル固体撮像装置の２²³の出力を直線的に映像信号の２⁸ に変換する（図１３参照）。図１３は、デジタル固体撮像装置からの全出力値（１〜２²³とする）を８ビットの映像信号に対応させた例を示す特性図である。そして、図１４は、図１３に示した特性を近似的に得るための具体的回路を示す図である。
【００１６】
しかし、自然界における通常の一場面では、コントラスト比が１００対１から高々１０００対１なのでＣＲＴ上では極一部のコントラスト範囲に圧縮されてしまい、一般的な変換方式とはいえない。
【００１７】
（２）デジタル固体撮像装置の２進数出力における１ビットを映像信号の２進数における１ビットにそれぞれ対応させる（図１５，図１６参照）。ここで、図１５は、デジタル固体撮像装置から出力された２¹⁶レベルの信号を映像信号の１００％値に対応させた例を示す特性図である。図１６は、デジタル固体撮像装置から出力された２⁸ レベルの信号を映像信号の１００％値に対応させた例を示す特性図である。このとき、対応外の上位ビットと下位ビットは切り捨てる。
【００１８】
図１７は、図１５に示した特性を近似的に得るための具体的回路を示す図である。このような特性を近似的に実現することにより、自然界とほぼ同じコントラストでＣＲＴ上に表示できるので、良好な画像表現が可能になる。但し、デジタル固体撮像装置からの２²³にもおよぶ出力のうち、どのビットを映像信号のどのビットに対応させるかについては、被写体の明るさに応じて適宜変えることができるようにする。
【００１９】
（３）映像信号のうち、ある特定の映像信号ビットは上述と同じくデジタル固体撮像装置の出力と１対１に対応させ、被写体の輝度の高い部分だけ、コントラストを圧縮した形で映像信号に変換する（図１８，図１９参照）。つまり、ニーポイントを設定する。ここで、図１８は、被写体を表す映像信号のある高輝度部分にニーポイントを設けた例を示す特性図である。図１９は、被写体を表す映像信号の他の高輝度部分にニーポイントを設けた例を示す特性図である。これらの場合も、上述の場合と同様、圧縮の比率を変えずに入射光量に応じて対応するビットを変えることができるようにする。
【００２０】
以上の手法を採ることにより、より広い光量域を表現することが可能になる。このとき、変換の方法としては、デジタル固体撮像装置の出力１１ビット分を映像信号の８ビットに直接変換する方法（図２０参照）と、デジタル固体撮像装置出力の１１ビットを一度上記（２）項と同様の方法で１１ビットの映像信号として取り出し、その後８ビットに圧縮する方法（図２１参照）を採ることができる。
【００２１】
上記（２）項について具体的数値を入れると、一般に白色光１ルーメン（ｌｍ）には毎秒約１．３×１０¹⁶個のフォトンが含まれる。そして、このフォトンが１平方メートルの面積にふりそそいだ状態が１ルックス（ｌｘ）である。
【００２２】
いま、センサーの１画素の面積を１０×１０μｍ² とすると、１ｌｘの明るさにおいて１００μｍ² の面積には毎秒約１．３×１０⁶ 個のフォトンが到来することになる。これを１／３０秒間だけカウントすると、約４．３×１０⁴ 個となり、これを２進カウンタでカウントするためには１６ビットを必要とする。そこで、２¹⁶レベルの信号を映像信号における１００％のレベルに対応させることによって、面照度１ｌｘのときほぼ１００％の映像信号とすることができる（図１５参照）。
【００２３】
ここで、入射光量が減少してきた場合には、映像信号における１００％のレベルをデジタル固体撮像装置からの２¹⁵レベルの信号に対応させることにより、感度を２倍上げることができる。逆に、光量が多い場合には、デジタル固体撮像装置からの２¹⁷レベルの信号に対応させることにより、感度は１／２となる。
【００２４】
このように、デジタル固体撮像装置における出力のどのビットを映像信号の１００％のレベルに対応させるかによって、感度を変えることができる。
【００２５】
【発明が解決しようとする課題】
以上説明してきたように、従来のデジタル固体撮像装置では、２²³にも及ぶ撮像出力を映像信号にどのように対応させるかを「信号変換（圧縮）の問題」として捉えていたので、デジタル固体撮像装置内に２２ビットまたはこれに近い出力を有するカウンタ回路を必要とし、その結果として、カウンタ回路規模を大きくせざるを得ないという欠点があった。
【００２６】
よって、本発明の目的は上述の点に鑑み、カウンタ回路の規模を大きくすることなく、所望の入射光量レンジを広範囲にわたってカバーする固体撮像装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る固体撮像装置は、少なくとも１次元的に配列され、入射フォトン数に応じたパルス状信号を送出する複数の受光手段と、前記受光手段の各々に接続され、前記パルス状信号を計数する計数手段と、前記受光手段の各々に含まれている光検出素子の蓄積マイナス電荷を、当該光検出素子に対応して設けられている放電用抵抗を介して、放電するリセット手段と、前記計数手段の計数出力に応答して、前記放電用抵抗の抵抗値を可変設定する抵抗値設定手段とを具備したものである。
【００２８】
ここで、上記の固体撮像装置において、１つの前記光検出素子には複数の放電用抵抗が備えられており、前記抵抗値設定手段は、前記計数手段の所定出力ビットに応じて特定の放電用抵抗を当該光検出素子に接続する構成を採ることが可能である。さらに加えて、前記放電用抵抗の抵抗値を外部からの制御信号に基づいて設定する制御手段を備えることも可能である。
【００２９】
本発明に係る他の固体撮像装置は、少なくとも１次元的に配列され、入射フォトン数に応じたパルス状信号を送出する複数の受光手段と、前記受光手段の各々に接続され、前記パルス状信号を計数する計数手段と、前記受光手段の各々に含まれている光検出素子の蓄積マイナス電荷を、当該光検出素子に対応して設けられている放電用抵抗を介して、電源ラインに放電するリセット手段と、前記計数手段の計数出力に応答して、前記電源ラインの電位を可変設定する電位設定手段とを具備したものである。
【００３０】
ここで、１つの前記光検出素子の電源ラインにはそれぞれ異なる電位を供給する複数のスイッチ手段が備えられており、前記電位設定手段は、前記計数手段の所定出力ビットに応じて前記スイッチ手段により特定の電位を当該光検出素子の電源ラインに供給する構成を採ることができる。
【００３１】
【発明の実施の形態】
図１は、以下に詳述する各実施の形態の前提となる、フォトン数計測のための原理的模式図である。図２は、図１における模式図の一部を詳細に示した図である。以下の説明では、すべてマイナス電荷（電子）に注目して充放電を定義する。
【００３２】
この図１に示したフォトン数計測のための模式図は、通常のＩＣプロセスに従って単一のウエハ上にラインセンサを構成する態様を表している。図２は、１画素分の光センサ部８Ａおよびカウンタ１０Ａを示している。
【００３３】
図１において、８Ａ〜８Ｎは到来するフォトンの数に対応したパルス状信号を送出する光センサ部、９Ａ〜９Ｎは蓄積マイナス電荷の放電時定数を決めるオン（ＯＮ）抵抗、１０Ａ〜１０Ｎは各光センサ部８Ａ〜８Ｎから送出されるパルス状信号をカウントするパルスカウンタである。
【００３４】
１２Ａ〜１２Ｎは、各光センサ部に含まれるフォトダイオードや光導電膜などの光電変換素子あるいは高速光電子増倍素子（例えば、アバランシェフォトダイオード、または光電面とマイクロチャンネルプレートの組合わせ等）から成る光検出素子であり、これら光検出素子はフォトンが到来する受光面上に１列に配列してある。ここでは、光検出素子１２Ａ〜１２Ｎとしてフォトダイオードを用いる場合について説明する。
【００３５】
また、１１Ａ〜１１Ｎは、各々の光検出素子１２Ａ〜１２Ｎに蓄えられたマイナス電荷（電子）をリセットするための放電用のスイッチである（具体的には、ＦＥＴスイッチを用いる）。１４は水平走査回路であり、カウンタ１０Ａ〜１０Ｎをそれぞれ付勢することにより、そのデジタル計数値を逐次読み出すと同時にリセットも行う。この読み出しを行う為の付勢方法には、従来から知られているアドレススイッチング手法を用いるのが好適である。
【００３６】
かくして、図１および図２によれば、１次元の固体撮像装置（所謂、ラインセンサ）を構成することができる。なお、各々のカウンタの詳細構成は図３に示す通り、フリップフロップを縦続接続してある。
【００３７】
図１に示した回路を動作させる場合は、まず１フレーム時間に相当する１／３０秒間について、入射フォトン数に対応したパルス状信号をフォトダイオード１２Ａ〜１２Ｎからカウンタ１０Ａ〜１０Ｎに導入し、カウントが終了した時点で水平走査回路１４を用いて、これら各カウンタからその計数値を逐次読み出す。そして、計数値の読み出し後に各カウンタを零にリセットし、以下同じ動作を繰り返す。このことにより、受光面における照度を各画素単位でデジタル信号に直接変換し、出力することができる。
【００３８】
光センサ部８Ａ〜８Ｎに含まれる光検出素子（フォトダイオード）１２Ａ〜１２Ｎの等価回路は図４のように表される。
【００３９】
図１における光検出素子１２Ａ〜１２Ｎの役割は、光電変換された電子を集めるものであるが、等価的にその内部抵抗Ｒｉ（図４参照）が入射光量によって伝導度変調されると考えてもよい。この伝導度変調に応じて、ａ点（図２参照）の浮遊容量を光電変換された電子で充電する時定数が変化して、光センサ部８Ａからの出力電圧が初段カウンタ１０Ａのスレッシュホールド電圧を超えたとたんに、１カウントがなされる。そして、初段のカウンタから出力が得られるとスイッチ１１Ａが閉じ、オン抵抗９Ａの抵抗値で決まる放電時定数に従って、蓄積されているマイナス電荷が放電される。
【００４０】
このマイナス電荷の放電時定数は、入射光量で決められる充電時定数より十分小さくすることが可能である。本実施の形態では、この放電時定数を決めるオン抵抗９Ａ〜９Ｎの抵抗値を図５，図８，図９（いずれも、以下に詳述する）に示すように、上位２つのカウンタ５７，５８の出力により変化させている。
【００４１】
実施の形態１
図５は、本発明の第１の実施の形態による固体撮像装置の１画素分を示すブロック図である。本図において、１２Ａは図２に示した光検出素子（フォトダイオード）、Ｓ１〜Ｓ３は図２に示したマイナス電荷の放電用スイッチ１１Ａと同等の機能を果たすＦＥＴスイッチ、Ｒ１〜Ｒ３は図２に示したオン抵抗９Ａと同等の機能を果たす放電時定数決定用抵抗（Ｒ１＞Ｒ２＞Ｒ３）である。５０はパルス発生器であり、光検出素子（フォトダイオード）からの出力電圧がスレッシュホールド電圧を超えたとたんにパルスを出力するとともに、光検出素子１２Ａを初期状態に戻すリセットパルスを発生する（詳細は、図６に示す）。５１〜５８はそれぞれ２進カウンタである。
【００４２】
ここで、ＦＥＴスイッチＳ２，Ｓ３は、それぞれカウンタ５７，５８から論理１の信号が出力されたときに閉成（ＯＮ）される。換言すると、カウンタから出力された第７ビットまたは第８ビットに応答して、抵抗Ｒ２またはＲ３が抵抗Ｒ１と並列に接続されるので、等価的なオン抵抗が低下することになる。
【００４３】
図６は、入射光量が一定の場合において、図５に示した固体撮像装置の感度が変更される原理を示す説明図である。本説明ではマイナス電荷（電子）に注目しているため、図６では縦軸の電荷量はマイナス電荷（電子）が蓄積されて増える状態を表している。本図に示すように、カウンタの第７ビット出力および第８ビット出力に応じて、４つの状態が存するので、各状態に応じて光検出素子（フォトダイオード）の蓄積電荷量が例えば図示の如く変化する。すなわち、「状態１」の場合には、第７ビット＝０，第８ビット＝０であるので、オン抵抗はＲ１（最大）となり、リセット期間一定の下でリセット時（マイナス電荷放電時）における放電電荷量は最小となるため、次のスレッシュホールド電圧に到達するまでの時間が短くなる。その結果、パルス発生器５０からは、本実施の形態では８個のパルスが出力される。他方、「状態４」の場合には、第７ビット＝１，第８ビット＝１であるので、オン抵抗はＲ１//Ｒ２//Ｒ３（３つの抵抗の並列接続）となり、最小になる。その結果、リセット期間一定の下でより深い放電が行われるので、次のスレッシュホールド電圧に到達するまでの時間が長くなり、パルス発生器からは、本実施の形態では１個のパルスが出力される。
【００４４】
なお、図６において、ｔ_r はフォトダイオードリセット期間、ｔ_s は信号蓄積期間、ｔ₁ はカウント期間を表している。
【００４５】
また、各状態におけるパルス数は放電時定数決定用抵抗の大きさに依存する。図６では簡単のため各状態間のパルス数比を２とした例を示したが、実際にはダイナミックレンジを拡大するためにこのパルス数比をもっと大きくする。
【００４６】
図７は、図５および図６に示した固体撮像装置において、ダイナミックレンジの拡大が行われた場合の入射光量−カウンタ出力（出力階調）の関係を示す特性図である。本図に示す４本の直線は、それぞれ、図６における「状態１」ないし「状態４」に対応する。
【００４７】
既述の通り、第７ビットに１が立つと（状態２）、リセット時のオン抵抗値が下がって放電時定数が小さくなるので、より深くリセットされる。第８ビットも同様で、１が立つと（状態３）、リセット時のオン抵抗値がさらに下がり、放電時定数がさらに小さくなるため、より深くリセットされる。
【００４８】
従って、同じ光量下でフォトン数をカウントした場合、初段カウンタで単位時間あたりにカウントされるパルスの数が減少し、結果として感度が下がり、既述のニーポイント（図１８，図１９参照）が設定され、ダイナミックレンジが広がる。この実施の形態１では、図７に示す通り、ダイナミックレンジが約３．７５倍に拡大される。すなわち、３個のニーポイントが設定され、その結果として、４本の折れ線から成る入射光量−カウンタ出力（出力階調）特性が得られる。
【００４９】
先述した通り、図７は簡単のために各状態間のパルス数比が小さい例を示したが、例えば図１８や図１９のようにダイナミックレンジを拡大したい場合は、放電時定数決定用抵抗の抵抗値の比を大きくとればよい。
【００５０】
なお、同時もしくは近接した時間的間隔をもってフォトンが光検出素子１２Ａに入射したときに対処するため、パルス状信号のピーク値もしくは持続時間に基づいてカウンタのカウント値を適正化する修正手段を、パルス発生器５０に内蔵させ、あるいは、パルス発生器５０とカウンタ初段との間に挿入するのが好適である。この修正手段は、本出願時における公知の手段によって実現可能である。例えば、本出願人による特公平７−９９８６８号公報の第４図、第５図、および第７図、第８図、ならびに、これら図面に関する説明には、同時もしくは近接した時間的間隔をもってフォトンが光検出素子１２Ａに入射したときにも、正確なパルスカウント値を得るための技術が開示されている。
【００５１】
実施の形態２
図５に示した実施の形態１では、それぞれのオン抵抗の値は固定とされているので、各ビットにおける入力信号への影響度は固定となる。
【００５２】
そこで、図８に示す実施の形態２では、図５に示した固定抵抗の代わりに、ＦＥＴ８１，８２，８３のドレイン・ソース間抵抗を変化させることにより、等価的なオン抵抗値（放電抵抗値）を外部からの信号（＝ゲート電圧）により制御できるようにしている。すなわち、図８に示す実施の形態２では、第７ビット出力および第８ビット出力における入力信号への影響度を外部から制御することが可能である。
【００５３】
この実施の形態２の場合、第７ビットおよび／または第８ビットからの帰還信号は、単にＦＥＴスイッチＳ２，Ｓ３をＯＮ／ＯＦＦするために使用するだけである。しかし、ＦＥＴスイッチＳ１，Ｓ２，Ｓ３がＯＮされた場合の放電特性は、外部からＦＥＴ８１，８２，８３のゲート電圧ａ，ｂ，ｃを制御して各ＦＥＴ（放電用抵抗として機能する）のオン抵抗を変化させることによって、決めることができる。
【００５４】
実施の形態３
図９に示す実施の形態３は、カウンタの各ビットの出力を入力に戻すか否か、すなわちカウンタ出力によってオン抵抗を挿入するか否かを、外部から制御できるようにしたものである。すなわち、第７ビット出力の帰還路にはＦＥＴスイッチ９１を挿入し、第８ビット出力の帰還路にはＦＥＴスイッチ９２を挿入してある。その他の動作は、図５と同様であるので、詳細な説明は省略する。
【００５５】
この実施の形態３では、ＦＥＴスイッチ９１，９２をＯＦＦしてニーポイントを設定しないか、ＦＥＴスイッチ９２のみＯＮして１つのニーポイントを設定するか、あるいは、ＦＥＴスイッチ９１，９２のいずれもＯＮして実施の形態１と同様にニーポイントを設定するかを外部から制御できる。
【００５６】
実施の形態４
図１０は、入射光量−カウンタ出力（出力階調）特性の変更点をきめ細かく制御するための実施の形態である。
【００５７】
カウンタの第６乃至第８ビットからの帰還信号はゲート電圧ａ，ｂ，ｃにより制御されるＦＥＴスイッチを介して３本のオン抵抗のＦＥＴスイッチに接続されているため、各ビット出力と各オン抵抗のいかなる組合わせにも対応できる。これにより最大７つのニーポイントを設定することができる。
【００５８】
この考え方を拡張して第１乃至第８ビットからの帰還信号と８本のオン抵抗とを対応させれば、２５６階調のどのポイントからでも、入出力特性を変えることが可能となる。
【００５９】
実施の形態５
実施の形態１では、光検出素子に蓄積されたマイナス電荷を放電するリセット期間一定の下で、放電抵抗の抵抗値を可変にして放電電荷量をコントロールし、スレッシュホールド電圧を超えるパルスの発生数を制御していた。
【００６０】
実施の形態５では、図１１に示すように、光検出素子に蓄積されたマイナス電荷を放電するための電源ラインの電位を可変にしている。そして、光検出素子に蓄積されたマイナス電荷を放電するリセット期間一定の下で、各ビット出力でオン抵抗に接続される電源ラインの電位をコントロールすることによって、実施の形態１と同様の効果を得ようとするものである。
【００６１】
すなわち、光検出素子に蓄積されたマイナス電荷を放電する放電抵抗の抵抗値を固定値としてリセット期間内に深い放電を行わせるのに十分な値または０Ωに設定し、リセット時に光検出素子に蓄積されたマイナス電荷を放電するための電源ラインの供給電位を図１２に示すようにＶ₁ 〜Ｖ₄ だけ用意し、図１１に示すように各ビット出力によりＶ₁ 〜Ｖ₄ の接続を変えて電源ラインへの供給電位を各ビット出力でコントロールすることにより、図１２に模式図を示すようにリセット電位を変化させ、実施の形態１と同様の結果を得るものである。
【００６２】
この場合もＶ₁ 〜Ｖ₄ の供給電位を変えるだけで放電特性を自由に設定できる。また、実施の形態４のように拡張することも可能である。
【００６３】
【発明の効果】
以上説明した通り、本発明によれば、カウンタ（計数手段）の回路規模を大きくすることなく、光センサ部の出力を映像信号に適切に対応させることができる。
【００６４】
また、カウンタのフィードバック回路構成を工夫することにより、入出力特性を外部から変えることができるため、１つの光検出素子に対して、必要に応じて任意の変換特性を作り出すことが可能になる。
【００６５】
さらに、各光センサ部の後段にはデジタルカウンタが接続されており、且つ、カウンタ出力によってオン抵抗が制御されるので、各画素間でニーポイントが異なることもない。
【図面の簡単な説明】
【図１】本発明の各実施の形態の前提となるフォトン数計測のための模式図である。
【図２】図１における模式図の一部を詳細に示した図である。
【図３】図２をより具体的に示した詳細回路図である。
【図４】図２に示した光検出素子の等価回路図である。
【図５】本発明の第１の実施の形態による固体撮像装置の１画素分を示すブロック図である。
【図６】入射光量が一定の場合において、図５に示した固体撮像装置の感度が変更される原理を示す説明図である。
【図７】図５に示した固体撮像装置において、ダイナミックレンジの拡大が行われた場合の入射光量−カウンタ出力（出力階調）の関係を示す特性図である。
【図８】本発明の第２の実施の形態による固体撮像装置の１画素分を示すブロック図である。
【図９】本発明の第３の実施の形態による固体撮像装置の１画素分を示すブロック図である。
【図１０】本発明の第４の実施の形態による固体撮像装置の１画素分を示すブロック図である。
【図１１】本発明の第５の実施の形態を示す図である。
【図１２】本発明の第５の実施の形態を示す図である。
【図１３】デジタル固体撮像装置からの全出力値（１〜２²³とする）を８ビットの映像信号に対応させた従来例を示す特性図である。
【図１４】図１３に示した特性を得るための具体的回路を示す図である。
【図１５】デジタル固体撮像装置から出力された２¹⁶レベルの信号を映像信号の１００％値に対応させた従来例を示す特性図である。
【図１６】デジタル固体撮像装置から出力された２⁸ レベルの信号を映像信号の１００％値に対応させた従来例を示す特性図である。
【図１７】図１５に示した特性を得るための具体的回路を示す図である。
【図１８】被写体を表す映像信号の高輝度部分にニーポイントを設けた従来例を示す特性図である。
【図１９】被写体を表す映像信号の高輝度部分にニーポイントを設けた他の従来例を示す特性図である。
【図２０】図１８および図１９に示した特性を得るための具体回路を示すブロック図である。
【図２１】図１８および図１９に示した特性を得るための他の具体回路を示すブロック図である。
【符号の説明】
８Ａ〜８Ｎ光センサ部
９Ａ〜９Ｎオン（ＯＮ）抵抗
１０Ａ〜１０Ｎパルスカウンタ
１１Ａ〜１１Ｎ放電用スイッチ
１２Ａ〜１２Ｎ光検出素子（フォトダイオード）
１４水平走査回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device that immediately converts a photoelectrically converted electric signal into a digital signal and stores it, and extracts light information obtained from all pixels as a digital signal.
[0002]
[Prior art]
As already known, signal transmission and various types of signal processing are performed in the form of a digital signal, so that the SN ratio can be extremely reduced. From this point of view, an attempt has been made to digitize a video signal at the initial signal processing stage as much as possible in the imaging apparatus and to perform various processes thereafter.
[0003]
However, in the conventional imaging device, even when the photoelectrically converted signal is converted into a digital signal as soon as possible, each analog information obtained from the pixels of the solid-state imaging device is once taken out of the device as time-series analog information. After that, it was converted into a digital signal by an AD (analog / digital) converter.
[0004]
As long as such a configuration is adopted, the analog signal processing in the image sensor before AD conversion is the same as before, and the problems there remain without being solved. That is, there has been a drawback that good imaging cannot be performed, for example, various noises are superimposed and the SN ratio cannot be sufficiently increased.
[0005]
In view of the above points, the present applicant has already proposed a solid-state imaging device configured to directly convert an electric signal for each pixel photoelectrically converted in each pixel into a digital signal and perform signal processing (Japanese Patent Publication No. 7). -99868 "Solid-state imaging device").
[0006]
The solid-state imaging device according to the above application digitally measures the number of incoming photons (photons) and sends out a digital signal for each pixel,
“A plurality of light receiving means that are arranged at least one-dimensionally and send a pulsed signal according to the number of incident photons;
Count holding means connected to each of the light receiving means for counting and holding the pulsed signal;
Means for returning the count value of the count holding means to an initial state at an arbitrary period;
Scanning means for sequentially reading out digital signals from the counting and holding means,
When the photons are incident on the light receiving means at the same time or at close time intervals, the count holding means includes means for correcting the value of the digital signal based on the peak value or duration of the pulse signal. A solid-state imaging device. ]
Is a summary. The principle of this invention is as described below.
[0007]
The number of photons contained in one lumen per second is 0.4 × 10 4 for a wavelength (λ) of 550 nm.¹⁶Per sec, 1.3 x 10 for white light¹⁶It is said to be the number of pieces / sec.
[0008]
Therefore, the size of one pixel is about 10 × 10 μm² , The number of photons that reach within that area with a surface illuminance of 1 lux is per second for white light,
[0009]
[Expression 1]

When this is converted into a normal television frame time (1/30 second), it is per pixel per frame.
[0010]
[Expression 2]

It becomes. Therefore, by counting the number of photons, a signal corresponding to the incident light quantity of the pixel can be extracted as a digital signal.
[0011]
Here, the number of photons in the above equation (2) is
[0012]
[Equation 3]
4.3 × 10^Four <2¹⁶ ≒ 6.55 × 10^Four ... (3)
Therefore, it can be expressed using a 16-bit binary number. Furthermore, considering the case of handling up to 10 times or even 100 times the incident light,
[0013]
[Expression 4]
4.3 × 10^{4 + 1} <2¹⁹(≈5.24 × 10^Five )
4.3 × 10^{4 + 2} <2^{twenty three}(≒ 8.39 × 10⁶ (4)
Therefore, it can be expressed using binary numbers of 19 bits or 23 bits, respectively.
[0014]
In general, the contrast ratio that can be expressed by a display cathode ray tube (CRT) or the like is said to be 20: 1. When a video having such a contrast is represented by a binary number, it is 8 bits, that is, 2⁸ It is said that it is sufficient if there is a video signal with a gray scale. Therefore, in the above Japanese Patent Publication No. 7-99868 “Solid-state imaging device”, 2^{twenty three}The following proposals (1), (2), and (3) have been made as to how the corresponding output corresponds to the video signal.
[0015]
(1) 2 of the digital solid-state imaging device^{twenty three}The output of the video signal 2⁸ (See FIG. 13). FIG. 13 shows all output values (1-2) from the digital solid-state imaging device.^{twenty three}Is a characteristic diagram showing an example in which an 8-bit video signal is associated. FIG. 14 is a diagram showing a specific circuit for approximately obtaining the characteristics shown in FIG.
[0016]
However, in a normal scene in the natural world, the contrast ratio is 100: 1 to 1000: 1 at the most, so it is compressed to a very small contrast range on the CRT, which is not a general conversion method.
[0017]
(2) One bit in the binary output of the digital solid-state imaging device is made to correspond to one bit in the binary number of the video signal (see FIGS. 15 and 16). Here, FIG. 15 shows 2 output from the digital solid-state imaging device.¹⁶FIG. 10 is a characteristic diagram illustrating an example in which a level signal corresponds to a 100% value of a video signal. FIG. 16 shows 2 output from the digital solid-state imaging device.⁸ FIG. 10 is a characteristic diagram illustrating an example in which a level signal corresponds to a 100% value of a video signal. At this time, upper bits and lower bits that are not supported are discarded.
[0018]
FIG. 17 is a diagram showing a specific circuit for approximately obtaining the characteristics shown in FIG. By realizing such characteristics approximately, it is possible to display on the CRT with substantially the same contrast as in the natural world, so that a good image expression can be achieved. However, 2 from the digital solid-state imaging device^{twenty three}Which bit of the video output corresponds to which bit of the video signal can be appropriately changed according to the brightness of the subject.
[0019]
(3) Among video signals, a specific video signal bit corresponds to the output of the digital solid-state image pickup device on a one-to-one basis as described above, and only the high luminance part of the subject is converted into a video signal in a compressed form. (See FIGS. 18 and 19). That is, a knee point is set. Here, FIG. 18 is a characteristic diagram showing an example in which a knee point is provided in a high luminance part having a video signal representing a subject. FIG. 19 is a characteristic diagram illustrating an example in which a knee point is provided in another high-luminance portion of a video signal representing a subject. In these cases as well, the corresponding bits can be changed according to the amount of incident light without changing the compression ratio.
[0020]
By adopting the above method, it is possible to express a wider light quantity range. At this time, as a conversion method, the 11-bit output of the digital solid-state image pickup device is directly converted into 8 bits of the video signal (see FIG. 20), and the 11-bit output of the digital solid-state image pickup device is once converted into the above (2). It is possible to adopt a method (see FIG. 21) of taking out as an 11-bit video signal by the same method as described above and then compressing it to 8 bits.
[0021]
When a specific numerical value is put into the above item (2), generally, white light 1 lumen (lm) is about 1.3 × 10 2 per second.¹⁶Contains photons. A state in which this photon is applied to an area of 1 square meter is 1 lux.
[0022]
Now, the area of one pixel of the sensor is 10 × 10 μm² Then, 100 μm at 1 lx brightness² Area is about 1.3 x 10 per second⁶ One photon will arrive. If this is counted only for 1/30 second, it is about 4.3 × 10^Four In order to count this with a binary counter, 16 bits are required. So 2¹⁶By making the level signal correspond to the 100% level in the video signal, the video signal can be almost 100% when the surface illuminance is 1 lx (see FIG. 15).
[0023]
Here, when the amount of incident light decreases, 100% level in the video signal is set to 2 from the digital solid-state imaging device.¹⁵The sensitivity can be doubled by corresponding to the level signal. Conversely, when the amount of light is large, 2 from the digital solid-state imaging device.¹⁷By making it correspond to the level signal, the sensitivity becomes 1/2.
[0024]
Thus, the sensitivity can be changed depending on which bit of the output in the digital solid-state imaging device corresponds to the level of 100% of the video signal.
[0025]
[Problems to be solved by the invention]
As described above, in the conventional digital solid-state imaging device, 2^{twenty three}How to make the image output corresponding to the image signal correspond to the “signal conversion (compression) problem”, a counter circuit having an output of 22 bits or close to this is required in the digital solid-state image pickup device As a result, there is a drawback that the scale of the counter circuit has to be increased.
[0026]
Therefore, in view of the above points, an object of the present invention is to provide a solid-state imaging device that covers a desired incident light amount range over a wide range without increasing the scale of a counter circuit.
[0027]
[Means for Solving the Problems]
In order to achieve the above object, a solid-state imaging device according to the present invention is arranged at least one-dimensionally and transmits a pulse signal corresponding to the number of incident photons, and each of the light receiving units. The connected negative counting means for counting the pulse-like signal and the accumulated negative charge of the light detecting element included in each of the light receiving means are passed through a discharging resistor provided corresponding to the light detecting element. And a resetting means for discharging, and a resistance value setting means for variably setting the resistance value of the discharging resistor in response to the count output of the counting means.
[0028]
Here, in the solid-state imaging device, one of the light detection elements is provided with a plurality of discharge resistors, and the resistance value setting unit is for a specific discharge according to a predetermined output bit of the counting unit. It is possible to adopt a configuration in which a resistor is connected to the light detection element. In addition, it is possible to provide a control means for setting the resistance value of the discharging resistor based on an external control signal.
[0029]
Another solid-state imaging device according to the present invention is arranged at least one-dimensionally, and is connected to each of a plurality of light receiving means for transmitting a pulsed signal corresponding to the number of incident photons, and the light receiving means. And the accumulated negative charge of the light detecting element included in each of the light receiving means is discharged to the power supply line through a discharging resistor provided corresponding to the light detecting element. A reset unit; and a potential setting unit that variably sets the potential of the power supply line in response to a count output of the counting unit.
[0030]
Here, a plurality of switch means for supplying different potentials to the power supply line of one photodetecting element are provided, and the potential setting means is controlled by the switch means according to a predetermined output bit of the counting means. A configuration in which a specific potential is supplied to the power supply line of the light detection element can be employed.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a principle schematic diagram for measuring the number of photons, which is a premise of each embodiment described in detail below. FIG. 2 is a diagram showing a part of the schematic diagram in FIG. 1 in detail. In the following description, charge / discharge is defined by paying attention to negative charges (electrons).
[0032]
The schematic diagram for measuring the number of photons shown in FIG. 1 shows a mode in which a line sensor is formed on a single wafer according to a normal IC process. FIG. 2 shows an optical sensor unit 8A and a counter 10A for one pixel.
[0033]
In FIG. 1, 8A to 8N are optical sensor units that send out pulse signals corresponding to the number of incoming photons, 9A to 9N are on-resistances that determine the discharge time constant of accumulated minus charge, and 10A to 10N are each It is a pulse counter that counts pulse signals sent from the optical sensor units 8A to 8N.
[0034]
12A to 12N are composed of a photoelectric conversion element such as a photodiode or a photoconductive film or a high-speed photomultiplier element (for example, an avalanche photodiode or a combination of a photoelectric surface and a microchannel plate) included in each optical sensor unit. These are light detection elements, and these light detection elements are arranged in a line on the light receiving surface on which photons arrive. Here, the case where a photodiode is used as the light detection elements 12A to 12N will be described.
[0035]
Reference numerals 11A to 11N denote discharge switches for resetting negative charges (electrons) stored in the respective light detection elements 12A to 12N (specifically, FET switches are used). A horizontal scanning circuit 14 energizes the counters 10 </ b> A to 10 </ b> N, respectively, so that the digital count value is sequentially read and reset. It is preferable to use a conventionally known address switching method as the energizing method for performing this reading.
[0036]
Thus, according to FIGS. 1 and 2, a one-dimensional solid-state imaging device (so-called line sensor) can be configured. The detailed configuration of each counter is formed by cascading flip-flops as shown in FIG.
[0037]
When the circuit shown in FIG. 1 is operated, first, a pulse signal corresponding to the number of incident photons is introduced from the photodiodes 12A to 12N to the counters 10A to 10N for 1/30 seconds corresponding to one frame time, and then counted. At the point of time, the horizontal scanning circuit 14 is used to sequentially read the count values from these counters. Then, after reading the count value, each counter is reset to zero, and thereafter the same operation is repeated. Thus, the illuminance on the light receiving surface can be directly converted into a digital signal for each pixel and output.
[0038]
An equivalent circuit of the light detection elements (photodiodes) 12A to 12N included in the optical sensor units 8A to 8N is expressed as shown in FIG.
[0039]
The role of the photodetecting elements 12A to 12N in FIG. 1 is to collect photoelectrically converted electrons, but even if the internal resistance Ri (see FIG. 4) is equivalently conductivity-modulated by the amount of incident light. Good. In accordance with this conductivity modulation, the time constant for charging the stray capacitance at point a (see FIG. 2) with the photoelectrically converted electrons changes, and the output voltage from the optical sensor unit 8A becomes the threshold voltage of the first stage counter 10A. As soon as the number is exceeded, one count is made. When an output is obtained from the counter at the first stage, the switch 11A is closed, and the accumulated negative charge is discharged according to a discharge time constant determined by the resistance value of the on-resistance 9A.
[0040]
This negative charge discharge time constant can be made sufficiently smaller than the charge time constant determined by the amount of incident light. In this embodiment, the resistance values of the on-resistances 9A to 9N that determine the discharge time constant are shown in FIGS. 5, 8, and 9 (both will be described in detail below) as shown in FIG. It is changed by 58 outputs.
[0041]
Embodiment 1
FIG. 5 is a block diagram showing one pixel of the solid-state imaging device according to the first embodiment of the present invention. In this figure, 12A is the photodetector (photodiode) shown in FIG. 2, S1 to S3 are FET switches that perform the same functions as the negative charge discharge switch 11A shown in FIG. 2, and R1 to R3 are FIG. This is a discharge time constant determining resistor (R1> R2> R3) that performs the same function as the on-resistance 9A shown in FIG. A pulse generator 50 outputs a pulse as soon as the output voltage from the photodetection element (photodiode) exceeds the threshold voltage, and generates a reset pulse that returns the photodetection element 12A to the initial state (details). Is shown in FIG. Reference numerals 51 to 58 are binary counters.
[0042]
Here, the FET switches S2 and S3 are closed (ON) when logic 1 signals are output from the

counters

57 and 58, respectively. In other words, in response to the seventh bit or the eighth bit output from the counter, the resistor R2 or R3 is connected in parallel with the resistor R1, so that the equivalent on-resistance decreases.
[0043]
FIG. 6 is an explanatory diagram showing the principle that the sensitivity of the solid-state imaging device shown in FIG. 5 is changed when the amount of incident light is constant. Since attention is paid to negative charges (electrons) in this description, the amount of charge on the vertical axis in FIG. 6 represents a state in which negative charges (electrons) are accumulated and increased. As shown in this figure, there are four states depending on the seventh bit output and the eighth bit output of the counter. Therefore, the accumulated charge amount of the light detection element (photodiode) depends on each state, for example, as shown in the figure. Change. That is, in the case of “state 1”, since the seventh bit = 0 and the eighth bit = 0, the on-resistance is R1 (maximum), and at the time of reset (at the time of negative charge discharge) under a fixed reset period. Since the discharge charge amount is minimized, the time until the next threshold voltage is reached is shortened. As a result, eight pulses are output from the pulse generator 50 in this embodiment. On the other hand, in the case of “state 4”, since the seventh bit = 1 and the eighth bit = 1, the on-resistance is R1 // R2 // R3 (parallel connection of three resistors), which is the minimum. As a result, since deeper discharge is performed under a fixed reset period, it takes longer time to reach the next threshold voltage, and one pulse is output from the pulse generator in this embodiment. The
[0044]
In FIG. 6, t_r Is the photodiode reset period, t_s Is the signal accumulation period, t₁ Represents a counting period.
[0045]
The number of pulses in each state depends on the magnitude of the discharge time constant determining resistor. Although FIG. 6 shows an example in which the pulse number ratio between the states is 2 for simplicity, the pulse number ratio is actually increased to expand the dynamic range.
[0046]
FIG. 7 is a characteristic diagram illustrating the relationship between the incident light amount and the counter output (output gradation) when the dynamic range is expanded in the solid-state imaging device illustrated in FIGS. 5 and 6. The four straight lines shown in the figure correspond to “state 1” to “state 4” in FIG. 6, respectively.
[0047]
As described above, when 1 is set in the seventh bit (state 2), the on-resistance value at the time of reset is lowered and the discharge time constant is reduced, so that the reset is deeper. The same applies to the eighth bit. When 1 is set (state 3), the on-resistance value at the time of reset is further lowered, and the discharge time constant is further reduced, so that the reset is deeper.
[0048]
Therefore, when the number of photons is counted under the same amount of light, the number of pulses counted per unit time by the first stage counter decreases, resulting in a decrease in sensitivity and the above-described knee point (see FIGS. 18 and 19). It is set and the dynamic range is expanded. In the first embodiment, as shown in FIG. 7, the dynamic range is expanded about 3.75 times. That is, three knee points are set, and as a result, an incident light amount-counter output (output gradation) characteristic consisting of four broken lines is obtained.
[0049]
As described above, FIG. 7 shows an example in which the pulse number ratio between the states is small for the sake of simplicity. For example, when it is desired to expand the dynamic range as shown in FIG. 18 or FIG. What is necessary is just to make the ratio of resistance value large.
[0050]
In order to deal with when photons enter the photodetecting element 12A at the same time or at close time intervals, a correction means for optimizing the count value of the counter based on the peak value or duration of the pulse-like signal is provided. It is preferable that it is built in the generator 50 or inserted between the pulse generator 50 and the first stage of the counter. This correction means can be realized by a known means at the time of this application. For example, FIG. 4, FIG. 5, FIG. 7, FIG. 8 and FIG. 8 of the Japanese Patent Publication No. 7-99868 filed by the present applicant include photons at the same or close time intervals. A technique for obtaining an accurate pulse count value even when incident on the light detection element 12A is disclosed.
[0051]
Embodiment 2
In Embodiment 1 shown in FIG. 5, since the value of each on-resistance is fixed, the influence on the input signal in each bit is fixed.
[0052]
Therefore, in the second embodiment shown in FIG. 8, an equivalent on-resistance value (discharge resistance value) is obtained by changing the drain-source resistances of the

FETs

81, 82, 83 instead of the fixed resistance shown in FIG. ) Can be controlled by an external signal (= gate voltage). That is, in the second embodiment shown in FIG. 8, it is possible to control the influence of the seventh bit output and the eighth bit output on the input signal from the outside.
[0053]
In the case of the second embodiment, the feedback signal from the seventh bit and / or the eighth bit is merely used to turn on / off the FET switches S2 and S3. However, when the FET switches S1, S2 and S3 are turned on, the discharge characteristics are controlled by controlling the gate voltages a, b and c of the

FETs

81, 82 and 83 from the outside to turn on each FET (functioning as a discharge resistor). It can be determined by changing the resistance.
[0054]
Embodiment 3
In the third embodiment shown in FIG. 9, whether or not the output of each bit of the counter is returned to the input, that is, whether or not the on-resistance is inserted by the counter output can be controlled from the outside. That is, the FET switch 91 is inserted in the feedback path for the seventh bit output, and the FET switch 92 is inserted in the feedback path for the eighth bit output. Since other operations are the same as those in FIG. 5, a detailed description thereof will be omitted.
[0055]
In the third embodiment, the FET switches 91 and 92 are turned off to set no knee point, only the FET switch 92 is turned on to set one knee point, or both the FET switches 91 and 92 are turned on. As in the first embodiment, whether the knee point is set can be controlled from the outside.
[0056]
Embodiment 4
FIG. 10 is an embodiment for finely controlling the changing point of the incident light quantity-counter output (output gradation) characteristic.
[0057]
Since the feedback signals from the sixth to eighth bits of the counter are connected to three on-resistance FET switches via FET switches controlled by gate voltages a, b, and c, each bit output and each on-state are turned on. Can handle any combination of resistors. As a result, a maximum of seven knee points can be set.
[0058]
If this idea is expanded to make the feedback signals from the first to eighth bits correspond to the eight on-resistances, the input / output characteristics can be changed from any point of 256 gradations.
[0059]
Embodiment 5
In the first embodiment, the discharge charge amount is controlled by changing the resistance value of the discharge resistance under a fixed reset period for discharging the negative charge accumulated in the photodetecting element, and the number of pulses exceeding the threshold voltage is generated. Was controlling.
[0060]
In the fifth embodiment, as shown in FIG. 11, the potential of the power supply line for discharging the negative charge accumulated in the photodetecting element is made variable. The same effect as in the first embodiment can be obtained by controlling the potential of the power supply line connected to the on-resistance at each bit output under a fixed reset period for discharging the negative charge accumulated in the photodetector. I want to get it.
[0061]
In other words, the resistance value of the discharge resistor that discharges the negative charge accumulated in the photodetection element is set to a fixed value that is sufficient to cause deep discharge within the reset period or 0 Ω, and is accumulated in the photodetection element at the time of reset As shown in FIG. 12, the supply potential of the power supply line for discharging the generated negative charge is V₁ ~ V_Four As shown in FIG.₁ ~ V_Four By changing the connection, the supply potential to the power supply line is controlled by each bit output, thereby changing the reset potential as shown in the schematic diagram of FIG. 12 and obtaining the same result as in the first embodiment.
[0062]
Again V₁ ~ V_Four The discharge characteristics can be set freely by simply changing the supply potential. Further, it can be expanded as in the fourth embodiment.
[0063]
【The invention's effect】
As described above, according to the present invention, it is possible to appropriately correspond the output of the optical sensor unit to the video signal without increasing the circuit scale of the counter (counting means).
[0064]
Also, by devising the feedback circuit configuration of the counter, the input / output characteristics can be changed from the outside, so that any conversion characteristic can be created for one photodetecting element as necessary.
[0065]
Furthermore, since a digital counter is connected to the subsequent stage of each photosensor unit and the on-resistance is controlled by the counter output, the knee point does not differ between the pixels.
[Brief description of the drawings]
FIG. 1 is a schematic diagram for measuring the number of photons as a premise of each embodiment of the present invention.
FIG. 2 is a diagram showing a part of the schematic diagram in FIG. 1 in detail.
FIG. 3 is a detailed circuit diagram showing FIG. 2 more specifically.
4 is an equivalent circuit diagram of the photodetecting element shown in FIG. 2. FIG.
FIG. 5 is a block diagram showing one pixel of the solid-state imaging device according to the first embodiment of the present invention.
6 is an explanatory diagram showing the principle of changing the sensitivity of the solid-state imaging device shown in FIG. 5 when the amount of incident light is constant.
7 is a characteristic diagram showing the relationship between the incident light amount and the counter output (output gradation) when the dynamic range is expanded in the solid-state imaging device shown in FIG.
FIG. 8 is a block diagram illustrating one pixel of a solid-state imaging device according to a second embodiment of the present invention.
FIG. 9 is a block diagram showing one pixel of a solid-state imaging device according to a third embodiment of the present invention.
FIG. 10 is a block diagram showing one pixel of a solid-state imaging device according to a fourth embodiment of the present invention.
FIG. 11 is a diagram showing a fifth embodiment of the present invention.
FIG. 12 is a diagram showing a fifth embodiment of the present invention.
FIG. 13 shows all output values (1-2) from a digital solid-state imaging device.^{twenty three}FIG. 6 is a characteristic diagram showing a conventional example in which 8) is made to correspond to an 8-bit video signal.
14 is a diagram showing a specific circuit for obtaining the characteristics shown in FIG.
FIG. 15 shows 2 output from the digital solid-state imaging device.¹⁶It is a characteristic view which shows the prior art example which made the level signal respond | correspond to the 100% value of a video signal.
FIG. 16 shows 2 output from the digital solid-state imaging device.⁸ It is a characteristic view which shows the prior art example which made the level signal respond | correspond to the 100% value of a video signal.
17 is a diagram showing a specific circuit for obtaining the characteristics shown in FIG.
FIG. 18 is a characteristic diagram illustrating a conventional example in which a knee point is provided in a high luminance portion of a video signal representing a subject.
FIG. 19 is a characteristic diagram illustrating another conventional example in which a knee point is provided in a high-luminance portion of a video signal representing a subject.
20 is a block diagram showing a specific circuit for obtaining the characteristics shown in FIGS. 18 and 19. FIG.
21 is a block diagram showing another specific circuit for obtaining the characteristics shown in FIGS. 18 and 19. FIG.
[Explanation of symbols]
8A-8N Optical sensor part
9A to 9N ON resistance
10A-10N pulse counter
11A to 11N Discharge switch
12A-12N Photodetector (Photodiode)
14 Horizontal scanning circuit

Claims

A plurality of light receiving means which are arranged at least one-dimensionally and transmit a pulse signal corresponding to the number of incident photons;
A counting means connected to each of the light receiving means for counting the pulsed signal;
Reset means for discharging the accumulated negative charge of the photodetecting elements included in each of the light receiving means via a discharging resistor provided corresponding to the photodetecting elements;
A solid-state imaging device, comprising: a resistance value setting unit that variably sets a resistance value of the discharging resistor in response to a count output of the counting unit.

The solid-state imaging device according to claim 1,
One photodetecting element is provided with a plurality of discharging resistors, and the resistance value setting means connects a specific discharging resistor to the photodetecting element according to a predetermined output bit of the counting means. A solid-state imaging device.

In the solid-state imaging device according to claim 1 or 2, further,
A solid-state imaging device comprising: control means for setting a resistance value of the discharging resistor based on an external control signal.

A plurality of light receiving means which are arranged at least one-dimensionally and transmit a pulse signal corresponding to the number of incident photons;
A counting means connected to each of the light receiving means for counting the pulsed signal;
Reset means for discharging the accumulated negative charge of the light detection element included in each of the light receiving means to a power supply line via a discharge resistor provided corresponding to the light detection element;
A solid-state imaging device comprising: a potential setting unit that variably sets the potential of the power supply line in response to a count output of the counting unit.

The solid-state imaging device according to claim 4.
A plurality of switch means for supplying different potentials are provided on the power supply line of one photodetecting element, and the potential setting means is configured to have a specific potential by the switch means according to a predetermined output bit of the counting means. Is supplied to the power supply line of the light detection element.