JP3863543B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3863543B2
JP3863543B2 JP2005008023A JP2005008023A JP3863543B2 JP 3863543 B2 JP3863543 B2 JP 3863543B2 JP 2005008023 A JP2005008023 A JP 2005008023A JP 2005008023 A JP2005008023 A JP 2005008023A JP 3863543 B2 JP3863543 B2 JP 3863543B2
Authority
JP
Japan
Prior art keywords
liquid crystal
wiring
crystal display
display device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005008023A
Other languages
Japanese (ja)
Other versions
JP2005107555A (en
Inventor
康一 芝
龍二 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005008023A priority Critical patent/JP3863543B2/en
Publication of JP2005107555A publication Critical patent/JP2005107555A/en
Application granted granted Critical
Publication of JP3863543B2 publication Critical patent/JP3863543B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は、一対の電極基板間に光変調層が保持されて成る液晶表示装置に係り、特に狭額縁化を可能にする構造に関する。   The present invention relates to a liquid crystal display device in which a light modulation layer is held between a pair of electrode substrates, and more particularly to a structure that enables a narrow frame.

近年、液晶表示装置に代表される平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナルコンピュータやワードプロセッサ等の表示装置として、TV表示装置として、更に投射型の表示装置として各種分野で利用されている。   2. Description of the Related Art In recent years, flat display devices represented by liquid crystal display devices are variously used as display devices such as personal computers and word processors, as TV display devices, and as projection-type display devices by taking advantage of thin, lightweight, and low power consumption. Used in the field.

中でも、各画素電極にスイッチ素子として3端子非線形素子が電気的に接続されて成るアクティブマトリックス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。   In particular, active matrix display devices, in which a three-terminal nonlinear element is electrically connected as a switching element to each pixel electrode, can achieve a good display image with no crosstalk between adjacent pixels, and are actively researched and developed. Has been done.

以下に、光透過型のアクティブマトリックス型液晶表示装置を例にとり、その構成について簡単に説明する。アクティブマトリックス型液晶表示装置は、アレイ基板と対向基板とがシール材を介して所定の間隙を保持して対向配置され、この間隙に配向膜を介して液晶組成物から成る光変調層が保持されて構成されている。   Hereinafter, a light transmission type active matrix liquid crystal display device will be described as an example, and its configuration will be briefly described. In an active matrix liquid crystal display device, an array substrate and a counter substrate are arranged to face each other with a predetermined gap therebetween via a sealing material, and a light modulation layer made of a liquid crystal composition is held in this gap via an alignment film. Configured.

アレイ基板は、ガラス基板上に複数本の信号線と複数本の走査線とがマトリクス状に配置され、各交点近傍にスイッチ素子として配置される薄膜トランジスタ(以下、TFTと略称する。)を介してITO(Indium Tin Oxide)から成る画素電極が設けられている。更に、このガラス基板上には、走査線と略平行する補助容量線が配置され、補助容量線と画素電極との間で補助容量(Cs)が形成されるよう、補助容量線と画素電極との間には絶縁膜が介在されている。   In the array substrate, a plurality of signal lines and a plurality of scanning lines are arranged in a matrix on a glass substrate, and thin film transistors (hereinafter abbreviated as TFTs) arranged as switch elements in the vicinity of each intersection. A pixel electrode made of ITO (Indium Tin Oxide) is provided. Further, on this glass substrate, an auxiliary capacitance line substantially parallel to the scanning line is disposed, and an auxiliary capacitance line and the pixel electrode are formed so that an auxiliary capacitance (Cs) is formed between the auxiliary capacitance line and the pixel electrode. An insulating film is interposed between them.

対向基板は、ガラス基板上にTFT並びに画素電極周辺を遮光するためのマトリクス状の遮光膜が配置され、この上に絶縁膜を介してITOから成る対向電極が配置されて成っている。この対向電極は、銀粒子等の導電粒子が樹脂中に分散されて成るトランスフアァを介してアレイ基板側に導通される。   The counter substrate is configured such that a matrix-shaped light shielding film for shielding light from the periphery of the TFT and the pixel electrode is disposed on a glass substrate, and a counter electrode made of ITO is disposed thereon via an insulating film. The counter electrode is electrically connected to the array substrate via a transfer formed by dispersing conductive particles such as silver particles in a resin.

そして、アレイ基板は、FPC(Flexible Print Circuit)あるいはフレキシブル配線基板上に駆動素子が配置されて成るTAB(Tape Automated Bonding)等を介して各種駆動電圧を供給する駆動回路基板に電気的に接続される、あるいはアレイ基板上に直接駆動素子が搭載されて構成される。   The array substrate is electrically connected to a drive circuit substrate that supplies various drive voltages via FPC (Flexible Print Circuit) or TAB (Tape Automated Bonding) in which drive elements are arranged on a flexible wiring substrate. Or a drive element is mounted directly on the array substrate.

ところで、上記したアクティブマトリックス型液晶表示装置に代表される液晶表示装置では、装置の外形寸法に対して表示領域を大きく設定することが要求されている。例えば、A4サイズの外形寸法を有するパーソナル・コンピュータにおいて、より大きな表示領域を確保するためには、規定内の装置外形寸法に対して大きな表示領域を備えた液晶表示装置が必要となる。   By the way, in a liquid crystal display device represented by the above-described active matrix liquid crystal display device, it is required to set a display area larger than the external dimensions of the device. For example, in a personal computer having an A4 size external dimension, in order to secure a larger display area, a liquid crystal display device having a large display area with respect to the specified apparatus external dimension is required.

このような要求を満足するためには、当然に有効表示領域に対して周辺領域を小さく構成する必要がある。例えば、特開平4−178630号公報には、有効表示領域とシール領域との間にシール領域に沿って段差を有するシール材ストップを設けることで、シール材の流出により有効表示領域が影響を受けることを防止する技術が開示されている。これによれば、有効表示領域とシール領域との間隔を小さくでき、よって装置の外形寸法に対して表示領域を大きく設定することが可能となるものの、今だ十分であるとは言えない。   In order to satisfy such a requirement, it is naturally necessary to make the peripheral area smaller than the effective display area. For example, in Japanese Patent Laid-Open No. 4-178630, a seal material stop having a step along the seal region is provided between the effective display region and the seal region, so that the effective display region is affected by the outflow of the seal material. A technique for preventing this is disclosed. According to this, the interval between the effective display area and the seal area can be reduced, and thus the display area can be set larger than the external dimensions of the apparatus, but it is not sufficient yet.

また、上記した要求に対し、シール材幅を狭くする、あるいはシール領域外方のアレイ基板面積自体を小さくすることも考えられる。しかしながら、シール材幅を狭くすると、シール材によるアレイ基板と対向基板との接着強度が低下し、シール材自体が基板から剥離する、あるいはシール材がアレイ基板や対向基板上に堆積される薄膜を伴って剥離するといった問題が生じる。   Further, in response to the above requirements, it is conceivable to reduce the width of the sealing material or reduce the area of the array substrate outside the sealing region itself. However, if the width of the sealing material is narrowed, the adhesive strength between the array substrate and the counter substrate due to the sealing material decreases, and the sealing material itself peels from the substrate, or a thin film on which the sealing material is deposited on the array substrate or the counter substrate is removed. The problem of peeling with it arises.

更に、シール領域外方のアレイ基板面積自体を小さく構成するには、シール領域近傍で不要基板をスクライブして除去しアレイ基板とする必要がある。しかしながら、シール材が外方へしみ出していると、基板をスクライブする際に、しみ出したシール材に沿って不所望なカット面が形成されるといったスクライブ不良により、製造歩留まりの低下を招く。   Furthermore, in order to make the array substrate area itself outside the seal region small, it is necessary to scribe and remove unnecessary substrates near the seal region to form an array substrate. However, if the sealing material oozes outward, when the substrate is scribed, a manufacturing yield is reduced due to a scribing failure in which an undesired cut surface is formed along the oozing sealing material.

この発明は上記した技術課題に対処して成されたものであって、表示領域に対して外形寸法の小型化が達成される液晶表示装置を提供することを目的としている。   The present invention has been made in response to the above-described technical problems, and an object of the present invention is to provide a liquid crystal display device in which a reduction in the outer dimensions of the display area is achieved.

また、この発明は、シール材幅が小さく、しかもシール材の剥離も十分に抑えられた液晶表示装置を提供することを目的としている。また、この発明は、シール材がシール領域から外方にしみ出すことが抑えられ、これによりシール領域外方の基板面積が小さく構成される液晶表示装置を提供することを目的としている。   Another object of the present invention is to provide a liquid crystal display device having a small sealing material width and sufficiently suppressed peeling of the sealing material. Another object of the present invention is to provide a liquid crystal display device in which the sealing material is prevented from seeping out from the sealing region, thereby reducing the substrate area outside the sealing region.

この発明の態様による液晶表示装置は、
画素電極が配置された表示領域と、表示領域の周囲に配置されたシール領域とを含み、さらに、前記シール領域内を前記シール領域に沿って配置された単一の配線を含む第1電極基板と、
前記配線を介して電圧が供給される対向電極を有し、所定のギャップをもって前記第1電極基板と対向配置され、前記シール領域で前記第1電極基板と貼り合せられた第2電極基板と、
前記第1電極基板と前記第2電極基板との間に保持された光変調層と、を備え、
前記対向電極に電圧を供給するための前記配線は、前記シール領域の長手方向に沿って配列された複数の開口部を有することを特徴とする。
A liquid crystal display device according to an aspect of the present invention includes:
A first electrode substrate including a display region in which pixel electrodes are disposed, a seal region disposed around the display region, and a single wiring disposed in the seal region along the seal region When,
A second electrode substrate having a counter electrode to which a voltage is supplied through the wiring, disposed opposite to the first electrode substrate with a predetermined gap, and bonded to the first electrode substrate in the seal region;
A light modulation layer held between the first electrode substrate and the second electrode substrate,
The wiring for supplying a voltage to the counter electrode has a plurality of openings arranged along the longitudinal direction of the seal region.

この発明の液晶表示装置によれば、シール領域に沿って互いに略平行に配置される複数本の配線がシール領域に対応する第1基板上に配置されているので、シール材幅を狭くしても、上記した配線に起因する段差の影響により第1電極基板とシール材との実効的な接続面積が増大する。このため、シール材幅を狭くしても、シール材の剥離が軽減される。また、シール材は、配線の存在する領域と、存在しない領域とで、それぞれ第1電極基板に接着しているので、仮に配線が他との接着性に劣ることがあっても、配線が複数本に形成されているので、シール材の剥離は十分に防止される。   According to the liquid crystal display device of the present invention, the plurality of wirings arranged substantially parallel to each other along the seal region are arranged on the first substrate corresponding to the seal region. However, the effective connection area between the first electrode substrate and the sealing material increases due to the influence of the step caused by the wiring described above. For this reason, even if the sealing material width is narrowed, peeling of the sealing material is reduced. In addition, since the sealing material is bonded to the first electrode substrate in the region where the wiring exists and in the region where the wiring does not exist, a plurality of wirings are provided even if the wiring is inferior in adhesion to the other. Since it is formed in the book, peeling of the sealing material is sufficiently prevented.

そして、シール領域に配置される配線を、第2電極基板への駆動電圧供給用に用いれば、シール材外方に個別に給電用の配線を形成する必要がなく、このための液晶表示装置の外形寸法をより小型化することができる。また、この配線の少なくとも1本をシール領域と表示領域との間に配置すれば、シール材の表示領域への広がりを抑えることがてき、表示領域に対してシール領域を近接して配置できるので、装置の外形寸法がより小型化できる。   If the wiring arranged in the seal region is used for supplying the driving voltage to the second electrode substrate, there is no need to separately form a power supply wiring outside the sealing material. The external dimensions can be further reduced. Further, if at least one of the wirings is disposed between the seal region and the display region, the spread of the seal material to the display region can be suppressed, and the seal region can be disposed close to the display region. The external dimensions of the device can be further reduced.

接続部材がシール領域の外方に位置するのであれば、この配線は、複数本の細線に分割されてシール領域を介して接続部材に延在される。これにより、配線に沿って外方に流出するシール材量を抑えることができ、周辺領域を小型化しても、基板のスクライブ不良等を引き起こすことがない。上述した配線は、信号線もしくは走査線と同一工程で形成することにより、製造プロセスの増大もなく、よって従来と同等の生産性も確保できる。   If the connecting member is located outside the sealing region, the wiring is divided into a plurality of thin lines and extends to the connecting member through the sealing region. As a result, the amount of the sealing material flowing out along the wiring can be suppressed, and even if the peripheral area is reduced in size, it does not cause scribe failure of the substrate. The above-described wiring is formed in the same process as the signal line or the scanning line, so that the manufacturing process is not increased, and therefore, the productivity equivalent to the conventional one can be ensured.

また、この発明の他の様態による液晶表示装置は、以下の通りである。   A liquid crystal display device according to another aspect of the present invention is as follows.

(a) 第1電極基板と第2電極基板とがシール領域に配置されるシール材を介して対向配置され、前記第1及び第2電極基板間に光変調層を備えて前記シール領域に囲まれる表示領域が形成されて成る液晶表示装置において、前記シール領域に対応する前記第1電極基板上には前記シール領域に沿って互いに略平行な複数本の配線が配置されていることを特徴とする液晶表示装置。   (A) The first electrode substrate and the second electrode substrate are disposed to face each other via a sealing material disposed in the seal region, and are provided with a light modulation layer between the first and second electrode substrates and surrounded by the seal region. In the liquid crystal display device in which the display region is formed, a plurality of wirings substantially parallel to each other are arranged along the seal region on the first electrode substrate corresponding to the seal region. Liquid crystal display device.

(b) 前記配線の少なくとも1本は前記シール領域と前記表示領域との間に配置されることを特徴とする(a)記載の液晶表示装置。   (B) The liquid crystal display device according to (a), wherein at least one of the wirings is disposed between the seal region and the display region.

(c) 前記配線と前記第2電極基板とは、前記第1電極基板と前記第2電極基板との間に配置される接続部材によって電気的に接続され、前記第2電極基板には前記配線から駆動電圧が供給されることを特徴とする(a)記載の液晶表示装置。   (C) The wiring and the second electrode substrate are electrically connected by a connecting member disposed between the first electrode substrate and the second electrode substrate, and the wiring is connected to the second electrode substrate. A driving voltage is supplied from the liquid crystal display device according to (a).

(d) 前記接続部材は前記シール領域外方の前記第1電極基板と前記第2電極基板との間に配置され、前記配線は前記シール領域を介して前記接続部材に延在される延在配線を含むことを特徴とする(c)記載の液晶表示装置。   (D) The connection member is disposed between the first electrode substrate and the second electrode substrate outside the seal region, and the wiring extends to the connection member via the seal region. The liquid crystal display device according to (c), comprising a wiring.

(e) 前記延在配線は複数本の細線に分割されていることを特徴とする(d)記載の液晶表示装置。   (E) The liquid crystal display device according to (d), wherein the extended wiring is divided into a plurality of fine lines.

(f) 前記第1電極基板は、信号線および走査線、前記信号線および前記走査線に接続されるスイッチ素子、前記スイッチ素子に接続される画素電極を含み、前記配線は前記信号線もしくは前記走査線と同一工程で形成されることを特徴とした(a)記載の液晶表示装置。   (F) The first electrode substrate includes a signal line and a scanning line, a switch element connected to the signal line and the scanning line, and a pixel electrode connected to the switch element, and the wiring is the signal line or the The liquid crystal display device according to (a), which is formed in the same process as the scanning line.

(g) 第1電極基板と第2電極基板とがシール領域に配置されるシール材を介して対向配置され、前記第1及び第2電極基板間に光変調層を備えて前記シール領域に囲まれる表示領域が形成されて成る液晶表示装置において、前記第1電極基板の前記表示領域内から前記シール領域を介して外方に導出される電極配線が複数本の細線に分割されて成ることを特徴とする液晶表示装置。   (G) The first electrode substrate and the second electrode substrate are disposed to face each other via a sealing material disposed in the seal region, and are provided with a light modulation layer between the first and second electrode substrates and surrounded by the seal region. In the liquid crystal display device in which the display area is formed, the electrode wiring led out from the display area of the first electrode substrate through the seal area is divided into a plurality of fine lines. A characteristic liquid crystal display device.

(h) 前記電極配線と前記第2電極基板とは、前記第1電極基板と前記第2電極基板との間に配置される接続部材によって電気的に接続され、前記第2電極基板には前記複数本の配線から駆動電圧が供給されることを特徴とする(g)記載の液晶表示装置。   (H) The electrode wiring and the second electrode substrate are electrically connected by a connecting member disposed between the first electrode substrate and the second electrode substrate, and the second electrode substrate includes The liquid crystal display device according to (g), wherein a driving voltage is supplied from a plurality of wirings.

(i) 前記第1電極基板は、信号線および走査線、前記信号線および前記走査線に接続されるスイッチ素子、前記スイッチ素子に接続される画素電極、前記画素電極と絶縁膜を介して対向配置される補助容量線とを含み、前記電極配線は前記補助容量線に電気的に接続されることを特徴とする(g)記載の液晶表示装置。   (I) The first electrode substrate is opposed to a signal line and a scanning line, a switch element connected to the signal line and the scanning line, a pixel electrode connected to the switch element, and the pixel electrode through an insulating film The liquid crystal display device according to (g), wherein the electrode wiring is electrically connected to the auxiliary capacitance line.

(j) マトリクス状に配置された複数の画素電極から成る画素電極領域、前記画素電極領域を取り囲むシール領域、前記シール領域外方の周辺領域を含むアレイ基板と、前記画素電極に対向する対向電極を備えた対向基板と、前記シール領域に配置され前記アレイ基板と前記対向基板とを所望の間隙をもって対向配置するシール材と、前記アレイ基板と前記対向基板との前記間隙に保持される光変調層と、前記アレイ基板上に配置される対向電極電圧供給配線と、前記アレイ基板と前記対向基板との間に配置され前記対向電極電圧供給配線と前記対向電極とを電気的に接続する接続部材とを備えた液晶表示装置において、前記接続部材は前記アレイ基板の隣接もしくは対向する2つの端辺近傍にそれぞれ配置され、前記対向電極供給配線は前記接続部材間を前記シール領域で配線されて電気的に接続することを特徴とする液晶表示装置。   (J) a pixel electrode region composed of a plurality of pixel electrodes arranged in a matrix, a seal region surrounding the pixel electrode region, an array substrate including a peripheral region outside the seal region, and a counter electrode facing the pixel electrode A counter substrate provided with: a seal material disposed in the seal region and facing the array substrate and the counter substrate with a desired gap; and light modulation held in the gap between the array substrate and the counter substrate A connecting member that is disposed between the array substrate and the counter substrate and electrically connects the counter electrode voltage supply wiring and the counter electrode; In the liquid crystal display device, the connection member is disposed adjacent to or adjacent to two opposite sides of the array substrate, and the counter electrode supply wiring is Between serial connection member is wired in the sealing area liquid crystal display device, characterized in that electrical connection.

(k) 前記対向電極供給配線は複数本の細線から構成されることを特徴とする(j)記載の液晶表示装置。   (K) The liquid crystal display device according to (j), wherein the counter electrode supply wiring includes a plurality of thin wires.

(l) 前記細線の少なくとも1本は前記シール領域と前記画素電極領域との間に配置されることを特徴とした(k)記載の液晶表示装置。   (L) The liquid crystal display device according to (k), wherein at least one of the thin lines is disposed between the seal region and the pixel electrode region.

(m) 前記アレイ基板は、信号線および走査線、前記信号線および前記走査線に接続されるスイッチ素子、前記スイッチ素子に接続される画素電極を含むことを特徴とする(j)記載の液晶表示装置。   (M) The liquid crystal according to (j), wherein the array substrate includes a signal line and a scanning line, a switch element connected to the signal line and the scanning line, and a pixel electrode connected to the switch element. Display device.

(n) 前記信号線は前記アレイ基板の第1端辺側にのみ引き出され、前記走査線は前記アレイ基板の前記第1端辺に隣接する第2端辺にのみ引き出されていることを特徴とする(m)記載の液晶表示装置。   (N) The signal line is drawn only to the first end side of the array substrate, and the scanning line is drawn only to the second end side adjacent to the first end side of the array substrate. The liquid crystal display device according to (m).

(o) 一前記接続部材は前記アレイ基板の前記第1端辺側に配置され、他の前記接続部材は前記アレイ基板の前記第1端辺に対向する第3端辺側に配置されていることを特徴とする(n)記載の液晶表示装置。   (O) The one connecting member is disposed on the first end side of the array substrate, and the other connecting member is disposed on the third end side facing the first end side of the array substrate. The liquid crystal display device according to (n), wherein

(p) 前記一接続部材は前記アレイ基板の前記第1端辺側の前記周辺領域に配置され、前記他の接続部材は前記アレイ基板の前記第3端辺側の前記周辺領域に配置され、前記対向電極供給配線は前記シール領域から前記周辺領域の前記一接続部材および前記他の接続部材に延在される延在部を含むことを特徴とする(o)記載の液晶表示装置。   (P) The one connection member is disposed in the peripheral region on the first end side of the array substrate, and the other connection member is disposed in the peripheral region on the third end side of the array substrate, The liquid crystal display device according to (o), wherein the counter electrode supply wiring includes an extending portion extending from the seal region to the one connection member and the other connection member in the peripheral region.

(q) 前記対向電極供給配線の前記延在部は複数本の細線に分割されていることを特徴とする(p)記載の液晶表示装置。   (Q) The liquid crystal display device according to (p), wherein the extension portion of the counter electrode supply wiring is divided into a plurality of thin lines.

(r) 一前記接続部材は前記アレイ基板の前記第1端辺側に配置され、他の前記接続部材は前記アレイ基板の前記第1端辺に隣接する前記第2端辺側に配置されていることを特徴とする(n)記載の液晶表示装置。   (R) The one connection member is disposed on the first end side of the array substrate, and the other connection member is disposed on the second end side adjacent to the first end side of the array substrate. The liquid crystal display device according to (n), wherein

(s) 前記一接続部材は前記アレイ基板の前記第1端辺側の前記周辺領域に配置され、前記他の接続部材は前記アレイ基板の前記第2端辺側の前記周辺領域に配置され、前記対向電極供給配線は前記シール領域から前記周辺領域の前記一接続部材および前記他の接続部材に延在される延在部を含むことを特徴とする(r)記載の液晶表示装置。   (S) The one connection member is disposed in the peripheral region on the first end side of the array substrate, and the other connection member is disposed in the peripheral region on the second end side of the array substrate, The liquid crystal display device according to (r), wherein the counter electrode supply wiring includes an extending portion extending from the seal region to the one connection member and the other connection member in the peripheral region.

(t) 前記対向電極供給配線の前記延在部は複数本の細線に分割されていることを特徴とする(s)記載の液晶表示装置。   (T) The liquid crystal display device according to (s), wherein the extension portion of the counter electrode supply wiring is divided into a plurality of thin lines.

(u) 一前記接続部材は前記アレイ基板の前記第2端辺側に配置され、他の前記接続部材は前記アレイ基板の前記第2端辺に対向する第4端辺側に配置されていることを特徴とする(n)記載の液晶表示装置。   (U) The one connecting member is disposed on the second end side of the array substrate, and the other connecting member is disposed on the fourth end side facing the second end side of the array substrate. The liquid crystal display device according to (n), wherein

(v) 前記一接続部材は前記アレイ基板の前記第2端辺側の前記周辺領域に配置され、前記他の接続部材は前記アレイ基板の前記第4端辺側の前記周辺領域に配置され、前記対向電極供給配線は前記シール領域から前記周辺領域の前記一接続部材および前記他の接続部材に延在される延在部を含むことを特徴とする(u)記載の液晶表示装置。   (V) the one connection member is disposed in the peripheral region on the second end side of the array substrate, and the other connection member is disposed in the peripheral region on the fourth end side of the array substrate; The liquid crystal display device according to (u), wherein the counter electrode supply wiring includes an extending portion extending from the seal region to the one connection member and the other connection member in the peripheral region.

(w) 前記対向電極供給配線の前記延在部は複数本の細線に分割されていることを特徴とする(v)記載の液晶表示装置。   (W) The liquid crystal display device according to (v), wherein the extension portion of the counter electrode supply wiring is divided into a plurality of thin lines.

この発明によれば、表示領域に対して外形寸法の小型化が達成される液晶表示装置が得られる。 According to the present invention, it is possible to obtain a liquid crystal display device in which a reduction in the outer dimensions of the display area is achieved.

以下、本発明の一実施例のアクティブマトリクス型液晶表示装置について図面を参照して詳細に説明する。この液晶表示装置(1) は、図1に示すように、対角14インチの表示領域(103) を備えた光透過型のアクティブマトリクス型液晶パネル(100) と、この液晶パネル(100) を駆動するためのX駆動回路部(800) 及びY駆動回路部(900) を含む。   Hereinafter, an active matrix liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings. As shown in FIG. 1, the liquid crystal display device (1) includes a light transmissive active matrix liquid crystal panel (100) having a display area (103) having a diagonal size of 14 inches, and the liquid crystal panel (100). An X drive circuit unit (800) and a Y drive circuit unit (900) for driving are included.

液晶パネル(100) を構成するアレイ基板(200) は、図2に示すように、ガラス基板( 201)上に、640×3本の信号線Xi(i=1,2,3,…,1920 )と480本の走査線Yj(j=1,2,3,…,480)とが略直交するように配置されている。アレイ基板(200) の表示領域(103) は、各信号線Xiと各走査線Yjとの交点近傍に、それぞれTFT(221) を介して配置される画素電極(251) を含む。また、走査線Yjに対して略平行に、しかも画素電極(251) と重複する領域を有して配置される補助容量線Cjを備え、画素電極(251) と補助容量線Cjとによって補助容量(Cs)が形成されている。   As shown in FIG. 2, an array substrate (200) constituting the liquid crystal panel (100) has 640 × 3 signal lines Xi (i = 1, 2, 3,..., 1920) on a glass substrate (201). ) And 480 scanning lines Yj (j = 1, 2, 3,..., 480) are arranged so as to be substantially orthogonal to each other. The display area (103) of the array substrate (200) includes pixel electrodes (251) arranged via TFTs (221) in the vicinity of the intersections of the signal lines Xi and the scanning lines Yj. In addition, the storage capacitor line Cj is disposed substantially parallel to the scanning line Yj and having a region overlapping with the pixel electrode 251. The storage capacitor line Cj includes the storage capacitor line Cj. (Cs) is formed.

このTFT(221) は、走査線Yj自体をゲート電極とし、この上に図4に示すように、酸化シリコンと窒化シリコンとが積層されて成る絶縁膜(211) 、絶縁膜(211) 上に配置されるa−Si:H膜を半導体膜(213) として備えている。更に、この半導体膜(213) 上に走査線Yjに自己整合されて成るチャネル保護膜(215) として窒化シリコンが配置されている。そして、半導体膜(213) は、低抵抗半導体膜(217a)として配置されるn+ 型a−Si:H膜およびソース電極(231) を介してそれぞれの画素電極(251) に電気的に接続されている。また、半導体膜(213) は、低抵抗半導体膜(217b)として配置されるn+ 型a−Si:H膜および信号線Xiから延在されたドレイン電極(233) を介して信号線Xiに電気的に接続されている。そして、TFT(221) 上および画素電極(251) の周辺には、窒化シリコンから成る素子保護膜(241) が配置されてアレイ基板(200) は構成されている。   In this TFT (221), the scanning line Yj itself is used as a gate electrode, and as shown in FIG. 4, an insulating film (211) formed by laminating silicon oxide and silicon nitride is formed on the insulating film (211). The a-Si: H film to be disposed is provided as a semiconductor film (213). Further, silicon nitride is disposed on the semiconductor film (213) as a channel protective film (215) that is self-aligned with the scanning line Yj. The semiconductor film (213) is electrically connected to each pixel electrode (251) via an n + type a-Si: H film and a source electrode (231) arranged as a low resistance semiconductor film (217a). Has been. The semiconductor film (213) is connected to the signal line Xi via an n + type a-Si: H film disposed as a low resistance semiconductor film (217b) and a drain electrode (233) extending from the signal line Xi. Electrically connected. An element protective film (241) made of silicon nitride is disposed on the TFT (221) and around the pixel electrode (251) to constitute the array substrate (200).

また、液晶パネル(100) を構成する対向基板(500) は、ガラス基板(501) 上に、TFT(221) 、画素電極(251) と信号線Xiおよび画素電極(251) と走査線Yjとの間を遮光するためたのクロム(Cr)から成る遮光膜(511) 、遮光膜(511) 間に配置されるR,G,Bのカラーフィルタ部(521) 、遮光膜(511) とカラーフィルタ部(521) 上に配置されるフィルタ保護膜(531) 、フィルタ保護膜(531)上に配置されるITOから成る対向電極(541) とを備えている。   The counter substrate (500) constituting the liquid crystal panel (100) is formed on a glass substrate (501) with a TFT (221), a pixel electrode (251), a signal line Xi, a pixel electrode (251), a scanning line Yj, A light shielding film (511) made of chromium (Cr) for light shielding between the light shielding film, an R, G, and B color filter portion (521) disposed between the light shielding film (511), the light shielding film (511) and the color A filter protective film (531) disposed on the filter section (521) and a counter electrode (541) made of ITO disposed on the filter protective film (531) are provided.

そして、この実施例の液晶パネル(100) は、上述したアレイ基板(200) と対向基板(500) とが、図1に示すように、それぞれのシール領域(111) に配置されるシール材(113) (図4参照)によって5ミクロンの間隙を保って対向配置され、このシール領域(111) 内の間隙に図4に示すように光変調層としてネマチック液晶(600) が配向膜(281),(581) を介して保持されて構成される。また、アレイ基板(200) と対向基板(500) との外表面のそれぞれには、一対の偏光板(291),(591) が配置されている。   In the liquid crystal panel (100) of this embodiment, the array substrate (200) and the counter substrate (500) described above are arranged in the sealing material (111) as shown in FIG. 113) (see FIG. 4) are arranged opposite to each other with a gap of 5 microns, and a nematic liquid crystal (600) is formed as an optical modulation layer in the gap in the seal region (111) as shown in FIG. , (581). A pair of polarizing plates (291) and (591) are disposed on the outer surfaces of the array substrate (200) and the counter substrate (500).

この実施例の液晶パネル(100) では、信号線Xi及び走査線Yjは、装置の外形寸法の小型化を達成するため、図1に示すように、各信号線Xiはアレイ基板(200) の第1長辺(201a)側にのみ引き出され、また各走査線Yjはアレイ基板(200) の第1短辺(201c)側に引き出されている。そして、図3に示すように、各信号線Xiは第1長辺(201a)に沿って配列される信号線パッド(761),(762),(763),(764) に電気的に接続され、図示しないが、各走査線Yjはアレイ基板(200) の第1短辺(201c)に沿って配列される走査線パッドに電気的に接続される。   In the liquid crystal panel (100) of this embodiment, the signal lines Xi and the scanning lines Yj achieve the downsizing of the external dimensions of the apparatus. Therefore, as shown in FIG. 1, each signal line Xi is connected to the array substrate (200). Only the first long side (201a) is drawn, and each scanning line Yj is drawn to the first short side (201c) side of the array substrate (200). As shown in FIG. 3, each signal line Xi is electrically connected to signal line pads (761), (762), (763), and (764) arranged along the first long side (201a). Although not shown, each scanning line Yj is electrically connected to a scanning line pad arranged along the first short side (201c) of the array substrate (200).

各信号線パッド(761),(762),(763),(764) は、図3に示すように素子保護膜(241) に形成されるスリット状の開口(243) を介して露出し、図1に示すように8個のX−TAB(711),(712),…,(718)を介してX−駆動回路基板(811) に接続されている。信号線パッド(761),(762),(763),(764) と各X−TAB(711),(712),…,(718)の出力リード(821) とは、図4に示すように異方性導電膜(881) を介して電気的に接続され、X−駆動回路基板(811) と各X−TAB(711),(712),…,(718)の入力リード(831) とは半田によって電気的に接続されている。各走査線パッドも、4個のY−TAB(721),…, (724) を介してY−駆動回路基板(911) にそれぞれ接続されている。そして、図示しないが、走査線パッドと各Y−TAB(721),(722),…,(724)の出力リードとは異方性導電膜を介して電気的に接続され、各Y−TAB(721),…,(724)の入力リードとY−駆動回路基板(911) とは半田によって電気的に接続されている。   Each signal line pad (761), (762), (763), (764) is exposed through a slit-shaped opening (243) formed in the element protective film (241) as shown in FIG. As shown in FIG. 1, it is connected to the X-drive circuit board (811) via eight X-TABs (711), (712),. The signal line pads (761), (762), (763), (764) and the output leads (821) of the respective X-TABs (711), (712),..., (718) are as shown in FIG. To the X-drive circuit board (811) and the input leads (831) of the X-TAB (711), (712),..., (718). Are electrically connected by solder. Each scanning line pad is also connected to the Y-drive circuit board (911) through four Y-TABs (721),..., (724). Although not shown, the scanning line pad and the output leads of each Y-TAB (721), (722),..., (724) are electrically connected via an anisotropic conductive film, and each Y-TAB. The input leads (721),..., (724) and the Y-drive circuit board (911) are electrically connected by solder.

ところで、対向電極(541) は、ITOで構成されるため比較的高抵抗である。また、対向電極(541) には、信号電圧等の各種駆動電圧の振幅を小さくするため、1フレーム期間毎に基準電位に対して極性反転される対向電極電圧を供給する、更には1もしくは複数水平走査期間毎に基準電位に対して極性反転される対向電極電圧を供給すことがある。このため、対向電極(541) には、複数箇所から対向電極電圧を給電することが望ましい。   Incidentally, the counter electrode (541) is made of ITO and has a relatively high resistance. The counter electrode (541) is supplied with a counter electrode voltage whose polarity is inverted with respect to the reference potential every frame period in order to reduce the amplitude of various drive voltages such as a signal voltage. A counter electrode voltage whose polarity is inverted with respect to the reference potential may be supplied every horizontal scanning period. For this reason, it is desirable to supply the counter electrode voltage from a plurality of locations to the counter electrode (541).

そこで、この実施例におけるアレイ基板(200) のシール領域(111) 外方の周辺領域には、図1に示すように、アレイ基板(200) の第1長辺(201a)に沿って配置される4個の給電パッド(731),(732),(733),(734) 、および第1長辺(201a)に相対する第2長辺(201b)に沿って配置され4個の給電パッド(735),(736),(737),(738) が配列されている。そして、4個の給電パッド(731),(732),(733),(734) は、素子保護膜(241) に形成される開口(245) (図3参照)によって露出され、また4個の給電パッド(735),(736),(737),(738) も素子保護膜(241) に形成される開口(245) (図5参照)によって露出されている。   Therefore, in this embodiment, the outer peripheral region of the array substrate (200) is disposed along the first long side (201a) of the array substrate (200) as shown in FIG. Four power supply pads (731), (732), (733), (734) and four power supply pads arranged along the second long side (201b) opposite to the first long side (201a) (735), (736), (737), (738) are arranged. The four power supply pads (731), (732), (733), and (734) are exposed by the opening (245) (see FIG. 3) formed in the element protection film (241), and four power supply pads (731), (732), (733), and (734) are exposed. The power supply pads (735), (736), (737), and (738) are also exposed by the opening (245) (see FIG. 5) formed in the element protective film (241).

また、対向基板(501) の対向電極(541) は、各給電パッド(731),…,(738)に対応する接続突部(741),(742),…,(748)を備え、この対向電極(541) の接続突部(741),…,(748)と給電パッド(731),…,(738)とが、シール領域(111) 外方において樹脂中に銀粒子が分散されて成るトランスファ(115) により電気的に接続されている。ここでは、接続突部(741),…,(748)と給電パッド(731),…,(738)とをシール領域(111) 外方の周辺領域に配置されるトランスファ(115) により電気的に接続したが、トランスファ(115) はシール領域(111) 中、あるいはシール領域(111) 内方に配置されてもかまわない。   The counter electrode (541) of the counter substrate (501) includes connection protrusions (741), (742),..., (748) corresponding to the power feeding pads (731),. The connection protrusions (741), ..., (748) of the counter electrode (541) and the power supply pads (731), ..., (738) are dispersed in the resin outside the seal region (111). It is electrically connected by a transfer (115). Here, the connecting protrusions (741),..., (748) and the power feeding pads (731),..., (738) are electrically connected by the transfer (115) disposed in the peripheral region outside the seal region (111). However, the transfer (115) may be arranged in the seal region (111) or inward of the seal region (111).

アレイ基板(200) の第1長辺(201a)側にはX−TAB(711),(712),…,(718)が配置されることから、図3に示すように、例えば給電パッド(731) はX−TAB(711) の最外端の入力リード(821a)から、給電パッド(732) はX−TAB(713)の最外端の入力リード(図示せず)から、給電パッド(733) はX−TAB(716)の最外端の入力リード(図示せず)から、また給電パッド(734) はX−TAB(718) の最外端の入力リード(図示せず)から、それぞれ対向電極電圧が供給されるように、給電パッド(731),…,(734)のそれぞれは信号線パッド(761) に隣接するコモンパッド(751) に第1接続配線(121-1),(121-2),(121-3),(121-4) を介して電気的に接続される。   Since X-TAB (711), (712),..., (718) are arranged on the first long side (201a) side of the array substrate (200), as shown in FIG. 731) from the outermost input lead (821a) of the X-TAB (711), and the power feeding pad (732) from the outermost input lead (not shown) of the X-TAB (713). 733) is from the outermost input lead (not shown) of the X-TAB (716), and the power supply pad (734) is from the outermost input lead (not shown) of the X-TAB (718). Each of the power supply pads (731),..., (734) is connected to a common pad (751) adjacent to the signal line pad (761) so that the counter electrode voltage is supplied to each other. Electrical connection is established via (121-2), (121-3), and (121-4).

アレイ基板(200) の第2長辺(201b)側にはX−TAB(711),…,(718)が配置されないため、この実施例では第2長辺(201b)に沿って配置される4個の給電パッド(735) , …,(738)には、次のようにして対向電極電圧を供給している。   Since the X-TAB (711),..., (718) is not arranged on the second long side (201b) side of the array substrate (200), it is arranged along the second long side (201b) in this embodiment. The counter electrode voltage is supplied to the four power supply pads (735),..., (738) as follows.

即ち、第1接続配線(121-1) は、シール領域(111) 外方で、それぞれの配線幅が20ミクロン、配線間が20ミクロンの5本の第2接続配線(123-1) に分割されてシール領域(111) 内方の中継領域(125) に導かれる。中継領域(125) から再びそれぞれの配線幅が20ミクロン、配線間が20ミクロンの6本の第3接続配線(127) に分割され、シール領域(111) 中を配線される。詳しくは、第3接続配線(127) の内、4本の第3接続配線(127) はシール領域(111) 中をアレイ基板(200) の第2短辺(201d)、第2長辺(201b)、更に第1短辺(201c)に沿って配線され、再び5本の第2接続配線(123-4) を介してシール領域(111) 外方に導かれ、第1接続配線(121-4) と電気的に接続される。また、第3接続配線(127) の他の2本は、シール領域(111) と表示領域(103) との間を、第2短辺(201d)、第2長辺(201b)、更に第1短辺(201c)に沿って配線され、第2接続配線(123-4) を介してシール領域(111) 外方に導かれ、第1接続配線(121-4) と電気的に接続される。   That is, the first connection wiring (121-1) is divided into five second connection wirings (123-1) each having a wiring width of 20 microns and a space between the wirings of 20 microns outside the seal region (111). Then, it is guided to the relay area (125) inside the seal area (111). From the relay area (125), each wiring width is again divided into six third connection wirings (127) each having a wiring width of 20 microns and a wiring space of 20 microns, and wiring is performed in the seal region (111). Specifically, among the third connection wirings (127), the four third connection wirings (127) pass through the seal region (111) through the second short side (201d) and the second long side ( 201b) and further routed along the first short side (201c) and again led out of the seal region (111) via the five second connection wires (123-4), the first connection wire (121 -4) Electrically connected to Further, the other two of the third connection wires (127) have a second short side (201d), a second long side (201b), and a second portion between the seal region (111) and the display region (103). 1 Wired along the short side (201c), led to the outside of the seal region (111) via the second connection wiring (123-4), and electrically connected to the first connection wiring (121-4) The

そして、給電パッド(735) 乃至給電パッド(738) は、上述した第3接続配線(127) に電気的に接続されることにより、対向電極電圧が供給される。上述したように、この実施例のアクティブマトリクス型液晶表示装置(1) によれば、信号線Xi及び走査線Yjは、それぞれアレイ基板(200) の第1長辺(201a)及び第1短辺(201c)にのみ引き出されているので、X−TAB(711),…,(718)やY−TAB(721),…,(724)との接続領域はアレイ基板(200) のそれぞれ第1長辺(201a)及び第1短辺(201c)にのみ設ければ良い。またX−TAB(711),…,(718)やY−TAB(721) , …,(724)もアレイ基板(200) のそれぞれ第1長辺(201a)及び第1短辺(201c)にのみ設ければ良い。このため、表示領域(3) に対してアクティブマトリクス型液晶表示装置(1) の外形寸法の小型化が達成される。尚、X−TAB(711),…,(718)等のX駆動回路部(800) をアレイ基板(200) の第1長辺(201a)側に、またY−TAB(721),…,(724)等のY駆動回路部(900) をアレイ基板(200) の第1短辺(201c)側に直接搭載する、あるいは一体的に形成してもかまわない。   The power supply pads (735) to (738) are electrically connected to the above-described third connection wiring (127), so that the counter electrode voltage is supplied. As described above, according to the active matrix type liquid crystal display device (1) of this embodiment, the signal line Xi and the scanning line Yj are respectively connected to the first long side (201a) and the first short side of the array substrate (200). Since it is drawn only to (201c), the connection region with X-TAB (711),..., (718) and Y-TAB (721),..., (724) is the first of the array substrate (200). It only needs to be provided on the long side (201a) and the first short side (201c). Also, X-TAB (711),..., (718) and Y-TAB (721),..., (724) are also formed on the first long side (201a) and the first short side (201c) of the array substrate (200), respectively. Only need to be provided. For this reason, downsizing of the outer dimensions of the active matrix type liquid crystal display device (1) is achieved with respect to the display region (3). It should be noted that the X drive circuit section (800) such as the X-TAB (711),..., (718) is placed on the first long side (201a) side of the array substrate (200) and the Y-TAB (721),. The Y drive circuit section (900) such as (724) may be directly mounted on the first short side (201c) side of the array substrate (200) or may be integrally formed.

また、X−TAB(711),…,(718)はアレイ基板(200) の第1長辺(201a)に、Y−TAB(721),…,(724)はアレイ基板(200) の第1短辺(201c)にのみ配置されるにも係わらず、対向電極(541) には、それぞれ相対する第1長辺(201a)及び第2長辺(201b)側に配置される給電パッド(731),…,(738)を介して対向電極電圧が給電されるので、対向電極電圧として、1フレーム期間や1もしくは複数の水平走査期間毎に基準電圧に対して極性反転される多値の駆動電圧を用いても、対向電極(541) には充分な電圧の供給が成され、このため表示不良が生じることがない。しかも、X−TAB(711),…,(718)やY−TAB(721),…,(724)の配置されないアレイ基板(200) の第2長辺(201b)側に配置される給電パッド(734),…,(738)には、主としてシール領域(111) に配置される第3接続配線(127) によってX−TAB(7111),(718)から対向電極電圧が給電されるので、この配線に伴うアクティブマトリクス型液晶表示装置(1) の外形寸法の増大もない。   In addition, X-TAB (711),..., (718) is the first long side (201a) of the array substrate (200), and Y-TAB (721),..., (724) is the first long side of the array substrate (200). In spite of being arranged only on one short side (201c), the opposing electrode (541) has a power supply pad (on the first long side (201a) and second long side (201b) facing each other) 731),..., (738), so that the counter electrode voltage is fed, so that the counter electrode voltage is a multi-value whose polarity is inverted with respect to the reference voltage every one frame period or one or a plurality of horizontal scanning periods. Even when the driving voltage is used, a sufficient voltage is supplied to the counter electrode (541), so that display defects do not occur. In addition, the power supply pad disposed on the second long side (201b) side of the array substrate (200) where the X-TAB (711),..., (718) and the Y-TAB (721),. (734),..., (738) are supplied with the counter electrode voltage from the X-TAB (7111), (718) by the third connection wiring (127) arranged mainly in the seal region (111). There is no increase in the external dimensions of the active matrix liquid crystal display device (1) accompanying this wiring.

更に、第3接続配線(127) はシール領域(111) に沿って互いに略平行に配置される複数本の配線を備えているので、シール領域(111) 幅が狭くても、シール材(111) とアレイ基板(200) の実効的な接触面積が増大するので、シール材(111)がアレイ基板(200) から剥離することが軽減される。   Further, since the third connection wiring (127) includes a plurality of wirings arranged substantially parallel to each other along the seal region (111), the seal material (111) is provided even if the width of the seal region (111) is narrow. ) And the array substrate (200) increase in effective contact area, so that the sealing material (111) is less likely to peel from the array substrate (200).

また、シール領域(111) の第3接続配線(127) は複数本の配線を備えているので、配線間では素子保護膜(241) と絶縁膜(211) とが互いに強固に接続されるため、第3接続配線(127) がシール材(111) と共に絶縁膜(211) から剥離することもない。また、シール材(111) の接着性に基づく材料選択の自由度を増すことができる。ここでは、シール材(111) が配置されるシール領域(111) を1.5mmとしたが、シール材(111) が剥離することはなかった。この実施例では、シール領域(111) 中に第3接続配線(127) の内の4本を配したが、3本以上であれば十分に効果的である。   Further, since the third connection wiring (127) in the seal region (111) includes a plurality of wirings, the element protective film (241) and the insulating film (211) are firmly connected to each other between the wirings. The third connection wiring (127) is not peeled off from the insulating film (211) together with the sealing material (111). In addition, the degree of freedom in material selection based on the adhesiveness of the sealing material (111) can be increased. Here, the sealing region (111) where the sealing material (111) is disposed is 1.5 mm, but the sealing material (111) was not peeled off. In this embodiment, four of the third connection wires (127) are arranged in the seal region (111). However, three or more wires are sufficiently effective.

この実施例では、第3接続配線(127) を互いに独立した6本の細線としたが、図8に示す如く部分的に接続される複数本の配線、換言すれば、一配線(127) 内に複数の開口(131) が形成されるものであってもかまわない。   In this embodiment, the third connection wiring (127) is made of six thin wires independent from each other, but a plurality of wirings partially connected as shown in FIG. 8, in other words, one wiring (127) Alternatively, a plurality of openings (131) may be formed.

更に、この実施例では、第3接続配線(127) を構成する細線の一部は表示領域(103) とシール領域(111) との間にも配置されるので、シール材(113) が表示領域(103) へ流出することも防止するため、表示領域(103) とシール領域(111) とを近接でき、よって外形寸法に対して表示領域(111) を広く設定できる。   Further, in this embodiment, a part of the thin line constituting the third connection wiring (127) is also arranged between the display area (103) and the seal area (111), so that the seal material (113) is displayed. In order to prevent outflow to the region (103), the display region (103) and the seal region (111) can be brought close to each other, so that the display region (111) can be set wider than the outer dimensions.

また、この実施例のアクティブマトリクス型液晶表示装置(1) によれば、第1接続配線(121-1) 及び第4接続配線(121-4) はシール領域(111) 外方で5本の第2接続配線(123-1),(123-4) に分割されてシール領域(111) 内方に導かれ、また6本の第3接続配線(127) はシール領域(111) を介して各給電パッド(735),…,(738)に導かれている。このようにシール領域(111) を介してシール領域(111) 外方に延在される各電極が複数本の細線に分割されるので、低抵抗化を維持しつつ電極を介して外方に流出するシール材(113) 量を抑えることができる。更に詳しくは、図7(a)に示すように、例えば第2接続配線(123-1) が1本の太線で形成されるのであれば、シール領域(111) から第2接続配線(123-1) に沿ってアレイ基板(200) 端にシール材(113) が大きく流出し、接続不良やアレイ基板(200)のスクライブに際して基板の割れ、あるいは欠け等を引き起こす。しかしながら、この実施例では、図7(b)に示すように、第2接続配線( 123-1)が5本の細線で形成されるので、第2接続配線(123-1) に沿ってアレイ基板(200) 端に流出するシール材(113) の量は十分に抑えられ、よって接続不良やアレイ基板(200)のスクライブに際して基板の割れ、あるいは欠け等を防止することができた。ここでは、対向電極電圧を給電するためにシール領域(111) を介してシール領域(111) 外方に延在される配線を例にとって説明したが、この他にも補助容量線Cjに補助容量電圧を供給する配線も信号線Xiや走査線Yjに比べて配線幅が大きく、シール材(113) の流出を招く恐れがあるので、同様に複数の細線に分割することが望ましい。この時の配線幅は、シール材(113) の粘性等にもよるが、30ミクロン以下、更には20ミクロン以下とすることが好ましい。   Further, according to the active matrix type liquid crystal display device (1) of this embodiment, the first connection wiring (121-1) and the fourth connection wiring (121-4) have five lines outside the seal region (111). The second connection wirings (123-1) and (123-4) are divided and guided into the seal region (111), and the six third connection wires (127) are routed through the seal region (111). It is led to each electric power feeding pad (735), ..., (738). In this way, each electrode extending outward from the seal region (111) through the seal region (111) is divided into a plurality of fine lines, so that the resistance can be reduced while maintaining the low resistance. The amount of the sealing material (113) flowing out can be suppressed. More specifically, as shown in FIG. 7A, for example, if the second connection wiring (123-1) is formed of a single thick line, the second connection wiring (123- Along the 1), the seal material (113) largely flows out to the end of the array substrate (200), causing a connection failure or cracking or chipping of the substrate when the array substrate (200) is scribed. However, in this embodiment, as shown in FIG. 7 (b), the second connection wiring (123-1) is formed of five fine lines, so that the array along the second connection wiring (123-1) is formed. The amount of the sealing material (113) flowing out to the end of the substrate (200) was sufficiently suppressed, and thus it was possible to prevent the substrate from being cracked or chipped at the time of scribing the array substrate (200). Here, the wiring extending outside the seal region (111) through the seal region (111) to supply the counter electrode voltage has been described as an example. However, in addition to this, the auxiliary capacitance line Cj is connected to the auxiliary capacitance line Cj. Similarly, the wiring for supplying the voltage has a larger wiring width than the signal line Xi and the scanning line Yj, and may cause the seal material (113) to flow out. The wiring width at this time is preferably 30 microns or less, more preferably 20 microns or less, although it depends on the viscosity of the sealing material (113).

ところで、各給電パッド(731),…,(738)、コモンパッド(751) 、第1接続配線(121-1),…,(121-4)、中継領域(125) 、第2接続配線(123-1),(123-4) 、第3接続配線(127) は信号線Xiと同一工程にてアルミニウム(Al)によって構成すれば、製造工程が増大することもなく、このため生産性が低下することがない。   By the way, each power feeding pad (731), ..., (738), common pad (751), first connection wiring (121-1), ..., (121-4), relay region (125), second connection wiring ( 123-1), (123-4) and the third connection wiring (127) are made of aluminum (Al) in the same process as the signal line Xi, so that the manufacturing process is not increased, and thus the productivity is increased. There is no decline.

上記した実施例では、X−TAB(711),(713),(716),(718) からのみ各給電パッド(731),…,(738)に対向電極電圧を供給する構成を採用したが、Y−TAB(721),…, (724) からも併せて対向電極電圧を供給しても良い。   In the above-described embodiment, the configuration is adopted in which the counter electrode voltage is supplied to each of the power supply pads (731),..., (738) only from the X-TAB (711), (713), (716), (718). , Y-TAB (721),..., (724) may be used together to supply the counter electrode voltage.

また、上記した実施例では、シール領域(111) の3辺に沿って第3接続配線(127) を配置したが、少なくとも1辺に配置しても本発明の効果を奏することができる。   Further, in the above-described embodiment, the third connection wiring (127) is arranged along the three sides of the seal region (111). However, the effect of the present invention can be achieved even if arranged on at least one side.

更に、上記した実施例では、液晶パネル(100) はX−TAB(711),…,(718)やY−TAB(721),…,(724)に接続される構成としたが、アレイ基板(200) 上に駆動素子を直接搭載して構成しても良いことは言うまでもない。   Further, in the above embodiment, the liquid crystal panel (100) is connected to the X-TAB (711),..., (718) or Y-TAB (721),. (200) Needless to say, the drive element may be directly mounted on the (200).

図1は、本発明の一実施例のアクティブマトリクス型液晶表示装置の概略正面図である。FIG. 1 is a schematic front view of an active matrix liquid crystal display device according to an embodiment of the present invention. 図2は、図1のアレイ基板の表示領域の一部概略正面図である。FIG. 2 is a partial schematic front view of the display area of the array substrate of FIG. 図3は、図1中領域Aの一部概略正面図である。FIG. 3 is a partial schematic front view of a region A in FIG. 図4は、図3中a−a’線に沿って切断したアクティブマトリクス型液晶表示装置の概略断面図である。FIG. 4 is a schematic cross-sectional view of the active matrix type liquid crystal display device cut along the line a-a ′ in FIG. 3. 図5は、図1中領域Bの一部概略正面図である。FIG. 5 is a partial schematic front view of a region B in FIG. 図6は、図5中b−b’線に沿って切断したアクティブマトリクス型液晶表示装置の概略断面図である。FIG. 6 is a schematic cross-sectional view of the active matrix type liquid crystal display device cut along the line b-b ′ in FIG. 5. 図7は、この実施例のアクティブマトリクス型液晶表示装置の効果を説明するための一部概略正面図である。FIG. 7 is a partial schematic front view for explaining the effect of the active matrix type liquid crystal display device of this embodiment. 図8は、この発明の他の実施例の第3接続配線の一部概略正面図である。FIG. 8 is a partial schematic front view of a third connection wiring according to another embodiment of the present invention.

符号の説明Explanation of symbols

(1) …アクティブマトリクス型液晶表示装置
(100) …液晶パネル
(103) …表示領域
(111) …シール領域
(113) …シール材
(115) …トランスファ
(200) …アレイ基板
(221) …TFT
(500) …対向基板
(600) …ネマチック液晶
(800) …X駆動回路部
(900) …Y駆動回路部
(1) ... Active matrix type liquid crystal display device
(100) ... LCD panel
(103)… Display area
(111)… Sealing area
(113)… Sealing material
(115)… Transfer
(200) ... Array substrate
(221)… TFT
(500)… Counter substrate
(600) ... Nematic liquid crystal
(800) ... X drive circuit
(900) ... Y drive circuit

Claims (7)

画素電極が配置された表示領域と、表示領域の周囲に配置されたシール領域とを含み、さらに、前記シール領域内を前記シール領域に沿って配置された単一の配線を含む第1電極基板と、
前記配線を介して電圧が供給される対向電極を有し、所定のギャップをもって前記第1電極基板と対向配置され、前記シール領域で前記第1電極基板と貼り合せられた第2電極基板と、
前記第1電極基板と前記第2電極基板との間に保持された光変調層と、を備え、
前記対向電極に電圧を供給するための前記配線は、前記シール領域の長手方向に沿って配列された複数の開口部を有することを特徴とする液晶表示装置。
A first electrode substrate including a display region in which pixel electrodes are disposed, a seal region disposed around the display region, and a single wiring disposed in the seal region along the seal region When,
A second electrode substrate having a counter electrode to which a voltage is supplied through the wiring, disposed opposite to the first electrode substrate with a predetermined gap, and bonded to the first electrode substrate in the seal region;
A light modulation layer held between the first electrode substrate and the second electrode substrate,
The liquid crystal display device , wherein the wiring for supplying a voltage to the counter electrode has a plurality of openings arranged along a longitudinal direction of the seal region.
前記配線は、前記開口部が前記シール領域の長手方向に沿って並んだ複数の列を有することを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the wiring has a plurality of columns in which the openings are arranged along a longitudinal direction of the seal region. 前記対向電極は、前記第1電極基板と前記第2電極基板との間に配置された接続部材を介して前記配線と接続されたことを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the counter electrode is connected to the wiring via a connection member disposed between the first electrode substrate and the second electrode substrate. 前記接続部材は前記シール領域の外方の前記第1電極基板と前記第2電極基板との間に配置され、前記配線は前記シール領域を介して前記接続部材に接続されるように分岐した分岐配線を含むことを特徴とする請求項1に記載の液晶表示装置。   The connection member is disposed between the first electrode substrate and the second electrode substrate outside the seal region, and the wiring branches so as to be connected to the connection member via the seal region The liquid crystal display device according to claim 1, further comprising wiring. 前記第1電極基板は、信号線と、走査線と、前記信号線及び前記走査線に接続されたスイッチ素子と、前記スイッチ素子に接続された画素電極と、誘電体層を介して前記画素電極と対向するように配置された補助容量線と、を備え、
前記配線は、前記補助容量線に電気的に接続されたことを特徴とする請求項1に記載の液晶表示装置。
The first electrode substrate includes a signal line, a scanning line, a switch element connected to the signal line and the scanning line, a pixel electrode connected to the switch element, and the pixel electrode via a dielectric layer. And an auxiliary capacitance line arranged to face the
The liquid crystal display device according to claim 1, wherein the wiring is electrically connected to the auxiliary capacitance line.
さらに、少なくとも1つの付加給電パッドを備えたことを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, further comprising at least one additional power feeding pad. 前記給電パッド及び前記付加給電パッドのそれぞれは、前記液晶表示装置の相対する2辺に配置されたことを特徴とする請求項6に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein each of the power supply pad and the additional power supply pad is disposed on two opposite sides of the liquid crystal display device.
JP2005008023A 1994-12-19 2005-01-14 Liquid crystal display Expired - Fee Related JP3863543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008023A JP3863543B2 (en) 1994-12-19 2005-01-14 Liquid crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31482594 1994-12-19
JP2005008023A JP3863543B2 (en) 1994-12-19 2005-01-14 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32211295A Division JPH08234220A (en) 1994-12-19 1995-12-12 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2005107555A JP2005107555A (en) 2005-04-21
JP3863543B2 true JP3863543B2 (en) 2006-12-27

Family

ID=34553902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008023A Expired - Fee Related JP3863543B2 (en) 1994-12-19 2005-01-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3863543B2 (en)

Also Published As

Publication number Publication date
JP2005107555A (en) 2005-04-21

Similar Documents

Publication Publication Date Title
KR100235473B1 (en) Liquid crystal display device
US6573957B1 (en) Liquid crystal display device
US6025901A (en) Liquid crystal display device and method for producing the same
US7129999B2 (en) Liquid crystal display device
KR100765560B1 (en) Liquid crystal display device
JP3617458B2 (en) Substrate for display device, liquid crystal device and electronic device
JP3909572B2 (en) Display device
US8743330B2 (en) Liquid crystal display device
JP2002139741A (en) Liquid crystal display device of equal resistance wiring
JP2001021902A (en) Liquid crystal display device
JP4006012B2 (en) Display device and liquid crystal display device
JPH08234220A (en) Liquid crystal display device
TWI438527B (en) Display panel
JP2000155329A (en) Liquid crystal display device
JPH10319428A (en) Active matrix type liquid crystal display device
JP3863542B2 (en) Liquid crystal display
JP3863543B2 (en) Liquid crystal display
JP3863541B2 (en) Liquid crystal display
US20210223598A1 (en) Display device
JP2007271800A (en) Liquid crystal panel and liquid crystal display device
JPH10268356A (en) Liquid crystal display device
JP2008172117A (en) Electrooptic device, board for electrooptic device, semiconductor element and electronic apparatus
JPH11202364A (en) Liquid crystal display device
JP2000155532A (en) Display device and liquid crystal display device
KR20070106261A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050221

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060928

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees