JP3859099B2

JP3859099B2 - Decoding device, decoding method, transmission / reception device, and transmission / reception method

Info

Publication number: JP3859099B2
Application number: JP27248597A
Authority: JP
Inventors: 哲二郎近藤; 真史内田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-10-06
Filing date: 1997-10-06
Publication date: 2006-12-20
Anticipated expiration: 2017-10-06
Also published as: JPH11112975A

Description

【０００１】
【発明の属する技術分野】
本発明は、復号化装置、復号化方法、送受信装置、および、送受信方法に関し、特に、符号化された画像を、簡単な処理によりプレビュー画像として表示することが可能な復号化装置、復号化方法、送受信装置、および、送受信方法に関する。
【０００２】
【従来の技術】
インターネットの普及に伴い、例えば、アナログ回線である公衆回線を利用した画像の伝送が盛んになってきている。
【０００３】
ところで、このようなアナログ回線は、もともとは、音声を伝送するための回線であるので、画像を伝送するためには、伝送スピードが充分であるとは言い難い。
【０００４】
そこで、回線の伝送スピードの遅さをカバーするために、ＪＰＥＧ規格などに基づいて画像データを圧縮して伝送し、受信側で元の画像データに伸長する方法が一般的に用いられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなＪＰＥＧ規格に基づいて画像データを送受信する場合、画像データの圧縮または伸長処理に多大な演算が必要となり、その結果、処理に多大な時間を要するという課題があった。
【０００６】
また、受信側が不要と判断した画像に対しては、伸長処理を施さないようにするために、例えば、伸長処理の途中経過のデータをプレビュー画像として表示し、その画像が必要な場合にのみ、伸長処理を継続するようにすることが考えられる。しかしながら、ＪＰＥＧ規格に基づいた圧縮伸長方式では、処理の途中経過のデータを画像として表示することは困難であるので、以上のような方法による画像の取捨選択が困難であるという課題があった。
【０００７】
そこで、例えば、もとの画像から所定の割合で画素を間引いてプレビュー画像を作成する方法が考えられる。例えば、もとの画像データに対して、水平および垂直方向にそれぞれ１／３の帯域制限フィルタ処理を施して帯域制限を施した後、図１４に示すように、画像データを３×３の画素からなる複数のブロックに分割し、各ブロックの中心の画素のみを抽出して、所定の圧縮処理を施して伝送し、受信側で伸長処理を施せば、プレビュー画像を得ることができる。
【０００８】
このような方法によれば、簡単な演算によりプレビュー画像を得ることができる。従って、前述のように、必要な画像に対してのみ演算処理を行うようにすることができるので、結果的に情報の伝送スピードを向上させることが可能となる。
【０００９】
しかしながら、このような方法では、画像の情報量が１／９に減少するため、このプレビュー画像からもとの画像を復元することが困難であるという課題があった。
【００１０】
そこで、例えば、元の画像に対して、水平および垂直方向に対して１／２の帯域制限フィルタ処理を施し、前述のように３×３の画素ブロックから、中心の画素だけを抽出して伝送することが考えられる。
【００１１】
ところが、このような処理によれば、画像の情報量の減少を、前述の場合と比較して低く抑えることが可能となるが、ナイキストの定理より、再生された画像に折り返し成分がエラーとして混入することになるので、画像が劣化するという課題があった。
【００１２】
本発明は、以上のような状況に鑑みてなされたものであり、少ない演算量で画像を充分に圧縮するとともに、伸長処理の途中経過をプレビュー画像として表示可能にすることを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の復号化装置は、符号化処理が施された画像データに対して所定の復号化処理を施す復号化手段と、復号化手段により得られた画像データをプレビュー画像として出力する第１の出力手段と、復号化手段により得られた画像データを、解像度が更に高い画像データにアップコンバートするアップコンバート手段と、アップコンバート手段により得られた画像データをアップコンバート画像として出力する第２の出力手段とを備え、アップコンバート手段は、復号化手段により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化手段により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものであることを特徴とする。
【００１６】
請求項３に記載の復号化方法は、符号化処理が施された画像データに対して所定の復号化処理を施す復号化ステップと、復号化ステップにより得られた画像データをプレビュー画像として出力する第１の出力ステップと、復号化ステップにより得られた画像データを、解像度が更に高い画像データにアップコンバートするアップコンバートステップと、アップコンバートステップにより得られた画像データをアップコンバート画像として出力する第２の出力ステップとを備え、アップコンバートステップの処理は、復号化ステップの処理により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化ステップの処理により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものであることを特徴とする。
【００１７】
請求項４に記載の送受信装置は、送信側は、もとの画像データの所定の空間周波数以上の成分を制限する帯域制限手段と、帯域制限手段により得られた画像データを所定の割合でサンプリングするサンプリング手段と、サンプリング手段により得られた画像データを複数のブロックに分割する分割手段と、分割手段により得られた画像データのブロック毎に符号化を行う符号化手段と、符号化手段から出力されるデータを送信する送信手段とを備え、受信側は、送信手段により送信されたデータを受信する受信手段と、受信手段により受信されたデータに対して所定の復号化処理を施す復号化手段と、復号化手段により得られた画像データをプレビュー画像として出力する第１の出力手段と、復号化手段により得られた画像データを、解像度が更に高い画像データにアップコンバートするアップコンバート手段と、アップコンバート手段により得られた画像データをアップコンバート画像として出力する第２の出力手段とを備え、アップコンバート手段は、復号化手段により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化手段により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものであることを特徴とする。
【００１８】
請求項７に記載の送受信方法は、送信側は、もとの画像データの所定の空間周波数以上の成分を制限する帯域制限ステップと、帯域制限ステップにより得られた画像データを所定の割合でサンプリングするサンプリングステップと、サンプリングステップにより得られた画像データを複数のブロックに分割する分割ステップと、分割ステップにより得られた画像データのブロック毎に符号化を行う符号化ステップと、符号化ステップから出力されるデータを送信する送信ステップとを備え、受信側は、送信ステップにより送信されたデータを受信する受信ステップと、受信ステップにより受信されたデータに対して所定の復号化処理を施す復号化ステップと、復号化ステップにより得られた画像データをプレビュー画像として出力する第１の出力ステップと、復号化ステップにより得られた画像データを、解像度が更に高い画像データにアップコンバートするアップコンバートステップと、アップコンバートステップにより得られた画像データをアップコンバート画像として出力する第２の出力ステップとを備え、アップコンバートステップの処理は、復号化ステップの処理により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化ステップの処理により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものであることを特徴とする。
【００２１】
請求項１に記載の復号化装置においては、符号化処理が施された画像データに対して所定の復号化処理を復号化手段が施し、復号化手段により得られた画像データをプレビュー画像として第１の出力手段が出力し、復号化手段により得られた画像データを、解像度が更に高い画像データにアップコンバート手段がアップコンバートし、アップコンバート手段により得られた画像データをアップコンバート画像として第２の出力手段が出力する。例えば、ＡＤＲＣ方式に基づいて符号化された画像データが復号化手段により復号化され、もとの画像の１／４の画素からなるプレビュー画像として第１の出力手段が出力するとともに、アップコンバート手段がもとの画像と同一の解像度の画像にアップコンバートし、第２の出力手段がアップコンバート手段により得られた画像を、アップコンバート画像として出力する。このアップコンバート手段は、復号化手段により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化手段により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものである。
【００２２】
請求項３に記載の復号化方法においては、符号化処理が施された画像データに対して所定の復号化処理を復号化ステップが施し、復号化ステップにより得られた画像データをプレビュー画像として第１の出力ステップが出力し、復号化ステップにより得られた画像データを、解像度が更に高い画像データにアップコンバートステップがアップコンバートし、アップコンバートステップにより得られた画像データをアップコンバート画像として第２の出力ステップが出力する。例えば、ＡＤＲＣ方式に基づいて符号化された画像データが復号化ステップにより復号化され、もとの画像の１／４の画素からなるプレビュー画像として第１の出力ステップが出力するとともに、アップコンバートステップがもとの画像と同一の解像度の画像にアップコンバートし、第２の出力ステップがアップコンバートステップにより得られた画像を、アップコンバート画像として出力する。このアップコンバートステップの処理は、復号化ステップの処理により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化ステップの処理により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものである。
【００２３】
請求項４に記載の送受信装置においては、送信側は、もとの画像データの所定の空間周波数以上の成分を帯域制限手段が制限し、帯域制限手段により得られた画像データを所定の割合でサンプリング手段がサンプリングし、サンプリング手段により得られた画像データを複数のブロックに分割手段が分割し、分割手段により得られた画像データのブロック毎に符号化手段が符号化し、符号化手段から出力されるデータを送信手段が送信し、受信側は、送信手段により送信されたデータを受信手段が受信し、受信手段により受信されたデータに対して所定の復号化処理を復号化手段が施し、復号化手段により得られた画像データをプレビュー画像として第１の出力手段が出力し、復号化手段により得られた画像データを、解像度が更に高い画像データにアップコンバート手段がアップコンバートし、アップコンバート手段により得られた画像データをアップコンバート画像として第２の出力手段が出力する。例えば、送信側では、もとの画像の水平方向および垂直方向に周波数成分を１／２に帯域制限手段が制限し、得られた画像を３×３画素からなるブロックに分割手段が分割し、分割手段により分割された３×３画素からなる各ブロックを、符号化手段がＡＤＲＣ方式に基づいて符号化し、得られたデータを送信手段が送信する。受信側では、ＡＤＲＣ方式に基づいて符号化された画像データを受信手段が受信し、受信手段により受信された画像データを復号化手段が復号化し、もとの画像の１／４の画素からなるプレビュー画像として第１の出力手段が出力するとともに、アップコンバート手段がもとの画像と同一の解像度の画像にアップコンバートし、第２の出力手段がアップコンバート手段により得られた画像を、アップコンバート画像として出力する。このアップコンバート手段は、復号化手段により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化手段により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものである。
【００２４】
請求項７に記載の送受信方法においては、送信側は、もとの画像データの所定の空間周波数以上の成分を帯域制限ステップが制限し、帯域制限ステップにより得られた画像データを所定の割合でサンプリングステップがサンプリングし、サンプリングステップにより得られた画像データを複数のブロックに分割ステップが分割し、分割ステップにより得られた画像データのブロック毎に符号化ステップが符号化し、符号化ステップから出力されるデータを送信ステップが送信し、受信側は、送信ステップにより送信されたデータを受信ステップが受信し、受信ステップにより受信されたデータに対して所定の復号化処理を復号化ステップが施し、復号化ステップにより得られた画像データをプレビュー画像として第１の出力ステップが出力し、復号化ステップにより得られた画像データを、解像度が更に高い画像データにアップコンバートステップがアップコンバートし、アップコンバートステップにより得られた画像データをアップコンバート画像として第２の出力ステップが出力する。例えば、送信側では、もとの画像の水平方向および垂直方向に周波数成分を１／２に帯域制限ステップが制限し、得られた画像を３×３画素からなるブロックに分割ステップが分割し、分割ステップにより分割された３×３画素からなる各ブロックを、符号化ステップがＡＤＲＣ方式に基づいて符号化し、得られたデータを送信ステップが送信する。受信側では、ＡＤＲＣ方式に基づいて符号化された画像データを受信ステップが受信し、受信ステップにより受信された画像データを復号化ステップが復号化し、もとの画像の１／４の画素からなるプレビュー画像として第１の出力ステップが出力するとともに、アップコンバートステップがもとの画像と同一の解像度の画像にアップコンバートし、第２の出力ステップがアップコンバートステップにより得られた画像を、アップコンバート画像として出力する。このアップコンバートステップの処理は、復号化ステップの処理により得られた各ブロックの画像のパターンに対応するデータをテーブルより読み出し、読み出された代表値に対して所定の演算を施すことにより、復号化ステップの処理により得られた画像データを解像度が高い画像データにアップコンバートし、テーブルは、もととなる画像データに対して、画像のパターンに応じた帯域制限処理を施すことにより得られた画像データを、所定の割合でサンプリングすることにより生成された画像データを元に生成されたものである。
【００２５】
【発明の実施の形態】
図１は、本発明の送受信装置の一実施の形態の構成例を示すブロック図である。この図において、エンコーダ１は、入力された原画像（もとの画像）に対して所定の圧縮処理を施して出力するようになされている。モデム２は、エンコーダ１より出力されたデータを公衆回線に対応するアナログデータに変換して出力するようになされている。
【００２６】
モデム３は、公衆回線を介して伝送されて来たアナログデータを受信して、ディジタルデータに変換するようになされている。デコーダ４は、モデム３より出力されるディジタルデータに対して所定の復号化処理を施し、プレビュー画像として出力するとともに、このプレビュー画像に対してアップコンバート処理を施し、得られた画像をアップコンバート画像として出力するようになされている。
【００２７】
スイッチ５は、図示せぬ制御部により制御され、画像データが受信された場合は、まず、プレビュー画像を選択し、ＣＲＴモニタ６に出力する。そして、そのプレビュー画像を表示する必要があると判定された場合には、図示せぬ制御部によりスイッチ５の接続が切り換えられ、アップコンバート画像がＣＲＴモニタ６に供給されて表示されることになる。
【００２８】
図２は、図１に示すエンコーダ１の詳細な構成の一例を示すブロック図である。水平方向帯域制限フィルタ２０（帯域制限手段）は、画像データの水平方向の空間周波数を１／２に制限するようになされている。垂直方向帯域制限フィルタ２１（帯域制限手段）は、画像データの垂直方向の空間周波数を同じく１／２に制限するようになされている。
【００２９】
サンプリング回路２２（サンプリング手段）は、水平方向帯域制限フィルタ２０および垂直方向帯域制限フィルタ２１により帯域制限された画像データから、図３に黒丸で示されている画素だけをサンプリング（抽出）することにより、画素数を１／４に間引きするようになされている。
【００３０】
符号化回路２３（符号化手段、送信手段）は、サンプリング回路２２によりサンプリングされた画素に対して後述する圧縮処理を施して、得られた画像を出力するようになされている。
【００３１】
図４は、符号化回路２３の詳細な構成例を示すブロック図である。この図において、ブロック化回路４０は、図３に黒丸で示される画素を３×３個よりなるブロックに分割するようになされている。
【００３２】
最大値検出回路（ＭＡＸＤＥＴ）４１は、ブロック化回路４０（分割手段）より出力された各ブロックに含まれる画素の最大値を検出するようになされている。最小値検出回路（ＭＩＮＤＥＴ）４２は、ブロック化回路４０より出力された各ブロックに含まれている画素の最小値を検出するようになされている。
【００３３】
遅延回路（ＤＬ）４３は、最大値検出回路４１および最小値検出回路４２がそれぞれ最大値および最小値を検出するまで、ブロック化回路４０の出力データを一時的に保持するようになされている。
【００３４】
減算回路４４は、最大値検出回路４１により検出された最大値ＭＡＸから、最小値検出回路４２により検出された最小値ＭＩＮを減算してダイナミックレンジＤＲを算出し、フレーミング回路４７と量子化回路４６（符号化手段）に供給するようになされている。
【００３５】
減算回路４５は、遅延回路４３から出力される画素データから、最小値検出回路４２より出力される最小値ＭＩＮを減算して正規化した後、量子化回路４６に出力するようになされている。
【００３６】
量子化回路４６は、減算回路４５の出力データを、ダイナミックレンジＤＲの値に応じて量子化するようになされている。例えば、４ビットの固定長ＡＤＲＣ（Adaptive Dynamic Range Coding）の場合では、ダイナミックレンジＤＲの値を１６で除算することにより、量子化ステップΔを得る。そして、得られた量子化ステップΔにより、減算回路４５から出力される画素データ（正規化されたデータ）を除算し、得られたデータの少数部分を切り捨てることにより整数化し、量子化されたデータとして出力する。
【００３７】
フレーミング回路４７は、エラー訂正符号のパリティを発生するとともに、最小値ＭＩＮ、ダイナミックレンジＤＲ、量子化された画素データ、および、エラー訂正符号のパリティを、各ブロック単位で１つのシンクブロックにまとめて出力する。エラー訂正符号としては、例えば、データのマトリクス状配列の水平方向および垂直方向のそれぞれに対してエラー符号化を行う積符号を採用することができる。また、フレーミング回路４７は、各シンクブロックに対して、シンクブロック同期信号およびＩＤ信号を付加して送出するようになされている。
【００３８】
図５は、図１に示すデコーダ４の構成例を示すブロック図である。この図において、適応復号化回路６０（復号化手段、第１の出力手段、受信手段）は、モデム３より出力されたデータに対して後述する適応復号化処理を施して出力するようになされている。なお、この適応復号化回路６０より出力された画像データは、プレビュー画像としてスイッチ５に供給される。アップコンバータ６１（アップコンバート手段、第２の出力手段）は、適応復号化回路６０から出力された画像データに対して、後述するアップコンバート処理を施し、アップコンバート画像としてスイッチ５に供給するようになされている。
【００３９】
図６は、図５に示す適応復号化回路６０の構成例を示すブロック図である。この図において、フレーム分解回路８０は、受信された各シンクブロックに含まれているデータを抽出するようになされている。メモリ８１は、フレーム分解回路８０により抽出された量子化データ（受信されたデータ）ＤＴを記憶し、１ブロック単位でデータ変換回路８２に出力するようになされている。データ変換回路８２は、量子化データの値が所定の範囲を逸脱した場合には、データをシフトするとともに、それでも、所定の範囲内に収まらない場合にはクリップ処理を施して、補正データテーブル８３に供給するようになされている。なお、データ変換回路８２が、量子化データに対してシフト処理を行った場合には、補正データ変換回路８４に対して、シフト量を出力するようになされている。
【００４０】
補正データテーブル８３は、データ変換回路８２より出力された量子化データを最適な補正値に変換して出力するようになされている。即ち、補正データテーブル８３には、学習により得られた補正値が格納されており、供給される量子化データに対応する補正値が出力されるようになされている。
【００４１】
補正データ変換回路８４は、データ変換回路８２によりシフト処理が実行された場合には、補正データテーブル８３から出力された補正値に対して、逆のシフト処理を行うようになされている。例えば、データ変換回路８２において、“＋２”のシフトが実行され、補正データテーブル８３からの出力データが、“７．２４３８”であった場合には、補正データ変換回路８４は、“−２”のシフト処理を実行し、“５．２４３８”を出力する。
【００４２】
復号化回路８５は、フレーム分解回路８０から出力されるダイナミックレンジＤＲと最小値ＭＩＮを参照して、補正データ変換回路８４より出力されたデータに対して、復号化処理を施し、得られたデータをプレビュー画像として出力するようになされている。
【００４３】
図７は、図５に示すアップコンバータ６１の詳細な構成の一例を示すブロック図である。この図において、ブロック化回路１００は、復号化回路８５より出力されたプレビュー画像データを、３×３個の画素からなるブロックに分割するようになされている。ＡＤＲＣ回路１０１は、ブロック化回路１００から出力される各ブロックの２次元的なレベル分布のパターンを検出するとともに、検出されたレベル分布のパターンを示すデータを圧縮して出力するようになされている。
【００４４】
クラスコード発生回路１０２は、ＡＤＲＣ回路１０１から出力されたパターン情報をもとにして、そのブロックの画像情報が属するクラスを検出し、出力するようになされている。ＲＯＭテーブル１０３は、１／９に圧縮されて伝送されてきた画像データを、原画像と同一の解像度に変換するための代表値をクラス毎に記憶しており、クラスコード発生回路１０２から供給されるクラスコードに対応する代表値を読み出して、推定演算回路１０４に供給するようになされている。
【００４５】
推定演算回路１０４は、ブロック化回路１００から供給された画像のブロックデータと、ＲＯＭテーブル１０３から供給された代表値を参照して、１／９に圧縮処理されている画像を、原画像と同一の解像度の画像に変換するようになされている。
【００４６】
次に、以上の実施の形態の動作について説明する。
【００４７】
図１に示すエンコーダ１に入力された原画像は、水平方向帯域制限フィルタ２０により、水平方向に対して１／２の帯域制限が施され、また、垂直方向帯域制限フィルタ２１により、垂直方向に対して１／２の帯域制限が施される。サンプリング回路２２では、図３に示す原画像（帯域制限が施された画像）から、黒丸で示されている画素だけがサンプリングにより抽出され、符号化回路２３に出力される。なお、原画像の各画素は、８ビット長のデータであるとする。
【００４８】
符号化回路２３に入力されたデータは、図４に示すブロック化回路４０に供給される。ブロック化回路４０は、図３に黒丸で示す画素データを、３×３画素からなるブロックに分割し、得られたブロックを、最大値検出回路４１、最小値検出回路４２、および、遅延回路４３に対して出力する。
【００４９】
最大値検出回路４１は、ブロック化回路４０から出力されたブロックに含まれる画素の中から、最大の画素値を検出して、減算回路４４に出力する。また、最小値検出回路４２は、ブロック化回路４０から出力されたブロックに含まれている画素の中から、最小の画素値を検出して、減算回路４４，４５、および、フレーミング回路４７に出力する。
【００５０】
遅延回路４３は、最大値検出回路４１および最小値検出回路４２の双方が最大値および最小値を検出するまで、ブロック化回路４０から出力されるデータを保持し、検出が完了した時点で保持しているデータを出力する。
【００５１】
減算回路４４は、最大値検出回路４１より出力される最大値ＭＡＸから、最小値検出回路４２より出力される最小値ＭＩＮを減算してダイナミックレンジＤＲを算出し、量子化回路４６とフレーミング回路４７に供給する。
【００５２】
減算回路４５は、遅延回路４３より出力される画像のブロックデータから、最小値検出回路４２より出力される最小値ＭＩＮを減算して、画像データを正規化した後、量子化回路４６に対して出力する。
【００５３】
量子化回路４６は、減算回路４５より出力される正規化されたブロックデータを、減算回路４４より出力されたダイナミックレンジＤＲの値に応じて量子化する。いま、符号化回路２３が４ビットの固定長ＡＤＲＣであるとすると、ダイナミックレンジＤＲの値を値１６で除算することにより、量子化ステップΔが算出される。量子化回路４６は、この量子化ステップΔにより、正規化されたブロックデータを除算して小数点以下を切り捨てることにより、量子化データＤＴを算出し、フレーミング回路４７に出力する。
【００５４】
フレーミング回路４７は、量子化データＤＴ、ダイナミックレンジＤＲ、および、最小値ＭＩＮをまとめて１つのシンクブロックを形成するとともに、エラー訂正用のパリティ、シンクブロックの同期信号、および、シンクブロックのＩＤ信号を発生して、前述のシンクブロックに付加して出力する。
【００５５】
フレーミング回路４７より出力されたデータは、モデム２に入力されて、アナログ信号に変換され、公衆回線を介して受信側に伝送される。
【００５６】
受信側では、公衆回線を介して伝送されてきたデータをモデム３により受信し、ディジタル信号に変換した後、デコーダ４に供給する。
【００５７】
デコーダ４に供給されたデータは、適応復号化回路６０を構成するフレーム分解回路８０に供給される。フレーム分解回路８０では、フレーミング回路４７の場合と逆の操作により、ダイナミックレンジＤＲ、最小値ＭＩＮ、および、量子化データＤＴが抽出される。メモリ８１は、フレーム分解回路８０より出力された量子化データＤＴを所定量だけ記憶した後、復号対象である注目画素を中心とする、３×３画素の量子化データを１ブロックとして、データ変換回路８２に対して出力する。
【００５８】
いま、注目画素を図３に示す画素ｅであるとすると、メモリ８１は、注目画素画素ｅの画素値とともに、周辺画素として画素ａ，ｂ，ｃ，ｄ，ｆ，ｇ，ｈ，ｉの画素値を、データ変換回路８２に対して出力する。
【００５９】
データ変換回路８２は、メモリ８１から出力されるデータの値が所定の範囲を逸脱している場合には、そのデータを含むブロックのデータに対してシフト処理を施すとともに、シフト処理を実行した場合でも、ブロックに含まれている全てのデータが所定の範囲に収まらない場合にはクリッピング処理を実行し、得られたデータをアドレス値として補正データテーブルに供給する。
【００６０】
即ち、４ビットの固定長ＡＤＲＣの場合、出現する量子化データＤＴの値は、０乃至１５の範囲に限られる。そのため、補正データテーブル８３は、０乃至１５の値のみに対応するように構成されている。しかしながら、例えば、注目画素が画素ｈである場合には、周辺画素として、画素ｊ，ｋ，ｌが必要となる。これらの画素は、画素ａ乃至ｉとは異なるブロック（周辺ブロック）に含まれている（画素ｊ乃至ｒからなるブロックに含まれている）ため、そのダイナミックレンジＤＲおよび最小値ＭＩＮは、画素ａ乃至ｉよりなるブロックのそれとは異なっている。従って、そのような場合には、メモリ８１から供給される量子化データＤＴの値が０乃至１５の範囲を外れる場合が生ずる。そこで、量子化データＤＴの値が０乃至１５の範囲を外れた場合には、量子化データＤＴの値を所定量だけシフトし（所定の値を加算または減算し）、それでも、前述の範囲内に収まらない場合には、そのデータをクリップし（最大値１５または最小値０に変換し）、得られたデータを出力する。
【００６１】
補正データテーブル８３は、データ変換回路８２より供給された周辺画素の値をアドレス値として、そのアドレスに格納されている補正データを注目画素の補正値として出力する。なお、この補正データテーブル８３には、周辺画素が所定のパターンを有する場合に、最も高い頻度で出現する注目画素の値が統計処理により算出されて格納されている。なお、このような統計処理は、標準的な画像信号に対して施され、得られたデータが補正データテーブル８３に格納される。
【００６２】
補正データテーブル８３から出力されたデータは、補正データ変換回路８４に供給され、データ変換回路８２とは逆方向のシフトが行われる。即ち、前述のように、データ変換回路８２において、“＋２”のシフトが実行された場合には、補正データ変換回路８４により、補正データに対して“−２”のシフトが施される。そして、得られたデータが復号化回路８５に供給される。
【００６３】
復号化回路８５は、注目画素の復号を行う。即ち、復号化回路８５は、フレーム分解回路８０から供給されるダイナミックレンジＤＲと最小値ＭＩＮ、および、補正データ変換回路８４から供給される出力信号Ｆとの間で以下のような演算を実行し、得られた復号値Ｌを出力する。なお、Δは量子化ステップであり、また、［］はガウス記号を示しており、記号内の実数を越えない整数のうち、最大のものを与える。
【００６４】
Ｌ＝［Ｆ×Δ＋ＭＩＮ＋０．５］・・・（１）
【００６５】
以上のようにして得られた画像データは、もとの画像（原画像）の１／４の情報量を持つプレビュー画像（図３に黒丸で示す画素から構成される画像）として、図１に示すスイッチ５に出力される。スイッチ５がプレビュー画像側を選択している場合には、このプレビュー画像は、ＣＲＴモニタ６に供給されて表示されることになる。
【００６６】
また、このプレビュー画像は、図５に示すアップコンバータ６１にも供給される。アップコンバータ６１のブロック化回路１００は、プレビュー画像を３×３の画素ブロックに分割して、ＡＤＲＣ回路１０１と推定演算回路１０４に対して出力する。ＡＤＲＣ回路１０１は、入力されたデータのビット数を圧縮処理して出力する。なお、このＡＤＲＣ回路１０１の動作は、図４に示す符号化回路２３と同様であるので、その説明は省略する。
【００６７】
クラスコード発生回路１０２は、ＡＤＲＣ回路１０１からの出力データに対して以下の演算を行い、そのデータの所属するクラスをＲＯＭテーブル１０３に出力する。
【００６８】
【数１】

【００６９】
ここで、ｑｉ（ｉ＝０，１，・・・，８）は、ＡＤＲＣ回路１０１から出力された１ブロック分のデータ（例えば、画素ａ乃至ｉの値）に対応しており、また、Ｐは、ＡＤＲＣ回路１０１から出力されるデータのビット数（例えば、３ビット）を示している。
【００７０】
いま、図３に示す画素ａ乃至ｉをアップコンバートすることにより、画素Ａ乃至Ｉを生成する場合について考える。例えば、画素Ａを生成する場合、ＡＤＲＣ回路１０１から出力された、画素ａ乃至ｉを圧縮した値は、ｅ，ａ，ｂ，ｃ，ｆ，ｉ，ｈ，ｇ，ｄの順序で、クラスコード発生回路１０２に供給される。クラスコード発生回路１０２は、式（２）に示す演算を行い、その画素のパターンが属するクラスを生成し、ＲＯＭテーブル１０３に供給する。ＲＯＭテーブル１０３には、そのクラスの標準的な画素値（この場合では、画素Ａの画素値）が格納されており、クラスに対応する画素値が出力される。
【００７１】
なお、このＲＯＭテーブル１０３に格納されているデータは、複数の原画像に対して統計処理を行い、それぞれのクラスの標準的な値（重心値）を、例えば、以下の式により求める。ここで、Ｘは画素Ａ乃至Ｉのうち、注目する画素の画素値であり、ｂａｓｅは、そのブロック内の画素ａ乃至ｉの最小レベル、または、注目する画素に最も近い画素Ａ乃至Ｉの画素値、または、画素ａ乃至ｉの相加平均あるいは加重平均値の何れかである。
【００７２】
ｓｕｍ（ｃｌａｓｓ）＝（Ｘ−ｂａｓｅ）／ＤＲ・・・（３）
ｎ（ｃｌａｓｓ）＝ｎ（ｃｌａｓｓ）＋１・・・（４）
【００７３】
以上のような操作を複数の原画像に対して施し、所定の画素（例えば、画素Ａ乃至Ｈの何れか）に注目した場合において、所定のクラスｃｌａｓｓに属する画素の積算値ｓｕｍ（ｃｌａｓｓ）と、累積度ｎ（ｃｌａｓｓ）を求める。そして、得られた値を以下の式に適用することにより、所定のｃｌａｓｓに属する画素値の重心値ｇ（ｃｌａｓｓ）を求める。
【００７４】
ｇ（ｃｌａｓｓ）＝ｓｕｍ（ｃｌａｓｓ）／ｎ（ｃｌａｓｓ）・・・（５）
【００７５】
以上のようにして得られた各クラスの重心値であるｇ（ｃｌａｓｓ）は、原画像の画素のレベルが、ｂａｓｅからどれくらい離れた位置に平均的に存在するのかを示している。このような重心値ｇ（ｃｌａｓｓ）は、ＲＯＭテーブル１０３の、ｃｌａｓｓの値に対応するアドレスに順次格納される。
【００７６】
図７に戻って、ＲＯＭテーブル１０３は、クラスコード発生回路１０２から供給されたクラスコードに対応するアドレスから重心値ｇを読み出し、推定演算回路１０４に供給する。推定演算回路１０４は、ＲＯＭテーブル１０３から出力された重心値をもとに、以下の演算を行うことにより、入力されたプレビュー画像に対応する、アップコンバート画像Ｘ’を算出して出力する。
【００７７】
Ｘ’＝ＤＲ・ｇ（ｃｌａｓｓ）＋ｂａｓｅ・・・（６）
【００７８】
以上のようにして得られたアップコンバート画像は、図１に示すスイッチ５に供給される。スイッチ５が、アップコンバート画像側に接続されている場合には、デコーダ４から出力されたアップコンバート画像は、ＣＲＴモニタ６に供給されて表示される。
【００７９】
以上の実施の形態によれば、送信側において、原画像の画素を１／４に間引いた後、ＡＤＲＣ方式に基づく画像圧縮を行って伝送し、受信側では、受信された画像データに対して適応符号化処理を施し、得られた画像をプレビュー画像として出力するとともに、このプレビュー画像に対してアップコンバート処理を施して原画像と同一の解像度を持つアップコンバート画像を生成して表示するようにしたので、簡単な演算により画像を圧縮することが可能となるとともに、伸長処理の途中経過をプレビュー画像として表示することが可能となるので、画像を迅速に送受信することが可能となる。
【００８０】
次に、本発明の第２の実施の形態について説明する。
【００８１】
なお、第２の実施の形態の概略構成は、図１に示す場合と同様とされており、また、エンコーダ１も図２に示す場合と同様の概略構成とされているが、それぞれの部分における処理が若干異なっている。従って、以下では、異なる部分を中心として構成および動作の説明を行う。
【００８２】
第２の実施の形態では、図２に示す水平方向帯域制限フィルタ２０は、水平方向に１／２の帯域制限を行うようになされている。また、垂直方向帯域制限フィルタ２１は、第１の実施例と同様に、垂直方向に１／３の帯域制限を行うようになされている。サンプリング回路２２は、図８に示すように、水平方向に１／２、垂直方向に１／３の割合で画素を間引き、黒丸で示される画素の画素値をサンプリングするようになされている。
【００８３】
符号化回路２３は、後述するような可変密度画素伝送方式に基づいて、画像データを符号化（圧縮）し、モデム２に出力するようになされている。なお、モデム２およびモデム３の構成は、第１の実施の形態の場合と同様である。
【００８４】
図９は、デコーダ４の詳細な構成の一例を示すブロック図である。この図において、復号化回路１２０（復号化手段）は、モデム３から供給されたデータから、図８に黒丸で示す画素データを復号化するようになされている。データ補正処理回路１２１（復号化手段、第１の出力手段）は、復号化された画像データに対して適応化処理を行い、プレビュー画像を生成するようになされている。補正データテーブル１２２は、データ補正処理を行う際に必要な補正データが格納されている。アップコンバータ１２３（アップコンバート手段、第２の出力手段）は、アップコンバート処理により、１／６に間引きされた画像を原画像と同一の解像度の画像にアップコンバートするようになされている。
【００８５】
次に、以上の実施の形態の動作について説明する。
【００８６】
図１０は、符号化回路２３で実行される処理の一例を説明するフローチャートである。サンプリング回路２２によりサンプリングされた画像データが符号化回路２３に供給されると、符号化回路２３は、図１１に示すように、２×２画素からなるブロックを形成する。そして、各ブロック毎に図１０に示す処理を実行することになる。
【００８７】
図１０に示す処理が実行されると、ステップＳ１において、符号化回路２３は、処理の対象となるブロックに含まれている画素の最大値を変数ｍａｘに代入する。続くステップＳ２では、符号化回路２３は、同じく処理の対処となるブロックに含まれている画素の最小値を変数ｍｉｎに代入する。そして、ステップＳ４に進む。
【００８８】
ステップＳ４では、変数ｍａｘから変数ｍｉｎを減算した値（＝ｍａｘ−ｍｉｎ）が、所定の値よりも小さいか否かが判定される。即ち、処理の対象となるブロックのダイナミックレンジが所定の値よりも小さいか否かが判定される。その結果、ダイナミックレンジが所定の値よりも大きい（ＮＯ）と判定された場合にはステップＳ６に進み、また、ダイナミックレンジが所定の値よりも小さい（ＹＥＳ）と判定された場合にはステップＳ４に進む。
【００８９】
ステップＳ４では、変数ｆ（圧縮処理の種類を示す変数）に値０が代入され、ステップＳ５に進む。ステップＳ５では、画素ａ乃至ｉの相加平均値（＝（ａ＋ｂ＋ｃ＋ｄ）／４）が求められ、変数ｘに代入される。なお、変数ｘは最大で３２ビットのデータを格納することが可能とされている。ステップＳ５の処理が終了すると、処理を終了する（エンド）。
【００９０】
ステップＳ３において、ＮＯと判定された場合には、ステップＳ６に進む。ステップＳ６では、画素ａと画素ｂの画素値の差分の絶対値が所定の値よりも小さく、かつ、画素ｃと画素ｄの画素値の差分の絶対値が所定の値よりも小さいか否かが判定される。即ち、画素の水平方向の差分の絶対値が所定の値よりも小さいか否かが判定される。その結果、画素ａと画素ｂの画素値の差分の絶対値が所定の値よりも大きいか、または、画素ｃと画素ｄの画素値の差分の絶対値が所定の値よりも大きい（ＮＯ）と判定された場合には、ステップＳ９に進み、また、画素ａと画素ｂの画素値の差分の絶対値が所定の値よりも小さく、かつ、画素ｃと画素ｄの画素値の差分の絶対値が所定の値よりも小さい（ＹＥＳ）と判定された場合にはステップＳ７に進む。
【００９１】
ステップＳ７では、変数ｆに値１が代入される。そして、ステップＳ８において、画素ａ，ｂの相加平均値（＝（ａ＋ｂ）／２）が上位８ビット、画素ｃ，ｄの相加平均値（＝（ｃ＋ｄ）／２）が下位８ビットとして変数ｘに代入された後、処理を終了する（エンド）。なお、｛，｝は連接を示している。即ち、｛ｉ，ｊ｝の場合では、変数ｉの値を上位８ビット、変数ｊの値を下位８ビットとして変数ｘに代入することを示している。
【００９２】
ステップＳ６において、ＮＯと判定された場合には、ステップＳ９に進む。ステップＳ９では、画素ａと画素ｃの画素値の差分の絶対値が所定の値よりも小さく、かつ、画素ｂと画素ｄの画素値の差分の絶対値が所定の値よりも小さいか否かが判定される。即ち、画素の垂直方向の差分の絶対値が所定の値よりも小さいか否かが判定される。その結果、画素ａと画素ｃの画素値の差分の絶対値が所定の値よりも大きいか、または、画素ｂと画素ｄの画素値の差分の絶対値が所定の値よりも大きい（ＮＯ）と判定された場合には、ステップＳ１２に進み、また、画素ａと画素ｃの画素値の差分の絶対値が所定の値よりも小さく、かつ、画素ｂと画素ｄの画素値の差分の絶対値が所定の値よりも小さい（ＹＥＳ）と判定された場合にはステップＳ１０に進む。
【００９３】
ステップＳ１０では、変数ｆに値２が代入される。続くステップＳ１１では、画素ａ，ｃの相加平均値（＝（ａ＋ｃ）／２）が上位８ビット、画素ｂ，ｄの相加平均値（＝（ｂ＋ｄ）／２）が下位８ビットとして変数ｘに代入された後、処理を終了する（エンド）。
【００９４】
ステップＳ９において、ＮＯと判定された場合には、ステップＳ１２に進み、変数ｆに値３が代入される。続くステップＳ１３では、画素ａの値を変数ｘの上位８ビットに、画素ｂの値を変数ｘの第２３乃至第１６ビットに、画素ｃの値を変数ｘの第１５乃至第８ビットに、そして、画素ｄの値を変数ｘの下位８ビットにそれぞれ格納する。そして、処理を終了する（エンド）。
【００９５】
このような処理により得られた変数ｆと変数ｘの値は、各データブロック毎に同期信号、ＩＤ信号、および、エラー訂正用のパリティが付加されて、シンクブロックが形成され、モデム２に供給される。
【００９６】
以上のような処理によれば、結果として、以下のような符号化処理が実行されることになる。
【００９７】
（Ａ）各画素ブロックの画素ａ乃至ｄの画素値が所定の範囲に収まっている場合にはこれらの画素の平均値だけが伝送される。
（Ｂ）上述の（Ａ）の条件を満足しない場合であって、水平方向に連続する画素の差分の絶対値がそれぞれ所定の範囲に収まっている場合には、画素ａ，ｂの平均値と、画素ｃ，ｄの平均値の２つの値が伝送される。
（Ｃ）上述の（Ａ）の条件を満足しない場合であって、垂直方向に連続する画素の差分の絶対値がそれぞれ所定の範囲に収まっている場合には、画素ａ，ｃの平均値と、画素ｂ，ｄの平均値の２つの値が伝送される。
（Ｄ）上述の（Ａ）乃至（Ｃ）の全ての条件を満足しない場合は、画素ａ乃至ｄの全ての画素値を伝送する。
【００９８】
このようにして圧縮された画像データは、モデム２に供給され、そこでアナログ信号に変換された後、公衆回線を介して受信側に伝送される。受信側では、モデム３により、伝送されてきたアナログ信号をディジタル信号に変換し、デコーダ４に供給する。
【００９９】
デコーダ４に供給されたデータは、図９に示す復号化回路１２０に供給される。復号化回路１２０では、図１２に示す処理が実行されており、伝送されて来た画像データが復号化される。
【０１００】
即ち、図１２に示す処理が実行されると、復号化装置１２０は、ステップＳ３０において、受信されたシンクブロックに含まれている変数ｆの値が０であるか否かを判定する。その結果、変数ｆの値が０ではない（ＮＯ）と判定した場合には、ステップＳ３２に進み、また、変数ｆの値が０である（ＹＥＳ）と判定した場合にはステップＳ３１に進み、シンクブロックに含まれている変数ｘの値を、画素ａ，ｂ，ｃ，ｄのそれぞれに代入した後、処理を終了する（エンド）。
【０１０１】
ステップＳ３０でＮＯと判定された場合には、ステップＳ３２に進み、変数ｆの値が１であるか否かが判定される。その結果、変数ｆの値が１ではない（ＮＯ）と判定された場合には、ステップＳ３４に進み、また、変数ｆの値が１である（ＹＥＳ）と判定された場合には、ステップＳ３３に進む。
【０１０２】
ステップＳ３３では、変数ｘの上位８ビットの値が画素ａ，ｂにそれぞれ代入され、また、変数ｘの下位８ビットの値が画素ｃ，ｄにそれぞれ代入された後、処理を終了する（エンド）。
【０１０３】
ステップＳ３２でＮＯと判定された場合には、ステップＳ３４に進み、変数ｆの値が２であるか否かが判定される。その結果、変数ｆの値が２ではない（ＮＯ）と判定された場合には、ステップＳ３６に進み、また、変数ｆの値が２である（ＹＥＳ）と判定された場合には、ステップＳ３５に進む。
【０１０４】
ステップＳ３５では、変数ｘの上位８ビットが画素ａ，ｃにそれぞれ代入され、また、変数ｘの下位８ビットが画素ｂ，ｄにそれぞれ代入された後、処理を終了する（エンド）。
【０１０５】
ステップＳ３４でＮＯと判定された場合には、ステップＳ３６に進み、変数ｆの値が３であるか否かが判定される。その結果、変数ｆの値が３ではない（ＮＯ）と判定された場合には処理を終了し（エンド）、また、変数ｆの値が３である（ＹＥＳ）と判定された場合には、ステップＳ３７に進む。
【０１０６】
ステップＳ３７では、変数ｘの上位８ビットが画素ａに、変数ｘの第２３ビット乃至第１６ビットが画素ｂに、変数ｘの第１５乃至第８ビットが画素ｃに、また、変数ｘの下位８ビットが画素ｄにそれぞれ代入された後、処理を終了する（エンド）。
【０１０７】
以上の処理が各ブロック毎に繰り返され、図１１に黒丸で示す画素の画素値が復号化され、各ブロック毎にデータ補正処理回路１２１に供給される。
【０１０８】
データ補正処理回路１２１は、入力されたブロックデータの所定の画素に注目し、それ以外の画素のパターンから、統計的に最も確からしい注目画素の画素値（補正値）を生成する。例えば、いま、画素ａが注目画素であるとすると、画素ｂ乃至ｄのパターンを検出し、そのパターンの場合に最も確からしい注目画素ａの値を補正データテーブル１２２より読み出し、画素ａの値として出力する。同様の処理は、画素ｂ乃至ｃに対しても繰り返され、１ブロック分のデータが生成される。
【０１０９】
補正データテーブルに格納されているデータは、第１の実施例の補正データテーブル８３に格納されているデータと同様の処理により生成することができるので、その説明は省略する。
【０１１０】
なお、以上の補正処理では、４つの画素ａ乃至ｄを１ブロックとして処理を行うようにしたが、第１の実施例の場合と同様に、３×３画素を１ブロックとして補正処理を実行するようにしてもよいことは勿論である。
【０１１１】
以上のような処理により得られた画像データは、プレビュー画像としてスイッチ５に供給される。スイッチ５がプレビュー画像側に接続されている場合には、ＣＲＴモニタ６にプレビュー画像が表示されることになる。
【０１１２】
データ補正回路１２１から出力されたプレビュー画像は、スイッチ５に供給されるとともに、アップコンバータ１２３にも供給される。
【０１１３】
アップコンバータ１２３は、１／６に間引きされたデータを原画像と同一の解像度の画像に変換して出力する。なお、アップコンバータ１２３は、図７に示す場合と同様の構成とされているので、その動作の説明は省略する。
【０１１４】
アップコンバータ１２３から出力された画像データは、スイッチ５に供給される。スイッチ５の接続がアップコンバート画像側とされている場合には、ＣＲＴモニタ６にアップコンバート画像が表示されることになる。
【０１１５】
以上の実施の形態によれば、送信側では、原画像を１／６に間引きした後、２×２画素から構成されるブロックに分解し、各ブロックの画素レベルの分布状況に応じてデータを符号化して伝送し、また、受信側では、各ブロックの画素を復号化した後、データ補正処理を施し、得られた補正データをプレビュー画像として出力するとともに、この画像にアップコンバートを更に施してアップコンバート画像として出力するようにしたので、簡単な処理により画像を大幅に圧縮することが可能となるとともに、伸長処理の途中経過のデータをプレビュー画像として参照することが可能となるので、不要な画像に対する伸長処理を省略することが可能となり、結果として、画像データの伝送速度を向上させることが可能となる。また、画像データは、同一の色からなる部分や、水平または垂直方向の線分などを含む場合が多いので、以上の符号化処理によれば、効率よく画像を符号化することが可能となる。
【０１１６】
ところで、第１の実施例における、補正データテーブル８３に格納されているデータ（重心値）を求める場合、以下の手順で行われることが多い。即ち、先ず、学習用の原画像（標準的な画像）に対して、水平方向および垂直方向にそれぞれ１／２の帯域制限フィルタリング処理を施す。そして、帯域制限が施された画像から水平方向および垂直方向にそれぞれ１／２の割合で画素を間引き、図３に黒丸で示す画素を抽出する。そして、このようにして抽出された画像を元に、各クラスに対する注目画素の標準的な値（重心値）を統計処理により算出する。
【０１１７】
このように、通常では、画素の間引きの割合に応じた帯域制限フィルタリング処理を施して得られた画像を用いて重心値が算出されるが、帯域制限フィルタの制限帯域を低めに設定して得られた重心値を用いた方が、視覚的に鮮鋭な画像が得られる場合が多い。
【０１１８】
しかしながら、制限帯域を低めに設定した場合、画像に含まれるパターンによっては、有効とはならない部分が生ずる。そこで、画像に含まれているブロックのパターンに応じて、帯域制限フィルタの制限帯域を適宜変更することにより、より鮮鋭な画像を得ることが可能となる。
【０１１９】
図１３は、以上のような手法により、重心値を算出する重心値算出回路の構成例を示すブロック図である。
【０１２０】
この図において、ブロック化回路１４０は、原画像を６×６の画素ブロックに分割してＡＤＲＣ回路１４１と遅延回路１４２に出力するようになされている。ＡＤＲＣ回路１４１は、ブロック化回路１４０より出力されたブロックデータに対してＡＤＲＣを施して得られたデータ（例えば、３ビットデータ）をパターン検出回路１４３に対して出力するようになされている。
【０１２１】
パターン検出回路１４３は、各ブロックに以下のパターンが存在しているか否かを判定し、これらのパターンが検出された場合には、水平方向帯域制限フィルタ１４４と垂直方向帯域制限フィルタ１４５に所定のコマンドを供給するようになされている。
【０１２２】
（Ａ）垂直または水平方向のエッジ部分
（Ｂ）４５度以外の角度を有する線、または、エッジ部に隣接した平坦部
【０１２３】
遅延回路１４２は、パターン検出回路１４３のパターン検出処理が終了するまで画像データを保持した後、水平方向帯域制限フィルタ１４４に出力するようになされている。水平方向帯域制限フィルタ１４４は、パターン検出回路１４３からの出力に応じた帯域制限処理をブロックデータに施し、得られたデータを垂直方向帯域制限フィルタ１４５に出力する。垂直方向帯域制限フィルタ１４５も同様に、パターン検出回路１４３からの出力に応じた帯域制限処理をブロックデータに施し、得られたデータをサンプリング回路１４６に出力する。
【０１２４】
サンプリング回路１４６は、図３に黒丸で示す画素だけをサンプリング（抽出）し、積算値算出回路１４７とクラスコード発生回路１４８に対して供給するようになされている。積算値算出回路１４７は、前述の式（３）に基づき、積算値ｓｕｍ（ｃｌａｓｓ）を算出するようになされている。クラスコード発生回路１４８は、サンプリング回路１４６から供給されたブロックデータの属するクラスコードを生成して、メモリ１４９，１５１に対してアドレスデータとして供給するようになされている。
【０１２５】
メモリ１４９は、累積度を格納するようになされている。即ち、クラスコード発生回路１４８から供給されたクラスコードに対応するアドレスに格納されているデータが読み出されて加算回路１５０に供給され、そこで１だけインクリメントされて元のアドレスに再度格納されるようになされている。加算回路１５０は、メモリ１５０から出力されたデータを１だけインクリメントするようになされている。
【０１２６】
メモリ１５１は、積算値を格納するようになされている。即ち、クラスコード発生回路１４８から供給されたクラスコードに対応するアドレスに格納されているデータが読み出されて加算回路１５２に供給され、そこで積算値算出回路１４７から新たに供給された積算値が加算され、元のアドレスに再度格納されるようになされている。加算回路１５２は、前述のように、メモリ１５１から出力されたデータに対して、積算値算出回路１４７から新たに出力されたデータを加算するようになされている。
【０１２７】
割り算回路１５３は、メモリ１４９に格納されている積算値を、メモリ１５１に格納されている累積度で除算した値をＲＯＭテーブル１０３に対して供給するようになされている。ＲＯＭテーブル１０３は、図７に示すように、アップコンバータ６１の一部を成している。
【０１２８】
アドレスカウンタ１５４は、メモリ１４９，１５１に格納されているデータから重心値を算出して、ＲＯＭテーブル１０３に格納する際に、これらのメモリのアドレスを指定するようになされている。
【０１２９】
次に、以上の実施の形態の動作について説明する。
【０１３０】
原画像がブロック化回路１４０に供給されると、ブロック化回路１４０は、原画像を６×６画素からなるブロックに分割し、ＡＤＲＣ回路１４１と遅延回路１４２とに供給する。
【０１３１】
ＡＤＲＣ回路１４１は、６×６画素からなるブロックに対して、ＡＤＲＣ処理を施し、得られたデータをパターン検出回路１４３に供給する。パターン検出回路１４３は、ＡＤＲＣ回路１４１からの出力を参照して、対象となるブロックに（Ａ）垂直または水平方向のエッジ、あるいは、（Ｂ）４５度以外の角度を有する線、または、エッジ部に隣接した平坦部が含まれているか否かを判定する。そして、これらのパターンが検出された場合には、水平方向帯域制限フィルタ１４４と垂直方向帯域制限フィルタ１４５に対して検出結果を出力する。
【０１３２】
水平方向帯域制限フィルタ１４４および垂直方向帯域制限フィルタ１４５は、パターン検出回路１４３により前述の（Ａ）のパターンが検出された場合には、遅延回路１４２から出力されるブロックデータに対して、１０／２４の帯域制限を水平方向または垂直方向のそれぞれに施す。また、前述の（Ｂ）のパターンが検出された場合は、１２／２４の帯域制限を水平方向または垂直方向のそれぞれに施す。更に、（Ａ）または（Ｂ）の何れのパターンも検出されなかった場合には、１１／２４の帯域制限を水平方向または垂直方向のそれぞれに施す。
【０１３３】
水平方向帯域制限フィルタ１４４および垂直方向帯域制限フィルタ１４５により帯域制限が施されたブロックデータは、サンプリング回路１４６に供給され、図３に黒丸で示す画素が抽出されて３×３の画素ブロックが構成され、積算値算出回路１４７とクラスコード発生回路１４８に供給される。
【０１３４】
クラスコード発生回路１４８は、前述の式（２）により、クラスコードｃｌａｓｓを生成し、メモリ１４９およびメモリ１５１にアドレスデータとして供給する。メモリ１４９は、クラスコードに対応するアドレスに格納されている累積度を読み出す。加算回路１５０は、メモリ１４９から読み出された値を１だけインクリメントして、元のアドレスに格納する。また、メモリ１５１は、クラスコードに対応するアドレスから積算値を読み出す。加算回路１５２は、メモリ１５１から読み出された値に、積算値算出回路１４７から出力された積算値ｓｕｍ（ｃｌａｓｓ）（式（３）参照）を加算し、得られたデータを元のアドレスに格納する。
【０１３５】
以上のような動作は、原画像の全てのブロックに対して施され、その結果、所定の原画像に対する累積度と積算値とが算出される。このような処理を、複数の異なる原画像に対して行うことにより、確度の高いデータを生成することが可能となる。
【０１３６】
以上のように、複数の原画像に対する処理が終了すると、アドレスカウンタ１５４は、メモリ１４９，１５１の最小のアドレス値から最大のアドレス値までの値を１ずつインクリメントしながら順次出力する。その結果、メモリ１４９からは、そのアドレスデータに対応するｃｌａｓｓに属する累積度ｎ（ｃｌａｓｓ）が読みだされ、割り算回路１５３に供給される。また、メモリ１５１からは、そのアドレスデータに対応するｃｌａｓｓに属する積算値ｓｕｍ（ｃｌａｓｓ）が読みだされ、割り算回路１５３に供給される。
【０１３７】
割り算回路１５３は、メモリ１５１から出力された所定のクラスｃｌａｓｓに属する積算値ｓｕｍ（ｃｌａｓｓ）を、同じクラスに属する累積度ｎ（ｃｌａｓｓ）で除算し、得られたデータをＲＯＭテーブル１０３のｃｌａｓｓの値に対応するアドレスに格納する。
【０１３８】
以上の処理により、ＲＯＭテーブル１０３には、複数の原画像から生成された、重心値（式（５）参照）が格納されることになる。
【０１３９】
以上のような実施の形態により得られた重心値を用いて、アップコンバート処理を実行すると、通常の処理（画像のパターンによらず１／２の帯域制限を施す処理）と比較して、より鮮鋭な画像を得ることが可能となる。
【０１４０】
なお、以上の実施の形態においては、ＡＤＲＣ回路１０１により、ブロックデータを圧縮処理した後、このデータをもとに、ブロックデータをクラス分類するようにした。しかしながら、本発明は、このような場合に限定されるものではなく、他の方法（例えば、ＤＣＴ（ディスクリートコサイン変換）など）により、ブロックデータを圧縮処理するようにしてもよい。また、この圧縮処理は、省略することも可能である。
【０１４１】
また、以上の実施の形態では、公衆回線を介して圧縮された画像データを伝送するようにしたが、本発明はこのような場合のみに限定されるものではないことは勿論である。
【０１４３】
【発明の効果】
請求項１に記載の復号化装置および請求項３に記載の復号化方法によれば、符号化処理が施された画像データに対して所定の復号化処理を施し、復号化された画像データをプレビュー画像として出力するとともに、復号化された画像データを、解像度が更に高い画像データにアップコンバートし、アップコンバートされた画像データをアップコンバート画像として出力するようにしたので、符号化処理の途中経過をプレビュー画像として出力することが可能となる。
【０１４４】
請求項４に記載の送受信装置および請求項７に記載の送受信方法によれば、送信側は、もとの画像データの所定の空間周波数以上の成分を帯域制限し、帯域制限された画像データを所定の割合でサンプリングし、サンプリングされた画像データを複数のブロックに分割し、分割された画像データをブロック毎に符号化し、符号化されるデータを送信し、受信側は、送信されたデータを受信し、受信されたデータに対して所定の復号化処理を施し、復号化された画像データをプレビュー画像として出力するとともに、復号化された画像を解像度が更に高い画像データにアップコンバートし、アップコンバート画像として出力するようにしたので、画像を簡単な演算により圧縮伸長することが可能となるともに、画像をプレビュー画像により確認した後、必要な画像だけをアップコンバートすることが可能となるので、処理スピードを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の送受信装置の一実施の形態の構成例を示すブロック図である。
【図２】図１に示すエンコーダ１の詳細な構成の一例を示すブロック図である。
【図３】図２に示すエンコーダ１において実行される処理を説明するための図である。
【図４】図２に示す符号化回路２３の詳細な構成の一例を示すブロック図である。
【図５】図１に示すデコーダ４の詳細な構成の一例を示すブロック図である。
【図６】図５に示す適応符号化回路６０の詳細な構成の一例を示すブロック図である。
【図７】図５示すアップコンバータ６１の詳細な構成の一例を示すブロック図である。
【図８】本発明の第２の実施の形態において実行される処理を説明するための図である。
【図９】本発明の第２の実施の形態のデコーダ４の詳細な構成を示すブロック図である。
【図１０】本発明の第２の実施の形態の符号化回路２３において実行される処理を説明するフローチャートである。
【図１１】本発明の第２の実施の形態において実行される処理を説明するための図である。
【図１２】図９に示す復号化回路１２０において実行される処理の一例を説明するフローチャートである。
【図１３】図６に示す補正データテーブル８３に格納するデータを生成する回路の構成例を示すブロック図である。
【図１４】従来の画像圧縮伸長処理を説明するための図である。
【符号の説明】
２０水平方向帯域制限フィルタ（帯域制限手段），２１垂直方向帯域制限フィルタ（帯域制限手段），２２サンプリング回路（サンプリング手段），２３符号化回路（符号化手段、送信手段），４０ブロック化回路（分割手段），６０適応復号化回路（復号手段、第１の出力手段、受信手段），６１アップコンバータ（アップコンバート手段、第２の出力手段），１２０復号化回路（復号化手段），１２１データ補正処理回路（復号化手段、第１の出力手段），１２３アップコンバータ（アップコンバート手段、第２の出力手段）[0001]
BACKGROUND OF THE INVENTION
  The present inventionRecoveryEncoding device, decoding method, transmission / reception device, and transmission / reception method, particularly, an encoded image can be displayed as a preview image by a simple processRecoveryThe present invention relates to an encoding device, a decoding method, a transmission / reception device, and a transmission / reception method.
[0002]
[Prior art]
With the spread of the Internet, for example, transmission of images using a public line that is an analog line has become popular.
[0003]
By the way, since such an analog line is originally a line for transmitting sound, it is difficult to say that the transmission speed is sufficient for transmitting an image.
[0004]
Therefore, in order to cover the slow transmission speed of the line, a method is generally used in which image data is compressed and transmitted based on the JPEG standard or the like, and decompressed to the original image data on the receiving side.
[0005]
[Problems to be solved by the invention]
However, when image data is transmitted and received based on such a JPEG standard, a large amount of computation is required for the compression or expansion processing of the image data, and as a result, there is a problem that a long time is required for the processing.
[0006]
Also, in order not to perform the decompression process on the image that the receiving side determines to be unnecessary, for example, data in the middle of the decompression process is displayed as a preview image, and only when the image is necessary, It is conceivable to continue the decompression process. However, in the compression / decompression method based on the JPEG standard, it is difficult to display data in the middle of processing as an image, and there is a problem that it is difficult to select an image by the above method.
[0007]
Therefore, for example, a method of creating a preview image by thinning out pixels from the original image at a predetermined ratio is conceivable. For example, the original image data is subjected to band limitation filter processing by 1/3 in the horizontal and vertical directions, respectively, and then subjected to band limitation, and then the image data is converted into 3 × 3 pixels as shown in FIG. A preview image can be obtained by dividing the block into a plurality of blocks, extracting only the pixel at the center of each block, performing a predetermined compression process and transmitting it, and performing a decompression process on the receiving side.
[0008]
According to such a method, a preview image can be obtained by a simple calculation. Therefore, as described above, it is possible to perform the arithmetic processing only on the necessary image, and as a result, it is possible to improve the information transmission speed.
[0009]
However, such a method has a problem that it is difficult to restore the original image from the preview image because the information amount of the image is reduced to 1/9.
[0010]
Therefore, for example, the original image is subjected to 1/2 band limiting filter processing in the horizontal and vertical directions, and only the center pixel is extracted and transmitted from the 3 × 3 pixel block as described above. It is possible to do.
[0011]
However, according to such processing, it is possible to suppress the reduction in the amount of information of the image as compared with the case described above. However, according to the Nyquist theorem, the aliasing component is mixed into the reproduced image as an error. Therefore, there is a problem that the image is deteriorated.
[0012]
  The present invention has been made in view of the above situation, and can sufficiently compress an image with a small amount of calculation and can display the progress of expansion processing as a preview image.InThe purpose is to do.
[0015]
[Means for Solving the Problems]
  Claim1The decoding device according to 1 includes a decoding unit that performs a predetermined decoding process on the image data that has been subjected to the encoding process, and a first image that outputs the image data obtained by the decoding unit as a preview image. An output means; an up-conversion means for up-converting the image data obtained by the decoding means into image data having a higher resolution; and a second output for outputting the image data obtained by the up-conversion means as an up-converted image. With meansThe up-conversion means reads the data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs predetermined operations on the read representative values to obtain the data by the decoding means. The image data obtained is up-converted into image data with a high resolution, and the table converts the image data obtained by subjecting the original image data to a band limiting process in accordance with the image pattern. It is generated based on image data generated by sampling at a rateIt is characterized by that.
[0016]
  Claim3The decoding method described in 1 is a decoding step for performing a predetermined decoding process on the image data that has been subjected to the encoding process, and a first method for outputting the image data obtained by the decoding step as a preview image. An output step; an up-conversion step for up-converting the image data obtained by the decoding step into image data having a higher resolution; and a second output for outputting the image data obtained by the up-conversion step as an up-converted image. With stepsIn the up-conversion step, the data corresponding to the image pattern of each block obtained by the decoding step is read from the table, and a predetermined calculation is performed on the read representative value. The image data obtained by the processing of the conversion step is up-converted to high-resolution image data, and the table is obtained by subjecting the original image data to band limiting processing according to the image pattern The image data is generated based on the image data generated by sampling at a predetermined rate.It is characterized by that.
[0017]
  Claim4The transmission / reception apparatus according to claim 1, wherein the transmission side limits band limiting means for limiting components of the original image data at a predetermined spatial frequency or higher, and sampling means for sampling the image data obtained by the band limiting means at a predetermined ratio A dividing unit that divides the image data obtained by the sampling unit into a plurality of blocks, a coding unit that performs coding for each block of the image data obtained by the dividing unit, and data output from the coding unit A receiving means for receiving the data transmitted by the transmitting means, a decoding means for performing a predetermined decoding process on the data received by the receiving means, and a decoding A first output means for outputting the image data obtained by the converting means as a preview image, and an image data obtained by the decoding means having a higher resolution. Comprising an up-converting means for up-converting the image data, and a second output means for outputting the image data obtained by up-converting means as an up-converted imageThe up-conversion means reads the data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs predetermined operations on the read representative values to obtain the data by the decoding means. The image data obtained is up-converted into image data with a high resolution, and the table converts the image data obtained by subjecting the original image data to a band limiting process in accordance with the image pattern. It is generated based on image data generated by sampling at a rateIt is characterized by that.
[0018]
  Claim7In the transmission / reception method described in the above, the transmission side limits the component of the original image data having a frequency equal to or higher than a predetermined spatial frequency, and the sampling step samples the image data obtained by the band limitation step at a predetermined ratio. A division step for dividing the image data obtained by the sampling step into a plurality of blocks, a coding step for performing coding for each block of the image data obtained by the division step, and data output from the coding step A receiving step for receiving the data transmitted in the transmitting step, a decoding step for performing a predetermined decoding process on the data received in the receiving step, and a decoding step A first output step for outputting the image data obtained in the conversion step as a preview image. And an up-conversion step for up-converting the image data obtained in the decoding step into image data having a higher resolution, and a second output step for outputting the image data obtained in the up-conversion step as an up-converted image And withIn the up-conversion step, the data corresponding to the image pattern of each block obtained by the decoding step is read from the table, and a predetermined calculation is performed on the read representative value. The image data obtained by the processing of the conversion step is up-converted to high-resolution image data, and the table is obtained by subjecting the original image data to band limiting processing according to the image pattern The image data is generated based on the image data generated by sampling at a predetermined rate.It is characterized by that.
[0021]
  Claim1In the decoding device described in (1), the decoding unit performs a predetermined decoding process on the image data on which the encoding process has been performed, and the image data obtained by the decoding unit is output as a preview image for the first output. And the image data obtained by the decoding means is up-converted by the up-conversion means to image data having a higher resolution, and the image data obtained by the up-conversion means is used as the up-converted image as the second output means. Is output. For example, image data encoded based on the ADRC method is decoded by the decoding means, and the first output means outputs as a preview image composed of ¼ pixels of the original image, and the up-conversion means Are up-converted to an image having the same resolution as the original image, and the second output means outputs the image obtained by the up-conversion means as an up-converted image.The up-conversion means reads data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs predetermined operations on the read representative values to obtain the data by the decoding means. The image data obtained is up-converted into image data with a high resolution, and the table converts the image data obtained by subjecting the original image data to a band limiting process in accordance with the image pattern. It is generated based on image data generated by sampling at a rate.
[0022]
  Claim3In the decoding method described in 1), a predetermined decoding process is performed on the image data on which the encoding process has been performed, and the first output is performed using the image data obtained by the decoding step as a preview image. And the image data obtained by the decoding step is up-converted into image data having a higher resolution, and the image data obtained by the up-conversion step is used as an up-converted image as a second output step. Is output. For example, image data encoded based on the ADRC method is decoded by the decoding step, and the first output step is output as a preview image including 1/4 pixels of the original image, and the up-conversion step Are up-converted to an image having the same resolution as the original image, and the second output step outputs the image obtained by the up-conversion step as an up-converted image.This up-conversion step process is performed by reading data corresponding to the image pattern of each block obtained by the decoding step process from the table and performing a predetermined operation on the read representative value. The image data obtained by the processing of the conversion step is up-converted to high-resolution image data, and the table is obtained by subjecting the original image data to band limiting processing according to the image pattern The image data is generated based on image data generated by sampling at a predetermined rate.
[0023]
  Claim4In the transmitting / receiving apparatus described in the above, the transmitting side restricts the component of the original image data having a predetermined spatial frequency or higher by the band limiting unit, and the sampling unit sets the image data obtained by the band limiting unit at a predetermined rate. The sampling means divides the image data obtained by the sampling means into a plurality of blocks, the encoding means encodes each block of the image data obtained by the dividing means, and the data output from the encoding means The transmission means transmits the data, and the reception side receives the data transmitted by the transmission means. The reception means receives the data, and the decoding means performs a predetermined decoding process on the data received by the reception means. The obtained image data is output as a preview image by the first output means, and the image data obtained by the decoding means is converted into image data having a higher resolution. Ppukonbato means up-converts the second output means outputs the image data obtained by up-converting means as an up-converted image. For example, on the transmission side, the band limiting unit limits the frequency component to ½ in the horizontal and vertical directions of the original image, and the dividing unit divides the obtained image into blocks of 3 × 3 pixels, The encoding unit encodes each block composed of 3 × 3 pixels divided by the dividing unit based on the ADRC method, and the transmission unit transmits the obtained data. On the receiving side, the receiving means receives the image data encoded based on the ADRC method, and the decoding means decodes the image data received by the receiving means, and consists of 1/4 pixels of the original image. The first output means outputs as a preview image, the up-convert means up-converts the image to the same resolution as the original image, and the second output means up-converts the image obtained by the up-convert means. Output as an image.The up-conversion means reads data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs predetermined operations on the read representative values to obtain the data by the decoding means. The image data obtained is up-converted into image data with a high resolution, and the table converts the image data obtained by subjecting the original image data to a band limiting process in accordance with the image pattern. It is generated based on image data generated by sampling at a rate.
[0024]
  Claim7In the transmission / reception method described in the above, the transmission side limits the component of the original image data having a predetermined spatial frequency or higher by the band limiting step, and the image data obtained by the band limiting step is sampled at a predetermined rate. The sampling step divides the image data obtained by the sampling step into a plurality of blocks, the encoding step encodes each block of the image data obtained by the division step, and the data output from the encoding step is The transmission step transmits, and the reception side receives the data transmitted by the transmission step, the reception step receives the data, and the decoding step performs a predetermined decoding process on the data received by the reception step. The obtained image data is output as a preview image by the first output step and decoded. The image data obtained by the step, resolution up-conversion step to a higher image data is up-converted, the second output step outputs the image data obtained by up-converting step as the up-converted image. For example, on the transmission side, the band limiting step limits the frequency component to ½ in the horizontal and vertical directions of the original image, and the dividing step divides the obtained image into blocks of 3 × 3 pixels, The encoding step encodes each block composed of 3 × 3 pixels divided by the division step based on the ADRC method, and the transmission step transmits the obtained data. On the receiving side, the reception step receives image data encoded based on the ADRC method, and the decoding step decodes the image data received by the reception step, and consists of 1/4 pixels of the original image. The first output step is output as a preview image, the up-conversion step up-converts the image to the same resolution as the original image, and the second output step converts the image obtained by the up-conversion step. Output as an image.This up-conversion step process is performed by reading data corresponding to the image pattern of each block obtained by the decoding step process from the table and performing a predetermined operation on the read representative value. The image data obtained by the processing of the conversion step is up-converted to high-resolution image data, and the table is obtained by subjecting the original image data to band limiting processing according to the image pattern The image data is generated based on image data generated by sampling at a predetermined rate.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a configuration example of an embodiment of a transmission / reception apparatus of the present invention. In this figure, an encoder 1 performs a predetermined compression process on an input original image (original image) and outputs the result. The modem 2 converts the data output from the encoder 1 into analog data corresponding to the public line and outputs the analog data.
[0026]
The modem 3 receives analog data transmitted via a public line and converts it into digital data. The decoder 4 performs a predetermined decoding process on the digital data output from the modem 3 and outputs it as a preview image. The decoder 4 also performs an up-conversion process on the preview image, and converts the obtained image into an up-converted image. As output.
[0027]
The switch 5 is controlled by a control unit (not shown), and when image data is received, first, a preview image is selected and output to the CRT monitor 6. If it is determined that the preview image needs to be displayed, the control unit (not shown) switches the connection of the switch 5 and the up-converted image is supplied to the CRT monitor 6 and displayed. .
[0028]
FIG. 2 is a block diagram showing an example of a detailed configuration of the encoder 1 shown in FIG. The horizontal band limiting filter 20 (band limiting means) limits the horizontal frequency of the image data to 1/2. The vertical direction band limiting filter 21 (band limiting unit) similarly limits the vertical spatial frequency of the image data to ½.
[0029]
The sampling circuit 22 (sampling means) samples (extracts) only the pixels indicated by the black circles in FIG. 3 from the image data band-limited by the horizontal band-limiting filter 20 and the vertical band-limiting filter 21. The number of pixels is thinned out to ¼.
[0030]
The encoding circuit 23 (encoding means, transmission means) performs a compression process described later on the pixels sampled by the sampling circuit 22 and outputs an obtained image.
[0031]
FIG. 4 is a block diagram illustrating a detailed configuration example of the encoding circuit 23. In this figure, the blocking circuit 40 is configured to divide the pixels indicated by black circles in FIG. 3 into 3 × 3 blocks.
[0032]
The maximum value detection circuit (MAX DET) 41 is configured to detect the maximum value of the pixels included in each block output from the blocking circuit 40 (dividing means). The minimum value detection circuit (MIN DET) 42 detects the minimum value of the pixels included in each block output from the blocking circuit 40.
[0033]
The delay circuit (DL) 43 temporarily holds the output data of the blocking circuit 40 until the maximum value detection circuit 41 and the minimum value detection circuit 42 detect the maximum value and the minimum value, respectively.
[0034]
The subtraction circuit 44 subtracts the minimum value MIN detected by the minimum value detection circuit 42 from the maximum value MAX detected by the maximum value detection circuit 41 to calculate a dynamic range DR, and a framing circuit 47 and a quantization circuit 46 (Encoding means).
[0035]
The subtraction circuit 45 subtracts and normalizes the minimum value MIN output from the minimum value detection circuit 42 from the pixel data output from the delay circuit 43, and then outputs the result to the quantization circuit 46.
[0036]
The quantization circuit 46 quantizes the output data of the subtraction circuit 45 according to the value of the dynamic range DR. For example, in the case of 4-bit fixed length ADRC (Adaptive Dynamic Range Coding), the quantization step Δ is obtained by dividing the value of the dynamic range DR by 16. Then, the obtained quantization step Δ is used to divide the pixel data (normalized data) output from the subtraction circuit 45 and round down the decimal part of the obtained data to make an integer, and quantized data Output as.
[0037]
The framing circuit 47 generates the parity of the error correction code and combines the minimum value MIN, dynamic range DR, quantized pixel data, and error correction code parity into one sync block for each block. Output. As the error correction code, for example, a product code that performs error coding with respect to each of the horizontal direction and the vertical direction of the matrix arrangement of data can be employed. The framing circuit 47 adds a sync block synchronization signal and an ID signal to each sync block and sends it out.
[0038]
FIG. 5 is a block diagram showing a configuration example of the decoder 4 shown in FIG. In this figure, an adaptive decoding circuit 60 (decoding means, first output means, receiving means) performs an adaptive decoding process (to be described later) on the data output from the modem 3 and outputs the result. Yes. The image data output from the adaptive decoding circuit 60 is supplied to the switch 5 as a preview image. The up-converter 61 (up-conversion means, second output means) performs an up-conversion process, which will be described later, on the image data output from the adaptive decoding circuit 60, and supplies it to the switch 5 as an up-converted image. Has been made.
[0039]
FIG. 6 is a block diagram showing a configuration example of the adaptive decoding circuit 60 shown in FIG. In this figure, the frame decomposing circuit 80 is adapted to extract data contained in each received sync block. The memory 81 stores the quantized data (received data) DT extracted by the frame decomposition circuit 80, and outputs it to the data conversion circuit 82 in units of one block. The data conversion circuit 82 shifts the data when the value of the quantized data deviates from the predetermined range, and performs clip processing when the value still does not fall within the predetermined range, thereby correcting the correction data table 83. It is made to supply to. When the data conversion circuit 82 performs shift processing on the quantized data, the shift amount is output to the correction data conversion circuit 84.
[0040]
The correction data table 83 converts the quantized data output from the data conversion circuit 82 into an optimal correction value and outputs it. That is, the correction data table 83 stores correction values obtained by learning, and outputs correction values corresponding to the supplied quantized data.
[0041]
The correction data conversion circuit 84 performs a reverse shift process on the correction value output from the correction data table 83 when the shift process is executed by the data conversion circuit 82. For example, when the data conversion circuit 82 performs a shift of “+2” and the output data from the correction data table 83 is “7.2438”, the correction data conversion circuit 84 sets “−2”. The shift process is executed and “5.2438” is output.
[0042]
The decoding circuit 85 refers to the dynamic range DR and the minimum value MIN output from the frame decomposition circuit 80, performs a decoding process on the data output from the correction data conversion circuit 84, and obtains the obtained data Is output as a preview image.
[0043]
FIG. 7 is a block diagram showing an example of a detailed configuration of the up-converter 61 shown in FIG. In this figure, the blocking circuit 100 is configured to divide the preview image data output from the decoding circuit 85 into blocks composed of 3 × 3 pixels. The ADRC circuit 101 detects a two-dimensional level distribution pattern of each block output from the blocking circuit 100, and compresses and outputs data indicating the detected level distribution pattern. .
[0044]
Based on the pattern information output from the ADRC circuit 101, the class code generation circuit 102 detects and outputs the class to which the image information of the block belongs. The ROM table 103 stores, for each class, a representative value for converting the image data compressed to 1/9 and transmitted to the same resolution as the original image, and is supplied from the class code generation circuit 102. The representative value corresponding to the class code is read out and supplied to the estimation arithmetic circuit 104.
[0045]
The estimation calculation circuit 104 refers to the block data of the image supplied from the blocking circuit 100 and the representative value supplied from the ROM table 103, and the image compressed to 1/9 is the same as the original image. It has been made to convert images with a resolution of.
[0046]
Next, the operation of the above embodiment will be described.
[0047]
The original image input to the encoder 1 shown in FIG. 1 is subjected to a band limitation of ½ with respect to the horizontal direction by the horizontal band limiting filter 20, and in the vertical direction by the vertical band limiting filter 21. On the other hand, a band limit of 1/2 is applied. In the sampling circuit 22, only pixels indicated by black circles are extracted by sampling from the original image (image subjected to band limitation) shown in FIG. 3 and output to the encoding circuit 23. It is assumed that each pixel of the original image is 8-bit data.
[0048]
The data input to the encoding circuit 23 is supplied to the blocking circuit 40 shown in FIG. The block forming circuit 40 divides the pixel data indicated by black circles in FIG. 3 into blocks each consisting of 3 × 3 pixels, and the obtained blocks are divided into a maximum value detection circuit 41, a minimum value detection circuit 42, and a delay circuit 43. Output for.
[0049]
The maximum value detection circuit 41 detects the maximum pixel value from the pixels included in the block output from the blocking circuit 40 and outputs the maximum pixel value to the subtraction circuit 44. The minimum value detection circuit 42 detects the minimum pixel value from the pixels included in the block output from the blocking circuit 40 and outputs the minimum pixel value to the

subtraction circuits

44 and 45 and the framing circuit 47. To do.
[0050]
The delay circuit 43 holds the data output from the blocking circuit 40 until both the maximum value detection circuit 41 and the minimum value detection circuit 42 detect the maximum value and the minimum value, and holds the data when the detection is completed. Output data.
[0051]
The subtraction circuit 44 subtracts the minimum value MIN output from the minimum value detection circuit 42 from the maximum value MAX output from the maximum value detection circuit 41 to calculate the dynamic range DR, and the quantization circuit 46 and the framing circuit 47. To supply.
[0052]
The subtracting circuit 45 subtracts the minimum value MIN output from the minimum value detecting circuit 42 from the block data of the image output from the delay circuit 43 to normalize the image data, and then the quantizing circuit 46 Output.
[0053]
The quantization circuit 46 quantizes the normalized block data output from the subtraction circuit 45 according to the value of the dynamic range DR output from the subtraction circuit 44. Assuming that the encoding circuit 23 is a 4-bit fixed length ADRC, the value of the dynamic range DR is divided by the value 16 to calculate the quantization step Δ. The quantization circuit 46 calculates the quantized data DT by dividing the normalized block data by this quantization step Δ and truncating the decimal part, and outputs it to the framing circuit 47.
[0054]
The framing circuit 47 combines the quantized data DT, the dynamic range DR, and the minimum value MIN to form one sync block, and also includes error correction parity, sync block sync signal, and sync block ID signal. Is added to the sync block and output.
[0055]
Data output from the framing circuit 47 is input to the modem 2, converted into an analog signal, and transmitted to the receiving side via the public line.
[0056]
On the receiving side, the data transmitted via the public line is received by the modem 3, converted into a digital signal, and then supplied to the decoder 4.
[0057]
The data supplied to the decoder 4 is supplied to a frame decomposition circuit 80 constituting the adaptive decoding circuit 60. In the frame decomposition circuit 80, the dynamic range DR, the minimum value MIN, and the quantized data DT are extracted by an operation reverse to that of the framing circuit 47. The memory 81 stores a predetermined amount of the quantized data DT output from the frame decomposition circuit 80, and then converts the 3 × 3 pixel quantized data centered on the target pixel to be decoded into one block for data conversion. Output to the circuit 82.
[0058]
Now, assuming that the pixel of interest is the pixel e shown in FIG. 3, the memory 81 includes pixels a, b, c, d, f, g, h, i as peripheral pixels together with the pixel value of the pixel of interest pixel e. The value is output to the data conversion circuit 82.
[0059]
When the value of the data output from the memory 81 deviates from the predetermined range, the data conversion circuit 82 performs a shift process on the data of the block including the data and executes the shift process However, when all the data included in the block does not fall within the predetermined range, clipping processing is executed, and the obtained data is supplied to the correction data table as an address value.
[0060]
That is, in the case of a 4-bit fixed length ADRC, the value of the quantized data DT that appears is limited to a range of 0 to 15. Therefore, the correction data table 83 is configured to correspond only to values 0 to 15. However, for example, when the target pixel is the pixel h, pixels j, k, and l are required as peripheral pixels. Since these pixels are included in a block (peripheral block) different from the pixels a to i (included in a block including the pixels j to r), the dynamic range DR and the minimum value MIN are determined by the pixel a. To the block consisting of i to i. Therefore, in such a case, the value of the quantized data DT supplied from the memory 81 may be out of the range of 0 to 15. Therefore, when the value of the quantized data DT is out of the range of 0 to 15, the value of the quantized data DT is shifted by a predetermined amount (adding or subtracting the predetermined value), but still within the above range. If not, the data is clipped (converted to a maximum value of 15 or a minimum value of 0), and the obtained data is output.
[0061]
The correction data table 83 outputs the peripheral pixel value supplied from the data conversion circuit 82 as an address value and the correction data stored at the address as the correction value of the target pixel. This correctiondataIn the table 83, when the surrounding pixels have a predetermined pattern, the value of the target pixel that appears with the highest frequency is calculated and stored by statistical processing. Such statistical processing is performed on a standard image signal, and the obtained data is stored in the correction data table 83.
[0062]
The data output from the correction data table 83 is supplied to the correction data conversion circuit 84 and shifted in the opposite direction to the data conversion circuit 82. That is, as described above, when the data conversion circuit 82 performs the shift of “+2”, the correction data conversion circuit 84 shifts the correction data by “−2”. The obtained data is supplied to the decryption circuit 85.
[0063]
The decoding circuit 85 decodes the target pixel. That is, the decoding circuit 85 performs the following operation between the dynamic range DR and the minimum value MIN supplied from the frame decomposition circuit 80 and the output signal F supplied from the correction data conversion circuit 84. The obtained decoded value L is output. Note that Δ is a quantization step, and [] indicates a Gaussian symbol, which gives the largest integer that does not exceed the real number in the symbol.
[0064]
L = [F × Δ + MIN + 0.5] (1)
[0065]
The image data obtained as described above is shown in FIG. 1 as a preview image (an image composed of pixels indicated by black circles in FIG. 3) having a 1/4 information amount of the original image (original image). Is output to the switch 5 shown. When the switch 5 selects the preview image side, this preview image is supplied to the CRT monitor 6 and displayed.
[0066]
This preview image is also supplied to the up-converter 61 shown in FIG. The blocking circuit 100 of the up-converter 61 divides the preview image into 3 × 3 pixel blocks and outputs the divided image to the ADRC circuit 101 and the estimation arithmetic circuit 104. The ADRC circuit 101 compresses and outputs the number of bits of the input data. The operation of the ADRC circuit 101 is the same as that of the encoding circuit 23 shown in FIG.
[0067]
The class code generation circuit 102 performs the following calculation on the output data from the ADRC circuit 101 and outputs the class to which the data belongs to the ROM table 103.
[0068]
[Expression 1]

[0069]
Here, qi (i = 0, 1,..., 8) corresponds to one block of data (for example, the values of pixels a to i) output from the ADRC circuit 101, and P Indicates the number of bits of data output from the ADRC circuit 101 (for example, 3 bits).
[0070]
Consider a case where pixels A to I are generated by up-converting pixels a to i shown in FIG. For example, when generating the pixel A, the compressed values of the pixels a to i output from the ADRC circuit 101 are class codes in the order of e, a, b, c, f, i, h, g, d. This is supplied to the generation circuit 102. The class code generation circuit 102 performs an operation shown in Expression (2), generates a class to which the pixel pattern belongs, and supplies the class to the ROM table 103. The ROM table 103 stores a standard pixel value of the class (in this case, the pixel value of the pixel A), and a pixel value corresponding to the class is output.
[0071]
Note that the data stored in the ROM table 103 is subjected to statistical processing on a plurality of original images, and the standard value (centroid value) of each class is obtained by the following equation, for example. Here, X is the pixel value of the pixel of interest among the pixels A to I, and base is the pixel A to I closest to the pixel of interest or the minimum level of the pixels a to i in the block Value, or an arithmetic average or a weighted average value of pixels a to i.
[0072]
sum (class) = (X-base) / DR (3)
n (class) = n (class) +1 (4)
[0073]
When the above operation is performed on a plurality of original images and attention is paid to a predetermined pixel (for example, any one of the pixels A to H), an integrated value sum (class) of pixels belonging to a predetermined class class and Then, the cumulative degree n (class) is obtained. Then, by applying the obtained value to the following equation, the center-of-gravity value g (class) of the pixel value belonging to the predetermined class is obtained.
[0074]
g (class) = sum (class) / n (class) (5)
[0075]
The center-of-gravity value g (class) obtained as described above indicates how far the pixel level of the original image is located at an average distance from the base. Such centroid value g (class) is sequentially stored in the address corresponding to the value of class in the ROM table 103.
[0076]
Returning to FIG. 7, the ROM table 103 reads the centroid value g from the address corresponding to the class code supplied from the class code generation circuit 102, and supplies it to the estimation calculation circuit 104. The estimation calculation circuit 104 calculates and outputs an up-converted image X ′ corresponding to the input preview image by performing the following calculation based on the centroid value output from the ROM table 103.
[0077]
X ′ = DR · g (class) + base (6)
[0078]
The up-converted image obtained as described above is supplied to the switch 5 shown in FIG. When the switch 5 is connected to the up-converted image side, the up-converted image output from the decoder 4 is supplied to the CRT monitor 6 and displayed.
[0079]
According to the embodiment described above, on the transmission side, after the pixels of the original image are thinned to ¼, image compression based on the ADRC method is performed for transmission, and on the reception side, the received image data is processed. Apply the adaptive encoding process, output the obtained image as a preview image, and perform an up-conversion process on the preview image to generate and display an up-convert image having the same resolution as the original image Therefore, the image can be compressed by a simple calculation, and the progress of the expansion process can be displayed as a preview image, so that the image can be transmitted and received quickly.
[0080]
Next, a second embodiment of the present invention will be described.
[0081]
The schematic configuration of the second embodiment is the same as that shown in FIG. 1, and the encoder 1 has the same schematic configuration as that shown in FIG. The process is slightly different. Therefore, hereinafter, the configuration and operation will be described focusing on the different parts.
[0082]
In the second embodiment, the horizontal band limiting filter 20 shown in FIG. 2 is configured to limit the band in half in the horizontal direction. The vertical band limiting filter 21 limits the bandwidth to 1/3 in the vertical direction as in the first embodiment. As shown in FIG. 8, the sampling circuit 22 thins out pixels at a rate of 1/2 in the horizontal direction and 1/3 in the vertical direction, and samples the pixel values of the pixels indicated by black circles.
[0083]
The encoding circuit 23 encodes (compresses) the image data based on a variable density pixel transmission method as will be described later, and outputs the encoded image data to the modem 2. The configurations of the modem 2 and the modem 3 are the same as those in the first embodiment.
[0084]
FIG. 9 is a block diagram illustrating an example of a detailed configuration of the decoder 4. In this figure, a decoding circuit 120 (decoding means) decodes pixel data indicated by black circles in FIG. 8 from data supplied from the modem 3. The data correction processing circuit 121 (decoding unit, first output unit) performs an adaptation process on the decoded image data to generate a preview image. The correction data table 122 stores correction data necessary for performing data correction processing. The up-converter 123 (up-conversion means, second output means) is configured to up-convert the image thinned out to 1/6 into an image having the same resolution as the original image by the up-conversion process.
[0085]
Next, the operation of the above embodiment will be described.
[0086]
FIG. 10 is a flowchart for explaining an example of processing executed by the encoding circuit 23. When the image data sampled by the sampling circuit 22 is supplied to the encoding circuit 23, the encoding circuit 23 forms a block composed of 2 × 2 pixels as shown in FIG. Then, the processing shown in FIG. 10 is executed for each block.
[0087]
When the process shown in FIG. 10 is executed, in step S1, the encoding circuit 23 substitutes the maximum value of the pixels included in the block to be processed into the variable max. In the subsequent step S2, the encoding circuit 23 substitutes the minimum value of the pixel included in the block that is also handled as the process into the variable min. Then, the process proceeds to step S4.
[0088]
In step S4, it is determined whether or not a value obtained by subtracting the variable min from the variable max (= max−min) is smaller than a predetermined value. That is, it is determined whether or not the dynamic range of the block to be processed is smaller than a predetermined value. As a result, when it is determined that the dynamic range is larger than the predetermined value (NO), the process proceeds to step S6, and when it is determined that the dynamic range is smaller than the predetermined value (YES), step S4. Proceed to
[0089]
In step S4, the value 0 is assigned to the variable f (a variable indicating the type of compression processing), and the process proceeds to step S5. In step S5, an arithmetic average value (= (a + b + c + d) / 4) of the pixels a to i is obtained and substituted into the variable x. The variable x can store a maximum of 32 bits of data. When the process of step S5 ends, the process ends (end).
[0090]
If it is determined as NO in step S3, the process proceeds to step S6. In step S6, whether or not the absolute value of the difference between the pixel values of the pixel a and the pixel b is smaller than a predetermined value and the absolute value of the difference between the pixel values of the pixel c and the pixel d is smaller than a predetermined value. Is determined. That is, it is determined whether or not the absolute value of the horizontal difference between the pixels is smaller than a predetermined value. As a result, the absolute value of the difference between the pixel values of the pixel a and the pixel b is larger than a predetermined value, or the absolute value of the difference between the pixel values of the pixel c and the pixel d is larger than a predetermined value (NO). If it is determined that the absolute value of the difference between the pixel values of the pixel a and the pixel b is smaller than a predetermined value and the difference between the pixel values of the pixel c and the pixel d is absolute. If it is determined that the value is smaller than the predetermined value (YES), the process proceeds to step S7.
[0091]
In step S7, the value 1 is assigned to the variable f. In step S8, the arithmetic average value (= (a + b) / 2) of the pixels a and b is the upper 8 bits, and the arithmetic average value (= (c + d) / 2) of the pixels c and d is the lower 8 bits. After being assigned to the variable x, the process ends (END). Note that {,} indicates concatenation. That is, {i, j} indicates that the value of the variable i is assigned to the variable x with the upper 8 bits and the value of the variable j as the lower 8 bits.
[0092]
If it is determined as NO in step S6, the process proceeds to step S9. In step S9, whether or not the absolute value of the difference between the pixel values of the pixel a and the pixel c is smaller than a predetermined value and the absolute value of the difference between the pixel values of the pixel b and the pixel d is smaller than a predetermined value. Is determined. That is, it is determined whether or not the absolute value of the pixel vertical difference is smaller than a predetermined value. As a result, the absolute value of the difference between the pixel values of the pixel a and the pixel c is larger than a predetermined value, or the absolute value of the difference between the pixel values of the pixel b and the pixel d is larger than a predetermined value (NO). If it is determined, the process proceeds to step S12, and the absolute value of the difference between the pixel values of the pixels a and c is smaller than a predetermined value, and the absolute value of the difference between the pixel values of the pixels b and d is absolute. If it is determined that the value is smaller than the predetermined value (YES), the process proceeds to step S10.
[0093]
In step S10, the value 2 is assigned to the variable f. In the subsequent step S11, the arithmetic average value (= (a + c) / 2) of the pixels a and c is the upper 8 bits, and the arithmetic average value (= (b + d) / 2) of the pixels b and d is the lower 8 bits. After being assigned to x, the process ends (END).
[0094]
If it is determined as NO in step S9, the process proceeds to step S12, and the value 3 is substituted into the variable f. In the subsequent step S13, the value of the pixel a is the upper 8 bits of the variable x, the value of the pixel b is the 23rd to 16th bits of the variable x, and the value of the pixel c is the 15th to 8th bits of the variable x. Then, the value of the pixel d is stored in the lower 8 bits of the variable x. Then, the process ends (END).
[0095]
The values of the variable f and the variable x obtained by such processing are added to the synchronization signal, the ID signal, and the error correction parity for each data block to form a sync block, which is supplied to the modem 2 Is done.
[0096]
According to the above processing, the following encoding processing is executed as a result.
[0097]
(A) When the pixel values of the pixels a to d of each pixel block are within a predetermined range, only the average value of these pixels is transmitted.
(B) When the above-mentioned condition (A) is not satisfied and the absolute values of the differences between the pixels consecutive in the horizontal direction are within a predetermined range, the average value of the pixels a and b is , Two values of the average value of the pixels c and d are transmitted.
(C) When the above condition (A) is not satisfied and the absolute value of the difference between pixels that are consecutive in the vertical direction is within a predetermined range, the average value of the pixels a and c is , Two values of the average value of the pixels b and d are transmitted.
(D) When not satisfying all the conditions (A) to (C) described above, all the pixel values of the pixels a to d are transmitted.
[0098]
The compressed image data is supplied to the modem 2 where it is converted into an analog signal and then transmitted to the receiving side via the public line. On the receiving side, the modem 3 converts the transmitted analog signal into a digital signal and supplies it to the decoder 4.
[0099]
The data supplied to the decoder 4 is supplied to the decoding circuit 120 shown in FIG. In the decoding circuit 120, the processing shown in FIG. 12 is executed, and the transmitted image data is decoded.
[0100]
That is, when the process shown in FIG. 12 is executed, the decoding apparatus 120 determines whether or not the value of the variable f included in the received sync block is 0 in step S30. As a result, when it is determined that the value of the variable f is not 0 (NO), the process proceeds to step S32, and when it is determined that the value of the variable f is 0 (YES), the process proceeds to step S31. After substituting the value of the variable x included in the sync block for each of the pixels a, b, c, and d, the process ends (END).
[0101]
When it is determined NO in step S30, the process proceeds to step S32, and it is determined whether or not the value of the variable f is 1. As a result, when it is determined that the value of the variable f is not 1 (NO), the process proceeds to step S34, and when it is determined that the value of the variable f is 1 (YES), the process proceeds to step S33. Proceed to
[0102]
In step S33, the value of the upper 8 bits of the variable x is assigned to the pixels a and b, respectively, and the value of the lower 8 bits of the variable x is assigned to the pixels c and d, respectively. ).
[0103]
If it is determined as NO in step S32, the process proceeds to step S34, and it is determined whether or not the value of the variable f is 2. As a result, when it is determined that the value of the variable f is not 2 (NO), the process proceeds to step S36, and when it is determined that the value of the variable f is 2 (YES), the process proceeds to step S35. Proceed to
[0104]
In step S35, the upper 8 bits of the variable x are assigned to the pixels a and c, respectively, and the lower 8 bits of the variable x are assigned to the pixels b and d, respectively, and then the process ends (END).
[0105]
If it is determined as NO in step S34, the process proceeds to step S36, and it is determined whether or not the value of the variable f is 3. As a result, if it is determined that the value of the variable f is not 3 (NO), the process ends (end), and if the value of the variable f is determined to be 3 (YES), Proceed to step S37.
[0106]
In step S37, the upper 8 bits of the variable x are the pixel a, the 23rd to 16th bits of the variable x are the pixel b, the 15th to 8th bits of the variable x are the pixel c, and the lower order of the variable x After 8 bits are assigned to each pixel d, the processing ends (END).
[0107]
The above processing is repeated for each block, and the pixel values of the pixels indicated by black circles in FIG. 11 are decoded and supplied to the data correction processing circuit 121 for each block.
[0108]
The data correction processing circuit 121 pays attention to a predetermined pixel of the input block data, and generates a pixel value (correction value) of the target pixel that is statistically most likely from other pixel patterns. For example, assuming that the pixel a is the target pixel, the pattern of the pixels b to d is detected, and the most probable value of the target pixel a in the case of the pattern is read from the correction data table 122 and is used as the value of the pixel a. Output. Similar processing is repeated for the pixels b to c, and data for one block is generated.
[0109]
Since the data stored in the correction data table can be generated by the same processing as the data stored in the correction data table 83 of the first embodiment, description thereof is omitted.
[0110]
In the above correction process, the four pixels a to d are processed as one block. However, as in the first embodiment, the correction process is executed with 3 × 3 pixels as one block. Of course, you may do it.
[0111]
The image data obtained by the above processing is supplied to the switch 5 as a preview image. When the switch 5 is connected to the preview image side, the preview image is displayed on the CRT monitor 6.
[0112]
The preview image output from the data correction circuit 121 is supplied to the switch 5 and also to the up converter 123.
[0113]
The up-converter 123 converts the data thinned down to 1/6 into an image having the same resolution as the original image and outputs the image. Note that the up-converter 123 has the same configuration as that shown in FIG.
[0114]
The image data output from the up-converter 123 is supplied to the switch 5. If the switch 5 is connected to the up-convert image side, the up-convert image is displayed on the CRT monitor 6.
[0115]
According to the above embodiment, on the transmission side, the original image is thinned out to 1/6, and then decomposed into blocks each composed of 2 × 2 pixels, and data is obtained according to the distribution of pixel levels in each block. The data is encoded and transmitted. On the receiving side, the pixels of each block are decoded, and then data correction processing is performed. The obtained correction data is output as a preview image, and the image is further up-converted. Since it is output as an up-converted image, it is possible to greatly compress the image by a simple process, and it is possible to refer to data in the middle of the expansion process as a preview image, which is unnecessary. It is possible to omit the decompression process for the image, and as a result, it is possible to improve the transmission speed of the image data. In addition, since image data often includes portions of the same color, horizontal or vertical line segments, etc., the above encoding process enables efficient image encoding. .
[0116]
By the way, when obtaining the data (centroid value) stored in the correction data table 83 in the first embodiment, the following procedure is often used. That is, first, a half-band filtering process is applied to the learning original image (standard image) in the horizontal direction and the vertical direction, respectively. Then, pixels are thinned out at a ratio of 1/2 in the horizontal direction and the vertical direction from the band-limited image, and pixels indicated by black circles in FIG. 3 are extracted. Then, based on the image extracted in this way, a standard value (centroid value) of the target pixel for each class is calculated by statistical processing.
[0117]
As described above, normally, the centroid value is calculated using the image obtained by performing the band limiting filtering process according to the pixel decimation rate, but the band-limited value of the band limiting filter is obtained by setting a lower band. In many cases, a visually sharp image can be obtained by using the obtained barycentric value.
[0118]
However, when the limit band is set to a lower value, a portion that is not effective is generated depending on the pattern included in the image. Therefore, a sharper image can be obtained by appropriately changing the band limitation of the band limitation filter according to the block pattern included in the image.
[0119]
FIG. 13 is a block diagram illustrating a configuration example of a centroid value calculation circuit that calculates the centroid value by the method as described above.
[0120]
In this figure, the blocking circuit 140 divides the original image into 6 × 6 pixel blocks and outputs them to the ADRC circuit 141 and the delay circuit 142. The ADRC circuit 141 outputs data (for example, 3-bit data) obtained by performing ADRC on the block data output from the block forming circuit 140 to the pattern detection circuit 143.
[0121]
The pattern detection circuit 143 determines whether or not the following pattern is present in each block. If these patterns are detected, the horizontal direction band limiting filter 144 and the vertical direction band limiting filter 145 have predetermined values. It is designed to supply commands.
[0122]
(A) Vertical or horizontal edge portion
(B) A line having an angle other than 45 degrees or a flat part adjacent to the edge part
[0123]
The delay circuit 142 holds the image data until the pattern detection processing of the pattern detection circuit 143 is completed, and then outputs the image data to the horizontal band limiting filter 144. The horizontal band limiting filter 144 performs a band limiting process according to the output from the pattern detection circuit 143 on the block data and outputs the obtained data to the vertical band limiting filter 145. Similarly, the vertical band limiting filter 145 performs band limiting processing according to the output from the pattern detection circuit 143 on the block data, and outputs the obtained data to the sampling circuit 146.
[0124]
The sampling circuit 146 samples (extracts) only pixels indicated by black circles in FIG. 3 and supplies them to the integrated value calculation circuit 147 and the class code generation circuit 148. The integrated value calculation circuit 147 is configured to calculate an integrated value sum (class) based on the above-described equation (3). The class code generation circuit 148 generates a class code to which the block data supplied from the sampling circuit 146 belongs, and supplies it to the

memories

149 and 151 as address data.
[0125]
The memory 149 stores the cumulative degree. That is, the data stored in the address corresponding to the class code supplied from the class code generating circuit 148 is read out and supplied to the adding circuit 150, where it is incremented by 1 and stored again in the original address. Has been made. The adder circuit 150 increments the data output from the memory 150 by one.
[0126]
The memory 151 stores the integrated value. That is, the data stored in the address corresponding to the class code supplied from the class code generating circuit 148 is read and supplied to the adding circuit 152, where the integrated value newly supplied from the integrated value calculating circuit 147 is obtained. It is added and stored again at the original address. As described above, the adding circuit 152 adds the data newly output from the integrated value calculating circuit 147 to the data output from the memory 151.
[0127]
The division circuit 153 supplies the ROM table 103 with a value obtained by dividing the integrated value stored in the memory 149 by the cumulative degree stored in the memory 151. The ROM table 103 forms part of the upconverter 61 as shown in FIG.
[0128]
The address counter 154 designates the addresses of these memories when calculating the centroid value from the data stored in the

memories

149 and 151 and storing it in the ROM table 103.
[0129]
Next, the operation of the above embodiment will be described.
[0130]
When the original image is supplied to the blocking circuit 140, the blocking circuit 140 divides the original image into blocks each having 6 × 6 pixels and supplies the blocks to the ADRC circuit 141 and the delay circuit 142.
[0131]
The ADRC circuit 141 performs ADRC processing on a block composed of 6 × 6 pixels, and supplies the obtained data to the pattern detection circuit 143. The pattern detection circuit 143 refers to the output from the ADRC circuit 141, and (A) a vertical or horizontal edge or (B) a line having an angle other than 45 degrees or an edge portion with respect to the target block It is determined whether or not a flat portion adjacent to is included. When these patterns are detected, the detection result is output to the horizontal direction band limiting filter 144 and the vertical direction band limiting filter 145.
[0132]
When the pattern detection circuit 143 detects the pattern (A) described above, the horizontal direction band limiting filter 144 and the vertical direction band limiting filter 145 operate on the block data output from the delay circuit 142 with 10 / Twenty-four band restrictions are applied in each of the horizontal and vertical directions. When the pattern (B) described above is detected, a band limit of 12/24 is applied in each of the horizontal direction and the vertical direction. Further, when neither the pattern (A) nor the pattern (B) is detected, the band limitation of 11/24 is applied in each of the horizontal direction and the vertical direction.
[0133]
The block data subjected to band limitation by the horizontal band limiting filter 144 and the vertical band limiting filter 145 is supplied to the sampling circuit 146, and the pixels indicated by black circles in FIG. 3 are extracted to form a 3 × 3 pixel block. The integrated value calculation circuit 147 and the class code generation circuit 148 are supplied.
[0134]
The class code generation circuit 148 generates a class code class according to the above-described equation (2) and supplies it to the memory 149 and the memory 151 as address data. The memory 149 reads the accumulation degree stored at the address corresponding to the class code. The adder circuit 150 increments the value read from the memory 149 by 1 and stores it at the original address. The memory 151 reads the integrated value from the address corresponding to the class code. The adding circuit 152 adds the integrated value sum (class) (see Equation (3)) output from the integrated value calculating circuit 147 to the value read from the memory 151, and uses the obtained data as the original address. Store.
[0135]
The above operation is performed on all blocks of the original image, and as a result, the cumulative degree and integrated value for a predetermined original image are calculated. By performing such processing on a plurality of different original images, it is possible to generate highly accurate data.
[0136]
As described above, when the processing for a plurality of original images is completed, the address counter 154 sequentially outputs the values from the minimum address value to the maximum address value in the

memories

149 and 151 while incrementing them one by one. As a result, the accumulation degree n (class) belonging to the class corresponding to the address data is read from the memory 149 and supplied to the division circuit 153. Further, the integrated value sum (class) belonging to the class corresponding to the address data is read from the memory 151 and supplied to the division circuit 153.
[0137]
The dividing circuit 153 divides the integrated value sum (class) output from the memory 151 and belonging to the predetermined class class by the cumulative degree n (class) belonging to the same class, and obtains the obtained data in the class of the ROM table 103. Store at the address corresponding to the value.
[0138]
Through the above processing, the centroid value (see Expression (5)) generated from a plurality of original images is stored in the ROM table 103.
[0139]
When the up-conversion processing is executed using the centroid value obtained by the embodiment as described above, the up-conversion processing is more effective than the normal processing (processing that limits the bandwidth by 1/2 regardless of the image pattern). A sharp image can be obtained.
[0140]
  In the above embodiment, after the block data is compressed by the ADRC circuit 101, the data isTheOriginally, block data was classified. However, the present invention is not limited to such a case, and the block data may be compressed by other methods (for example, DCT (discrete cosine transform)). In addition, this compression process can be omitted.
[0141]
In the above embodiment, compressed image data is transmitted via a public line, but the present invention is not limited to such a case.
[0143]
【The invention's effect】
  Claim1Decoding device according to claim and claim3Described inDecryptionAccording to the method, the image data that has been subjected to the encoding process is subjected to a predetermined decoding process, the decoded image data is output as a preview image, and the decoded image data is further reduced in resolution. Since up-conversion to high image data is performed and the up-converted image data is output as an up-converted image, it is possible to output the progress of the encoding process as a preview image.
[0144]
  Claim4Transmitter / receiver device and claim7According to the transmission / reception method described in the above, the transmission side performs band limitation on a component of the original image data that is equal to or higher than a predetermined spatial frequency, samples the band limited image data at a predetermined ratio, Is divided into a plurality of blocks, the divided image data is encoded for each block, the encoded data is transmitted, and the receiving side receives the transmitted data and performs a predetermined process on the received data. The decoding process is performed, and the decoded image data is output as a preview image, and the decoded image is up-converted into image data having a higher resolution and output as an up-converted image. It is possible to compress / decompress with simple operations, and after confirming the image with the preview image, up-convert only the necessary image. Since Rukoto becomes possible, it becomes possible to improve the processing speed.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of an embodiment of a transmission / reception apparatus according to the present invention.
FIG. 2 is a block diagram showing an example of a detailed configuration of an encoder 1 shown in FIG.
FIG. 3 is a diagram for explaining processing executed in an encoder 1 shown in FIG. 2;
4 is a block diagram showing an example of a detailed configuration of an encoding circuit 23 shown in FIG.
5 is a block diagram showing an example of a detailed configuration of a decoder 4 shown in FIG.
6 is a block diagram showing an example of a detailed configuration of an adaptive encoding circuit 60 shown in FIG.
7 is a block diagram showing an example of a detailed configuration of an up-converter 61 shown in FIG.
FIG. 8 is a diagram for explaining processing executed in the second embodiment of this invention;
FIG. 9 is a block diagram showing a detailed configuration of a decoder 4 according to the second embodiment of this invention.
FIG. 10 is a flowchart illustrating processing executed in an encoding circuit 23 according to the second embodiment of this invention.
FIG. 11 is a diagram for explaining processing executed in the second embodiment of this invention;
12 is a flowchart for explaining an example of processing executed in the decryption circuit 120 shown in FIG. 9. FIG.
13 is a block diagram illustrating a configuration example of a circuit that generates data to be stored in the correction data table 83 illustrated in FIG. 6;
FIG. 14 is a diagram for explaining a conventional image compression / decompression process;
[Explanation of symbols]
20 horizontal band limiting filter (band limiting unit), 21 vertical band limiting filter (band limiting unit), 22 sampling circuit (sampling unit), 23 encoding circuit (encoding unit, transmission unit), 40 blocking circuit ( Dividing means), 60 adaptive decoding circuit (decoding means, first output means, receiving means), 61 upconverter (upconverting means, second output means), 120 decoding circuit (decoding means), 121 data Correction processing circuit (decoding means, first output means), 123 up-converter (up-conversion means, second output means)

Claims

In a decoding device that outputs information obtained by performing information expansion processing on image data that has been subjected to encoding processing after being divided into a plurality of blocks,
Decoding means for performing a predetermined decoding process on the image data subjected to the encoding process;
First output means for outputting the image data obtained by the decoding means as a preview image;
Up-conversion means for up-converting the image data obtained by the decoding means into image data having a higher resolution;
Second output means for outputting the image data obtained by the up-conversion means as an up-converted image ,
The up-conversion means reads out data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs a predetermined operation on the read representative value, whereby the decoding means Up-convert the image data obtained by the above to image data with a high resolution,
The table is based on image data generated by sampling a predetermined ratio of image data obtained by subjecting the original image data to bandwidth limitation processing according to the image pattern. Is generated
Decoding device, characterized in that.

The decoding apparatus according to claim 1 , wherein the decoding unit performs an adaptive decoding process in which data corresponding to an image pattern of the block is read from a table and output.

In a decoding method for performing image decompression on image data that has been subjected to encoding processing after being divided into a plurality of blocks and outputting the obtained image data,
A decoding step of performing a predetermined decoding process on the image data subjected to the encoding process;
A first output step of outputting the image data obtained by the decoding step as a preview image;
An up-conversion step of up-converting the image data obtained by the decoding step into image data having a higher resolution;
A second output step of outputting the image data obtained by the up-conversion step as an up-conversion image ,
The processing of the up-conversion step reads data corresponding to the image pattern of each block obtained by the processing of the decoding step from the table, and performs a predetermined calculation on the read representative value, Up-converting the image data obtained by the process of the decoding step into the image data having a high resolution,
The table is based on image data generated by sampling a predetermined ratio of image data obtained by subjecting the original image data to bandwidth limitation processing according to the image pattern. A decoding method, characterized in that the decoding method is generated .

The transmission side transmits image data obtained by performing information compression processing on the original image data, and the reception side is obtained by performing information decompression processing on the transmitted image data. In the transmission / reception device that outputs the received image data,
The sender side
Band limiting means for limiting a component of the original image data having a predetermined spatial frequency or higher;
Sampling means for sampling the image data obtained by the band limiting means at a predetermined rate;
Dividing means for dividing the image data obtained by the sampling means into a plurality of blocks;
Encoding means for performing encoding for each block of image data obtained by the dividing means;
Transmission means for transmitting data output from the encoding means,
The receiving side
Receiving means for receiving the data transmitted by the transmitting means;
Decoding means for performing a predetermined decoding process on the data received by the receiving means;
First output means for outputting the image data obtained by the decoding means as a preview image;
Up-conversion means for up-converting the image data obtained by the decoding means into image data having a higher resolution;
Second output means for outputting the image data obtained by the up-conversion means as an up-converted image ,
The up-conversion means reads out data corresponding to the image pattern of each block obtained by the decoding means from the table, and performs a predetermined operation on the read representative value, whereby the decoding means Up-convert the image data obtained by the above to image data with a high resolution,
The table is based on image data generated by sampling a predetermined ratio of image data obtained by subjecting the original image data to bandwidth limitation processing according to the image pattern. A transmission / reception apparatus characterized in that the transmission / reception apparatus is generated .

The transmission / reception apparatus according to claim 4 , wherein the encoding unit encodes the image data based on an ADRC method.

The transmitting / receiving apparatus according to claim 4 , wherein the encoding unit encodes the image data based on a variable density pixel transmission method.

The transmission side transmits image data obtained by performing information compression processing on the original image data, and the reception side is obtained by performing information decompression processing on the transmitted image data. In the transmission / reception method for outputting the received image data,
The sender side
A band limiting step for limiting a component of the original image data at a predetermined spatial frequency or higher;
A sampling step of sampling the image data obtained by the band limiting step at a predetermined rate;
A dividing step of dividing the image data obtained by the sampling step into a plurality of blocks;
An encoding step for performing encoding for each block of image data obtained by the dividing step;
A transmission step of transmitting data output from the encoding step,
The receiving side
A receiving step of receiving the data transmitted by the transmitting step;
A decoding step of performing a predetermined decoding process on the data received by the receiving step;
A first output step of outputting the image data obtained by the decoding step as a preview image;
An up-conversion step of up-converting the image data obtained by the decoding step into image data having a higher resolution;
A second output step of outputting the image data obtained by the up-conversion step as an up-conversion image ,
The processing of the up-conversion step reads data corresponding to the image pattern of each block obtained by the processing of the decoding step from the table, and performs a predetermined calculation on the read representative value, Up-converting the image data obtained by the process of the decoding step into the image data having a high resolution,
The table is based on image data generated by sampling a predetermined ratio of image data obtained by subjecting the original image data to bandwidth limitation processing according to the image pattern. transmission and reception method which is characterized in that which has been generated.