JP3844302B2 - プロトコル二重化装置及びプロトコル二重化方法 - Google Patents
プロトコル二重化装置及びプロトコル二重化方法 Download PDFInfo
- Publication number
- JP3844302B2 JP3844302B2 JP2002576392A JP2002576392A JP3844302B2 JP 3844302 B2 JP3844302 B2 JP 3844302B2 JP 2002576392 A JP2002576392 A JP 2002576392A JP 2002576392 A JP2002576392 A JP 2002576392A JP 3844302 B2 JP3844302 B2 JP 3844302B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- protocol
- packets
- queuing
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
技術分野
本発明は、概して二重化したコンピュータシステムに関し、さらに詳細には、二重化したコンピュータシステムにおけるプロトコルを二重化する技術に関する。
背景技術
従来よりネットワークに接続した２台のコンピュータを二重化して使用するシステム構成方法がある。しかし、このような構成で、同じ通信先から送られてくるパケットを前記２台のコンピュータで受信しても、２台のコンピュータが受信するパケットの順番は必ずしも同じになるとは限らない。受信さえできればよく、受信の順序を問わないような用途ならば問題ないが、パケットを受信する順序が問題となるような用途には、単にハードウェアを二重化するだけでは不十分である。
本発明は、この点に鑑みてなされたものであり、二重化したコンピュータシステムにおいて特定の通信対象に対しては２台のコンピュータのパケットの通信順序及びその内容が同じになるようにプロトコルを二重化する方法、およびこのようにプロトコルを二重化した二重化コンピュータシステムを提供することを目的とする。
発明の開示
請求項１記載の発明は、ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化装置において、
処理されるべきパケットを処理順序に格納する待ち行列手段と、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理手段と、該プロトコル処理手段により実行されたパケットを一時的に格納する一時的待ち行列手段と、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列手段と、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とする。
請求項２記載の発明は、前記プロトコル処理手段は、前記待ち行列手段からのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込み手段と、前記パケットのプロトコル処理を行う通信処理手段と、該通信処理手段により処理されたパケットを前記一時的待ち行列手段に出力するパケット出力処理手段と、を備え、前記第１のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理手段によりプロトコル処理をして前記パケット出力処理手段により前記一時的待ち行列手段に出力することを特徴とする。
請求項３記載の発明は、前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理手段によりプロトコル処理すると共に、前記仮想待ち行列手段に前記パケットを格納することを特徴とする。
請求項４記載の発明は、前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列手段の先頭のパケットを前記通信処理手段に渡すことを特徴とする。
請求項５記載の発明は、前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列手段の先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理手段に渡すことを特徴とする。
請求項６記載の発明は、ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化方法において、処理されるべきパケットを処理順序に格納する待ち行列ステップと、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理ステップと、該プロトコル処理ステップにより実行されたパケットを一時的に格納する一時的待ち行列ステップと、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列ステップと、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とする。
請求項７記載の発明は、前記プロトコル処理ステップは、前記待ち行列ステップからのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込みステップと、前記パケットのプロトコル処理を行う通信処理ステップと、該通信処理ステップにより処理されたパケットを前記一時的待ち行列ステップに出力するパケット出力処理ステップと、を備え、前記第１のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理ステップによりプロトコル処理をして前記パケット出力処理ステップにより前記一時的待ち行列ステップに出力することを特徴とする。
請求項８記載の発明は、前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理ステップによりプロトコル処理すると共に、前記仮想待ち行列ステップに前記パケットを格納することを特徴とする。
請求項９記載の発明は、前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列ステップの先頭のパケットを前記通信処理ステップに渡すことを特徴とする。
請求項１０記載の発明は、前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列ステップの先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理ステップに渡すことを特徴とする。
発明を実施するための最良の形態
図１は、本発明によるプロトコルの二重化方法を適用できる二重化コンピュータシステムの説明に必要な部分のみを示した概略ブロック図である。図１において、二重化コンピュータシステム１は、ネットワークに接続された２台のコンピュータ１０および２０からなる。
コンピュータ１０および２０は、用途に応じて、互いに構造が同じでも異なっていても良い。但し、両方のコンピュータ１０および２０に必要な要素は共通なので、以降、「コンピュータ１０、２０」のように両コンピュータを表し、一方のみを説明する。コンピュータ１０、２０は、図示しないＣＰＵ（中央処理装置）およびメモリを含む制御部１１、２１；ネットワークとのインタフェースをとるＮＩＣ（ネットワーク・インタフェース・カード）１２、２２；コンピュータ１０、２０間の通信に用いる共有メモリ１３、２３を備えたものであれば、如何なるものでも良い。
両コンピュータ１０、２０がネットワークから同一のコンピュータとして見えるように、それぞれのＮＩＣ１２及び２２には、同一のＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスＡｍａｃを付ける。共有メモリ１３、２３は、コンピュータ１０、２０間で、二重化の対象となる通信のプロトコル処理をするパケットの待ち行列を共有するために設けたデュアルポートＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、それぞれのコンピュータで同一のアドレス空間（「共有メモリ空間」と称する）に設けたメモリである。共有メモリ１３、２３は、一方のコンピュータ１０又は２０が共有メモリ空間にデータを書き込むと共有メモリ１３及び２３の両方に同じデータがほぼ同時に書き込まれるように構成される。
次に、二重化コンピュータシステム１の動作を説明する。本発明のプロトコルの二重化とは、一方のコンピュータのパケットの通信順序及びその内容を他方のコンピュータのパケット通信順に強制的にそろえることである。以下において、都合上、コンピュータ１０におけるパケットのプロトコル処理順序にコンピュータ２０のパケット処理順序を合わせるようにする場合について説明する。このような意味から、便宜上、コンピュータ１０を主コンピュータ、コンピュータ２０を２次コンピュータと称する。
図２は、本発明によるプロトコルの二重化の原理を説明するための図である。図２において、１００および２００は、コンピュータ１０および２０において、例えばネットワークからのパケットの受信に伴って実行されるプロトコル処理を示す。このプロトコルは、コンピュータシステム１の用途に応じた適切なものであれば、例えば、ＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ）など何でも良いが、詳細に後述するように、標準的なプロトコルの一部を改良したものである。３０および４０は、プロトコル処理１００および２００により処理されるべきパケットを処理順に格納する待ち行列である。３２および４２は、既にプロトコル処理１００および２００が為されたパケットを一時的に格納する待ち行列である。前記のように、共有メモリ１３および２３は常に内容が同じになるように記憶されるので図２には１つのみ図示した。それぞれの共有メモリ１３および２３には、本発明によりプロトコル処理の二重化をする対象の通信に用いられるパケットのみを格納するもう１つの待ち行列（仮想待ち行列）５０が作られる。
実際の動作では、まず主サーバ１０側のプロトコル処理では、待ち行列３０からのＱ（Ｑは待ち行列の意味で使用した）取り込み処理１１０において、取り込んだパケットが本発明のプロトコルの二重化を行うべき通信（対象とする通信）で用いられるパケット（「対象のパケット」と称する）かどうかを判断する。このため、例えば、二重化コンピュータシステム１がネットワークから受信し、プロトコルとしてＴＣＰを用いる場合を想定すると、例えば、パケットに含まれる発信元ＭＡＣアドレス、発信元ＩＰアドレス及び発信元ポートアドレスによって対象のパケットかどうかを判断することができる。
なお、対象のパケットかどうかの判断に用いる情報（フィルタ情報）は、前述の発信元ＭＡＣアドレス、発信元ＩＰアドレス及び発信元ポートアドレスに限る必要はなく、パケットに含まれる情報でパケットの識別に利用できる情報であれば、如何なる情報を用いて判断しても良い。また、本発明のプロトコルの二重化を行うべき通信は、システム１の用途に応じて限られることが予想されるので、対象の通信またはパケットの識別の判断基準となる情報は、二重化コンピュータシステム１の製造業者、販売業者またはシステム管理者などが、所定の不揮発性の記憶箇所に必要なだけ書き込んでおくことが好ましいと思われる。
コンピュータ１０におけるＱ取り込み処理１１０では、取り込んだパケットが対象のパケットかどうかをフィルタ情報を用いて判断する。取り込んだパケットが対象のパケットでない場合、通常どおり１３０のプロトコル処理にそのまま渡す。取り込んだパケットが対象のパケットならば、プロトコル処理１３０に渡すとともに、共有メモリ１３の仮想待ち行列５０に加える。このようにすることにより、プロトコル処理１３０された対象のパケットが仮想待ち行列５０に入ることになる。
一方、コンピュータ２０におけるＱ取り込み処理２１０においても、取り込んだパケットが対象のパケットかどうかを処理１１０と同じ要領で判断する。対象のパケットでない場合、取り込んだパケットはそのまま通信処理２５０に渡す。取り込んだパケットが対象のパケットの場合、次の２とおりの処理が可能である。即ち、（１）取り込んだ対象のパケットは捨て、仮想待ち行列５０の先頭のパケットを通信処理２５０に渡すか、または（２）取り込んだ対象のパケットと仮想待ち行列５０の先頭のパケットを比較し（２３０）、一致した場合のみ、取り込んだ対象のパケットは捨て、仮想待ち行列５０の先頭のパケットを通信処理２５０に渡すようにしてもよい。
以上の処理により、対象のパケットに関しては、待ち行列３２および４２を同じ順序でパケットが通過することになる。
本発明によれば、二重化したコンピュータシステムにおいて特定の通信対象に対しては２台のコンピュータのパケットの通信順序及びその内容が同じになるようにプロトコルを二重化する方法、およびこのようにプロトコルを二重化した二重化コンピュータシステムを提供することができる。
【図面の簡単な説明】
図１は、本発明によるプロトコルの二重化方法を適用できる二重化コンピュータシステムの説明に必要な部分のみを示した概略ブロック図である。
図２は、本発明によるプロトコルの二重化の原理を説明するための図である。
本発明は、概して二重化したコンピュータシステムに関し、さらに詳細には、二重化したコンピュータシステムにおけるプロトコルを二重化する技術に関する。
背景技術
従来よりネットワークに接続した２台のコンピュータを二重化して使用するシステム構成方法がある。しかし、このような構成で、同じ通信先から送られてくるパケットを前記２台のコンピュータで受信しても、２台のコンピュータが受信するパケットの順番は必ずしも同じになるとは限らない。受信さえできればよく、受信の順序を問わないような用途ならば問題ないが、パケットを受信する順序が問題となるような用途には、単にハードウェアを二重化するだけでは不十分である。
本発明は、この点に鑑みてなされたものであり、二重化したコンピュータシステムにおいて特定の通信対象に対しては２台のコンピュータのパケットの通信順序及びその内容が同じになるようにプロトコルを二重化する方法、およびこのようにプロトコルを二重化した二重化コンピュータシステムを提供することを目的とする。
発明の開示
請求項１記載の発明は、ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化装置において、
処理されるべきパケットを処理順序に格納する待ち行列手段と、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理手段と、該プロトコル処理手段により実行されたパケットを一時的に格納する一時的待ち行列手段と、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列手段と、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とする。
請求項２記載の発明は、前記プロトコル処理手段は、前記待ち行列手段からのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込み手段と、前記パケットのプロトコル処理を行う通信処理手段と、該通信処理手段により処理されたパケットを前記一時的待ち行列手段に出力するパケット出力処理手段と、を備え、前記第１のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理手段によりプロトコル処理をして前記パケット出力処理手段により前記一時的待ち行列手段に出力することを特徴とする。
請求項３記載の発明は、前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理手段によりプロトコル処理すると共に、前記仮想待ち行列手段に前記パケットを格納することを特徴とする。
請求項４記載の発明は、前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列手段の先頭のパケットを前記通信処理手段に渡すことを特徴とする。
請求項５記載の発明は、前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列手段の先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理手段に渡すことを特徴とする。
請求項６記載の発明は、ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化方法において、処理されるべきパケットを処理順序に格納する待ち行列ステップと、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理ステップと、該プロトコル処理ステップにより実行されたパケットを一時的に格納する一時的待ち行列ステップと、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列ステップと、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とする。
請求項７記載の発明は、前記プロトコル処理ステップは、前記待ち行列ステップからのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込みステップと、前記パケットのプロトコル処理を行う通信処理ステップと、該通信処理ステップにより処理されたパケットを前記一時的待ち行列ステップに出力するパケット出力処理ステップと、を備え、前記第１のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理ステップによりプロトコル処理をして前記パケット出力処理ステップにより前記一時的待ち行列ステップに出力することを特徴とする。
請求項８記載の発明は、前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理ステップによりプロトコル処理すると共に、前記仮想待ち行列ステップに前記パケットを格納することを特徴とする。
請求項９記載の発明は、前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列ステップの先頭のパケットを前記通信処理ステップに渡すことを特徴とする。
請求項１０記載の発明は、前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列ステップの先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理ステップに渡すことを特徴とする。
発明を実施するための最良の形態
図１は、本発明によるプロトコルの二重化方法を適用できる二重化コンピュータシステムの説明に必要な部分のみを示した概略ブロック図である。図１において、二重化コンピュータシステム１は、ネットワークに接続された２台のコンピュータ１０および２０からなる。
コンピュータ１０および２０は、用途に応じて、互いに構造が同じでも異なっていても良い。但し、両方のコンピュータ１０および２０に必要な要素は共通なので、以降、「コンピュータ１０、２０」のように両コンピュータを表し、一方のみを説明する。コンピュータ１０、２０は、図示しないＣＰＵ（中央処理装置）およびメモリを含む制御部１１、２１；ネットワークとのインタフェースをとるＮＩＣ（ネットワーク・インタフェース・カード）１２、２２；コンピュータ１０、２０間の通信に用いる共有メモリ１３、２３を備えたものであれば、如何なるものでも良い。
両コンピュータ１０、２０がネットワークから同一のコンピュータとして見えるように、それぞれのＮＩＣ１２及び２２には、同一のＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスＡｍａｃを付ける。共有メモリ１３、２３は、コンピュータ１０、２０間で、二重化の対象となる通信のプロトコル処理をするパケットの待ち行列を共有するために設けたデュアルポートＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、それぞれのコンピュータで同一のアドレス空間（「共有メモリ空間」と称する）に設けたメモリである。共有メモリ１３、２３は、一方のコンピュータ１０又は２０が共有メモリ空間にデータを書き込むと共有メモリ１３及び２３の両方に同じデータがほぼ同時に書き込まれるように構成される。
次に、二重化コンピュータシステム１の動作を説明する。本発明のプロトコルの二重化とは、一方のコンピュータのパケットの通信順序及びその内容を他方のコンピュータのパケット通信順に強制的にそろえることである。以下において、都合上、コンピュータ１０におけるパケットのプロトコル処理順序にコンピュータ２０のパケット処理順序を合わせるようにする場合について説明する。このような意味から、便宜上、コンピュータ１０を主コンピュータ、コンピュータ２０を２次コンピュータと称する。
図２は、本発明によるプロトコルの二重化の原理を説明するための図である。図２において、１００および２００は、コンピュータ１０および２０において、例えばネットワークからのパケットの受信に伴って実行されるプロトコル処理を示す。このプロトコルは、コンピュータシステム１の用途に応じた適切なものであれば、例えば、ＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ）など何でも良いが、詳細に後述するように、標準的なプロトコルの一部を改良したものである。３０および４０は、プロトコル処理１００および２００により処理されるべきパケットを処理順に格納する待ち行列である。３２および４２は、既にプロトコル処理１００および２００が為されたパケットを一時的に格納する待ち行列である。前記のように、共有メモリ１３および２３は常に内容が同じになるように記憶されるので図２には１つのみ図示した。それぞれの共有メモリ１３および２３には、本発明によりプロトコル処理の二重化をする対象の通信に用いられるパケットのみを格納するもう１つの待ち行列（仮想待ち行列）５０が作られる。
実際の動作では、まず主サーバ１０側のプロトコル処理では、待ち行列３０からのＱ（Ｑは待ち行列の意味で使用した）取り込み処理１１０において、取り込んだパケットが本発明のプロトコルの二重化を行うべき通信（対象とする通信）で用いられるパケット（「対象のパケット」と称する）かどうかを判断する。このため、例えば、二重化コンピュータシステム１がネットワークから受信し、プロトコルとしてＴＣＰを用いる場合を想定すると、例えば、パケットに含まれる発信元ＭＡＣアドレス、発信元ＩＰアドレス及び発信元ポートアドレスによって対象のパケットかどうかを判断することができる。
なお、対象のパケットかどうかの判断に用いる情報（フィルタ情報）は、前述の発信元ＭＡＣアドレス、発信元ＩＰアドレス及び発信元ポートアドレスに限る必要はなく、パケットに含まれる情報でパケットの識別に利用できる情報であれば、如何なる情報を用いて判断しても良い。また、本発明のプロトコルの二重化を行うべき通信は、システム１の用途に応じて限られることが予想されるので、対象の通信またはパケットの識別の判断基準となる情報は、二重化コンピュータシステム１の製造業者、販売業者またはシステム管理者などが、所定の不揮発性の記憶箇所に必要なだけ書き込んでおくことが好ましいと思われる。
コンピュータ１０におけるＱ取り込み処理１１０では、取り込んだパケットが対象のパケットかどうかをフィルタ情報を用いて判断する。取り込んだパケットが対象のパケットでない場合、通常どおり１３０のプロトコル処理にそのまま渡す。取り込んだパケットが対象のパケットならば、プロトコル処理１３０に渡すとともに、共有メモリ１３の仮想待ち行列５０に加える。このようにすることにより、プロトコル処理１３０された対象のパケットが仮想待ち行列５０に入ることになる。
一方、コンピュータ２０におけるＱ取り込み処理２１０においても、取り込んだパケットが対象のパケットかどうかを処理１１０と同じ要領で判断する。対象のパケットでない場合、取り込んだパケットはそのまま通信処理２５０に渡す。取り込んだパケットが対象のパケットの場合、次の２とおりの処理が可能である。即ち、（１）取り込んだ対象のパケットは捨て、仮想待ち行列５０の先頭のパケットを通信処理２５０に渡すか、または（２）取り込んだ対象のパケットと仮想待ち行列５０の先頭のパケットを比較し（２３０）、一致した場合のみ、取り込んだ対象のパケットは捨て、仮想待ち行列５０の先頭のパケットを通信処理２５０に渡すようにしてもよい。
以上の処理により、対象のパケットに関しては、待ち行列３２および４２を同じ順序でパケットが通過することになる。
本発明によれば、二重化したコンピュータシステムにおいて特定の通信対象に対しては２台のコンピュータのパケットの通信順序及びその内容が同じになるようにプロトコルを二重化する方法、およびこのようにプロトコルを二重化した二重化コンピュータシステムを提供することができる。
【図面の簡単な説明】
図１は、本発明によるプロトコルの二重化方法を適用できる二重化コンピュータシステムの説明に必要な部分のみを示した概略ブロック図である。
図２は、本発明によるプロトコルの二重化の原理を説明するための図である。
Claims (10)
- ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化装置において、
処理されるべきパケットを処理順序に格納する待ち行列手段と、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理手段と、該プロトコル処理手段により実行されたパケットを一時的に格納する一時的待ち行列手段と、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列手段と、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とするプロトコル二重化装置。 - 前記プロトコル処理手段は、前記待ち行列手段からのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込み手段と、前記パケットのプロトコル処理を行う通信処理手段と、該通信処理手段により処理されたパケットを前記一時的待ち行列手段に出力するパケット出力処理手段と、を備え、
前記第１のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理手段によりプロトコル処理をして前記パケット出力処理手段により前記一時的待ち行列手段に出力することを特徴とする請求項１に記載のプロトコル二重化装置。 - 前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理手段によりプロトコル処理すると共に、前記仮想待ち行列手段に前記パケットを格納することを特徴とする請求項１又は２に記載のプロトコル二重化装置。
- 前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列手段の先頭のパケットを前記通信処理手段に渡すことを特徴とする請求項１に記載のプロトコル二重化装置。
- 前記第２のコンピュータにおいて前記待ち行列手段に格納されたパケットを前記パケット取り込み手段により順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列手段の先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理手段に渡すことを特徴とする請求項１に記載のプロトコル二重化装置。
- ネットワークに接続され、同一のアドレス空間を有する共有メモリを備えた第１および第２のコンピュータから構成され、特定の通信のパケットに対して前記第１および第２のコンピュータのパケット通信順序及びその内容を揃えるプロトコル二重化方法において、
処理されるべきパケットを処理順序に格納する待ち行列ステップと、前記ネットワークからのパケットの受信に伴って実行されるプロトコル処理ステップと、該プロトコル処理ステップにより実行されたパケットを一時的に格納する一時的待ち行列ステップと、二重化する対象の通信に用いられるパケットを格納する仮想待ち行列ステップと、を前記第１および第２のコンピュータにそれぞれ備えたことを特徴とするプロトコル二重化方法。 - 前記プロトコル処理ステップは、前記待ち行列ステップからのパケットを順次取り込み、該取り込まれたパケットが二重化する対象のパケットか否かを判断するパケット取り込みステップと、前記パケットのプロトコル処理を行う通信処理ステップと、該通信処理ステップにより処理されたパケットを前記一時的待ち行列ステップに出力するパケット出力処理ステップと、を備え、
前記第１のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットでない場合、前記パケットを前記通信処理ステップによりプロトコル処理をして前記パケット出力処理ステップにより前記一時的待ち行列ステップに出力することを特徴とする請求項６に記載のプロトコル二重化方法。 - 前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、前記パケットを前記通信処理ステップによりプロトコル処理すると共に、前記仮想待ち行列ステップに前記パケットを格納することを特徴とする請求項６又は７に記載のプロトコル二重化方法。
- 前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットを捨て、前記仮想待ち行列ステップの先頭のパケットを前記通信処理ステップに渡すことを特徴とする請求項６に記載のプロトコル二重化方法。
- 前記第２のコンピュータにおいて前記待ち行列ステップに格納されたパケットを前記パケット取り込みステップにより順次取り込み、二重化する対象のパケットか否かを判断し、対象のパケットである場合、該対象のパケットと前記仮想待ち行列ステップの先頭のパケットを比較し、比較の結果一致した場合のみ前記対象のパケットを捨て、前記先頭のパケットを前記通信処理ステップに渡すことを特徴とする請求項６に記載のプロトコル二重化方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001134665 | 2001-03-26 | ||
| JP2001134665 | 2001-03-26 | ||
| PCT/JP2002/000770 WO2002078292A1 (fr) | 2001-03-26 | 2002-01-31 | Duplexeur de protocole et procede de duplexage de protocole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002078292A1 JPWO2002078292A1 (ja) | 2004-09-09 |
| JP3844302B2 true JP3844302B2 (ja) | 2006-11-08 |
Family
ID=18982305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002576392A Expired - Fee Related JP3844302B2 (ja) | 2001-03-26 | 2002-01-31 | プロトコル二重化装置及びプロトコル二重化方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7328273B2 (ja) |
| EP (1) | EP1376975B1 (ja) |
| JP (1) | JP3844302B2 (ja) |
| KR (1) | KR100637990B1 (ja) |
| AT (1) | ATE432498T1 (ja) |
| CA (1) | CA2437560A1 (ja) |
| DE (1) | DE60232439D1 (ja) |
| TW (1) | TW560152B (ja) |
| WO (1) | WO2002078292A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2447672B (en) | 2007-03-21 | 2011-12-14 | Ford Global Tech Llc | Vehicle manoeuvring aids |
| CN104618308B (zh) * | 2013-11-04 | 2019-09-13 | 腾讯科技（武汉）有限公司 | 协议请求处理方法及装置 |
| JP6446420B2 (ja) * | 2016-09-29 | 2018-12-26 | 本田技研工業株式会社 | 水冷エンジン搭載鞍乗り型車両 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222217A (en) * | 1989-01-18 | 1993-06-22 | International Business Machines Corporation | System and method for implementing operating system message queues with recoverable shared virtual storage |
| CA2011935A1 (en) | 1989-04-07 | 1990-10-07 | Desiree A. Awiszio | Dual-path computer interconnect system with four-ported packet memory control |
| US5187780A (en) | 1989-04-07 | 1993-02-16 | Digital Equipment Corporation | Dual-path computer interconnect system with zone manager for packet memory |
| JPH05327771A (ja) | 1992-05-27 | 1993-12-10 | Toshiba Corp | パケット組み上げ方式 |
| JPH06259274A (ja) | 1993-03-10 | 1994-09-16 | Mitsubishi Electric Corp | 二重系システム |
| JPH0764812A (ja) | 1993-08-30 | 1995-03-10 | Hitachi Ltd | デュアルコンピュータシステムの同期制御方法 |
| US5544304A (en) * | 1994-03-25 | 1996-08-06 | International Business Machines Corporation | Fault tolerant command processing |
| US5819020A (en) * | 1995-10-16 | 1998-10-06 | Network Specialists, Inc. | Real time backup system |
| GB9601585D0 (en) * | 1996-01-26 | 1996-03-27 | Hewlett Packard Co | Fault-tolerant processing method |
| US6219728B1 (en) * | 1996-04-22 | 2001-04-17 | Nortel Networks Limited | Method and apparatus for allocating shared memory resources among a plurality of queues each having a threshold value therefor |
| US6105151A (en) * | 1997-05-13 | 2000-08-15 | 3Com Corporation | System for detecting network errors |
| US6920146B1 (en) * | 1998-10-05 | 2005-07-19 | Packet Engines Incorporated | Switching device with multistage queuing scheme |
| JP3578385B2 (ja) * | 1998-10-22 | 2004-10-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ、及びレプリカ同一性保持方法 |
| US7006448B1 (en) * | 1999-10-01 | 2006-02-28 | Lucent Technologies Inc. | System and method for measuring network round trip time by monitoring fast-response operations |
| US6996102B2 (en) * | 2000-12-21 | 2006-02-07 | Nortel Networks Limited | Method and apparatus for routing data traffic across a multicast-capable fabric |
| US20020126673A1 (en) * | 2001-01-12 | 2002-09-12 | Nirav Dagli | Shared memory |
| US6941396B1 (en) * | 2003-02-19 | 2005-09-06 | Istor Networks, Inc. | Storage controller redundancy using bi-directional reflective memory channel |
-
2002
- 2002-01-31 JP JP2002576392A patent/JP3844302B2/ja not_active Expired - Fee Related
- 2002-01-31 AT AT02711260T patent/ATE432498T1/de not_active IP Right Cessation
- 2002-01-31 EP EP20020711260 patent/EP1376975B1/en not_active Expired - Lifetime
- 2002-01-31 US US10/312,430 patent/US7328273B2/en not_active Expired - Fee Related
- 2002-01-31 WO PCT/JP2002/000770 patent/WO2002078292A1/ja active Application Filing
- 2002-01-31 DE DE60232439T patent/DE60232439D1/de not_active Expired - Fee Related
- 2002-01-31 KR KR20027014193A patent/KR100637990B1/ko not_active IP Right Cessation
- 2002-01-31 CA CA 2437560 patent/CA2437560A1/en not_active Abandoned
- 2002-02-04 TW TW91101907A patent/TW560152B/zh not_active IP Right Cessation
-
2007
- 2007-10-31 US US11/931,668 patent/US20080062983A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002078292A1 (fr) | 2002-10-03 |
| US20040017828A1 (en) | 2004-01-29 |
| DE60232439D1 (de) | 2009-07-09 |
| ATE432498T1 (de) | 2009-06-15 |
| EP1376975A1 (en) | 2004-01-02 |
| CA2437560A1 (en) | 2002-10-03 |
| US20080062983A1 (en) | 2008-03-13 |
| US7328273B2 (en) | 2008-02-05 |
| KR100637990B1 (ko) | 2006-10-23 |
| EP1376975B1 (en) | 2009-05-27 |
| KR20030011314A (ko) | 2003-02-07 |
| JPWO2002078292A1 (ja) | 2004-09-09 |
| EP1376975A4 (en) | 2008-02-13 |
| TW560152B (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7945699B2 (en) | Obtaining a destination address so that a network interface device can write network data without headers directly into host memory | |
| US7760741B2 (en) | Network acceleration architecture | |
| US8671152B2 (en) | Network processor system and network protocol processing method | |
| US7813342B2 (en) | Method and apparatus for writing network packets into computer memory | |
| US20030046330A1 (en) | Selective offloading of protocol processing | |
| US7120834B1 (en) | Fast port failover in a network switch | |
| EP1565826B1 (en) | Network interface and protocol supporting mappings of virtual memory locations at different processing devices | |
| US8149866B2 (en) | System and method for filtering communications at a network interface controller | |
| US20070041383A1 (en) | Third party node initiated remote direct memory access | |
| US20040190557A1 (en) | Signaling packet | |
| US20040062244A1 (en) | Handling and discarding packets in a switching subnetwork | |
| US20030105931A1 (en) | Architecture for transparent mirroring | |
| US11979340B2 (en) | Direct data placement | |
| US7174394B1 (en) | Multi processor enqueue packet circuit | |
| JP3844302B2 (ja) | プロトコル二重化装置及びプロトコル二重化方法 | |
| US8050266B2 (en) | Low impact network debugging | |
| US20040230717A1 (en) | Processing device | |
| JP2006260543A (ja) | データをネットワークに送信する方法及び装置並びにデータをネットワークから受信する方法及び装置 | |
| US6396806B1 (en) | Transmission line duplexing processing method and apparatus thereof, and recording medium for recording its processing procedure | |
| US20070140281A1 (en) | Network communication apparatus with shared buffers | |
| US7212547B2 (en) | Method and apparatus for implementing global to local queue pair translation | |
| US20020181456A1 (en) | Switch device and data transfer system | |
| JP2009245017A (ja) | データ交換システム、第１のサーバ、第２のサーバ及びデータ交換方法並びにプログラム | |
| WO2009033969A1 (en) | Method and apparatus for digital data storage | |
| JP2004112192A (ja) | Ｉｐパケットの送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |