JP3826554B2 - 薄膜サーミスタおよびその製造方法 - Google Patents
薄膜サーミスタおよびその製造方法 Download PDFInfo
- Publication number
- JP3826554B2 JP3826554B2 JP07864898A JP7864898A JP3826554B2 JP 3826554 B2 JP3826554 B2 JP 3826554B2 JP 07864898 A JP07864898 A JP 07864898A JP 7864898 A JP7864898 A JP 7864898A JP 3826554 B2 JP3826554 B2 JP 3826554B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance layer
- semiconductor resistance
- condition
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radiation Pyrometers (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アモルファス半導体薄膜を用いた薄膜サーミスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、非接触で温度を測定できる赤外線検出素子の開発が盛んになってきている。この種の赤外線検出素子としては、例えば焦電材料を使った焦電型のものや熱起電力を利用したサーモパイル型のものが開発されている。
しかしながら、焦電型の赤外線検出素子は、赤外線を熱エネルギとして吸収し、その結果生じる電荷量の変化（焦電効果）を検出するいわゆる微分型の検出素子であり、赤外線の変化分しか検出することができないという不具合があった。また、サーモパイル型の赤外線検出素子は、温度に比例した直流電圧が出力されるが、出力が小さいという不具合があった。
【０００３】
これらに対し、サーミスタ型の赤外線検出素子は、高い直流出力が得られ、且つ、小型化、高集積化に適していることが知られており、各種装置の温度センサとしてサーミスタが広く用いられている。サーミスタの特性を表す値としてサーミスタ定数（Ｂ定数）が知られている。Ｂ定数は温度変化と抵抗変化との関係を示す値であり、Ｂ定数が大きいほど温度変化に対する抵抗変化が大きいことを意味するから、サーミスタとしてはＢ定数が大きいほうが望ましいと言える。
【０００４】
ところで、温度分布を検出することができるように多数のサーミスタを２次元配列したアレイセンサが提案されており、この種のアレイセンサを用いると温度分布を画像情報と同様に扱うことが可能になる。この種の用途に用いるサーミスタは高集積化する必要があるから、各サーミスタを小型化しなければならない。しかしながら、サーミスタ素子の体積が小さくなると１／ｆノイズが反比例して増加し、結果的にＳ／Ｎ比が低下するという問題が生じる。
【０００５】
アレイセンサなどに用いる小型のサーミスタ素子は、従来のように金属酸化物を焼結する方法では製造することができないから、基板上にプラズマＣＶＤ法によりアモルファス半導体薄膜を成膜し、このアモルファス半導体薄膜をサーミスタ素子として機能させる製造方法が考えられている。
また、プラズマＣＶＤ法により形成したアモルファス半導体薄膜は、太陽電池、薄膜トランジスタ、センサなどに活用されており、特にプラズマＣＶＤ法により形成したａ−Ｓｉ：Ｈ（水素化アモルファスＳｉ）やａ−ＳｉＣ：Ｈ（水素化アモルファスＳｉＣ）は、結晶シリコンに比べて光学的バンドギャップが大きく、可視光領域での光吸収係数が大きく、さらには薄膜かつ大面積のものが容易に形成できるから、太陽電池は重要な応用分野となっている。太陽電池に用いるアモルファス半導体薄膜を成膜する際には、不純物濃度が高くなると光学的バンドギャップが小さくなるから、一般に原料ガスに対するドーパントガスの混合量を少なくしてある。また、サーミスタ素子を形成する場合も、一般に不純物が低濃度であるほうがＢ定数が大きくなるから、この観点から見ると原料ガスに対するドーパントガスの混合量は少ないほうがよいことになる。なお、ａ−ＳｉＣ：Ｈを形成する際には、原料ガスを希釈する水素ガスにより希釈率を高めるのが一般的である。
【０００６】
【発明が解決しようとする課題】
ところが、１／ｆノイズはキャリア濃度に反比例するものであるから、ドーピング濃度が低いと１／ｆノイズが大きくなる。つまり、小型化し、かつＢ定数を大きくしようとすれば、１／ｆノイズが増加してＳ／Ｎ比が低下するという問題が生じるのである。
【０００７】
また、Ｂ定数を向上させるにはアモルファス半導体薄膜よりなる半導体抵抗層の活性化エネルギＥａを大きくする必要がある。ここで、活性化エネルギＥａと導電率σとの関係は一般に室温付近では次式のように表現される。
σ＝σ0 exp(−Ｅａ／ｋＴ）＝σ0 * exp(−Ｅａ0 ／ｋＴ）
ただし、σ0 は係数（pre-exponential pfactor ）、ｋはボルツマン定数、Ｔは絶対温度σ0 * は導電率のプリファクタ（prefactor ）、Ｅａ0 は０Ｋでの活性化エネルギである。また、Ｂ定数は−Ｅａ／ｋで求められる。つまり、上式によればＢ定数を大きくするために活性化エネルギＥａを大きくすると、導電率σが小さくなるから、Ｂ定数を大きくし、また、導電率σを大きくするには、prefactor σ0 * を大きくする必要がある。しかしながら、従来の薄膜サーミスタは、prefactor σ0 * の値が小さく、サーミスタ素子を小型化すると、抵抗値が高くなりすぎて測定が困難になるという問題があった。
【０００８】
本発明は上記事由に鑑みて為されたものであり、その目的は、Ｂ定数を大きくしながらも１／ｆノイズが少なく且つ導電率が高く、結果的に小型で高Ｓ／Ｎ比が得られる薄膜サーミスタおよびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタであって、前記半導体抵抗層を構成する主原子は、不純物原子若しくは不純物分子が結合された主原子の割合が４２．５％以下であることを特徴とするものであり、不純物原子若しくは不純物分子が結合された主原子の割合が５０％以下であることにより、前記半導体抵抗層の均一性が向上し、また、フェルミレベルの温度依存性が小さく活性化エネルギの温度変化も小さいので、高い導電率のprefactor を得ることができ、高いＢ定数と高い導電率を両立することが可能となり、しかも１／ｆノイズが少なくなるから、結果的に小型でＳ／Ｎ比を向上させることができる。
【００１０】
請求項２の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタの製造方法であって、プラズマＣＶＤ法を用いて、完全に解離されていない未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下となるように前記半導体抵抗層を形成することを特徴とし、未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下になるので、フェルミレベルの温度依存性が小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１１】
請求項３の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件で堆積させるので、原料ガスの分解効率が高く未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が減少するとともに膜の均一性が向上し、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１２】
請求項４の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１３】
請求項５の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、複数種類の原料ガスを用い、最も結合エネルギの大きな原料ガスの分解に関して、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、結合エネルギの異なる複数の原料ガスを用いている場合において結合エネルギの大きな未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１４】
請求項６の発明は、請求項４又は請求項５の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、前記境界条件付近の条件から外れないように前記原料ガスに希釈ガスを混合するので、希釈ガスによって前記半導体抵抗層中のダングリングボンドの終端が行われて前記半導体抵抗層の特性が向上し、且つ、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１５】
【発明の実施の形態】
図１は本発明の薄膜サーミスタを用いた赤外線検出素子の断面図を示し、単結晶シリコン基板よりなる支持基板１の主表面上および裏面上にＳｉＯ2 ／Ｓｉ3 Ｎ4 膜よりなる誘電体膜２が形成されるとともに、支持基板１の主表面側から断面Ｖ字状の凹所６を設けることにより上記誘電体膜２よりなる薄膜部２ａが形成されており、薄膜部２ａの上に薄膜サーミスタ１０が形成されている。薄膜サーミスタ１０は、薄膜部２ａ上に形成されたクロム（Ｃｒ）膜よりなる下部電極１１ａと、下部電極１１ａ上に形成されたｐ形ａ−ＳｉＣ：Ｈ薄膜よりなるサーミスタ素子８と、サーミスタ素子８上に形成されたＣｒ膜よりなる上部電極１１ｂとで構成されている。薄膜サーミスタ１０の上にはＳｉＯＮよりなる第２の保護膜４を介して赤外線吸収膜５が形成されている。ここに、薄膜部２ａ、薄膜サーミスタ１０、赤外線吸収膜５などにより構成される検出部Ａは、複数の支持梁部７によって支持基板１に支持されている。また、下部電極１１ａには第１のパッド電極１４ａが接続され、上部電極１１ｂには第２のパッド電極１４ｂが接続されている。なお、図１中の３はＳｉＯ2 膜よりなる第１の保護膜を示す。
【００１６】
以下、製造方法について説明する。
まず、支持基板１の主表面及び裏面それぞれにＳｉＯ2 ／Ｓｉ3 Ｎ4 膜よりなる誘電体膜２を形成し（つまり、Ｓｉ3 Ｎ4 膜を形成した後にＳｉＯ2 膜を形成し）、支持基板１の主表面側の誘電体膜２の全面に、蒸着装置（例えば、ＥＢ蒸着装置）などによってＣｒ膜を形成し、フォトリソグラフィ技術及びエッチング技術によって所定形状のＣｒ膜よりなる下部電極１１ａを形成する。次に、プラズマＣＶＤ装置（図２参照）によりｐ形ａ−ＳｉＣ：Ｈ薄膜を主表面側の全面を覆うように形成し、フォトリソグラフィ技術及びエッチング技術によってｐ形ａ−ＳｉＣ：Ｈ薄膜の不要部分を除去することによりサーミスタ素子８を形成し、その後、支持基板１の主表面側の全面を覆うようにＳｉＯ2 膜を形成して、フォトリソグラフィ技術及びエッチング技術によってＳｉＯ2 膜の不要部分を除去することによりＳｉＯ2 膜よりなる第１の保護膜３を形成する。その後、支持基板１の主表面側の全面を覆うようにＣｒ膜を形成し、フォトリソグラフィ技術及びエッチング技術によっ所定形状のＣｒ膜よりなる上部電極１１ｂを形成する。その後、支持基板１の主表面側の全面を覆うようにＳｉＯＮ膜よりなる第２の保護膜４を形成し、第２の保護膜４の上に赤外線吸収膜５を形成し、フォトリソグラフィ技術及びエッチング技術によって赤外線吸収膜５の不要部分を除去する。その後、第２の保護膜４及び第１の保護膜３の一部をエッチングして下部電極１１ａ，上部電極１１ｂそれぞれの表面の一部を露出させたコンタクトホールを形成し、該コンタクトホールが埋め込まれるように支持基板１の主表面側の全面にアルミニウム膜などの金属膜を蒸着装置によって形成し、金属膜の不要部分を除去することによって金属膜よりなるパッド電極１４ａ，１４ｂを形成する。さらにその後、フォトリソグラフィ技術及びエッチング技術によって検出部Ａを支持するための複数の支持梁部７を離間して形成し、支持梁部７同士の間に形成されたスリット部を通して支持基板１を主表面側からエッチングすることにより凹所６を形成する。以上説明した製造方法によって、図１に示す構造の赤外線検出素子が形成される。
【００１７】
図２に上記ｐ形ａ−ＳｉＣ：Ｈ薄膜を形成する際に用いる上記プラズマＣＶＤ装置よりなる成膜装置を示す。誘電体膜２、下部電極１１ａが形成された支持基板１はチャンバ２２に収納され、ヒータ２３により例えば２７０℃に加熱される。チャンバ２２には内部を真空に排気するための排出口２４と、成膜用のガスを導入する導入口２５とが設けられる。支持基板１はチャンバ２２とともに接地された電極２６ａの上に載置され、この電極２６ａに対向する電極２６ｂには高周波電源２７から高周波電圧（１３．５６ＭＨｚ）が印加される。これにより、両電極２６ａ，２６ｂの間にはグロー放電によるプラズマが生じ、成膜用のガスが分解されて活性種が生成され、活性種の気相反応により支持基板１の主表面側にｐ形ａ−ＳｉＣ：Ｈ薄膜が形成される。ここに、本実施形態では、原料ガスとしてモノシラン（ＳｉＨ4 ）とメタン（ＣＨ4 ）との混合ガスを用い、原料ガスを希釈するガスとして水素ガス（Ｈ2 ）を用い、ドーパントガスとしてはＨ2 希釈のジボラン（Ｂ2 Ｈ6 ）を用いている。
【００１８】
なお、原料ガスとしてモノシランとメタンとの混合ガスを用いのは、アモルファス半導体薄膜中にカーボンが含まれることによって、図３に示すバンドギャップＥｇが大きくなり、Ｂ定数の低下が抑制されるからである。図３においてＥC 及びＥV はバンド端（移動度端）を、ＥF はフェルミレベルを、Ｅａは活性化エネルギを示す。
【００１９】
本発明では、サーミスタ素子８中の、つまり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれた未分解の結合種ＣＨX （Ｘ＝１，２，３）の量を調節することにより、ｐ形ａ−ＳｉＣ：Ｈ薄膜のフェルミレベルの温度依存性を小さくして、薄膜サーミスタ１０の１／ｆノイズを低減させる。ｐ形ａ−ＳｉＣ：Ｈ薄膜の形成条件は以下のように評価した。
【００２０】
まず、電極２６ｂに印加する高周波電力に対する導電率σ、膜の堆積速度、prefactor σ0 * を測定した。その結果を図４及び図５に示す。
図４の横軸は高周波電力、左側の縦軸は導電率σ、右側の縦軸は堆積速度を示す。図４において○はガスの全流量を４５０ｓｃｃｍ（各ガスの流量はＳｉＨ4 を５０ｓｃｃｍ 、ＣＨ4 を２００ｓｃｃｍ、Ｈ2 を１５０ｓｃｃｍ、Ｈ2 希釈で濃度が０．５％のＢ2 Ｈ6 を５０ｓｃｃｍ）とした場合の導電率σ、●は全流量を９００ｓｃｃｍ（各ガスの流量はＳｉＨ4 を１００ｓｃｃｍ、ＣＨ4 を４００ｓｃｃｍ、Ｈ2 を３００ｓｃｃｍ、Ｈ2 希釈で濃度が０．５％のＢ2 Ｈ6 を１００ｓｃｃｍ）とした場合の導電率σ、△は全流量を４５０ｓｃｃｍとした場合の堆積速度、▲は全流量を９００ｓｃｃｍとした場合の堆積速度を示す。図４より明らかなように、高周波電力の増加に伴って堆積速度は増加する一方で、導電率σは低下することが分かる。なお、高周波電力の増加に伴って堆積速度が増加するのは、高周波電力を大きくすることにより、チャンバ２２内に導入されたガスの分解効率が高まるからである
図５の横軸は高周波電力、縦軸はprefactor σ0 * を示す。図５において●はモノシランの流量を２５ｓｃｃｍとした場合の導電率、□は５０ｓｃｃｍとした場合、●は１００ｓｃｃｍとした場合、▲は２００ｓｃｃｍとした場合を示す。図５より明らかなように、高周波電力の増加に伴ってprefactor σ0 * が増加する。
【００２１】
また、高周波電力を２０Ｗと１００Ｗとの２段階（高周波電力密度を２２ｍＷ／ｃｍ2 と１１０ｍＷ／ｃｍ2 との２段階）に切り換えて原料ガスの流量を変化させたときの活性化エネルギＥａおよび導電率σを測定した。その結果を図６に示す。図６の横軸は活性化エネルギＥａ、縦軸は導電率σを示し、図６において▲は高周波電力を２０Ｗ（高周波電力密度を２２ｍＷ／ｃｍ2 ）とした場合、●は高周波電力を１００Ｗ（高周波電力密度を１１０ｍＷ／ｃｍ2 ）とした場合の結果を示す。なお、図６において各測定点の近傍の数字は原料ガスの流量比（ＣＨ4 ／ＳｉＨ4 ）を示す。図６より明らかなように、高周波電力２０Ｗ，１００Ｗに関して同じ導電率σで比較すると、高周波電力を増加させることにより活性化エネルギＥａが増加する。つまり、Ｂ定数が増加する。これは、高周波電力を大きくすることにより、チャンバ２２内に導入されたガスの分解効率が高まり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれる不純物、例えば、ＣＨX （Ｘ＝１，２，３）などの未分解の結合種の量が減少するからである。
【００２２】
つまり、図４ないし図６を合わせて見ればわかるように、prefactor σ0 * を大きくする観点から言えば、高周波電力を高くすることが望ましいが、導電率σを高くする観点から言えば、高周波電力をあまり高くしないことが望ましく、所定のＢ定数が得られるように高周波電力を設定するのが望ましいと言える。
また、オージェ電子分光（以下、ＡＥＳと称す）により薄膜中のＣとＳｉとの比であるＣ／Ｓｉ比を調べたところ、略同じ活性化エネルギＥａで比較すると、高周波電力密度を２２ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝４とした場合のＣ／Ｓｉ比が２８．５％であるのに対し、高周波電力密度を１１０ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝１とした場合のＣ／Ｓｉ比は２０．０％に減少していた。この結果についてさらに説明すると、ＡＥＳにより測定されるＣの量は、Ｓｉ−Ｃ結合のＣと、Ｓｉ−ＣＨX 結合のＣとを含んだ値である。このときの高周波電力密度の変化によるＣＨX の量は以下のようにして見積もった。
【００２３】
まず、高周波電力密度が２２ｍＷ／ｃｍ2 のときにＣとＣＨX との和が２８．５である（Ｃ＋ＣＨX ＝２８．５）とし、高周波電力密度が１１０ｍＷ／ｃｍ2 のときにはＣＨ4 が完全に分解されてＣＨX はなくなりＣのみで２０．０になった（Ｃ＝２０．０）と仮定する。なお、この仮定は、高周波電力密度を２２ｍＷ／ｃｍ2 、１１０ｍＷ／ｃｍ2 として形成した各ｐ形ａ−ＳｉＣ：Ｈ薄膜の膜質の違いをＦＴ−ＩＲ（フーリエ変換赤外分光）により分析した結果、高周波電力密度を１１０ｍＷ／ｃｍ2 とした膜は高周波電力密度を２２ｍＷ／ｃｍ2 とした膜とＳｉ−Ｃ結合の量は同じで、Ｓｉ−ＣＨX 結合の量のみが減少しているという知見が得られたことに基づいて立ててある。また、高周波電力密度を５５ｍＷ／ｃｍ2 とした膜についてもＦＴ−ＩＲによる分析を行ったが、２２ｍＷ／ｃｍ2 の膜とＣＨX の量はあまり変わらず、ＣＨX の量は１１０ｍＷ／ｃｍ2 のときに大きく減少している。
【００２４】
上記仮定によれば、高周波電力密度を２２ｍＷ／ｃｍ2 としたときに形成された薄膜中に含まれているＣＨX は、
ＣＨX ＝２８．５−２０．０＝８．５
となる。したがって、高周波電力密度が２２ｍＷ／ｃｍ2 の場合、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比は、
ＣＨX ／Ｃ＝８．５／２０＝０．４２５
となる。以上の見積りでは、高周波電力密度を２２ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝４として形成した場合、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比は４２．５％となる。しかして、本実施形態では、完全に分解されたＣ（カーボン）に対するＣＨX の割合が４２．５％以下になるような条件でｐ形ａ−ＳｉＣ：Ｈを形成することが望ましい。
【００２５】
ところで、上述のように活性化エネルギＥａは、温度により変化し、０Ｋでの活性化エネルギをＥａ0 とすると次の近似式で表されることが知られている。
Ｅａ＝Ｅａ0 ＋γＴ
ただし、γは活性化エネルギＥａの温度変化の係数、Ｔは絶対温度である。したがって、上述の導電率σ＝σ0 exp(−Ｅａ／ｋＴ）は次式で表される。
σ＝σ0 exp(−γ／ｋ）exp(−Ｅａ0 ／ｋＴ）＝σ0 * exp(−Ｅａ0 ／ｋＴ）
ただし、σ0 は導電率のpre-exponential factor、ｋはボルツマン定数、σ0 * は測定されるprefactor である。
また、γは、
γ＝γF ＋γG ＋γT
で近似される。ただし、γF は、フェルミレベルＥF が温度の１次関数とした場合の比例係数、γG はバンドギャップＥｇが温度の１次関数とした場合の比例係数、γT は伝導エネルギＥtrが温度の１次関数とした場合の比例係数である。ここに、不純物を含んだアモルファス半導体薄膜の場合、γG ，γT は大きな値をとれないが、γF は膜の状態で様々な値をとることができる。例えば、アモルファス半導体薄膜が熱平衡状態にあるとき（例えばｐ形ａ−Ｓｉでは８０℃以上のとき）、γF は非常に小さな値になる。これは、フェルミレベルＥF の状態関数によるstaticical shift（フェルミレベルＥF の温度依存性）が構造緩和によって打ち消されるからである。しかし、凍結状態では（例えばｐ形ａ−Ｓｉでは８０℃未満のとき）、構造緩和が起こらないので、γF は大きな値をとることができる。したがって、凍結状態での活性化エネルギＥａの温度による変化は、主にフェルミレベルＥF の変動が原因となる。
【００２６】
ここにおいて、本実施形態では、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比を４２．５％以下にすることにより、つまり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれる未分解種ＣＨX （Ｘ＝１，２，３）の量を減少させることによりバンドギャップＥｇ中の不純物準位の半値幅が狭くなり、フェルミレベルＥF の温度による変動が小さくなる。また、未分解種ＣＨX の量が多いと膜中の均一性が悪くなり、１／ｆノイズが大きくなるが、本実施形態では、未分解種ＣＨX の割合を少なくすることにより、１／ｆノイズを低減することができる。
【００２７】
ところで、上述のように、原料ガスの分解効率は、高周波電力およびガス流量によって変化し、原料ガスの流量を一定とすると、高周波電力の上昇に伴って堆積速度も増加する。図４についてさらに述べると、高周波電力が５０Ｗまでは堆積速度はガス流量に依存しておらず、堆積速度は反応律速となっている。これに対し、高周波電力が１００Ｗのときはガス流量の違いよる堆積速度の差が出始めていることから、高周波電力で見ると１００Ｗの付近が反応律速と供給律速との境界であると考えられる。なお、高周波電力が１００Ｗのときの各薄膜についてＦＴ−ＩＲによる分析を行った結果、全流量が９００ｓｃｃｍの条件で形成した薄膜の方が４５０ｓｃｃｍの条件で形成した薄膜に比べてＣＨX の量が若干多く観測された。また、全流量が４５０ｓｃｃｍの場合は、高周波電力が５０Ｗを越えてから堆積速度が飽和しかけているので、５０Ｗ以上では供給律速の領域に入っているものと考えられる。したがって、全流量が４５０ｓｃｃｍの場合は、高周波電力を５０Ｗ以上（高周波電力密度を５５ｍＷ／ｃｍ2 以上）にすることにより原料ガスの分解効率が高まり、膜の均一性が向上して１／ｆがノイズが減少する。ただし、供給律速の領域では高周波電力をあまり高くしすぎると、プラズマによる膜へのダメージが増加するので、原料ガスの分解効率と膜へのダメージとの両方の観点から見ると、形成条件として、反応律速となる条件と供給律速となる条件との境界条件付近の条件を採用することが望ましい。
【００２８】
なお、本実施形態では、希釈ガスとしてＨ2 を原料ガスとともにチャンバ２２内に導入してプラズマを生じさせているので、薄膜中のダングリングボンドの終端が行われ、特性が向上するが、希釈ガスはプラズマを活性化させたり薄膜の表面の状態に影響を与え、希釈ガスの量によって形成条件の最適点が変動するから、上述の供給律速と反応律速との境界条件付近の条件で薄膜が形成されるように希釈ガスの量を設定することが望ましい。
【００２９】
また、本実施形態では、ｐ形ａ−ＳｉＣ：Ｈ薄膜の原料ガスとてモノシランとメタンとを用いているが、メタンはモノシランに比べて高い結合エネルギを有するので、結合エネルギの高いメタンがほぼ完全に分解され、且つ、膜へのダメージが大きくならないような高周波電力でプラズマを生じさせることが望ましい。これにより、薄膜へのプラズマダメージを抑制しつつ薄膜中へ取り込まれる未分解の結合種の量を減らすことができる。要するに、２種類以上の原料ガスを用いる場合には、最も結合エネルギの高い原料ガスの分解効率が高くなる条件で薄膜を形成することが望ましい。また、原料ガスとして結合エネルギの差が少ないガスを選択することが望ましい。
【００３０】
なお、本実施形態においては、原料ガスとしてモノシランとメタンガスとの混合ガスを用い、ドーパントガスとしてジボランを用いているが、原料ガスにはシリコン含有ガスとカーボン含有ガスとの混合ガスであれば他の組み合わせを用いることができる。例えば、シリコン源としてはジクロルシラン（ＳｉＣｌ2 Ｈ2 ）を用いてもよいし、炭素源としてはメタン（ＣＨ4 ）を用いた例を示したが、その他のハイドロカーボンガス原料（Ｃ2 Ｈ6 、Ｃ3 Ｈ8 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 など）を用いてもよく、適宜組み合わせればよい。
【００３１】
また、ドーパントガスにも周知の各種の物質を用いることが可能であり、ｎ形ａ−ＳｉＣ：Ｈ薄膜よりなるサーミスタ素子８を形成する場合には、ドーパントガスとして例えばホスフィン（ＰＨ3 ）を用いればよい。
【００３２】
【発明の効果】
請求項１の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタであって、前記半導体抵抗層を構成する主原子は、不純物原子若しくは不純物分子が結合された主原子の割合が４２．５％以下なので、前記半導体抵抗層の均一性が向上し、また、フェルミレベルの温度依存性が小さく活性化エネルギの温度変化も小さいから、高い導電率のprefactor を得ることができ、高いＢ定数と高い導電率を両立することが可能となり、しかも１／ｆノイズが少なくなるから、結果的に小型でＳ／Ｎ比を向上させることができるという効果がある。
【００３３】
請求項２の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタの製造方法であって、プラズマＣＶＤ法を用いて、完全に解離されていない未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下となるように前記半導体抵抗層を形成するので、フェルミレベルの温度依存性が小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３４】
請求項３の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件で堆積させるので、原料ガスの分解効率が高く未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が減少するとともに膜の均一性が向上し、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３５】
請求項４の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３６】
請求項５の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、複数種類の原料ガスを用い、最も結合エネルギの大きな原料ガスの分解に関して、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、結合エネルギの異なる複数の原料ガスを用いている場合において結合エネルギの大きな未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３７】
請求項６の発明は、請求項４又は請求項５の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、前記境界条件付近の条件から外れないように前記原料ガスに希釈ガスを混合するので、希釈ガスによって前記半導体抵抗層中のダングリングボンドの終端が行われて前記半導体抵抗層の特性が向上し、且つ、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の薄膜サーミスタを利用した赤外線検出素子の断面図である。
【図２】本発明におけるアモルファス半導体薄膜の製造装置を示す概略構成図である。
【図３】アモルファス半導体薄膜の状態密度の説明図である。
【図４】実施形態におけるアモルファス半導体薄膜の形成時の高周波電力に対する導電率および堆積速度の関係を示す図である。
【図５】実施形態におけるアモルファス半導体薄膜の形成時の高周波電力に対するプリファクタ（prefactor ）の関係を示す図である。
【図６】実施形態における活性化エネルギ、導電率の高周波電力依存性を示す図である。
【符号の説明】
８ サーミスタ素子
１０ 薄膜サーミスタ
１１ａ 下部電極
１１ｂ 上部電極
【発明の属する技術分野】
本発明は、アモルファス半導体薄膜を用いた薄膜サーミスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、非接触で温度を測定できる赤外線検出素子の開発が盛んになってきている。この種の赤外線検出素子としては、例えば焦電材料を使った焦電型のものや熱起電力を利用したサーモパイル型のものが開発されている。
しかしながら、焦電型の赤外線検出素子は、赤外線を熱エネルギとして吸収し、その結果生じる電荷量の変化（焦電効果）を検出するいわゆる微分型の検出素子であり、赤外線の変化分しか検出することができないという不具合があった。また、サーモパイル型の赤外線検出素子は、温度に比例した直流電圧が出力されるが、出力が小さいという不具合があった。
【０００３】
これらに対し、サーミスタ型の赤外線検出素子は、高い直流出力が得られ、且つ、小型化、高集積化に適していることが知られており、各種装置の温度センサとしてサーミスタが広く用いられている。サーミスタの特性を表す値としてサーミスタ定数（Ｂ定数）が知られている。Ｂ定数は温度変化と抵抗変化との関係を示す値であり、Ｂ定数が大きいほど温度変化に対する抵抗変化が大きいことを意味するから、サーミスタとしてはＢ定数が大きいほうが望ましいと言える。
【０００４】
ところで、温度分布を検出することができるように多数のサーミスタを２次元配列したアレイセンサが提案されており、この種のアレイセンサを用いると温度分布を画像情報と同様に扱うことが可能になる。この種の用途に用いるサーミスタは高集積化する必要があるから、各サーミスタを小型化しなければならない。しかしながら、サーミスタ素子の体積が小さくなると１／ｆノイズが反比例して増加し、結果的にＳ／Ｎ比が低下するという問題が生じる。
【０００５】
アレイセンサなどに用いる小型のサーミスタ素子は、従来のように金属酸化物を焼結する方法では製造することができないから、基板上にプラズマＣＶＤ法によりアモルファス半導体薄膜を成膜し、このアモルファス半導体薄膜をサーミスタ素子として機能させる製造方法が考えられている。
また、プラズマＣＶＤ法により形成したアモルファス半導体薄膜は、太陽電池、薄膜トランジスタ、センサなどに活用されており、特にプラズマＣＶＤ法により形成したａ−Ｓｉ：Ｈ（水素化アモルファスＳｉ）やａ−ＳｉＣ：Ｈ（水素化アモルファスＳｉＣ）は、結晶シリコンに比べて光学的バンドギャップが大きく、可視光領域での光吸収係数が大きく、さらには薄膜かつ大面積のものが容易に形成できるから、太陽電池は重要な応用分野となっている。太陽電池に用いるアモルファス半導体薄膜を成膜する際には、不純物濃度が高くなると光学的バンドギャップが小さくなるから、一般に原料ガスに対するドーパントガスの混合量を少なくしてある。また、サーミスタ素子を形成する場合も、一般に不純物が低濃度であるほうがＢ定数が大きくなるから、この観点から見ると原料ガスに対するドーパントガスの混合量は少ないほうがよいことになる。なお、ａ−ＳｉＣ：Ｈを形成する際には、原料ガスを希釈する水素ガスにより希釈率を高めるのが一般的である。
【０００６】
【発明が解決しようとする課題】
ところが、１／ｆノイズはキャリア濃度に反比例するものであるから、ドーピング濃度が低いと１／ｆノイズが大きくなる。つまり、小型化し、かつＢ定数を大きくしようとすれば、１／ｆノイズが増加してＳ／Ｎ比が低下するという問題が生じるのである。
【０００７】
また、Ｂ定数を向上させるにはアモルファス半導体薄膜よりなる半導体抵抗層の活性化エネルギＥａを大きくする必要がある。ここで、活性化エネルギＥａと導電率σとの関係は一般に室温付近では次式のように表現される。
σ＝σ0 exp(−Ｅａ／ｋＴ）＝σ0 * exp(−Ｅａ0 ／ｋＴ）
ただし、σ0 は係数（pre-exponential pfactor ）、ｋはボルツマン定数、Ｔは絶対温度σ0 * は導電率のプリファクタ（prefactor ）、Ｅａ0 は０Ｋでの活性化エネルギである。また、Ｂ定数は−Ｅａ／ｋで求められる。つまり、上式によればＢ定数を大きくするために活性化エネルギＥａを大きくすると、導電率σが小さくなるから、Ｂ定数を大きくし、また、導電率σを大きくするには、prefactor σ0 * を大きくする必要がある。しかしながら、従来の薄膜サーミスタは、prefactor σ0 * の値が小さく、サーミスタ素子を小型化すると、抵抗値が高くなりすぎて測定が困難になるという問題があった。
【０００８】
本発明は上記事由に鑑みて為されたものであり、その目的は、Ｂ定数を大きくしながらも１／ｆノイズが少なく且つ導電率が高く、結果的に小型で高Ｓ／Ｎ比が得られる薄膜サーミスタおよびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタであって、前記半導体抵抗層を構成する主原子は、不純物原子若しくは不純物分子が結合された主原子の割合が４２．５％以下であることを特徴とするものであり、不純物原子若しくは不純物分子が結合された主原子の割合が５０％以下であることにより、前記半導体抵抗層の均一性が向上し、また、フェルミレベルの温度依存性が小さく活性化エネルギの温度変化も小さいので、高い導電率のprefactor を得ることができ、高いＢ定数と高い導電率を両立することが可能となり、しかも１／ｆノイズが少なくなるから、結果的に小型でＳ／Ｎ比を向上させることができる。
【００１０】
請求項２の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタの製造方法であって、プラズマＣＶＤ法を用いて、完全に解離されていない未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下となるように前記半導体抵抗層を形成することを特徴とし、未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下になるので、フェルミレベルの温度依存性が小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１１】
請求項３の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件で堆積させるので、原料ガスの分解効率が高く未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が減少するとともに膜の均一性が向上し、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１２】
請求項４の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１３】
請求項５の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、複数種類の原料ガスを用い、最も結合エネルギの大きな原料ガスの分解に関して、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、結合エネルギの異なる複数の原料ガスを用いている場合において結合エネルギの大きな未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１４】
請求項６の発明は、請求項４又は請求項５の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、前記境界条件付近の条件から外れないように前記原料ガスに希釈ガスを混合するので、希釈ガスによって前記半導体抵抗層中のダングリングボンドの終端が行われて前記半導体抵抗層の特性が向上し、且つ、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になる。
【００１５】
【発明の実施の形態】
図１は本発明の薄膜サーミスタを用いた赤外線検出素子の断面図を示し、単結晶シリコン基板よりなる支持基板１の主表面上および裏面上にＳｉＯ2 ／Ｓｉ3 Ｎ4 膜よりなる誘電体膜２が形成されるとともに、支持基板１の主表面側から断面Ｖ字状の凹所６を設けることにより上記誘電体膜２よりなる薄膜部２ａが形成されており、薄膜部２ａの上に薄膜サーミスタ１０が形成されている。薄膜サーミスタ１０は、薄膜部２ａ上に形成されたクロム（Ｃｒ）膜よりなる下部電極１１ａと、下部電極１１ａ上に形成されたｐ形ａ−ＳｉＣ：Ｈ薄膜よりなるサーミスタ素子８と、サーミスタ素子８上に形成されたＣｒ膜よりなる上部電極１１ｂとで構成されている。薄膜サーミスタ１０の上にはＳｉＯＮよりなる第２の保護膜４を介して赤外線吸収膜５が形成されている。ここに、薄膜部２ａ、薄膜サーミスタ１０、赤外線吸収膜５などにより構成される検出部Ａは、複数の支持梁部７によって支持基板１に支持されている。また、下部電極１１ａには第１のパッド電極１４ａが接続され、上部電極１１ｂには第２のパッド電極１４ｂが接続されている。なお、図１中の３はＳｉＯ2 膜よりなる第１の保護膜を示す。
【００１６】
以下、製造方法について説明する。
まず、支持基板１の主表面及び裏面それぞれにＳｉＯ2 ／Ｓｉ3 Ｎ4 膜よりなる誘電体膜２を形成し（つまり、Ｓｉ3 Ｎ4 膜を形成した後にＳｉＯ2 膜を形成し）、支持基板１の主表面側の誘電体膜２の全面に、蒸着装置（例えば、ＥＢ蒸着装置）などによってＣｒ膜を形成し、フォトリソグラフィ技術及びエッチング技術によって所定形状のＣｒ膜よりなる下部電極１１ａを形成する。次に、プラズマＣＶＤ装置（図２参照）によりｐ形ａ−ＳｉＣ：Ｈ薄膜を主表面側の全面を覆うように形成し、フォトリソグラフィ技術及びエッチング技術によってｐ形ａ−ＳｉＣ：Ｈ薄膜の不要部分を除去することによりサーミスタ素子８を形成し、その後、支持基板１の主表面側の全面を覆うようにＳｉＯ2 膜を形成して、フォトリソグラフィ技術及びエッチング技術によってＳｉＯ2 膜の不要部分を除去することによりＳｉＯ2 膜よりなる第１の保護膜３を形成する。その後、支持基板１の主表面側の全面を覆うようにＣｒ膜を形成し、フォトリソグラフィ技術及びエッチング技術によっ所定形状のＣｒ膜よりなる上部電極１１ｂを形成する。その後、支持基板１の主表面側の全面を覆うようにＳｉＯＮ膜よりなる第２の保護膜４を形成し、第２の保護膜４の上に赤外線吸収膜５を形成し、フォトリソグラフィ技術及びエッチング技術によって赤外線吸収膜５の不要部分を除去する。その後、第２の保護膜４及び第１の保護膜３の一部をエッチングして下部電極１１ａ，上部電極１１ｂそれぞれの表面の一部を露出させたコンタクトホールを形成し、該コンタクトホールが埋め込まれるように支持基板１の主表面側の全面にアルミニウム膜などの金属膜を蒸着装置によって形成し、金属膜の不要部分を除去することによって金属膜よりなるパッド電極１４ａ，１４ｂを形成する。さらにその後、フォトリソグラフィ技術及びエッチング技術によって検出部Ａを支持するための複数の支持梁部７を離間して形成し、支持梁部７同士の間に形成されたスリット部を通して支持基板１を主表面側からエッチングすることにより凹所６を形成する。以上説明した製造方法によって、図１に示す構造の赤外線検出素子が形成される。
【００１７】
図２に上記ｐ形ａ−ＳｉＣ：Ｈ薄膜を形成する際に用いる上記プラズマＣＶＤ装置よりなる成膜装置を示す。誘電体膜２、下部電極１１ａが形成された支持基板１はチャンバ２２に収納され、ヒータ２３により例えば２７０℃に加熱される。チャンバ２２には内部を真空に排気するための排出口２４と、成膜用のガスを導入する導入口２５とが設けられる。支持基板１はチャンバ２２とともに接地された電極２６ａの上に載置され、この電極２６ａに対向する電極２６ｂには高周波電源２７から高周波電圧（１３．５６ＭＨｚ）が印加される。これにより、両電極２６ａ，２６ｂの間にはグロー放電によるプラズマが生じ、成膜用のガスが分解されて活性種が生成され、活性種の気相反応により支持基板１の主表面側にｐ形ａ−ＳｉＣ：Ｈ薄膜が形成される。ここに、本実施形態では、原料ガスとしてモノシラン（ＳｉＨ4 ）とメタン（ＣＨ4 ）との混合ガスを用い、原料ガスを希釈するガスとして水素ガス（Ｈ2 ）を用い、ドーパントガスとしてはＨ2 希釈のジボラン（Ｂ2 Ｈ6 ）を用いている。
【００１８】
なお、原料ガスとしてモノシランとメタンとの混合ガスを用いのは、アモルファス半導体薄膜中にカーボンが含まれることによって、図３に示すバンドギャップＥｇが大きくなり、Ｂ定数の低下が抑制されるからである。図３においてＥC 及びＥV はバンド端（移動度端）を、ＥF はフェルミレベルを、Ｅａは活性化エネルギを示す。
【００１９】
本発明では、サーミスタ素子８中の、つまり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれた未分解の結合種ＣＨX （Ｘ＝１，２，３）の量を調節することにより、ｐ形ａ−ＳｉＣ：Ｈ薄膜のフェルミレベルの温度依存性を小さくして、薄膜サーミスタ１０の１／ｆノイズを低減させる。ｐ形ａ−ＳｉＣ：Ｈ薄膜の形成条件は以下のように評価した。
【００２０】
まず、電極２６ｂに印加する高周波電力に対する導電率σ、膜の堆積速度、prefactor σ0 * を測定した。その結果を図４及び図５に示す。
図４の横軸は高周波電力、左側の縦軸は導電率σ、右側の縦軸は堆積速度を示す。図４において○はガスの全流量を４５０ｓｃｃｍ（各ガスの流量はＳｉＨ4 を５０ｓｃｃｍ 、ＣＨ4 を２００ｓｃｃｍ、Ｈ2 を１５０ｓｃｃｍ、Ｈ2 希釈で濃度が０．５％のＢ2 Ｈ6 を５０ｓｃｃｍ）とした場合の導電率σ、●は全流量を９００ｓｃｃｍ（各ガスの流量はＳｉＨ4 を１００ｓｃｃｍ、ＣＨ4 を４００ｓｃｃｍ、Ｈ2 を３００ｓｃｃｍ、Ｈ2 希釈で濃度が０．５％のＢ2 Ｈ6 を１００ｓｃｃｍ）とした場合の導電率σ、△は全流量を４５０ｓｃｃｍとした場合の堆積速度、▲は全流量を９００ｓｃｃｍとした場合の堆積速度を示す。図４より明らかなように、高周波電力の増加に伴って堆積速度は増加する一方で、導電率σは低下することが分かる。なお、高周波電力の増加に伴って堆積速度が増加するのは、高周波電力を大きくすることにより、チャンバ２２内に導入されたガスの分解効率が高まるからである
図５の横軸は高周波電力、縦軸はprefactor σ0 * を示す。図５において●はモノシランの流量を２５ｓｃｃｍとした場合の導電率、□は５０ｓｃｃｍとした場合、●は１００ｓｃｃｍとした場合、▲は２００ｓｃｃｍとした場合を示す。図５より明らかなように、高周波電力の増加に伴ってprefactor σ0 * が増加する。
【００２１】
また、高周波電力を２０Ｗと１００Ｗとの２段階（高周波電力密度を２２ｍＷ／ｃｍ2 と１１０ｍＷ／ｃｍ2 との２段階）に切り換えて原料ガスの流量を変化させたときの活性化エネルギＥａおよび導電率σを測定した。その結果を図６に示す。図６の横軸は活性化エネルギＥａ、縦軸は導電率σを示し、図６において▲は高周波電力を２０Ｗ（高周波電力密度を２２ｍＷ／ｃｍ2 ）とした場合、●は高周波電力を１００Ｗ（高周波電力密度を１１０ｍＷ／ｃｍ2 ）とした場合の結果を示す。なお、図６において各測定点の近傍の数字は原料ガスの流量比（ＣＨ4 ／ＳｉＨ4 ）を示す。図６より明らかなように、高周波電力２０Ｗ，１００Ｗに関して同じ導電率σで比較すると、高周波電力を増加させることにより活性化エネルギＥａが増加する。つまり、Ｂ定数が増加する。これは、高周波電力を大きくすることにより、チャンバ２２内に導入されたガスの分解効率が高まり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれる不純物、例えば、ＣＨX （Ｘ＝１，２，３）などの未分解の結合種の量が減少するからである。
【００２２】
つまり、図４ないし図６を合わせて見ればわかるように、prefactor σ0 * を大きくする観点から言えば、高周波電力を高くすることが望ましいが、導電率σを高くする観点から言えば、高周波電力をあまり高くしないことが望ましく、所定のＢ定数が得られるように高周波電力を設定するのが望ましいと言える。
また、オージェ電子分光（以下、ＡＥＳと称す）により薄膜中のＣとＳｉとの比であるＣ／Ｓｉ比を調べたところ、略同じ活性化エネルギＥａで比較すると、高周波電力密度を２２ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝４とした場合のＣ／Ｓｉ比が２８．５％であるのに対し、高周波電力密度を１１０ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝１とした場合のＣ／Ｓｉ比は２０．０％に減少していた。この結果についてさらに説明すると、ＡＥＳにより測定されるＣの量は、Ｓｉ−Ｃ結合のＣと、Ｓｉ−ＣＨX 結合のＣとを含んだ値である。このときの高周波電力密度の変化によるＣＨX の量は以下のようにして見積もった。
【００２３】
まず、高周波電力密度が２２ｍＷ／ｃｍ2 のときにＣとＣＨX との和が２８．５である（Ｃ＋ＣＨX ＝２８．５）とし、高周波電力密度が１１０ｍＷ／ｃｍ2 のときにはＣＨ4 が完全に分解されてＣＨX はなくなりＣのみで２０．０になった（Ｃ＝２０．０）と仮定する。なお、この仮定は、高周波電力密度を２２ｍＷ／ｃｍ2 、１１０ｍＷ／ｃｍ2 として形成した各ｐ形ａ−ＳｉＣ：Ｈ薄膜の膜質の違いをＦＴ−ＩＲ（フーリエ変換赤外分光）により分析した結果、高周波電力密度を１１０ｍＷ／ｃｍ2 とした膜は高周波電力密度を２２ｍＷ／ｃｍ2 とした膜とＳｉ−Ｃ結合の量は同じで、Ｓｉ−ＣＨX 結合の量のみが減少しているという知見が得られたことに基づいて立ててある。また、高周波電力密度を５５ｍＷ／ｃｍ2 とした膜についてもＦＴ−ＩＲによる分析を行ったが、２２ｍＷ／ｃｍ2 の膜とＣＨX の量はあまり変わらず、ＣＨX の量は１１０ｍＷ／ｃｍ2 のときに大きく減少している。
【００２４】
上記仮定によれば、高周波電力密度を２２ｍＷ／ｃｍ2 としたときに形成された薄膜中に含まれているＣＨX は、
ＣＨX ＝２８．５−２０．０＝８．５
となる。したがって、高周波電力密度が２２ｍＷ／ｃｍ2 の場合、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比は、
ＣＨX ／Ｃ＝８．５／２０＝０．４２５
となる。以上の見積りでは、高周波電力密度を２２ｍＷ／ｃｍ2 、ＣＨ4 ／ＳｉＨ4 ＝４として形成した場合、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比は４２．５％となる。しかして、本実施形態では、完全に分解されたＣ（カーボン）に対するＣＨX の割合が４２．５％以下になるような条件でｐ形ａ−ＳｉＣ：Ｈを形成することが望ましい。
【００２５】
ところで、上述のように活性化エネルギＥａは、温度により変化し、０Ｋでの活性化エネルギをＥａ0 とすると次の近似式で表されることが知られている。
Ｅａ＝Ｅａ0 ＋γＴ
ただし、γは活性化エネルギＥａの温度変化の係数、Ｔは絶対温度である。したがって、上述の導電率σ＝σ0 exp(−Ｅａ／ｋＴ）は次式で表される。
σ＝σ0 exp(−γ／ｋ）exp(−Ｅａ0 ／ｋＴ）＝σ0 * exp(−Ｅａ0 ／ｋＴ）
ただし、σ0 は導電率のpre-exponential factor、ｋはボルツマン定数、σ0 * は測定されるprefactor である。
また、γは、
γ＝γF ＋γG ＋γT
で近似される。ただし、γF は、フェルミレベルＥF が温度の１次関数とした場合の比例係数、γG はバンドギャップＥｇが温度の１次関数とした場合の比例係数、γT は伝導エネルギＥtrが温度の１次関数とした場合の比例係数である。ここに、不純物を含んだアモルファス半導体薄膜の場合、γG ，γT は大きな値をとれないが、γF は膜の状態で様々な値をとることができる。例えば、アモルファス半導体薄膜が熱平衡状態にあるとき（例えばｐ形ａ−Ｓｉでは８０℃以上のとき）、γF は非常に小さな値になる。これは、フェルミレベルＥF の状態関数によるstaticical shift（フェルミレベルＥF の温度依存性）が構造緩和によって打ち消されるからである。しかし、凍結状態では（例えばｐ形ａ−Ｓｉでは８０℃未満のとき）、構造緩和が起こらないので、γF は大きな値をとることができる。したがって、凍結状態での活性化エネルギＥａの温度による変化は、主にフェルミレベルＥF の変動が原因となる。
【００２６】
ここにおいて、本実施形態では、ＣＨ4 から完全に分解されたＣの量と未解離の状態のＣＨX との比を４２．５％以下にすることにより、つまり、ｐ形ａ−ＳｉＣ：Ｈ薄膜中に取り込まれる未分解種ＣＨX （Ｘ＝１，２，３）の量を減少させることによりバンドギャップＥｇ中の不純物準位の半値幅が狭くなり、フェルミレベルＥF の温度による変動が小さくなる。また、未分解種ＣＨX の量が多いと膜中の均一性が悪くなり、１／ｆノイズが大きくなるが、本実施形態では、未分解種ＣＨX の割合を少なくすることにより、１／ｆノイズを低減することができる。
【００２７】
ところで、上述のように、原料ガスの分解効率は、高周波電力およびガス流量によって変化し、原料ガスの流量を一定とすると、高周波電力の上昇に伴って堆積速度も増加する。図４についてさらに述べると、高周波電力が５０Ｗまでは堆積速度はガス流量に依存しておらず、堆積速度は反応律速となっている。これに対し、高周波電力が１００Ｗのときはガス流量の違いよる堆積速度の差が出始めていることから、高周波電力で見ると１００Ｗの付近が反応律速と供給律速との境界であると考えられる。なお、高周波電力が１００Ｗのときの各薄膜についてＦＴ−ＩＲによる分析を行った結果、全流量が９００ｓｃｃｍの条件で形成した薄膜の方が４５０ｓｃｃｍの条件で形成した薄膜に比べてＣＨX の量が若干多く観測された。また、全流量が４５０ｓｃｃｍの場合は、高周波電力が５０Ｗを越えてから堆積速度が飽和しかけているので、５０Ｗ以上では供給律速の領域に入っているものと考えられる。したがって、全流量が４５０ｓｃｃｍの場合は、高周波電力を５０Ｗ以上（高周波電力密度を５５ｍＷ／ｃｍ2 以上）にすることにより原料ガスの分解効率が高まり、膜の均一性が向上して１／ｆがノイズが減少する。ただし、供給律速の領域では高周波電力をあまり高くしすぎると、プラズマによる膜へのダメージが増加するので、原料ガスの分解効率と膜へのダメージとの両方の観点から見ると、形成条件として、反応律速となる条件と供給律速となる条件との境界条件付近の条件を採用することが望ましい。
【００２８】
なお、本実施形態では、希釈ガスとしてＨ2 を原料ガスとともにチャンバ２２内に導入してプラズマを生じさせているので、薄膜中のダングリングボンドの終端が行われ、特性が向上するが、希釈ガスはプラズマを活性化させたり薄膜の表面の状態に影響を与え、希釈ガスの量によって形成条件の最適点が変動するから、上述の供給律速と反応律速との境界条件付近の条件で薄膜が形成されるように希釈ガスの量を設定することが望ましい。
【００２９】
また、本実施形態では、ｐ形ａ−ＳｉＣ：Ｈ薄膜の原料ガスとてモノシランとメタンとを用いているが、メタンはモノシランに比べて高い結合エネルギを有するので、結合エネルギの高いメタンがほぼ完全に分解され、且つ、膜へのダメージが大きくならないような高周波電力でプラズマを生じさせることが望ましい。これにより、薄膜へのプラズマダメージを抑制しつつ薄膜中へ取り込まれる未分解の結合種の量を減らすことができる。要するに、２種類以上の原料ガスを用いる場合には、最も結合エネルギの高い原料ガスの分解効率が高くなる条件で薄膜を形成することが望ましい。また、原料ガスとして結合エネルギの差が少ないガスを選択することが望ましい。
【００３０】
なお、本実施形態においては、原料ガスとしてモノシランとメタンガスとの混合ガスを用い、ドーパントガスとしてジボランを用いているが、原料ガスにはシリコン含有ガスとカーボン含有ガスとの混合ガスであれば他の組み合わせを用いることができる。例えば、シリコン源としてはジクロルシラン（ＳｉＣｌ2 Ｈ2 ）を用いてもよいし、炭素源としてはメタン（ＣＨ4 ）を用いた例を示したが、その他のハイドロカーボンガス原料（Ｃ2 Ｈ6 、Ｃ3 Ｈ8 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 など）を用いてもよく、適宜組み合わせればよい。
【００３１】
また、ドーパントガスにも周知の各種の物質を用いることが可能であり、ｎ形ａ−ＳｉＣ：Ｈ薄膜よりなるサーミスタ素子８を形成する場合には、ドーパントガスとして例えばホスフィン（ＰＨ3 ）を用いればよい。
【００３２】
【発明の効果】
請求項１の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタであって、前記半導体抵抗層を構成する主原子は、不純物原子若しくは不純物分子が結合された主原子の割合が４２．５％以下なので、前記半導体抵抗層の均一性が向上し、また、フェルミレベルの温度依存性が小さく活性化エネルギの温度変化も小さいから、高い導電率のprefactor を得ることができ、高いＢ定数と高い導電率を両立することが可能となり、しかも１／ｆノイズが少なくなるから、結果的に小型でＳ／Ｎ比を向上させることができるという効果がある。
【００３３】
請求項２の発明は、アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタの製造方法であって、プラズマＣＶＤ法を用いて、完全に解離されていない未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下となるように前記半導体抵抗層を形成するので、フェルミレベルの温度依存性が小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３４】
請求項３の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件で堆積させるので、原料ガスの分解効率が高く未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が減少するとともに膜の均一性が向上し、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３５】
請求項４の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３６】
請求項５の発明は、請求項２の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、複数種類の原料ガスを用い、最も結合エネルギの大きな原料ガスの分解に関して、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させるので、結合エネルギの異なる複数の原料ガスを用いている場合において結合エネルギの大きな未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【００３７】
請求項６の発明は、請求項４又は請求項５の発明において、プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、前記境界条件付近の条件から外れないように前記原料ガスに希釈ガスを混合するので、希釈ガスによって前記半導体抵抗層中のダングリングボンドの終端が行われて前記半導体抵抗層の特性が向上し、且つ、プラズマによる半導体抵抗層のダメージを抑えつつ未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合を減少させることができ、フェルミレベルの温度依存性がより小さくなり、活性化エネルギの温度変化が小さくなるから、高い導電率のprefactor が得られ、高いＢ定数と高い導電率が両立され、しかも１／ｆノイズが少なくなるから、結果的に小型で高Ｓ／Ｎ比の薄膜サーミスタを提供することが可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の薄膜サーミスタを利用した赤外線検出素子の断面図である。
【図２】本発明におけるアモルファス半導体薄膜の製造装置を示す概略構成図である。
【図３】アモルファス半導体薄膜の状態密度の説明図である。
【図４】実施形態におけるアモルファス半導体薄膜の形成時の高周波電力に対する導電率および堆積速度の関係を示す図である。
【図５】実施形態におけるアモルファス半導体薄膜の形成時の高周波電力に対するプリファクタ（prefactor ）の関係を示す図である。
【図６】実施形態における活性化エネルギ、導電率の高周波電力依存性を示す図である。
【符号の説明】
８ サーミスタ素子
１０ 薄膜サーミスタ
１１ａ 下部電極
１１ｂ 上部電極
Claims (6)
- アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタであって、前記半導体抵抗層を構成する主原子は、不純物原子若しくは不純物分子が結合された主原子の割合が４２．５％以下であることを特徴とする薄膜サーミスタ。
- アモルファス半導体薄膜よりなる半導体抵抗層に電極を設けた薄膜サーミスタの製造方法であって、プラズマＣＶＤ法を用いて、完全に解離されていない未解離の状態の結合種が前記半導体抵抗層に取り込まれる割合が、完全に解離された主原子が前記半導体抵抗層に取り込まれる量に対して４２．５％以下となるように前記半導体抵抗層を形成することを特徴とする薄膜サーミスタの製造方法。
- プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件で堆積させることを特徴とする請求項２記載の薄膜サーミスタの製造方法。
- プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させることを特徴とする請求項２記載の薄膜サーミスタの製造方法。
- プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、複数種類の原料ガスを用い、最も結合エネルギの大きな原料ガスの分解に関して、表面における堆積が供給律速となる条件と反応律速となる条件との境界条件付近の条件で堆積させることを特徴とする請求項２記載の薄膜サーミスタの製造方法。
- プラズマＣＶＤ法を用いて前記半導体抵抗層を形成するにあたり、前記境界条件付近の条件から外れないように前記原料ガスに希釈ガスを混合することを特徴とする請求項４又は請求項５記載の薄膜サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07864898A JP3826554B2 (ja) | 1998-03-26 | 1998-03-26 | 薄膜サーミスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07864898A JP3826554B2 (ja) | 1998-03-26 | 1998-03-26 | 薄膜サーミスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273907A JPH11273907A (ja) | 1999-10-08 |
| JP3826554B2 true JP3826554B2 (ja) | 2006-09-27 |
Family
ID=13667695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07864898A Expired - Fee Related JP3826554B2 (ja) | 1998-03-26 | 1998-03-26 | 薄膜サーミスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826554B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19961180C2 (de) | 1999-12-18 | 2002-02-28 | Daimler Chrysler Ag | Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren |
-
1998
- 1998-03-26 JP JP07864898A patent/JP3826554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11273907A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592238B2 (ja) | 薄膜トランジスタの製造方法 | |
| Saint John et al. | Influence of microstructure and composition on hydrogenated silicon thin film properties for uncooled microbolometer applications | |
| JP6046630B2 (ja) | 導電性半導体材料の遷移膜成長 | |
| Wickboldt et al. | High performance glow discharge a-Si 1− x Ge x: H of large x | |
| JPS60152971A (ja) | 半導体放射線検出器 | |
| US6818533B2 (en) | Epitaxial plasma enhanced chemical vapor deposition (PECVD) method providing epitaxial layer with attenuated defects | |
| Martin et al. | Effect of the thickness of amorphous silicon carbide interlayer on the passivation of c-Ge surface by aluminium oxide films | |
| JP3826554B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JP3711740B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JP3716606B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JP3826555B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| Carstens et al. | Surface passivation of heavily boron or phosphorus doped crystalline silicon utilizing amorphous silicon | |
| Léal et al. | High quality boron-doped epitaxial layers grown at 200° C from SiF4/H2/Ar gas mixtures for emitter formation in crystalline silicon solar cells | |
| JP3977878B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JP2007234911A (ja) | 高温動作ダイヤモンドトランジスタ装置及びこれを用いた温度計、増幅器 | |
| Ichihara et al. | 1/f noise in a-Si1− xCx: H thin films as novel thermistor materials for micro-machined IR sensors | |
| Itoh et al. | High-stability hydrogenated amorphous silicon films for light-soaking prepared by catalytic CVD at high deposition rates | |
| Ganguly et al. | Role of hydrogen dilution in improvement of a-SiGe: H alloys | |
| JPH09199305A (ja) | 薄膜サーミスタの製造方法 | |
| Soto et al. | High deposition rate of amorphous silicon thick layers using a gas mixture of 10% silane in hydrogen | |
| JPH09199304A (ja) | 薄膜サーミスタの製造方法 | |
| Kuznetsov et al. | Electrical and optical properties of plasma‐deposited a‐SiGe: H alloys: Role of growth temperature and postgrowth anneal | |
| Lu et al. | Determining band offset and interface charge density of hydrogenated nanocrystalline silicon/crystalline silicon heterojunction diode by CV matching method | |
| Aite et al. | Characterization of intrinsic stresses of PECVD silicon nitride films deposited in a hot-wall reactor | |
| Dao et al. | Effect of thermal coupling on the electronic properties of hydrogenated amorphous silicon thin films deposited by electron cyclotron resonance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |