JP3824835B2 - Method of operating dummy substrate in semiconductor manufacturing equipment - Google Patents

Method of operating dummy substrate in semiconductor manufacturing equipment Download PDF

Info

Publication number
JP3824835B2
JP3824835B2 JP2000060080A JP2000060080A JP3824835B2 JP 3824835 B2 JP3824835 B2 JP 3824835B2 JP 2000060080 A JP2000060080 A JP 2000060080A JP 2000060080 A JP2000060080 A JP 2000060080A JP 3824835 B2 JP3824835 B2 JP 3824835B2
Authority
JP
Japan
Prior art keywords
wafer
processed
dummy
substrate
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000060080A
Other languages
Japanese (ja)
Other versions
JP2001250780A (en
Inventor
敦彦 須田
謙次 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000060080A priority Critical patent/JP3824835B2/en
Publication of JP2001250780A publication Critical patent/JP2001250780A/en
Application granted granted Critical
Publication of JP3824835B2 publication Critical patent/JP3824835B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、複数枚の基板を同時に処理する半導体製造装置におけるダミー基板の運用方法に関する。
【0002】
【従来の技術】
半導体装置や液晶表示装置等の製造プロセスにおいて使用される半導体製造装置には、熱やプラズマを利用して半導体ウェーハやガラス基板等に所定の処理を施すCVD(Chemical Vapor Deposition)装置、エッチング装置、アッシング装置等の各種半導体製造装置がある。
【0003】
図5は、半導体製造装置のうち、クラスタ型枚葉式の装置の一例の上面断面図である。
【0004】
6は被処理ウェーハ、3A、3Bは被処理ウェーハ6を処理する反応処理室、2は反応処理室3A、3Bに被処理ウェーハ6を搬送する搬送室、5は搬送室2内に備えられた被処理ウェーハ6の搬送ロボット、4A、4Bは被処理ウェーハ6の冷却室、1A、1Bは搬送室2に被処理ウェーハ6を受け渡すロードロック室、17は被処理ウェーハ6を収納するカセットである。
【0005】
従来の半導体製造装置においては、反応処理室3A、3B内のガスを用いたインサイチュクリーニング直後のテスト成膜(シーズニング)のときに、ダミーウェーハが用いられる。
【0006】
なお、近年、1枚ずつウェーハを処理する枚葉式半導体製造装置のさらなるスループットの向上を目的として、多枚葉式半導体製造装置が注目されている。
【0007】
【発明が解決しようとする課題】
多枚葉式半導体製造装置において、半導体製造プロセス中に被処理ウェーハに不良品が発生して被処理ウェーハの抜けが生じた場合、反応処理室に規定の複数枚をチャージしないで反応処理を行うと、ウェーハ台への不要の成膜、エッチング等の処理が施されることになり好ましくない。特に、プラズマ処理の場合は、不要の処理によるプラズマ電極の電気的特性の変化、それに伴う成膜状態の変化が生じ、その結果、成膜特性の劣化が生じる課題がある。
【0008】
したがって、被処理ウェーハの足りない分をあらかじめ用意したダミーウェーハで補充して、反応処理室には常に規定の枚数をチャージするようにする。
【0009】
なお、ロードロック室内には、被処理ウェーハあるいはダミーウェーハを該ロードロック室のウェーハ取り出し口まで搬送する昇降機構(エレベータ)が備えられている。
【0010】
従来、ロードロック室の昇降機構の昇降時間や距離が長かったり、ダミーウェーハの効率の良い運用についてまだ確立しておらず、ダミーウェーハの効率の良い運用が求められている。
【0011】
本発明の目的は、ダミーウェーハの効率の良い運用を実現する半導体製造装置におけるダミー基板の運用方法を提供することにある。
【0012】
【課題を解決するための手段】
前記課題を解決するために、本発明は、複数枚数の基板を同時に処理する少なくとも1室の反応処理室と、前記反応処理室に前記基板を搬送する搬送室と、前記搬送室に前記基板を受け渡すロードロック室とを有する半導体製造装置におけるダミー基板の運用方法において、少なくとも1室の前記ロードロック室内に、被処理基板の組と、ダミー基板の組とを隣接して収納し、前記ダミー基板に隣接する側の前記被処理基板から処理を始め、前記被処理基板に抜けがあるとき、前記被処理基板の抜け情報に基づいて、反応処理の際の前記反応処理室内の基板の数が、常に前記複数枚数となるように前記ダミー基板の枚数を選択し、最初に処理する組のみに前記ダミー基板を使用することを特徴とする。
【0013】
また、前記ロードロック室内に収納する前記ダミー基板の数が、前記複数枚数より1枚少ないことを特徴とする。
【0014】
本発明では、このような構成により、被処理基板とダミー基板の昇降機構による昇降時間、昇降距離を低減できる。これにより、生産性(スループット)の向上、生産コストの低減、耐久信頼性を向上することができ、ダミー基板の効率の良い運用を実現できる。
【0015】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0016】
図1(a)は、本発明の実施の形態のクラスタ型多枚葉式の半導体製造装置の上面断面図、(b)は(a)のロードロック室のローディング側(大気側、搬送室と反対側)の正面図、図2は図1のロードロック室内の被処理ウェーハ収納用カセットとダミーウェーハ収納用棚の拡大図である。本装置は、3枚同時に処理を行う3枚葉式である。
【0017】
6は被処理ウェーハ、3A、3Bは被処理ウェーハ6を処理する反応処理室、2は反応処理室3A、3Bに被処理ウェーハ6を搬送する搬送室、5は搬送室2内に備えられた被処理ウェーハ6の搬送ロボット、4A、4Bは被処理ウェーハ6の冷却室、1A、1Bは搬送室2に被処理ウェーハ6を受け渡すロードロック室、7は被処理ウェーハ6を収納するカセットである。
【0018】
反応処理室3A、3Bは2室設けられ、これに対応して冷却室4A、4Bも2室設けられている。ロードロック室1A、1Bと搬送室2との間、搬送室2と反応処理室3A、3Bとの間にはゲートバルブ(図示省略)が設けられ、それぞれ気密が保持されるようになっている。
【0019】
反応処理済みの被処理ウェーハ6は、搬送室2内の搬送ロボット5により、反応処理室3A、3Bに隣接する冷却室4A、4Bに必要に応じて一旦チャージされ、必要時間経過後、ロードロック室1A、1Bに戻される。
【0020】
冷却室4A、4Bには、ウェーハアライメント機能を具備させることも可能であり、反応処理室3A、3Bへの搬送前に、一旦この冷却室4A、4Bに搬送載置することにより、反応処理室3A、3Bへのウェーハチャージを正確に行うことができる。
【0021】
本装置においては、図1(b)、図2に示すように、2室のロードロック室1A、1B内にはそれぞれ、被処理ウェーハ6を収納する搬出入可能なカセット7の下に、ダミーウェーハ10を収納する棚11が設けてある。ダミーウェーハ10は、被処理ウェーハ6と同様に、ロードロック室1A、1Bの大気側から直接出し入れが可能である。なお、ダミーウェーハ10も、棚11に収納するのではなく、搬出入可能なカセットに収納してもよい。
【0022】
例えば、反応処理室3A、3B内のガスを用いたインサイチュクリーニング直後のテスト成膜のときに、ダミーウェーハ10を用いる。特に、絶縁膜を成膜する場合、ウェーハを反応処理室3A、3B内のウェーハ台(サセプタ)上に載置しないでテスト成膜を行うと、プラズマ電極が絶縁膜で被覆されるため、ダミーウェーハ10を用いる。ダミーウェーハ10は通常、複数回使用され、ダミーウェーハ10上には、成膜が複数回施される。
【0023】
1枚のダミーウェーハ10の過剰な使用は、ダミーウェーハ10上の累積膜厚が増大し、パーティクルが発生したり、また、膜応力の過多や繰り返し使用による熱履歴により、ダミーウェーハ10の反り、変形が発生するため、搬送エラーを起こしやすくなる。このため、オペレータは、ダミーウェーハ10の一度の成膜処理で堆積される膜厚を予想し、そのダミーウェーハ10の使用回数に応じて累積膜厚を計算し、しきい値膜厚を規定する。そして、ダミーウェーハ10上の実際の累積膜厚がしきい値膜厚を超えた場合に、適宜の手段によりオペレータに通知がされるようにし、オペレータはダミーウェーハ10を新しいのと交換するようにするのが有効である。
【0024】
また、ダミーウェーハ10は前述のように複数回成膜されるため、パーティクルが発生しやすいので、ダミーウェーハ10の収納用の棚11は、図1(b)、図2に示すように、処理ウェーハ6の収納用のカセット7の下側に配置するのが望ましい。
【0025】
また、多枚葉式の本装置において、被処理ウェーハ6に不良品が発生して被処理ウェーハ6の抜けが生じた場合、反応処理室3A、3Bに規定の枚数をチャージしないで反応処理を行うと、ウェーハ台への不要の成膜、エッチング等の処理が施されることになり望ましくない。特に、プラズマ処理の場合は、不要の処理によるプラズマ電極の電気的特性の変化、それに伴う成膜状態の変化により、成膜特性の劣化が生じる。したがって、この被処理ウェーハ6の足りない分をあらかじめ用意したダミーウェーハ10で補充して、反応処理室3A、3Bには常に規定の枚数をチャージするようにする。
【0026】
なお、ロードロック室1A、1B内には、被処理ウェーハ6を収納したカセット7とダミーウェーハ10を収納した棚11を、該ロードロック室1A、1Bのウェーハ取り出し口(図示省略)まで昇降搬送する昇降機構(エレベータ。図示省略)が備えられている。
【0027】
ダミーウェーハ10は、必要に応じ、被処理ウェーハ6と同様に、前記昇降機構によりロードロック室1A、1Bの前記ウェーハ取り出し口まで昇降され、搬送ロボット5により、反応処理室3A、3Bに取り出し搬送され、使用される。使用後は、搬送ロボット5により棚11に返却される。
【0028】
次に、被処理ウェーハ6の足りない分をあらかじめ用意したダミーウェーハ10で補充して、反応処理室3A、3Bには常に規定の枚数をチャージする場合の詳細について説明する。なお、この場合は、前記インサイチュクリーニング直後のテスト成膜にはダミーウェーハ10を用いず、また、2室のロードロック室1A、1Bを連続して使用せず、いずれかのロードロック室1A、1Bのカセット7を1ロットとして使用する。
【0029】
図1(b)、図2に示したように、ダミーウェーハ10の組は、被処理ウェーハ6の組の下側に隣接して配置する。また、被処理ウェーハ6はダミーウェーハ10に隣接する下側から処理を始める。
【0030】
図3は、ダミーウェーハの運用説明図である。
【0031】
カセット7内の被処理ウェーハ6の抜け情報(マッピングデータ)をあらかじめ入手し、これに基づき、以下に示すようにダミーウェーハ10の運用をする。
【0032】
図3に示すように、1ロットにおける25枚の被処理ウェーハ6において、不良品が生じて3枚足りなくなった場合、前記マッピングデータに基づき、最初に処理する3枚の組でダミーウェーハ10を使用する。この場合、ダミーウェーハ10の数は、反応処理室3A、3Bで同時に処理する枚数(ここでは、3枚)より1枚少ない枚数(ここでは、2枚)とするのが望ましい。
【0033】
すなわち、本来25枚の被処理ウェーハ6のうち、3枚足りない分のある22枚の被処理ウェーハ6に、2枚のダミーウェーハ10を加え、反応処理室3A、3Bの一方の処理回数4回、計8回、合計24枚のウェーハ処理を行うものとする。
【0034】
ダミーウェーハ10を最初の1回目の処理に使用することにより、最後あるいは途中にダミーウェーハ10を使用する場合に比べ、カセット7および棚11の昇降機構による昇降時間、昇降距離を低減できる。これにより、生産性の向上、生産コストの低減、耐久信頼性を向上することができ、ダミーウェーハ10の効率の良い運用を実現できる。
【0035】
なお、好適には、被処理ウェーハ6収納用のカセット7を耐熱性にするとよい。高温プロセスを実施する場合は、被処理ウェーハ6に十分な冷却時間を確保する必要があるが、スループットを向上するため、冷却時間を十分確保できない場合、耐熱性の材料からなるカセット7を使用するとよい。
【0036】
参考例
図4(a)は、本発明の参考例のクラスタ型枚葉式の半導体製造装置の上面断面図、(b)は(a)のロードロック室のローディング側の正面図である。
【0037】
この参考例の装置では、ロードロック室1A、1B、1Cを3室備え、真中のロードロック室1Bはダミーウェーハ10のみ収納し、両側の2室のロードロック室1A、1Cは被処理ウェーハ6のみ収納する。
【0038】
すなわち、ダミーウェーハ10専用のロードロック室1Bは、ダミーウェーハ10のみカセットに収納して、ダミーウェーハ10の必要なときに、本ロードロック室1Bにアクセスし、ダミーウェーハ10を使用する。
【0039】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0040】
【発明の効果】
以上説明したように、本発明によれば、被処理基板とダミー基板の昇降機構による昇降時間、昇降距離を低減できるので、生産性の向上、生産コストの低減、耐久信頼性を向上することができ、ダミー基板の効率の良い運用を実現できる。
【図面の簡単な説明】
【図1】(a)は本発明の実施の形態のクラスタ型多枚葉式の半導体製造装置の上面断面図、(b)は(a)のロードロック室のローディング側の正面図である。
【図2】図1のロードロック室内の被処理ウェーハ収納用カセットとダミーウェーハ収納用棚の拡大図である。
【図3】本発明の実施の形態のダミーウェーハの運用説明図である。
【図4】(a)は本発明の参考例のクラスタ型枚葉式の半導体製造装置の上面断面図、(b)は(a)のロードロック室のローディング側の正面図である。
【図5】クラスタ型枚葉式の半導体製造装置の一例の上面断面図である。
【符号の説明】
1A、1B、1C…ロードロック室、2…搬送室、3A、3B…反応処理室、4A、4B…冷却室、5…搬送ロボット、6…被処理ウェーハ、7、16、17…被処理ウェーハ収納用カセット、10…ダミーウェーハ、11…ダミーウェーハ収納用棚。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dummy substrate operating method in a semiconductor manufacturing apparatus that processes a plurality of substrates simultaneously.
[0002]
[Prior art]
Semiconductor manufacturing devices used in manufacturing processes such as semiconductor devices and liquid crystal display devices include CVD (Chemical Vapor Deposition) devices, etching devices, which perform predetermined processing on semiconductor wafers and glass substrates using heat and plasma, There are various semiconductor manufacturing apparatuses such as an ashing apparatus.
[0003]
FIG. 5 is a top cross-sectional view of an example of a cluster type single wafer type apparatus among semiconductor manufacturing apparatuses.
[0004]
Reference numeral 6 denotes a wafer to be processed, 3A and 3B denote reaction processing chambers for processing the wafer to be processed 6, 2 denotes a transfer chamber for transferring the wafer to be processed 6 to the reaction processing chambers 3A and 3B, and 5 denotes a transfer chamber. A transfer robot for the wafer 6 to be processed, 4A and 4B are cooling chambers for the wafer 6 to be processed, 1A and 1B are load lock chambers for transferring the wafer 6 to the transfer chamber 2, and 17 is a cassette for storing the wafer 6 to be processed. is there.
[0005]
In a conventional semiconductor manufacturing apparatus, a dummy wafer is used during test film formation (seasoning) immediately after in-situ cleaning using the gases in the reaction processing chambers 3A and 3B.
[0006]
In recent years, for the purpose of further improving the throughput of a single-wafer semiconductor manufacturing apparatus that processes wafers one by one, a multi-sheet semiconductor manufacturing apparatus has attracted attention.
[0007]
[Problems to be solved by the invention]
In a multi-wafer type semiconductor manufacturing apparatus, when a defective product is generated on a wafer to be processed during the semiconductor manufacturing process and the wafer to be processed is pulled out, a reaction process is performed without charging a prescribed plurality of wafers in the reaction processing chamber. Then, unnecessary film formation, etching, and the like are performed on the wafer stage, which is not preferable. In particular, in the case of plasma processing, there is a problem that the electrical characteristics of the plasma electrode are changed due to unnecessary processing, and the film forming state is changed accordingly, resulting in deterioration of the film forming characteristics.
[0008]
Therefore, the insufficient number of wafers to be processed is replenished with dummy wafers prepared in advance, and the reaction processing chamber is always charged with a prescribed number.
[0009]
The load lock chamber is provided with an elevating mechanism (elevator) for transporting a wafer to be processed or a dummy wafer to a wafer take-out port of the load lock chamber.
[0010]
Conventionally, the elevating time and distance of the elevating mechanism of the load lock chamber is long, and the efficient operation of the dummy wafer has not been established yet, and the efficient operation of the dummy wafer is required.
[0011]
An object of the present invention is to provide a dummy substrate operation method in a semiconductor manufacturing apparatus that realizes efficient operation of a dummy wafer.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides at least one reaction processing chamber for simultaneously processing a plurality of substrates, a transfer chamber for transferring the substrate to the reaction processing chamber, and the substrate in the transfer chamber. In a method for operating a dummy substrate in a semiconductor manufacturing apparatus having a load lock chamber to be delivered, a set of substrates to be processed and a set of dummy substrates are stored adjacent to each other in at least one load lock chamber, and the dummy When processing is started from the substrate to be processed on the side adjacent to the substrate, and the substrate to be processed is missing , the number of substrates in the reaction processing chamber at the time of reaction processing is determined based on the removal information of the substrate to be processed. The number of the dummy substrates is selected so as to always be the plural number, and the dummy substrates are used only for the first group to be processed .
[0013]
Further, the number of the dummy substrates stored in the load lock chamber is one less than the plurality of sheets.
[0014]
In the present invention, with such a configuration, the lifting time and the lifting distance by the lifting mechanism of the substrate to be processed and the dummy substrate can be reduced. Thereby, productivity (throughput) can be improved, production cost can be reduced, durability reliability can be improved, and efficient operation of the dummy substrate can be realized.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof is omitted.
[0016]
FIG. 1A is a top cross-sectional view of a cluster type multi-wafer type semiconductor manufacturing apparatus according to an embodiment of the present invention, and FIG. 1B is a loading side (atmosphere side, transfer chamber and load chamber) of FIG. FIG. 2 is an enlarged view of a cassette for storing a wafer to be processed and a shelf for storing dummy wafers in the load lock chamber of FIG. This apparatus is a three-sheet type that processes three sheets simultaneously.
[0017]
Reference numeral 6 denotes a wafer to be processed, 3A and 3B denote reaction processing chambers for processing the wafer to be processed 6, 2 denotes a transfer chamber for transferring the wafer to be processed 6 to the reaction processing chambers 3A and 3B, and 5 denotes a transfer chamber. A transfer robot for the wafer 6 to be processed, 4A and 4B are cooling chambers for the wafer 6 to be processed, 1A and 1B are load lock chambers for transferring the wafer 6 to the transfer chamber 2, and 7 is a cassette for storing the wafer 6 to be processed. is there.
[0018]
Two reaction processing chambers 3A and 3B are provided, and two cooling chambers 4A and 4B are also provided correspondingly. Gate valves (not shown) are provided between the load lock chambers 1A and 1B and the transfer chamber 2 and between the transfer chamber 2 and the reaction processing chambers 3A and 3B, respectively, so that airtightness is maintained. .
[0019]
The wafer 6 to be processed after the reaction processing is once charged as necessary in the cooling chambers 4A and 4B adjacent to the reaction processing chambers 3A and 3B by the transfer robot 5 in the transfer chamber 2, and after the necessary time has elapsed, the load lock is performed. Returned to chambers 1A, 1B.
[0020]
The cooling chambers 4A and 4B can be provided with a wafer alignment function, and once transferred to the cooling chambers 4A and 4B before being transferred to the reaction processing chambers 3A and 3B, the reaction processing chambers are provided. Wafer charging to 3A and 3B can be performed accurately.
[0021]
In this apparatus, as shown in FIG. 1B and FIG. 2, a dummy is placed in each of the two load lock chambers 1 </ b> A and 1 </ b> B under a cassette 7 that can carry in / out the wafer 6 to be processed. A shelf 11 for storing the wafer 10 is provided. The dummy wafer 10 can be taken in and out directly from the atmosphere side of the load lock chambers 1 </ b> A and 1 </ b> B, similarly to the processing target wafer 6. The dummy wafer 10 may also be stored in a cassette that can be loaded and unloaded instead of being stored in the shelf 11.
[0022]
For example, the dummy wafer 10 is used at the time of test film formation immediately after in-situ cleaning using the gas in the reaction processing chambers 3A and 3B. In particular, when an insulating film is formed, if the test film is formed without placing the wafer on the wafer stage (susceptor) in the reaction processing chambers 3A and 3B, the plasma electrode is covered with the insulating film. A wafer 10 is used. The dummy wafer 10 is normally used a plurality of times, and film formation is performed on the dummy wafer 10 a plurality of times.
[0023]
Excessive use of one dummy wafer 10 increases the accumulated film thickness on the dummy wafer 10, generates particles, or warps the dummy wafer 10 due to excessive film stress or thermal history due to repeated use. Since the deformation occurs, a conveyance error is likely to occur. For this reason, the operator predicts the film thickness to be deposited by a single film formation process of the dummy wafer 10, calculates the cumulative film thickness according to the number of times the dummy wafer 10 is used, and defines the threshold film thickness. . When the actual accumulated film thickness on the dummy wafer 10 exceeds the threshold film thickness, the operator is notified by appropriate means, and the operator replaces the dummy wafer 10 with a new one. It is effective to do.
[0024]
Further, since the dummy wafer 10 is formed a plurality of times as described above, particles are likely to be generated. Therefore, the shelf 11 for storing the dummy wafer 10 is processed as shown in FIGS. It is desirable to arrange the wafer 6 below the cassette 7 for storing the wafer 6.
[0025]
In addition, in this multi-wafer type apparatus, when a defective product is generated on the wafer 6 to be processed and the wafer 6 to be processed is detached, the reaction processing chambers 3A and 3B are not charged with the prescribed number of reaction processing. If it is performed, unnecessary film formation, etching, and the like are performed on the wafer stage, which is not desirable. In particular, in the case of plasma treatment, the film formation characteristics are deteriorated due to a change in electrical characteristics of the plasma electrode due to unnecessary treatment and a change in the film formation state associated therewith. Accordingly, the shortage of the wafer 6 to be processed is supplemented with the dummy wafer 10 prepared in advance, so that the reaction processing chambers 3A and 3B are always charged with a prescribed number.
[0026]
In addition, in the load lock chambers 1A and 1B, the cassette 7 storing the wafer 6 to be processed and the shelf 11 storing the dummy wafers 10 are moved up and down to the wafer take-out ports (not shown) of the load lock chambers 1A and 1B. A lifting mechanism (elevator, not shown) is provided.
[0027]
As necessary, the dummy wafer 10 is lifted up and down to the wafer take-out port of the load lock chambers 1A and 1B by the elevating mechanism similarly to the wafer 6 to be processed, and taken out to the reaction processing chambers 3A and 3B by the transfer robot 5. And used. After use, it is returned to the shelf 11 by the transfer robot 5.
[0028]
Next, details of a case where a deficient amount of the wafer 6 to be processed is supplemented with a dummy wafer 10 prepared in advance and the reaction processing chambers 3A and 3B are always charged with a prescribed number will be described. In this case, the dummy wafer 10 is not used for the test film formation immediately after the in-situ cleaning, and the two load lock chambers 1A and 1B are not used continuously. The 1B cassette 7 is used as one lot.
[0029]
As shown in FIGS. 1B and 2, the set of dummy wafers 10 is disposed adjacent to the lower side of the set of wafers 6 to be processed. The processed wafer 6 starts processing from the lower side adjacent to the dummy wafer 10.
[0030]
FIG. 3 is an operation explanatory diagram of the dummy wafer.
[0031]
The missing information (mapping data) of the wafer 6 to be processed in the cassette 7 is obtained in advance, and based on this, the dummy wafer 10 is operated as shown below.
[0032]
As shown in FIG. 3, when 25 defective wafers 6 in one lot have become defective and there are not enough 3 wafers, dummy wafers 10 are processed as a set of three wafers to be processed first based on the mapping data. use. In this case, it is desirable that the number of dummy wafers 10 be one less than the number (two in this case) that is simultaneously processed in the reaction processing chambers 3A and 3B (three in this case).
[0033]
That is, two dummy wafers 10 are added to 22 wafers 6 to be processed which are not enough for 3 of the 25 wafers 6 to be processed, and the number of processing times 4 in one of the reaction processing chambers 3A and 3B is 4. A total of 24 wafers are processed a total of 8 times.
[0034]
By using the dummy wafer 10 for the first processing for the first time, the lifting time and the lifting distance by the lifting mechanism of the cassette 7 and the shelf 11 can be reduced as compared with the case where the dummy wafer 10 is used at the last or halfway. Thereby, productivity can be improved, production cost can be reduced, and durability reliability can be improved, and efficient operation of the dummy wafer 10 can be realized.
[0035]
Preferably, the cassette 7 for storing the wafer 6 to be processed is made heat resistant. When a high temperature process is performed, it is necessary to secure a sufficient cooling time for the wafer 6 to be processed. However, in order to improve the throughput, when a sufficient cooling time cannot be ensured, a cassette 7 made of a heat resistant material is used. Good.
[0036]
Reference Example FIG. 4A is a top cross-sectional view of a cluster type single wafer type semiconductor manufacturing apparatus according to a reference example of the present invention, and FIG. 4B is a front view of the load side of the load lock chamber of FIG.
[0037]
In the apparatus of this reference example, three load lock chambers 1A, 1B and 1C are provided, the middle load lock chamber 1B accommodates only the dummy wafer 10, and the two load lock chambers 1A and 1C on both sides are the wafer 6 to be processed. Only store.
[0038]
That is, the load lock chamber 1B dedicated to the dummy wafer 10 stores only the dummy wafer 10 in the cassette, and accesses the load lock chamber 1B when the dummy wafer 10 is necessary, and uses the dummy wafer 10.
[0039]
Although the present invention has been specifically described above based on the embodiments, the present invention is not limited to the above-described embodiments, and it is needless to say that various changes can be made without departing from the scope of the invention.
[0040]
【The invention's effect】
As described above, according to the present invention, the raising / lowering time and the raising / lowering distance by the raising / lowering mechanism of the substrate to be processed and the dummy substrate can be reduced, so that productivity can be improved, production cost can be reduced, and durability reliability can be improved. And efficient operation of the dummy substrate can be realized.
[Brief description of the drawings]
FIG. 1A is a top cross-sectional view of a cluster type multi-wafer type semiconductor manufacturing apparatus according to an embodiment of the present invention, and FIG. 1B is a front view of a load lock chamber of FIG.
2 is an enlarged view of a wafer storage cassette and a dummy wafer storage shelf in the load lock chamber of FIG. 1. FIG.
FIG. 3 is an operation explanatory diagram of a dummy wafer according to the embodiment of the present invention.
4A is a top cross-sectional view of a cluster type single wafer semiconductor manufacturing apparatus according to a reference example of the present invention, and FIG. 4B is a front view of the loading side of the load lock chamber of FIG.
FIG. 5 is a top sectional view of an example of a cluster type single wafer type semiconductor manufacturing apparatus;
[Explanation of symbols]
1A, 1B, 1C ... load lock chamber, 2 ... transfer chamber, 3A, 3B ... reaction processing chamber, 4A, 4B ... cooling chamber, 5 ... transfer robot, 6 ... processed wafer, 7, 16, 17 ... processed wafer Storage cassette, 10 ... dummy wafer, 11 ... dummy wafer storage shelf.

Claims (2)

複数枚数の基板を同時に処理する少なくとも1室の反応処理室と、前記反応処理室に前記基板を搬送する搬送室と、前記搬送室に前記基板を受け渡すロードロック室とを有する半導体製造装置におけるダミー基板の運用方法において、少なくとも1室の前記ロードロック室内に、被処理基板の組と、ダミー基板の組とを隣接して収納し、前記ダミー基板に隣接する側の前記被処理基板から処理を始め、前記被処理基板に抜けがあるとき、前記被処理基板の抜け情報に基づいて、反応処理の際の前記反応処理室内の基板の数が、常に前記複数枚数となるように前記ダミー基板の枚数を選択し、最初に処理する組のみに前記ダミー基板を使用することを特徴とする半導体製造装置におけるダミー基板の運用方法。In a semiconductor manufacturing apparatus having at least one reaction processing chamber for simultaneously processing a plurality of substrates, a transfer chamber for transferring the substrate to the reaction processing chamber, and a load lock chamber for transferring the substrate to the transfer chamber In the method for operating a dummy substrate, a set of substrates to be processed and a set of dummy substrates are stored adjacent to each other in at least one load lock chamber and processed from the substrate to be processed on the side adjacent to the dummy substrate. When the substrate to be processed is missing , the dummy substrate is configured such that the number of substrates in the reaction processing chamber at the time of the reaction processing is always the plurality of substrates based on the information on the substrate to be processed. A method for operating a dummy substrate in a semiconductor manufacturing apparatus , wherein the dummy substrate is used only for the first group to be processed . 前記ロードロック室内に収納する前記ダミー基板の数が、前記複数枚数より1枚少ないことを特徴とする請求項1記載の半導体製造装置におけるダミー基板の運用方法。 2. The method for operating a dummy substrate in a semiconductor manufacturing apparatus according to claim 1, wherein the number of the dummy substrates stored in the load lock chamber is one less than the plurality of the plurality of substrates.
JP2000060080A 2000-03-06 2000-03-06 Method of operating dummy substrate in semiconductor manufacturing equipment Expired - Fee Related JP3824835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000060080A JP3824835B2 (en) 2000-03-06 2000-03-06 Method of operating dummy substrate in semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060080A JP3824835B2 (en) 2000-03-06 2000-03-06 Method of operating dummy substrate in semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2001250780A JP2001250780A (en) 2001-09-14
JP3824835B2 true JP3824835B2 (en) 2006-09-20

Family

ID=18580445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060080A Expired - Fee Related JP3824835B2 (en) 2000-03-06 2000-03-06 Method of operating dummy substrate in semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP3824835B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101555184B1 (en) * 2011-10-19 2015-09-24 가부시키가이샤 히다치 고쿠사이 덴키 Substrate processing apparatus, method for transporting substrate, method for manufacturing semiconductor device, method for processing substrate, method for applying dummy substrate in the substrate processing apparatus
US10290516B2 (en) 2012-03-21 2019-05-14 Kokusai Electric Corpoation Substrate processing apparatus, maintenance method, and maintenance program

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673548B2 (en) * 2003-11-12 2011-04-20 東京エレクトロン株式会社 Substrate processing apparatus and control method thereof
JP2007258396A (en) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd Plasma treatment apparatus and method
JP5518550B2 (en) * 2010-04-12 2014-06-11 東京エレクトロン株式会社 Object processing equipment
JP5921200B2 (en) 2012-01-05 2016-05-24 株式会社日立国際電気 Substrate processing apparatus, substrate processing method, semiconductor device manufacturing method, degenerate operation program, and production list creation program
JP2013143413A (en) * 2012-01-10 2013-07-22 Hitachi High-Technologies Corp Vacuum processing apparatus
WO2013133101A1 (en) * 2012-03-07 2013-09-12 株式会社日立国際電気 Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
JP6586440B2 (en) 2017-07-11 2019-10-02 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing apparatus, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101555184B1 (en) * 2011-10-19 2015-09-24 가부시키가이샤 히다치 고쿠사이 덴키 Substrate processing apparatus, method for transporting substrate, method for manufacturing semiconductor device, method for processing substrate, method for applying dummy substrate in the substrate processing apparatus
US10290516B2 (en) 2012-03-21 2019-05-14 Kokusai Electric Corpoation Substrate processing apparatus, maintenance method, and maintenance program

Also Published As

Publication number Publication date
JP2001250780A (en) 2001-09-14

Similar Documents

Publication Publication Date Title
TWI608560B (en) Substrate processing apparatus, manufacturing method of semiconductor apparatus, program, and recording medium
US7223702B2 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
KR102293637B1 (en) Method and system for selectively forming film
US20080171435A1 (en) Vacuum Processing Apparatus, Method for Manufacturing Semiconductor Device, and System For Manufacturing Semiconductor Device
TWI427729B (en) The method of exchanging the substrate and a substrate processing apparatus
TWI728981B (en) Semiconductor manufacture device and substrate transport method
US10503152B2 (en) Method of manufacturing semiconductor device
US20020197145A1 (en) Substrate processing apparatus and a method for fabricating a semiconductor device by using same
JP2019062194A (en) Substrate processing apparatus, method of manufacturing semiconductor device, and program
CN110429049B (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
JP2012109333A (en) Substrate processing apparatus
JP3824835B2 (en) Method of operating dummy substrate in semiconductor manufacturing equipment
JP2004119635A (en) Method of transferring processing object
KR102033694B1 (en) Substrate treatment system
JP2004304116A (en) Substrate processing apparatus
JP2006253483A (en) Substrate treatment device
KR100719330B1 (en) Plasma enhanced chemical vapor deposition equipment for the fabrication of organic light emission diode and liquid crystal display panel
JP2003115518A (en) Substrate treatment apparatus
JP5690219B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US20170011958A1 (en) Method of manufacturing semiconductor device
US20220090263A1 (en) Substrate Processing System
JP2004153185A (en) Substrate treatment method
JP2004119627A (en) Semiconductor device manufacturing apparatus
JP4359109B2 (en) Substrate processing apparatus and substrate processing method
US20100168909A1 (en) Substrate Processing Apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140707

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees