JP3820939B2 - Switching amplifier - Google Patents

Switching amplifier Download PDF

Info

Publication number
JP3820939B2
JP3820939B2 JP2001253838A JP2001253838A JP3820939B2 JP 3820939 B2 JP3820939 B2 JP 3820939B2 JP 2001253838 A JP2001253838 A JP 2001253838A JP 2001253838 A JP2001253838 A JP 2001253838A JP 3820939 B2 JP3820939 B2 JP 3820939B2
Authority
JP
Japan
Prior art keywords
voltage
input
side switch
control circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001253838A
Other languages
Japanese (ja)
Other versions
JP2003069350A (en
Inventor
卓也 石井
裕樹 明石
雅春 池田
康文 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001253838A priority Critical patent/JP3820939B2/en
Publication of JP2003069350A publication Critical patent/JP2003069350A/en
Application granted granted Critical
Publication of JP3820939B2 publication Critical patent/JP3820939B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、特にバッテリ等の低い直流電圧を入力電力源とし、音響信号等の入力信号の高効率電力増幅を目的としたスイッチングアンプに関するものである。
【0002】
【従来の技術】
上記のようなスイッチングアンプに関する技術としては、図7のような構成のものが一般に知られている。図7の従来のスイッチングアンプは、BTLと呼ばれるブリッジ構成のものであり、その電源電圧Ecをバッテリ電圧Eiから昇圧コンバータ100を介して供給される構成になっている。以下に図7に示した従来のスイッチングアンプについて、その動作を説明する。
【0003】
まず、昇圧コンバータ100の動作を説明する。バッテリ1は、例えばリチウムイオン電池のような3〜5Vの電圧Eiを出力する。この電圧Eiをインダクタ101を介してスイッチ102がオンオフする。スイッチ102がオン状態の時に、インダクタ101に流れる電流は増加し、磁気エネルギーが蓄えられる。スイッチ102がオフ状態の時に、インダクタ101に流れる電流はダイオード103を介してコンデンサ104を充電する。スイッチ102のデューティ比と呼ばれるスイッチング周期に占めるオン時間の割合をδuとすると、コンデンサ104の電圧Ecは次式で表される。
【0004】
Ec=Ei/(1−δu) ……(1)
即ち、制御回路105がδuを調整することにより、コンデンサ104の電圧Ecは制御できる。
【0005】
次に、アンプ部200の動作を説明する。第1のスイッチ201と第2のスイッチ202は、交互にオンオフする。この第1のスイッチ201のデューティ比をδaとする。また、第3のスイッチ203と第4のスイッチ204は、交互にオンオフする。第3のスイッチ203は第2のスイッチ202に同期してオンオフするものとする。従って、第3のスイッチ203のデューティ比は1−δaとなる。第1のスイッチ201と第2のスイッチ202との接続点と、第3のスイッチ203と第4のスイッチ204との接続点の間にインダクタ205を介してコンデンサ206とスピーカ3が並列に接続される。スピーカ3の構造や材質によっては、インダクタ205やコンデンサ206は不要になる場合もあるが、本発明とは関係ないので、ここではスピーカ3を単なる抵抗負荷として扱う。
【0006】
コンデンサ206とスピーカ3の電圧をVoとする。第1のスイッチ201がオン状態で、第3のスイッチがオフ状態の時、インダクタ205にはEc−Voの電圧が印加され、増加する電流が流れる。この期間をTonとする第1のスイッチ201がオフ状態で、第3のスイッチがオン状態の時、インダクタ205には−Eo−Voの電圧が印加され、減少する電流が流れる。この期間をToffとする。以上のような動作が繰返され、スイッチング周期T=Ton+Toffにおいて、インダクタ205の磁気エネルギーの増減が安定状態である条件は、
(Ec−Vo)−(Ec+Vo)Toff=0 ……(2)
である。これを整理すると、

Figure 0003820939
が得られる。
【0007】
アンプ部200の制御回路210は、図8に示すように、音声信号である入力交流電圧Viと三角波電圧Vtを比較し、駆動パルスV201を出力する。無音時即ち、Vi=0において駆動パルスはオンオフ比が等しいδa=0.5 となるように設定する。従って、三角波電圧Vtの振幅をEtとすると、
δa=(1+Vi/Et)/2 ……(4)
となり、
Vo=(Ec/Et)Vi ……(5)
となる。スピーカ3には入力交流電圧Viを(Ec/Et)倍に増幅した電圧が印加される。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来のスイッチングアンプの構成では、スピーカへの出力として充分な電圧を供給するには、アンプ部の電源電圧を発生させる昇圧コンバータ部が必要となる。このため部品点数が増大する。また、全体の効率も昇圧コンバータ部の効率とアンプ部の効率の掛け算となるので、効率劣化といった課題があった。
【0009】
本発明は、昇圧コンバータ部とアンプ部を一体化して回路を簡素化し、かつ高効率なスイッチングアンプの提供を目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明のスイッチングアンプは、入力直流電圧(Ei)を供給され、第1のインダクタと、交互にオンオフする第1のハイサイドスイッチと第1のローサイドスイッチと、第1の制御回路とから構成され、安定化された第1の出力電圧(E1)を出力する第1の昇圧コンバータと、入力直流電圧(Ei)を供給され、第2のインダクタと、交互にオンオフする第2のハイサイドスイッチと第2のローサイドスイッチと、第2の制御回路とから構成され、所定の第2の出力電圧(E2)を出力する第2の昇圧コンバータとを有し、第2の制御回路は、第1の出力電圧(E1)から所定の分圧比で得られる第1の出力検出電圧(E1/A)と、入力直流電圧(Ei)から同じ分圧比で得られる入力検出電圧(Ei/A)と、入力信号(Vi)とから、(Ei/A)/(E1/A+Vi) を第2のハイサイドスイッチのデューティ比として第2の昇圧コンバータを駆動する機能を有し、第1の出力電圧(E1)と第2の出力電圧(E2)の差電圧(E2−E1)を出力とする構成を有するようにしたものである。
【0011】
他の観点の発明のスイッチングアンプは、上記の構成において、第2の制御回路が、第2の出力電圧E2から得られる第2の出力検出電圧(E2/A)が E1/A+Vi に一致するように、前記第2の昇圧コンバータを駆動するものである。
【0012】
さらに別の観点の発明のスイッチングアンプは、入力直流電圧(Ei)を供給され、第1のインダクタと、交互にオンオフする第1のハイサイドスイッチと第1のローサイドスイッチとから構成され、第1の出力電圧(E1)を出力する第1の昇圧コンバータと、入力直流電圧(Ei)を供給され、第2のインダクタと、交互にオンオフする第2のハイサイドスイッチと第2のローサイドスイッチとから構成され、第2の出力電圧(E2)を出力する第2の昇圧コンバータと、制御回路を有し、制御回路は、入力検出電圧(Ei/A)と、所定の基準電圧(Ex)から入力信号(Vi)を減算して得られる差電圧(Ex−Vi)との比の値((Ei/A)/(Ex−Vi))を、第1のハイサイドスイッチのデューティ比として第1の昇圧コンバータを駆動し、入力検出電圧(Ei/A)と所定の基準電圧(Ex)に入力信号(Vi)を加算して得られる和電圧(Ex+Vi)との比の値((Ei/A)/(Ex+Vi))を第2のハイサイドスイッチのデューティ比として第2の昇圧コンバータを駆動する機能を有し、第1の出力電圧(E1)と第2の出力電圧(E2)の差電圧(E2−E1)を出力とする構成を有するようにしたものである。
【0013】
【発明の実施の形態】
以下、本発明に係るスイッチングアンプの好ましい実施の形態について添付の図面を参照しつつ説明する。
【0014】
(実施の形態1)
図1は本発明に係る実施の形態1のスイッチングアンプの構成を示す回路図である。図1に示すように、実施の形態1のスイッチングアンプには電圧Eiの入力直流電源1に対し、第1のインダクタ11、第1のハイサイドスイッチ12、第1のローサイドスイッチ13、第1のコンデンサ14、第1の制御回路15からなる第1の昇圧コンバータ10と、第2のインダクタ21、第2のハイサイドスイッチ22、第2のローサイドスイッチ23、第2のコンデンサ24、第2の制御回路25からなる第2の昇圧コンバータ20、および入力信号源(交流信号源)1が設けられている。第1及び第2のコンデンサ14、24の電位差E2−E1は出力電圧Voとしてスピーカ3に供給される。第1のローサイドスイッチ13のデューティ比をδ1、第2のローサイドスイッチ23のデューティ比をδ2とすると、Vo=E2−E1=Ei/(1−δ2)−Ei/(1−δ1)となる。
【0015】
第1の制御回路15は、第1のコンデンサ14の電圧E1を検知し、これを安定化するようにδ1を調整する。E1=−Ei/(1−δ1)は安定化されているので、Vo=Ei/(1−δ2)−E1 となる。
【0016】
第2の制御回路25は、抵抗対251と252と、加算回路253、三角波発生回路254、PWM回路255を有する。図2にその動作を表す波形図を示す。抵抗対251は第1のコンデンサ14の電圧E1を検出する。抵抗対251の抵抗分割比を1/Aとする。即ち、検出電圧はE1/Aである。また、同じ抵抗分割比を有する抵抗対252は入力直流電圧も検出し、入力検出電圧(Ei/A)を出力する。加算回路253は、検出電圧E1/Aと入力交流電圧Viを加算して制御電圧(E1/A+Vi)を出力する。三角波発生回路254は制御電圧(E1/A+Vi)と0Vを周期的に増減する三角波電圧Vtを出力する。図2(a)はこの三角波電圧Vtを示す。PWM回路255は三角波電圧Vtと入力検出電圧(Ei/A)を比較することにより、第2のハイサイドスイッチ22と第2のローサイドスイッチ23とを駆動するパルス信号V22,V23を出力する。第2のローサイドスイッチ23を駆動するパルス信号V23のデューティ比δ2は次式で表される。
【0017】
δ2=1−(Ei/A)/(E1/A+Vi) ……(6)
従って、
Figure 0003820939
となり、入力交流電圧ViをA倍に増幅してスピーカ3に供給することができる。
【0018】
(実施の形態2)
図3は本発明に係る実施の形態2のスイッチングアンプの構成を示す回路図である。図3において、図1に示した実施の形態1のスイッチングアンプと同様の構成要素については同一の符号を付けるか、もしくは省略した。図1の構成と異なるのは、第2の制御回路26の構成である。
【0019】
第2の制御回路26は、抵抗対261と262と、加算回路263、誤差増幅回路264、PWM回路265を有する。図4にその動作を表す波形図を示す。抵抗対261は第1のコンデンサ14の電圧E1を検出する。抵抗対261の抵抗分割比を1/Aとする。即ち、第1の出力検出電圧はE1/Aである。また、同じ抵抗分割比を有する抵抗対262は第2のコンデンサ24の電圧E2を検出する。第2の出力検出電圧はE2/Aである。加算回路263は、検出電圧E1/Aと入力交流電圧Viを加算して制御電圧(E1/A+Vi)を出力する。誤差増幅回路264は制御電圧(E1/A+Vi)と検出電圧E2/Aを比較増幅した誤差電圧Veを出力する。PWM回路265は三角波電圧Vtを発生し、三角波電圧Vtと誤差電圧Veを比較することにより、第2のハイサイドスイッチ22と第2のローサイドスイッチ23とを駆動するパルス信号V22,V23を出力する。図4はこの三角波電圧Vtと誤差電圧Ve、及び各パルス信号を示す。
【0020】
以上の動作により、例えば第2の出力検出電圧E2/Aが制御電圧(E1/A+Vi)よりも高い場合は誤差電圧Veが低下し、第2のローサイドスイッチ23の駆動パルスV23のパルス幅を狭くする。即ち、第2のローサイドスイッチ23のオン時間を小さくするので、第2の昇圧コンバータ20の出力電圧E2は低下する。第2の制御回路は、第2の出力検出電圧E2/Aが制御電圧(E1/A+Vi)に一致するように、第2の昇圧コンバータを駆動するのである。従って、E2/A=E1/A+Vi より、E2−E1=AVi となり、入力交流電圧ViをA倍に増幅した電圧をスピーカ3に供給することができる。
【0021】
なお、以上の実施の形態1及び実施の形態2において、第1の出力検出電圧と入力信号との和電圧E1/A+Viは入力検出電圧Ei/Aより高くなくてはならない。即ち、入力信号の最大振幅をVi(max)とすると、第1の出力電圧E1はEi+AVi(max)より高く設定する。
【0022】
(実施の形態3)
図5は本発明に係る実施の形態3のスイッチングアンプの構成を示す回路図である。図5において、図1に示した実施の形態1のスイッチングアンプと同様の構成要素については同一の符号を付けるか、もしくは省略した。図1の構成と異なるのは、制御回路16の構成である。
【0023】
制御回路16は、基準電圧Exを出力する基準電圧源160と抵抗対161と、減算回路162、加算回路163、第1の三角波発生回路164、第2の三角波発生回路165、第1のPWM回路166、第2のPWM回路167を有する。図6に制御回路の動作を表す波形図を示す。抵抗対161は入力直流電圧を検出し、入力検出電圧(Ei/A)を出力する。減算回路162は、基準電圧Exから入力信号Viを減算して第1の制御電圧(Ex−Vi)を出力する。加算回路163は、基準電圧Exと入力信号Viを加算して第2の制御電圧(Ex+Vi)を出力する。第1の三角波発生回路164は、第1の制御電圧(Ex−Vi)と0Vを周期的に増減する第1の三角波電圧Vt1を出力する。第2の三角波発生回路165は、第2の制御電圧(Ex+Vi)と0Vを周期的に増減する第2の三角波電圧Vt2を出力する。第1のPWM回路166は第1の三角波電圧Vt1と入力検出電圧(Ei/A)を比較することにより、第1のハイサイドスイッチ12と第1のローサイドスイッチ13とを駆動する第1のパルス信号V12,V13を出力する。第2のPWM回路167は第2の三角波電圧Vt2と入力検出電圧(Ei/A)を比較することにより、第2のハイサイドスイッチ22と第2のローサイドスイッチ23とを駆動する第2のパルス信号V22,V23を出力する。第1の三角波電圧Vt1、第2の三角波電圧Vt2と各パルス信号を図6に示す。第1のローサイドスイッチ13を駆動するパルス信号V13のデューティ比δ1は次式で表される。
【0024】
δ1=1−(Ei/A)/(Ex−Vi) ……(8)
また、第2のローサイドスイッチ23を駆動するパルス信号V23のデューティ比δ2は次式で表される。
【0025】
δ2=1−(Ei/A)/(Ex+Vi) ……(9)
従って、
Figure 0003820939
となり、入力交流電圧Viを2A倍に増幅してスピーカ3に供給することができる。
【0026】
以上のように、本実施の形態のスイッチングアンプによれば、実施の形態1あるいは実施の形態2で説明したスイッチングアンプに比較し、2倍の増幅率が得られる。これは、例えば出力(E2−E1)の正方向に大きな電圧を出そうとする時、E2が上昇するとともにE1が低下するためである。即ち、実施の形態1やは実施の形態2よりも各スイッチの耐圧が低く設定できるという効果がある。
【0027】
なお、本実施の形態において、基準電圧と入力信号との和電圧Ex+Viは入力検出電圧Ei/Aより高くなくてはならない。即ち、入力信号の最大振幅をVi(max)とすると、基準電圧ExはEi/A+Vi(max)より高く設定する。
【0028】
また、以上の各実施の形態の説明において、入力直流電圧Eiや入力信号Viが小さい場合、例えば、Ei=3V,Vi=1Vp−pで、出力として、Vo=10Vp−pが欲しい時、実施の形態1や2では A=10/1=10 となり、入力検出電圧は Ei/A=3/10=0.3V となる。この電圧を三角波電圧と比較して駆動パルス信号を送出するのは困難である。このような場合は入力信号を一旦増幅すればよい。例えば、入力信号を4倍に増幅すれば、A=10/4=2.5となり、入力検出電圧は Ei/A=3/2.5=1.2V となる。
【0029】
【発明の効果】
以上のように、本発明のスイッチングアンプによれば、昇圧コンバータがアンプを兼用できるので、回路構成が簡素であるとともに、効率を向上することができるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるスイッチングアンプの構成を示す回路図
【図2】本発明の実施の形態1におけるスイッチングアンプの動作を示す波形図
【図3】本発明の実施の形態2におけるスイッチングアンプの構成を示す回路図
【図4】本発明の実施の形態2におけるスイッチングアンプの動作を示す波形図
【図5】本発明の実施の形態3におけるスイッチングアンプの構成を示す回路図
【図6】本発明の実施の形態3におけるスイッチングアンプの動作を示す波形図
【図7】従来のスイッチングアンプの構成を示す回路図
【図8】従来のスイッチングアンプの動作を示す波形図
【符号の説明】
1 入力直流電源
2 入力交流電源
3 スピーカ
10 第1の昇圧コンバータ
11 第1のインダクタ
12 第1のハイサイドスイッチ
13 第1のローサイドスイッチ
14 第1のコンデンサ
15 第1の制御回路
20 第2の昇圧コンバータ
21 第2のインダクタ
22 第2のハイサイドスイッチ
23 第2のローサイドスイッチ
24 第2のコンデンサ
25 第2の制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching amplifier that uses a low DC voltage, such as a battery, as an input power source, and aims at high-efficiency power amplification of an input signal such as an acoustic signal.
[0002]
[Prior art]
As a technique related to the switching amplifier as described above, one having a configuration as shown in FIG. 7 is generally known. The conventional switching amplifier of FIG. 7 has a bridge configuration called BTL, and is configured to supply the power supply voltage Ec from the battery voltage Ei via the boost converter 100. The operation of the conventional switching amplifier shown in FIG. 7 will be described below.
[0003]
First, the operation of boost converter 100 will be described. The battery 1 outputs a voltage Ei of 3 to 5 V like a lithium ion battery, for example. The switch 102 is turned on / off by the voltage Ei through the inductor 101. When the switch 102 is in the on state, the current flowing through the inductor 101 increases and magnetic energy is stored. When the switch 102 is off, the current flowing through the inductor 101 charges the capacitor 104 via the diode 103. When the ratio of the ON time to the switching period called the duty ratio of the switch 102 is δu, the voltage Ec of the capacitor 104 is expressed by the following equation.
[0004]
Ec = Ei / (1-δu) (1)
That is, the voltage Ec of the capacitor 104 can be controlled by the control circuit 105 adjusting δu.
[0005]
Next, the operation of the amplifier unit 200 will be described. The first switch 201 and the second switch 202 are alternately turned on and off. The duty ratio of the first switch 201 is δa. Further, the third switch 203 and the fourth switch 204 are turned on and off alternately. The third switch 203 is turned on / off in synchronization with the second switch 202. Therefore, the duty ratio of the third switch 203 is 1−δa. A capacitor 206 and the speaker 3 are connected in parallel via an inductor 205 between a connection point between the first switch 201 and the second switch 202 and a connection point between the third switch 203 and the fourth switch 204. The Depending on the structure and material of the speaker 3, the inductor 205 and the capacitor 206 may be unnecessary. However, since this is not related to the present invention, the speaker 3 is treated as a simple resistance load here.
[0006]
Let the voltage of the capacitor 206 and the speaker 3 be Vo. When the first switch 201 is in the on state and the third switch is in the off state, a voltage of Ec−Vo is applied to the inductor 205 and an increasing current flows. When the first switch 201 whose period is Ton is in an off state and the third switch is in an on state, a voltage of −Eo−Vo is applied to the inductor 205 and a decreasing current flows. This period is Toff. The above operation is repeated, and in the switching cycle T = Ton + Toff, the condition that the increase / decrease in the magnetic energy of the inductor 205 is stable is
(Ec−Vo) − (Ec + Vo) Toff = 0 (2)
It is. To organize this,
Figure 0003820939
Is obtained.
[0007]
As shown in FIG. 8, the control circuit 210 of the amplifier unit 200 compares the input AC voltage Vi, which is an audio signal, with the triangular wave voltage Vt, and outputs a drive pulse V201. During silence, that is, when Vi = 0, the drive pulse is set so that the on / off ratio is equal to δa = 0.5. Therefore, when the amplitude of the triangular wave voltage Vt is Et,
δa = (1 + Vi / Et) / 2 (4)
And
Vo = (Ec / Et) Vi (5)
It becomes. A voltage obtained by amplifying the input AC voltage Vi by (Ec / Et) times is applied to the speaker 3.
[0008]
[Problems to be solved by the invention]
However, in the configuration of the conventional switching amplifier, in order to supply a sufficient voltage as an output to the speaker, a boost converter unit that generates a power supply voltage of the amplifier unit is required. For this reason, the number of parts increases. Moreover, since the overall efficiency is a product of the efficiency of the boost converter unit and the efficiency of the amplifier unit, there is a problem of efficiency degradation.
[0009]
SUMMARY OF THE INVENTION An object of the present invention is to provide a switching amplifier that simplifies a circuit by integrating a boost converter unit and an amplifier unit and that is highly efficient.
[0010]
[Means for Solving the Problems]
To achieve the above object, a switching amplifier according to the present invention is supplied with an input DC voltage (Ei), and includes a first inductor, a first high-side switch and a first low-side switch that are alternately turned on and off, The first step-up converter that outputs the stabilized first output voltage (E1), the input DC voltage (Ei), and the second inductor are alternately turned on and off. A second step-up converter that includes a second high-side switch, a second low-side switch, and a second control circuit that outputs a predetermined second output voltage (E2). The control circuit includes a first output detection voltage (E1 / A) obtained from the first output voltage (E1) at a predetermined voltage division ratio and an input detection voltage obtained from the input DC voltage (Ei) at the same voltage division ratio. (Ei / A And the input signal (Vi) to drive the second boost converter with (Ei / A) / (E1 / A + Vi) as the duty ratio of the second high-side switch, and the first output voltage In this configuration, a difference voltage (E2-E1) between (E1) and the second output voltage (E2) is output.
[0011]
In the switching amplifier according to another aspect of the present invention, in the above configuration, the second control circuit allows the second output detection voltage (E2 / A) obtained from the second output voltage E2 to be equal to E1 / A + Vi. In addition, the second boost converter is driven.
[0012]
The switching amplifier according to another aspect of the invention is provided with an input DC voltage (Ei), and includes a first inductor, a first high-side switch and a first low-side switch that are alternately turned on and off. A first step-up converter that outputs an output voltage (E1), a second inductor supplied with an input DC voltage (Ei), and a second high-side switch and a second low-side switch that are alternately turned on and off A second boost converter configured to output a second output voltage (E2) and a control circuit, the control circuit being input from an input detection voltage (Ei / A) and a predetermined reference voltage (Ex) The ratio value ((Ei / A) / (Ex-Vi)) with the difference voltage (Ex-Vi) obtained by subtracting the signal (Vi) is used as the duty ratio of the first high-side switch. Booster The value of the ratio ((Ei / A) /) of the sum voltage (Ex + Vi) obtained by driving the barter and adding the input detection voltage (Ei / A) and the input signal (Vi) to the predetermined reference voltage (Ex) (Ex + Vi)) is used to drive the second boost converter with the duty ratio of the second high-side switch, and the difference voltage (E2) between the first output voltage (E1) and the second output voltage (E2) -E1) is used as an output.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a switching amplifier according to the present invention will be described with reference to the accompanying drawings.
[0014]
(Embodiment 1)
1 is a circuit diagram showing a configuration of a switching amplifier according to a first embodiment of the present invention. As shown in FIG. 1, the switching amplifier according to the first embodiment has a first inductor 11, a first high-side switch 12, a first low-side switch 13, a first The first boost converter 10 including the capacitor 14 and the first control circuit 15, the second inductor 21, the second high-side switch 22, the second low-side switch 23, the second capacitor 24, the second control A second boost converter 20 composed of a circuit 25 and an input signal source (AC signal source) 1 are provided. The potential difference E2-E1 between the first and second capacitors 14 and 24 is supplied to the speaker 3 as the output voltage Vo. When the duty ratio of the first low-side switch 13 is δ1 and the duty ratio of the second low-side switch 23 is δ2, Vo = E2-E1 = Ei / (1-δ2) −Ei / (1-δ1).
[0015]
The first control circuit 15 detects the voltage E1 of the first capacitor 14 and adjusts δ1 so as to stabilize it. Since E1 = −Ei / (1−δ1) is stabilized, Vo = Ei / (1−δ2) −E1.
[0016]
The second control circuit 25 includes a resistance pair 251 and 252, an addition circuit 253, a triangular wave generation circuit 254, and a PWM circuit 255. FIG. 2 is a waveform diagram showing the operation. The resistor pair 251 detects the voltage E1 of the first capacitor 14. The resistance division ratio of the resistor pair 251 is 1 / A. That is, the detection voltage is E1 / A. The resistor pair 252 having the same resistance division ratio also detects an input DC voltage and outputs an input detection voltage (Ei / A). The adder circuit 253 adds the detection voltage E1 / A and the input AC voltage Vi and outputs a control voltage (E1 / A + Vi). The triangular wave generation circuit 254 outputs a control voltage (E1 / A + Vi) and a triangular wave voltage Vt that periodically increases or decreases 0V. FIG. 2A shows this triangular wave voltage Vt. The PWM circuit 255 compares the triangular wave voltage Vt with the input detection voltage (Ei / A), and outputs pulse signals V22 and V23 for driving the second high-side switch 22 and the second low-side switch 23. The duty ratio δ2 of the pulse signal V23 that drives the second low-side switch 23 is expressed by the following equation.
[0017]
δ2 = 1− (Ei / A) / (E1 / A + Vi) (6)
Therefore,
Figure 0003820939
Thus, the input AC voltage Vi can be amplified A times and supplied to the speaker 3.
[0018]
(Embodiment 2)
FIG. 3 is a circuit diagram showing a configuration of the switching amplifier according to the second embodiment of the present invention. In FIG. 3, the same components as those of the switching amplifier according to the first embodiment shown in FIG. 1 are denoted by the same reference numerals or omitted. What is different from the configuration of FIG. 1 is the configuration of the second control circuit 26.
[0019]
The second control circuit 26 includes a resistance pair 261 and 262, an addition circuit 263, an error amplification circuit 264, and a PWM circuit 265. FIG. 4 shows a waveform diagram representing the operation. The resistor pair 261 detects the voltage E1 of the first capacitor 14. The resistance division ratio of the resistor pair 261 is 1 / A. That is, the first output detection voltage is E1 / A. Further, the resistor pair 262 having the same resistance division ratio detects the voltage E2 of the second capacitor 24. The second output detection voltage is E2 / A. The adder circuit 263 adds the detection voltage E1 / A and the input AC voltage Vi and outputs a control voltage (E1 / A + Vi). The error amplification circuit 264 outputs an error voltage Ve obtained by comparing and amplifying the control voltage (E1 / A + Vi) and the detection voltage E2 / A. The PWM circuit 265 generates a triangular wave voltage Vt, and outputs pulse signals V22 and V23 for driving the second high-side switch 22 and the second low-side switch 23 by comparing the triangular wave voltage Vt and the error voltage Ve. . FIG. 4 shows the triangular wave voltage Vt, the error voltage Ve, and each pulse signal.
[0020]
By the above operation, for example, when the second output detection voltage E2 / A is higher than the control voltage (E1 / A + Vi), the error voltage Ve decreases, and the pulse width of the drive pulse V23 of the second low-side switch 23 is narrowed. To do. That is, since the ON time of the second low-side switch 23 is reduced, the output voltage E2 of the second boost converter 20 decreases. The second control circuit drives the second boost converter so that the second output detection voltage E2 / A matches the control voltage (E1 / A + Vi). Therefore, from E2 / A = E1 / A + Vi, E2−E1 = AVi, and the voltage obtained by amplifying the input AC voltage Vi by A times can be supplied to the speaker 3.
[0021]
In the first and second embodiments described above, the sum voltage E1 / A + Vi of the first output detection voltage and the input signal must be higher than the input detection voltage Ei / A. That is, if the maximum amplitude of the input signal is Vi (max), the first output voltage E1 is set higher than Ei + AVi (max).
[0022]
(Embodiment 3)
FIG. 5 is a circuit diagram showing a configuration of the switching amplifier according to the third embodiment of the present invention. In FIG. 5, the same components as those of the switching amplifier according to the first embodiment shown in FIG. 1 are denoted by the same reference numerals or omitted. The configuration of the control circuit 16 is different from the configuration of FIG.
[0023]
The control circuit 16 includes a reference voltage source 160 that outputs a reference voltage Ex, a resistor pair 161, a subtraction circuit 162, an addition circuit 163, a first triangular wave generation circuit 164, a second triangular wave generation circuit 165, and a first PWM circuit. 166 and a second PWM circuit 167. FIG. 6 is a waveform diagram showing the operation of the control circuit. The resistor pair 161 detects an input DC voltage and outputs an input detection voltage (Ei / A). The subtraction circuit 162 subtracts the input signal Vi from the reference voltage Ex and outputs a first control voltage (Ex−Vi). The adder circuit 163 adds the reference voltage Ex and the input signal Vi and outputs a second control voltage (Ex + Vi). The first triangular wave generation circuit 164 outputs a first control voltage (Ex−Vi) and a first triangular wave voltage Vt1 that periodically increases or decreases 0V. The second triangular wave generation circuit 165 outputs a second control voltage (Ex + Vi) and a second triangular wave voltage Vt2 that periodically increases or decreases 0V. The first PWM circuit 166 compares the first triangular wave voltage Vt1 and the input detection voltage (Ei / A), thereby driving the first high-side switch 12 and the first low-side switch 13. Signals V12 and V13 are output. The second PWM circuit 167 compares the second triangular wave voltage Vt2 and the input detection voltage (Ei / A), thereby driving the second pulse for driving the second high-side switch 22 and the second low-side switch 23. Signals V22 and V23 are output. FIG. 6 shows the first triangular wave voltage Vt1, the second triangular wave voltage Vt2, and each pulse signal. The duty ratio δ1 of the pulse signal V13 that drives the first low-side switch 13 is expressed by the following equation.
[0024]
δ1 = 1− (Ei / A) / (Ex−Vi) (8)
The duty ratio δ2 of the pulse signal V23 that drives the second low-side switch 23 is expressed by the following equation.
[0025]
δ2 = 1− (Ei / A) / (Ex + Vi) (9)
Therefore,
Figure 0003820939
Thus, the input AC voltage Vi can be amplified by 2A and supplied to the speaker 3.
[0026]
As described above, according to the switching amplifier of the present embodiment, a gain twice as high as that of the switching amplifier described in the first or second embodiment can be obtained. This is because, for example, when a large voltage is output in the positive direction of the output (E2-E1), E2 rises and E1 falls. That is, there is an effect that the withstand voltage of each switch can be set lower than in the first and second embodiments.
[0027]
In the present embodiment, the sum voltage Ex + Vi of the reference voltage and the input signal must be higher than the input detection voltage Ei / A. That is, if the maximum amplitude of the input signal is Vi (max), the reference voltage Ex is set higher than Ei / A + Vi (max).
[0028]
In the description of each of the above embodiments, when the input DC voltage Ei and the input signal Vi are small, for example, when Ei = 3V, Vi = 1Vp-p and Vo = 10Vp-p is desired as an output, the operation is performed. In Embodiments 1 and 2, A = 10/1 = 10, and the input detection voltage is Ei / A = 3/10 = 0.3V. It is difficult to send a drive pulse signal by comparing this voltage with a triangular wave voltage. In such a case, the input signal may be amplified once. For example, if the input signal is amplified four times, A = 10/4 = 2.5, and the input detection voltage is Ei / A = 3 / 2.5 = 1.2V.
[0029]
【The invention's effect】
As described above, according to the switching amplifier of the present invention, since the boost converter can also be used as an amplifier, there are obtained advantageous effects that the circuit configuration is simple and the efficiency can be improved.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a switching amplifier according to a first embodiment of the present invention. FIG. 2 is a waveform diagram showing an operation of the switching amplifier according to the first embodiment of the present invention. FIG. 4 is a waveform diagram showing the operation of the switching amplifier in the second embodiment of the present invention. FIG. 5 is a circuit diagram showing the structure of the switching amplifier in the third embodiment of the present invention. 6 is a waveform diagram showing the operation of the switching amplifier according to the third embodiment of the present invention. FIG. 7 is a circuit diagram showing the configuration of the conventional switching amplifier. FIG. 8 is a waveform diagram showing the operation of the conventional switching amplifier. Explanation of]
1 Input DC Power Supply 2 Input AC Power Supply 3 Speaker 10 First Boost Converter 11 First Inductor 12 First High Side Switch 13 First Low Side Switch 14 First Capacitor 15 First Control Circuit 20 Second Boost Converter 21 Second inductor 22 Second high-side switch 23 Second low-side switch 24 Second capacitor 25 Second control circuit

Claims (5)

入力信号(Vi)を受電し、
入力直流電圧(Ei)を出力する入力直流電源と、
前記入力直流電源から入力直流電圧(Ei)を供給され、第1のインダクタと、交互にオンオフする第1のハイサイドスイッチと第1のローサイドスイッチと、第1の制御回路とから構成され、前記第1の制御回路によって安定化された第1の出力電圧(E1)を出力する第1の昇圧コンバータと、
前記入力直流電源から入力直流電圧(Ei)を供給され、第2のインダクタと、交互にオンオフする第2のハイサイドスイッチと第2のローサイドスイッチと、第2の制御回路とから構成され、前記第2の制御回路によって所定の第2の出力電圧(E2)を出力する第2の昇圧コンバータとを有し、
前記第2の制御回路は、前記第1の出力電圧(E1)から所定の分圧比で得られる第1の出力検出電圧(E1/A)と、前記入力直流電圧(Ei)から前記分圧比で得られる入力検出電圧(Ei/A)と、前記入力信号(Vi)とから、前記第1の出力検出電圧と前記入力信号電圧との和(E1/A+Vi)と前記入力検出電圧(Ei/A)との比の値((Ei/A)/(E1/A+Vi))を前記第2のハイサイドスイッチのスイッチング周期に占めるオン時間の割合(デューティ比)として、前記第2の昇圧コンバータを駆動する機能を有し、
前記第1の出力電圧(E1)と前記第2の出力電圧(E2)の差電圧(E2−E1)を出力とするスイッチングアンプ。
Receive the input signal (Vi)
An input DC power source that outputs an input DC voltage (Ei);
An input DC voltage (Ei) is supplied from the input DC power supply, and includes a first inductor, a first high-side switch and a first low-side switch that are alternately turned on and off, and a first control circuit, A first boost converter that outputs a first output voltage (E1) stabilized by a first control circuit;
An input DC voltage (Ei) is supplied from the input DC power supply, and includes a second inductor, a second high-side switch and a second low-side switch that are alternately turned on and off, and a second control circuit, And a second boost converter that outputs a predetermined second output voltage (E2) by the second control circuit,
The second control circuit includes a first output detection voltage (E1 / A) obtained from the first output voltage (E1) at a predetermined voltage dividing ratio and a voltage dividing ratio from the input DC voltage (Ei). From the obtained input detection voltage (Ei / A) and the input signal (Vi), the sum (E1 / A + Vi) of the first output detection voltage and the input signal voltage and the input detection voltage (Ei / A) ) As a ratio (duty ratio) of the on-time occupying the switching period of the second high-side switch ((Ei / A) / (E1 / A + Vi)). Has the function to
A switching amplifier that outputs a difference voltage (E2-E1) between the first output voltage (E1) and the second output voltage (E2).
前記第2の制御回路は、前記第1の出力検出電圧(E1/A)に入力信号(Vi)との和(E1/A+Vi)を振幅とする三角波電圧を発生し、前記三角波電圧の最低電圧に前記入力検出電圧(Ei/A)を加算させた電圧とを比較することにより、前記第2のハイサイドスイッチと第2のローサイドスイッチとを駆動するパルス信号を発生させる請求項1記載のスイッチングアンプ。The second control circuit generates a triangular wave voltage having an amplitude (E1 / A + Vi) of the first output detection voltage (E1 / A) and the input signal (Vi) as an amplitude, and the lowest voltage of the triangular wave voltage 2. The switching according to claim 1, wherein a pulse signal for driving the second high-side switch and the second low-side switch is generated by comparing a voltage obtained by adding the input detection voltage (Ei / A) to the second high-side switch. Amplifier. 入力信号(Vi)を受電し、
入力直流電圧(Ei)を出力する入力直流電源と、
前記入力直流電源から入力直流電圧(Ei)を供給され、第1のインダクタと、交互にオンオフする第1のハイサイドスイッチと第1のローサイドスイッチと、第1の制御回路とから構成され、前記第1の制御回路によって安定化された第1の出力電圧(E1)を出力する第1の昇圧コンバータと、
前記入力直流電源から入力直流電圧(Ei)を供給され、第2のインダクタと、交互にオンオフする第2のハイサイドスイッチと第2のローサイドスイッチと、第2の制御回路とから構成され、前記第2の制御回路によって所定の第2の出力電圧(E2)を出力する第2の昇圧コンバータとを有し、
前記第2の制御回路は、前記第2の出力電圧(E2)から所定の分圧比で得られる第2の出力検出電圧(E2/A)が、前記第1の出力電圧(E1)から前記所定の分圧比で得られる第1の出力検出電圧(E1/A)と、前記入力信号(Vi)との和(E1/A+Vi)に一致するように前記第2の昇圧コンバータを駆動する機能を有し、
前記第1の出力電圧(E1)と前記第2の出力電圧(E2)の差電圧(E2−E1)を出力とするスイッチングアンプ。
Receive the input signal (Vi)
An input DC power source that outputs an input DC voltage (Ei);
An input DC voltage (Ei) is supplied from the input DC power supply, and includes a first inductor, a first high-side switch and a first low-side switch that are alternately turned on and off, and a first control circuit, A first boost converter that outputs a first output voltage (E1) stabilized by a first control circuit;
An input DC voltage (Ei) is supplied from the input DC power supply, and includes a second inductor, a second high-side switch and a second low-side switch that are alternately turned on and off, and a second control circuit, And a second boost converter that outputs a predetermined second output voltage (E2) by the second control circuit,
The second control circuit generates a second output detection voltage (E2 / A) obtained from the second output voltage (E2) at a predetermined voltage dividing ratio from the first output voltage (E1). Having a function of driving the second boost converter so as to coincide with the sum (E1 / A + Vi) of the first output detection voltage (E1 / A) obtained by the voltage division ratio and the input signal (Vi). And
A switching amplifier that outputs a difference voltage (E2-E1) between the first output voltage (E1) and the second output voltage (E2).
入力信号(Vi)を受電し、
入力直流電圧(Ei)を出力する入力直流電源と、
前記入力直流電源から入力直流電圧(Ei)を供給され、第1のインダクタと、交互にオンオフする第1のハイサイドスイッチと第1のローサイドスイッチとから構成され、第1の出力電圧(E1)を出力する第1の昇圧コンバータと、
前記入力直流電源から入力直流電圧(Ei)を供給され、第2のインダクタと、交互にオンオフする第2のハイサイドスイッチと第2のローサイドスイッチとから構成され、第2の出力電圧(E2)を出力する第2の昇圧コンバータと、
制御回路とを有し、
前記制御回路は、前記入力直流電圧(Ei)から所定の分圧比で得られる入力検出電圧(Ei/A)と、所定の基準電圧(Ex)から前記入力信号(Vi)を減算して得られる差電圧(Ex−Vi)との比の値((Ei/A)/(Ex−Vi))を、前記第1のハイサイドスイッチのスイッチング周期に占めるオン時間の割合(デューティ比)として、前記第1の昇圧コンバータを駆動し、前記入力検出電圧(Ei/A)と前記所定の基準電圧(Ex)に前記入力信号(Vi)を加算して得られる和電圧(Ex+Vi)との比の値((Ei/A)/(Ex+Vi))を前記第2のハイサイドスイッチのスイッチング周期に占めるオン時間の割合(デューティ比)として、前記第2の昇圧コンバータを駆動する機能を有し、
前記第1の出力電圧(E1)と前記第2の出力電圧(E2)の差電圧(E2−E1)を出力とするスイッチングアンプ。
Receive the input signal (Vi)
An input DC power source that outputs an input DC voltage (Ei);
An input DC voltage (Ei) is supplied from the input DC power source, and includes a first inductor, a first high-side switch and a first low-side switch that are alternately turned on and off, and a first output voltage (E1). A first boost converter that outputs
An input DC voltage (Ei) is supplied from the input DC power source, and includes a second inductor, a second high side switch and a second low side switch which are alternately turned on and off, and a second output voltage (E2). A second boost converter that outputs
Control circuit,
The control circuit is obtained by subtracting the input detection voltage (Ei / A) obtained at a predetermined voltage dividing ratio from the input DC voltage (Ei) and the input signal (Vi) from a predetermined reference voltage (Ex). The ratio value ((Ei / A) / (Ex-Vi)) with the difference voltage (Ex-Vi) is defined as the ratio of on time (duty ratio) to the switching period of the first high-side switch. A value of a ratio between a sum voltage (Ex + Vi) obtained by driving the first boost converter and adding the input signal (Vi) to the input detection voltage (Ei / A) and the predetermined reference voltage (Ex) ((Ei / A) / (Ex + Vi)) is a ratio of on time (duty ratio) to the switching period of the second high-side switch, and has a function of driving the second boost converter,
A switching amplifier that outputs a difference voltage (E2-E1) between the first output voltage (E1) and the second output voltage (E2).
前記制御回路は、前記差電圧(Ex−Vi)を振幅とする第1の三角波電圧を発生し、前記第1の三角波電圧の最低電圧に入力検出電圧(Ei/A)を加算させた電圧とを比較することにより、前記第1のハイサイドスイッチと前記第1のローサイドスイッチとを駆動する第1のパルス信号を発生させ、前記和電圧(Ex+Vi)を振幅とする第2の三角波電圧を発生し、前記第2の三角波電圧の最低電圧に前記入力検出電圧(Ei/A)を加算させた電圧とを比較することにより、前記第2のハイサイドスイッチと前記第2のローサイドスイッチとを駆動する第2のパルス信号を発生させる機能を有する請求項4記載のスイッチングアンプ。The control circuit generates a first triangular wave voltage whose amplitude is the difference voltage (Ex−Vi), and a voltage obtained by adding an input detection voltage (Ei / A) to the lowest voltage of the first triangular wave voltage; Are generated to generate a first pulse signal for driving the first high-side switch and the first low-side switch, and a second triangular wave voltage having the amplitude of the sum voltage (Ex + Vi) is generated. The second high-side switch and the second low-side switch are driven by comparing a voltage obtained by adding the input detection voltage (Ei / A) to the lowest voltage of the second triangular wave voltage. The switching amplifier according to claim 4, wherein the switching amplifier has a function of generating a second pulse signal.
JP2001253838A 2001-08-24 2001-08-24 Switching amplifier Expired - Fee Related JP3820939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001253838A JP3820939B2 (en) 2001-08-24 2001-08-24 Switching amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253838A JP3820939B2 (en) 2001-08-24 2001-08-24 Switching amplifier

Publications (2)

Publication Number Publication Date
JP2003069350A JP2003069350A (en) 2003-03-07
JP3820939B2 true JP3820939B2 (en) 2006-09-13

Family

ID=19082099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001253838A Expired - Fee Related JP3820939B2 (en) 2001-08-24 2001-08-24 Switching amplifier

Country Status (1)

Country Link
JP (1) JP3820939B2 (en)

Also Published As

Publication number Publication date
JP2003069350A (en) 2003-03-07

Similar Documents

Publication Publication Date Title
US7411316B2 (en) Dual-input power converter and control methods thereof
CN100433548C (en) Power amplifier
JP3148171B2 (en) Switching regulator
CN112954544B (en) Driving circuit
CN100514813C (en) DC-DC converter and dc-dc converter control method
US7977928B2 (en) Method and apparatus for modifying right half-plane zero in a cascaded DC-DC buck-boost converter
JP3742780B2 (en) DC-DC converter
JP3175227B2 (en) DC / DC voltage converter
TWI587611B (en) Dual-constant-time buck-boost switching regulator and control circuit and method thereof
JP2000083374A (en) Switching regulator
EP2280479A1 (en) Class H Amplifier
EP1865597B1 (en) Amplifier apparatus
JP2005192323A (en) Dc-dc converter
JP2005151791A (en) Pulse width modulator and its loading system
US20100045110A1 (en) Power converters and associated methods of control
CN101997411B (en) Control circuit and method of buck-boost power converter
JP4252269B2 (en) Multi-output DC-DC converter
US6469483B2 (en) PWM control circuit for DC-DC converter
KR20060119302A (en) Dc/dc convertor with charge pump and method of controlling the same
US6307359B1 (en) DC-DC converter powered by doubled output voltage
JP2006149107A (en) Multi-output power supply circuit
JP3250979B2 (en) Switching power supply
JP3820939B2 (en) Switching amplifier
US20220416724A1 (en) Booster stage circuit for power amplifier
JP4049332B1 (en) Charge control device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees