JP3805884B2 - ATM relay device - Google Patents

ATM relay device Download PDF

Info

Publication number
JP3805884B2
JP3805884B2 JP36678497A JP36678497A JP3805884B2 JP 3805884 B2 JP3805884 B2 JP 3805884B2 JP 36678497 A JP36678497 A JP 36678497A JP 36678497 A JP36678497 A JP 36678497A JP 3805884 B2 JP3805884 B2 JP 3805884B2
Authority
JP
Japan
Prior art keywords
atm
packet
transfer
unit
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36678497A
Other languages
Japanese (ja)
Other versions
JPH11196102A (en
Inventor
和男 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP36678497A priority Critical patent/JP3805884B2/en
Priority to US09/367,956 priority patent/US6781994B1/en
Priority to EP98961608A priority patent/EP0967756A4/en
Priority to CA002282441A priority patent/CA2282441C/en
Priority to PCT/JP1998/005964 priority patent/WO1999034558A1/en
Publication of JPH11196102A publication Critical patent/JPH11196102A/en
Application granted granted Critical
Publication of JP3805884B2 publication Critical patent/JP3805884B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

【0001】
【発明の属する技術分野】
この発明はATM中継装置に関する。
【0002】
【従来の技術】
インターネットおよびイントラネットの急速な普及に伴う通信量の増大と音声、動画といったリアルタイム情報のサポートに対する要求の急速な高まりは大容量な情報を高速にリアルタイムに処理できる通信インフラストラクチャの構築要求を意味している。その中核となるのがルータである。これまでにルータ技術はパケットの転送処理をソフトウェア技術を用いて実現しており単位時間に処理できるパケットの数には限界があるとともに処理に要する時間もまちまちである。従って、今後要求される大容量かつリアルタイム通信には必ずしも対応できるとは言い難い。従来のルータ装置の性能は、ソフトウェア処理つまりCPUの性能により決定されているため、この様な技術を核に新しい高速化技術を導入することによる大きな性能の向上は難しい。IPパケット中継のハードウェアアーキテクチャからの見直しが余儀なくされる。このような既存のルータの性能に対するボトルネックを解決する手段として、ATM交換技術とIP処理とを統合させた技術が上げられる。機能としてはルータだがパケット転送をATMスイッチの力で高速化する、つまりソフトウェア処理をIPパケット毎に行わずにダイレクトなATMコネクションで結ぶものである。この様なATM技術を用いたルータはCSR(Cell Switch Router)として知られている。
【0003】
図8(a)、(b)はCSRの構成の第1の例を示す図であり、ATMスイッチ部2とIPプロセシング部1とのCPU通信にATM I/Fを使用した例である。IPプロセシング部1のソフトウェアは、CSRプロトコル1aとUDP(User Datagram Protocol)/IP(Internet Protocol )1bとBSDカーネル1cとATMドライバ1dとシリアルドライバ1eとから構成される。また、図8(c)、(d)はATMスイッチ部2とIPプロセシング部1のCPU通信にイーサネットなどの非同期ポートを使用した場合の例である。
【0004】
ATMドライバ1dはATMスイッチ部2との接続に用いられる。IPプロセシング部1のCPUは、ATMスイッチ部2のCPUとの通信により、カットスルーのためのATMスイッチ部2のVPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)の設定指示と開放指示を行う。CSRでは従来のソフトウェア処理によるパケット転送モードつまりホップバイホップ転送モードと、ATMスイッチを用いたハードウェアによる高速パケット転送モードを同時に提供する。本構成のCSRを使用すると図9にて後述するように、動作としては通信の途中でIPプロセシング部1から処理を切り離し、ATMスイッチ部2でカットスルーをして転送速度の高速化をはかることができる。カットスルーとは近道を通ること、つまり入力パケットはルータ部つまりIPプロセシング部1には常に転送されずに、 ATMスイッチ部2だけで出力ポートに中継されるものである。エンド端末や中継のATMスイッチにはカットスルー処理は見えない。エンド端末は既存のIPルータネットワークを利用する時と同じ様に隣接するCSR(IPルータ)宛にIPパケットを送信すればよい。
【0005】
図9にCSRの基本動作原理を示す。図9(a)に示すように、最初のパケットはホップバイホップ転送モードにより転送されCSRにおいてパケットの再構築が行われ、パケットのヘッダが解析される。CSRはパケットヘッダ情報を用いて、次ホップのノード(ルータあるいは宛先ホスト )あるいはネットワーク(ルータ )へパケットを転送する。アプリケーションの継続期間が長いと期待されるパケットフロー例えばftp、telnet 、WWWなどの場合には、図9(b)に示すように、隣接ノード間のプロトコル(CSRプロトコル)によりパケットフローとカットスルー転送経路(ATM−VC)の対応関係を通知する事によりカットスルー転送経路が確立される。カットスルー転送経路確立の判断はTCP/UDPポート番号の情報、又はパケット長などを用いて(トリガ)行う。
【0006】
カットスルー転送経路が確立された後は図9(c)に示すように、パケットはCSRにおいて再構築されることなくATMヘッダ情報VPI/VCIなどを用いてスイッチングされる。アプリケーションのパケットフロー量の減少が検出されるとCSRは図9(d)に示すように、CSRプロトコルを用いてカットスルー転送経路の開放を行う。カットスルー転送路の解放後はホップバイホップ転送モードに遷移する(図9(a))。CSRプロトコルは隣接ノード間のみで有効なプロトコルであり、CSRプロトコルによって交換された情報/状態は隣接ノード間のみで有効である。従ってカットスルーパケット転送に関する情報/ 状態に対しては隣接ノード間のみで同期がとれていれば十分であり、全てのノード間でのグローバルな同期を必要としない。定期的な情報/状態のリフレッシュを行う。さらにカットスルー転送経路の確立ポリシーは各CSRのローカル判断である。
【0007】
図10はRSVP(リソースリザベーションプロトコル)をトリガにした上記CSRの動作原理を示す図である。基本的な部分は図11と同様である。CSRはまず図10(a)に示すように、IPプロセシングにて処理を行う通常のIPルータとして動作しており、この時はデフォルトの仮想チャネルVCを使用している。ここで、図10(b)に示すように、データの受信側(CSR-3)からのRSVP要求メッセージを受信した場合には、これをトリガとしてCSR-2は、CSR-3と新しいチャネルVC(VPI/VCI)を設定する。同様にしてCSR-1とCSR-2間も新しいチャネルを使って流れる。CSR間プロトコルにてお互いのVPI/ VCIのやり取りをした後データは新しいチャネルを使って流れる。CSR-1とCSR-2間のチャネルとCSR-2とCSR-3間のチャネルを直接ATM接続する事により高速なパケット転送つまりカットスルー転送が行われる(図10(c))。アプリケーションのパケットフロー量の減少が検出されるとCSRは図10(d)に示すように、CSRプロトコルを用いてカットスルー転送経路の開放を行う。
【0008】
上記したように、インターネット上での音声や動画の転送が試みられるようになった現在、将来に向けての通信品質の制御、複数のQOSクラスの提供に対する要求が急速に高まっており、上記のパケットフロー毎にATMのVCCを提供するフロードリブンのCSR方式ではRSVPの様にノードがネットワークに対してコントロールメッセージを送信することでQOS(Quality of Service)クラスの要求及び提供を行う方法(コントロールドリブン)、アプリケーションの種類の情報を用いてQOSクラスを決める方法(データドリブン)が容易に可能である。
【0009】
柔軟な対応を考慮し、フロードリブンカットスルーパスではRSVPの様なコントロールパケットをネットワーク側に転送する事によって生成されるパスつまりコントロールドリブンパスを設ける方法と、コントロールパケットの情報を用いずに生成されるパス、つまりデータドリブンパスのデュアルモードの運用をするべきである。
【0010】
しかしアプリケーションフローの到着毎にカットスルーパスを生成する方法つまりフロードリブン型のみの運用を行うと、大規模なネットワーク網に適用した場合にはカットスルーパスの形成に必要となるVC数が非常に大きくなることが懸念される。
【0011】
しかし、この問題の解決には、ネットワーク管理者があらかじめ異なるQOSクラスを持つカットスルーパスを用意する方法(トポロジードリブン)を用いれば解決できる。つまり、トポロジードリブンでは、同一のアドレスを持つサブネットへ転送されるパケットを同じカットスルーパスに共有させる、つまりマージングすることが可能であるためである。つまりカットスルーパスの生成はネットワークトポロジーの情報に基づき行えるため、このトポロジードリブンによりカットスルーによるパケット転送に必要となるVC数が大幅に改善できる。
【0012】
しかし、トポロジードリブンのみの運用では品質保証例えば帯域保証を行う場合にはノード間に用意する帯域幅をトラヒック(データフロー)の量が比較的多い時に要求される帯域にする必要がある。つまり、ネットワーク管理者があらかじめ異なるQOSクラスを持つカットスルーパスを用意する必要があり、帯域の無駄づかいとなる。
【0013】
したがって、フロードリブンとトポロジードリブンの両者の特徴を生かし、両方をサポートするデュアルモードによる運用が最適である。
【0014】
図11(a)は上記したフロードリブンの動作を示し、図11(b)は上記したトポロジードリブンの動作を示し、図11(c)は両モードを組み合せたデュアルモードを示している。
【0015】
すなわち、トポロジードリブンに、フロードリブンを同時に適用すれば品質保証を要求するパケットフローに対してはオンデマンドに帯域を確保する事が可能となる。これによってトポロジードリブンで使用する帯域幅をトポロジードリブンのみで適用する場合に比較して小さくする事が可能となる。
【0016】
ところで、ネットワーク内には複数のアプリケーションで通信資源つまりVCを共有するパケットフローつまりトポロジードリブンパスと、アプリケーション毎に通信資源つまりVCを割り当てるべきパケットフローあるいは異なる通信品質クラスを要求するパケットフローが同時に存在する事が考えられるため、トポロジードリブンのみの運用でこのような要求を満足するために、トポロジードリブンの中に異なる通信品質クラスを提供する必要がある。要求通信品質クラス毎にカットスルーパスを使い分ける事でハードウェア機能が単純化できるデュアルモードが運用できなければならない。
【0017】
トポロジードリブン型CSRネットワークはVPベースで実現する方式とVCベースで実現する方式が考えられる。VPベースでの実現の場合1つのノードから設定できるパスが最大256(2の8乗 )本であり、拡張性に乏しいネットワークとなってしまう。一方、VCベースで実現した場合には、複数のフローがトポロジードリブンネットワークに合流されるノードにおいてAAL(ATM Adaptation Layer)5レベルでのセル順序性を保証するVCマージング機能のサポートが必要になる。
【0018】
【発明が解決しようとする課題】
しかしながら、上記したVCマージングを行なうにあたって以下のような問題点があった。すなわち、図12に示す様なVCマージング機能において、2つのフローに沿ったセル(A1〜A4)、(B1〜B4)を単純にマージングした場合、ATMスイッチング機能3によるスイッチング後、セルは図に示すように混在した流れになり、AAL5レベルで見るとパケットの最初にくるべきセルBOC(Begin of Cell )が2回到着し、結果的にはPDU(Protocol Data Unit)がうまく組み立てられないという問題があった。
【0019】
本発明のATM中継装置はこのような課題に着目してなされたものであり、その目的とするところは、通信品質に応じてPDU単位でセルをマージすることによって、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するATM中継装置を提供することにある。
【0020】
【課題を解決するための手段】
上記の目的を達成するために、第1の発明に係るATM中継装置は、ATMスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するATM中継装置であって、同一の転送先アドレスを持つパケットを各パケットが持つ通信品質に応じて異なるキューにPDU単位で格納する格納手段と、異なるキューに格納されたPDU単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段とを具備する。
【0021】
また、第2の発明に係るATM中継装置は、ATMスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するATM中継装置であって、同一の転送先アドレスを持つ各パケットを各々セルごとに分解する分解手段と、分解されたセルを通信品質に応じてPDU単位でまとめてパケットに組み立てる組み立て手段と、組み立てられたPDU単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段とを具備する。
【0022】
また、第3の発明に係るATM中継装置は、第1又は第2の発明に係るATM中継装置において、受信したパケットをソフトウェア処理するホップバイホプ転送モードをさらに具備し、このホップバイホプ転送モードにおいてパケットの転送処理を行なう第1の処理手段と、この第1の処理手段と通信可能なように設けられた前記ATMスイッチを管理する第2の処理手段とをさらに具備する。
【0023】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して詳細に説明する。
【0024】
上記した従来の問題点を解決するために、本実施形態では図1に示すように、1つのVC(Virtual Connection)に複数のフローをマージするにあたって、VC(PDU)単位の機能4によりPDU単位でセルを整列化してマージするようにする。ここでは、このようなセルの整列化を以下に述べる2つの実施形態を用いて実現する。
【0025】
図2は本発明の第1実施形態の構成を示す図である。
【0026】
図2において、CSRは、ATMスイッチ部10と、このATMスイッチ部10にATM−IF12を介して接続されるIPプロセシング部11とから構成される。IPプロセシング部11はCPU11aとAAL5部11bとからなり、隣接ノード間のCSRプロトコルの処理あるいはカットスルーされないIPパケットつまりホップバイホップ処理をソフトウェア(CPU)にて処理する部分である。このIPプロセシング部11はホップバイホップ処理の能力向上のためには複数(n)個接続してもかまわない。n=1、2、...であるがATMスイッチ部10のI/F ポート数に応じて決められる。つまり少なくともIPプロセシング部11とATMスイッチ部10との間には1つ以上のATMI/F12が必要になる。IPプロセシング部11とATMスイッチ部10とのCPU通信や、CSRプロトコル処理やIPフォワーディング処理を行うためにAAL5部13が設けられている。ATMスイッチ部10はATM I/F12を介して接続できる装置(ルータや端末、ATM交換機など)を多数接続するために多数のATM I/F12を有している。
【0027】
本実施形態のATMスイッチ部10は、ATMスイッチにてVCをPDU毎にキューイングする、つまりperVC キューイングによる機能によりセル整列化を行なうATMスイッチ部コア100を備えている。
【0028】
以下にATMI/F入力サイドから説明する。ATMスイッチ部コア100には入力セルを処理する入力処理部101と、ATMスイッチ内部での処理のためにアドレス変換を行うアドレス変換テーブル(これは必須ではないが)102と、perVC毎つまりperPDU毎にキューイングを行い、さらにQOSのサポートを考慮して、VCあるいはPDU単位それも優先度を意識して各出力ポートへのスケジューリングを行うperVC(PDU) スケジューラ部104を含んでATMスイッチング機能を提供するATMスイッチング機能103と、受信したセルを格納するセルバッファ部105と、そのセルを格納あるいは読み出しするための制御部つまりセルバッファのアドレス、属性(QOS、優先度など)およびポインター制御などを行うバッファアドレスポインタテーブル106と、VCあるいはPDU単位で整列化して出力されるセルをATMI/Fに出力するためのVPI/VCIアドレス交換を行うためのアドレス変換テーブル102’と、VCマージするあるいはしないについての情報を参照できるテーブルSelected VPI/VCI->Merged VC部107とから構成される。このSelected VPI/VCI->Merged VC部107はアドレス変換テーブル102’でその機能を兼用してもよい。出力処理部108で出力処理されたセルはATM I/F14に送出される。
【0029】
さらに、AAL5部13はATMスイッチ部コア100に接続されているが、基本的にはATMスイッチ部10のCPU15がIPプロセシング部11のCPU11aと通信する場合に、ATMスイッチ部コア100と、ATM I/F14とを通して両方のCPUを接続するためのものである。ATMスイッチ部10のCPU15は、装置管理用のCPUであるが、CSRプロトコルに応じてIPプロセシング部11からの指示を受け、ATMスイッチ部10の制御を行う。つまりVPI/VCI設定や開放や上述した各種のテーブルなどATMスイッチ部コア100を制御する。
【0030】
図3は本発明の第1実施形態の作用を説明するための図である。この実施形態では、図3(c)に示すperVC キューイングスケジューラ104において、ATMスイッチの出力ポートごとにVCをPDU毎にキューイングする、つまりperVC キューイングによるシェーピング機能によりセルを整列化する。
【0031】
すなわち、AYMスイッチング機能103に入力されたときには図3(a)に示すように、QOSの異なる(優先度1、優先度2)のセルが混入されており、PDUを正しく組み立てることができない。そこで、優先度ごとに異なるキュー#A、#B、#Cを設け、各キューに同一優先度のセルを順番に格納する(図3(d))。次に、QOSごとの優先度に応じたスケジューリングを行ない、すなわち、各キューのセルデータをPDU単位で優先度の高いキューが最初になるようにマージして整列化する(図3(b))。そして、図3(e)に示すようなPDU順序でperVC キューイングスケジューラ104から出力される。
【0032】
図4は第1実施形態の変形例であり、ATMスイッチング部の1ヶ所で集中的にperVC キューイングつまりperPDU キューイングを行なっている。
【0033】
以下に図5を参照して本発明の第2実施形態を説明する。
【0034】
まず、ATMスイッチ部コア200の機能について説明する。ATM I/F入力サイドから説明する。図2で説明したATMスイッチ部コア100より機能は単純でよい。ここでのATMスイッチ部コア200は、入力セルを処理する入力処理部201と、ATMスイッチ内部での処理のためにアドレス変換を行うアドレス変換テーブル(これは必須ではない)202と、ATMスイッチング及びスケジューリング機能を提供するATMスイッチング+スケジューリング部204と、受信したセルを格納するセルバッファ部205と、そのセルを格納あるいは読み出しするための制御部つまりセルバッファのアドレス、属性( QOS、優先度など )およびポインター制御などを行うバッファアドレスポインタテーブル206と、ATM I/F300に出力するためのVPI/VCIアドレス変換を行うためのアドレス変換テーブル202’から構成される。セルデータは出力処理部208で出力処理された後ATM I/F300に入力される。
【0035】
ATMスイッチ部コア200の出力ポートはATMI/F300と接続されているが、このATMI/F300でトポロジードリブンをサポートするポート上に、SAR(Segmentation and Reassembly )機能を提供するAAL5部303と、バッファ部301と、バッファ部301のアドレス管理を行なうバッファアドレスポインタテーブル302と、アドレス変換を行うアドレス変換テーブル209と、VCマージするあるいはしないについての情報を参照できるテーブルSelectedVPI/VCI->Merged VC部207とから構成される。このSelected VPI/VCI->Merged VC部207はアドレス変換テーブル209でその機能を兼用していてもよい。
【0036】
なお、本実施形態のAAL5部303は、ATMスイッチ部20の出力ポートに複数(m)個(m=1、2、...)接続されている。AAL5部303では以下に述べるセルの分解、組立処理を行なう。
【0037】
さらに、AAL5部23はATMスイッチ部コア200に接続されているが、基本的にはATMスイッチ部20のCPU25がIPプロセシング部21のCPU21aと通信する場合に、ATMスイッチ部コア200と、ATM I/F24とを通して両方のCPUを接続するためのものである。ATMスイッチ部20のCPU25は、装置管理用のCPUであるが、CSRプロトコルに応じてIPプロセシング部21からの指示を受けてATMスイッチ部20の制御を行う。つまりVPI/VCI設定や開放や上述した各種のテーブルなどATMスイッチ部コア200を制御する。
【0038】
図6は本発明の第2実施形態の作用を説明するための図である。この実施形態では、ATMスイッチの出力ポートにAAL5を接続する事によりCS−PDUを取り出した後に分解し再度組み立てる。このことはPDU単位のスケジューリングを行う事と等価でありこのような方法でもセルを整列化できる。
【0039】
すなわち、図6において、AYMスイッチング+スケジューリング部204に入力されたときには図6(a)に示すように、QOSの異なる(優先度1、優先度2)セルが混入されており、PDUを正確に組み立てることができない。そこで、AAL5部303に入力してCPU304の制御の基にAAL5分解部303aにおいてセルごとに分解する。次にAAL5組立て部303bにおいて分解されたセルをQOS(優先度1、優先度2)に応じてPDU単位でまとめてパケットに組み立てる。これによって、図6(b)に示すようになる。これを優先度の高い順にPDU単位で整列化して出力する。
【0040】
図7は上記した第2実施形態の変形例を示す図であり、ATMスイッチの特定ポートにAAL5部303を設けた例である。
【0041】
以上、本実施形態ではCSRの機能としてトポロジードリブンをサポートしている。そして、同一のアドレスを持つサブネットへ転送されるパケットを同じカットスルーパスにマージングさせる際に、上記した方法でATMスイッチの出力ポートごとにあるいは集中してVCをPDU毎にキューイングしてシェーピング機能によりセルを整列化している。また、他の方法として、ATMスイッチの出力ポートあるいは特定ポートにAAL5を接続して、CS−PDUを取り出した後に分解し再度組み立てることによりPDU単位のスケジューリングを行なっている。従って、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するATM中継装置を提供することができる。
【0042】
【発明の効果】
本発明によれば、通信品質に応じてPDU単位でセルを整列化してマージして転送するようにしたので、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するATM中継装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の基本概念を説明するための図である。
【図2】本発明の第1実施形態の構成を示す図である。
【図3】第1実施形態の作用を説明するための図である。
【図4】第1実施形態の変形例の作用を説明するための図である。
【図5】本発明の第2実施形態の構成を示す図である。
【図6】第2実施形態の作用を説明するための図である。
【図7】第2実施形態の変形例の作用を説明するための図である。
【図8】CSRの構成例を示す図である。
【図9】CSRの基本動作原理を説明するための図である。
【図10】RSVPをトリガとするCSRの動作を説明するための図である。
【図11】CSRのトポロジードリブン、フロードリブンおよび両者をサポートするデュアルモードの説明図である。
【図12】ATMスイッチング部で、単純なVCマージングを行なった場合の問題点を説明するための図である。
【符号の説明】
10…ATMスイッチ部、
11…IPプロセシンブ部、
12…ATM/IF、
13…AAL5部、
14…ATM/IF、
15…CPU、
100…ATMスイッチ部コア、
101…入力処理部、
102、102’…アドレス変換テーブル、
103…ATMスイッチング機能、
104…perVC(PDU) スケジューラ、
105…セルバッファ、
106…バッファアドレスポインタテーブル、
107…Selected VPI/VCI->Merged VC部、
108…出力処理部。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an ATM relay device.
[0002]
[Prior art]
With the rapid spread of the Internet and intranets, the increase in communication volume and the rapid increase in demand for real-time information support such as voice and video means a demand for building a communication infrastructure that can process large volumes of information in real time at high speed. Yes. The core is the router. Up to now, router technology has realized packet transfer processing using software technology, and the number of packets that can be processed per unit time is limited and the time required for processing varies. Therefore, it cannot be said that it will always be able to cope with the large capacity and real-time communication required in the future. Since the performance of the conventional router device is determined by software processing, that is, the performance of the CPU, it is difficult to greatly improve the performance by introducing a new high-speed technology centered on such technology. A review from the hardware architecture of IP packet relay is forced. As a means for solving such a bottleneck with respect to the performance of the existing router, there is a technique that integrates ATM exchange technology and IP processing. Although the function is a router, the packet transfer speed is increased by the power of the ATM switch, that is, the software processing is not performed for each IP packet, but a direct ATM connection is used. A router using such an ATM technology is known as a CSR (Cell Switch Router).
[0003]
FIGS. 8A and 8B are diagrams showing a first example of a CSR configuration, in which an ATM I / F is used for CPU communication between the ATM switch unit 2 and the IP processing unit 1. The software of the IP processing unit 1 includes a CSR protocol 1a, a UDP (User Datagram Protocol) / IP (Internet Protocol) 1b, a BSD kernel 1c, an ATM driver 1d, and a serial driver 1e. FIGS. 8C and 8D show examples in which an asynchronous port such as Ethernet is used for CPU communication between the ATM switch unit 2 and the IP processing unit 1.
[0004]
The ATM driver 1 d is used for connection with the ATM switch unit 2. The CPU of the IP processing unit 1 gives instructions to set and release the VPI (Virtual Path Identifier) / VCI (Virtual Channel Identifier) of the ATM switch unit 2 for cut-through by communicating with the CPU of the ATM switch unit 2. . The CSR simultaneously provides a conventional packet transfer mode by software processing, that is, a hop-by-hop transfer mode, and a high-speed packet transfer mode by hardware using an ATM switch. As will be described later with reference to FIG. 9, when the CSR of this configuration is used, the operation is disconnected from the IP processing unit 1 in the middle of communication, and the ATM switch unit 2 performs cut-through to increase the transfer rate. Can do. The cut-through means that a shortcut is taken, that is, the input packet is not always transferred to the router unit, that is, the IP processing unit 1, but is relayed to the output port only by the ATM switch unit 2. The cut-through process is not visible to end terminals and relay ATM switches. The end terminal may transmit an IP packet to an adjacent CSR (IP router) as in the case of using an existing IP router network.
[0005]
FIG. 9 shows the basic operation principle of CSR. As shown in FIG. 9A, the first packet is transferred in the hop-by-hop transfer mode, the packet is reconstructed in the CSR, and the packet header is analyzed. The CSR uses the packet header information to transfer the packet to the next hop node (router or destination host) or network (router). For packet flows that are expected to have a long application duration, such as ftp, telnet, WWW, etc., as shown in FIG. 9B, the packet flow and cut-through transfer are performed according to the protocol (CSR protocol) between adjacent nodes. The cut-through transfer path is established by notifying the correspondence relationship of the path (ATM-VC). The determination of the cut-through transfer path establishment is made (triggered) using the TCP / UDP port number information or the packet length.
[0006]
After the cut-through transfer path is established, as shown in FIG. 9C, the packet is switched by using the ATM header information VPI / VCI without being reconstructed in the CSR. When a decrease in the packet flow amount of the application is detected, the CSR releases the cut-through transfer path using the CSR protocol as shown in FIG. After the cut-through transfer path is released, the mode transits to the hop-by-hop transfer mode (FIG. 9A). The CSR protocol is effective only between adjacent nodes, and the information / state exchanged by the CSR protocol is effective only between adjacent nodes. Therefore, it is sufficient that the information / state regarding cut-through packet transfer is synchronized only between adjacent nodes, and global synchronization between all nodes is not required. Periodically refresh information / status. Further, the cut-through transfer path establishment policy is a local judgment of each CSR.
[0007]
FIG. 10 is a diagram showing the operation principle of the CSR triggered by RSVP (Resource Reservation Protocol). The basic part is the same as in FIG. First, as shown in FIG. 10A, the CSR operates as a normal IP router that performs processing by IP processing. At this time, the default virtual channel VC is used. Here, as shown in FIG. 10 (b), when an RSVP request message is received from the data receiving side (CSR-3), CSR-2 and CSR-3 and new channel VC are triggered by this message. Set (VPI / VCI). Similarly, a new channel flows between CSR-1 and CSR-2. After exchanging VPI / VCI with each other in the inter-CSR protocol, data flows using a new channel. High-speed packet transfer, that is, cut-through transfer is performed by directly connecting the channel between CSR-1 and CSR-2 and the channel between CSR-2 and CSR-3 by ATM (FIG. 10C). When the decrease in the packet flow amount of the application is detected, the CSR releases the cut-through transfer path using the CSR protocol as shown in FIG.
[0008]
As described above, attempts to transfer audio and video over the Internet have now been attempted, and there is a rapidly increasing demand for communication quality control and provision of multiple QOS classes for the future. In the flow-driven CSR system that provides ATM VCC for each packet flow, a method of requesting and providing a QOS (Quality of Service) class by sending a control message to a network from a node like RSVP (control-driven ), A method (data driven) for determining the QOS class using the information of the application type is easily possible.
[0009]
In consideration of flexible correspondence, the flow-driven cut-through path is generated without using control packet information and a method for providing a path generated by transferring a control packet such as RSVP to the network side, that is, a control-driven path. The path, that is, the data driven path should be operated in dual mode.
[0010]
However, when a cut-through path is generated every time an application flow arrives, that is, when only a flow-driven type operation is performed, the number of VCs required for forming a cut-through path becomes very large when applied to a large-scale network. There is concern.
[0011]
However, this problem can be solved by using a method (topology driven) in which a network administrator prepares a cut-through path having different QOS classes in advance. That is, in topology driven, packets transferred to a subnet having the same address can be shared by the same cut-through path, that is, merging can be performed. That is, since the cut-through path can be generated based on the network topology information, the number of VCs required for packet transfer by cut-through can be greatly improved by this topology driven.
[0012]
However, in topology-only operation, when performing quality assurance, for example, bandwidth assurance, the bandwidth prepared between nodes needs to be a bandwidth required when the amount of traffic (data flow) is relatively large. In other words, it is necessary for the network administrator to prepare a cut-through path having different QOS classes in advance, resulting in wasted bandwidth.
[0013]
Therefore, the dual mode operation that supports both of the flow driven and topology driven features is optimal.
[0014]
FIG. 11A shows the flow-driven operation described above, FIG. 11B shows the topology-driven operation described above, and FIG. 11C shows a dual mode in which both modes are combined.
[0015]
In other words, if flow-driven is applied simultaneously to topology-driven, a bandwidth can be secured on demand for a packet flow that requires quality assurance. This makes it possible to reduce the bandwidth used in topology-driven as compared to the case where only topology-driven is applied.
[0016]
By the way, a packet flow that shares a communication resource, that is, a VC among a plurality of applications, that is, a topology-driven path, and a packet flow that assigns a communication resource, that is, a VC for each application, or a packet flow that requires different communication quality classes exist simultaneously. Therefore, it is necessary to provide different communication quality classes in topology-driven in order to satisfy such requirements in topology-only operation. It is necessary to be able to operate a dual mode that simplifies hardware functions by using different cut-through paths for each required communication quality class.
[0017]
A topology-driven CSR network can be realized based on either a VP base or a VC base. In the case of realization based on VP, the maximum number of paths that can be set from one node is 256 (2 to the 8th power), resulting in a network with poor expandability. On the other hand, when implemented on a VC basis, it is necessary to support a VC merging function that guarantees cell ordering at the AAL (ATM Adaptation Layer) 5 level at a node where a plurality of flows join the topology-driven network.
[0018]
[Problems to be solved by the invention]
However, there are the following problems in performing the VC merging described above. That is, in the VC merging function as shown in FIG. 12, when cells (A1 to A4) and (B1 to B4) along two flows are simply merged, the cells are shown in the figure after switching by the ATM switching function 3. As shown in the figure, the flow is mixed, and when viewed at the AAL5 level, the cell BOC (Begin of Cell) that should arrive at the beginning of the packet arrives twice, and as a result, the PDU (Protocol Data Unit) cannot be assembled successfully. was there.
[0019]
The ATM relay apparatus of the present invention has been made paying attention to such a problem, and its purpose is to cut each communication quality class by merging cells in units of PDUs according to the communication quality. It is an object of the present invention to provide an ATM relay apparatus having a dual mode that can selectively use through paths.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, the ATM relay apparatus according to the first invention has a high-speed packet transfer mode by hardware using an ATM switch, and packets having the same transfer destination address have the same path. An ATM relay apparatus for sharing and transferring, storing means for storing packets having the same transfer destination address in units of PDUs in different queues according to the communication quality of each packet, and units of PDUs stored in different queues Transfer means for arranging the packets in the order of the communication quality level and transferring them using a single path.
[0021]
The ATM relay apparatus according to the second invention has a high-speed packet transfer mode by hardware using an ATM switch, and transfers packets sharing the same path for packets having the same transfer destination address. An apparatus comprising: a disassembling unit that disassembles each packet having the same transfer destination address for each cell; an assembling unit that assembles the disassembled cells into PDU units according to communication quality; A transfer unit configured to arrange packets in units of PDUs in order of communication quality levels and transfer the packets using a single path.
[0022]
The ATM relay device according to the third invention further comprises a hop-by-hop transfer mode in which the received packet is processed by software in the ATM relay device according to the first or second invention, and packet transfer is performed in this hop-by-hop transfer mode. First processing means for performing processing, and second processing means for managing the ATM switch provided so as to be communicable with the first processing means are further provided.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0024]
In order to solve the above-described conventional problems, in the present embodiment, as shown in FIG. 1, when merging a plurality of flows into one VC (Virtual Connection), a function 4 in units of VC (PDU) is used for each PDU. To align and merge cells. Here, such cell alignment is realized by using two embodiments described below.
[0025]
FIG. 2 is a diagram showing the configuration of the first embodiment of the present invention.
[0026]
In FIG. 2, the CSR includes an ATM switch unit 10 and an IP processing unit 11 connected to the ATM switch unit 10 via an ATM-IF 12. The IP processing unit 11 includes a CPU 11a and an AAL5 unit 11b. The IP processing unit 11 is a part that processes a CSR protocol between adjacent nodes or an IP packet that is not cut-through, that is, a hop-by-hop process, by software (CPU). A plurality (n) of IP processing units 11 may be connected to improve the capability of hop-by-hop processing. n = 1, 2,. . . However, it is determined according to the number of I / F ports of the ATM switch unit 10. That is, at least one ATM I / F 12 is required at least between the IP processing unit 11 and the ATM switch unit 10. An AAL5 unit 13 is provided to perform CPU communication between the IP processing unit 11 and the ATM switch unit 10, CSR protocol processing, and IP forwarding processing. The ATM switch unit 10 has a large number of ATM I / Fs 12 for connecting a large number of devices (routers, terminals, ATM exchanges, etc.) that can be connected via the ATM I / F 12.
[0027]
The ATM switch unit 10 of this embodiment includes an ATM switch unit core 100 that queues VCs for each PDU by an ATM switch, that is, performs cell alignment by a function based on perVC queuing.
[0028]
The ATMI / F input side will be described below. The ATM switch unit core 100 includes an input processing unit 101 for processing input cells, an address conversion table (which is not essential) 102 for performing address conversion for processing inside the ATM switch, and for each perVC, that is, for each perPDU. In addition, in consideration of QOS support, the per-VC (PDU) scheduler unit 104 that performs scheduling to each output port in consideration of the priority of each VC or PDU provides an ATM switching function The ATM switching function 103, the cell buffer unit 105 for storing the received cell, and the control unit for storing or reading the cell, that is, the address, attribute (QOS, priority, etc.) and pointer control of the cell buffer Buffer address pointer table 106 and VC Alternatively, an address conversion table 102 'for exchanging VPI / VCI addresses for outputting cells output after being arranged in units of PDUs to the ATMI / F, and a table that can refer to information on whether or not to perform VC merge VPI / VCI-> Merged VC unit 107. The selected VPI / VCI-> Merged VC unit 107 may also have the function of the address conversion table 102 ′. The cells output processed by the output processing unit 108 are sent to the ATM I / F 14.
[0029]
Furthermore, although the AAL5 unit 13 is connected to the ATM switch unit core 100, basically, when the CPU 15 of the ATM switch unit 10 communicates with the CPU 11a of the IP processing unit 11, the ATM switch unit core 100 and the ATM I This is for connecting both CPUs through / F14. The CPU 15 of the ATM switch unit 10 is a device management CPU, and controls the ATM switch unit 10 in response to an instruction from the IP processing unit 11 in accordance with the CSR protocol. That is, the ATM switch unit core 100 is controlled such as VPI / VCI setting and release, and various tables described above.
[0030]
FIG. 3 is a diagram for explaining the operation of the first embodiment of the present invention. In this embodiment, in the perVC queuing scheduler 104 shown in FIG. 3C, VCs are queued for each PDU for each output port of the ATM switch, that is, cells are aligned by a shaping function based on perVC queuing.
[0031]
That is, when input to the AYM switching function 103, as shown in FIG. 3A, cells with different QOS (priority 1 and priority 2) are mixed, and a PDU cannot be assembled correctly. Therefore, different queues #A, #B, and #C are provided for each priority, and cells having the same priority are stored in each queue in order (FIG. 3D). Next, scheduling according to the priority for each QOS is performed, that is, the cell data of each queue is merged and aligned so that the queue with the highest priority is the first in PDU units (FIG. 3B). . Then, it is output from the perVC queuing scheduler 104 in the PDU order as shown in FIG.
[0032]
FIG. 4 shows a modification of the first embodiment, in which perVC queuing, that is, perPDU queuing, is performed intensively at one location of the ATM switching unit.
[0033]
The second embodiment of the present invention will be described below with reference to FIG.
[0034]
First, the function of the ATM switch core 200 will be described. The explanation will start from the ATM I / F input side. The function may be simpler than that of the ATM switch core 100 described with reference to FIG. The ATM switch unit core 200 includes an input processing unit 201 that processes input cells, an address conversion table (this is not essential) 202 that performs address conversion for processing inside the ATM switch, ATM switching, ATM switching + scheduling unit 204 for providing a scheduling function, cell buffer unit 205 for storing received cells, and a control unit for storing or reading the cells, that is, cell buffer addresses and attributes (QOS, priority, etc.) And a buffer address pointer table 206 for performing pointer control and the like, and an address conversion table 202 ′ for performing VPI / VCI address conversion for output to the ATM I / F 300. The cell data is output by the output processing unit 208 and then input to the ATM I / F 300.
[0035]
The output port of the ATM switch unit core 200 is connected to the ATMI / F 300. On the port that supports topology driven by the ATMI / F 300, an AAL5 unit 303 that provides a SAR (Segmentation and Reassembly) function, and a buffer unit 301, a buffer address pointer table 302 that performs address management of the buffer unit 301, an address conversion table 209 that performs address conversion, and a table SelectedVPI / VCI-> Merged VC unit 207 that can refer to information about whether or not to perform VC merge Consists of The selected VPI / VCI-> Merged VC unit 207 may share the function in the address conversion table 209.
[0036]
Note that a plurality (m) (m = 1, 2,...) Of the AAL5 unit 303 of this embodiment is connected to the output port of the ATM switch unit 20. The AAL5 unit 303 performs the following cell disassembly and assembly processing.
[0037]
Further, although the AAL5 unit 23 is connected to the ATM switch unit core 200, basically, when the CPU 25 of the ATM switch unit 20 communicates with the CPU 21a of the IP processing unit 21, the ATM switch unit core 200 and the ATM I This is for connecting both CPUs through / F24. The CPU 25 of the ATM switch unit 20 is a device management CPU, and controls the ATM switch unit 20 in response to an instruction from the IP processing unit 21 in accordance with the CSR protocol. That is, the ATM switch core 200 is controlled such as VPI / VCI setting and release, and the various tables described above.
[0038]
FIG. 6 is a diagram for explaining the operation of the second embodiment of the present invention. In this embodiment, by connecting AAL5 to the output port of the ATM switch, the CS-PDU is taken out and then disassembled and reassembled. This is equivalent to scheduling in units of PDUs, and cells can be aligned by such a method.
[0039]
That is, in FIG. 6, when input to the AYM switching + scheduling unit 204, cells having different QOS (priority 1, priority 2) are mixed as shown in FIG. Can't assemble. Therefore, the data is input to the AAL5 unit 303 and decomposed for each cell in the AAL5 decomposition unit 303a under the control of the CPU 304. Next, the cells disassembled in the AAL5 assembling unit 303b are assembled into packets in units of PDUs according to QOS (priority 1, priority 2). As a result, it becomes as shown in FIG. These are sorted and output in PDU units in descending order of priority.
[0040]
FIG. 7 is a diagram showing a modification of the second embodiment described above, in which an AAL5 unit 303 is provided at a specific port of an ATM switch.
[0041]
As described above, this embodiment supports topology driven as a CSR function. Then, when merging packets transferred to a subnet having the same address into the same cut-through path, VCs are queued for each output port of the ATM switch or concentrated for each PDU by the above-described method, and the shaping function is used. The cells are aligned. As another method, scheduling is performed in units of PDUs by connecting AAL5 to an output port or a specific port of an ATM switch, taking out a CS-PDU and then reassembling and reassembling. Therefore, it is possible to provide an ATM relay apparatus having a dual mode in which cut-through paths can be selectively used for each communication quality class.
[0042]
【The invention's effect】
According to the present invention, cells are arranged in units of PDUs according to communication quality, merged and transferred, so an ATM relay device having a dual mode that can use different cut-through paths for each communication quality class Can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a basic concept of the present invention.
FIG. 2 is a diagram showing a configuration of the first exemplary embodiment of the present invention.
FIG. 3 is a diagram for explaining the operation of the first embodiment.
FIG. 4 is a diagram for explaining the operation of a modification of the first embodiment.
FIG. 5 is a diagram showing a configuration of a second exemplary embodiment of the present invention.
FIG. 6 is a diagram for explaining the operation of the second embodiment.
FIG. 7 is a diagram for explaining the operation of a modification of the second embodiment.
FIG. 8 is a diagram illustrating a configuration example of a CSR.
FIG. 9 is a diagram for explaining the basic operation principle of CSR.
FIG. 10 is a diagram for explaining a CSR operation using RSVP as a trigger;
FIG. 11 is an explanatory diagram of CSR topology-driven, flow-driven, and dual mode supporting both.
FIG. 12 is a diagram for explaining a problem when simple VC merging is performed in an ATM switching unit.
[Explanation of symbols]
10 ... ATM switch part,
11 ... IP processing part,
12 ... ATM / IF,
13 ... 5 copies of AAL
14 ... ATM / IF,
15 ... CPU,
100 ... ATM switch core,
101 ... Input processing unit,
102, 102 '... address conversion table,
103 ... ATM switching function,
104 ... perVC (PDU) scheduler,
105: Cell buffer,
106: Buffer address pointer table,
107 ... Selected VPI / VCI-> Merged VC section,
108: Output processing unit.

Claims (3)

ATMスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するATM中継装置であって、
同一の転送先アドレスを持つパケットを各パケットが持つ通信品質に応じて異なるキューにPDU単位で格納する格納手段と、
異なるキューに格納されたPDU単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段と、
を具備することを特徴とするATM中継装置。
It is an ATM relay device that has a high-speed packet transfer mode by hardware using an ATM switch and transfers packets having the same transfer destination address while sharing the same path,
Storage means for storing packets having the same forwarding address in units of PDUs in different queues according to the communication quality of each packet;
Transfer means for sorting packets in units of PDUs stored in different queues in order of communication quality level and transferring them using a single path;
An ATM relay device comprising:
ATMスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するATM中継装置であって、
同一の転送先アドレスを持つ各パケットを各々セルごとに分解する分解手段と、
分解されたセルを通信品質に応じてPDU単位でまとめてパケットに組み立てる組み立て手段と、
組み立てられたPDU単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段と、
を具備することを特徴とするATM中継装置。
It is an ATM relay device that has a high-speed packet transfer mode by hardware using an ATM switch and transfers packets having the same transfer destination address while sharing the same path,
Disassembling means for disassembling each packet having the same forwarding address for each cell;
Assembly means for assembling the disassembled cells in units of PDUs according to communication quality into packets;
Transfer means for sorting assembled PDU-unit packets in order of communication quality level and transferring them using a single path;
An ATM relay device comprising:
受信したパケットをソフトウェア処理するホップバイホプ転送モードをさらに具備し、このホップバイホプ転送モードにおいてパケットの転送処理を行なう第1の処理手段と、この第1の処理手段と通信可能なように設けられた前記ATMスイッチを管理する第2の処理手段とをさらに具備することを特徴とする請求項1又は2記載のATM中継装置。The ATM further includes a hop-by-hop transfer mode for performing software processing on the received packet, the first processing means for performing packet transfer processing in the hop-by-hop transfer mode, and the ATM provided to be able to communicate with the first processing means 3. The ATM relay apparatus according to claim 1, further comprising a second processing means for managing the switch.
JP36678497A 1997-12-25 1997-12-26 ATM relay device Expired - Fee Related JP3805884B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP36678497A JP3805884B2 (en) 1997-12-26 1997-12-26 ATM relay device
US09/367,956 US6781994B1 (en) 1997-12-25 1998-12-25 Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding
EP98961608A EP0967756A4 (en) 1997-12-25 1998-12-25 Atm repeater and network including the same
CA002282441A CA2282441C (en) 1997-12-25 1998-12-25 Atm relay device and network including same
PCT/JP1998/005964 WO1999034558A1 (en) 1997-12-25 1998-12-25 Atm repeater and network including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36678497A JP3805884B2 (en) 1997-12-26 1997-12-26 ATM relay device

Publications (2)

Publication Number Publication Date
JPH11196102A JPH11196102A (en) 1999-07-21
JP3805884B2 true JP3805884B2 (en) 2006-08-09

Family

ID=18487668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36678497A Expired - Fee Related JP3805884B2 (en) 1997-12-25 1997-12-26 ATM relay device

Country Status (1)

Country Link
JP (1) JP3805884B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364756B1 (en) * 1999-12-20 2002-12-16 엘지전자 주식회사 apparatus for receiving of asynchronous data having automatic receive mode
US7633863B2 (en) 2005-07-19 2009-12-15 Samsung Electronics Co., Ltd. Apparatus and method for scheduling data in a communication system

Also Published As

Publication number Publication date
JPH11196102A (en) 1999-07-21

Similar Documents

Publication Publication Date Title
CA2231758C (en) Improved system for routing packet switched traffic
Newman ATM local area networks
US7463633B2 (en) Packet switching system, packet switching network and packet switching method
EP0849970B1 (en) Method of transferring internet protocol packets by the use of fast ATM cell transport and network for performing the method
US6195355B1 (en) Packet-Transmission control method and packet-transmission control apparatus
JPH08223181A (en) Atm exchange and inter-network connection device
JP2000032003A (en) Quality assurance node device
JPH11103303A (en) Network resource reservation control method and system, reception terminal, transmission terminal and repeater
Aweya On the design of IP routers Part 1: Router architectures
Truong et al. LAN Emulation on an ATM Network
Vickers et al. Connectionless service for public ATM networks
WO2000056113A1 (en) Internet protocol switch and method
Iwata et al. ATM connection and traffic management schemes for multimedia internetworking
JP3805884B2 (en) ATM relay device
JPH11103297A (en) Method and device for controlling packet transmission
Cisco Configuring Tag Switching
US7139275B1 (en) Providing differentiated services on ATM switched virtual circuits when transporting IP packets
Cohen et al. The sink tree paradigm: connectionless traffic support on ATM LAN's
Kapoor et al. Design of an ATM-FDDI Gateway
Fendick et al. The PacketStar™ 6400 IP switch—An IP switch for the converged network
Katevenis et al. Wormhole IP over (connectionless) ATM
JP3471136B2 (en) Control information transfer method and node device
JPH11122289A (en) Network switching system
Barnett Connectionless ATM
Agrawal IP Switching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060511

LAPS Cancellation because of no payment of annual fees