JP3795924B2 - スイッチング方法及び装置 - Google Patents
スイッチング方法及び装置 Download PDFInfo
- Publication number
- JP3795924B2 JP3795924B2 JP51976097A JP51976097A JP3795924B2 JP 3795924 B2 JP3795924 B2 JP 3795924B2 JP 51976097 A JP51976097 A JP 51976097A JP 51976097 A JP51976097 A JP 51976097A JP 3795924 B2 JP3795924 B2 JP 3795924B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- module
- packet
- bit
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/107—ATM switching elements using shared medium
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
発明の分野
本発明は、パケットを方向づけるためのスイッチ及び方法に関するものである。より具体的には、本発明は、スイッチングモジュール間の接続性をプログラムし直すことができ、分散制御(distributed control)を行い、スイッチングモジュールの最終的な数を予め知らなくても拡大できるスイッチに関するものである。
発明の背景
例えばＷＷＷ（ワールドワイドウェブ）の如く、まもなく行われる応用のお陰で、インターネットのトラフィックが増加し、多様化するにつれて、ＡＴＭスイッチ等のＡＴＭパケットスイッチへの需要の増加が予想される。現在の高性能パケットスイッチの標準型はＡＴＭである。ＡＴＭ市場では、近頃派手な宣伝が繰り広げられている。しかし、この騒ぎが静まれば、顧客は、現在のＡＴＭ製品がいくつかの理由で不適当であることをはっきりと知るであろう。これらの製品は、実用の点でもコストの点でも、真のモジュラリティ(modularity)や増設可能性(scalability)がない。理想的なＡＴＭスイッチでは、顧客は初めに小型のスイッチを買い、必要に応じてサイズを拡大することができる。この際、以前の装置が旧式になったり、後日の拡大を見越して大きな初期投資をする必要はない。本発明は、これらの顧客が今望んでいるもの、つまり、ネットワークの性能や制御の複雑さを低下させることなく、経済的な方法で拡大できるようなスイッチを提供する、新規なパケットスイッチアーキテクチャーである。
高帯域幅の接続部を、ローカルエリアネットワークからより大きなネットワークへ移行すると、ＡＴＭ（非同期転送モード）スイッチのサイズへの要求は増加する。現在市販されているＡＴＭスイッチ製品の増設可能性は限られている。それは、一般的には、共用バッファメモリに必要なアクセスレートが高く、スイッチ要素相互間の相互接続部が複雑なためである。
既存のＡＴＭスイッチアーキテクチャは、複数のポートを時間多重化(time-multiplexed)バスによって相互接続させることにより、スイッチのサイズを大きくするものである。従って、これらのスイッチにおけるポートの数は、中枢バスの帯域幅によって制限されている。更に、スイッチコントローラの速度は、スイッチのサイズが大きくなるに従って早くなる。増設可能性が限られているだけでなく、スイッチをモジュール方式で対応することは、一般的には困難である。例えば、ある顧客が将来１２８ポートのＡＴＭスイッチへ展開する予定であれば、１２８ポート付きスイッチフレーム及び中枢バスを購入する必要があり、必要に応じてＩ／Ｏカードを追加購入する必要がある。従って、顧客に初めにかかるコストは非常に高く、最終スイッチのサイズは、スイッチを展開する初期段階で決まってしまう。既存のＡＴＭスイッチ製品は、現時点の小型スイッチから大型スイッチへ発展するための明確な方針を提供していない。顧客は、初期投資を無駄にするか、又は事前に計画を立て、最初に大きな投資を行わなければならない。それでも、現在のＡＴＭスイッチ製品は、そのスイッチの最大サイズに達した後は、増設可能性を与えない。
ここに提案するスイッチには、いくつかの利点がある。まず第１に、提案のスイッチは、真に増設可能であり、モジュール化できる。顧客は、最低１６ポート付きの安価なスイッチから始めて、既に投資した部分に大きな修正を加えることなく、最大２０４８ポート付きのスイッチにまで拡大することができる。より大きいスイッチに拡大するためのコストは直線比例的で、スイッチは最初に投資の大部分を行う必要はない。スイッチアーキテクチャは、多重スイッチングモジュールにより構成され、これらのモジュールは、単純で低コストの空間・時間多重化(space and time- multiplexed)バックプレーンにより相互に接続される。スイッチの主なコストは、スイッチングモジュールにかかり、低コストのバックプレーンは、スイッチのサイズが大きくなるに従って、自動的に再構成される。スイッチのサイズは、最終サイズについて予め知らなくても追加のスイッチングモジュールを既存のモジュールに単に附加することにより、拡大することができる。スイッチングモジュールは、次に、低コストのプログラマブルなバックボーンであるＩＭ（相互接続モジュール）を介して、互いに接続される。低コストのＩＭは、能動成分を含まず、受動成分により構成される。ＩＭは、所望のスイッチサイズのために低コストで取り換えられたり、大きめのＩＭが初めにインストールされておれば、追加のスイッチングモジュールにプログラムし直すことができる。このように、最終のサイズをどうすべきかを初めに決定せずに、スイッチのサイズを拡大することができる。
本発明のスイッチのもう１つの主な利点は、効率よく異種トラフィックを処理する強力な作業性及び能力である。スイッチに用いられる待ち行列の規律は、部分共用バッファリング(partially shared buffering)である。スイッチは、メモリ空間全体のサブセットを共用し、同時に、異種トラフィックシナリオにおける全てのユーザに公平なアクセスを保証する。既存の共用メモリスイッチは、メモリを食う(hogging)問題があるため、重い負荷(load)のトラフィックを持つユーザを優遇し、軽い負荷のトラフィックにはサービスの質を低下させることが判明している。従って、既存の共用メモリスイッチでは、交通渋滞及び不公平なアクセスを避けるために、複雑な制御構造を必要とする。本発明のスイッチのもう１つの重要な利点は、その分散制御にある。スイッチは分散制御を行い、スイッチのサイズが大きくなっても制御の複雑さは増加しない。既存のスイッチでは、集中制御器が、入力ポートから出力ポートにパケットをスイッチする。更に、より多くのポートを設けるためには、プロセッサ及びメモリの速度が一層早くなければならない。本発明のスイッチアーキテクチャでは、各スイッチングモジュールは、いかに多くのスイッチングモジュールが存在していても、他のスイッチングモジュールの状態とは独立に作動する。各スイッチングモジュールは、入力パケットを、その目的地アドレスを用いて処理する。従って、スイッチングモジュールは、それ自身の一定数の入力ポートからのパケットに対処するだけでよい。各スイッチングモジュールにおける制御プロセッサ及びメモリの速度は、スイッチのサイズが大きくなっても増加しない。分散制御は、プロセッサ及びメモリの速度が制限されているため、どんな増設可能アーキテクチャにとっても大きな利点となる。更に、低速の部品で製られる分散制御スイッチを実行するためのコストは、高速の部品で製られる集中制御のコストよりもずっと低い。
ここに提案するスイッチアーキテクチャは、多重スイッチングモジュールからなり、それらは、単純で低コストの空間・時間多重化バックプレーンによって相互に接続されている。スイッチの主なコストは、スイッチングモジュールによって占められる。低コストのバックプレーンは、スイッチのサイズが大きくなるに従って、自動的に再構成される。各スイッチングモジュールは内部バッファを含み、それは、他のスイッチングモジュール間で共用される。このスイッチアーキテクチャは、空間及び時分割多重化(division multiplexing)の組合せを通じて、異なるスイッチングモジュール間に接続可能性を付与する。これらのスイッチングモジュールを通じて、セルをインテリジェントルーティングすると、ランダムトラフィックの下、より高価な出力待ち行列スイッチに匹敵する高いスループットが得られ、作業の遅延を減らすことができる。満杯(bursty)であって、しかも一定でないトラフィックの下では、スイッチは自動的に再構成し、複雑なバッファ制御機構を用いずに、既存のスイッチアーキテクチャに内在する作業能率の低下を、バッファを管理することによって、避ける。更に、マルティキャスト(multicast)なトラフィックが容易に達成され、ルーティングが効率的に行われ、スイッチを最大限に利用することができる。
本発明のスイッチアーキテクチャを考察するもう１つの方法は、時分割スイッチングと空間分割スイッチングとを共に用いて、増設可能性を提供することである。スイッチングモジュールは、多重中枢バスを通じて構成され、様々に相互接続されて、所望の性能を得る。スイッチングモジュールを対称に相互接続することによって、ホップの遅延をできるだけ減らすことが出来、平衡したトラフィックを得るようにしてもよい。これが、後述するモジュロＴデザインである。しかし、これらのスイッチングモジュールを、異なるトラフィック条件を利用できるような構成にしてもよい。顧客−サーバ間のトラフィックシナリオでは、酷使されたスイッチングモジュール間で、より多くの帯幅を割り当てることができる。従って、構成は結果的に非対称になる。中枢の相互接続はプログラマブルなので、スイッチは、同じハードウェア要素を用いながら、異なるトラフィックパターンに適合して、必要な作業を行うことができる。
発明の要旨
スイッチング装置が開示されている。スイッチング装置は、パケットをスイッチングするＬ個のスイッチングモジュールからなり、ここでＬ≧２の整数である。ある実施例では、Ｌ個のスイッチングモジュールが、それぞれ他のどのスイッチングモジュールとも独立にパケットをスイッチングするので、Ｌ個のスイッチングモジュールに亘ってパケットのスイッチングが分散する。
この装置はまた、Ｌ個のスイッチングモジュールのそれぞれに接続された相互接続モジュールからなる。相互接続モジュールは、Ｌ個のスイッチングモジュールの間に接続性を与える。ある実施例では、相互接続モジュールは、Ｌ個のスイッチングモジュールの間に空間・時間多重化接続性を与える。もう１つの実施例では、相互接続モジュールは、スイッチングモジュールの最終的な数について予め知らなくても、拡大できる。更にもう１つの実施例では、Ｌ個のスイッチングモジュール間の接続性について、相互接続モジュールをプログラムし直すことが可能である。
本発明は、スイッチング装置を作成する方法に関するものである。その方法は、第１及び少なくとも第２のスイッチングモジュールを相互接続モジュールに接続させる過程からなる。次に、相互接続モジュールをプログラムして、第１及び第２のスイッチングモジュール間に相互接続モジュールへの所望の接続性を生み出す過程がある。次に、相互接続モジュール及び第１及び第２のスイッチングモジュールを通じてパケットを転送させる過程がある。次に、少なくとも１つの追加スイッチングモジュールを相互接続モジュールに接続させる過程がある。次に、相互接続モジュールをプログラムし直して、第１、第２及び第３のスイッチングモジュールの間に相互接続モジュールへの所望の接続性を発生させる過程がある。
本発明は、パケットを導く方法に関するものである。
【図面の簡単な説明】
添付の図面には、本発明の望ましい実施例及び本発明を実施するための望ましい方法が説明されている。
図１は、従来のバスに基づくアーキテクチャの概略図である。
図２は、本発明のアーキテクチャの概略図である。
図３は、スイッチングモジュールの概略図である。
図４は、スイッチングモジュール内通信の概略図である。
図５は、スイッチングモジュール間通信の概略図である。
図６は、２進相互接続の構成(scheme)を示す概略図である。
図７は、２進ルーティングの一例を示す概略図である。
図８は、パケットオーバーヘッドフォーマットの概略図である。
図９は、マルティキャスト仮想回線の準備段階の概略図である。
図１０は、マルティキャストルーティングの一例を示す概略図である。
図１１は、Ｔ＝３の時の、２７×２７のスイッチの構成を示す概略図である。
図１２は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、一定のトラフィックで、１ポート当たり１０バッファを用いた時の、遅延とスループットとの関係を示す性能グラフである。
図１３は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、一定のトラフィックで、１ポート当たり１０バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１４は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、満杯状態のトラフィック（バーストの長さ＝８）で、２００バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１５は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、満杯状態のトラフィック（バーストの長さ＝２０）で、２００バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１６は、スイッチ全体の概略図である。
図１７は、パケットフォーマットの概略図である。
図１８は、パケットフォーマットとスイッチオーバーヘッドの概略図である。
図１９は、構成し直された適応可能なスイッチを示す概略図である。
図２０は、ＦＰＧＡの構成を示す概略図である。
図２１は、８×８のスイッチをプログラマブルなＩＭを用いて実施した概略図である。
図２２ａ及び図２２ｂは、プログラマブルな相互接続モジュールを用いて、８×８スイッチを１６×１６スイッチへスケーリングした概略図である。
図２３は、公平なアクセスの一例を示す概略図である。
図２４は、全体的なスイッチングシステムの概略図である。
図２５は、バスを基本とするスイッチアーキテクチャに基づくスイッチングモジュールの概略図である。
図２６は、共有メモリスイッチアーキテクチャに基づくスイッチングモジュールの概略図である。
好適な実施例の説明
図面を参照すると、同様の符号は、いくつかの図面に亘って類似又は同一の部分を示している。図２を特に参照すると、スイッチング装置(10)が示されている。このスイッチング装置(10)は、パケットをスイッチングするＬ個のスイッチングモジュール(12)からなる。ここで、Ｌ≧２の整数である。ある実施例では、Ｌ個のスイッチングモジュール(12)は、それぞれ他の全てのスイッチングモジュールと独立にパケットをスイッチングするので、Ｌ個のスイッチングモジュール(12)に亘ってパケットのスイッチングが分散している。即ち、各スイッチングモジュールは、他のどのスイッチングモジュールの動作とも独立に、それが受け取ったパケットについて作動する。
装置(10)はまた、Ｌ個のスイッチングモジュール(12)のそれぞれに接続される相互接続モジュール(14)からなる。相互接続モジュール(14)は、Ｌ個のスイッチングモジュール(12)の間に接続性を与える。１つの実施例において、相互接続モジュール(14)は、Ｌ個のスイッチングモジュール(12)の間に空間・時間多重化接続性を与える。もう１つの実施例では、相互接続モジュール(14)は、スイッチングモジュール(12)の最終的な数について予め知ることなしに拡大可能である。更にもう１つの実施例では、相互接続モジュール(14)は、Ｌ個のスイッチングモジュールの間の接続性をプログラムし直すことができる。
相互接続モジュール(14)は、増設可能であることが望ましい。各スイッチングモジュール(12)は、ユーザと接続するためのｍ個のＩ／Ｏポート(15)（ｍ≧２の整数、各Ｉ／Ｏポート(15)の速度は一定）及び相互接続モジュール(14)と接続するためのＴ個の相互接続モジュールアクセスポート(16)（Ｔ≧２の整数）を有していることが望ましい。
図４を参照すると、各スイッチングモジュール(12)はまた、バッファメモリを有していることが望ましい。バッファメモリは、入力バッファ(18)メモリ及び出力バッファ(20)メモリにより構成されることが望ましく、それらはＩ／Ｏポート(15)及び相互接続モジュールアクセスポート(16)に接続する相互接続モジュールアクセスポートバッファメモリ(22)に接続されている。相互接続モジュールアクセスポート(16)は、一定の速度Ｓで作動するのが望ましく、ここでＳ≧各Ｉ／Ｏポート(15)の速度である。各スイッチングモジュール(12)は、フェアキュー(fair queue)を含んでいることが望ましい。
相互接続モジュール(14)は、パケットを所望のＩ／Ｏポート(15)に最大ｌｏｇTＮ回のホップで到達させることが望ましい。相互接続モジュールアクセスポート(16)の数は、パケットがスイッチングモジュール(12)及び相互接続モジュール(14)により所望の行先へルーティングされる方法に対応していることが望ましい。スイッチングモジュール(12)及び相互接続モジュール(14)は、モジュロＴで作動することが望ましい。各スイッチングモジュール(12)及び相互接続モジュール(14)は、パケットをマルティキャストできるのが望ましい。
図１６に示すように、装置(10)は、同期をとって入力パケットのエラーをチェックするＩ／Ｏパケットプロセッサ(30)を含んでいるのが望ましい。Ｉ／Ｏパケットプロセッサ(30)は、各スイッチングモジュール(12)に接続されている。装置(10)はまた、パケットが所望の行先に到達できるように、少なくとも１つのスイッチングモジュール(12)内に接続性を設定するようなスイッチコントローラ(32)を含んでいることが望ましい。
各スイッチングモジュール(12)は、該スイッチングモジュール(12)において接続性が適正に設定されるように、パケットの行先アドレスが復号されるような論理チャネル翻訳を行うルーティングテーブル(34)を有していることが望ましい。更に、各スイッチングモジュール(12)は、パケットをバッファリングするためのパケットメモリ(36)を有していることが望ましい。
本発明は、スイッチング装置(10)を作成する方法に関するものである。その方法は、第１及び少なくとも第２のスイッチングモジュール(12)を相互接続モジュール(14)に接続させる過程からなる。次に、相互接続モジュール(14)をプログラムして、第１及び第２のスイッチングモジュール(12)間に相互接続モジュールへの所望の接続性を発生させる過程がある。次に、相互接続モジュール(14)及び第１・第２のスイッチングモジュール(12)を通じて、パケットを転送させる過程がある。次に、少なくとも１つの追加スイッチングモジュール(12)を相互接続モジュール(14)に接続させる過程がある。次に、相互接続モジュール(14)をプログラムし直して、第１、第２及び第３のスイッチングモジュール(12)の間に相互接続モジュール(14)への所望の接続性を生み出す過程がある。
図７，図９及び図１０を例示の目的で参照すると、本発明は、パケットを導く方法に関するものである。その方法は、行先アドレスとカウンタビットを有するパケットを第１のスイッチングモジュール(12)に加える過程からなる。次に、パケットの行先アドレスが、第１のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスのｉ番目のビットを読み取る過程がある。ｉ番目のビットはカウンタビットに対応し、ここでＩ≧１の整数である。次に、ｉ番目のビットの値に対応するスイッチングモジュール(12)のポートからパケットを送り出す過程がある。次に、相互接続モジュール(14)を通じて、パケットを第２のスイッチングモジュール(12)に転送する過程がある。次に、カウンタビットを１つ増分させる過程がある。次に、行先アドレスを見つかるまで探索する過程がある。
本発明は、パケットを導く方法に関するものである。その方法は、アドレスビット、カウンタビット及び決定コードにより定義される複数の行先アドレスを持つパケットを、第１のスイッチングモジュール(12)に入力する過程からなる。次に、パケットの行先アドレスの何れかが第１のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスのｉ番目のビットを読み取る過程がある。ｉ番目のビットはカウンタビットに対応し、ここでＩ≧１の整数である。次に、セルの決定コードを行先アドレスビットのｉ番目のビットに対応するように設定する過程がある。次に、決定コードに対応するスイッチングモジュール(12)の各ポートからパケットを送り出す過程がある。次に、相互接続モジュール(14)を通じて、パケットを第２のスイッチングモジュール(12)に転送する過程がある。次に、カウンタビットを１つ増分させる過程がある。次に、パケットの行先アドレスの何れかが第２のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスビットのｉ番目＋１のビットを読み取る過程がある。次に、セルの決定コードを行先アドレスビットのｉ番目＋１のビットに対応するように設定する過程がある。次に、行先アドレスを見つかるまで探索する過程がある。
本発明の実施に関して、ＡＴＭを必要とする従来のバスに基づくスイッチアーキテクチャは、図１に示すように、時間多重化中枢バスを通じてスイッチ要素を相互接続する。セルの読み取り又はセルへの書き込みを行うためにポートがバスにアクセスしている際は、バス全体がその特定ポートの専用になり、その他のポートは順番を待つ。このように、各ポートは周期的にバスにアクセスし、セルをスイッチングして、それぞれの適切な行先ポートへ向ける。バスの帯幅は、各入力ポートの速度のＮ倍でなければならない。装置(10)は、バスに基づくアーキテクチャとは異なり、空間・時間多重化スキームに基づくインテリジェント相互接続モジュール(14)を用いる。装置(10)の主な要素は、インテリジェント相互接続モジュール(14)及び分散制御アルゴリズムである。更に、相互接続モジュール(14)は、ポート(16)の数及び所望の性能に従って、自動的に再構成する。
図２は、装置(10)の全体的なアーキテクチャを示している。任意の大きさのスイッチングモジュール(12)は、再構成可能な相互接続モジュールによって相互接続されている。同じスイッチングモジュール内のポート間での接続を望む場合、入力パケットは、スイッチングモジュール内で局所的にスイッチングされる。入力パケットの行先が他のスイッチングモジュール内のポートならば、入力パケットは、ルーティングアルゴリズムによる相互接続モジュールを通じて、適当なスイッチングモジュールにスイッチングされる。セルがその行先に到達するためには、１又は多数のホップが必要となるかもしれない。装置(10)は、行先に到達するのに必要なホッブの数を減らすことができる分散ルーティングアルゴリズムにより制御される。ホップの最大数は、装置(10)の大きさ及び構成によって決まる。ルーティングアルゴリズムの詳しい説明を以下に行う。
スイッチングモジュール（ＳＭ）(12)は、入出力ポートを具えた任意のスイッチアーキテクチャのものでもよい。スイッチングモジュールは、図３に示すように、ユーザと接続するためのＩ／Ｏポート及び相互接続モジュールアクセスポート（ＩＭＡＰ）を有している。スイッチングモジュール内には３つの仮想バッファメモリ、即ち、入力バッファ(18)、出力バッファ(20)及びＩＭＡＰバッファ(22)がある。
局所通信（即ちスイッチングモジュール(12)内の接続部）のため、入力セルは、入出力バッファ(20)を通じてＩ／ＯポートからＩ／Ｏポートへスイッチングされる。十分な数の利用可能な出力ポートがあれば、パケットはバッファをバイパスし、瞬時にスイッチアウト(switch out)される。しかし、同じＩ／Ｏポートを行先とする多数のパケットがあれば、余分なパケットは出力バッファ(20)に保存され、後の周期でスイッチングされる。
ＳＭ(12)間の通信のために、入力セルはＩ／ＯポートからＩＭＡＰにスイッチングされ、相互接続モジュールを通じて他のスイッチングモジュールに到達する。ＳＭ(12)間ルーティングのためのアルゴリズムを以下に説明する。図４及び図５は、それぞれＳＭ(12)内通信及びＳＭ(12)間通信のオペレーションを示している。ｍは、ＩＭＡＰの数又は各リンクが入力ポートとして同じ帯幅を持つと仮定したときの、ＩＭＡＰの集合体帯幅とする。ｍは、ＩＭＡＰのスループット及びスイッチ全体の性能を決定する。ＩＭＡＰの帯幅は、様々な要領で実行できる。入力ポートとして、正確にｍ個のリンクを同じ速度で実行してもよく、或いはｋ個のリンクを入力ポートの速度のｍ／ｋ倍で実行させてもよい。このように、相互接続モジュールは、スイッチングモジュールのための混成(hybrid)空間・時間多重化相互接続モジュールを提供することができる。
相互接続モジュールは、スイッチングモジュールのための受動バックプレーンを提供する。これは、Ｉ／Ｏ集中ＦＰＧＡにより容易に実行できる。相互接続モジュールに必要なロジック又は遅延の条件はなく、ピンの接続性だけが必要とされる。このように、相互接続モジュールは、単に、スイッチの大きさが変わると再構成するプログラマブルな１個のチップを用いることで実行できる。再構成アルゴリズムは、以下に述べるルーティングアルゴリズムに従って実行される。
ルーティングアルゴリズムは、スイッチングモジュール間で分散される。アルゴリズムの複雑さは、スイッチの大きさに拘わらず一定であり、増設可能なスイッチアーキテクチャが可能になる。ルーティングアルゴリズムは、ホップの数を最小限にし、ネットワーク内の渋滞が避けられる。まず、２進ルーティングアルゴリズムについての考察を行い、それは更に一般化できる。各スイッチングモジュールは、２つの入力ポート、２つの出力ポート及び２つのＩＭＡＰポートを有すると仮定する。スイッチングモジュールは、図２に示すパターンで相互接続される。その特定のパターンは、入力セルが最大ｌｏｇ2Ｎ回のホップで行先ポートへ導かれるようにしている。ここでＮは、Ｉ／Ｏポートの総数である。
装置(10)のユニキャストなルーティングオペレーションは、以下の通りである。各入力パケットは、ｌｏｇ2Ｎビットである行先ポートアドレスを持つ（即ち、Ｎ＝８のときのｄ１、ｄ２、ｄ３）。パケットはまた、１に初期化されるホップカウンタｉhをもつ。各スイッチングモジュールは、パケットの行先アドレスがそのＩ／Ｏポートのどちらかと整合するかどうかを、まずチェックする。行先アドレスがＩ／Ｏポートと整合すれば、スイッチングモジュールは、パケットを適当なＩ／Ｏポートへ送り出すか、又は、そのＩ／Ｏポートが使用中であれば、パケットを出力バッファ(20)に保存する。行先アドレスがそのＩ／Ｏポートのどちらとも整合しなければ、それは行先アドレスのｉh番目のビットをチェックし、ｉh番目のビットがそれぞれ“０”又は“１”であれば、パケットをＩＭＡＰポートの“０”又はＩＭＡＰポートの“１”にスイッチングする。図７は、２進ルーティングアルゴリズムを示している。入力ポート“０”(000)にある出力ポート“５”(101)を行先とするパケット及び入力ポート“７”(111)にある出力ポート“６”を行先とするパケットがあると仮定する。第１のサイクルでは、パケットの行先アドレスは出力ポート“６”と整合するので、入力ポート“７”は、パケット(110)を出力ポート“６”(110)にスイッチングする。このように、パケット(110)は、ＩＭＡＰポートを通らずに、第１のサイクルでスイッチングされる。第１のビットは“１”（ｉh＝１）なので、入力ポート“０”は、パケット(101)をＩＭＡＰポートの“１”に送る。スイッチングモジュールはまた、ホップカウンタを１つ増分させる（ｉh＝２）。第２のサイクルでは、行先アドレスのｉh番目のビット（ｉh＝２）は“０”なので、第２のスイッチングモジュールはＩＭＡＰの“０”にスイッチングし、パケットは第３のスイッチングモジュールに達する。第３のサイクルでは、パケットの行先アドレスは出力ポート“５”と整合するので、パケットは最終的に出力ポート“５”にスイッチングされる。
各パケットが行先ポートに到達するのに要するホップの最大数がｌｏｇ2Ｎ（例ではｌｏｇ2８＝３）であることは、容易に証明される。しかし、パケットがその行先ポートへ到達するのに要するホップ数は、ホップの最大数よりも通常はずっと少ない。多数のパケットが、同じ出力ポート又は同じＩＭＡＰポートに同時にアクセスしようとする可能性がある。ポートのコンテンションによる性能の低下を避けるには、より高いクロック速度又はより広いデータ経路を用いることにより、ＩＭＡＰポートの速度を僅かに早める必要がある。後述するように、増速因子Ｎを要する出力待ち配列スイッチの性能に到達するのに必要なのは、速度を小さな定数ずつ増速させることだけである。このように、スイッチの速度はＮと共に増えないので、所望の性能を提供することができる。同じパケットの流れに属するセルは、スイッチの初めから終わりまで同じ経路を通るので、パケットの順番は、スイッチ内で維持される。
スイッチ内のセルのマルティキャストルーティングは、ユニキャストルーティングアルゴリズムを単純に延長したものである。ヘッダーのルーティング情報は、パケットがマルティキャストパケットかユニキャストパケットのどちらであるかを示しているビットを必要とする。マルティキャストビットが設定されると、図８に示すように、以下のフィールドがマルティキャスト識別子として用いられる。マルティキャストビットが“０”であれば、上記のユニキャストルーティングスキームに従って、ユニキャストアドレスビットが用いられる。マルティキャストビットが“１”であれば、テーブルルックアップメモリから得られる制御情報によって、スイッチングモジュールは、マルティキャストルーティングアルゴリズムに従う。仮想回線が設定されている時、各スイッチングモジュールのメモリへの入口は、適正な出力ポートを示すように作られている。例えば、メモリ内の入口は、ある特定の仮想回線への入力パケットが、出力ポート及びある特定のＩＭＡＰポートに同時にスイッチングされなければならないことを示すことができる。２進ルーティングアルゴリズムの場合には、バイナリスパニングツリー(binary spanning tree)を設定することにより、どんなマルティキャストルーティングでも実行できる。各スイッチングモジュールは、マルティキャスト識別子を２ビットの決定コードに写像することができる。決定コード“０１”は、パケットがＩＭＡＰポートの“１”にスイッチングされるべきであることを示している。“１０”は、パケットがＩＭＡＰポート“０”にスイッチングされるべきであることを示している。“１１”は、パケットが両ＩＭＡＰポートにスイッチングされるべきことを示している。
図９は、ルックアップテーブルにおける入口の設定を示している。ポート“０１０”、“０１１”及び“１０１”を行先とするパケットがあると仮定する。第１のサイクルでは、スイッチングモジュールは、行先アドレスの第１のビットをチェックする。第１のビットが全て“１”又は全て“０”であれば、決定コードはそれぞれ“０１”又は“１０”に設定される。第１のビットが“１”及び“０”の両方を含んでいるなら、決定コードは“１１”に設定される。この例では、第１のサイクルで、第１のモジュールは決定コードを“１１”に設定し、“０１０，０１１”がＩＭＡＰ“０”に送られ、“１０１”がＩＭＡＰ“１”に送られる。第２のサイクルでは、第１のモジュールは行先アドレス“０１０，０１１”の第２のビットをチェックする。どちらのビットも“１”であるため、決定コードは“０１”に設定され、両パケットアドレスは、ＩＭＡＰ(1)に送られる。第２のスイッチングモジュールは、行先アドレス“１０１”の第２のビットをチェックする。決定コードは、“１０”に設定され、スイッチングモジュールは、第２のビットが“０”であるため、“１０１”をＩＭＡＰ“０”に送る。第３のサイクルでは、パケットアドレス“０１０，０１１”は、スイッチングモジュールの出力ポートアドレスと整合し、決定コードは“００”に設定され、パケットが出力ポートに送られることを示す。パケットアドレス“１０１”もまた、出力ポートアドレスと整合し、決定コードは“００”に設定され、パケットが出力ポートへ送られることを示す。マルティキャストルーティングパターンは、既に説明した単純な分散制御アルゴリズムを用いて設定される。しかし、同じ経路を共有できるなら、多数サイクルを単一のサイクルに結合することにより、より効率よくマルティキャスティングできる方法がある。例えば、パケット“０１０，０１１”はまた、ＩＭＡＰ“１”を経由して、１つ後のサイクルでのみ、パケット“１０１”として、第２のスイッチングモジュールに導かれる。“０１０，０１１”パケットを遅延させる必要はなく、より効率よくマルティキャスティングするために、このオペレーションを第１のサイクルで結合することができる。この効率的なマルティキャスティングは、次の例で説明される。
異なる決定コードは、仮想回線設定段階で発見され、マルティキャスト接続パターンに従って、スイッチングモジュールに記憶される。図１０は、装置(10)におけるマルティキャストルーティングの一例を示している。入力ポート“０”が、行先アドレス“０１０”、“０１１”及び“１０１”を持つマルティキャストパケットを有すると仮定する。第１のスイッチングモジュールにおける決定コードは、仮想回線設定段階で“０１”と設定され、パケットをＩＭＡＰポート(1)にスイッチングする。第２のサイクルでは、第２のスイッチングモジュールにおける決定コードは“１０”であり、パケットはＩＭＡＰポート(0)及び両出力ポート“０１０”“０１１”にスイッチングされる。第３のサイクルでは、パケットは出力ポート“１０１”にスイッチングされ、パケットのマルティキャスティングは終了する。決定コードをマルティキャスティングに用いることの利点は、トラフィックを容易に且つ柔軟に管理できることである。追加のルックアップテーブルメモリにコストがかかる。しかし、マルティキャストルーティングのための追加メモリは、既存のＡＴＭスイッチ製品でも同様に必要なものであった。装置(10)では、追加メモリはハードウェアのコストを僅かに増加させるに過ぎない。何故なら、マルティキャスト決定ルーティングは、ＶＣ／ＶＰテーブルルックアッブメモリに組み込まれているからである。このように、２、３の追加ビットのマルティキャスト情報が、スイッチングモジュール内に既に存在しているＶＣ／ＶＰルックアップメモリに追加される。
装置(10)で、マルティキャスティングを管理する他の方法がある。例えば、行先ポートアドレスは、ヘッダーに記憶でき、状況に応じてスイッチングするために各スイッチングモジュールで復号できる。しかし、このスキームは、スイッチの大きさやマルティキャスト数が増加するに従って複雑になる。装置(10)は、必要に応じて、他のどんなマルティキャストスキームでも採用できる程に柔軟なものである。
ここまでは、説明を簡略にするために、２進構成及び２進ルーティングアルゴリズムを用いて、装置(10)の作動及びアーキテクチャについての説明を行ってきた。より多様な大きさのスイッチを収容するため、そして異なる質のサービスを満足させるために、装置(10)を一般的なものにしてもよい。Ｎを装置(10)全体のポートの数とする。Ｍを各スイッチングモジュールのユーザＩ／Ｏポートの数とする。そこで、Ｎ＝ΣＭとなる(Σは、ＳＭの総数について実行)。ＴをスイッチングモジュールのＩＭＡＰポートの数とする。Ｓ個のスイッチングモジュールがあると仮定する。例えば、ＩＭＡＰであるｉは、最小限のホップ対称構成(hop symmetric configuration)のため、ＩＭＡＰポート（ｋＳ≦ｉ≦（ｋ＋１）Ｓ−１に関するＴ×残り（ｉ／ｓ）＋ｋ。但し０≦ｋ≦Ｔ）に接続される。
Ｔが２であれば、相互接続モジュールの構成は２進数であり、ルーティングは、前の項目で説明された２進アルゴリズムに従って行われる。Ｔが３であれば、スイッチングモジュールは３進スキームに従って相互接続され、ルーティングは３進アルゴリズムによって制御される。図１１は、Ｔが３のときに２７のポート付き装置(10)の構成を示している。
一般的なアーキテクチャのパケットのルーティングは、２進ルーティングアルゴリズムのアーキテクチャに類似している。ルーティングの目的で、２進法の代わりにモジュロＴ進法が用いられる。各ポートは、モジュロＴ進法によって番号を付され、到着パケット(arriving packet)は、モジュロＴ行先ポートアドレスを持っている。第１のサイクルでは、スイッチングモジュールは行先ポートの第１のビットをチェックし、その行先ビットと同じラベルを持つＩＭＡＰにスイッチングする。モジュロＴアドレスを持つ分散ルーティングの概念は、上述した２進アルゴリズムの概念と同じである。
装置(10)の性能は、コンピュータシミュレーションにより評価される。装置(10)のスループット、遅延、パケット損失確率等の様々な性能パラメータが、広範なシミュレーションにより得られる。パケットの長さは一定であると仮定する（つまり、各ＡＴＭセルにつき５３バイト）。スイッチの性能を評価するために、様々なトラフィックパターンが用いられる。ランダムトラフィックは、ベルヌーイ法と定義される。ベルヌーイ法では、パケットはランダムに到着し、後続の到着は独立したものである。更に、到着パケットも同様に、全ての出力ポートに行くことになっている。低い割合のデータ及び音声は、ランダムトラフィックとしてシミュレートすることができる。その理由は、これらのパケット間の間隔はかなり大きいので、同じ源から続く到着間の依存度は低いからである。もう１つのトラフィックパターンで興味深いのは、バースティトラフィックである。バースティトラフィックでは、パケットの到着には大きな相互関係がある。従って、パケットのバーストが連続して到着するのがよく見られる。バーストの平均長さは、平均割合及び平均バースト長さを満たす適当なパラメータを持つ幾何学的分布に従って分布される。バーストの到着方法は、マルコフの方法をモデルとし、それに従ってシミュレートされた。装置(10)の性能はまた、異種トラフィックパターンの下でも評価される。異種トラフィックでは、バースティトラフィックとランダムトラフィックとが混合され、異なるサービスを混合したものをシミュレートする。
図１２は、ランダムトラフィックの下、様々なスイッチについて、パケットの平均遅延とスループットとの関係を示す曲線である。１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４のスイッチについての平均遅延は、７０％のスループットまでは、それぞれ約２、３、４及び５である。より高い９０％の負荷でも、任意のサイズのスイッチの平均遅延は１０より小さい。
図１３は、パケット損失確率と与えられた負荷との関係を示す曲線である。装置(10)は、１ポート当たり１０のパケットバッファを持っている（つまり、１ポート当たり１０ＡＴＭセルについて、約５４０バイトのメモリ）。明らかに、より多くのバッファをスイッチで用いることができるが、妥当な時間の枠内でシミュレーション結果を得るために、１０バッファに限定されている。より多くのバッファを用いると、パケット損失確率が減少し、このためシミュレーション時間を著しく増加させる。この図は、スイッチ性能に対する参考点として用いるべきである。パケット損失確率は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４のスイッチについて、増速因子が４のときに得られる。装置(10)が１５５Ｍｂｐｓで作動しているなら、増速因子の４は、確かに、ＣＭＯＳ技術を用いた実用化の範疇にある。図に示すように、１０２４×１０２４のスイッチ構成についてのパケット損失確率は、与えられた負荷が０．６（又は、全容量の６０％のスイッチ利用度）のとき、１０-6より小さい。図１３に示すように、より小さいサイズのスイッチのパケット損失確率は、更に低くなる。バッファの数を増加させることにより、ハードウェアの複雑さに大きな影響を与えることなく、これらのパケット損失確率を更に低下させることができる。現在のＡＴＭスイッチ製品は、所望のセル損失確率を得るために、１ポートにつき、１，０００から１００，０００のセルバッファを持っている。
図１４及び図１５は、様々なサイズ（１６×１６から１０２４×１０２４）のスイッチに関して、バースティトラフィックの下、平均バースト長さがそれぞれ８及び２０のときの、パケット損失確率と与えられた負荷との関係を示している。このトラフィックは、全てのポートが、スイッチを通じてパケットを同時にバーストしているという点で、最悪のトラフィックパターンを示している。全ての高速度ユーザが、同時にファイルの転送をバーストするというシナリオを想像する人もいるであろう。装置(10)は、図に示すごとく、最悪の場合のシナリオでも、妥当な損失で作動する。バースト長さが８の装置(10)の性能は、予想どおり、バースト長さが２０のものよりも優れている。図１４において、コンピュータシミュレーション中に負荷が８０％のとき、１６×１６及び６４×６４のサイズのスイッチのパケットの損失はない。シミュレーション中に、２０００万パケットが生み出された。
バースティトラフィックとランダムトラフィックとの混合トラフィックについて、異なるコンピュータシミュレーションが行われる。シミュレーション結果は、バースティトラフィックの割合が減少するに従い、パケット損失確率が減少することを示している。これらの結果からの観察される重要点は、パケット損失確率は、トラフィックパターンによる影響をあまり受けないということである。このように、装置(10)は、異なるトラフィックパターンの混合の下で、強力な性能を提供する。これは、全ての経路に公平なアクセスを与えるのに非常に重要な性質である。例えば、高度にバースティなトラフィックのユーザは、完全に共用されたメモリスイッチ内にある他のユーザの能力を低下させる可能性がある。これらのスイッチがこのような問題を解決するためには、複雑なバッファ管理機構を必要とする。更に、これらのスイッチは、装置(10)のアーキテクチャにおいて提供されるような増設可能性を提供できない。
２進ルーティングアルゴリズムを用いた対称の設計に構成される装置(10)の実施例を、ここに示す。装置(10)全体は、Ｉ／Ｏパケットブロセッサ(30)、スイッチコントローラ(32)、ルーティングテーブル(34)及びパケットメモリ(36)を具えたスイッチングモジュール及び相互接続モジュールにより構成される。パケットブロセッサ(30)は同期をとって、入力パケットのエラーをチェックして、それらを装置(10)に提示する。ルーティングテーブル(34)は、論理チャネル翻訳を提供し、スイッチング目的でパケットの行先アドレスが復号されるようにしている。パケットメモリ(36)は、コンテンションの際に、パケットを緩衝するために用いられている。スイッチング論理回路は、パケットの復号ヘッダ情報を用いて、それに従ってルーティングを行う。スイッチコントローラ(32)は、スイッチングモジュールに埋め込むか、もしくは独立のモジュールに存在することができ、それは、基本的には、接続要求が到着するときに、呼び出しを設定する。
図１７に示すように、入力パケットは、オーバヘッド及び情報ペイロードとして、チャネル識別及びユニキャスト／マルティキャストルーティングビットを含んでいる。パケットが入力ポートに到着すると、ヘッダ情報（チャネル識別及びユニキャスト／マルティキャストビット）は、ルーティングテーブル内のルーティング情報をチェックされる。次に、図１８に示すように、オーバヘッド情報はパケットに添付される。
このオーバヘッド情報は、スイッチング論理回路によって利用され、パケットをスイッチングモジュールの出力ポートへ送るか、もしくは相互接続モジュールを経由して、パケットを他のスイッチングモジュールに送る。２進ルーティングスキームでは、オーバヘッドは、ホップカウンタ及び、パケットが特定の出力ポート又はＩＭＡＰポートのどちらへ行く予定であるかを示す３つのビットからなる。第１のビット“１”は、パケットの行先が出力ポートであることを示し、“０”は、パケットの行き先がＩＭＡＰポートであることを示している。第２及び第３のビット“０１”は、下側のポート（第１のビットが“１”であれば、下側の出力ポート）を示し、“１０”は、上側のポートを示している。“１１”は、マルティキャストな目的のため、パケットが両方のポートで行く予定であることを示している。この表記法は、２進ルーティングアルゴリズムのために示されているが、この表記法を同様にモジュロＴデザインにも適用することができる。パケットオーバヘッドがルーティングテーブル(34)から得られた後に、パケットは、上述のルーティングアルゴリズムに従ってスイッチングされる。
ここまでは、バランスのとれたトラフィックシナリオのために、対称のスイッチ構成を説明してきた。装置(10)は、相互接続モジュールのプログラマビリティを利用できるように、構成し直すことができる。クライエントーサーバのモデルでは、少数のポートが高い帯幅のＩ／Ｏを必要とし、大いに利用されることができる。この場合、スイッチの構成を、渋滞や遅延を最小限にするようにするようなものにすることができ、それは、ＩＭＡＰをプログラムし直し、他のモジュールの帯幅を減少させて、高い帯幅の接続性を提供することにより可能となる。例えば、重い負荷をかけられたポート１、２及び４を持つ８×８のスイッチ（８入力、８出力）は、図１９に示すように再構成することができる。濃い線は、薄い線が示すよりも、高帯幅の接続部を示している。このように、ポート１、２及び４は、より少ない遅延で、より高いスループットを得ることができる。
相互接続モジュールは、装置(10)のサイズが大きくなるに従って再構成することができるように具体化することができる。この項目では、相互接続モジュールの具体化について説明する。プログラマブルな相互接続モジュールは、単数又は多数のＦＰＧＡ（フィールド プログラマブル ゲート アレー）チップにより構成され、装置(10)のサイズが大きくなるに従って、適当な相互接続パターンにプログラムし直すことができる。図２０に示すように、ＦＰＧＡのＩ／Ｏポートは、所望の接続パターンを設定できるようにプログラムすることができる。例えば、８×８のスイッチの構成は、図２１に示すように、１つのＦＰＧＡ及びモード２の構成を持つ４つのスイッチングモジュールを用いたものにすることができる。例えば、スイッチのサイズが１６×１６に拡大すると、図２２ａに示される４つのスイッチングモジュールに、更に４つの追加用スイッチングモジュールが追加され、従って、ＦＰＧＡは、そのパートをプログラムし直すことにより、所望の接続パターンを提供することができる。図２２ｂを参照のこと。
スイッチは、本来的に、公平なアクセスを入力ポートに提供するものである。特定の入出力接続部に重い負荷がかかり、このことがスイッチにおける渋滞の原因ならば、スイッチは、同じ経路を共有して対になっている他の入出力接続部の性能を低下させる。しかし、他の対の接続部は、この渋滞による影響を受けない。このように、装置(10)は、対の接続部に与える渋滞を隔離し、その他の対の接続部の性能の低下を防ぐ。図２３は、公平なアクセスの一例を示している。入力ポート(1)から出力ポート(2)への接続部に重い負荷がかかり、装置(10)に渋滞を生じると、第１及び第２のスイッチングモジュールを必要とする接続部だけが、その渋滞による影響を受ける。装置(10)の残りの部分は、渋滞から隔離されている。何故なら、全ての対の接続部が、影響を受けたスイッチングモジュールを通るわけではないからである。影響を受けたスイッチングモジュールにおける接続部の性能は、影響を受けたスイッチ要素内で、フェアキュー（fair queue）などのよく知られた公平な緩衝法を任意に採用することにより、必要に応じて向上させることができる。
図２４に示すように、スイッチングシステム(40)のスイッチングモジュール(12)に、任意のスイッチアーキテクチャを用いることができる。ユーザ(42)はいかなるＰＣ、ワークステーション又は会話型テレビ等でもよいが、これらのユーザ(42)は、ＡＴＭ又はパケットを用いて互いに通信する。ユーザ(42)は、各スイッチングモジュール(12)に接続され、次にスイッチングモジュール(12)は、上述したように、ＩＭＡＰ(14)を通じて相互接続されている。特に、従来技術で知られているどんなスイッチング技術でも、スイッチングモジュールとして用いることができる。スイッチングモジュールの例は、図２７及び図２８に示している。スイッチングモジュールは少数のポート（４×４又は８×８）を持つので、図２５に示すように、バスに基づくスイッチをスイッチングモジュールとして用いることができる。図２６に示すように、従来技術で知られている共有メモリアーキテクチャも、同様にスイッチングモジュールとして用いることができる。Ｉ／Ｏ（入出力）ポートは、入力パケットの同期を処理し、これに従って、デジタル情報を伝送媒体へ転送する。パケットメモリ(36)は、スイッチングモジュール(12)内で、パケットバッファとして用いられる。制御論理は、前述のルーティングアルゴリズムに従って、入力パケットを適当な出力ポートへスイッチングする。
ＡＴＭの一般的な説明については、Martin De Prycker,″Asynchronous Transfer Mode Solution for Broadband ISDN″,Second Edition,Ellis Horwood Publisher,New York及びCCITT Recommendation,I Series(B-ISDN),Nov.1990を参照のこと。何れもここに引用することにより、出願と一体となる。
ＡＴＭスイッチングアーキテクチャの説明については、J.J.Degan,G.W.J.Luderer and A.K.Valdya,″Fast Packet Technology for Future Switches″,AT&T Technical Journal,Vol.68,No.2,pp.36-51,March/April 1989;K.A.Lutz,Considerations on ATM Switching Techniques,International Journal of Digital and Analog Cabled Systems 1:237-243,1988;F.Tobagi,″Fast packet architectures for broadband integrated services digital networks″,Proceedings of the IEEE,Vol.78,No.1,pp.133-167,January 1990;J.S.Turner,″Design of a Broadcast Packet Switching Network″,In Proceedings of INFOCOM′86,pages 667-675,IEEE,March,1986を参照のこと。何れもここに引用することにより、出願と一体となる。
上記の実施例において、例示の目的で本発明の詳しい説明を行ってきたが、このような詳細な説明は、全くの例示のためのものであって、当該分野の専門家であれば、以下の請求の範囲に記載する以外の事柄については、本発明の精神の範囲から逸脱することなく、実施例の変形を行うことができることを理解すべきである。
本発明は、パケットを方向づけるためのスイッチ及び方法に関するものである。より具体的には、本発明は、スイッチングモジュール間の接続性をプログラムし直すことができ、分散制御(distributed control)を行い、スイッチングモジュールの最終的な数を予め知らなくても拡大できるスイッチに関するものである。
発明の背景
例えばＷＷＷ（ワールドワイドウェブ）の如く、まもなく行われる応用のお陰で、インターネットのトラフィックが増加し、多様化するにつれて、ＡＴＭスイッチ等のＡＴＭパケットスイッチへの需要の増加が予想される。現在の高性能パケットスイッチの標準型はＡＴＭである。ＡＴＭ市場では、近頃派手な宣伝が繰り広げられている。しかし、この騒ぎが静まれば、顧客は、現在のＡＴＭ製品がいくつかの理由で不適当であることをはっきりと知るであろう。これらの製品は、実用の点でもコストの点でも、真のモジュラリティ(modularity)や増設可能性(scalability)がない。理想的なＡＴＭスイッチでは、顧客は初めに小型のスイッチを買い、必要に応じてサイズを拡大することができる。この際、以前の装置が旧式になったり、後日の拡大を見越して大きな初期投資をする必要はない。本発明は、これらの顧客が今望んでいるもの、つまり、ネットワークの性能や制御の複雑さを低下させることなく、経済的な方法で拡大できるようなスイッチを提供する、新規なパケットスイッチアーキテクチャーである。
高帯域幅の接続部を、ローカルエリアネットワークからより大きなネットワークへ移行すると、ＡＴＭ（非同期転送モード）スイッチのサイズへの要求は増加する。現在市販されているＡＴＭスイッチ製品の増設可能性は限られている。それは、一般的には、共用バッファメモリに必要なアクセスレートが高く、スイッチ要素相互間の相互接続部が複雑なためである。
既存のＡＴＭスイッチアーキテクチャは、複数のポートを時間多重化(time-multiplexed)バスによって相互接続させることにより、スイッチのサイズを大きくするものである。従って、これらのスイッチにおけるポートの数は、中枢バスの帯域幅によって制限されている。更に、スイッチコントローラの速度は、スイッチのサイズが大きくなるに従って早くなる。増設可能性が限られているだけでなく、スイッチをモジュール方式で対応することは、一般的には困難である。例えば、ある顧客が将来１２８ポートのＡＴＭスイッチへ展開する予定であれば、１２８ポート付きスイッチフレーム及び中枢バスを購入する必要があり、必要に応じてＩ／Ｏカードを追加購入する必要がある。従って、顧客に初めにかかるコストは非常に高く、最終スイッチのサイズは、スイッチを展開する初期段階で決まってしまう。既存のＡＴＭスイッチ製品は、現時点の小型スイッチから大型スイッチへ発展するための明確な方針を提供していない。顧客は、初期投資を無駄にするか、又は事前に計画を立て、最初に大きな投資を行わなければならない。それでも、現在のＡＴＭスイッチ製品は、そのスイッチの最大サイズに達した後は、増設可能性を与えない。
ここに提案するスイッチには、いくつかの利点がある。まず第１に、提案のスイッチは、真に増設可能であり、モジュール化できる。顧客は、最低１６ポート付きの安価なスイッチから始めて、既に投資した部分に大きな修正を加えることなく、最大２０４８ポート付きのスイッチにまで拡大することができる。より大きいスイッチに拡大するためのコストは直線比例的で、スイッチは最初に投資の大部分を行う必要はない。スイッチアーキテクチャは、多重スイッチングモジュールにより構成され、これらのモジュールは、単純で低コストの空間・時間多重化(space and time- multiplexed)バックプレーンにより相互に接続される。スイッチの主なコストは、スイッチングモジュールにかかり、低コストのバックプレーンは、スイッチのサイズが大きくなるに従って、自動的に再構成される。スイッチのサイズは、最終サイズについて予め知らなくても追加のスイッチングモジュールを既存のモジュールに単に附加することにより、拡大することができる。スイッチングモジュールは、次に、低コストのプログラマブルなバックボーンであるＩＭ（相互接続モジュール）を介して、互いに接続される。低コストのＩＭは、能動成分を含まず、受動成分により構成される。ＩＭは、所望のスイッチサイズのために低コストで取り換えられたり、大きめのＩＭが初めにインストールされておれば、追加のスイッチングモジュールにプログラムし直すことができる。このように、最終のサイズをどうすべきかを初めに決定せずに、スイッチのサイズを拡大することができる。
本発明のスイッチのもう１つの主な利点は、効率よく異種トラフィックを処理する強力な作業性及び能力である。スイッチに用いられる待ち行列の規律は、部分共用バッファリング(partially shared buffering)である。スイッチは、メモリ空間全体のサブセットを共用し、同時に、異種トラフィックシナリオにおける全てのユーザに公平なアクセスを保証する。既存の共用メモリスイッチは、メモリを食う(hogging)問題があるため、重い負荷(load)のトラフィックを持つユーザを優遇し、軽い負荷のトラフィックにはサービスの質を低下させることが判明している。従って、既存の共用メモリスイッチでは、交通渋滞及び不公平なアクセスを避けるために、複雑な制御構造を必要とする。本発明のスイッチのもう１つの重要な利点は、その分散制御にある。スイッチは分散制御を行い、スイッチのサイズが大きくなっても制御の複雑さは増加しない。既存のスイッチでは、集中制御器が、入力ポートから出力ポートにパケットをスイッチする。更に、より多くのポートを設けるためには、プロセッサ及びメモリの速度が一層早くなければならない。本発明のスイッチアーキテクチャでは、各スイッチングモジュールは、いかに多くのスイッチングモジュールが存在していても、他のスイッチングモジュールの状態とは独立に作動する。各スイッチングモジュールは、入力パケットを、その目的地アドレスを用いて処理する。従って、スイッチングモジュールは、それ自身の一定数の入力ポートからのパケットに対処するだけでよい。各スイッチングモジュールにおける制御プロセッサ及びメモリの速度は、スイッチのサイズが大きくなっても増加しない。分散制御は、プロセッサ及びメモリの速度が制限されているため、どんな増設可能アーキテクチャにとっても大きな利点となる。更に、低速の部品で製られる分散制御スイッチを実行するためのコストは、高速の部品で製られる集中制御のコストよりもずっと低い。
ここに提案するスイッチアーキテクチャは、多重スイッチングモジュールからなり、それらは、単純で低コストの空間・時間多重化バックプレーンによって相互に接続されている。スイッチの主なコストは、スイッチングモジュールによって占められる。低コストのバックプレーンは、スイッチのサイズが大きくなるに従って、自動的に再構成される。各スイッチングモジュールは内部バッファを含み、それは、他のスイッチングモジュール間で共用される。このスイッチアーキテクチャは、空間及び時分割多重化(division multiplexing)の組合せを通じて、異なるスイッチングモジュール間に接続可能性を付与する。これらのスイッチングモジュールを通じて、セルをインテリジェントルーティングすると、ランダムトラフィックの下、より高価な出力待ち行列スイッチに匹敵する高いスループットが得られ、作業の遅延を減らすことができる。満杯(bursty)であって、しかも一定でないトラフィックの下では、スイッチは自動的に再構成し、複雑なバッファ制御機構を用いずに、既存のスイッチアーキテクチャに内在する作業能率の低下を、バッファを管理することによって、避ける。更に、マルティキャスト(multicast)なトラフィックが容易に達成され、ルーティングが効率的に行われ、スイッチを最大限に利用することができる。
本発明のスイッチアーキテクチャを考察するもう１つの方法は、時分割スイッチングと空間分割スイッチングとを共に用いて、増設可能性を提供することである。スイッチングモジュールは、多重中枢バスを通じて構成され、様々に相互接続されて、所望の性能を得る。スイッチングモジュールを対称に相互接続することによって、ホップの遅延をできるだけ減らすことが出来、平衡したトラフィックを得るようにしてもよい。これが、後述するモジュロＴデザインである。しかし、これらのスイッチングモジュールを、異なるトラフィック条件を利用できるような構成にしてもよい。顧客−サーバ間のトラフィックシナリオでは、酷使されたスイッチングモジュール間で、より多くの帯幅を割り当てることができる。従って、構成は結果的に非対称になる。中枢の相互接続はプログラマブルなので、スイッチは、同じハードウェア要素を用いながら、異なるトラフィックパターンに適合して、必要な作業を行うことができる。
発明の要旨
スイッチング装置が開示されている。スイッチング装置は、パケットをスイッチングするＬ個のスイッチングモジュールからなり、ここでＬ≧２の整数である。ある実施例では、Ｌ個のスイッチングモジュールが、それぞれ他のどのスイッチングモジュールとも独立にパケットをスイッチングするので、Ｌ個のスイッチングモジュールに亘ってパケットのスイッチングが分散する。
この装置はまた、Ｌ個のスイッチングモジュールのそれぞれに接続された相互接続モジュールからなる。相互接続モジュールは、Ｌ個のスイッチングモジュールの間に接続性を与える。ある実施例では、相互接続モジュールは、Ｌ個のスイッチングモジュールの間に空間・時間多重化接続性を与える。もう１つの実施例では、相互接続モジュールは、スイッチングモジュールの最終的な数について予め知らなくても、拡大できる。更にもう１つの実施例では、Ｌ個のスイッチングモジュール間の接続性について、相互接続モジュールをプログラムし直すことが可能である。
本発明は、スイッチング装置を作成する方法に関するものである。その方法は、第１及び少なくとも第２のスイッチングモジュールを相互接続モジュールに接続させる過程からなる。次に、相互接続モジュールをプログラムして、第１及び第２のスイッチングモジュール間に相互接続モジュールへの所望の接続性を生み出す過程がある。次に、相互接続モジュール及び第１及び第２のスイッチングモジュールを通じてパケットを転送させる過程がある。次に、少なくとも１つの追加スイッチングモジュールを相互接続モジュールに接続させる過程がある。次に、相互接続モジュールをプログラムし直して、第１、第２及び第３のスイッチングモジュールの間に相互接続モジュールへの所望の接続性を発生させる過程がある。
本発明は、パケットを導く方法に関するものである。
【図面の簡単な説明】
添付の図面には、本発明の望ましい実施例及び本発明を実施するための望ましい方法が説明されている。
図１は、従来のバスに基づくアーキテクチャの概略図である。
図２は、本発明のアーキテクチャの概略図である。
図３は、スイッチングモジュールの概略図である。
図４は、スイッチングモジュール内通信の概略図である。
図５は、スイッチングモジュール間通信の概略図である。
図６は、２進相互接続の構成(scheme)を示す概略図である。
図７は、２進ルーティングの一例を示す概略図である。
図８は、パケットオーバーヘッドフォーマットの概略図である。
図９は、マルティキャスト仮想回線の準備段階の概略図である。
図１０は、マルティキャストルーティングの一例を示す概略図である。
図１１は、Ｔ＝３の時の、２７×２７のスイッチの構成を示す概略図である。
図１２は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、一定のトラフィックで、１ポート当たり１０バッファを用いた時の、遅延とスループットとの関係を示す性能グラフである。
図１３は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、一定のトラフィックで、１ポート当たり１０バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１４は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、満杯状態のトラフィック（バーストの長さ＝８）で、２００バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１５は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４について、満杯状態のトラフィック（バーストの長さ＝２０）で、２００バッファを用いた時の、セル損失確率と加えられた負荷との関係を示す性能グラフである。
図１６は、スイッチ全体の概略図である。
図１７は、パケットフォーマットの概略図である。
図１８は、パケットフォーマットとスイッチオーバーヘッドの概略図である。
図１９は、構成し直された適応可能なスイッチを示す概略図である。
図２０は、ＦＰＧＡの構成を示す概略図である。
図２１は、８×８のスイッチをプログラマブルなＩＭを用いて実施した概略図である。
図２２ａ及び図２２ｂは、プログラマブルな相互接続モジュールを用いて、８×８スイッチを１６×１６スイッチへスケーリングした概略図である。
図２３は、公平なアクセスの一例を示す概略図である。
図２４は、全体的なスイッチングシステムの概略図である。
図２５は、バスを基本とするスイッチアーキテクチャに基づくスイッチングモジュールの概略図である。
図２６は、共有メモリスイッチアーキテクチャに基づくスイッチングモジュールの概略図である。
好適な実施例の説明
図面を参照すると、同様の符号は、いくつかの図面に亘って類似又は同一の部分を示している。図２を特に参照すると、スイッチング装置(10)が示されている。このスイッチング装置(10)は、パケットをスイッチングするＬ個のスイッチングモジュール(12)からなる。ここで、Ｌ≧２の整数である。ある実施例では、Ｌ個のスイッチングモジュール(12)は、それぞれ他の全てのスイッチングモジュールと独立にパケットをスイッチングするので、Ｌ個のスイッチングモジュール(12)に亘ってパケットのスイッチングが分散している。即ち、各スイッチングモジュールは、他のどのスイッチングモジュールの動作とも独立に、それが受け取ったパケットについて作動する。
装置(10)はまた、Ｌ個のスイッチングモジュール(12)のそれぞれに接続される相互接続モジュール(14)からなる。相互接続モジュール(14)は、Ｌ個のスイッチングモジュール(12)の間に接続性を与える。１つの実施例において、相互接続モジュール(14)は、Ｌ個のスイッチングモジュール(12)の間に空間・時間多重化接続性を与える。もう１つの実施例では、相互接続モジュール(14)は、スイッチングモジュール(12)の最終的な数について予め知ることなしに拡大可能である。更にもう１つの実施例では、相互接続モジュール(14)は、Ｌ個のスイッチングモジュールの間の接続性をプログラムし直すことができる。
相互接続モジュール(14)は、増設可能であることが望ましい。各スイッチングモジュール(12)は、ユーザと接続するためのｍ個のＩ／Ｏポート(15)（ｍ≧２の整数、各Ｉ／Ｏポート(15)の速度は一定）及び相互接続モジュール(14)と接続するためのＴ個の相互接続モジュールアクセスポート(16)（Ｔ≧２の整数）を有していることが望ましい。
図４を参照すると、各スイッチングモジュール(12)はまた、バッファメモリを有していることが望ましい。バッファメモリは、入力バッファ(18)メモリ及び出力バッファ(20)メモリにより構成されることが望ましく、それらはＩ／Ｏポート(15)及び相互接続モジュールアクセスポート(16)に接続する相互接続モジュールアクセスポートバッファメモリ(22)に接続されている。相互接続モジュールアクセスポート(16)は、一定の速度Ｓで作動するのが望ましく、ここでＳ≧各Ｉ／Ｏポート(15)の速度である。各スイッチングモジュール(12)は、フェアキュー(fair queue)を含んでいることが望ましい。
相互接続モジュール(14)は、パケットを所望のＩ／Ｏポート(15)に最大ｌｏｇTＮ回のホップで到達させることが望ましい。相互接続モジュールアクセスポート(16)の数は、パケットがスイッチングモジュール(12)及び相互接続モジュール(14)により所望の行先へルーティングされる方法に対応していることが望ましい。スイッチングモジュール(12)及び相互接続モジュール(14)は、モジュロＴで作動することが望ましい。各スイッチングモジュール(12)及び相互接続モジュール(14)は、パケットをマルティキャストできるのが望ましい。
図１６に示すように、装置(10)は、同期をとって入力パケットのエラーをチェックするＩ／Ｏパケットプロセッサ(30)を含んでいるのが望ましい。Ｉ／Ｏパケットプロセッサ(30)は、各スイッチングモジュール(12)に接続されている。装置(10)はまた、パケットが所望の行先に到達できるように、少なくとも１つのスイッチングモジュール(12)内に接続性を設定するようなスイッチコントローラ(32)を含んでいることが望ましい。
各スイッチングモジュール(12)は、該スイッチングモジュール(12)において接続性が適正に設定されるように、パケットの行先アドレスが復号されるような論理チャネル翻訳を行うルーティングテーブル(34)を有していることが望ましい。更に、各スイッチングモジュール(12)は、パケットをバッファリングするためのパケットメモリ(36)を有していることが望ましい。
本発明は、スイッチング装置(10)を作成する方法に関するものである。その方法は、第１及び少なくとも第２のスイッチングモジュール(12)を相互接続モジュール(14)に接続させる過程からなる。次に、相互接続モジュール(14)をプログラムして、第１及び第２のスイッチングモジュール(12)間に相互接続モジュールへの所望の接続性を発生させる過程がある。次に、相互接続モジュール(14)及び第１・第２のスイッチングモジュール(12)を通じて、パケットを転送させる過程がある。次に、少なくとも１つの追加スイッチングモジュール(12)を相互接続モジュール(14)に接続させる過程がある。次に、相互接続モジュール(14)をプログラムし直して、第１、第２及び第３のスイッチングモジュール(12)の間に相互接続モジュール(14)への所望の接続性を生み出す過程がある。
図７，図９及び図１０を例示の目的で参照すると、本発明は、パケットを導く方法に関するものである。その方法は、行先アドレスとカウンタビットを有するパケットを第１のスイッチングモジュール(12)に加える過程からなる。次に、パケットの行先アドレスが、第１のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスのｉ番目のビットを読み取る過程がある。ｉ番目のビットはカウンタビットに対応し、ここでＩ≧１の整数である。次に、ｉ番目のビットの値に対応するスイッチングモジュール(12)のポートからパケットを送り出す過程がある。次に、相互接続モジュール(14)を通じて、パケットを第２のスイッチングモジュール(12)に転送する過程がある。次に、カウンタビットを１つ増分させる過程がある。次に、行先アドレスを見つかるまで探索する過程がある。
本発明は、パケットを導く方法に関するものである。その方法は、アドレスビット、カウンタビット及び決定コードにより定義される複数の行先アドレスを持つパケットを、第１のスイッチングモジュール(12)に入力する過程からなる。次に、パケットの行先アドレスの何れかが第１のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスのｉ番目のビットを読み取る過程がある。ｉ番目のビットはカウンタビットに対応し、ここでＩ≧１の整数である。次に、セルの決定コードを行先アドレスビットのｉ番目のビットに対応するように設定する過程がある。次に、決定コードに対応するスイッチングモジュール(12)の各ポートからパケットを送り出す過程がある。次に、相互接続モジュール(14)を通じて、パケットを第２のスイッチングモジュール(12)に転送する過程がある。次に、カウンタビットを１つ増分させる過程がある。次に、パケットの行先アドレスの何れかが第２のスイッチングモジュール(12)に存在するかどうかをチェックする過程がある。次に、カウンタビットを読み取る過程がある。次に、行先アドレスビットのｉ番目＋１のビットを読み取る過程がある。次に、セルの決定コードを行先アドレスビットのｉ番目＋１のビットに対応するように設定する過程がある。次に、行先アドレスを見つかるまで探索する過程がある。
本発明の実施に関して、ＡＴＭを必要とする従来のバスに基づくスイッチアーキテクチャは、図１に示すように、時間多重化中枢バスを通じてスイッチ要素を相互接続する。セルの読み取り又はセルへの書き込みを行うためにポートがバスにアクセスしている際は、バス全体がその特定ポートの専用になり、その他のポートは順番を待つ。このように、各ポートは周期的にバスにアクセスし、セルをスイッチングして、それぞれの適切な行先ポートへ向ける。バスの帯幅は、各入力ポートの速度のＮ倍でなければならない。装置(10)は、バスに基づくアーキテクチャとは異なり、空間・時間多重化スキームに基づくインテリジェント相互接続モジュール(14)を用いる。装置(10)の主な要素は、インテリジェント相互接続モジュール(14)及び分散制御アルゴリズムである。更に、相互接続モジュール(14)は、ポート(16)の数及び所望の性能に従って、自動的に再構成する。
図２は、装置(10)の全体的なアーキテクチャを示している。任意の大きさのスイッチングモジュール(12)は、再構成可能な相互接続モジュールによって相互接続されている。同じスイッチングモジュール内のポート間での接続を望む場合、入力パケットは、スイッチングモジュール内で局所的にスイッチングされる。入力パケットの行先が他のスイッチングモジュール内のポートならば、入力パケットは、ルーティングアルゴリズムによる相互接続モジュールを通じて、適当なスイッチングモジュールにスイッチングされる。セルがその行先に到達するためには、１又は多数のホップが必要となるかもしれない。装置(10)は、行先に到達するのに必要なホッブの数を減らすことができる分散ルーティングアルゴリズムにより制御される。ホップの最大数は、装置(10)の大きさ及び構成によって決まる。ルーティングアルゴリズムの詳しい説明を以下に行う。
スイッチングモジュール（ＳＭ）(12)は、入出力ポートを具えた任意のスイッチアーキテクチャのものでもよい。スイッチングモジュールは、図３に示すように、ユーザと接続するためのＩ／Ｏポート及び相互接続モジュールアクセスポート（ＩＭＡＰ）を有している。スイッチングモジュール内には３つの仮想バッファメモリ、即ち、入力バッファ(18)、出力バッファ(20)及びＩＭＡＰバッファ(22)がある。
局所通信（即ちスイッチングモジュール(12)内の接続部）のため、入力セルは、入出力バッファ(20)を通じてＩ／ＯポートからＩ／Ｏポートへスイッチングされる。十分な数の利用可能な出力ポートがあれば、パケットはバッファをバイパスし、瞬時にスイッチアウト(switch out)される。しかし、同じＩ／Ｏポートを行先とする多数のパケットがあれば、余分なパケットは出力バッファ(20)に保存され、後の周期でスイッチングされる。
ＳＭ(12)間の通信のために、入力セルはＩ／ＯポートからＩＭＡＰにスイッチングされ、相互接続モジュールを通じて他のスイッチングモジュールに到達する。ＳＭ(12)間ルーティングのためのアルゴリズムを以下に説明する。図４及び図５は、それぞれＳＭ(12)内通信及びＳＭ(12)間通信のオペレーションを示している。ｍは、ＩＭＡＰの数又は各リンクが入力ポートとして同じ帯幅を持つと仮定したときの、ＩＭＡＰの集合体帯幅とする。ｍは、ＩＭＡＰのスループット及びスイッチ全体の性能を決定する。ＩＭＡＰの帯幅は、様々な要領で実行できる。入力ポートとして、正確にｍ個のリンクを同じ速度で実行してもよく、或いはｋ個のリンクを入力ポートの速度のｍ／ｋ倍で実行させてもよい。このように、相互接続モジュールは、スイッチングモジュールのための混成(hybrid)空間・時間多重化相互接続モジュールを提供することができる。
相互接続モジュールは、スイッチングモジュールのための受動バックプレーンを提供する。これは、Ｉ／Ｏ集中ＦＰＧＡにより容易に実行できる。相互接続モジュールに必要なロジック又は遅延の条件はなく、ピンの接続性だけが必要とされる。このように、相互接続モジュールは、単に、スイッチの大きさが変わると再構成するプログラマブルな１個のチップを用いることで実行できる。再構成アルゴリズムは、以下に述べるルーティングアルゴリズムに従って実行される。
ルーティングアルゴリズムは、スイッチングモジュール間で分散される。アルゴリズムの複雑さは、スイッチの大きさに拘わらず一定であり、増設可能なスイッチアーキテクチャが可能になる。ルーティングアルゴリズムは、ホップの数を最小限にし、ネットワーク内の渋滞が避けられる。まず、２進ルーティングアルゴリズムについての考察を行い、それは更に一般化できる。各スイッチングモジュールは、２つの入力ポート、２つの出力ポート及び２つのＩＭＡＰポートを有すると仮定する。スイッチングモジュールは、図２に示すパターンで相互接続される。その特定のパターンは、入力セルが最大ｌｏｇ2Ｎ回のホップで行先ポートへ導かれるようにしている。ここでＮは、Ｉ／Ｏポートの総数である。
装置(10)のユニキャストなルーティングオペレーションは、以下の通りである。各入力パケットは、ｌｏｇ2Ｎビットである行先ポートアドレスを持つ（即ち、Ｎ＝８のときのｄ１、ｄ２、ｄ３）。パケットはまた、１に初期化されるホップカウンタｉhをもつ。各スイッチングモジュールは、パケットの行先アドレスがそのＩ／Ｏポートのどちらかと整合するかどうかを、まずチェックする。行先アドレスがＩ／Ｏポートと整合すれば、スイッチングモジュールは、パケットを適当なＩ／Ｏポートへ送り出すか、又は、そのＩ／Ｏポートが使用中であれば、パケットを出力バッファ(20)に保存する。行先アドレスがそのＩ／Ｏポートのどちらとも整合しなければ、それは行先アドレスのｉh番目のビットをチェックし、ｉh番目のビットがそれぞれ“０”又は“１”であれば、パケットをＩＭＡＰポートの“０”又はＩＭＡＰポートの“１”にスイッチングする。図７は、２進ルーティングアルゴリズムを示している。入力ポート“０”(000)にある出力ポート“５”(101)を行先とするパケット及び入力ポート“７”(111)にある出力ポート“６”を行先とするパケットがあると仮定する。第１のサイクルでは、パケットの行先アドレスは出力ポート“６”と整合するので、入力ポート“７”は、パケット(110)を出力ポート“６”(110)にスイッチングする。このように、パケット(110)は、ＩＭＡＰポートを通らずに、第１のサイクルでスイッチングされる。第１のビットは“１”（ｉh＝１）なので、入力ポート“０”は、パケット(101)をＩＭＡＰポートの“１”に送る。スイッチングモジュールはまた、ホップカウンタを１つ増分させる（ｉh＝２）。第２のサイクルでは、行先アドレスのｉh番目のビット（ｉh＝２）は“０”なので、第２のスイッチングモジュールはＩＭＡＰの“０”にスイッチングし、パケットは第３のスイッチングモジュールに達する。第３のサイクルでは、パケットの行先アドレスは出力ポート“５”と整合するので、パケットは最終的に出力ポート“５”にスイッチングされる。
各パケットが行先ポートに到達するのに要するホップの最大数がｌｏｇ2Ｎ（例ではｌｏｇ2８＝３）であることは、容易に証明される。しかし、パケットがその行先ポートへ到達するのに要するホップ数は、ホップの最大数よりも通常はずっと少ない。多数のパケットが、同じ出力ポート又は同じＩＭＡＰポートに同時にアクセスしようとする可能性がある。ポートのコンテンションによる性能の低下を避けるには、より高いクロック速度又はより広いデータ経路を用いることにより、ＩＭＡＰポートの速度を僅かに早める必要がある。後述するように、増速因子Ｎを要する出力待ち配列スイッチの性能に到達するのに必要なのは、速度を小さな定数ずつ増速させることだけである。このように、スイッチの速度はＮと共に増えないので、所望の性能を提供することができる。同じパケットの流れに属するセルは、スイッチの初めから終わりまで同じ経路を通るので、パケットの順番は、スイッチ内で維持される。
スイッチ内のセルのマルティキャストルーティングは、ユニキャストルーティングアルゴリズムを単純に延長したものである。ヘッダーのルーティング情報は、パケットがマルティキャストパケットかユニキャストパケットのどちらであるかを示しているビットを必要とする。マルティキャストビットが設定されると、図８に示すように、以下のフィールドがマルティキャスト識別子として用いられる。マルティキャストビットが“０”であれば、上記のユニキャストルーティングスキームに従って、ユニキャストアドレスビットが用いられる。マルティキャストビットが“１”であれば、テーブルルックアップメモリから得られる制御情報によって、スイッチングモジュールは、マルティキャストルーティングアルゴリズムに従う。仮想回線が設定されている時、各スイッチングモジュールのメモリへの入口は、適正な出力ポートを示すように作られている。例えば、メモリ内の入口は、ある特定の仮想回線への入力パケットが、出力ポート及びある特定のＩＭＡＰポートに同時にスイッチングされなければならないことを示すことができる。２進ルーティングアルゴリズムの場合には、バイナリスパニングツリー(binary spanning tree)を設定することにより、どんなマルティキャストルーティングでも実行できる。各スイッチングモジュールは、マルティキャスト識別子を２ビットの決定コードに写像することができる。決定コード“０１”は、パケットがＩＭＡＰポートの“１”にスイッチングされるべきであることを示している。“１０”は、パケットがＩＭＡＰポート“０”にスイッチングされるべきであることを示している。“１１”は、パケットが両ＩＭＡＰポートにスイッチングされるべきことを示している。
図９は、ルックアップテーブルにおける入口の設定を示している。ポート“０１０”、“０１１”及び“１０１”を行先とするパケットがあると仮定する。第１のサイクルでは、スイッチングモジュールは、行先アドレスの第１のビットをチェックする。第１のビットが全て“１”又は全て“０”であれば、決定コードはそれぞれ“０１”又は“１０”に設定される。第１のビットが“１”及び“０”の両方を含んでいるなら、決定コードは“１１”に設定される。この例では、第１のサイクルで、第１のモジュールは決定コードを“１１”に設定し、“０１０，０１１”がＩＭＡＰ“０”に送られ、“１０１”がＩＭＡＰ“１”に送られる。第２のサイクルでは、第１のモジュールは行先アドレス“０１０，０１１”の第２のビットをチェックする。どちらのビットも“１”であるため、決定コードは“０１”に設定され、両パケットアドレスは、ＩＭＡＰ(1)に送られる。第２のスイッチングモジュールは、行先アドレス“１０１”の第２のビットをチェックする。決定コードは、“１０”に設定され、スイッチングモジュールは、第２のビットが“０”であるため、“１０１”をＩＭＡＰ“０”に送る。第３のサイクルでは、パケットアドレス“０１０，０１１”は、スイッチングモジュールの出力ポートアドレスと整合し、決定コードは“００”に設定され、パケットが出力ポートに送られることを示す。パケットアドレス“１０１”もまた、出力ポートアドレスと整合し、決定コードは“００”に設定され、パケットが出力ポートへ送られることを示す。マルティキャストルーティングパターンは、既に説明した単純な分散制御アルゴリズムを用いて設定される。しかし、同じ経路を共有できるなら、多数サイクルを単一のサイクルに結合することにより、より効率よくマルティキャスティングできる方法がある。例えば、パケット“０１０，０１１”はまた、ＩＭＡＰ“１”を経由して、１つ後のサイクルでのみ、パケット“１０１”として、第２のスイッチングモジュールに導かれる。“０１０，０１１”パケットを遅延させる必要はなく、より効率よくマルティキャスティングするために、このオペレーションを第１のサイクルで結合することができる。この効率的なマルティキャスティングは、次の例で説明される。
異なる決定コードは、仮想回線設定段階で発見され、マルティキャスト接続パターンに従って、スイッチングモジュールに記憶される。図１０は、装置(10)におけるマルティキャストルーティングの一例を示している。入力ポート“０”が、行先アドレス“０１０”、“０１１”及び“１０１”を持つマルティキャストパケットを有すると仮定する。第１のスイッチングモジュールにおける決定コードは、仮想回線設定段階で“０１”と設定され、パケットをＩＭＡＰポート(1)にスイッチングする。第２のサイクルでは、第２のスイッチングモジュールにおける決定コードは“１０”であり、パケットはＩＭＡＰポート(0)及び両出力ポート“０１０”“０１１”にスイッチングされる。第３のサイクルでは、パケットは出力ポート“１０１”にスイッチングされ、パケットのマルティキャスティングは終了する。決定コードをマルティキャスティングに用いることの利点は、トラフィックを容易に且つ柔軟に管理できることである。追加のルックアップテーブルメモリにコストがかかる。しかし、マルティキャストルーティングのための追加メモリは、既存のＡＴＭスイッチ製品でも同様に必要なものであった。装置(10)では、追加メモリはハードウェアのコストを僅かに増加させるに過ぎない。何故なら、マルティキャスト決定ルーティングは、ＶＣ／ＶＰテーブルルックアッブメモリに組み込まれているからである。このように、２、３の追加ビットのマルティキャスト情報が、スイッチングモジュール内に既に存在しているＶＣ／ＶＰルックアップメモリに追加される。
装置(10)で、マルティキャスティングを管理する他の方法がある。例えば、行先ポートアドレスは、ヘッダーに記憶でき、状況に応じてスイッチングするために各スイッチングモジュールで復号できる。しかし、このスキームは、スイッチの大きさやマルティキャスト数が増加するに従って複雑になる。装置(10)は、必要に応じて、他のどんなマルティキャストスキームでも採用できる程に柔軟なものである。
ここまでは、説明を簡略にするために、２進構成及び２進ルーティングアルゴリズムを用いて、装置(10)の作動及びアーキテクチャについての説明を行ってきた。より多様な大きさのスイッチを収容するため、そして異なる質のサービスを満足させるために、装置(10)を一般的なものにしてもよい。Ｎを装置(10)全体のポートの数とする。Ｍを各スイッチングモジュールのユーザＩ／Ｏポートの数とする。そこで、Ｎ＝ΣＭとなる(Σは、ＳＭの総数について実行)。ＴをスイッチングモジュールのＩＭＡＰポートの数とする。Ｓ個のスイッチングモジュールがあると仮定する。例えば、ＩＭＡＰであるｉは、最小限のホップ対称構成(hop symmetric configuration)のため、ＩＭＡＰポート（ｋＳ≦ｉ≦（ｋ＋１）Ｓ−１に関するＴ×残り（ｉ／ｓ）＋ｋ。但し０≦ｋ≦Ｔ）に接続される。
Ｔが２であれば、相互接続モジュールの構成は２進数であり、ルーティングは、前の項目で説明された２進アルゴリズムに従って行われる。Ｔが３であれば、スイッチングモジュールは３進スキームに従って相互接続され、ルーティングは３進アルゴリズムによって制御される。図１１は、Ｔが３のときに２７のポート付き装置(10)の構成を示している。
一般的なアーキテクチャのパケットのルーティングは、２進ルーティングアルゴリズムのアーキテクチャに類似している。ルーティングの目的で、２進法の代わりにモジュロＴ進法が用いられる。各ポートは、モジュロＴ進法によって番号を付され、到着パケット(arriving packet)は、モジュロＴ行先ポートアドレスを持っている。第１のサイクルでは、スイッチングモジュールは行先ポートの第１のビットをチェックし、その行先ビットと同じラベルを持つＩＭＡＰにスイッチングする。モジュロＴアドレスを持つ分散ルーティングの概念は、上述した２進アルゴリズムの概念と同じである。
装置(10)の性能は、コンピュータシミュレーションにより評価される。装置(10)のスループット、遅延、パケット損失確率等の様々な性能パラメータが、広範なシミュレーションにより得られる。パケットの長さは一定であると仮定する（つまり、各ＡＴＭセルにつき５３バイト）。スイッチの性能を評価するために、様々なトラフィックパターンが用いられる。ランダムトラフィックは、ベルヌーイ法と定義される。ベルヌーイ法では、パケットはランダムに到着し、後続の到着は独立したものである。更に、到着パケットも同様に、全ての出力ポートに行くことになっている。低い割合のデータ及び音声は、ランダムトラフィックとしてシミュレートすることができる。その理由は、これらのパケット間の間隔はかなり大きいので、同じ源から続く到着間の依存度は低いからである。もう１つのトラフィックパターンで興味深いのは、バースティトラフィックである。バースティトラフィックでは、パケットの到着には大きな相互関係がある。従って、パケットのバーストが連続して到着するのがよく見られる。バーストの平均長さは、平均割合及び平均バースト長さを満たす適当なパラメータを持つ幾何学的分布に従って分布される。バーストの到着方法は、マルコフの方法をモデルとし、それに従ってシミュレートされた。装置(10)の性能はまた、異種トラフィックパターンの下でも評価される。異種トラフィックでは、バースティトラフィックとランダムトラフィックとが混合され、異なるサービスを混合したものをシミュレートする。
図１２は、ランダムトラフィックの下、様々なスイッチについて、パケットの平均遅延とスループットとの関係を示す曲線である。１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４のスイッチについての平均遅延は、７０％のスループットまでは、それぞれ約２、３、４及び５である。より高い９０％の負荷でも、任意のサイズのスイッチの平均遅延は１０より小さい。
図１３は、パケット損失確率と与えられた負荷との関係を示す曲線である。装置(10)は、１ポート当たり１０のパケットバッファを持っている（つまり、１ポート当たり１０ＡＴＭセルについて、約５４０バイトのメモリ）。明らかに、より多くのバッファをスイッチで用いることができるが、妥当な時間の枠内でシミュレーション結果を得るために、１０バッファに限定されている。より多くのバッファを用いると、パケット損失確率が減少し、このためシミュレーション時間を著しく増加させる。この図は、スイッチ性能に対する参考点として用いるべきである。パケット損失確率は、１６×１６、６４×６４、２５６×２５６及び１０２４×１０２４のスイッチについて、増速因子が４のときに得られる。装置(10)が１５５Ｍｂｐｓで作動しているなら、増速因子の４は、確かに、ＣＭＯＳ技術を用いた実用化の範疇にある。図に示すように、１０２４×１０２４のスイッチ構成についてのパケット損失確率は、与えられた負荷が０．６（又は、全容量の６０％のスイッチ利用度）のとき、１０-6より小さい。図１３に示すように、より小さいサイズのスイッチのパケット損失確率は、更に低くなる。バッファの数を増加させることにより、ハードウェアの複雑さに大きな影響を与えることなく、これらのパケット損失確率を更に低下させることができる。現在のＡＴＭスイッチ製品は、所望のセル損失確率を得るために、１ポートにつき、１，０００から１００，０００のセルバッファを持っている。
図１４及び図１５は、様々なサイズ（１６×１６から１０２４×１０２４）のスイッチに関して、バースティトラフィックの下、平均バースト長さがそれぞれ８及び２０のときの、パケット損失確率と与えられた負荷との関係を示している。このトラフィックは、全てのポートが、スイッチを通じてパケットを同時にバーストしているという点で、最悪のトラフィックパターンを示している。全ての高速度ユーザが、同時にファイルの転送をバーストするというシナリオを想像する人もいるであろう。装置(10)は、図に示すごとく、最悪の場合のシナリオでも、妥当な損失で作動する。バースト長さが８の装置(10)の性能は、予想どおり、バースト長さが２０のものよりも優れている。図１４において、コンピュータシミュレーション中に負荷が８０％のとき、１６×１６及び６４×６４のサイズのスイッチのパケットの損失はない。シミュレーション中に、２０００万パケットが生み出された。
バースティトラフィックとランダムトラフィックとの混合トラフィックについて、異なるコンピュータシミュレーションが行われる。シミュレーション結果は、バースティトラフィックの割合が減少するに従い、パケット損失確率が減少することを示している。これらの結果からの観察される重要点は、パケット損失確率は、トラフィックパターンによる影響をあまり受けないということである。このように、装置(10)は、異なるトラフィックパターンの混合の下で、強力な性能を提供する。これは、全ての経路に公平なアクセスを与えるのに非常に重要な性質である。例えば、高度にバースティなトラフィックのユーザは、完全に共用されたメモリスイッチ内にある他のユーザの能力を低下させる可能性がある。これらのスイッチがこのような問題を解決するためには、複雑なバッファ管理機構を必要とする。更に、これらのスイッチは、装置(10)のアーキテクチャにおいて提供されるような増設可能性を提供できない。
２進ルーティングアルゴリズムを用いた対称の設計に構成される装置(10)の実施例を、ここに示す。装置(10)全体は、Ｉ／Ｏパケットブロセッサ(30)、スイッチコントローラ(32)、ルーティングテーブル(34)及びパケットメモリ(36)を具えたスイッチングモジュール及び相互接続モジュールにより構成される。パケットブロセッサ(30)は同期をとって、入力パケットのエラーをチェックして、それらを装置(10)に提示する。ルーティングテーブル(34)は、論理チャネル翻訳を提供し、スイッチング目的でパケットの行先アドレスが復号されるようにしている。パケットメモリ(36)は、コンテンションの際に、パケットを緩衝するために用いられている。スイッチング論理回路は、パケットの復号ヘッダ情報を用いて、それに従ってルーティングを行う。スイッチコントローラ(32)は、スイッチングモジュールに埋め込むか、もしくは独立のモジュールに存在することができ、それは、基本的には、接続要求が到着するときに、呼び出しを設定する。
図１７に示すように、入力パケットは、オーバヘッド及び情報ペイロードとして、チャネル識別及びユニキャスト／マルティキャストルーティングビットを含んでいる。パケットが入力ポートに到着すると、ヘッダ情報（チャネル識別及びユニキャスト／マルティキャストビット）は、ルーティングテーブル内のルーティング情報をチェックされる。次に、図１８に示すように、オーバヘッド情報はパケットに添付される。
このオーバヘッド情報は、スイッチング論理回路によって利用され、パケットをスイッチングモジュールの出力ポートへ送るか、もしくは相互接続モジュールを経由して、パケットを他のスイッチングモジュールに送る。２進ルーティングスキームでは、オーバヘッドは、ホップカウンタ及び、パケットが特定の出力ポート又はＩＭＡＰポートのどちらへ行く予定であるかを示す３つのビットからなる。第１のビット“１”は、パケットの行先が出力ポートであることを示し、“０”は、パケットの行き先がＩＭＡＰポートであることを示している。第２及び第３のビット“０１”は、下側のポート（第１のビットが“１”であれば、下側の出力ポート）を示し、“１０”は、上側のポートを示している。“１１”は、マルティキャストな目的のため、パケットが両方のポートで行く予定であることを示している。この表記法は、２進ルーティングアルゴリズムのために示されているが、この表記法を同様にモジュロＴデザインにも適用することができる。パケットオーバヘッドがルーティングテーブル(34)から得られた後に、パケットは、上述のルーティングアルゴリズムに従ってスイッチングされる。
ここまでは、バランスのとれたトラフィックシナリオのために、対称のスイッチ構成を説明してきた。装置(10)は、相互接続モジュールのプログラマビリティを利用できるように、構成し直すことができる。クライエントーサーバのモデルでは、少数のポートが高い帯幅のＩ／Ｏを必要とし、大いに利用されることができる。この場合、スイッチの構成を、渋滞や遅延を最小限にするようにするようなものにすることができ、それは、ＩＭＡＰをプログラムし直し、他のモジュールの帯幅を減少させて、高い帯幅の接続性を提供することにより可能となる。例えば、重い負荷をかけられたポート１、２及び４を持つ８×８のスイッチ（８入力、８出力）は、図１９に示すように再構成することができる。濃い線は、薄い線が示すよりも、高帯幅の接続部を示している。このように、ポート１、２及び４は、より少ない遅延で、より高いスループットを得ることができる。
相互接続モジュールは、装置(10)のサイズが大きくなるに従って再構成することができるように具体化することができる。この項目では、相互接続モジュールの具体化について説明する。プログラマブルな相互接続モジュールは、単数又は多数のＦＰＧＡ（フィールド プログラマブル ゲート アレー）チップにより構成され、装置(10)のサイズが大きくなるに従って、適当な相互接続パターンにプログラムし直すことができる。図２０に示すように、ＦＰＧＡのＩ／Ｏポートは、所望の接続パターンを設定できるようにプログラムすることができる。例えば、８×８のスイッチの構成は、図２１に示すように、１つのＦＰＧＡ及びモード２の構成を持つ４つのスイッチングモジュールを用いたものにすることができる。例えば、スイッチのサイズが１６×１６に拡大すると、図２２ａに示される４つのスイッチングモジュールに、更に４つの追加用スイッチングモジュールが追加され、従って、ＦＰＧＡは、そのパートをプログラムし直すことにより、所望の接続パターンを提供することができる。図２２ｂを参照のこと。
スイッチは、本来的に、公平なアクセスを入力ポートに提供するものである。特定の入出力接続部に重い負荷がかかり、このことがスイッチにおける渋滞の原因ならば、スイッチは、同じ経路を共有して対になっている他の入出力接続部の性能を低下させる。しかし、他の対の接続部は、この渋滞による影響を受けない。このように、装置(10)は、対の接続部に与える渋滞を隔離し、その他の対の接続部の性能の低下を防ぐ。図２３は、公平なアクセスの一例を示している。入力ポート(1)から出力ポート(2)への接続部に重い負荷がかかり、装置(10)に渋滞を生じると、第１及び第２のスイッチングモジュールを必要とする接続部だけが、その渋滞による影響を受ける。装置(10)の残りの部分は、渋滞から隔離されている。何故なら、全ての対の接続部が、影響を受けたスイッチングモジュールを通るわけではないからである。影響を受けたスイッチングモジュールにおける接続部の性能は、影響を受けたスイッチ要素内で、フェアキュー（fair queue）などのよく知られた公平な緩衝法を任意に採用することにより、必要に応じて向上させることができる。
図２４に示すように、スイッチングシステム(40)のスイッチングモジュール(12)に、任意のスイッチアーキテクチャを用いることができる。ユーザ(42)はいかなるＰＣ、ワークステーション又は会話型テレビ等でもよいが、これらのユーザ(42)は、ＡＴＭ又はパケットを用いて互いに通信する。ユーザ(42)は、各スイッチングモジュール(12)に接続され、次にスイッチングモジュール(12)は、上述したように、ＩＭＡＰ(14)を通じて相互接続されている。特に、従来技術で知られているどんなスイッチング技術でも、スイッチングモジュールとして用いることができる。スイッチングモジュールの例は、図２７及び図２８に示している。スイッチングモジュールは少数のポート（４×４又は８×８）を持つので、図２５に示すように、バスに基づくスイッチをスイッチングモジュールとして用いることができる。図２６に示すように、従来技術で知られている共有メモリアーキテクチャも、同様にスイッチングモジュールとして用いることができる。Ｉ／Ｏ（入出力）ポートは、入力パケットの同期を処理し、これに従って、デジタル情報を伝送媒体へ転送する。パケットメモリ(36)は、スイッチングモジュール(12)内で、パケットバッファとして用いられる。制御論理は、前述のルーティングアルゴリズムに従って、入力パケットを適当な出力ポートへスイッチングする。
ＡＴＭの一般的な説明については、Martin De Prycker,″Asynchronous Transfer Mode Solution for Broadband ISDN″,Second Edition,Ellis Horwood Publisher,New York及びCCITT Recommendation,I Series(B-ISDN),Nov.1990を参照のこと。何れもここに引用することにより、出願と一体となる。
ＡＴＭスイッチングアーキテクチャの説明については、J.J.Degan,G.W.J.Luderer and A.K.Valdya,″Fast Packet Technology for Future Switches″,AT&T Technical Journal,Vol.68,No.2,pp.36-51,March/April 1989;K.A.Lutz,Considerations on ATM Switching Techniques,International Journal of Digital and Analog Cabled Systems 1:237-243,1988;F.Tobagi,″Fast packet architectures for broadband integrated services digital networks″,Proceedings of the IEEE,Vol.78,No.1,pp.133-167,January 1990;J.S.Turner,″Design of a Broadcast Packet Switching Network″,In Proceedings of INFOCOM′86,pages 667-675,IEEE,March,1986を参照のこと。何れもここに引用することにより、出願と一体となる。
上記の実施例において、例示の目的で本発明の詳しい説明を行ってきたが、このような詳細な説明は、全くの例示のためのものであって、当該分野の専門家であれば、以下の請求の範囲に記載する以外の事柄については、本発明の精神の範囲から逸脱することなく、実施例の変形を行うことができることを理解すべきである。
Claims (19)
- パケットをスイッチングするＬ個のスイッチングモジュール（Ｌ≧２の整数）と、該Ｌ個のスイッチングモジュールのそれぞれに接続されるバックプレーンである相互接続モジュールとを具えているスイッチング装置であって、
相互接続モジュールは、Ｌ個のスイッチングモジュールの間に空間・時間多重化接続性を与え、該相互接続モジュールは、Ｌ個のスイッチングモジュールの各々がバックプレーンと接続する形態を変更可能とすることで、Ｌ個のスイッチングモジュール間の空間接続性について、プログラムし直すことが可能であるスイッチング装置。 - 相互接続モジュールは増設可能である請求項１に記載の装置。
- 各スイッチングモジュールは、ユーザと接続するためのｍ個のＩ／Ｏポート（ｍ≧２の整数、各Ｉ／Ｏポートの速度は一定）及び相互接続モジュールと接続するためのＴ個の相互接続モジュールアクセスポート（Ｔ≧２の整数）を有している請求項２に記載の装置。
- 各スイッチングモジュールは、バッファメモリを有している請求項３に記載の装置。
- バッファメモリは、入力バッファメモリ及び出力バッファメモリにより構成され、それらはＩ／Ｏポート及び相互接続モジュールアクセスポートに接続する相互接続モジュールアクセスポートバッファメモリに接続されている請求項４に記載の装置。
- 相互接続モジュールアクセスポートは、一定の速度Ｓ（Ｓ≧各Ｉ／Ｏポート(15)の速度）で作動する請求項５に記載の装置。
- 相互接続モジュールは、パケットを所望のＩ／Ｏポートに最大ｌｏｇTＮ回のホップで到達させる請求項６に記載の装置。
- 相互接続モジュールアクセスポートの数は、パケットがスイッチングモジュール及び相互接続モジュールにより所望の行先へルーティングされる方法に対応している請求項７に記載の装置。
- スイッチングモジュールは、フェアキュー（fair queue）を含んでいる請求項７に記載の装置。
- スイッチングモジュール及び相互接続モジュールは、モジュロＴで作動する請求項７に記載の装置。
- 装置は、同期をとって入力パケットのエラーをチェックするＩ／Ｏパケットプロセッサを含んでおり、該Ｉ／Ｏパケットプロセッサは、各スイッチングモジュールに接続されている請求項１に記載の装置。
- 装置は、パケットが所望の行先に到達できるように、少なくとも１つのスイッチングモジュール内に接続性を設定するようなスイッチコントローラを含んでいる請求項１１に記載の装置。
- 各スイッチングモジュールは、該スイッチングモジュールにおいて接続性が適正に設定されるように、パケットの行先アドレスが復号されるような論理チャネル翻訳を行うルーティングテーブルを有している請求項１２に記載の装置。
- 各スイッチングモジュールは、パケットをバッファリングするためのパケットメモリを有している請求項１３に記載の装置。
- 各スイッチングモジュール及び相互接続モジュールは、パケットをマルティキャストできる請求項１４に記載の装置。
- パケットをスイッチングするＬ個のスイッチングモジュール（Ｌ≧２の整数）と、該Ｌ個のスイッチングモジュールのそれぞれに接続される相互接続モジュールとを具えているスイッチング装置であって、
Ｌ個のスイッチングモジュールは、それぞれ他のどのスイッチングモジュールと独立にパケットをスイッチングするので、Ｌ個のスイッチングモジュールに亘ってパケットが分散的にスイッチングされ、
相互接続モジュールは、パックプレーンであって、Ｌ個のスイッチングモジュールの間に接続性を与え、該相互接続モジュールは、スイッチングモジュールの最終的な数を予め知らなくても、Ｌ個のスイッチングモジュール間の空間接続性を拡大できるスイッチング装置。 - スイッチング装置を作成する方法において、
接続されたスイッチングモジュール間に空間及び時間多重化接続性を与え、接続されたスイッチングモジュール間の空間接続性についてプログラム可能な相互接続モジュールに、第１及び少なくとも第２のスイッチングモジュールを接続させる過程、
相互接続モジュールをプログラムして、第１及び第２のスイッチングモジュール間に相互接続モジュールを通じて所望の接続性を生み出す過程、
相互接続モジュール及び第１及び第２のスイッチングモジュールを通じてパケットを転送させる過程、
少なくとも１つの追加スイッチングモジュールを相互接続モジュールに接続させる過程及び
相互接続モジュールをプログラムし直して、第１、第２及び第３のスイッチングモジュールの間に相互接続モジュールを通じて所望の接続性を発生させる過程からなるスイッチング装置を作成する方法。 - パケットを導く方法であって、
接続されたスイッチングモジュール間に空間及び時間多重接続性を与え、接続されたスイッチングモジュール間の空間接続性についてプログラム可能な相互接続モジュールに接続された第１のスイッチングモジュールに、行先アドレス及びカウンタビットを持つパケットを入力する過程、
パケットの行先アドレスが、第１のスイッチングモジュールに存在するかどうかをチェックする過程、
カウンタビットを読み取る過程、
行先決定コードのｉ番目のビットを読み取る過程であり、該ｉ番目のビットはカウンタビットに対応し、ｉ≧１の整数であり、
スイッチングモジュールのポートからパケットを送り出す過程であり、該スイッチングモジュールの値は、ｉ番目のビットの値に対応し、
相互接続モジュールに接続された第２のスイッチングモジュールに、パケットを転送する過程、
カウンタビットを１つ増分させる過程及び行先アドレスを見つかるまで探索する過程からなるパケットを導く方法。 - パケットを導く方法であって、
接続されたスイッチングモジュール間に空間及び時間多重接続性を与え、接続されたスイッチングモジュール間の空間接続性についてプログラム可能な相互接続モジュールに接続された第１のスイッチングモジュールに、アドレスビット、カウンタビット及び決定コードにより定義される複数の行先アドレスを持つパケットを入力する過程、
パケットの行先アドレスの何れかが第１のスイッチングモジュールに存在するかどうかをチェックする過程、
カウンタビットを読み取る過程、
行先アドレスのｉ番目のビットを読み取る過程であり、該ｉ番目のビットはカウンタビットに対応し、ｉ≧１の整数であり、
セルの決定コードを行先アドレスビットのｉ番目のビットに対応するように設定する過程、
スイッチングモジュールの各ポートからパケット送り出す過程であり、該スイッチングモジュールの値は、決定コードに対応し、
相互接続モジュールに接続された第２のスイッチングモジュールに、パケットを転送する過程、
カウンタビットを１つ増分させる過程、
パケットの行先アドレスの何れかが第２のスイッチングモジュールに存在するかどうかをチェックする過程、
カウンタビットを読み取る過程、
行先アドレスビットのｉ番目＋１のビットを読み取る過程、
セルの決定コードを行先アドレスビットのｉ番目＋１のビットに対応するように設定する過程及び
行先アドレスを見つかるまで探索する過程
からなるパケットを導く方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/561,365 | 1995-11-21 | ||
| US08/561,365 US5892932A (en) | 1995-11-21 | 1995-11-21 | Reprogrammable switching apparatus and method |
| PCT/US1996/017912 WO1997019407A1 (en) | 1995-11-21 | 1996-11-14 | A method and apparatus for switching |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10513334A JPH10513334A (ja) | 1998-12-15 |
| JP3795924B2 true JP3795924B2 (ja) | 2006-07-12 |
Family
ID=24241643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51976097A Expired - Lifetime JP3795924B2 (ja) | 1995-11-21 | 1996-11-14 | スイッチング方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5892932A (ja) |
| EP (1) | EP0806011A4 (ja) |
| JP (1) | JP3795924B2 (ja) |
| WO (1) | WO1997019407A1 (ja) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812551A (en) * | 1995-07-17 | 1998-09-22 | Fujitsu Limited | ATM exchange with band camp-on registration function |
| US6031842A (en) * | 1996-09-11 | 2000-02-29 | Mcdata Corporation | Low latency shared memory switch architecture |
| US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US6278705B1 (en) * | 1997-04-08 | 2001-08-21 | 3Com Corporation | Integrated architecture to support a single system image across multiple network access servers |
| US6026085A (en) | 1997-04-08 | 2000-02-15 | 3Com Corporation | Architecture to support a single system image across multiple network access servers |
| US6175868B1 (en) | 1998-05-15 | 2001-01-16 | Nortel Networks Limited | Method and apparatus for automatically configuring a network switch |
| US6170015B1 (en) * | 1998-05-15 | 2001-01-02 | Nortel Networks Limited | Network apparatus with Java co-processor |
| US6496502B1 (en) * | 1998-06-29 | 2002-12-17 | Nortel Networks Limited | Distributed multi-link trunking method and apparatus |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US6785272B1 (en) * | 1999-06-24 | 2004-08-31 | Allied Telesyn, Inc. | Intelligent stacked switching system |
| US6928049B2 (en) * | 1999-08-23 | 2005-08-09 | Avaya Communication Israel Ltd. | Modular bridging-device |
| US8380854B2 (en) | 2000-03-21 | 2013-02-19 | F5 Networks, Inc. | Simplified method for processing multiple connections from the same client |
| US7343413B2 (en) * | 2000-03-21 | 2008-03-11 | F5 Networks, Inc. | Method and system for optimizing a network by independently scaling control segments and data flow |
| US7120683B2 (en) * | 2000-04-03 | 2006-10-10 | Zarlink Semiconductor V.N. Inc. | Single switch image for a stack of switches |
| IE20000430A1 (en) * | 2000-05-31 | 2001-12-12 | Px Res & Dev Ltd | A switching system |
| WO2002013458A2 (en) * | 2000-08-07 | 2002-02-14 | Inrange Technologies Corporation | Fibre channel switch |
| US7274702B2 (en) * | 2001-11-27 | 2007-09-25 | 4198638 Canada Inc. | Programmable interconnect system for scalable router |
| US20040215869A1 (en) * | 2002-01-23 | 2004-10-28 | Adisak Mekkittikul | Method and system for scaling memory bandwidth in a data network |
| US20040156322A1 (en) * | 2002-07-02 | 2004-08-12 | Pankaj Mehra | Network and method of configuring a network |
| US7468982B2 (en) | 2002-07-02 | 2008-12-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for cluster interconnection using multi-port nodes and multiple routing fabrics |
| GB2397966B (en) * | 2003-02-01 | 2005-04-20 | 3Com Corp | High-speed switch architecture |
| US7366166B2 (en) * | 2003-04-25 | 2008-04-29 | Alcatel Usa Sourcing, L.P. | Data switching using soft configuration |
| GB2401279B (en) * | 2003-04-29 | 2005-06-01 | 3Com Corp | Switch module architecture |
| US7242578B2 (en) * | 2003-05-20 | 2007-07-10 | Motorola, Inc. | N/2 slot switch module |
| TWI265427B (en) * | 2004-12-16 | 2006-11-01 | Rdc Semiconductor Co Ltd | Selectively switchable bus connecting device for chip device |
| US7516263B2 (en) * | 2006-02-27 | 2009-04-07 | Emerson Network Power - Embedded Computing, Inc. | Re-configurable PCI-Express switching device |
| US8806053B1 (en) | 2008-04-29 | 2014-08-12 | F5 Networks, Inc. | Methods and systems for optimizing network traffic using preemptive acknowledgment signals |
| US8566444B1 (en) | 2008-10-30 | 2013-10-22 | F5 Networks, Inc. | Methods and system for simultaneous multiple rules checking |
| US10157280B2 (en) | 2009-09-23 | 2018-12-18 | F5 Networks, Inc. | System and method for identifying security breach attempts of a website |
| US10721269B1 (en) | 2009-11-06 | 2020-07-21 | F5 Networks, Inc. | Methods and system for returning requests with javascript for clients before passing a request to a server |
| US8868961B1 (en) | 2009-11-06 | 2014-10-21 | F5 Networks, Inc. | Methods for acquiring hyper transport timing and devices thereof |
| US9313047B2 (en) | 2009-11-06 | 2016-04-12 | F5 Networks, Inc. | Handling high throughput and low latency network data packets in a traffic management device |
| US9141625B1 (en) | 2010-06-22 | 2015-09-22 | F5 Networks, Inc. | Methods for preserving flow state during virtual machine migration and devices thereof |
| US10015286B1 (en) | 2010-06-23 | 2018-07-03 | F5 Networks, Inc. | System and method for proxying HTTP single sign on across network domains |
| US8908545B1 (en) | 2010-07-08 | 2014-12-09 | F5 Networks, Inc. | System and method for handling TCP performance in network access with driver initiated application tunnel |
| US8347100B1 (en) | 2010-07-14 | 2013-01-01 | F5 Networks, Inc. | Methods for DNSSEC proxying and deployment amelioration and systems thereof |
| US9083760B1 (en) | 2010-08-09 | 2015-07-14 | F5 Networks, Inc. | Dynamic cloning and reservation of detached idle connections |
| US8630174B1 (en) | 2010-09-14 | 2014-01-14 | F5 Networks, Inc. | System and method for post shaping TCP packetization |
| US8463909B1 (en) | 2010-09-15 | 2013-06-11 | F5 Networks, Inc. | Systems and methods for managing server resources |
| US8886981B1 (en) | 2010-09-15 | 2014-11-11 | F5 Networks, Inc. | Systems and methods for idle driven scheduling |
| US8804504B1 (en) | 2010-09-16 | 2014-08-12 | F5 Networks, Inc. | System and method for reducing CPU load in processing PPP packets on a SSL-VPN tunneling device |
| WO2012058486A2 (en) | 2010-10-29 | 2012-05-03 | F5 Networks, Inc. | Automated policy builder |
| US9554276B2 (en) | 2010-10-29 | 2017-01-24 | F5 Networks, Inc. | System and method for on the fly protocol conversion in obtaining policy enforcement information |
| US8627467B2 (en) | 2011-01-14 | 2014-01-07 | F5 Networks, Inc. | System and method for selectively storing web objects in a cache memory based on policy decisions |
| US10135831B2 (en) | 2011-01-28 | 2018-11-20 | F5 Networks, Inc. | System and method for combining an access control system with a traffic management system |
| US9246819B1 (en) | 2011-06-20 | 2016-01-26 | F5 Networks, Inc. | System and method for performing message-based load balancing |
| US9270766B2 (en) | 2011-12-30 | 2016-02-23 | F5 Networks, Inc. | Methods for identifying network traffic characteristics to correlate and manage one or more subsequent flows and devices thereof |
| US10230566B1 (en) | 2012-02-17 | 2019-03-12 | F5 Networks, Inc. | Methods for dynamically constructing a service principal name and devices thereof |
| US9231879B1 (en) | 2012-02-20 | 2016-01-05 | F5 Networks, Inc. | Methods for policy-based network traffic queue management and devices thereof |
| US9172753B1 (en) | 2012-02-20 | 2015-10-27 | F5 Networks, Inc. | Methods for optimizing HTTP header based authentication and devices thereof |
| WO2013163648A2 (en) | 2012-04-27 | 2013-10-31 | F5 Networks, Inc. | Methods for optimizing service of content requests and devices thereof |
| US9338095B2 (en) | 2012-05-01 | 2016-05-10 | F5 Networks, Inc. | Data flow segment optimized for hot flows |
| US9154423B1 (en) | 2012-05-01 | 2015-10-06 | F5 Networks, Inc. | Minimize SYN-flood issues with flow cache while maintaining performance |
| US9525632B1 (en) | 2012-05-01 | 2016-12-20 | F5 Networks, Inc. | Minimize recycle SYN issues for split TCP hot flows to improve system reliability and performance |
| US9203771B1 (en) | 2012-07-23 | 2015-12-01 | F5 Networks, Inc. | Hot service flow hardware offloads based on service priority and resource usage |
| US10375155B1 (en) | 2013-02-19 | 2019-08-06 | F5 Networks, Inc. | System and method for achieving hardware acceleration for asymmetric flow connections |
| US10187317B1 (en) | 2013-11-15 | 2019-01-22 | F5 Networks, Inc. | Methods for traffic rate control and devices thereof |
| JP6412708B2 (ja) * | 2014-04-01 | 2018-10-24 | 株式会社ソニー・インタラクティブエンタテインメント | プロセッシングシステムおよびマルチプロセッシングシステム |
| US10015143B1 (en) | 2014-06-05 | 2018-07-03 | F5 Networks, Inc. | Methods for securing one or more license entitlement grants and devices thereof |
| US11838851B1 (en) | 2014-07-15 | 2023-12-05 | F5, Inc. | Methods for managing L7 traffic classification and devices thereof |
| US10122630B1 (en) | 2014-08-15 | 2018-11-06 | F5 Networks, Inc. | Methods for network traffic presteering and devices thereof |
| US10182013B1 (en) | 2014-12-01 | 2019-01-15 | F5 Networks, Inc. | Methods for managing progressive image delivery and devices thereof |
| US11895138B1 (en) | 2015-02-02 | 2024-02-06 | F5, Inc. | Methods for improving web scanner accuracy and devices thereof |
| US10834065B1 (en) | 2015-03-31 | 2020-11-10 | F5 Networks, Inc. | Methods for SSL protected NTLM re-authentication and devices thereof |
| US10505818B1 (en) | 2015-05-05 | 2019-12-10 | F5 Networks. Inc. | Methods for analyzing and load balancing based on server health and devices thereof |
| US11350254B1 (en) | 2015-05-05 | 2022-05-31 | F5, Inc. | Methods for enforcing compliance policies and devices thereof |
| US11757946B1 (en) | 2015-12-22 | 2023-09-12 | F5, Inc. | Methods for analyzing network traffic and enforcing network policies and devices thereof |
| US10404698B1 (en) | 2016-01-15 | 2019-09-03 | F5 Networks, Inc. | Methods for adaptive organization of web application access points in webtops and devices thereof |
| US11178150B1 (en) | 2016-01-20 | 2021-11-16 | F5 Networks, Inc. | Methods for enforcing access control list based on managed application and devices thereof |
| US10797888B1 (en) | 2016-01-20 | 2020-10-06 | F5 Networks, Inc. | Methods for secured SCEP enrollment for client devices and devices thereof |
| US10791088B1 (en) | 2016-06-17 | 2020-09-29 | F5 Networks, Inc. | Methods for disaggregating subscribers via DHCP address translation and devices thereof |
| US11063758B1 (en) | 2016-11-01 | 2021-07-13 | F5 Networks, Inc. | Methods for facilitating cipher selection and devices thereof |
| US10505792B1 (en) | 2016-11-02 | 2019-12-10 | F5 Networks, Inc. | Methods for facilitating network traffic analytics and devices thereof |
| US11496438B1 (en) | 2017-02-07 | 2022-11-08 | F5, Inc. | Methods for improved network security using asymmetric traffic delivery and devices thereof |
| US10791119B1 (en) | 2017-03-14 | 2020-09-29 | F5 Networks, Inc. | Methods for temporal password injection and devices thereof |
| US10812266B1 (en) | 2017-03-17 | 2020-10-20 | F5 Networks, Inc. | Methods for managing security tokens based on security violations and devices thereof |
| US10931662B1 (en) | 2017-04-10 | 2021-02-23 | F5 Networks, Inc. | Methods for ephemeral authentication screening and devices thereof |
| US10972453B1 (en) | 2017-05-03 | 2021-04-06 | F5 Networks, Inc. | Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof |
| US11122042B1 (en) | 2017-05-12 | 2021-09-14 | F5 Networks, Inc. | Methods for dynamically managing user access control and devices thereof |
| US11343237B1 (en) | 2017-05-12 | 2022-05-24 | F5, Inc. | Methods for managing a federated identity environment using security and access control data and devices thereof |
| US11122083B1 (en) | 2017-09-08 | 2021-09-14 | F5 Networks, Inc. | Methods for managing network connections based on DNS data and network policies and devices thereof |
| US11658995B1 (en) | 2018-03-20 | 2023-05-23 | F5, Inc. | Methods for dynamically mitigating network attacks and devices thereof |
| US11044200B1 (en) | 2018-07-06 | 2021-06-22 | F5 Networks, Inc. | Methods for service stitching using a packet header and devices thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH570092A5 (ja) * | 1970-09-18 | 1975-11-28 | Lannionnais Electronique | |
| US3890469A (en) * | 1973-12-04 | 1975-06-17 | Gte Automatic Electric Lab Inc | Time division switching system |
| US4058672A (en) * | 1976-11-10 | 1977-11-15 | International Telephone And Telegraph Corporation | Packet-switched data communications system |
| US4201890A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph | Multiport digital switching element |
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| US4918686A (en) * | 1987-07-27 | 1990-04-17 | Hitachi, Ltd. | Data transfer network suitable for use in a parallel computer |
| US5123011A (en) * | 1989-09-27 | 1992-06-16 | General Electric Company | Modular multistage switch for a parallel computing system |
| US5274782A (en) * | 1990-08-27 | 1993-12-28 | International Business Machines Corporation | Method and apparatus for dynamic detection and routing of non-uniform traffic in parallel buffered multistage interconnection networks |
| JP2579246B2 (ja) * | 1990-12-21 | 1997-02-05 | シャープ株式会社 | データ伝送装置 |
| DE4108213A1 (de) * | 1991-03-14 | 1992-09-17 | Standard Elektrik Lorenz Ag | Optische vermittlungseinrichtung und schaltmodul dafuer |
| CA2112664A1 (en) * | 1991-07-01 | 1993-01-21 | Douglas Follett | High speed switching architecture |
| WO1993003439A1 (en) * | 1991-07-26 | 1993-02-18 | Tandem Computers Incorporated | Apparatus and method for frame switching |
| US5530814A (en) * | 1991-10-30 | 1996-06-25 | I-Cube, Inc. | Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports |
| US5404537A (en) * | 1992-09-17 | 1995-04-04 | International Business Machines Corp. | Priority interrupt switching apparatus for real time systems |
| US5351146A (en) * | 1993-03-01 | 1994-09-27 | At&T Bell Laboratories | All-optical network architecture |
| US5422880A (en) * | 1993-04-05 | 1995-06-06 | Stratacom, Inc. | Broadband switching fabric in a communication controller |
| US5515510A (en) * | 1994-01-14 | 1996-05-07 | Consilium Overseas Limited | Communications internetwork system connecting a client node array to a resource array |
-
1995
- 1995-11-21 US US08/561,365 patent/US5892932A/en not_active Expired - Lifetime
-
1996
- 1996-11-14 WO PCT/US1996/017912 patent/WO1997019407A1/en active Application Filing
- 1996-11-14 JP JP51976097A patent/JP3795924B2/ja not_active Expired - Lifetime
- 1996-11-14 EP EP96939590A patent/EP0806011A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0806011A4 (en) | 2005-12-14 |
| US5892932A (en) | 1999-04-06 |
| JPH10513334A (ja) | 1998-12-15 |
| WO1997019407A1 (en) | 1997-05-29 |
| EP0806011A1 (en) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795924B2 (ja) | スイッチング方法及び装置 | |
| WO1997019407A9 (en) | A method and apparatus for switching | |
| US5168492A (en) | Rotating-access ATM-STM packet switch | |
| Turner et al. | Architectural choices in large scale ATM switches | |
| US6115373A (en) | Information network architecture | |
| US5557611A (en) | ATM cross-connect node utilizing two passes through the connection network with shaping between passes for optimal resource allocation in a bursty environment | |
| Hui et al. | A broadband packet switch for integrated transport | |
| EP0698323B1 (en) | Multicast virtual circuit switch using cell recycling | |
| JP3853920B2 (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
| US5875190A (en) | Asynchronous transfer mode switching system | |
| US5852606A (en) | Method and apparatus for transmitting cells across an ATM switch bus | |
| US6667984B1 (en) | Methods and apparatus for arbitrating output port contention in a switch having virtual output queuing | |
| US5856977A (en) | Distribution network switch for very large gigabit switching architecture | |
| US6449283B1 (en) | Methods and apparatus for providing a fast ring reservation arbitration | |
| US6275491B1 (en) | Programmable architecture fast packet switch | |
| JP3459235B2 (ja) | パケット交換装置及び同制御方法 | |
| JPH10313323A (ja) | パケットスイッチング装置及びこれを用いたパケットスイッチングシステム | |
| JP2000295289A (ja) | 大型結合広帯域および狭帯域交換機 | |
| JPH0574978B2 (ja) | ||
| US20020131412A1 (en) | Switch fabric with efficient spatial multicast | |
| US7450503B1 (en) | System and method to multicast guaranteed and best-effort traffic in a communications network | |
| US6310878B1 (en) | Large packet switch router | |
| US6643294B1 (en) | Distributed control merged buffer ATM switch | |
| US7545804B2 (en) | High throughput rotator switch having excess tandem buffers | |
| Rathgeb et al. | ATM switches—basic architectures and their performance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |