JP3788222B2 - High frequency IC circuit - Google Patents

High frequency IC circuit Download PDF

Info

Publication number
JP3788222B2
JP3788222B2 JP2000293032A JP2000293032A JP3788222B2 JP 3788222 B2 JP3788222 B2 JP 3788222B2 JP 2000293032 A JP2000293032 A JP 2000293032A JP 2000293032 A JP2000293032 A JP 2000293032A JP 3788222 B2 JP3788222 B2 JP 3788222B2
Authority
JP
Japan
Prior art keywords
frequency
signal
stage
filter
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000293032A
Other languages
Japanese (ja)
Other versions
JP2002111526A (en
Inventor
泰子 山本
聡 杉野
豊彦 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000293032A priority Critical patent/JP3788222B2/en
Publication of JP2002111526A publication Critical patent/JP2002111526A/en
Application granted granted Critical
Publication of JP3788222B2 publication Critical patent/JP3788222B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、特に、数百MHzから数GHzの高周波信号をべ一スバンド信号と呼ばれる数MHZ程度の低周波信号に変換する高周波フロントエンドICに好適な高周波IC回路に関するものである。
【0002】
【従来の技術】
従来、2段の周波数変換により高周波信号をべ一スバンド信号にダウンコンバートする高周波ICでは、急峻な選択特性を有する高次のバンドパスフィルタが外付けされていた。また、2段目の周波数変換部の後段に設けられるバンドパスフィルタまたはローパスフィルタも外付けされる場合が多い。
【0003】
なお、特開平5−90992号公報には、フィルタを用いた場合に生ずる雑音を抑制し、非線型歪を低減して送・受信特性を改善した無線通信機が開示されている。
【0004】
【発明が解決しようとする課題】
従来の高周波フロントエンドICにおいては、各周波数変換部の前後に設けられるフィルタが外付けされるから、機器組込み時に部品点数が多くなり、機器全体の小型・軽量化、低コスト化の妨げとなっていた。また、高周波ICと外付けのフィルタとの間の信号授受で、外部の不要な信号を拾ったり、逆に不要な信号を輻射したりする問題があった。
【0005】
1段目の周波数変換部と2段目の周波数変換部との間には、急峻な選択特性を有する高次のバンドパスフィルタを設ける必要があり、従来の回路方式では、ICに内蔵することは困難で、かつ該当フィルタの部品コストも高かった。
【0006】
本発明は、上記事情に鑑みてなされたものであり、部品点数を削減して、小型・軽量化、低コスト化、実装の容易化を図るとともに、不要な信号の混入・輻射を抑えることができる高周波IC回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するための請求項1記載の発明は、1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、2段目の周波数変換部はクアドラチャダウンコンバージョンミキサを形成し、1段目の周波数変換部の前段に設けられるコンプレックスフィルタをICに内蔵する
【0013】
請求項記載の発明は、1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、1段目の周波数変換部の前段に設けられる複素フィルタをICに内蔵し、1段目の周波数変換部から同相成分のI信号または直交成分のQ信号のみを出力し、2段目の周波数変換部はシングルミキサの構成にする。
【0016】
【発明の実施の形態】
本発明に係る実施形態について説明する前に、本発明に関連した参考例について説明する。図1は第参考例の高周波IC回路の構成図、図2は図1の高周波IC内に設けられる複素フィルタの周波数特性図、図3は図1における2段目の周波数変換部および複素フィルタの入出力信号の説明図であり、これらの図を用いて以下に第1参考例を説明する。
【0017】
図1に示す高周波IC回路は、GPSアンテナ1と、バンドパスフィルタ(BPF)2と、このバンドパスフィルタ2を介してGPSアンテナ1と接続されるGPS信号用の高周波IC10と、この高周波IC10に外付けされるバンドパスフィルタ3とを備えている。
【0018】
高周波IC10は、バンドパスフィルタ2からの信号(GPS信号)S2を増幅するローノイズアンプ101と、水晶発振器102と、周波数がfLO1 の第1局部発振周波数信号S103を生成する電圧制御発振器(VCO)103と、第1局部発振周波数信号S103を1/Nの周波数に分周して周波数がfLO2 の第2局部発振周波数信号S104を得る分周器104と、第2局部発振周波数信号S104を1/Mの周波数に分周して信号S105を得る分周器105と、この分周器105からの信号S105と水晶発振器102の発振出力とを比較し、信号S105の周波数が水晶発振器102の発振出力の周波数に一致するように、電圧制御発振器103の出力制御を行う位相比較器106と、この位相比較器106と電圧制御発振器103との間に介設されるローパスフィルタ107と、第1局部発振周波数信号S103を入力して、ローノイズアンプ101で増幅された信号S2を周波数がfIF1 の第1中間周波数(IF)信号S108にダウンコンバートして出力する1段目の周波数変換部108と、この周波数変換部108とバンドパスフィルタ3の入力との間に介設されるバッファアンプ109と、バンドパスフィルタ3の出力と分周器104の出力とに接続される複素フィルタ部110とを内蔵している。
【0019】
複素フィルタ部110は、分周器104からの信号を入力して、バンドパスフィルタ3からの信号を周波数がfIF2 の第2中間周波数信号S11にダウンコンバートして出力する2段目の周波数変換部111,112と、これら周波数変換部111,112の出力に接続されるバンドパスフィルタ113と、このバンドパスフィルタ113を介して周波数変換部111,112の出力にそれぞれ接続されるバッファアンプ114,115と、これらバッファアンプ114,115の出力にそれぞれ接続されるA/D変換部116,117とにより構成されている。
【0020】
上記構成の高周波IC回路についてさらに説明すると、GPSアンテナ1で受信されたGPS信号は、外付けのバンドパスフィルタ2を介して高周波IC10に入力される。入力された信号S2は、ローノイズアンプ101で増幅されて、周波数変換部108に入力される。また、この周波数変換部108には、電圧制御発振器103からの第1局部発振周波数信号S103が入力される。そして、周波数変換部108において、信号S2が第1中間周波数信号S108にダウンコンバートされる。
【0021】
第1中間周波数信号S108は、バッファアンプ15を介して外付けのバンドパスフィルタ3に入力され、その出力信号は周波数変換部111,112に入力されて、第2中間周波数信号S11にダウンコンバートされる。ここで、より具体的には、周波数変換部111,112は、90度位相の異なる第2局部発振周波数信号S104を用いて、同相成分(I信号)と直交成分(Q信号)の第2中間周波数信号を作成し、後段のフィルタでミラー周波数を抑圧できるようになっている。これら第2中間周波数信号は、バンドパスフィルタ113で不要成分が除去され、バッファアンプ114,115およびA/D変換部116,117を介して、同相成分(I信号)と直交成分(Q信号)として高周波IC10外に出力される。
【0022】
ところで、第1,第2局部発振周波数信号S103,S104は、フェーズロックッドループ(PLL)により作成されている。すなわち、水晶発振器102の発振出力を位相比較器106に入力して、電圧制御発振器103の発振出力を分周器104,105でN×M分周した信号と比較し、その比較出力により電圧制御発振器103の発振周波数を制御するのである。これにより、電圧制御発振器103の第1局部発信周波数信号S103が分周器104で1/Nの周波数に分周されて第2局部発信周波数信号S104となり、これが分周器105で1/Mの周波数に分周されて、水晶発振器102の周波数と一致することになる。
【0023】
次に、第1参考例の特徴について説明する。第1参考例では、図1に示すように、1段目の周波数変換部108と2段目の周波数変換部111,112との間に設けられるバンドパスフィルタ3は、高周波IC10の外部に設けられ、2段目の周波数変換部111,112はクアドラチャダウンコンバージョンミキサを形成し、2段目の周波数変換部111,112の後段に設けられるバンドパスフィルタ113は、図2に示すような周波数特性を有する複素フィルタで構成され、高周波IC10に内蔵される。
【0024】
2段目の周波数変換部のミラー周波数は、クアドラチャダウンコンバージョンミキサと複素フィルタとにより、理想的には、図3に示すように、十分減衰されるので、第2局部発振周波数信号S104(周波数fLO2 )の3次高調波により第2中間周波数信号S11(周波数fIF2 )にダウンコンバートされるような信号を減衰させるだけでよく、高周波IC10外部のバンドパスフィルタ3は、従来のような急峻な選択性能を必要とせず、低コストのバンドパスフィルタを使用できる。ただし、図3(a)は2段目の周波数変換部の入力、(b)はその出力、(c)は複素フィルタの入力、(d)はその出力を示す。
【0025】
実際には、クアドラチャダウンコンバージョンミキサおよび複素フィルタを高周波IC10に内蔵する場合、I信号を扱う回路とQ信号を扱う回路のミスマッチにより、信号の振幅および位相にずれが生じ、第2中間周波数信号S11(周波数fIF2 )付近に不要な信号が発生する。外付けのバンドパスフィルタ3はIC上に構成するバンドパスフィルタより高い選択性能をもつので、第2中間周波数信号S11付近にダウンコンバートされる不要な信号をより減衰させることができ、2段目の周波数変換部以降の回路スペックが緩和され、IC化しやすくなる。
【0026】
図4は第参考例の高周波IC回路の構成図であり、この図を用いて以下に第2参考例を説明する。
【0027】
図4に示す高周波IC回路は、第1参考例との相違点として、図1に示したバンドパスフィルタ3に代えて複素フィルタ部230を内蔵している以外は図1の高周波IC10と同様に構成されている高周波IC20を備えている。
【0028】
複素フィルタ部230は、バッファアンプ109の出力段に設けられるクワドラチャジェネレータ231と、このクワドラチャジェネレータ231の出力と2段目の周波数変換部111,112の入力との間に介設されるバンドパスフィルタ232とにより構成されている。
【0029】
この構成では、1段目の周波数変換部108でダウンコンバートされた第1中間周波数信号S108はバッファアンプ109を介してクワドラチャジェネレータ231に入力される。そして、このクワドラチャジェネレータ231は、バンドパスフィルタ232を介して2段目の周波数変換部111,112にI信号,Q信号を出力する。
【0030】
図5は第参考例の高周波IC回路の構成図、図6は図5の周波数変換ブロックの動作説明図、図7は図5における高周波ICに外付けされたバンドパスフィルタおよび高周波IC内の1段目の周波数変換部に関する入出力信号の説明図であり、これらの図を用いて以下に第3参考例を説明する。ただし、図7(a)は外付けバンドパスフィルタの入力、(b)はその出力、(c)は1段目の周波数変換部の入力、(d)はその出力を示す。
【0031】
図5に示す高周波IC回路は、第1参考例との相違点として、図1に示したバンドパスフィルタ3に代えてローパスフィルタ330を内蔵し、周波数変換部108に代えて周波数変換ブロック380を内蔵している以外は図1の高周波IC10と同様に構成されている高周波IC30を備えている。
【0032】
周波数変換ブロック380は、電圧制御発振器103からの第1局部発振周波数信号S103をI信号とQ信号とに分けるクワドラチャジェネレータ381と、このクワドラチャジェネレータ381からI信号とQ信号とを入力して、ローノイズアンプ101で増幅された信号S2を周波数fIF1 の信号にダウンコンバートして出力するクアドラチャダウンコンバージョンミキサ382,383と、これらのいずれかの出力(図では383の出力)の位相を90度ずらすフェイズシフタ384と、このフェイズシフタ384を介してクアドラチャダウンコンバージョンミキサ382,383から得られる両信号を足し合わせて第1中間周波数信号S108を得る加算部385とにより構成されている。
【0033】
上記構成の高周波IC回路についてさらに説明すると、1段目の周波数変換部はイメージリジェクションミキサで構成される。ローノイズアンプ101で増幅された信号S2は、図6に示すように、クアドラチャダウンコンバージョンミキサ382,383で周波数fIF1 の信号にダウンコンバートされる。このとき、クアドラチャダウンコンバージョンミキサ382,383には、クワドラチャジェネレータ381で分けられたI信号(周波数はfLO1-I )とQ信号(周波数はfLO1-Q )とがそれぞれ入力されている。
【0034】
クアドラチャダウンコンバージョンミキサ382,383でダウンコンバートされた両信号は、一方がフェイズシフタ384で90度位相がずらされた上で、加算部385で足し合わされて第1中間周波数信号S108としてバッファアンプ109に出力される。これにより、ミラー周波数が除去される。ただし、図6は理想的なイメージリジェクションミキサの動作波形図となっている。
【0035】
ここで、図7(a),(b)に外付けのバンドパスフィルタ2の果たす機能を示す。バンドパスフィルタ2に求められる特性は、1段目の周波数変換部で生じるミラー周波数を抑圧することであり、理想的には、イメージリジェクションミキサでその機能を果たすことができる。このため、外づけのバンドパスフィルタ2に求められる周波数の選択特性は大幅に緩和される。
【0036】
クアドラチャダウンコンバージョンミキサ382,383の入力は、ローノイズアンプ101により増幅された信号S2をI信号とQ信号とに分け、第1局部発振周波数信号として電圧制御発振器103から出力された信号をそのまま使用しても効果は変わらない。
【0037】
なお、第3実施形態では、高周波IC30は、図1に示したバンドパスフィルタ3に代えてローパスフィルタ330を内蔵する構成になっているが、これに限らず、図8に示す高周波IC30aのように、バンドパスフィルタ3が外付けされる構成でもよく、あるいは図9に示す高周波IC30bのように、ローパスフィルタ330に代えて、図4に示した複素フィルタ部230を内蔵する構成でもよい。
【0038】
ここで、1段目の周波数変換部と2段目の周波数変換部との間のフィルタに求められる特性は、2段目の周波数変換部のミラー周波数を抑制することであるので、理想的には、2段目の周波数変換部で用いる第2局部発振周波数信号S104の3次高調波により、第2中間周波数信号S11にダウンコンバートされるような信号を減衰させるだけでよく、図5の構成のように、低次のローパスフィルタを高周波ICに内蔵することで実現できる。この場合、2段目の周波数変換部111,112のクアドラチャダウンコンバージョンミキサ、バンドパスフィルタ113の複素フィルタは、高精度に整合されている必要がある。
【0039】
これに対して、図8,図9の構成のように、1段目の周波数変換部と2段目の周波数変換部との間のフィルタを、外付けのバンドパスフィルタ3または内蔵の複素・バンドパスフィルタで実現すれば、クアドラチャダウンコンバージョンミキサ、複素フィルタのスペックは緩和されるので、IC化をしやすくなる。
【0040】
図10は本発明に係る第実施形態の高周波IC回路の構成図であり、この図を用いて以下に第実施形態を説明する。
【0041】
図10に示す高周波IC回路は、第1参考例との相違点として、図1における周波数変換部108、バッファアンプ109およびバンドパスフィルタ3に代えて、それぞれ周波数変換ブロック480、バッファアンプ109a,109bおよびバンドパスフィルタ430を内蔵している以外は図1の高周波IC10と同様に構成されている高周波IC40を備えている。
【0042】
周波数変換ブロック480は、ローノイズアンプ101からの信号を入力してI信号とQ信号とに分けて出力するクワドラチャジェネレータ481と、この出力に接続されるバンドパスフィルタ482と、電圧制御発振器103からの第1局部発振周波数信号S103をI信号とQ信号とに分けるクワドラチャジェネレータ483と、このクワドラチャジェネレータ483からのI信号とQ信号とを入力して、バンドパスフィルタ482からの信号を周波数fIF1 の信号(第1中間周波数信号)にダウンコンバートして4つの信号を得るミキサ484,485,487,488と、これらミキサからの4つの信号をたすきがけに足し合わす加算部486,489とにより構成されている。そして、加算部486,489の出力は、バッファアンプ109a,109bをそれぞれ介し、さらにバンドパスフィルタ430を経由した上で複素フィルタ部110に接続されている。
【0043】
つまり、1段目の周波数変換部として、イメージリジェクションミキサ(例えばダブルクワドラチャ方式のもの)が使用され、その前段に、高周波ICに内蔵される複素バンドパスフィルタ部(クワドラチャジェネレータ481,バンドパスフィルタ482)が配置されている。
【0044】
この構成では、GPSアンテナ1で受信されたGPS信号は、高周波IC40に入力され、ローノイズアンプ101で増幅される。増幅されたGPS信号は、クワドラチャジェネレータ481でI信号とQ信号とに分けられて、バンドパスフィルタ(複素バンドパスフィルタ)482に入力される。このバンドパスフィルタ482から出力されたI信号とQ信号は、クワドラチャジェネレータ383からのI信号とQ信号とを局部発振周波数信号として、ミキサ484,485,487,488で周波数fIF1 の信号にダウンコンバートされる。そして、得られた4つの信号が加算部486,489でたすきがけに足し合わされて、ミラー周波数が除去される。
【0045】
このように、バンドパスフィルタ482により、周波数がfLo1 の第1局部発振周波数信号S103の高調波で周波数がfIF1 の第1中間周波数信号にダウンコンバートされるような信号など、fIF1 付近にダウンコンバートされる不要な信号を抑圧することにより、従来必要であったGPSアンテナ1と高周波IC40との間に配置された外付けのバンドパスフィルタ2が不要になる。
【0046】
図11は本発明に係る第実施形態の高周波IC回路の構成図であり、この図を用いて以下に第実施形態を説明する。
【0047】
図11に示す高周波IC回路は、第1参考例との相違点として、図1における周波数変換部108および複素フィルタ部110に代えて、それぞれ周波数変換ブロック580およびシングルミキサ部510を内蔵している以外は図1の高周波IC10と同様に構成されている高周波IC50を備えている。
【0048】
周波数変換ブロック580は、ローノイズアンプ101からの信号を入力してI信号とQ信号とに分けて出力するクワドラチャジェネレータ481と、この出力に接続されるバンドパスフィルタ482と、電圧制御発振器103からの第1局部発振周波数信号S103を入力して、バンドパスフィルタ482からの信号を周波数fIF1 の信号にダウンコンバートするミキサ583,584と、これらのいずれかの出力(図では584の出力)の位相を90度ずらすフェイズシフタ585と、このフェイズシフタ585を介してミキサ583,584から得られる両信号を足し合わせて第1中間周波数信号を得る加算部586とにより構成されている。そして、加算部586の出力はバッファアンプ109の入力に接続されている。
【0049】
シングルミキサ部510は、バンドパスフィルタ3の出力と接続されるシングルミキサ511と、この出力に接続されるバンドパスフィルタ512と、この出力に接続されるバッファアンプ513と、この出力に接続されるA/D変換部514とにより構成されている。
【0050】
つまり、1段目の周波数変換部は、図5の構成と同様、イメージリジェクシンミキサ(583,584,585,586)で形成され、この前段に、高周波IC50に内蔵された複素バンドパスフィルタ部(481,482)が配置されている。1段目の周波数変換部からはI信号またはQ信号のみが出力され、バッファアンプ109およびバンドパスフィルタ3を介して2段目の周波数変換部としてのシングルミキサ511に入力される。この構成では、1段目の周波数変換部の前に外付けされるバンドパスフィルタ2が不要となる上、高周波IC50の内部構成を簡略することができる。
【0051】
なお、第実施形態では、図11の例に示したように、1段目の周波数変換部と2段目の周波数変換部との間に設けられるフィルタは、外付けのバンドパスフィルタ3になっているが、上記各実施形態で説明したように、外付けのバンドパスフィルタに限るものではなく、内蔵のフィルタでも構わない。
【0052】
また、上記各実施形態における複素フィルタ部110に代えて、例えば図12に示すリアルバンドパスフィルタ部610を使用する構成でもよい。リアルバンドパスフィルタ部610は、複素フィルタ部110のバンドパスフィルタ113に代えて、図13に示す周波数特性を有する一対のリアルバンドパスフィルタ613a,613bを備えているとともに、A/D変換部116,117の出力に負の周波数を除去するためのデジタルシグナルプロセッサ(DSP)618を備えている以外は複素フィルタ部110と同様に構成されている。このリアルバンドパスフィルタ部610は、複素フィルタ部110と同様に高周波ICに内蔵される。リアルバンドパスフィルタ613a,613bの出力は、それぞれバッファアンプ114,115を介してA/D変換部116,117に入力し、A/D変換された後にデジタルシグナルプロセッサ618で負の周波数が除去される。ここで、負の周波数とは三角関数を複素関数で表現した場合に負の領域に現われる成分のことである。
【0053】
あるいは、複素フィルタ部110に代えて、例えば図14に示すリアルローパスフィルタ部710を使用する構成でもよい。リアルローパスフィルタ部710は、複素フィルタ部110のバンドパスフィルタ113に代えて、一対のリアルローパスフィルタ713a,713bを備えているとともに、A/D変換部116,117の出力に負の周波数およびDCを除去するためのデジタルシグナルプロセッサ718を備えている以外は複素フィルタ部110と同様に構成されている。リアルローパスフィルタ713a,713bの出力は、それぞれバッファアンプ114,115を介してA/D変換部116,117に入力し、A/D変換された後にデジタルシグナルプロセッサ718で負の周波数およびDC(0)付近が除去される。
【0054】
【発明の効果】
請求項1記載の発明は、1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、2段目の周波数変換部はクアドラチャダウンコンバージョンミキサを形成するので、イメージリジェクシンミキサにより、1段目の周波数変換部において、イメージ周波数が第1中間周波数信号付近にダウンコンバートされてくることを抑圧し、同一の通信性能を実現するのに必要な、外付けのバンドパスフィルタのスペックが緩和される。あるいは、バンドパスフィルタが不要になる。つまり、2つの周波数変換部の前後に配置されるフィルタのうちのいつくかを外づけ部品とする必要がなく、ICに内蔵でき、かつIC化しやすくなるほか、部品点数を削減して、小型・軽量化・組立ての容易化を実現でき、不要な信号の混入・輻射を抑えることができるという効果がある。また、1段目の周波数変換部の前段に設けられる複素フィルタをICに内蔵するので、1段目の周波数変換部の前段に設けられる、IC外部のバンドパスフィルタを不要にできる。
【0060】
請求項記載の発明は、1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、1段目の周波数変換部の前段に設けられる複素フィルタをICに内蔵し、1段目の周波数変換部から同相成分のI信号または直交成分のQ信号のみを出力し、2段目の周波数変換部はシングルミキサの構成にするので、1段目の周波数変換部の前段に設けられる外付けフィルタを不要とし、ICの内部回路の構成を簡略化することができる。つまり、IC化しやすくなるほか、部品点数を削減して、小型・軽量化・組立ての容易化を実現でき、不要な信号の混入・輻射を抑えることができるという効果がある。
【図面の簡単な説明】
【図1】 本発明に関連した第1参考例の高周波IC回路の構成図である。
【図2】 図1の高周波IC内に設けられる複素フィルタの周波数特性図である。
【図3】 図1における2段目の周波数変換部および複素フィルタの入出力信号の説明図である。
【図4】 本発明に関連した第2参考例の高周波IC回路の構成図である。
【図5】 本発明に関連した第3参考例の高周波IC回路の構成図である。
【図6】 図5の周波数変換ブロックの動作説明図である。
【図7】 図5における高周波ICに外付けされたバンドパスフィルタおよび高周波IC内の1段目の周波数変換部に関する入出力信号の説明図である。
【図8】 図5の周波数変換ブロックを用いた場合の別の構成例を示す図である。
【図9】 図5の周波数変換ブロックを用いた場合の別の構成例を示す図である。
【図10】 本発明に係る第実施形態の高周波IC回路の構成図である。
【図11】 本発明に係る第実施形態の高周波IC回路の構成図である。
【図12】 複素フィルタ部に代えてリアルバンドパスフィルタ部を使用した場合の構成例を示す図である。
【図13】 図12のリアルバンドパスフィルタの周波数特性図である。
【図14】 複素フィルタ部に代えてリアルローパスフィルタ部を使用した場合の構成例を示す図である。
【符号の説明】
1 GPSアンテナ
2 バンドパスフィルタ
3 バンドパスフィルタ
10,20,30,30a,30b,40,50 高周波IC
101 ローノイズアンプ
102 水晶発振器
103 電圧制御発振器
104 分周器
105 分周器
106 位相比較器
107 ローパスフィルタ
108 周波数変換部
109,109a,109b バッファアンプ
110 複素フィルタ部
510 シングルミキサ部
610 リアルバンドパスフィルタ部
710 リアルローパスフィルタ部
111,112 周波数変換部
113 バンドパスフィルタ
114,115 バッファアンプ
116,117 A/D変換部
230 複素フィルタ部230
330 ローパスフィルタ
430 バンドパスフィルタ
380,480,580 周波数変換ブロック
[0001]
BACKGROUND OF THE INVENTION
The present invention particularly relates to a high-frequency IC circuit suitable for a high-frequency front-end IC that converts a high-frequency signal of several hundred MHz to several GHz into a low-frequency signal of about several MHZ called a baseband signal.
[0002]
[Prior art]
Conventionally, a high-frequency IC that downconverts a high-frequency signal to a baseband signal by two-stage frequency conversion has been externally provided with a high-order bandpass filter having a steep selection characteristic. In many cases, a band-pass filter or a low-pass filter provided after the frequency converter of the second stage is also externally attached.
[0003]
Japanese Laid-Open Patent Publication No. 5-90992 discloses a wireless communication apparatus that improves transmission / reception characteristics by suppressing noise generated when a filter is used and reducing nonlinear distortion.
[0004]
[Problems to be solved by the invention]
In conventional high-frequency front-end ICs, filters are provided externally before and after each frequency converter, which increases the number of parts when the device is assembled, hindering the overall size, weight, and cost of the device. It was. In addition, there is a problem that an unnecessary external signal is picked up or an unnecessary signal is radiated by signal exchange between the high frequency IC and the external filter.
[0005]
It is necessary to provide a high-order bandpass filter having a steep selection characteristic between the first-stage frequency converter and the second-stage frequency converter. In the conventional circuit system, it is built in the IC. It was difficult and the parts cost of the filter was high.
[0006]
The present invention has been made in view of the above circumstances, and can reduce the number of parts to reduce size and weight, reduce costs, facilitate mounting, and suppress mixing and radiation of unnecessary signals. An object of the present invention is to provide a high-frequency IC circuit that can be used.
[0007]
[Means for Solving the Problems]
  The invention according to claim 1 for solving the above-described problem is an IC circuit for high-frequency reception having a first-stage frequency converter and a second-stage frequency converter,The frequency converter in the first stage forms an image rejection mixer, the frequency converter in the second stage forms a quadrature down-conversion mixer, and a complex filter provided before the frequency converter in the first stage is integrated in the IC. Built in.
[0013]
  Claim2The described invention is a circuit of a high-frequency receiving IC having a first-stage frequency converter and a second-stage frequency converter, and the first-stage frequency converter forms an image rejection mixer, A complex filter provided before the first stage frequency converter is built in the IC, and only the in-phase component I signal or quadrature component Q signal is output from the first stage frequency converter to convert the second stage frequency. The unit is configured as a single mixer.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
  Before describing embodiments according to the present invention, reference examples related to the present invention will be described.FIG.Is the first1Reference exampleFIG. 2 is a frequency characteristic diagram of a complex filter provided in the high frequency IC of FIG. 1, and FIG. 3 is an explanatory diagram of input / output signals of the second-stage frequency conversion unit and complex filter in FIG. The following is the first using these figures.Reference exampleWill be explained.
[0017]
The high frequency IC circuit shown in FIG. 1 includes a GPS antenna 1, a band pass filter (BPF) 2, a high frequency IC 10 for GPS signals connected to the GPS antenna 1 through the band pass filter 2, and a high frequency IC 10 An external band pass filter 3 is provided.
[0018]
The high frequency IC 10 includes a low noise amplifier 101 that amplifies the signal (GPS signal) S2 from the band pass filter 2, a crystal oscillator 102, and a frequency of f.LO1The voltage controlled oscillator (VCO) 103 that generates the first local oscillation frequency signal S103 and the first local oscillation frequency signal S103 divided by a frequency of 1 / N to obtain a frequency fLO2From the frequency divider 104 for obtaining the second local oscillation frequency signal S104, the frequency divider 105 for dividing the second local oscillation frequency signal S104 to a frequency of 1 / M to obtain the signal S105, and the frequency divider 105 The phase comparator 106 that controls the output of the voltage controlled oscillator 103 so that the frequency of the signal S105 matches the frequency of the oscillation output of the crystal oscillator 102, The low-pass filter 107 interposed between the phase comparator 106 and the voltage controlled oscillator 103 and the first local oscillation frequency signal S103 are input, and the frequency of the signal S2 amplified by the low noise amplifier 101 is f.IF1A first-stage frequency converter 108 that outputs the first intermediate frequency (IF) signal S108 after down-conversion, and a buffer amplifier 109 interposed between the frequency converter 108 and the input of the bandpass filter 3. And a complex filter unit 110 connected to the output of the bandpass filter 3 and the output of the frequency divider 104.
[0019]
The complex filter unit 110 receives the signal from the frequency divider 104 and converts the signal from the bandpass filter 3 into a frequency f.IF2The second-stage frequency converters 111 and 112 that down-convert and output to the second intermediate frequency signal S11, the band-pass filter 113 connected to the outputs of these frequency converters 111 and 112, and the band-pass filter 113 And buffer amplifiers 114 and 115 connected to the outputs of the frequency converters 111 and 112, respectively, and A / D converters 116 and 117 connected to the outputs of the buffer amplifiers 114 and 115, respectively. .
[0020]
The high frequency IC circuit having the above configuration will be further described. A GPS signal received by the GPS antenna 1 is input to the high frequency IC 10 via the external band pass filter 2. The input signal S2 is amplified by the low noise amplifier 101 and input to the frequency conversion unit 108. Further, the first local oscillation frequency signal S103 from the voltage controlled oscillator 103 is input to the frequency converter 108. Then, in the frequency conversion unit 108, the signal S2 is down-converted to the first intermediate frequency signal S108.
[0021]
The first intermediate frequency signal S108 is input to the external band-pass filter 3 via the buffer amplifier 15, and the output signal is input to the frequency converters 111 and 112 and down-converted to the second intermediate frequency signal S11. The More specifically, the frequency converters 111 and 112 use the second local oscillation frequency signal S104 having a phase difference of 90 degrees to use the second intermediate between the in-phase component (I signal) and the quadrature component (Q signal). A frequency signal is created, and the mirror frequency can be suppressed by a subsequent filter. Unnecessary components are removed from the second intermediate frequency signal by the bandpass filter 113, and the in-phase component (I signal) and the quadrature component (Q signal) are passed through the buffer amplifiers 114 and 115 and the A / D converters 116 and 117. Is output outside the high-frequency IC 10.
[0022]
By the way, the first and second local oscillation frequency signals S103 and S104 are generated by a phase locked loop (PLL). That is, the oscillation output of the crystal oscillator 102 is input to the phase comparator 106, and the oscillation output of the voltage controlled oscillator 103 is compared with a signal obtained by N × M frequency division by the frequency dividers 104 and 105, and voltage control is performed by the comparison output. The oscillation frequency of the oscillator 103 is controlled. As a result, the first local oscillation frequency signal S103 of the voltage controlled oscillator 103 is frequency-divided to a frequency of 1 / N by the frequency divider 104 to become a second local oscillation frequency signal S104, which is 1 / M of frequency by the frequency divider 105. The frequency is divided to coincide with the frequency of the crystal oscillator 102.
[0023]
  Next, the firstReference exampleThe features of will be described. FirstReference exampleThen, as shown in FIG. 1, the bandpass filter 3 provided between the first-stage frequency converter 108 and the second-stage frequency converters 111 and 112 is provided outside the high-frequency IC 10 and has two stages. The frequency converters 111 and 112 of the eye form a quadrature down-conversion mixer, and the band-pass filter 113 provided in the subsequent stage of the frequency converters 111 and 112 of the second stage has a complex characteristic having frequency characteristics as shown in FIG. It is composed of a filter and is built in the high frequency IC 10.
[0024]
The mirror frequency of the second-stage frequency conversion unit is ideally attenuated sufficiently by the quadrature down-conversion mixer and the complex filter, as shown in FIG. 3, so that the second local oscillation frequency signal S104 (frequency fLO2) Of the second harmonic signal S11 (frequency f)IF2The band pass filter 3 outside the high frequency IC 10 does not need the steep selection performance as in the prior art, and a low cost band pass filter can be used. 3 (a) shows the input of the second stage frequency converter, (b) shows its output, (c) shows the input of the complex filter, and (d) shows its output.
[0025]
Actually, when the quadrature down-conversion mixer and the complex filter are built in the high-frequency IC 10, the amplitude and phase of the signal are shifted due to mismatch between the circuit that handles the I signal and the circuit that handles the Q signal. S11 (frequency fIF2) Unnecessary signals are generated in the vicinity. Since the external band-pass filter 3 has a higher selection performance than the band-pass filter configured on the IC, an unnecessary signal down-converted near the second intermediate frequency signal S11 can be further attenuated. The circuit specifications after the frequency converter are relaxed, making it easier to make an IC.
[0026]
  FIG.Is the first2Reference exampleFIG. 2 is a block diagram of the high frequency IC circuit of FIG.Reference exampleWill be explained.
[0027]
  The high frequency IC circuit shown in FIG.Reference example1 is provided with a high frequency IC 20 configured in the same manner as the high frequency IC 10 of FIG. 1 except that a complex filter unit 230 is incorporated instead of the bandpass filter 3 shown in FIG.
[0028]
The complex filter unit 230 is a quadrature generator 231 provided at the output stage of the buffer amplifier 109, and a band interposed between the output of the quadrature generator 231 and the inputs of the second-stage frequency converters 111 and 112. And a pass filter 232.
[0029]
In this configuration, the first intermediate frequency signal S 108 down-converted by the first-stage frequency converter 108 is input to the quadrature generator 231 via the buffer amplifier 109. Then, the quadrature generator 231 outputs the I signal and the Q signal to the second-stage frequency converters 111 and 112 via the band pass filter 232.
[0030]
  FIG.Is the first3Reference exampleFIG. 6 is an operation explanatory diagram of the frequency conversion block of FIG. 5, FIG. 7 is a band pass filter externally attached to the high frequency IC in FIG. 5, and a first-stage frequency conversion unit in the high frequency IC Is an explanatory diagram of the input / output signals regardingReference exampleWill be explained. 7A shows the input of the external bandpass filter, FIG. 7B shows the output thereof, FIG. 7C shows the input of the first stage frequency converter, and FIG. 7D shows the output thereof.
[0031]
  The high frequency IC circuit shown in FIG.Reference example1 is the same as the high-frequency IC 10 of FIG. 1 except that a low-pass filter 330 is incorporated instead of the band-pass filter 3 shown in FIG. 1 and a frequency conversion block 380 is incorporated instead of the frequency converter 108. The high frequency IC 30 is provided.
[0032]
The frequency conversion block 380 receives a quadrature generator 381 that divides the first local oscillation frequency signal S103 from the voltage controlled oscillator 103 into an I signal and a Q signal, and inputs the I signal and the Q signal from the quadrature generator 381. , The signal S2 amplified by the low noise amplifier 101 is frequency fIF1The quadrature down-conversion mixers 382 and 383 for down-converting the signal to the output signal, a phase shifter 384 for shifting the phase of any one of these outputs (the output of 383 in the figure) by 90 degrees, and via the phase shifter 384 And an adder 385 that adds the two signals obtained from the quadrature down-conversion mixers 382 and 383 to obtain the first intermediate frequency signal S108.
[0033]
The high-frequency IC circuit having the above-described configuration will be further described. The first-stage frequency converter is composed of an image rejection mixer. As shown in FIG. 6, the signal S2 amplified by the low noise amplifier 101 is output by the quadrature down conversion mixers 382 and 383 at a frequency f.IF1Down-converted to At this time, the quadrature down-conversion mixers 382 and 383 receive the I signal (frequency is f) divided by the quadrature generator 381.LO1-I) And Q signal (frequency is fLO1-Q) And are entered respectively.
[0034]
Both signals down-converted by the quadrature down-conversion mixers 382 and 383 are phase-shifted by 90 degrees by one of the phase shifters 384 and added together by the adder 385 to obtain a first intermediate frequency signal S108 as a buffer amplifier 109. Is output. Thereby, the mirror frequency is removed. However, FIG. 6 is an operation waveform diagram of an ideal image rejection mixer.
[0035]
Here, FIGS. 7A and 7B show the functions performed by the external band-pass filter 2. The characteristic required of the bandpass filter 2 is to suppress the mirror frequency generated in the first-stage frequency converter, and ideally, the function can be achieved by an image rejection mixer. For this reason, the frequency selection characteristics required for the external band-pass filter 2 are greatly relaxed.
[0036]
The quadrature down-conversion mixers 382 and 383 are input by dividing the signal S2 amplified by the low noise amplifier 101 into an I signal and a Q signal, and using the signal output from the voltage controlled oscillator 103 as the first local oscillation frequency signal. However, the effect does not change.
[0037]
In the third embodiment, the high-frequency IC 30 is configured to include the low-pass filter 330 instead of the band-pass filter 3 illustrated in FIG. 1. However, the configuration is not limited thereto, and the high-frequency IC 30 is similar to the high-frequency IC 30 a illustrated in FIG. In addition, the band pass filter 3 may be externally attached, or the high frequency IC 30b shown in FIG. 9 may be replaced with the complex filter unit 230 shown in FIG. 4 instead of the low pass filter 330.
[0038]
Here, the characteristic required for the filter between the first-stage frequency converter and the second-stage frequency converter is to suppress the mirror frequency of the second-stage frequency converter. 5 only needs to attenuate the signal that is down-converted to the second intermediate frequency signal S11 by the third harmonic of the second local oscillation frequency signal S104 used in the second-stage frequency conversion unit. As described above, this can be realized by incorporating a low-order low-pass filter in the high-frequency IC. In this case, the quadrature down-conversion mixer of the second-stage frequency converters 111 and 112 and the complex filter of the bandpass filter 113 need to be matched with high accuracy.
[0039]
On the other hand, as shown in FIGS. 8 and 9, the filter between the first-stage frequency converter and the second-stage frequency converter is connected to the external bandpass filter 3 or the built-in complex If implemented with a band-pass filter, the specifications of the quadrature down-conversion mixer and the complex filter are relaxed, making it easier to implement an IC.
[0040]
  FIG. 10 is a diagram according to the present invention.11 is a configuration diagram of a high-frequency IC circuit according to an embodiment.1An embodiment will be described.
[0041]
  The high frequency IC circuit shown in FIG.Reference example1 is different from FIG. 1 in that a frequency conversion block 480, buffer amplifiers 109a and 109b, and a band pass filter 430 are incorporated instead of the frequency conversion unit 108, the buffer amplifier 109, and the band pass filter 3 in FIG. 1 includes a high frequency IC 40 configured in the same manner as the one high frequency IC 10.
[0042]
The frequency conversion block 480 receives a signal from the low noise amplifier 101 and outputs a quadrature generator 481 that is divided into an I signal and a Q signal, a band pass filter 482 connected to the output, and a voltage controlled oscillator 103. The quadrature generator 483 that divides the first local oscillation frequency signal S103 into an I signal and a Q signal, and the I signal and the Q signal from the quadrature generator 483 are input, and the signal from the band pass filter 482 is converted into a frequency. fIF1The mixers 484, 485, 487, and 488 that obtain four signals by down-converting the signal to the first signal (first intermediate frequency signal), and adders 486 and 489 that add the four signals from these mixers to the prelude Has been. The outputs of the adders 486 and 489 are connected to the complex filter unit 110 after passing through the buffer amplifiers 109a and 109b and further through the bandpass filter 430, respectively.
[0043]
That is, an image rejection mixer (for example, a double quadrature type) is used as the first stage frequency conversion unit, and a complex bandpass filter unit (quadrulet generator generator 481, band incorporated in the high frequency IC is installed in the preceding stage. A pass filter 482) is arranged.
[0044]
In this configuration, a GPS signal received by the GPS antenna 1 is input to the high frequency IC 40 and amplified by the low noise amplifier 101. The amplified GPS signal is divided into an I signal and a Q signal by a quadrature generator 481 and input to a bandpass filter (complex bandpass filter) 482. The I and Q signals output from the bandpass filter 482 are mixed with the frequency f by the mixers 484, 485, 487, and 488 using the I and Q signals from the quadrature generator 383 as local oscillation frequency signals.IF1Down-converted to Then, the four signals obtained are added to the adders 486 and 489 and the mirror frequency is removed.
[0045]
Thus, the frequency is f by the bandpass filter 482.Lo1Of the first local oscillation frequency signal S103, and the frequency is fIF1Such as a signal that is down-converted to a first intermediate frequency signal of fIF1By suppressing unnecessary signals that are down-converted in the vicinity, an external band-pass filter 2 disposed between the GPS antenna 1 and the high-frequency IC 40, which has been conventionally required, becomes unnecessary.
[0046]
  FIG. 11 shows the first aspect of the present invention.21 is a configuration diagram of a high-frequency IC circuit according to an embodiment.2An embodiment will be described.
[0047]
  The high frequency IC circuit shown in FIG.Reference example1 is the same as the high frequency IC 10 of FIG. 1 except that a frequency conversion block 580 and a single mixer unit 510 are incorporated instead of the frequency conversion unit 108 and the complex filter unit 110 in FIG. A high frequency IC 50 is provided.
[0048]
The frequency conversion block 580 receives a signal from the low-noise amplifier 101 and outputs a quadrature generator 481 that is divided into an I signal and a Q signal, a band-pass filter 482 connected to the output, and a voltage-controlled oscillator 103. The first local oscillation frequency signal S103 is input, and the signal from the bandpass filter 482 is input to the frequency f.IF1Are obtained from the mixers 583 and 584 via the phase shifter 585, the phase shifter 585 for shifting the phase of any one of these outputs (the output of 584 in the figure) by 90 degrees, and the phase shifter 585. An adder 586 that obtains a first intermediate frequency signal by adding both signals together. The output of the adder 586 is connected to the input of the buffer amplifier 109.
[0049]
The single mixer unit 510 is connected to a single mixer 511 connected to the output of the bandpass filter 3, a bandpass filter 512 connected to this output, a buffer amplifier 513 connected to this output, and this output. An A / D conversion unit 514 is included.
[0050]
That is, the frequency converter in the first stage is formed by an image rejecting mixer (583, 584, 585, 586), as in the configuration of FIG. 5, and a complex bandpass filter unit built in the high frequency IC 50 is provided in the preceding stage. (481, 482) are arranged. Only the I signal or the Q signal is output from the first-stage frequency conversion unit, and is input to the single mixer 511 as the second-stage frequency conversion unit via the buffer amplifier 109 and the bandpass filter 3. With this configuration, the bandpass filter 2 externally attached before the first-stage frequency conversion unit is not required, and the internal configuration of the high frequency IC 50 can be simplified.
[0051]
  The first2In the embodiment, as shown in the example of FIG. 11, the filter provided between the first-stage frequency converter and the second-stage frequency converter is the external band-pass filter 3. As described in the above embodiments, the filter is not limited to an external band pass filter, and may be a built-in filter.
[0052]
Further, instead of the complex filter unit 110 in each of the above embodiments, for example, a configuration using a real bandpass filter unit 610 shown in FIG. 12 may be used. The real bandpass filter unit 610 includes a pair of real bandpass filters 613a and 613b having frequency characteristics shown in FIG. 13 instead of the bandpass filter 113 of the complex filter unit 110, and an A / D conversion unit 116. , 117 is configured in the same manner as the complex filter unit 110 except that it includes a digital signal processor (DSP) 618 for removing negative frequencies. The real band pass filter unit 610 is built in the high frequency IC in the same manner as the complex filter unit 110. The outputs of the real band pass filters 613a and 613b are input to the A / D converters 116 and 117 via the buffer amplifiers 114 and 115, respectively, and after A / D conversion, the negative frequency is removed by the digital signal processor 618. The Here, the negative frequency is a component that appears in a negative region when a trigonometric function is expressed by a complex function.
[0053]
Alternatively, instead of the complex filter unit 110, for example, a configuration using a real low-pass filter unit 710 illustrated in FIG. The real low-pass filter unit 710 includes a pair of real low-pass filters 713a and 713b instead of the band-pass filter 113 of the complex filter unit 110, and outputs negative frequencies and DC to the outputs of the A / D conversion units 116 and 117. The configuration is the same as that of the complex filter unit 110 except that a digital signal processor 718 for removing the signal is provided. The outputs of the real low-pass filters 713a and 713b are input to the A / D converters 116 and 117 via the buffer amplifiers 114 and 115, respectively, and after A / D conversion, the digital signal processor 718 outputs a negative frequency and DC (0 ) The vicinity is removed.
[0054]
【The invention's effect】
  The invention according to claim 1 is a circuit of an IC for high-frequency reception having a first-stage frequency converter and a second-stage frequency converter,Since the first-stage frequency converter forms an image rejection mixer and the second-stage frequency converter forms a quadrature down-conversion mixer, the image rejection mixer uses the image conversion mixer in the first-stage frequency conversion section. It is possible to suppress the down-conversion of the frequency to the vicinity of the first intermediate frequency signal and to relax the specifications of the external band-pass filter necessary for realizing the same communication performance. Alternatively, no bandpass filter is required. In other words, it is not necessary to use some of the filters placed before and after the two frequency converters as external components, so they can be built into the IC and easily integrated into an IC. Light weight and ease of assembly can be realized, and there is an effect that mixing and radiation of unnecessary signals can be suppressed. In addition, since the complex filter provided before the first-stage frequency conversion unit is built in the IC, a band-pass filter outside the IC provided before the first-stage frequency conversion unit can be eliminated.
[0060]
  Claim2The described invention is a circuit of a high-frequency receiving IC having a first-stage frequency converter and a second-stage frequency converter, and the first-stage frequency converter forms an image rejection mixer, A complex filter provided before the first stage frequency converter is built in the IC, and only the in-phase component I signal or quadrature component Q signal is output from the first stage frequency converter to convert the second stage frequency. Since the unit has a single mixer configuration, an external filter provided before the first-stage frequency conversion unit is not required, and the configuration of the internal circuit of the IC can be simplified. That is, in addition to being easily integrated into an IC, there are effects that the number of parts can be reduced, miniaturization, weight reduction, and easy assembly can be realized, and unwanted signal mixing and radiation can be suppressed.
[Brief description of the drawings]
FIG. 1 shows the present invention.RelatingFirstReference exampleIt is a block diagram of a high frequency IC circuit.
FIG. 2 is a frequency characteristic diagram of a complex filter provided in the high frequency IC of FIG.
3 is an explanatory diagram of input / output signals of a second-stage frequency conversion unit and complex filter in FIG. 1. FIG.
FIG. 4 shows the present invention.RelatingSecondReference exampleIt is a block diagram of a high frequency IC circuit.
FIG. 5 shows the present invention.RelatingThirdReference exampleIt is a block diagram of a high frequency IC circuit.
6 is an operation explanatory diagram of the frequency conversion block of FIG. 5;
7 is an explanatory diagram of input / output signals related to a band pass filter externally attached to the high frequency IC in FIG. 5 and a first-stage frequency conversion unit in the high frequency IC. FIG.
8 is a diagram illustrating another configuration example when the frequency conversion block of FIG. 5 is used.
FIG. 9 is a diagram illustrating another configuration example when the frequency conversion block of FIG. 5 is used.
FIG. 10 is a diagram according to the present invention1It is a block diagram of the high frequency IC circuit of embodiment.
FIG. 11 is a diagram according to the present invention1It is a block diagram of the high frequency IC circuit of embodiment.
FIG. 12 is a diagram illustrating a configuration example when a real bandpass filter unit is used instead of the complex filter unit;
13 is a frequency characteristic diagram of the real bandpass filter of FIG.
FIG. 14 is a diagram illustrating a configuration example when a real low-pass filter unit is used instead of the complex filter unit;
[Explanation of symbols]
  1 GPS antenna
  2 Bandpass filter
  3 Bandpass filter
  10, 20, 30, 30a, 30b, 40, 50 High frequency IC
  101 Low noise amplifier
  102 crystal oscillator
  103 Voltage controlled oscillator
  104 divider
  105 divider
  106 Phase comparator
  107 Low-pass filter
  108 Frequency converter
  109, 109a, 109b Buffer amplifier
  110 Complex filter section
  510 Single mixer section
  610 Real Band Pass Filter
  710 Real low-pass filter
  111, 112 Frequency converter
  113 Band pass filter
  114,115 Buffer amplifier
  116,117 A / D converter
  230 Complex filter section 230
  330 Low-pass filter
  430 Bandpass filter
  380, 480, 580 Frequency conversion block

Claims (2)

1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、2段目の周波数変換部はクアドラチャダウンコンバージョンミキサを形成し、1段目の周波数変換部の前段に設けられる複素フィルタをICに内蔵する高周波IC回路。An IC circuit for high-frequency reception having a first-stage frequency converter and a second-stage frequency converter, wherein the first-stage frequency converter forms an image rejection mixer, and the second-stage frequency The conversion unit forms a quadrature down-conversion mixer, and a high frequency IC circuit in which a complex filter provided before the first-stage frequency conversion unit is built in the IC. 1段目の周波数変換部と2段目の周波数変換部とを有する高周波受信用のICの回路であって、1段目の周波数変換部はイメージリジェクシンミキサを形成し、1段目の周波数変換部の前段に設けられる複素フィルタをICに内蔵し、1段目の周波数変換部から同相成分のI信号または直交成分のQ信号のみを出力し、2段目の周波数変換部はシングルミキサの構成にする高周波IC回路 1. A high-frequency receiving IC circuit having a first-stage frequency converter and a second-stage frequency converter, wherein the first-stage frequency converter forms an image rejection mixer, A complex filter provided before the conversion unit is built in the IC, and only the in-phase component I signal or the quadrature component Q signal is output from the first-stage frequency conversion unit, and the second-stage frequency conversion unit is a single mixer. High frequency IC circuit to be configured .
JP2000293032A 2000-09-26 2000-09-26 High frequency IC circuit Expired - Fee Related JP3788222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293032A JP3788222B2 (en) 2000-09-26 2000-09-26 High frequency IC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293032A JP3788222B2 (en) 2000-09-26 2000-09-26 High frequency IC circuit

Publications (2)

Publication Number Publication Date
JP2002111526A JP2002111526A (en) 2002-04-12
JP3788222B2 true JP3788222B2 (en) 2006-06-21

Family

ID=18775877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293032A Expired - Fee Related JP3788222B2 (en) 2000-09-26 2000-09-26 High frequency IC circuit

Country Status (1)

Country Link
JP (1) JP3788222B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183532B2 (en) * 2003-03-04 2008-11-19 三洋電機株式会社 High frequency equipment
JP3922235B2 (en) 2003-10-14 2007-05-30 松下電器産業株式会社 High frequency receiver and integrated circuit used therefor
JP2006311353A (en) * 2005-04-28 2006-11-09 Samsung Electronics Co Ltd Downconverter and upconverter
JP6398357B2 (en) * 2014-06-16 2018-10-03 船井電機株式会社 Receiver
KR102229212B1 (en) 2014-08-28 2021-03-18 삼성전자주식회사 Sliding intermediate frequency receiver and reception method with adjustable sliding number

Also Published As

Publication number Publication date
JP2002111526A (en) 2002-04-12

Similar Documents

Publication Publication Date Title
US7567610B2 (en) Frequency conversion circuit, radio frequency wave receiver, and radio frequency transceiver
JP5902430B2 (en) Harmonic rejection receiver architecture and mixer
US20070202815A1 (en) Up/down conversion circuitry for radio transceiver
WO2005034336A1 (en) Receiver including an oscillation circuit for generating an image rejection calibration tone
JP3856647B2 (en) Wireless terminal device
EP3039789B1 (en) Harmonic rejection translational filter
JP2009147943A (en) Receiver, tuner, and method of processing television signal
JP5345858B2 (en) Device for receiving and / or transmitting radio frequency signals with noise reduction
JPH11341098A (en) Radio device
US6876844B1 (en) Cascading-synchronous mixer and method of operation
US7046979B2 (en) Receiver for rejecting image signal
JP3788222B2 (en) High frequency IC circuit
JP2002300488A (en) Dual-type digital television tuner
CN103532574B (en) Device generating random intermediate frequency output in receiving frequency conversion system
JP3828077B2 (en) Frequency conversion circuit and communication device
JP2000261346A (en) High frequency ic
JP3993573B2 (en) Wireless communication device compatible with multiple wireless systems
US20060229011A1 (en) Frequency conversion method using single side band mixer, and frequency conversion circuit using the same
JP2002171296A (en) Quadrature modulator
JP2008530886A (en) Receiver for simultaneous reception of different standards
JP4108216B2 (en) Even harmonic mixer, quadrature mixer, and image rejection mixer
JP2006310940A (en) Signal generating circuit, frequency conversion circuit, frequency synthesizer, and communication system
JP2005167417A (en) Radio communication apparatus capable of dealing with a plurality of radio systems
JP4183821B2 (en) In-phase distribution circuit, even harmonic quadrature mixer and direct conversion receiver
US7990186B2 (en) Signal conditioning circuit with a shared oscillator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees