JP3782350B2 - ファイバーチャネルアービトレーテッドループの可変アクセス公平性 - Google Patents
ファイバーチャネルアービトレーテッドループの可変アクセス公平性 Download PDFInfo
- Publication number
- JP3782350B2 JP3782350B2 JP2001515567A JP2001515567A JP3782350B2 JP 3782350 B2 JP3782350 B2 JP 3782350B2 JP 2001515567 A JP2001515567 A JP 2001515567A JP 2001515567 A JP2001515567 A JP 2001515567A JP 3782350 B2 JP3782350 B2 JP 3782350B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- loop
- fair
- loop circuit
- recording medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本発明はファイバーチャネルアービトレーテッドループプロトコル(fibre channel arbitrated loop protocol)に関し、さらに詳しくのべると、単一のソースノードから複数のターゲットノードへパケットを効率的に伝送するシステムと方法に関する。
【0002】
【従来の技術と発明が解決しようとする課題】
ファイバーチャネルアービトレーテッドループ(FCAL)技法における「ループ」は、すべてのポートによって共用されているリソースである。アービトレーションのプロトコルは、ループに対する制御されたアクセスを、ループに接続された個々のポート(装置のノード)によって提供する。このプロトコルは、一つのポートから送られる情報が異なるポートから送られる情報を妨害しないことを保証する。これは、一つだけのポートがいつでも前記ループを「所有する(own)」ことを保証することによって達成される。
【0003】
ソースポートが、別の一つのポートを有するループ回路を確立してフレーム伝送を開始し得るようになる前に、そのソースポートは、同ループに対するアクセスについてアービトレートし、そのアービトレーションに勝たなければ(アービトレーションを獲得しなければ)ならない。二つ以上のポートがループへのアクセスを同時に要求する場合、各ポートはアービトレートし、そしてプロトコルが、どのポートがアービトレーションに勝つかを決定する。アービトレーションに勝つことができないポートは、現行のループ回路が終了した後(閉じた後)にアービトレーションに勝つため、アービトレートし続ける。
【0004】
上記アービトレーションプロトコルは、各ポートのループアドレスに基づいて、同時アービトレーションの要求を解決する。各ループアドレスは、どのポートがアービトレーションに勝つかを決定する、アドレスに関連する固定された優先度をもっている。優先度の高いポートが、所望のときいつでもアービトレートできるならば、優先度の低いポートはループに全くアクセスできないことになる。優先度の高いポートがループへのアクセスを独占するのを防止するため、アービトレーションプロトコルは「アクセス公平(access fairness)」の規則を利用する。これらアクセス公平規則は、複数のポートがアービトレートしている期間中、アクセス公平ウィンドウを確立する。このウィンドウ期間内では、アクセス公平を遵守する各ポートはアービトレーションに一回だけ勝つように制限される。ポートは、一度アービトレーションに勝つと、再びアービトレートできるようになるには、新しいアクセス公平ウィンドウが始まることを待たねばならない。現行のウィンドウ期間中にアービトレートしているすべてのポートがアービトレーションに勝ったとき、そのアクセス公平ウィンドウはリセットされて、待っていたポートは、ループを要求する場合、アービトレーションを開始することができる。アクセス公平を遵守するポートは「公平ポート(フェアポート)」と呼称される。アクセス公平を遵守しないポートは「不公平ポート(アンフェアポート)」と呼称される。公平にふるまうか又は不公平にふるまうかどうかの決定はシステム設計者にまかされており、処理量に応じて、固定するかまたは動的に変更可能にすることができる。
【0005】
いくつものアプリケーションが、一つ以上のポートを不公平にして残りのポートにアクセスの公平を遵守することを要求することによって利益が得られる。
【0006】
一つのポートがアービトレーションに勝った後、別のポートを有する「ループ回路」が確立される。そのループ回路は、互いにフレーム伝送とフレーム受け取りを行うため調整された二つのポート間の理論的結合である。ループの他のポートは遊休ポートであってループを監視しているか、またはそれら自体のアクセスを要求しており、そして現行のループ回路が終了するときにアクセスするためアービトレートしている。諸ポートがそれらのフレーム伝送を完了したとき、そのループ回路は終了し、そのループは、他のポートが使用するため利用可能になる。
【0007】
現在、転送プロトコルを使用して、特定の環境下のループのアクセス公平の効率が改善されている。その転送プロトコルには、「転送操作」を実施するための規則が含まれており、その転送操作によって、ループの現在の所有者(owner)(すなわちアービトレーションに勝った「公平」ポート)は、現在開かれているループ回路を(ループの制御を明け渡す(放棄する)ことなくかつ再びアービトレート(rearbitrate)することなしに)終了し、異なる装置を有する新しいループ回路を確立することができる。これは、例えば装置が、ループ上の複数の宛て先装置(multiple destination device)にファイルをコピーすることを希望する場合に望ましい。したがって、転送操作は、複数の宛て先に対するフレームを有するポートが、それらのフレームを、一回のループの占有期間中(during a single loop ownership)の一連のループ回路で伝送することを許容する。この操作によって、アービトレーションに関連するオーバーヘッドが大きく減少する。というのは、ループの現行の所有者は、ループにアクセスするために再びアービトレートする必要がないからである。
【0008】
伝送操作は、ループの現行の所有者がアービトレーションに公平に勝ったかまたは不公平に勝ったかにかかわらず発生し得る。したがって、不公平ポートに対する転送操作の規則が、現行の所有者にアービトレート中のポートを無視することを許容することは道理にかなっている。一方、公平ポートは、定義によって、公平にふるまわねばならない。その結果、新しい伝送操作は無視され、勝者であるアービトレートしているポート(アービトレーティングポート)に制御が明け渡される(放棄される)。したがって、公平ポートは、他のポートがアービトレートしている場合、転送プロトコルの改良されたフレーム伝送の効率を利用できない。
【0009】
本発明の発明者らは、公平ポートを、時々不公平にふるまわせることによって、性能の実質的な改善を実現できることを発見した。
【0010】
いくつもの公知のFCALを実施する場合、ループは、公平または不公平を、選択して選ぶことができる。このような場合、公平かまたは不公平かの決定は、ポートに配置されたファームウェアまたはハードウェアによって制御されて、条件が指示するとき、動的に変えることができる。この操作によって、ループポートは、フレーム伝送活動を動的に評価し、通常の活動の期間中、公平にふるまうことによって応答するが、ピーク活動の期間中、不公平なふるまいに切り換わることができる。しかし、これらの実施態様は、公平ポート(すなわち、アービトレーションに公平に勝ったポート)を、不公平にふるまわせることを示唆していない。むしろ、ポートは、アービトレーティングの前に公平または不公平として指示され、そのループの占有(tenancy)全体に対してはその機能を維持する。
【0011】
【課題を解決するための手段】
本発明は、ファイバーチャネルアービトレーテッドループが、そのループを占有する一部の期間では不公平にふるまい、そして他の部分の期間では公平にふるまう方法に関する。好ましい実施態様の公平ポートは、最初の宛て先ポートを有する第一ループ回路を確立する。そのループの制御をアートビトレートしているポートに明け渡す(放棄する)前に、同公平ポートは、他の宛て先ポートを有する一つ以上の後続のループ回路を確立する。ループ回路は、その公平ポートがループの制御を明け渡すことなくかつ再びアービトレートすることなしに次々に確立される。これは、(1)公平ポートが情報交換を望んでいるあらゆる宛て先ポートを有するループ回路を、同公平ポートが確立するまで、(2)固定期間が経過するまで;および/または(3)予め定められた最大数のループ回路が確立されるまで続く。
【0012】
本発明の一つ以上の実施態様の詳細を、添付図面と下記の記述によって説明する。本発明の他の特徴、目的および利点は、下記の説明と図面および特許請求の範囲から明らかになるであろう。
【0013】
【発明の実施の形態】
(概要)
本発明は、ファイバーチャネルアービトレーテッドループ(FCAL)の公平ポートが、そのループを占有する一部の期間では不公平にふるまい、そして他の部分の期間では公平にふるまう方法に関する。好ましい実施態様で、公平ポートは最初の宛て先ポートを有する第一ループ回路を確立する。そのループの制御をアービトレートしているポートに明け渡す(放棄する)前に、その公平ポートは、転送プロトコルの制御下で、他の宛て先ポートを有する一つ以上の後続のループ回路を確立する。ループ回路は、公平ポートがループの制御を明け渡すことなくかつ再びアービトレートすることなしに次々に確立される。これは、(1)公平ポートが情報の交換を望んでいるあらゆる宛て先ポートを有するループ回路を同公平ポートが確立するまで;(2)固定期間が経過するまで;および/または(3)予め定められた最大数のループ回路が確立されるまで続く。
【0014】
ポートは一般に、ファイバーチャネルホストアダプタカードである。このカードは、プログラム可能に構成することができて、そのカードに取り付けられた装置にループを制御させるアービトレーションプロトコルプロセスを実行する。またこのカードは、ループの現行の所有者が、二つ以上の装置に伝送する(すなわち一つ以上の転送操作を実行する)ことを許容する転送プロトコルのプロセスも実行する。
【0015】
アービトレーションプロトコルは、開始ポートがアービトレーションに勝つことを許容し、その結果、開始ポートは、ループの他のポートにまたはループの他のポートからデータを送りおよび受け取ることができる。その開始ポートは、公平または不公平にアービトレーションに勝ち、かつシステム構成と所望の性能パラメータに基づいて静的にまたは動的にアービトレーションに勝つように適応可能なタイプのものであると考えられる。しかし、本発明は、開始ポートが、通常にアクセス公平の規則に基づいてアービトレーションに勝ったときのみ適用可能である。換言すれば、本発明は、開始ポートが「公平ポート」の場合に当てはまる。公平ポートがループの制御を所有した後、その公平ポートに連結された装置(すなわちループの現行の所有者)と第一宛て先装置との間のループ回路接続が確立される。これは通常の方法を使用して行われる。新しい(第二)ループ回路を開始して(開いて)、最初の回路ループを終了する(閉じる)ため、転送プロトコルのプロセスが起動される。
【0016】
本発明の実施態様によれば、転送プロトコルのプロセスは、他のポートがループの制御を求めているかいないかにかかわらず操作を転送できるように構成されている。したがって、公平ポートは、転送モードで操作される場合、本質的に、「不公平に」ふるまうように構成されている。この実施態様では、不公平性は転送操作に限定され、アービトレーションには限定されない。
【0017】
開始ポートがすべての装置への伝送を終了すると(さもなければ、転送プロトコルプロセスにより割り込まれると)、転送プロトコルのプロセスは停止し、公平ポートは、元に戻って公平ポートのようにふるまう。これは、アービトレーションプロトコルプロセスによって指示される通常のアクセス公平の規則にしたがってループに対する制御を放棄することを意味する。
【0018】
図1は、関連するループケーパブルポート(loop-capable port)21〜26を通じて共通ループ20に連結された複数の装置11〜16で構成されたFCAL10を示す。先に説明したように、ループケーパブルポート21〜26は、ファイバーチャネルホストアダプタカードであってもよく、またはその関連装置のシステム・アーキテクチャの一部分として一体に形成されてもよい。装置11〜16は、例えば記憶装置、ワークステーションおよびタイル・サーバ(tile server)であってもよい。FCALの形態は、このような装置を接続して、例えば高性能のネットワークおよび部門毎のクラスタの記憶インタフェースとして働かせる。リングまたはループを構成するポートは、ファイバーチャネル接続を形成する一方向リンク30で接続されている。これらの接続によって、アービトレーションによる全ポート21〜26間の帯域幅への共用の(シェアされた)アクセスが容易になる。各ポートは、各種装置11〜16の伝送と受取りの要求を扱う適当なハードウェアとファームウェアを備えている。本願にて言及されるアービトレーションと転送のプロトコルは、FACL Rev7.0(FC−AL−2)ANSI仕様によって一般に定義されている。このANSI仕様は、アクセス公平アービトレーションを提供し、かつ転送操作中にループ回路を確立する一般規則を定義する。
【0019】
以下に詳細に説明される本発明は、ANSI仕様に定義されているようなFCALネットワークプロトコルのフレキシビリティーを利用して、FCALの帯域幅効率を改善する、改良された転送操作の手順を規定する。
【0020】
図2は、本発明の一実施態様のアービトレーションと転送のプロトコルのプロセスの操作流れ図を示す。
【0021】
開始ポートから複数のポートへの(一連の)フレームの配列(シーケンス)の転送は、この開始ポートがループ20を制御する必要があることを認識することで始まる(ステップ110)。この時、内部アクセスビットは、ループ回路を作ることによって、およびループケーパブルポート21〜26各々のループ活動を監視することによって、一般にセットおよびリセットされる。このアクセスビットは、各ポートに、現行のアクセス公平ウィンドウの期間中、ループの制御に対しアービトレートすることが自由なのかどうかを決定させる。アクセスビットのセッティングは当該技術分野でよく知られており、本発明の部分を形成していない。
【0022】
アービトレーションに勝ち、そしてそれを公平に行うため、公平な開始ポートは第一にそのアクセスビットをチェックする。このアクセスビットが真であれば(ステップ120)、その開始ポートは、アービトレーション〔ARB(X)〕信号をループ上に送り出す(ステップ130)。その開始ポートは、それ自体のARB(X)が再び受け取られるまでそれ自体のARB(X)を送り出し続ける(ステップ140)。これは、ループの制御を得ようとしているポートが、それ自体のARB(X)信号を同様にブロードキャストしている(撒き散らしている)からである。アクセス公平規則によれば、現在内部アクセスビットが真にセットされているアービトレートしているポートだけが現行のアクセス公平ウィンドウの期間中にアービトレーションに勝つ機会を有する。同様に、アクセスが真である場合および受け取られたARB(X)の優先度が低い場合、開始ポートは、インバウンドARB(X)(inbound ARB(X))を、ループ20に接続されてリッスンしているすべてのポートに対するそれ自体のARB(X)リクエストと取り替える(ステップ120)。(インバウンドARB(X)の優先度が高い場合、アクセス公平性が、開始ポートに、そのインバウンドARB(X)を、ループ上の次のリスニング中のポートに送る(通過させる)ことを要求する)。このように、開始ポートは、それ自体のARB(X)を再び受け取るまで、アービトレートし続ける(すなわち優先度の低いインバウンドARB(X)を、それ自体のARB(X)と取り替え続ける)。開始ポートはそれ自体のARB(X)リクエストを再び受け取ると、そのフレームを自由に伝送できる(ステップ150)。開始ポートはアービトレーションに勝つと、ループ20の現行の所有者になる。またそのポートは、ループ20の制御に対して公平にアービトレートされているので「公平ポート」である。
【0023】
結局、第一ループ回路が、公平ポートと、公平ポートが接続を確立することができかつ公平ポートがデータを伝送もしくは受信することを現在望んでいる任意の宛て先ポートとの間に確立される(ステップ160)。好ましい実施態様において、ループ回路が確立されると、公平ポートは、転送状態カウント変数(transfer-state-count variable)を、ゼロに等しい初期カウントにリセットする(ステップ170)。この転送状態カウントは、転送操作が公平ポートによって開始される度毎に増大される。また、占有タイマー(occupancy-timer)の変数も、やはりゼロに等しい初期タイマーカウントにリセットされる(ステップ180)。この占有タイマーの変数は、公平ポートがどの位の時間ループ20を制御したのかの経過を見る。情報を受け取るために現在接続されている宛て先ポート用のデータのフレーム配列は、公平ポートからその宛て先ポートへ伝送される(ステップ190)。この伝送は、その宛て先ポートに送るべきフレームがもはやなくなるまで、割り込まれることなく続く(ステップ200)。
【0024】
公平ポートは、そのうち、この第一ループ回路上での伝送を終了してその回路を終了することができる(ステップ210)。追加のフレームを異なる宛て先ポートに送る必要があるとき、すなわち転送操作が必要なとき(ステップ220)、現行のループ所有者(すなわち公平ポート)は、転送プロトコルを実施し、同公平ポートに、再びアービトレートすることなしで、ループ20の制御を保持し続けさせる。公平ポートが、フレームを他のポートに伝送する必要がない場合、転送操作は必要ないので、その公平ポートはループ20の制御を明け渡す(放棄する)。アクセス公平ウィンドウが依然として開いている場合(すなわち、少なくとも一つの他のポートがそれ自体のARB(X)を伝送している場合)、公平アクセス規則は、このようなポートが、新しい公平アクセスウィンドウの開く前に、ループ20の制御を獲得することができることを指図する。新しいウィンドウが開いているときは、各ポートによるループ20の制御は、装置が他の方式で指示する優先度をもっていなければ、やはり、一回だけ、一番先にアクセスしたもの順(first-to-access basis)で許される。
【0025】
通常のアクセス公平規則のもとで、公平ポートは、その公平ポートがそれとともに新しいループ回路を確立することができる新しく指定された宛て先ポートに、フレームを送ることが許容されるが、これは他のポートがアービトレートしていない場合だけである。このことは、他のポートがループ20の制御を獲得することを待っているときでも新しいループ回路が確立される場合を除いて、引続き本発明に当てはまる。公平ポートは、他の待っているポートによるループ制御のリクエストを単に無視するだけである。転送プロトコルは、その新しく指定された宛て先ポートを有する第二ループ回路を確立して転送操作を実施する。(ステップ250)。
【0026】
公平ポートは、現行の占有タイマーの変数値を、上記第二ループ回路を確立している間または確立する直前に、最大占有タイマー値と比較する(ステップ240)。これら二つの値が等しい場合、公平ポートは、予め定められたフレーム伝送期間を超えているので、ループ20の制御を放棄しなければならない。前期比較がなされたとき(ステップ270)、ループ回路がすでにアクティブである場合、公平ポートは完全なフレームを送るのを待ち(ステップ280)、ループ回路を終了し(ステップ290)、次いで制御を明け渡す(放棄する)。あるいは、公平ポートは、フレームの全配列が伝送を終了するまで待ってから、現行のアクティブループ回路を終了する。いずれにしろ、公平ポートは、時間の経過に応答して、ループ20の制御を明け渡す(放棄する)。
【0027】
公平ポートは、送るべきデータがもはやなくなり、やがてループ回路を終了するまで(ステップ300,310)、データをその第二ループ回路を通じて送り続ける。別の実施態様によれば、公平ポートは、ループに、宛て先ポートを有する追加の/後続のループ回路を(順に)確立し続ける(ステップ320,340)。(これには、公平ポートが異なる宛て先ポートに接続し次いで最初の宛て先ポートに戻って、追加のフレーム配列を伝送し続ける可能性が含まれている)。転送状態カウント変数を使用して、一回のループの占有において実施される転送操作の数が許される最大転送カウント値にいつ等しくなるのか(等しくなったとき)を確認する(ステップ330)。これは期間の経過に類似していて、アービトレーションが最初に「公平に」獲得されたことに関係なく、単一のポートによるループ独占を制御する別の方法を提供する。
【0028】
このように、本発明は、別の宛て先ポートがループの制御を求めているときでも、転送プロトコル規則を適用して、最初のループ回路が一回のループの占有中において終了した後に、現行の所有者(開始ポート)を、複数の宛て先ポートに接続させる。好ましい実施態様でこれは、公平ポートに配置されたドライバ・ファームウェアで行われかつ搭載プロセッサ(すなわちCPU)で実行されるか、あるいは、特定用途向け集積回路(ASIC)で実行される。公平ポートのファームウェアは、各種宛て先ポートへの複数の後続のループ回路各々に対する転送操作を処理する。
【0029】
本発明の実施態様を説明してきた。しかし、本発明の精神と範囲から逸脱することなく各種の変形を行うことができることは分かるであろう。さらに、当業技術者は、上記処理ステップのいくつかは、順序に関係がないので記載されたものとは異なる順序で行うことができることが分かるであろう。したがって、本発明は、具体的に例示された実施態様に限定されず、本願の特許請求の範囲の範囲によってのみ限定されると解すべきである。
【図面の簡単な説明】
【図1】 本発明の代表的なファイバーチャネルアービトレーテッドループの全構造図である。
【図2】 本発明の代表的実施態様のアービトレーションとアクセス公平を示す操作流れ図である。なお、各種図面の同じ参照番号と指示は同じ要素を示す。
Claims (20)
- フレームの配列を、ループを通じて、複数のポートがアービトレートしているときに確立されるファイバーチャネルアービトレーテッドループアクセス公平ウィンドウ期間内においてアービトレーションに一回だけ勝つように制限される公平ポートによって、同公平ウィンドウの一回のループの占有の間、複数の宛て先ポートに伝送する方法であって;
(a)前記公平ポートによって、第一宛て先ポートを有する第一ループ回路を確立し、
(b)前記第一ループ回路を終了し、次いで、
(c)前記公平ポートがいずれのアービトレートしているポートへも制御を明け渡すことなくかつ再びアービトレートすることなく、同公平ポートと第二宛て先ポートの間の第二ループ回路を開始する、
ステップを含んでなる方法。 - (a)前記第二ループ回路を終了し、次いで、
(b)後続のループ回路を、前記公平ポートと宛先ポートとの間に順に確立し、そして前記第一ループ回路、前記第二ループ回路および前記後続のループ回路のすべてが、一回のループの占有の間に開始される、
ステップをさらに含んでいる請求項1に記載の方法。 - ループの制御を明け渡すべきときを確認するステップをさらに含んでいる請求項2に記載の方法。
- 制御を明け渡すべきときを確認する前記ステップが、最大フレーム伝送期間を確認することを含んでいる請求項3に記載の方法。
- (a)前記最大フレーム伝送期間が経過するときを確認し、
(b)現行フレームが、前記最大フレーム伝送期間の最後の時点で伝送されていることを確認し、次いで、
(c)前記後続のループ回路のうち最後の一つを、前記現行フレームが伝送された後に直ちに終了する、
ステップをさらに含んでいる請求項4に記載の方法。 - (a)前記最大フレーム伝送期間が経過するときを確認し、
(b)現行フレームが、前記最大フレーム伝送期間の最後の時点で伝送されていることを確認し、次いで、
(c)前記後続のループ回路のうち最後の一つを、前記現行フレームを含むフレームの配列のうちの最後のフレームが伝送された後に直ちに終了する、
ステップをさらに含んでいる請求項4に記載の方法。 - 制御を明け渡すべきときを確認する前記ステップが、フレームの前記配列すべての、全宛て先ポートへの伝送が起こったときを確認することを含んでいる請求項3に記載の方法。
- 転送操作が確立されたときに、転送状態カウントを増やすステップをさらに含み、制御を明け渡すべきときを確認する前記ステップが、前記転送状態カウントを最大転送カウントと比較することを含む請求項3に記載の方法。
- 前記後続のループ回路が、前記公平ポートと先に接続された宛て先ポートとを再び接続するループ回路を含む請求項2に記載の方法。
- (a)フレームの配列のなかの最後のフレームが伝送された後、前記公平ポートと前記宛て先ポートの間の、前記後続のループ回路のうちの最後の一つを終了し、次いで、
(b)別のアービトレートしているポートに、ループを確立させる、
ステップをさらに含んでいる請求項2に記載の方法。 - フレームの配列を、ループを通じて、複数のポートがアービトレートしているときに確立されるファイバーチャネルアービトレーテッドループアクセス公平ウィンドウ期間内においてアービトレーションに一回だけ勝つように制限される公平ポートによって、同公平ウィンドウの一回のループの占有の間、複数の宛て先ポートに伝送するためのコンピュータプログラムを記録したコンピュータが読み取り可能な記録媒体であって;そのコンピュータプログラムは、同公平ポートに、
(a)第一宛て先ポートを有する第一ループ回路を確立させ、
(b)前記第一ループ回路を終了させ、次いで、
(c)前記公平ポートがいずれのアービトレートしているポートへも制御を明け渡すことなくかつ再びアービトレートすることなく、同公平ポートと第二宛て先ポートの間の第二ループ回路を開始させる、
命令を含んでいる記録媒体。 - 前記コンピュータプログラムが、
(a)前記第二ループ回路を終了させ、次いで、
(b)後続のループ回路を、前記公平ポートと宛先ポートとの間に順に確立させ、前記第一ループ回路、前記第二ループ回路および前記後続のループ回路のすべてが、一回のループの占有の間に開始される、
命令をさらに含んでいる請求項11に記載の記録媒体。 - 前記コンピュータプログラムが、
前記ループの制御を明け渡すべきときを確認する命令をさらに含んでいる請求項12に記載の記録媒体。 - 制御を明け渡すべきときを確認する前記命令が、最大フレーム伝送期間が経過したときを確認することを含む請求項13に記載の記録媒体。
- 前記コンピュータプログラムが、
(a)現行のフレームが、前記最大フレーム伝送期間の最後の時点で伝送されていることを確認し、次いで、
(b)前記現行のフレームが伝送された後に直ちに前記後続のループ回路のうちの最後の一つを終了させる、
命令をさらに含んでいる請求項14に記載の記録媒体。 - 前記コンピュータプログラムが、
(a)現行フレームが、前記最大フレーム伝送期間の最後の時点で伝送されていることを確認し、次いで、
(b)前記現行フレームを含むフレームの全配列が伝送された後に直ちに前記後続のループ回路のうちの最後の一つを終了させる、
命令をさらに含んでいる請求項14に記載の記録媒体。 - 制御を明け渡すべきときを確認することが、フレームの前記配列すべての、全宛て先ポートへの伝送が起こったときを確認することを含んでいる請求項13に記載の記録媒体。
- 前記コンピュータプログラムは、転送操作が確立される度毎に、転送状態カウントを増やす命令をさらに含み、前記制御を明け渡すべきときを確認する命令が、前記転送状態カウントを最大転送カウントと比較することを含んでいる請求項13に記載の記録媒体。
- 前記後続のループ回路が、前記公平ポートと先に接続された宛て先ポートとを再び接続するループ回路を含む請求項12に記載の記録媒体。
- 前記コンピュータプログラムが、
(a)前記フレームの配列のなかの最後のフレームが伝送された後、前記公平ポートと前記宛て先ポートの間の、後続のループ回路のうちの最後の一つを終了させ、次いで、
(b)別のアービトレートしているポートに、ループを確立させる、
命令をさらに含んでいる請求項12に記載の記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/370,096 US6459701B1 (en) | 1999-08-06 | 1999-08-06 | Variable access fairness in a fibre channel arbitrated loop |
US09/370,096 | 1999-08-06 | ||
PCT/US2000/040554 WO2001011810A1 (en) | 1999-08-06 | 2000-08-02 | Variable access fairness in a fibre channel arbitrated loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003527777A JP2003527777A (ja) | 2003-09-16 |
JP3782350B2 true JP3782350B2 (ja) | 2006-06-07 |
Family
ID=23458205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001515567A Expired - Fee Related JP3782350B2 (ja) | 1999-08-06 | 2000-08-02 | ファイバーチャネルアービトレーテッドループの可変アクセス公平性 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6459701B1 (ja) |
EP (1) | EP1203466A1 (ja) |
JP (1) | JP3782350B2 (ja) |
KR (1) | KR100431372B1 (ja) |
CA (1) | CA2380420A1 (ja) |
WO (1) | WO2001011810A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185631B1 (en) * | 1998-10-14 | 2001-02-06 | International Business Machines Corporation | Program for transferring execution of certain channel functions to a control unit and having means for combining certain commands and data packets in one sequence |
US6999460B1 (en) * | 2000-10-16 | 2006-02-14 | Storage Technology Corporation | Arbitrated loop port switching |
US7346674B1 (en) * | 2001-06-07 | 2008-03-18 | Emc Corporation | Configurable fibre channel loop system |
US7397788B2 (en) * | 2002-07-02 | 2008-07-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device zoning in fibre channel arbitrated loop systems |
US7660316B2 (en) * | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
US7630300B2 (en) * | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
US7664018B2 (en) | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
US7240135B2 (en) * | 2004-03-05 | 2007-07-03 | International Business Machines Corporation | Method of balancing work load with prioritized tasks across a multitude of communication ports |
US7839865B2 (en) * | 2005-01-26 | 2010-11-23 | Emulex Design & Manufacturing Corporation | Dynamically controlling fair access to a system packet interface attached switch enclosure |
US7609649B1 (en) * | 2005-04-26 | 2009-10-27 | Cisco Technology, Inc. | Methods and apparatus for improving network based virtualization performance |
US10644975B2 (en) | 2017-08-08 | 2020-05-05 | Arista Networks, Inc. | Method and system for probing forwarding elements of network elements |
US10644969B2 (en) * | 2017-08-08 | 2020-05-05 | Arista Networks, Inc. | Method and system for network elements to internally probe their forwarding elements |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60250742A (ja) * | 1984-05-28 | 1985-12-11 | Nec Corp | 伝送路システムのアクセス制御方式 |
JPH0818588A (ja) * | 1994-06-27 | 1996-01-19 | Nippon Telegr & Teleph Corp <Ntt> | リング型ネットワークの経路切換え方法 |
US5535035A (en) * | 1994-09-15 | 1996-07-09 | International Business Machines Corporation | Optical fiber ring communications system and communications method |
US5598541A (en) | 1994-10-24 | 1997-01-28 | Lsi Logic Corporation | Node loop port communication interface super core for fibre channel |
US5754549A (en) | 1995-12-05 | 1998-05-19 | International Business Machines Corporation | Inexpensive two-way communications switch |
US5751715A (en) * | 1996-08-08 | 1998-05-12 | Gadzoox Microsystems, Inc. | Accelerator fiber channel hub and protocol |
US5922077A (en) | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
US5991891A (en) * | 1996-12-23 | 1999-11-23 | Lsi Logic Corporation | Method and apparatus for providing loop coherency |
US6055228A (en) * | 1996-12-23 | 2000-04-25 | Lsi Logic Corporation | Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment |
US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US5919599A (en) * | 1997-09-30 | 1999-07-06 | Brewer Science, Inc. | Thermosetting anti-reflective coatings at deep ultraviolet |
KR100607392B1 (ko) * | 1998-02-24 | 2006-08-02 | 시게이트 테크놀로지 엘엘씨 | 다이나믹 반이중 방식의 루프 공정성을 보존하기 위한통신 시스템 및 방법 |
US6934546B1 (en) * | 1998-04-30 | 2005-08-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for control of soft handoff usage in radiocommunication systems |
US6188668B1 (en) * | 1998-05-01 | 2001-02-13 | Emulex Corporation | Automatic isolation in loops |
US6167026A (en) * | 1998-05-01 | 2000-12-26 | Emulex Corporation | Programmable error control circuit |
US6157652A (en) * | 1998-05-01 | 2000-12-05 | Emulex Corporation | Hub port with constant phase |
US6282188B1 (en) * | 1998-05-01 | 2001-08-28 | Emulex Corporation | Scalable hub |
US6226269B1 (en) * | 1998-05-01 | 2001-05-01 | Emulex Corporation | Elimination of invalid data in loop network |
US6064679A (en) * | 1998-05-01 | 2000-05-16 | Emulex Corporation | Hub port without jitter transfer |
US6101166A (en) * | 1998-05-01 | 2000-08-08 | Emulex Corporation | Automatic loop segment failure isolation |
US6215775B1 (en) * | 1998-10-22 | 2001-04-10 | Emulex Corporation | Node insertion and removal in a loop network |
-
1999
- 1999-08-06 US US09/370,096 patent/US6459701B1/en not_active Expired - Lifetime
-
2000
- 2000-08-02 CA CA002380420A patent/CA2380420A1/en not_active Abandoned
- 2000-08-02 JP JP2001515567A patent/JP3782350B2/ja not_active Expired - Fee Related
- 2000-08-02 EP EP00963784A patent/EP1203466A1/en not_active Withdrawn
- 2000-08-02 KR KR10-2002-7001404A patent/KR100431372B1/ko not_active IP Right Cessation
- 2000-08-02 WO PCT/US2000/040554 patent/WO2001011810A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20020025209A (ko) | 2002-04-03 |
WO2001011810A1 (en) | 2001-02-15 |
KR100431372B1 (ko) | 2004-05-13 |
EP1203466A1 (en) | 2002-05-08 |
US6459701B1 (en) | 2002-10-01 |
CA2380420A1 (en) | 2001-02-15 |
JP2003527777A (ja) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6570853B1 (en) | Method and apparatus for transmitting data to a node in a distributed data processing system | |
US6675268B1 (en) | Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes | |
US6138185A (en) | High performance crossbar switch | |
JP3782350B2 (ja) | ファイバーチャネルアービトレーテッドループの可変アクセス公平性 | |
JP5370973B2 (ja) | ファイバチャネルアービトレート型ループシステムにおけるデバイスアクセスフェアネスのための方法および装置 | |
JP4820752B2 (ja) | ファイバチャネルアービトレート型ループシステムにおけるデバイスアクセスフェアネスのための方法および装置 | |
US7197536B2 (en) | Primitive communication mechanism for adjacent nodes in a clustered computer system | |
JP4448515B2 (ja) | ファイバチャネルアービトレート型ループシステムにおけるデバイスアクセスフェアネスのための方法および装置 | |
US6396832B1 (en) | Method and apparatus for optimizing a switched arbitrated loop for maximum access fairness | |
US7720064B1 (en) | Method and system for processing network and storage data | |
US7813360B2 (en) | Controlling device access fairness in switched fibre channel fabric loop attachment systems | |
US6810452B1 (en) | Method and system for quarantine during bus topology configuration | |
JP2003030165A (ja) | 複数の連結したデータ処理ノードからなるネットワークでのノード状態を決定するための方法及び/又はノード活性を決定する方法 | |
JPH10164096A (ja) | マルチキャスト・パケット・アクセス調停方法 | |
JPH02290349A (ja) | 星形ローカルエリアネツトワーク用リングバスハブおよびリングバスパケツトを初期設定する方法 | |
JPH07177173A (ja) | コンピュータ相互接続システム | |
US6374316B1 (en) | Method and system for circumscribing a topology to form ring structures | |
JPH03123952A (ja) | アービトレーシヨンを制御するための方法及び装置 | |
JP2633900B2 (ja) | 共通バス制御方法 | |
US6657973B1 (en) | Communications node, network system and method of controlling network system | |
JPH09116570A (ja) | ネットワークメッセージルート指定装置のための待ち時間短縮及びルート裁定方法 | |
US6647446B1 (en) | Method and system for using a new bus identifier resulting from a bus topology change | |
US6751697B1 (en) | Method and system for a multi-phase net refresh on a bus bridge interconnect | |
US6286048B1 (en) | System and method for discovering relative states of processors | |
JP3759708B2 (ja) | コンピュータネットワークにおけるスタベーションを回避する方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |