JP3775681B2

JP3775681B2 - Manufacturing method of semiconductor wafer

Info

Publication number: JP3775681B2
Application number: JP2003167307A
Authority: JP
Inventors: 真史神田; 晴司原田
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2003-06-12
Filing date: 2003-06-12
Publication date: 2006-05-17
Anticipated expiration: 2023-06-12
Also published as: JP2005005490A

Description

【０００１】
【発明の属する技術分野】
この発明は半導体ウェーハの製造方法、詳しくは半導体ウェーハの熱処理工程において、基板保持治具（以下、サセプタ）による保持を原因とした半導体ウェーハの裏面に対する傷またはパーティクルを除去する半導体ウェーハの製造技術に関する。
【０００２】
【従来の技術】
近年、片面鏡面ウェーハの製造にあって、デバイスメーカからのウェーハの表面精度の要求が厳しくなっている。これにより、高精度な片面鏡面ウェーハに対しては、裏面研磨を施すことが一般的となっている。ウェーハの裏面が粗ければ、例えばデバイス作製時のフォトリソ工程で、真空チャックされたウェーハの裏面の凹凸がウェーハの表面（デバイス形成面）に転写され、露光時の焦点がぼやけたり、歩留りが低下するためである。
また、近年にあっては、シリコンウェーハの直径が２００ｍｍ（８インチ）から３００ｍｍ以上へと大口径化している。大口径ウェーハでは、各種の高温熱処理工程、成膜工程におけるウェーハの保持に際して、自重によるウェーハ変形を原因としたスリップの発生のおそれがある。
それを防ぐため、ウェーハ支持部が大きいサセプタを使用し、ウェーハの外周部の裏面を大きな面積で保持する方法が採用されている。
【０００３】
しかしながら、裏面が研磨されたウェーハの外周部を下方から大きな保持面積で保持すると、小さな保持面積で保持した場合よりも、サセプタのウェーハ保持面に付着したパーティクルなどが、ウェーハの裏面に転移する可能性が高くなる。しかも、ウェーハの外周部の裏面にサセプタとの接触による傷が発生し、この傷に伴うパーティクルがウェーハの裏面に飛移する恐れもあった。
こうして発生したパーティクルは、その後の熱処理工程で、ウェーハの裏面に焼き付けられる。焼き付けられたパーティクルは、後工程のＳＣ−１液またはＳＣ−２液などによる洗浄では、ほとんど除去することができない。その結果、裏面にパーティクルを有するウェーハは、顕著な不良品を除き、そのままデバイスメーカに出荷されていた。これにより、デバイスメーカでは、前述したようにデバイス作製時のフォトリソ工程で、真空チャックされたウェーハの裏面の凹凸がウェーハの表面に転写されて露光時の焦点がぼやけたり、ウェーハの裏面から剥がれた一部のパーティクルが、新たにウェーハの表面に付着して歩留りを低下させていた。
【０００４】
従来、このような熱処理後のウェーハ裏面の課題を解消するため、サセプタからの発塵を低減する、例えば特許文献１のような方法が開発されている。
従来法では、サセプタとして、ウェーハ支持部の内周側の上側角部の外周面をテーパ面とし、そのテーパ面の縁部分を面取りしたものを採用している。
シリコンウェーハをサセプタに載置して、熱処理した際、仮に炉内の熱により、シリコンウェーハが若干軟らかくなって反りが発生しても、上述したように上側角部がテーパ加工された面取り面であるため、この上側角部と接触するウェーハの外周部へのウェーハ重量の集中が緩和される。その結果、熱処理中にウェーハの内部応力は臨界せん断応力を超えることがなくなり、シリコンウェーハの支持を原因としたスリップ転位の発生を防ぐことができる。
【０００５】
【特許文献１】
特開２０００−３１９４５５号公報（第１頁、図１）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来法では、このようにウェーハの支持を原因としたスリップ転位の発生を防止することができても、サセプタのウェーハ保持面に付着したパーティクルなどが、ウェーハの裏面に転移することまでは解消できなかった。
しかも、上述したようにウェーハ支持部の内周側の上側角部の外周面をテーパ面とし、そのテーパ面の縁部分を面取りした場合でも、ウェーハの裏面の傷は完全には無くすことができなかった。
【０００７】
そこで、発明者は、鋭意研究の結果、熱処理後、熱処理により発生したウェーハの裏面の酸化膜を除去し、次いでウェーハの裏面を所定量だけ研磨すれば、このサセプタに起因したパーティクルおよび傷などによる不良品の発生を低減できることを知見し、この発明を完成させた。
【０００８】
【発明の目的】
この発明は、サセプタに起因したパーティクルおよび傷などによる不良品の発生を低減することができる半導体ウェーハの製造方法を提供することを、その目的としている。
また、この発明は、半導体ウェーハの反りを低減することができる半導体ウェーハの製造方法を提供することを、その目的としている。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体ウェーハの少なくとも表面を鏡面研磨する工程と、その後、半導体ウェーハをサセプタに保持して熱処理し、該半導体ウェーハを酸化膜により被覆する工程と、この熱処理された半導体ウェーハの表面を、前記酸化膜を介して保護膜により被覆する工程と、この保護膜による被覆後、前記半導体ウェーハの裏面の酸化膜をエッチングする工程と、該エッチング後、前記半導体ウェーハの表面から保護膜を除去する工程と、前記エッチング後、前記半導体ウェーハの裏面を研磨布を用いて所定量だけ研磨する工程とを備えた半導体ウェーハの製造方法である。
【００１０】
半導体ウェーハとしては、代表的なシリコンウェーハ以外にも、例えばガリウム砒素ウェーハ（ＧａＡｓウェーハ）などを採用することができる。また、半導体ウェーハは貼り合わせＳＯＩ基板、ＳＩＭＯＸ基板、水素ガスまたはアルゴンガス雰囲気中で熱処理された半導体ウェーハ、ＲＴＡ処理基板、エピタキシャル基板でもよい。
ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）とは、半導体ウェーハを急速加熱する熱処理である。通常、ハロゲンランプを熱源とした急速加熱装置が用いられる。鏡面研磨されるのは、半導体ウェーハの表面だけでもよいし、表裏両面でもよい。
【００１１】
熱処理装置の種類は限定されない。例えば、半導体ウェーハの表面に薄膜をそれぞれ形成するエピタキシャル成長装置、ＣＶＤ装置、スパッタリング装置および真空蒸着装置などを採用することができる。その他、半導体ウェーハの表面の平坦度を高める水素アニール装置、アルゴンアニール装置などを採用することができる。さらには、ＳＩＭＯＸ基板の作製時などに用いられるイオン注入後の高温アニール装置などを採用することができる。熱処理の条件は、熱処理装置の種類によりそれぞれ異なる。例えば、貼り合わせＳＯＩ基板の場合では酸化性ガスの雰囲気下で１１００℃程度の熱処理、ＳＩＭＯＸ基板の場合では埋め込みシリコン酸化膜を形成するために、酸化性ガスの雰囲気下で１３００℃以上の熱処理となる。
【００１２】
この半導体ウェーハは裏面エッチングの前に、デバイス形成面の損傷を最小限に抑えるため、半導体ウェーハの表面を保護膜により被覆する。保護膜の種類は限定されない。酸化膜用のエッチング液（例えばＨＦ溶液）に対する耐薬品性を有していればよい。例えば、日東電工社製の型式ＥＬＰＢＴ−５０ＥＦを採用することができる。このシートは、貼着により半導体ウェーハに固定される。
エッチング液は、酸化膜の組成により適宜変更される。例えばシリコン酸化膜の場合、ＨＦ溶液を採用することができる。この場合、エッチング液のｐＨは１〜３、液温は１０〜４０℃である。
基板裏面の酸化膜のエッチング方法は限定されない。例えば、半導体ウェーハをエッチング液に所定時間だけ漬ける浸漬法、エッチング液を含浸させた布により酸化膜を拭き取る拭き取り法などを採用することができる。
【００１３】
半導体ウェーハの表面から保護膜を除去する方法は限定されない。例えば、保護膜が剥離可能なシートまたはフィルムの場合には、手作業により剥離することができる。その他、加熱による焼却、所定の溶解液による溶失でもよい。保護膜を除去する時期は、裏面の酸化膜をエッチングした後であればよい。例えばエッチングの直後でもよいし、裏面を研磨した直後でもよい。
半導体ウェーハの裏面を研磨する所定量とは、サセプタに起因したパーティクルおよび傷を除去可能な量である。あらかじめ酸化膜が除去されているので、その研磨量は例えば３μｍ以下となる。
【００１４】
使用される研磨装置としては、例えば、半導体ウェーハを研磨ヘッドに真空吸着する方式の装置、キャリアプレートを介して、半導体ウェーハを研磨ヘッドにワックス貼着するワックスマウント方式の装置、または水を含むバックパッドによって半導体ウェーハを研磨ヘッドに保持するワックスレスマウント方式の装置などを採用することができる。
さらに、研磨装置は、１枚の半導体ウェーハだけを研磨する枚葉式の装置でもよい。または、複数枚の半導体ウェーハを同時に研磨するバッチ式の装置でもよい。そして、研磨装置は、研磨ヘッドを研磨定盤の上方に対向配置したものでもよいし、これとは上下を逆に配置したものでもよい。
研磨布としては、例えば発泡したウレタンのブロックをスライスした発泡性ウレタンタイプの研磨布、ポリエステルフェルトにポリウレタンを含浸させた多孔性の不織布タイプの研磨布などを採用することができる。
研磨時には、通常、研磨剤として、例えばコロイダルシリカ（シリカゾル）などの遊離砥粒を含むスラリーが、研磨布の研磨作用面に供給される。
【００１５】
請求項２に記載の発明は、前記半導体ウェーハの裏面の研磨後、該半導体ウェーハの表面の酸化膜を、エッチングにより厚さ１００〜２００ｎｍまで減厚する請求項１に記載の半導体ウェーハの製造方法である。
１００ｎｍ未満では部分的に酸化膜が除去され残酸化膜が無くなり、その部分が保護膜としての役割を果たさなくなる。
また、２００ｎｍを超えるとウェーハの反りが大きくなり、その後の平坦度測定で測定器の測定子とウェーハが接触するなどの不都合が生じる。
基板表面の酸化膜を除去するエッチング液は、前記基板裏面の酸化膜を除去する際に使用したＨＦ溶液などを採用することができる。エッチング方法も、前記浸漬法などを採用することができる。
【００１６】
【作用】
この発明によれば、半導体ウェーハをサセプタにより保持し、熱処理装置により熱処理する。これにより、半導体ウェーハが酸化膜により被覆される。このとき、サセプタの基板支持面に存在するパーティクルが、基板の裏面に転移し、この熱処理時の熱により焼き付く。また、サセプタとの接触により基板の外周部の裏面に傷も発生し、その傷に伴うパーティクルが、基板の裏面に付着して、同様に焼き付きが起きる。
その後、この熱処理された半導体ウェーハの表面だけを、酸化膜を介して保護膜により被覆する。次いで、半導体ウェーハの裏面の酸化膜をエッチングする。露出した半導体ウェーハの裏面には、サセプタに起因したパーティクルおよび傷が残る場合がある。この残存したパーティクルなどは、その後、半導体ウェーハの裏面を研磨することで除去される。その際の研磨量は少量（例えば３μｍ程度）となる。その結果、これらのパーティクルおよび傷などに起因した半導体ウェーハの不良品、および、デバイスの不良品の発生を低減することができる。
【００１７】
特に、請求項２に記載の発明によれば、半導体ウェーハの裏面の研磨後、半導体ウェーハの表面の酸化膜をエッチングし、その酸化膜の厚さを１００〜２００ｎｍまで減厚する。
片面に酸化膜が形成された半導体ウェーハは、半導体ウェーハの表裏両面側の硬度の違いから反りが発生しやすい。そこで、このように基板表面の酸化膜を薄くすることで、基板表面の酸化膜がまったく除去されていないものに比べて、半導体ウェーハの反りを低減することができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施例に係る半導体ウェーハの製造方法を説明する。ここでは、ＳＩＭＯＸ基板を例とする。
両面鏡面仕上げされた直径３００ｍｍのシリコン単結晶基板を用い、大電流イオン注入装置を使用し、あらかじめ５５０℃に保持した炉内で、１８０ｋｅＶの加速電圧により、シリコン単結晶基板の内部に、その表面側から酸素イオンを４×１０¹⁷ａｔｍｓ／ｃｍ³で注入する。次に、シリコン単結晶基板をＳＣ−１洗浄およびＳＣ−２洗浄する。それから、縦型熱処理炉にシリコン単結晶基板を挿入し、アルゴンガス雰囲気中で、１３５０℃、酸素分圧０．５％、４時間の熱処理を行う。
その後、酸素分圧を５０％まで引き上げ、さらに７時間の熱処理を施す。これにより、所定の厚さの表面シリコン層１２とバルク層１３との間に埋め込みシリコン酸化膜１１が介されたＳＩＭＯＸ基板１０が得られる（図１（ａ））。
【００１９】
これらの熱処理時には、スリップ防止のため、リング形状のサセプタを用いて、シリコン単結晶基板の外周部の裏面が広範囲に保持される。その際、サセプタの基板支持面に存在するパーティクルが、シリコン単結晶基板の裏面に転移し、その後、この熱処理時の熱によって焼き付けられる。また、サセプタとの接触により、シリコン単結晶基板の外周部の裏面に傷が発生する。しかも、その傷に伴って発生したパーティクルも基板裏面に焼き付く。その後、得られたＳＩＭＯＸ基板１０を炉内より取り出す。この取り出されたＳＩＭＯＸ基板１０には、熱処理により厚さ６００ｎｍ程度のシリコン酸化膜１４が形成されている。
【００２０】
次に、ＳＩＭＯＸ基板１０の表面に、ウェーハより大きいサイズで、厚さ１０〜１００μｍの表面保護シート１５を貼着する。具体的には、日東電工社製の型式ＥＬＰＢＴ−５０ＥＦを使用する（図１（ｂ））。それから、ＳＩＭＯＸ基板１０の裏面を、濃度５０％のＨＦ水溶液（２５℃）に浸したクリーンルーム用布１６により拭き上げ、基板裏面のシリコン酸化膜１４を除去する。これにより、上述した熱処理時、ＳＩＭＯＸ基板１０の露出面の全域に形成されたシリコン酸化膜１４のうち、裏面側のシリコン酸化膜１４の部分が除去される（図１（ｃ））。このとき、ＳＩＭＯＸ基板１０のワープ（反り）は約３００μｍである。
【００２１】
その後、このシリコン酸化膜１４が除去されたＳＩＭＯＸ基板１０の裏面にだけ、図示しない片面枚葉式研磨装置を用い、仕上げ研磨を順次施す（図２（ａ））。片面枚葉式研磨装置は、上面に研磨布が貼着された研磨定盤と、研磨定盤の真上に配置され、下面にバックパッドを介してシリコン単結晶基板が水張りされた研磨ヘッドとを備えたものである。研磨布には、ロデールニッタ社製のＭＨＳ１５Ａ１．５ＰＪＥを使用する。研磨定盤の回転数は、１次研磨が５０ｒｐｍ、２次研磨が２００ｒｐｍ、３次研磨が５０ｒｐｍである。研磨ヘッドの回転数は、１次研磨が５０ｒｐｍ、２次研磨が５０ｒｐｍ、３次研磨が５０ｒｐｍである。研磨剤には、ロデールニッタ社製のＲｏｄｅｌ２３９８１：１０を各次の研磨に共通して使用する。研磨剤の供給量は、各次の研磨に共通して１．０リットル／分である。各次の研磨量は約１μｍ、総研磨量は約３μｍと少量である。これは、事前に基板裏面側のシリコン酸化膜１４がエッチングされているためである。
【００２２】
このとき、サセプタに起因してＳＩＭＯＸ基板１０の裏面に焼き付いていたパーティクルおよび傷が除去される。その結果、このようなパーティクルおよび傷などに起因したＳＩＭＯＸ基板１０の不良品の発生、および、デバイス作製時の例えばフォトリソ工程で、真空チャックされたＳＩＭＯＸ基板１０の裏面の凹凸がその表面に転写され、露光時の焦点がぼやけたりして発生したデバイスの不良品の個数を低減することができる。
その後、ＳＩＭＯＸ基板１０はブラシを使用してスクラブ洗浄される（図２（ｂ））。スクラブ洗浄時、シリコン単結晶基板が保持される保持板の回転速度は５０ｒｐｍ、ブラシの回転数は５０ｒｐｍである。また、リンス液の供給量は４．５リットル／分である。
【００２３】
その後、濃度５０％のＨＦ水溶液（２５℃）を７倍希釈した液中に、ＳＩＭＯＸ基板１０を１２分間浸漬する（図２（ｃ））。これにより、基板表面のシリコン酸化膜１４の厚さが約１００ｎｍまで減厚される。シリコン酸化膜１４のエッチングレートは３５０〜４００μｍ／分である。ＳＩＭＯＸ基板１０のワープは、基板裏面のシリコン酸化膜１４を除去した直後の約３００μｍから約１００μｍまで低減される。基板表面にシリコン酸化膜１４を有したシリコン単結晶基板は、その表裏両面側の硬度の違いからワープが発生しやすい。そのため、このように基板表面のシリコン酸化膜１４を減厚することで、シリコン単結晶基板の反りが低減する。
それから、ＳＩＭＯＸ基板１０はＳＣ−１洗浄およびＳＣ−２洗浄され（図２（ｄ））、さらに各種の検査後（図２（ｅ））、デバイスメーカに出荷される（図２（ｆ））。
【００２４】
ここで、一実施例に示す製造方法（本発明）により作製されたＳＩＭＯＸ基板（試験例１〜６）と、従来の製造方法により作製されたＳＩＭＯＸ基板（比較例１）とについて、ＳＩＭＯＸ基板の裏面に対するパーティクルおよび傷の発生についての試験結果を報告する。パーティクルおよび傷の発生の度合いは、集光灯の下で、目視外観検査を実施することにより測定した。
このうち、比較例１は、ＳＩＭＯＸ基板の裏面側のシリコン酸化膜を研磨により除去した後、ＳＣ−１洗浄およびＳＣ−２洗浄した片面酸化膜除去ウェーハである。また、試験例１，２は、基板裏面のシリコン酸化膜をＨＦ溶液によりエッチングし、こうして露出したバルク層のシリコン面を３μｍだけ研磨し、その後、基板表面側のシリコン酸化膜を完全に除去し、ＳＣ−１洗浄およびＳＣ−２洗浄した表裏両面酸化膜除去ウェーハ（ベアウェーハ）である。さらに、試験例３〜６は、この試験例１，２の条件において、基板表面側のシリコン酸化膜を厚さ１００ｎｍだけ残した片面酸化膜除去ウェーハである。その結果を表１に示す。
【００２５】
【表１】

【００２６】
表１から明らかなように、比較例１のＳＩＭＯＸ基板の外周部の裏面に、サセプタによるパーティクルが多発した。しかも、この裏面には傷も発生していた。これに対して、試験例１〜６にあっては、パーティクルが大幅に低減し、傷の発生も抑えられた。
【００２７】
【発明の効果】
この発明によれば、熱処理後、半導体ウェーハの裏面の酸化膜を除去するとともに、露出した半導体ウェーハの裏面を所定量だけ研磨するようにしたので、サセプタに起因して半導体ウェーハの裏面に存在するパーティクルおよび傷などを除去することができる。その結果、半導体ウェーハの不良品およびこの基板の表面に作製されるデバイスの不良品の発生頻度をそれぞれ低減することができる。
【００２８】
特に、請求項２に記載の発明によれば、半導体ウェーハの裏面の研磨後、半導体ウェーハの表面の酸化膜をエッチングして１００〜２００ｎｍまで減厚するようにしたので、半導体ウェーハの反りの低減が図れる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体ウェーハの製造方法を示すフローシートである。
【図２】この発明の一実施例に係る半導体ウェーハの製造方法を示すフローシートの続きである。
【符号の説明】
１０ＳＩＭＯＸ基板（半導体ウェーハ）、
１４シリコン酸化膜（酸化膜）、
１５表面保護シート（保護膜）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer manufacturing method, and more particularly to a semiconductor wafer manufacturing technique for removing scratches or particles on the back surface of a semiconductor wafer caused by holding by a substrate holding jig (hereinafter referred to as a susceptor) in a heat treatment step of the semiconductor wafer. .
[0002]
[Prior art]
In recent years, in the manufacture of single-sided mirror-finished wafers, the demand for wafer surface accuracy from device manufacturers has become stricter. As a result, it is common to perform back surface polishing on high-precision single-sided mirror wafers. If the backside of the wafer is rough, for example, in the photolithographic process during device fabrication, the unevenness on the backside of the vacuum-chucked wafer is transferred to the wafer surface (device formation surface), blurring the focus during exposure, and lowering the yield. It is to do.
In recent years, the diameter of silicon wafers has increased from 200 mm (8 inches) to more than 300 mm. In a large-diameter wafer, there is a risk of occurrence of slip due to wafer deformation due to its own weight when holding the wafer in various high-temperature heat treatment processes and film formation processes.
In order to prevent this, a method is used in which a susceptor having a large wafer support is used and the back surface of the outer periphery of the wafer is held in a large area.
[0003]
However, if the outer periphery of the wafer whose back surface is polished is held from below with a large holding area, particles attached to the wafer holding surface of the susceptor can be transferred to the back side of the wafer, compared to when holding with a small holding area. Increases nature. In addition, scratches due to contact with the susceptor occur on the back surface of the outer peripheral portion of the wafer, and there is a possibility that particles accompanying the scratches may fly to the back surface of the wafer.
The particles thus generated are baked on the back surface of the wafer in a subsequent heat treatment step. The burned-in particles can hardly be removed by cleaning with the SC-1 solution or SC-2 solution in the subsequent step. As a result, wafers having particles on the back surface were shipped to device manufacturers as they were, with the exception of notable defective products. As a result, in the device manufacturer, as described above, in the photolithographic process at the time of device fabrication, the unevenness on the back surface of the vacuum-chucked wafer was transferred to the front surface of the wafer, causing the focal point during exposure to blur or peeling off from the back surface of the wafer. Some particles newly adhered to the surface of the wafer, reducing the yield.
[0004]
Conventionally, in order to solve such a problem on the back surface of the wafer after the heat treatment, a method such as Patent Document 1 for reducing dust generation from a susceptor has been developed.
In the conventional method, as the susceptor, an outer peripheral surface of the upper corner portion on the inner peripheral side of the wafer support portion is a tapered surface, and an edge portion of the tapered surface is chamfered.
When the silicon wafer is placed on the susceptor and heat-treated, even if the silicon wafer is slightly softened and warped due to the heat in the furnace, the chamfered surface with the upper corner tapered as described above. Therefore, the concentration of the wafer weight on the outer peripheral portion of the wafer in contact with the upper corner portion is alleviated. As a result, the internal stress of the wafer does not exceed the critical shear stress during the heat treatment, and slip dislocation due to the support of the silicon wafer can be prevented.
[0005]
[Patent Document 1]
JP 2000-319455 A (first page, FIG. 1)
[0006]
[Problems to be solved by the invention]
However, in the conventional method, even if the occurrence of slip dislocation due to the support of the wafer can be prevented in this way, particles adhered to the wafer holding surface of the susceptor are transferred to the back surface of the wafer. Could not be resolved.
Moreover, as described above, even when the outer peripheral surface of the upper corner portion on the inner peripheral side of the wafer support portion is a tapered surface and the edge portion of the tapered surface is chamfered, scratches on the back surface of the wafer can be completely eliminated. There wasn't.
[0007]
Therefore, as a result of earnest research, the inventor removed the oxide film on the back surface of the wafer generated by the heat treatment after the heat treatment, and then polished the back surface of the wafer by a predetermined amount, thereby causing particles and scratches caused by the susceptor. As a result of finding out that the occurrence of defective products can be reduced, the present invention has been completed.
[0008]
OBJECT OF THE INVENTION
An object of the present invention is to provide a semiconductor wafer manufacturing method capable of reducing the occurrence of defective products due to particles, scratches, and the like caused by a susceptor.
Another object of the present invention is to provide a semiconductor wafer manufacturing method capable of reducing the warpage of the semiconductor wafer.
[0009]
[Means for Solving the Problems]
The invention described in claim 1 includes a step of mirror-polishing at least the surface of the semiconductor wafer, a step of holding the semiconductor wafer on the susceptor and performing a heat treatment, and a step of covering the semiconductor wafer with an oxide film. A step of coating the surface of the semiconductor wafer with a protective film through the oxide film, a step of etching the oxide film on the back surface of the semiconductor wafer after the coating with the protective film, and the surface of the semiconductor wafer after the etching A method for manufacturing a semiconductor wafer comprising: removing a protective film from the substrate; and polishing the back surface of the semiconductor wafer by a predetermined amount using a polishing cloth after the etching.
[0010]
As a semiconductor wafer, besides a typical silicon wafer, for example, a gallium arsenide wafer (GaAs wafer) can be employed. The semiconductor wafer may be a bonded SOI substrate, a SIMOX substrate, a semiconductor wafer that has been heat-treated in an atmosphere of hydrogen gas or argon gas, an RTA-treated substrate, or an epitaxial substrate.
RTA (Rapid Thermal Annealing) is a heat treatment for rapidly heating a semiconductor wafer. Usually, a rapid heating apparatus using a halogen lamp as a heat source is used. Only the surface of the semiconductor wafer or both the front and back surfaces may be mirror-polished.
[0011]
The kind of heat processing apparatus is not limited. For example, an epitaxial growth apparatus, a CVD apparatus, a sputtering apparatus, a vacuum deposition apparatus, or the like that forms a thin film on the surface of a semiconductor wafer can be employed. In addition, a hydrogen annealing device, an argon annealing device, or the like that increases the flatness of the surface of the semiconductor wafer can be employed. Furthermore, a high-temperature annealing apparatus after ion implantation used for manufacturing a SIMOX substrate or the like can be employed. The heat treatment conditions vary depending on the type of heat treatment apparatus. For example, in the case of a bonded SOI substrate, a heat treatment at about 1100 ° C. in an oxidizing gas atmosphere, and in the case of a SIMOX substrate, in order to form a buried silicon oxide film, a heat treatment at 1300 ° C. or higher in an oxidizing gas atmosphere Become.
[0012]
Before the back surface etching of this semiconductor wafer, the surface of the semiconductor wafer is covered with a protective film in order to minimize damage to the device formation surface. The kind of protective film is not limited. What is necessary is just to have chemical resistance with respect to the etching liquid for oxide films (for example, HF solution). For example, model ELP BT-50EF manufactured by Nitto Denko Corporation can be used. This sheet is fixed to the semiconductor wafer by sticking.
The etching solution is appropriately changed depending on the composition of the oxide film. For example, in the case of a silicon oxide film, an HF solution can be employed. In this case, the pH of the etching solution is 1 to 3, and the solution temperature is 10 to 40 ° C.
The etching method of the oxide film on the back surface of the substrate is not limited. For example, a dipping method in which a semiconductor wafer is immersed in an etching solution for a predetermined time, a wiping method in which an oxide film is wiped with a cloth impregnated with the etching solution, or the like can be employed.
[0013]
The method for removing the protective film from the surface of the semiconductor wafer is not limited. For example, when the protective film is a peelable sheet or film, it can be peeled off manually. In addition, incineration by heating or loss by a predetermined solution may be used. The protective film may be removed after the oxide film on the back surface is etched. For example, it may be immediately after etching or immediately after the back surface is polished.
The predetermined amount for polishing the back surface of the semiconductor wafer is an amount capable of removing particles and scratches caused by the susceptor. Since the oxide film is removed in advance, the polishing amount is, for example, 3 μm or less.
[0014]
As a polishing apparatus used, for example, an apparatus that vacuum-sucks a semiconductor wafer to a polishing head, a wax mount apparatus that wax-bonds a semiconductor wafer to the polishing head via a carrier plate, or a back containing water It is possible to employ a waxless mount type apparatus that holds the semiconductor wafer on the polishing head by the pad.
Further, the polishing apparatus may be a single wafer type apparatus that polishes only one semiconductor wafer. Alternatively, a batch type apparatus that simultaneously polishes a plurality of semiconductor wafers may be used. The polishing apparatus may be one in which the polishing head is disposed opposite to the upper surface of the polishing surface plate, or may be one in which the upper and lower sides are arranged reversely.
As the polishing cloth, for example, a foaming urethane type polishing cloth obtained by slicing a foamed urethane block, a porous nonwoven cloth type polishing cloth in which a polyester felt is impregnated with polyurethane, and the like can be used.
At the time of polishing, a slurry containing free abrasive grains such as colloidal silica (silica sol) is usually supplied as an abrasive to the polishing surface of the polishing cloth.
[0015]
The invention according to claim 2 is the method for manufacturing a semiconductor wafer according to claim 1, wherein after the back surface of the semiconductor wafer is polished, the oxide film on the surface of the semiconductor wafer is reduced to a thickness of 100 to 200 nm by etching. It is.
If the thickness is less than 100 nm, the oxide film is partially removed and there is no residual oxide film, and that part does not serve as a protective film.
On the other hand, when the thickness exceeds 200 nm, the warpage of the wafer increases, and inconveniences such as contact between the probe of the measuring instrument and the wafer occur in the subsequent flatness measurement.
As the etching solution for removing the oxide film on the substrate surface, the HF solution used when removing the oxide film on the back surface of the substrate can be adopted. As the etching method, the dipping method or the like can be employed.
[0016]
[Action]
According to this invention, the semiconductor wafer is held by the susceptor and heat-treated by the heat treatment apparatus. As a result, the semiconductor wafer is covered with the oxide film. At this time, particles present on the substrate support surface of the susceptor are transferred to the back surface of the substrate and are baked by heat during the heat treatment. Further, the contact with the susceptor causes scratches on the back surface of the outer peripheral portion of the substrate, and the particles accompanying the scratches adhere to the back surface of the substrate, and similarly burn-in occurs.
Thereafter, only the surface of the heat-treated semiconductor wafer is covered with a protective film via an oxide film. Next, the oxide film on the back surface of the semiconductor wafer is etched. Particles and scratches due to the susceptor may remain on the exposed back surface of the semiconductor wafer. The remaining particles are then removed by polishing the back surface of the semiconductor wafer. The polishing amount at that time is small (for example, about 3 μm). As a result, it is possible to reduce the occurrence of defective semiconductor wafers and defective devices due to these particles and scratches.
[0017]
In particular, according to the invention described in claim 2, after polishing the back surface of the semiconductor wafer, the oxide film on the surface of the semiconductor wafer is etched, and the thickness of the oxide film is reduced to 100 to 200 nm.
A semiconductor wafer having an oxide film formed on one side is likely to warp due to the difference in hardness between the front and back sides of the semiconductor wafer. Thus, by reducing the thickness of the oxide film on the substrate surface in this way, it is possible to reduce the warpage of the semiconductor wafer as compared with the case where the oxide film on the substrate surface is not removed at all.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a semiconductor wafer according to an embodiment of the present invention will be described below. Here, a SIMOX substrate is taken as an example.
Using a 300 mm diameter silicon single crystal substrate with a mirror finish on both sides, using a large current ion implantation apparatus, the surface is placed inside the silicon single crystal substrate with an acceleration voltage of 180 keV in a furnace previously maintained at 550 ° C. Oxygen ions are implanted from the side at 4 × 10 ¹⁷ atoms / cm ³ . Next, the silicon single crystal substrate is subjected to SC-1 cleaning and SC-2 cleaning. Then, a silicon single crystal substrate is inserted into a vertical heat treatment furnace, and heat treatment is performed in an argon gas atmosphere at 1350 ° C., oxygen partial pressure 0.5%, and 4 hours.
Thereafter, the oxygen partial pressure is increased to 50% and a heat treatment is further performed for 7 hours. As a result, the SIMOX substrate 10 in which the buried silicon oxide film 11 is interposed between the surface silicon layer 12 and the bulk layer 13 having a predetermined thickness is obtained (FIG. 1A).
[0019]
During these heat treatments, a ring-shaped susceptor is used to prevent the slip, and the back surface of the outer peripheral portion of the silicon single crystal substrate is held in a wide range. At that time, particles present on the substrate support surface of the susceptor are transferred to the back surface of the silicon single crystal substrate, and are then baked by heat during the heat treatment. In addition, the contact with the susceptor causes scratches on the back surface of the outer peripheral portion of the silicon single crystal substrate. In addition, particles generated along with the scratch are also baked onto the back surface of the substrate. Thereafter, the obtained SIMOX substrate 10 is taken out from the furnace. A silicon oxide film 14 having a thickness of about 600 nm is formed on the extracted SIMOX substrate 10 by heat treatment.
[0020]
Next, a surface protective sheet 15 having a size larger than the wafer and having a thickness of 10 to 100 μm is attached to the surface of the SIMOX substrate 10. Specifically, a model ELP BT-50EF manufactured by Nitto Denko Corporation is used (FIG. 1B). Then, the back surface of the SIMOX substrate 10 is wiped with a clean room cloth 16 dipped in a 50% concentration HF aqueous solution (25 ° C.) to remove the silicon oxide film 14 on the back surface of the substrate. As a result, during the heat treatment described above, the silicon oxide film 14 on the back side is removed from the silicon oxide film 14 formed over the entire exposed surface of the SIMOX substrate 10 (FIG. 1C). At this time, the warp (warpage) of the SIMOX substrate 10 is about 300 μm.
[0021]
Thereafter, final polishing is sequentially performed only on the back surface of the SIMOX substrate 10 from which the silicon oxide film 14 has been removed, using a single-sided single wafer polishing apparatus (not shown) (FIG. 2A). The single-sided single-wafer polishing apparatus includes a polishing platen having a polishing cloth adhered to the upper surface, a polishing head disposed directly above the polishing platen, and a silicon single crystal substrate water-filled on the lower surface via a back pad. It is equipped with. For the polishing cloth, MHS15A 1.5PJE manufactured by Rodel Nitta Co. is used. The rotation speed of the polishing platen is 50 rpm for primary polishing, 200 rpm for secondary polishing, and 50 rpm for tertiary polishing. The rotational speed of the polishing head is 50 rpm for primary polishing, 50 rpm for secondary polishing, and 50 rpm for tertiary polishing. As the abrasive, Rodel 2398 1:10 manufactured by Rodel Nitta is commonly used for each subsequent polishing. The supply amount of the abrasive is 1.0 liter / min in common with each subsequent polishing. Each subsequent polishing amount is about 1 μm, and the total polishing amount is about 3 μm. This is because the silicon oxide film 14 on the back side of the substrate has been etched in advance.
[0022]
At this time, particles and scratches burned on the back surface of the SIMOX substrate 10 due to the susceptor are removed. As a result, the defective product of the SIMOX substrate 10 due to such particles and scratches is generated, and the irregularities on the back surface of the SIMOX substrate 10 that has been vacuum chucked are transferred to the surface in, for example, a photolithography process during device fabrication. In addition, the number of defective devices generated due to blurring of the focal point during exposure can be reduced.
Thereafter, the SIMOX substrate 10 is scrubbed using a brush (FIG. 2B). At the time of scrub cleaning, the rotation speed of the holding plate for holding the silicon single crystal substrate is 50 rpm, and the rotation speed of the brush is 50 rpm. The supply amount of the rinsing liquid is 4.5 liters / minute.
[0023]
Thereafter, the SIMOX substrate 10 is immersed for 12 minutes in a solution obtained by diluting a 50% concentration HF aqueous solution (25 ° C.) seven times (FIG. 2C). As a result, the thickness of the silicon oxide film 14 on the substrate surface is reduced to about 100 nm. The etching rate of the silicon oxide film 14 is 350 to 400 μm / min. The warping of the SIMOX substrate 10 is reduced from about 300 μm immediately after the removal of the silicon oxide film 14 on the back side of the substrate to about 100 μm. A silicon single crystal substrate having a silicon oxide film 14 on the surface of the substrate is prone to warp due to the difference in hardness between the front and back surfaces. Therefore, the warp of the silicon single crystal substrate is reduced by reducing the thickness of the silicon oxide film 14 on the substrate surface in this way.
Then, the SIMOX substrate 10 is subjected to SC-1 cleaning and SC-2 cleaning (FIG. 2D), and after various inspections (FIG. 2E), is shipped to a device manufacturer (FIG. 2F). .
[0024]
Here, regarding the SIMOX substrate (Test Examples 1 to 6) manufactured by the manufacturing method (the present invention) shown in one example and the SIMOX substrate (Comparative Example 1) manufactured by the conventional manufacturing method, Report the test results of particles and scratches on the back side. The degree of generation of particles and scratches was measured by conducting a visual appearance inspection under a condenser lamp.
Of these, Comparative Example 1 is a single-side oxide film-removed wafer in which the silicon oxide film on the back surface side of the SIMOX substrate is removed by polishing and then subjected to SC-1 cleaning and SC-2 cleaning. In Test Examples 1 and 2, the silicon oxide film on the back surface of the substrate was etched with HF solution, and the silicon surface of the bulk layer thus exposed was polished by 3 μm, and then the silicon oxide film on the substrate surface side was completely removed. , SC-1 cleaned and SC-2 cleaned front and back double-sided oxide film removed wafer (bare wafer). Further, Test Examples 3 to 6 are single-sided oxide film-removed wafers in which the silicon oxide film on the substrate surface side is left by a thickness of 100 nm under the conditions of Test Examples 1 and 2. The results are shown in Table 1.
[0025]
[Table 1]

[0026]
As is apparent from Table 1, particles due to the susceptor frequently occurred on the back surface of the outer peripheral portion of the SIMOX substrate of Comparative Example 1. Moreover, scratches were also generated on the back surface. On the other hand, in Test Examples 1 to 6, particles were greatly reduced and generation of scratches was suppressed.
[0027]
【The invention's effect】
According to the present invention, after the heat treatment, the oxide film on the back surface of the semiconductor wafer is removed, and the exposed back surface of the semiconductor wafer is polished by a predetermined amount, so that it exists on the back surface of the semiconductor wafer due to the susceptor. Particles and scratches can be removed. As a result, it is possible to reduce the frequency of occurrence of defective semiconductor wafers and defective devices manufactured on the surface of the substrate.
[0028]
In particular, according to the second aspect of the present invention, after polishing the back surface of the semiconductor wafer, the oxide film on the surface of the semiconductor wafer is etched to reduce the thickness to 100 to 200 nm. Can be planned.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a semiconductor wafer manufacturing method according to an embodiment of the present invention.
FIG. 2 is a continuation of the flow sheet showing a method for manufacturing a semiconductor wafer according to an embodiment of the present invention.
[Explanation of symbols]
10 SIMOX substrate (semiconductor wafer),
14 Silicon oxide film (oxide film),
15 Surface protective sheet (protective film).

Claims

A step of mirror polishing at least the surface of the semiconductor wafer;
Thereafter, the semiconductor wafer is held on a susceptor and heat treated, and the semiconductor wafer is coated with an oxide film;
Coating the surface of the heat-treated semiconductor wafer with a protective film through the oxide film;
After coating with the protective film, etching the oxide film on the back surface of the semiconductor wafer;
Removing the protective film from the surface of the semiconductor wafer after the etching;
And a step of polishing the back surface of the semiconductor wafer by a predetermined amount using a polishing cloth after the etching.

The method for manufacturing a semiconductor wafer according to claim 1, wherein after polishing the back surface of the semiconductor wafer, an oxide film on the surface of the semiconductor wafer is reduced to a thickness of 100 to 200 nm by etching.