JP3773089B2 - Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit - Google Patents

Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit Download PDF

Info

Publication number
JP3773089B2
JP3773089B2 JP28373099A JP28373099A JP3773089B2 JP 3773089 B2 JP3773089 B2 JP 3773089B2 JP 28373099 A JP28373099 A JP 28373099A JP 28373099 A JP28373099 A JP 28373099A JP 3773089 B2 JP3773089 B2 JP 3773089B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
constant voltage
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28373099A
Other languages
Japanese (ja)
Other versions
JP2001109530A (en
Inventor
健夫 今
師久 山本
健男 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP28373099A priority Critical patent/JP3773089B2/en
Publication of JP2001109530A publication Critical patent/JP2001109530A/en
Application granted granted Critical
Publication of JP3773089B2 publication Critical patent/JP3773089B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、定電圧発生回路さらには温度変化や電源変動、製造ばらつきにかかわらず一定の電圧を発生可能な定電圧発生回路に関し、例えば電気的に書込み消去可能な不揮発性半導体メモリにおける書込み電圧、消去電圧を発生する定電圧発生回路に利用して有効な技術に関する。
【0002】
【従来の技術】
近年、内蔵メモリとして不揮発性メモリを有するマイクロコンピュータが提供されている。不揮発性メモリは電源を遮断しても記憶内容が保持されるため、不揮発性メモリを内蔵したマイクロコンピュータは低消費電力が要求される携帯電話等にとって極めて有効である。
【0003】
不揮発性メモリは、書込みや消去の際に通常のLSIの電源電圧に比べて高い電圧や負電圧を必要とするため、チップ内部にチャージポンプ回路などの昇圧回路や定電圧発生回路からなる内部電源回路を有することが多い。
【0004】
一方、不揮発性メモリは、フローティングゲートを有するMOSFETなどからなる記憶素子に書込み電圧や消去電圧を印加してそのしきい値を変化させることで情報の記憶を行なう。しかも、記憶素子のしきい値の変化は予め定められた電圧範囲内に入るように精度良く行なう必要があるため、不揮発性メモリにおける書込み動作は、SRAMやDRAMなどの揮発性メモリに比べてかなり長いミリ秒オーダの時間(例えば10mS等)をかけて行なうようにされていた。
【0005】
【発明が解決しようとする課題】
そのため、不揮発性メモリにおける書込み、消去時間の短縮はこれを内蔵するマイクロコンピュータやICカードなどのシステムの高速化、スループットの向上にとって極めて重要である。さらに、不揮発性メモリにおける書込み、消去時間の短縮を図る上で、書込み電圧や消去電圧の精度の向上が重要であり、製造ばらつきや温度変化、電源変動にかかわらず一定の電圧を発生する定電圧発生回路が望まれている。
【0006】
図11に、本発明者らによって検討された定電圧発生回路の一例が示されている。同図の定電圧発生回路は、直列接続された2個のツェナーダイオードDz1,Dz2および電流制御用MOSトランジスタQcrと、上記電流制御用MOSトランジスタのゲート電圧を発生する電圧供給回路とからなり、チャージポンプなどの昇圧回路10の出力端子に上記ツェナーダイオードDz1,Dz2を接続して、昇圧回路より発生される負電圧をツェナーダイオードDz1,Dz2の逆方向電圧でクランプするようにしたものである。
【0007】
この定電圧発生回路は、昇圧回路10によりツェナーダイオードDz1,Dz2から引き抜かれる電流をMOSトランジスタQcrによって制限するとともに、電圧供給回路に印加する制御信号C1〜C5を制御することで、電圧供給回路から出力される電圧つまりはトランジスタQcrのゲートバイアス電圧を変えて出力電圧Voutのレベルを調整できるようにものである。
【0008】
しかしながら、上記のような形式の定電圧発生回路にあっては、温度変化や電源電圧の変動によってツェナーダイオードDz1,Dz2に流れる電流が変化して出力電圧が変化してしまうとともに、製造ばらつきにより電圧供給回路を構成する回路素子の特性が別々に変化するため、出力電圧値の正確な設定が困難であるという問題点があることが明らかとなった。
【0009】
この発明の目的は、温度変化にかかわらず一定の電圧を発生可能な定電圧発生回路を提供することにある。
【0010】
この発明の他の目的は、電源変動にかかわらず一定の電圧を発生可能な定電圧発生回路を提供することにある。
【0011】
この発明のさらに他の目的は、製造ばらつきにかかわらず一定の電圧を発生可能な定電圧発生回路を提供することにある。
【0012】
この発明の目的は、書込み消去時間を短縮可能な不揮発性メモリを提供することにある。
【0013】
この発明の目的は、不揮発性メモリを内蔵したマイクロコンピュータ等の半導体集積回路あるいはICカードのようなシステムの高速化、スループットの向上を可能にする技術を提供することにある。
【0014】
この発明の前記ならびにほかの目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0016】
すなわち、基準となる電圧を発生する参照電圧発生回路と、抵抗と該抵抗と直列に接続されたツェナーダイオードとからなる電流電圧変換回路と、該電流電圧変換回路に流す電流を制御可能な電流制御手段と、電流電圧変換回路で変換された電圧と参照電圧発生回路からの参照電圧とを比較して上記電流制御手段を制御する電圧比較回路とからなり、上記ツェナーダイオードを含む上記電流電圧変換回路によりクランプされた定電圧を発生させるようにした定電圧発生回路であって、上記参照電圧発生回路は可変抵抗手段と該可変抵抗手段に直列に接続され上記ツェナーダイオードの温度特性を自己の温度特性によって補償可能な電圧発生手段および該電圧発生手段に電流を流す定電流回路とから構成したものである。
【0017】
上記した手段によれば、ツェナーダイオードの温度特性が電圧発生手段の温度特性によって補償されるため、温度変動にかかわらず安定した定電圧を発生することができる。しかも、可変抵抗手段の抵抗値を設定することで任意の定電圧を発生させることができる。
【0018】
また、上記電流電圧変換回路が直列形態の複数個のツェナーダイオードを有する場合に、上記参照電圧発生回路には上記電流電圧変換回路のツェナーダイオードと同数の電圧発生手段を上記可変抵抗と直列に接続するとよい。これにより、比較的簡単にツェナーダイオードの温度特性を電圧発生手段の温度特性によって補償して、温度変動にかかわらず安定した定電圧を発生させることができる。
【0019】
あるいは、上記電流電圧変換回路が直列形態のn個(nは正の整数)のツェナーダイオードを有する場合に、該ツェナーダイオードと直列に2以上の抵抗素子を接続してそれらの抵抗素子の抵抗分割で1/nに分割した電圧を上記電圧比較回路に供給するように構成するとよい。これにより、1つの電圧発生手段で、ツェナーダイオードの温度特性を該電圧発生手段の温度特性によって補償して、温度変動にかかわらず安定した定電圧を発生させることができる。
【0020】
さらに、上記参照電圧発生回路の上記定電流回路は、定電圧が制御端子に印加されたトランジスタと、該トランジスタと直列に接続された抵抗素子とから構成するとよい。これにより、電流電圧変換回路と参照電圧発生回路とがそれぞれ同じように2組の抵抗を有する構成になるため、製造ばらつきで抵抗値がばらついても、電流電圧変換回路と参照電圧発生回路から電圧比較回路にそれぞれ供給される電圧が同じように変化するので、電圧比較回路に対して同相の変化となって相殺し合い、製造ばらつきにかかわらず安定した定電圧を発生させることができる。
【0021】
また、上記参照電圧発生回路の上記可変抵抗手段は、直列形態の複数個の分割抵抗と、各分割抵抗とそれぞれ並列に接続され制御信号が制御端子に印加された複数のトランジスタとから構成することができる。これによって、回路が完成した後に制御信号によって発生する定電圧を調整もしくは変更することができる。
【0022】
本発明に係る定電圧発生回路は、例えば書込み電圧や消去電圧の発生回路として不揮発性メモリに内蔵させると良い。かかる不揮発性メモリにあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなる。
【0023】
また、本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリを、マイクロコンピュータのような半導体集積回路に内蔵させる。かかる半導体集積回路にあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなり、高速動作が可能になる。
【0024】
さらに、本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリもしくはそれを内蔵したマイクロコンピュータのような半導体集積回路を、1つの絶縁基板上に搭載してICカードのようなシステムを構成する。かかるシステムにあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなり、システムのスループットが向上する。
【0025】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。 図1には、本発明に係る定電圧発生回路の一実施例が示されている。
【0026】
この実施例の定電圧発生回路は、チャージポンプなどからなる昇圧回路10と、電源電圧端子Vccと出力端子との間に直列に接続された抵抗R1,R2およびn段のツェナーダイオードDz1〜Dznからなる電流電圧変換回路20と、発生する電圧のレベルを設定可能な参照電圧発生回路30と、設定された参照電圧Vrefと上記電流電圧変換回路で変換された電圧(抵抗R1とR2の接続ノードn1の電位)とを比較する電圧比較回路40、上記昇圧回路10と出力端子との間に接続され上記電圧比較回路40の出力によってオン、オフ制御されて上記昇圧回路10により電流電圧変換回路20から引き抜かれる電流を制御するスイッチ手段50とから構成されている。
【0027】
このうち、参照電圧発生回路30は、電源電圧端子Vccと接地端子との間に直列に接続された可変抵抗手段31とバイポーラトランジスタ32と定電流回路33とからなり、上記バイポーラ・トランジスタ32はそのベースとコレクタが結合され電圧発生手段(ダイオード)として機能するように構成され、このトランジスタ32のエミッタ電圧すなわちバイポーラトランジスタ32と定電流回路33との接続ノードn2の電位が参照電圧Vrefとして後段の電圧比較回路40に供給されている。また、定電流回路33は、直列形態のMOSFET Qcと抵抗RcおよびQcのゲート端子をバイアスして一定の電流を流すバイアス回路34とから構成されている。
【0028】
さらに、上記バイアス回路34は、図示しないバンドギャップリファランス回路のような電源電圧依存性のない基準電圧発生回路で発生された約1.2Vのような基準電圧Vbgを0.6Vのような電圧にレベルシフトして出力するレベルシフト回路LSFと、該レベルシフト回路LSFの出力電圧が反転入力端子(+)に印加され、上記定電流用MOSFET Qcのソース電圧が非反転入力端子(−)にフィードバックされたオペアンプAMPとからなる。
【0029】
そして、このオペアンプAMPの出力電圧が上記定電流用MOSFET Qcのゲートにバイアス電圧として印加されることにより、MOSFET Qcはそのソース電圧がオペアンプAMPの反転入力端子の入力電位と同一の約0.6Vのような電位となるようにバイアスされて、上記定電流用MOSFET Qcに安定した定電流Ioを流すように構成されている。さらに、この定電流Ioが上記直列形態の可変抵抗31とダイオード接続のバイポーラ・トランジスタ32に流されることにより、トランジスタ32とMOSFET Qcの接続ノードn2に、電流Ioの値と可変抵抗31の抵抗値とバイポーラ・トランジスタ32のベース・エミッタ間電圧によって決まる一定の電圧Vrefが発生される。
【0030】
この実施例の定電圧発生回路は、上記参照電圧発生回路30で発生された参照電圧Vrefと電流電圧変換回路20のノードn1の電位とを電圧比較回路40で比較して、ノードn1の電位が参照電圧Vrefよりも高い間は比較回路40の出力がハイレベルとなってスイッチ手段50をオンさせて昇圧回路10によって電流電圧変換回路20に引き抜き電流を流す。また、電流電圧変換回路20のノードn1の電位が参照電圧Vrefよりも低くなると比較回路40の出力がロウレベルとなってスイッチ手段50をオフさせて昇圧回路10による電流電圧変換回路20からの引き抜き電流を遮断する。
【0031】
このようなフィードバック動作によって、実施例の定電圧発生回路は、電流電圧変換回路20のツェナーダイオードDz1〜Dznの逆方向電圧(約6V)と抵抗R1,R2に流れる電流による電圧降下によって、例えばツェナーダイオードが2個のときには電源電圧Vccよりも12〜13V低い負の出力電圧Voutを、またツェナーダイオードが3個のときには電源電圧Vccよりも17〜18V低い負の出力電圧Voutを出力する。そして、この出力電圧Voutのレベルは、後述のように、参照電圧発生回路30の可変抵抗31の抵抗値を調整することである範囲内で任意に設定することができるようになっている。ここで、上記出力電圧Voutは、ツェナーダイオードDz1〜Dznの各々のツェナー電圧をVz、抵抗R1,可変抵抗31における電圧降下をVr1,Vr31、バイポーラ・トランジスタ32のベース・エミッタ間電圧をVBEとおくと、次式
Vout=Vcc−(nVz+Vr1+VBE+Vr31)
で表わされる一定の電位となる。
【0032】
また、この実施例の定電圧発生回路においては、上記電流電圧変換回路20を構成する直列形態の抵抗R1とR2の値が、これらの抵抗R1,R2と直列に接続されたツェナーダイオードDz1〜Dznの数をnとすると、(R1+R2)/R1≒nとなるように設定されている。これにより、n個のツェナーダイオードDz1〜Dznの温度特性によるノードn1の電位変動が、1個のバイポーラ・トランジスタ32の温度特性によるノードn2の電位変動により相殺されて、温度変動にかかわらず安定して電圧Voutが出力されるようになっている。
【0033】
すなわち、この実施例の定電圧発生回路は、周囲温度の変化による抵抗R1と可変抵抗31の特性変化に関しては電圧比較回路40の入力に対して同相の温度変動となるので出力に与える影響は少なくなるとともに抵抗の温度係数はツェナーダイオードやトランジスタの温度係数に比べるとかなり小さい。従って、ノードn1の電圧はもっぱらツェナーダイオードDz1〜Dznの温度特性によって正の温度特性を有し、ノードn2の電圧はバイポーラ・トランジスタ32の温度特性によって負の温度特性を有することとなる。そして、この実施例では、ノードn1の電圧に対するツェナーダイオードDz1〜Dznの温度特性の影響は、抵抗R1,R2によってR1/(R1+R2)に減じられる。つまり、周囲温度がδTだけ変動したときの出力電圧の変化率をδVout/δT、ツェナーダイオードDz1〜Dznの各々の温度係数をδVz/δT、バイポーラ・トランジスタ32の温度係数をδVBE/δTとすると、
δVout/δT=n(δVz/δT)*R1/(R1+R2)+δVBE/δT
で表わされることとなる。
【0034】
ここで、ツェナーダイオードの温度係数δVz/δTとバイポーラ・トランジスタの温度係数δVBE/δTはほぼ逆の特性すなわちδVz/δT=−δVBE/δTとみなせるので、n*R1/(R1+R2)=1のとき、出力電圧の変化率δVout/δTが0となることが分かる。しかして、この実施例では、上述したように、抵抗R1とR2の値は(R1+R2)/R1≒nとなるように設定されている。そのため、δVout/δT=0となり、出力電圧Voutは温度変動にかかわらず一定、つまり温度依存性を有しないようになる。
【0035】
なお、抵抗R1とR2の値は、(R1+R2)/R1=nではなく、(R1+R2)/R1≒nに設定するとしているのは、ツェナーダイオードDz1〜Dznの温度係数δVz/δTとバイポーラ・トランジスタ32の温度係数δVBE/δTは全く等しいわけではないので、その違い等を考慮して抵抗R1とR2を補正した抵抗比とするためである。ちなみに、ツェナーダイオードDz1〜Dznの数が2個(n=2)のときはR1≒R2、3個(n=3)のときはR2≒2R1とされる。
【0036】
さらに、この実施例の定電圧発生回路は、図1に示されているように、電圧比較回路40で比較される2つの電圧すなわち接続ノードn1と接続ノードn2の両側にそれぞれ抵抗R1とR2、抵抗31とRcが接続されている。そのため、プロセスの製造ばらつきで抵抗の値がばらついたとしても、上記4つの抵抗は同じようにばらつく。つまり、1つの抵抗の値が高くなると他の抵抗の値も高くなり、1つの抵抗の値が低くなると他の抵抗の値も低くなる。その結果、抵抗の製造ばらつきがあったとしても抵抗R1とR2の比で決まるノードn1の電位と、抵抗31とRcの比で決まるノードn2の電位は比較的一定となる。同様に、電源電圧Vccが変動した場合にも、その変動によるノードn1の電位とノードn2の電位の変動は、抵抗R1,R2と、抵抗31,Rcの抵抗比によりそれぞれその変化量が減じられるため電源電圧変動に対しても安定した定電圧Voutを出力することができる。これより、抵抗R1,R2の抵抗比と、抵抗31,Rcの抵抗比は互い近い値とするのが望ましい。
【0037】
この実施例の定電圧発生回路は、抵抗31の値を変えることができるように構成されている。以下、図3を用いて抵抗値が可変に構成された抵抗31の具体例を説明する。
【0038】
図3に示されているように、上記抵抗31は複数の分割抵抗VR1〜VRmにより構成され、各分割抵抗VR1〜VRmと並行にそれぞれゲート端子に制御信号C1〜Cmが印加されるMOSFET Qv1〜Qvmが設けられた構成としている。
【0039】
上記可変抵抗31は、各分割抵抗VR1〜VRmと並行に接続されたMOSFET Qv1〜Qvmがそのゲート端子に印加された制御信号C1〜Cmによってオフ状態にされると対応する分割抵抗が有効化され、Qv1〜Qvmがオン状態にされると対応する分割抵抗の両端子間が短絡された状態とされてその分割抵抗は無効化される。
【0040】
上記制御信号C1〜Cmは、定電圧発生回路から出力される電圧のレベル等を測定して、出力電圧が所望のレベルとなるように有効化させる分割抵抗VR1〜VRmを決定して、それに対応したMOSFET Qv1〜Qvmをオンさせるように決める。また、特に制限されるものでないが、上記制御信号C1〜Cmは、所望の制御信号を出力するように設定されるレジスタあるいは不揮発性記憶素子を含む設定回路から与えられるように構成される。所望の制御信号を出力するように設定されるレジスタあるいは不揮発性記憶素子を含む設定回路を設ける代わりに、それらの信号の入力を決定するヒューズ素子を設けるようにしてもよい。
【0041】
上記のようにして、有効化された分割抵抗によって可変抵抗31全体としての抵抗値が設定されることにより、参照電圧発生回路30により発生される参照電圧Vrefのレベルが任意に設定され、それが電圧比較回路40に供給されて電流電圧変換回路20の電圧と比較され、その出力でスイッチ手段50が制御されて参照電圧Vrefに応じた定電圧Voutが出力されることとなる。また、各抵抗の抵抗値(シート抵抗)のばらつきは抵抗R1,R2の抵抗比、抵抗31,Rcの抵抗比の調整により、温度依存性や電源電圧依存性が補償されて安定した定電圧Voutが出力されるようになる。
【0042】
なお、図3の実施例においては、ベースとコレクタが結合されダイオードとして作用するx個のバイポーラ・トランジスタTr1〜Trxが並列に設けられているとともに、トランジスタの数つまりxを多くしたり少なくしたりすることで、エミッタ電流を調整できるようにされている。
【0043】
また、この実施例では、ダイオード接続のバイポーラ・トランジスタ32を用いているが、トランジスタの代わりにPN接合ダイオードを用いることも可能である。ただし、その場合には、電源電圧端子Vccとノードn2との間のダイオードと可変抵抗31との接続は図1と逆すなわち電源電圧端子Vcc側にダイオードがくるようにする方が望ましい。図1のように、バイポーラ・トランジスタを用いる場合は、抵抗31とトランジスタ32の関係は、どちらが電源電圧Vcc側にあってもかまわない。さらに、図1の実施例の定電圧発生回路は、昇圧回路10がチップ外部に設けられた定電流源もしくは定電流回路である場合にも適用することができ、それによって安定した定電圧を出力させることができる。
【0044】
図2には、本発明に係る定電圧発生回路の第2の実施例が示されている。図1の実施例の定電圧発生回路は負の定電圧を出力する実施例であるのに対し、図2の定電圧発生回路は正の定電圧を出力する実施例であり、図1の実施例とは電源電圧の関係が逆になっているのみで回路の構成は図1の実施例と同様であるので、同一もしくは同等の回路や素子には同一の符号を付して詳しい説明は省略する。
【0045】
図4には、本発明に係る定電圧発生回路の第3の実施例が示されている。この実施例は、ツェナーダイオードが2個である場合に、抵抗R1とR2の抵抗比でツェナーダイオードの温度依存性を参照電圧発生回路30の1個のバイポーラ・トランジスタ32の温度依存性によって相殺する代わりに、参照電圧発生回路30に直列形態の2個のバイポーラ・トランジスタを設けることで、ツェナーダイオードの温度依存性を2個のバイポーラ・トランジスタ32a,32bの温度依存性によって相殺するようにしたものである。ツェナーダイオードの温度特性はバイポーラ・トランジスタのベース・エミッタ間のPN接合ダイオードの温度特性に近いので、図4のような構成にすることによっても温度変動による出力電圧の変動を少なくすることができる。
【0046】
図5には、本発明に係る定電圧発生回路の第4の実施例が示されている。図4の実施例の定電圧発生回路は負の定電圧を出力する実施例であるのに対し、図5の定電圧発生回路は正の定電圧を出力する実施例であり、図4の実施例とは電源電圧の関係が逆になっているのみで回路の構成は図4の実施例と同様であるので、同一もしくは同等の回路や素子には同一の符号を付して詳しい説明は省略する。
【0047】
図6には、本発明に係る定電圧発生回路の第5の実施例が示されている。この実施例は、図1における電圧比較回路40において、コンパレータCOMPの次段に、出力がロウレベルからハイレベルへ変化するときのしきい値電圧よりも出力がハイレベルからロウレベルへ変化するときのしきい値電圧が低くなるように設定されたシュミット回路のような出力信号がヒステリシス特性を有する回路60を設けたものである。これによって、例えば電源ノイズ等によって電圧比較回路40の出力が変化してスイッチ手段50が不必要にオン、オフ動作されるのを回避することができる。
【0048】
図7には、本発明に係る定電圧発生回路の第6の実施例が示されている。第1〜第5の実施例においては、昇圧回路10と電流電圧変換回路20との間にスイッチ手段50を設けているのに対し、図7の実施例は発振回路OSCから昇圧回路としてのチャージポンプ10に供給されるクロック信号φcを供給したり遮断したりするANDゲートGTを設けたものである。クロック信号φcが遮断されると昇圧回路10は昇圧動作を停止し、電流電圧変換回路20から引き抜く電流が減少するので、ANDゲートGTは第1〜第5の実施例におけるスイッチ手段50と同様な働きをすることになる。また、特に制限されるものでないが、この実施例では定電圧発生回路と同一チップ上にクロック信号φcを発生する発振回路OSCが設けられている。
【0049】
なお、この実施例におけるANDゲートGTの代わりに第1〜第5の実施例におけるのと同様なスイッチ手段(例えばMOSFET)を用いて昇圧回路へのクロックの供給を制御するようにしても良いし、第1〜第5の実施例において、昇圧回路10と電流電圧変換回路20との間にスイッチ手段50を設ける代わりに、昇圧回路10の前段にクロック信号φcを供給したり遮断したりするANDゲートGを設けるようにしても良い。
【0050】
図8には、本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として適用した不揮発性メモリの一例として、電気的に書込み、消去可能なEEPROM(エレクトリカリ・イレーサブル・プログラマブル・リード・オンリ・メモリ)の概略構成が示されている。図8において、11はフローティングゲートを有するMOSFETからなる不揮発性記憶素子としてのメモリセルがマトリックス状に配置されたメモリアレイ、12はI/Oバッファ13を介して外部から入力された書込みデータに基づいて上記メモリアレイ11に対して書込みや消去を行なう書込み・消去回路である。
【0051】
また、14はI/Oバッファ13を介して外部から入力されたアドレス信号を保持するアドレスレジスタ、15はメモリアレイ11内のワード線の中から上記アドレスレジスタ14に取り込まれたXアドレスに対応した1本のワード線を選択するXデコーダ、16はアドレスレジスタ14に取り込まれたYアドレスをデコードしてYアドレスに対応したデータ線を選択するYデコーダ、17はメモリセルアレイ11より読み出されたデータを増幅して出力するセンスアンプである。
【0052】
さらに、この実施例のフラッシュメモリ回路には、上記各回路ブロックの他、外部からのチップ選択信号CSや読出し書込み制御信号R/Wなどの制御信号をメモリ内部の各回路ブロックへの制御信号に変換する制御回路18、外部から供給される電源電圧Vccに基づいて書込み電圧、消去電圧、読出し電圧、ベリファイ電圧等チップ内部で必要とされる電圧を生成する電源回路70、メモリの動作状態(モード)に応じてこれらの電圧の中から所望の電圧を選択して書込み・消去回路12やXデコーダ15、Yデコーダ16等に供給する電源切替回路71等が設けられている。
【0053】
図1〜図7を用いて説明した本発明に係る定電圧発生回路は、書込み電圧や消去電圧の発生回路として上記電源回路70内に設けられる。本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリにあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなるという利点がある。
【0054】
図9には、上記不揮発性メモリを内蔵した半導体集積回路の一例としてのマイクロコンピュータの概略構成が示されている。
【0055】
図9において、NVMは、図8に示されているような構成を有する不揮発性メモリ回路、CNTは該メモリ回路NVMに対する書込みや消去、読出し(ベリファイ読出しを含む)等の制御を行なうメモリ制御回路(メモリコントローラ)、CPUはプログラムの命令を解読し各種演算やデータ処理を行なう中央処理ユニット、RAMはデータを一時記憶したり中央処理ユニットCPUの作業領域を提供する高速のランダムアクセスメモリ、BUSは上記中央処理装置CPUとメモリ回路NVM、メモリコントローラCNT、高速メモリRAM間を接続するバス、BSCはこのバスの占有権の制御等を行なうシステム制御回路としてのバスコントローラである。このシステムでは、上記不揮発性メモリNVMはCPUが実行するプログラムやプログラムで使用される固定データを格納したりするために使用される。
【0056】
また、特に制限されないが、例えば図1の定電圧発生回路を構成する参照電圧発生回路30において発生電圧すなわち可変抵抗31の抵抗値を設定するために供給される制御信号C1〜Cmは、メモリコントローラCNT内に設けられたコントロールレジスタCTR等から不揮発性メモリNVM内に設けられた電源回路70内の定電圧発生回路に対して与えられるように構成される。本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリを内蔵したマイクロコンピュータのような半導体集積回路にあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなり、高速動作が可能になるという利点がある。
【0057】
なお、図9には示されていないが、シングルチップマイコンのようなマイクロコンピュータの場合には、上記回路ブロックの他に、内部のメモリと外部のメモリ等との間のDMA(ダイレクトメモリアクセス)転送を制御するDMA転送制御回路や、CPUに対する割込み要求の発生および優先度を判定して割り込みをかける割込み制御回路、外部装置との間でシリアル通信を行なうシリアルコミュニケーションインタフェース回路、各種タイマ回路、アナログ信号とディジタル信号の変換を行なうA/D変換回路、システム監視用のウォッチドッグタイマ、システムの動作に必要なクロック信号を発生する発振器などが必要に応じて設けられる。
【0058】
図10は、不揮発性メモリを使用したシステムの一例としてのICカード(メモリカード)の構成例を示す。 この実施例のICカードは、特に制限されないが、n個の不揮発性メモリチップFM1〜FMnと、外部とのインタフェースおよびバスの切換え、アドレス信号や制御信号に基づいて各メモリチップに対する選択信号の形成、ECCコードの生成、チェック等の機能を有するコントローラチップCONT、外部から供給されるコマンドに基づいて不揮発性メモリチップに対する書込み、読出し制御などを行なうマイクロプロセッサCPUとがプリント配線基板100上に搭載され、全体が樹脂等によりモールドされて構成される。
【0059】
上記コントローラチップCONTは、基板100上に形成されたアドレス&コントロールバス111およびデータバス112を介して上記不揮発性メモリチップFM1〜FMnに接続されるとともに、外部のパーソナルコンピュータ本体などのカードスロットに挿入される外部端子114に接続され、不揮発性メモリチップFM1〜FMnに対するアクセスはコントローラチップCONTを介して行なわれるように構成されている。マイクロプロセッサCPUからメモリチップFM1〜FMnに制御信号を供給するようにしてもよい。
【0060】
また、この実施例では、特に制限されないが、本発明に係る定電圧発生回路は、書込み電圧Vwや読出し電圧Vr、消去電圧Ve、書込みベリファイ電圧Vwv、消去ベリファイ電圧Vevなどを発生する電源回路として上記コントローラチップCONT内に設けられ、発生された電源電圧は電源ライン群113を介して各不揮発性メモリチップFM1〜FMnに供給されるように構成されている。116は、上記コントローラチップCONTおよび不揮発性メモリチップFM1〜FMnに供給される電源電圧Vccが印加される外部電源端子、117は接地電位が印加される外部接地端子である。
【0061】
なお、上記コントローラチップCONTの機能は1個ないし数個の半導体チップで構成されてもよいが、1つのゲートアレイで構成されても良い。また、コントローラチップCONTとマイクロプロセッサCPUからメモリチップFM1〜FMnとを基板上に搭載する代わりに図9のようなマイクロコンピュータチップを搭載したICカードも可能である。
【0062】
本発明に係る定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリもしくはそれを内蔵したマイクロコンピュータのような半導体集積回路が1つの絶縁基板上に搭載されてなるICカードのようなシステムにあっては、発生される電圧の精度が高くなるため、書込み時間や消去時間が短くなり、システムのスループットが向上するという利点がある。
【0063】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例では、EEPROMおよびそれを内蔵した半導体集積回路について説明したが、この発明はそれに限定されず、フラッシュメモリおよびそれを内蔵した半導体集積回路においても同様に適用することができる。
【0064】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である不揮発性メモリに内蔵される定電圧発生回路に適用した場合について説明したが、この発明はそれに限定されるものでなく、定電圧ないしは基準電圧を発生する定電圧発生用の半導体集積回路や定電圧発生回路を内蔵する半導体集積回路に広く利用することができる。
【0065】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【0066】
すなわち、この発明に従うと、温度変化にかかわらず一定の電圧を発生可能な定電圧発生回路が得られる。また、電源変動にかかわらず一定の電圧を発生可能な定電圧発生回路が得られる。さらに、製造ばらつきにかかわらず一定の電圧を発生可能な定電圧発生回路が得られる。
【0067】
また、本発明の定電圧発生回路を書込み電圧や消去電圧の発生回路として不揮発性メモリに内蔵させた場合には、書込み消去時間を短縮することができるようになる。さらに、本発明の定電圧発生回路を書込み電圧や消去電圧の発生回路として有する不揮発性メモリを内蔵したマイクロコンピュータ等の半導体集積回路あるいはICカードのようなシステムにおいては、高速化、スループットの向上を達成することができるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る定電圧発生回路の一実施例を示す回路構成図である。
【図2】本発明に係る定電圧発生回路の他の実施例を示す回路構成図である。
【図3】図1の定電圧発生回路のより具体的な構成例を示す回路図である。
【図4】本発明に係る定電圧発生回路の第3の実施例を示す回路構成図である。
【図5】本発明に係る定電圧発生回路の第4の実施例を示す回路構成図である。
【図6】本発明に係る定電圧発生回路の変形例を示す回路構成図である。
【図7】本発明に係る定電圧発生回路の他の変形例を示す回路構成図である。
【図8】本発明に係る定電圧発生回路を書込み電圧や消去電圧を発生する回路として内蔵した不揮発性メモリの構成例を示すブロック図である。
【図9】本発明に係る定電圧発生回路を適用した不揮発性メモリを内蔵した半導体集積回路の一例としてのマイクロコンピュータの一例の概略構成を示す全体ブロック図である。
【図10】本発明に係る定電圧発生回路を適用した不揮発性メモリを内蔵したICカードの一例を示すブロック図である。
【図11】本発明に先立って検討した定電圧発生回路の一例を示す回路構成図である。
【符号の説明】
11 メモリアレイ
12 書込み・消去回路
13 I/Oバッファ
14 アドレスレジスタ
15 行デコーダ
16 列デコーダ
17 センスアンプ
18 制御回路
70 電源回路
71 電源切替え回路
10 昇圧回路
20 電流電圧変換回路
30 参照電圧発生回路
32 電圧発生手段
33 定電流回路
40 電圧比較回路
50 電流制御手段
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant voltage generation circuit, and further to a constant voltage generation circuit capable of generating a constant voltage regardless of temperature change, power supply fluctuation, and manufacturing variation, for example, a write voltage in an electrically writable nonvolatile semiconductor memory, The present invention relates to a technique that is effective when used in a constant voltage generating circuit for generating an erasing voltage.
[0002]
[Prior art]
In recent years, a microcomputer having a nonvolatile memory as a built-in memory has been provided. Since the nonvolatile memory retains the stored contents even when the power is shut off, the microcomputer incorporating the nonvolatile memory is extremely effective for a mobile phone or the like that requires low power consumption.
[0003]
Non-volatile memory requires a higher voltage or negative voltage than the normal LSI power supply voltage for writing and erasing, so an internal power supply consisting of a booster circuit such as a charge pump circuit and a constant voltage generation circuit inside the chip. Often has a circuit.
[0004]
On the other hand, a nonvolatile memory stores information by applying a write voltage or an erase voltage to a storage element such as a MOSFET having a floating gate and changing its threshold value. In addition, since it is necessary to accurately change the threshold value of the memory element so that it falls within a predetermined voltage range, the write operation in the nonvolatile memory is considerably more than that in the volatile memory such as SRAM and DRAM. A long millisecond order time (for example, 10 mS) was used.
[0005]
[Problems to be solved by the invention]
Therefore, shortening the writing and erasing time in the nonvolatile memory is extremely important for increasing the speed and improving the throughput of a system such as a microcomputer or IC card in which the nonvolatile memory is incorporated. Furthermore, in order to shorten the writing and erasing time in the nonvolatile memory, it is important to improve the accuracy of the writing voltage and erasing voltage, and a constant voltage that generates a constant voltage regardless of manufacturing variations, temperature changes, and power supply fluctuations. A generator circuit is desired.
[0006]
FIG. 11 shows an example of a constant voltage generation circuit studied by the present inventors. The constant voltage generating circuit shown in FIG. 1 includes two Zener diodes Dz1 and Dz2 connected in series, a current control MOS transistor Qcr, and a voltage supply circuit that generates a gate voltage of the current control MOS transistor. The zener diodes Dz1 and Dz2 are connected to the output terminal of the booster circuit 10 such as a pump, and the negative voltage generated from the booster circuit is clamped by the reverse voltage of the zener diodes Dz1 and Dz2.
[0007]
The constant voltage generation circuit limits the current drawn from the zener diodes Dz1 and Dz2 by the booster circuit 10 by the MOS transistor Qcr and controls the control signals C1 to C5 applied to the voltage supply circuit, thereby controlling the voltage supply circuit. The level of the output voltage Vout can be adjusted by changing the output voltage, that is, the gate bias voltage of the transistor Qcr.
[0008]
However, in the constant voltage generation circuit of the above type, the current flowing through the Zener diodes Dz1 and Dz2 changes due to a temperature change or a power supply voltage change, and the output voltage changes. It has been clarified that there is a problem that it is difficult to set the output voltage value accurately because the characteristics of the circuit elements constituting the supply circuit change separately.
[0009]
An object of the present invention is to provide a constant voltage generating circuit capable of generating a constant voltage regardless of a temperature change.
[0010]
Another object of the present invention is to provide a constant voltage generating circuit capable of generating a constant voltage regardless of power supply fluctuations.
[0011]
Still another object of the present invention is to provide a constant voltage generating circuit capable of generating a constant voltage regardless of manufacturing variations.
[0012]
An object of the present invention is to provide a nonvolatile memory capable of shortening the write / erase time.
[0013]
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of increasing the speed and throughput of a system such as a semiconductor integrated circuit such as a microcomputer incorporating a nonvolatile memory or an IC card.
[0014]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0015]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0016]
That is, a reference voltage generation circuit that generates a reference voltage, a current-voltage conversion circuit that includes a resistor and a Zener diode connected in series with the resistor, and current control that can control a current that flows through the current-voltage conversion circuit And a voltage comparison circuit for controlling the current control means by comparing the voltage converted by the current-voltage conversion circuit with the reference voltage from the reference voltage generation circuit, and including the Zener diode. A constant voltage generation circuit configured to generate a constant voltage clamped by the variable resistance means, and the reference voltage generation circuit is connected in series to the variable resistance means and the temperature characteristic of the Zener diode is determined as a self-temperature characteristic. And a constant current circuit for supplying a current to the voltage generating means.
[0017]
According to the above-described means, since the temperature characteristic of the Zener diode is compensated by the temperature characteristic of the voltage generating means, a stable constant voltage can be generated regardless of temperature fluctuations. Moreover, an arbitrary constant voltage can be generated by setting the resistance value of the variable resistance means.
[0018]
Further, when the current-voltage conversion circuit has a plurality of Zener diodes in series, the reference voltage generation circuit is connected with the same number of voltage generation means as the Zener diodes of the current-voltage conversion circuit in series with the variable resistor. Good. Thus, the temperature characteristic of the Zener diode can be compensated relatively easily by the temperature characteristic of the voltage generating means, and a stable constant voltage can be generated regardless of temperature fluctuations.
[0019]
Alternatively, when the current-voltage conversion circuit includes n (n is a positive integer) Zener diodes in series, two or more resistance elements are connected in series with the Zener diodes, and resistance division of these resistance elements is performed. The voltage divided by 1 / n may be supplied to the voltage comparison circuit. Accordingly, the temperature characteristic of the Zener diode can be compensated by the temperature characteristic of the voltage generating means by one voltage generating means, and a stable constant voltage can be generated regardless of the temperature fluctuation.
[0020]
Further, the constant current circuit of the reference voltage generation circuit may be configured by a transistor to which a constant voltage is applied to a control terminal, and a resistance element connected in series with the transistor. As a result, since the current-voltage conversion circuit and the reference voltage generation circuit each have two sets of resistors in the same manner, even if the resistance value varies due to manufacturing variations, the voltage from the current-voltage conversion circuit and the reference voltage generation circuit Since the voltages supplied to the comparison circuits respectively change in the same manner, the voltage comparison circuits cancel each other as a change in phase, and a stable constant voltage can be generated regardless of manufacturing variations.
[0021]
Further, the variable resistance means of the reference voltage generating circuit includes a plurality of division resistors in series and a plurality of transistors connected in parallel to the respective division resistors and having a control signal applied to the control terminal. Can do. As a result, the constant voltage generated by the control signal after the circuit is completed can be adjusted or changed.
[0022]
The constant voltage generation circuit according to the present invention is preferably incorporated in a nonvolatile memory as a write voltage or erase voltage generation circuit, for example. In such a non-volatile memory, the accuracy of the generated voltage is increased, so that the writing time and erasing time are shortened.
[0023]
Further, a nonvolatile memory having the constant voltage generating circuit according to the present invention as a writing voltage or erasing voltage generating circuit is incorporated in a semiconductor integrated circuit such as a microcomputer. In such a semiconductor integrated circuit, since the accuracy of the generated voltage is increased, writing time and erasing time are shortened, and high-speed operation is possible.
[0024]
Further, a non-volatile memory having a constant voltage generating circuit according to the present invention as a writing voltage or erasing voltage generating circuit, or a semiconductor integrated circuit such as a microcomputer incorporating the same is mounted on a single insulating substrate to provide an IC card. A system like this is configured. In such a system, since the accuracy of the generated voltage is increased, the writing time and erasing time are shortened, and the throughput of the system is improved.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a constant voltage generating circuit according to the present invention.
[0026]
The constant voltage generating circuit of this embodiment includes a booster circuit 10 including a charge pump, resistors R1 and R2 connected in series between a power supply voltage terminal Vcc and an output terminal, and n-stage Zener diodes Dz1 to Dzn. Current voltage conversion circuit 20, reference voltage generation circuit 30 capable of setting the level of generated voltage, set reference voltage Vref and voltage converted by the current voltage conversion circuit (connection node n1 of resistors R1 and R2) Voltage comparison circuit 40, which is connected between the booster circuit 10 and the output terminal and is turned on and off by the output of the voltage comparator circuit 40, and is controlled from the current-voltage conversion circuit 20 by the booster circuit 10. It comprises switch means 50 for controlling the current drawn.
[0027]
Of these, the reference voltage generating circuit 30 comprises variable resistance means 31, a bipolar transistor 32 and a constant current circuit 33 connected in series between a power supply voltage terminal Vcc and a ground terminal. The base and the collector are combined to function as a voltage generating means (diode), and the emitter voltage of the transistor 32, that is, the potential of the connection node n2 between the bipolar transistor 32 and the constant current circuit 33 is used as the reference voltage Vref. It is supplied to the comparison circuit 40. The constant current circuit 33 includes a MOSFET Qc in series and a bias circuit 34 that biases the gate terminals of the resistors Rc and Qc to flow a constant current.
[0028]
Further, the bias circuit 34 converts a reference voltage Vbg such as about 1.2 V generated by a reference voltage generation circuit having no power supply voltage dependency such as a band gap reference circuit (not shown) to a voltage such as 0.6 V. A level shift circuit LSF that performs level shift and outputs, and the output voltage of the level shift circuit LSF is applied to the inverting input terminal (+), and the source voltage of the constant current MOSFET Qc is fed back to the non-inverting input terminal (−). Operational amplifier AMP.
[0029]
The output voltage of the operational amplifier AMP is applied as a bias voltage to the gate of the constant current MOSFET Qc, so that the source voltage of the MOSFET Qc is about 0.6 V, which is the same as the input potential of the inverting input terminal of the operational amplifier AMP. And the constant current Io is allowed to flow through the constant current MOSFET Qc. Further, the constant current Io is caused to flow through the variable resistor 31 and the diode-connected bipolar transistor 32 in the above-described series form. A constant voltage Vref determined by the base-emitter voltage of the bipolar transistor 32 is generated.
[0030]
In the constant voltage generation circuit of this embodiment, the reference voltage Vref generated by the reference voltage generation circuit 30 and the potential of the node n1 of the current-voltage conversion circuit 20 are compared by the voltage comparison circuit 40, and the potential of the node n1 is While the voltage is higher than the reference voltage Vref, the output of the comparison circuit 40 becomes high level, the switch means 50 is turned on, and a current is drawn out to the current-voltage conversion circuit 20 by the booster circuit 10. Further, when the potential of the node n1 of the current-voltage conversion circuit 20 becomes lower than the reference voltage Vref, the output of the comparison circuit 40 becomes low level, and the switch means 50 is turned off, and the drawing current from the current-voltage conversion circuit 20 by the booster circuit 10 is turned off. Shut off.
[0031]
By such a feedback operation, the constant voltage generation circuit of the embodiment is, for example, a Zener by a voltage drop due to the reverse voltage (about 6 V) of the Zener diodes Dz1 to Dzn of the current-voltage conversion circuit 20 and the current flowing through the resistors R1 and R2. When there are two diodes, a negative output voltage Vout that is 12 to 13 V lower than the power supply voltage Vcc is output, and when there are three diodes, a negative output voltage Vout that is 17 to 18 V lower than the power supply voltage Vcc is output. The level of the output voltage Vout can be arbitrarily set within a range in which the resistance value of the variable resistor 31 of the reference voltage generating circuit 30 is adjusted, as will be described later. Here, the output voltage Vout is set such that the Zener voltages of the Zener diodes Dz1 to Dzn are Vz, the voltage drop in the resistor R1 and the variable resistor 31 are Vr1 and Vr31, and the base-emitter voltage of the bipolar transistor 32 is VBE. And the following formula
Vout = Vcc- (nVz + Vr1 + VBE + Vr31)
It becomes a constant potential represented by
[0032]
Further, in the constant voltage generation circuit of this embodiment, the values of the series-type resistors R1 and R2 constituting the current-voltage conversion circuit 20 are Zener diodes Dz1 to Dzn connected in series with these resistors R1 and R2. When the number of n is n, (R1 + R2) / R1≈n is set. Thereby, the potential fluctuation of the node n1 due to the temperature characteristics of the n Zener diodes Dz1 to Dzn is offset by the potential fluctuation of the node n2 due to the temperature characteristics of the one bipolar transistor 32, and is stable regardless of the temperature fluctuation. Thus, the voltage Vout is output.
[0033]
That is, the constant voltage generating circuit of this embodiment has little influence on the output because the temperature change in the same phase with respect to the input of the voltage comparison circuit 40 is caused with respect to the characteristic change of the resistor R1 and the variable resistor 31 due to the change of the ambient temperature. At the same time, the temperature coefficient of resistance is considerably smaller than the temperature coefficient of Zener diodes and transistors. Therefore, the voltage at the node n1 has a positive temperature characteristic solely due to the temperature characteristics of the Zener diodes Dz1 to Dzn, and the voltage at the node n2 has a negative temperature characteristic due to the temperature characteristic of the bipolar transistor 32. In this embodiment, the influence of the temperature characteristics of the Zener diodes Dz1 to Dzn on the voltage at the node n1 is reduced to R1 / (R1 + R2) by the resistors R1 and R2. That is, when the change rate of the output voltage when the ambient temperature fluctuates by δT is δVout / δT, the temperature coefficients of the Zener diodes Dz1 to Dzn are δVz / δT, and the temperature coefficient of the bipolar transistor 32 is δVBE / δT.
δVout / δT = n (δVz / δT) * R1 / (R1 + R2) + δVBE / δT
It will be expressed as
[0034]
Here, the temperature coefficient δVz / δT of the Zener diode and the temperature coefficient δVBE / δT of the bipolar transistor can be regarded as almost opposite characteristics, that is, δVz / δT = −δVBE / δT, so n * R1 / (R1 + R2) = 1. It can be seen that the output voltage change rate δVout / δT becomes zero. Therefore, in this embodiment, as described above, the values of the resistors R1 and R2 are set to be (R1 + R2) / R1≈n. Therefore, δVout / δT = 0, and the output voltage Vout is constant regardless of temperature fluctuation, that is, has no temperature dependence.
[0035]
The values of the resistors R1 and R2 are not (R1 + R2) / R1 = n but are set to (R1 + R2) / R1≈n because the temperature coefficient δVz / δT of the Zener diodes Dz1 to Dzn and the bipolar transistor This is because the temperature coefficient δVBE / δT of 32 is not exactly equal, so that the resistance R1 and the resistance R2 are corrected in consideration of the difference. Incidentally, when the number of Zener diodes Dz1 to Dzn is 2 (n = 2), R1≈R2, and when 3 (n = 3), R2≈2R1.
[0036]
Further, as shown in FIG. 1, the constant voltage generating circuit of this embodiment has two voltages to be compared by the voltage comparison circuit 40, that is, resistors R1 and R2 on both sides of the connection node n1 and the connection node n2, respectively. Resistors 31 and Rc are connected. Therefore, even if the resistance value varies due to manufacturing variations in the process, the four resistances vary in the same manner. That is, as the value of one resistor increases, the value of the other resistor also increases, and as the value of one resistor decreases, the value of the other resistor also decreases. As a result, even if there is a manufacturing variation in resistance, the potential of the node n1 determined by the ratio of the resistors R1 and R2 and the potential of the node n2 determined by the ratio of the resistors 31 and Rc are relatively constant. Similarly, when the power supply voltage Vcc varies, the variation in the potential of the node n1 and the potential of the node n2 due to the variation is reduced by the resistance ratio of the resistors R1 and R2 and the resistors 31 and Rc, respectively. Therefore, a stable constant voltage Vout can be output even with respect to power supply voltage fluctuations. Accordingly, it is desirable that the resistance ratio of the resistors R1 and R2 and the resistance ratio of the resistors 31 and Rc are close to each other.
[0037]
The constant voltage generation circuit of this embodiment is configured so that the value of the resistor 31 can be changed. Hereinafter, a specific example of the resistor 31 having a variable resistance value will be described with reference to FIG.
[0038]
As shown in FIG. 3, the resistor 31 includes a plurality of divided resistors VR1 to VRm, and MOSFETs Qv1 to Qv1 to which control signals C1 to Cm are applied to the gate terminals in parallel with the divided resistors VR1 to VRm, respectively. The Qvm is provided.
[0039]
When the variable resistors 31 are turned off by the control signals C1 to Cm applied to the gate terminals of the MOSFETs Qv1 to Qvm connected in parallel with the divided resistors VR1 to VRm, the corresponding divided resistors are activated. When Qv1 to Qvm are turned on, both terminals of the corresponding divided resistor are short-circuited and the divided resistors are invalidated.
[0040]
The control signals C1 to Cm measure the level of the voltage output from the constant voltage generation circuit, determine the divided resistors VR1 to VRm to be activated so that the output voltage becomes a desired level, and respond to it The determined MOSFETs Qv1 to Qvm are determined to be turned on. Although not particularly limited, the control signals C1 to Cm are configured to be supplied from a setting circuit including a register or a nonvolatile memory element that is set to output a desired control signal. Instead of providing a setting circuit including a register or a non-volatile memory element that is set to output a desired control signal, a fuse element that determines input of those signals may be provided.
[0041]
As described above, the resistance value of the variable resistor 31 as a whole is set by the activated divided resistor, so that the level of the reference voltage Vref generated by the reference voltage generation circuit 30 is arbitrarily set. The voltage is supplied to the voltage comparison circuit 40 and compared with the voltage of the current-voltage conversion circuit 20, and the output of the switch means 50 is controlled to output a constant voltage Vout corresponding to the reference voltage Vref. Further, the variation of the resistance value (sheet resistance) of each resistor is stabilized by adjusting the resistance ratio of the resistors R1 and R2 and the resistance ratio of the resistors 31 and Rc so that the temperature dependency and the power supply voltage dependency are compensated. Will be output.
[0042]
In the embodiment shown in FIG. 3, x bipolar transistors Tr1 to Trx, in which a base and a collector are combined to act as a diode, are provided in parallel, and the number of transistors, that is, x is increased or decreased. By doing so, the emitter current can be adjusted.
[0043]
In this embodiment, the diode-connected bipolar transistor 32 is used, but a PN junction diode can be used instead of the transistor. However, in that case, it is desirable that the diode between the power supply voltage terminal Vcc and the node n2 and the variable resistor 31 be connected in the reverse direction of FIG. 1, that is, the diode should be on the power supply voltage terminal Vcc side. As shown in FIG. 1, when a bipolar transistor is used, the relationship between the resistor 31 and the transistor 32 may be on the power supply voltage Vcc side. Furthermore, the constant voltage generation circuit of the embodiment of FIG. 1 can also be applied when the booster circuit 10 is a constant current source or a constant current circuit provided outside the chip, thereby outputting a stable constant voltage. Can be made.
[0044]
FIG. 2 shows a second embodiment of the constant voltage generating circuit according to the present invention. The constant voltage generation circuit of the embodiment of FIG. 1 is an embodiment that outputs a negative constant voltage, whereas the constant voltage generation circuit of FIG. 2 is an embodiment that outputs a positive constant voltage. The configuration of the circuit is the same as that of the embodiment of FIG. 1 except that the relationship of the power supply voltage is reversed from that of the example, and therefore, the same or equivalent circuits and elements are denoted by the same reference numerals and detailed description is omitted. To do.
[0045]
FIG. 4 shows a third embodiment of the constant voltage generating circuit according to the present invention. In this embodiment, when there are two Zener diodes, the temperature dependence of the Zener diode is canceled by the temperature dependence of one bipolar transistor 32 of the reference voltage generation circuit 30 by the resistance ratio of the resistors R1 and R2. Instead, the reference voltage generation circuit 30 is provided with two bipolar transistors in series so that the temperature dependence of the Zener diode is offset by the temperature dependence of the two bipolar transistors 32a and 32b. It is. Since the temperature characteristic of the Zener diode is close to the temperature characteristic of the PN junction diode between the base and the emitter of the bipolar transistor, variation in the output voltage due to temperature variation can also be reduced by employing the configuration shown in FIG.
[0046]
FIG. 5 shows a fourth embodiment of the constant voltage generating circuit according to the present invention. The constant voltage generation circuit of the embodiment of FIG. 4 is an embodiment that outputs a negative constant voltage, whereas the constant voltage generation circuit of FIG. 5 is an embodiment that outputs a positive constant voltage. Since the circuit configuration is the same as that of the embodiment of FIG. 4 except that the relationship of the power supply voltage is reversed from the example, the same or equivalent circuit or element is denoted by the same reference numeral, and detailed description is omitted. To do.
[0047]
FIG. 6 shows a fifth embodiment of the constant voltage generating circuit according to the present invention. In this embodiment, in the voltage comparison circuit 40 shown in FIG. 1, when the output changes from the high level to the low level, the output voltage changes from the threshold voltage when the output changes from the low level to the high level. A circuit 60 in which an output signal such as a Schmitt circuit set so that the threshold voltage is low has a hysteresis characteristic is provided. As a result, it is possible to prevent the switch means 50 from being turned on and off unnecessarily due to a change in the output of the voltage comparison circuit 40 due to, for example, power supply noise.
[0048]
FIG. 7 shows a sixth embodiment of the constant voltage generating circuit according to the present invention. In the first to fifth embodiments, the switch means 50 is provided between the booster circuit 10 and the current-voltage conversion circuit 20, whereas in the embodiment of FIG. 7, the oscillation circuit OSC is charged as a booster circuit. An AND gate GT for supplying or blocking the clock signal φc supplied to the pump 10 is provided. When the clock signal φc is cut off, the booster circuit 10 stops the boosting operation, and the current drawn from the current-voltage converter circuit 20 decreases, so that the AND gate GT is the same as the switch means 50 in the first to fifth embodiments. Will work. Although not particularly limited, in this embodiment, an oscillation circuit OSC that generates a clock signal φc is provided on the same chip as the constant voltage generation circuit.
[0049]
Note that, instead of the AND gate GT in this embodiment, the same switch means (for example, MOSFET) as in the first to fifth embodiments may be used to control the clock supply to the booster circuit. In the first to fifth embodiments, instead of providing the switch means 50 between the booster circuit 10 and the current-voltage converter circuit 20, the clock signal φc is supplied to or cut off from the preceding stage of the booster circuit 10. A gate G may be provided.
[0050]
FIG. 8 shows an electrically writable / erasable EEPROM (electrically erasable programmable read) as an example of a nonvolatile memory in which the constant voltage generating circuit according to the present invention is applied as a writing voltage or erasing voltage generating circuit. A schematic configuration of (only memory) is shown. In FIG. 8, reference numeral 11 denotes a memory array in which memory cells as nonvolatile memory elements made of MOSFETs having floating gates are arranged in a matrix, and 12 is based on write data input from the outside via the I / O buffer 13. And a write / erase circuit for writing and erasing the memory array 11.
[0051]
Reference numeral 14 denotes an address register for holding an address signal input from the outside via the I / O buffer 13, and 15 corresponds to the X address taken into the address register 14 from the word lines in the memory array 11. An X decoder for selecting one word line, 16 a Y decoder for decoding a Y address fetched into the address register 14 and selecting a data line corresponding to the Y address, and 17 a data read from the memory cell array 11 Is a sense amplifier that amplifies and outputs.
[0052]
Further, in the flash memory circuit of this embodiment, in addition to the above circuit blocks, control signals such as an external chip selection signal CS and read / write control signal R / W are used as control signals to the respective circuit blocks in the memory. A control circuit 18 for conversion, a power supply circuit 70 for generating a voltage required inside the chip, such as a write voltage, an erase voltage, a read voltage, and a verify voltage based on a power supply voltage Vcc supplied from the outside, and an operation state (mode) of the memory ), A power supply switching circuit 71 or the like that selects a desired voltage from these voltages and supplies the selected voltage to the write / erase circuit 12, the X decoder 15, the Y decoder 16, or the like is provided.
[0053]
The constant voltage generation circuit according to the present invention described with reference to FIGS. 1 to 7 is provided in the power supply circuit 70 as a write voltage or erase voltage generation circuit. The nonvolatile memory having the constant voltage generation circuit according to the present invention as the write voltage or erase voltage generation circuit has the advantage of shortening the write time and the erase time because the accuracy of the generated voltage is increased. .
[0054]
FIG. 9 shows a schematic configuration of a microcomputer as an example of a semiconductor integrated circuit incorporating the nonvolatile memory.
[0055]
In FIG. 9, NVM is a non-volatile memory circuit having the configuration as shown in FIG. 8, and CNT is a memory control circuit that controls writing, erasing, reading (including verify reading), etc. with respect to the memory circuit NVM. (Memory controller), CPU is a central processing unit that decodes program instructions and performs various operations and data processing, RAM is a high-speed random access memory that temporarily stores data and provides a work area for the central processing unit CPU, BUS is A bus connecting the central processing unit CPU and the memory circuit NVM, the memory controller CNT, and the high-speed memory RAM, BSC is a bus controller as a system control circuit for controlling the occupation right of the bus. In this system, the non-volatile memory NVM is used for storing programs executed by the CPU and fixed data used in the programs.
[0056]
Although not particularly limited, for example, the control signals C1 to Cm supplied to set the generated voltage, that is, the resistance value of the variable resistor 31, in the reference voltage generating circuit 30 constituting the constant voltage generating circuit of FIG. The control register CTR or the like provided in the CNT is provided to the constant voltage generation circuit in the power supply circuit 70 provided in the nonvolatile memory NVM. In a semiconductor integrated circuit such as a microcomputer incorporating a non-volatile memory having the constant voltage generating circuit according to the present invention as a writing voltage or erasing voltage generating circuit, the accuracy of the generated voltage is increased. There is an advantage that the time and the erasing time are shortened and high speed operation is possible.
[0057]
Although not shown in FIG. 9, in the case of a microcomputer such as a single chip microcomputer, in addition to the above circuit blocks, DMA (direct memory access) between an internal memory and an external memory, etc. DMA transfer control circuit for controlling transfer, interrupt control circuit for determining the generation and priority of interrupt requests to the CPU and making an interrupt, serial communication interface circuit for serial communication with external devices, various timer circuits, analog An A / D conversion circuit for converting a signal and a digital signal, a watchdog timer for system monitoring, an oscillator for generating a clock signal necessary for system operation, and the like are provided as necessary.
[0058]
FIG. 10 shows a configuration example of an IC card (memory card) as an example of a system using a nonvolatile memory. The IC card of this embodiment is not particularly limited, but the n non-volatile memory chips FM1 to FMn, the interface and bus switching with the outside, and the formation of selection signals for each memory chip based on address signals and control signals A controller chip CONT having functions such as ECC code generation and checking, and a microprocessor CPU that performs writing and reading control on the nonvolatile memory chip based on an externally supplied command are mounted on the printed circuit board 100. The whole is molded by resin or the like.
[0059]
The controller chip CONT is connected to the nonvolatile memory chips FM1 to FMn via an address & control bus 111 and a data bus 112 formed on the substrate 100, and is inserted into a card slot such as an external personal computer main body. The non-volatile memory chips FM1 to FMn are connected to the external terminal 114 and are configured to be accessed via the controller chip CONT. Control signals may be supplied from the microprocessor CPU to the memory chips FM1 to FMn.
[0060]
In this embodiment, although not particularly limited, the constant voltage generation circuit according to the present invention is a power supply circuit that generates a write voltage Vw, a read voltage Vr, an erase voltage Ve, a write verify voltage Vwv, an erase verify voltage Vev, and the like. The power supply voltage generated in the controller chip CONT is supplied to the nonvolatile memory chips FM1 to FMn via the power supply line group 113. Reference numeral 116 denotes an external power supply terminal to which the power supply voltage Vcc supplied to the controller chip CONT and the nonvolatile memory chips FM1 to FMn is applied, and 117 denotes an external ground terminal to which a ground potential is applied.
[0061]
The function of the controller chip CONT may be constituted by one or several semiconductor chips, but may be constituted by one gate array. Further, instead of mounting the memory chips FM1 to FMn on the substrate from the controller chip CONT and the microprocessor CPU, an IC card on which a microcomputer chip as shown in FIG. 9 is mounted is also possible.
[0062]
Like an IC card in which a non-volatile memory having a constant voltage generating circuit according to the present invention as a writing voltage or erasing voltage generating circuit or a semiconductor integrated circuit such as a microcomputer incorporating the same is mounted on a single insulating substrate In such a system, since the accuracy of the generated voltage is increased, there is an advantage that the writing time and erasing time are shortened and the throughput of the system is improved.
[0063]
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. For example, in the above embodiment, the EEPROM and the semiconductor integrated circuit incorporating the same have been described. However, the present invention is not limited to this, and the present invention can be similarly applied to a flash memory and a semiconductor integrated circuit incorporating the same.
[0064]
In the above description, the case where the invention made by the present inventor is applied to a constant voltage generation circuit built in a nonvolatile memory which is a field of use as a background has been described. However, the present invention is not limited thereto. In addition, it can be widely used in a semiconductor integrated circuit for generating a constant voltage or a reference voltage for generating a constant voltage or a semiconductor integrated circuit incorporating a constant voltage generating circuit.
[0065]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0066]
That is, according to the present invention, a constant voltage generating circuit capable of generating a constant voltage regardless of temperature change is obtained. In addition, a constant voltage generation circuit capable of generating a constant voltage regardless of power supply fluctuations can be obtained. Furthermore, a constant voltage generating circuit capable of generating a constant voltage regardless of manufacturing variations can be obtained.
[0067]
Further, when the constant voltage generation circuit of the present invention is built in a nonvolatile memory as a write voltage or erase voltage generation circuit, the write / erase time can be shortened. Furthermore, in a system such as a semiconductor integrated circuit such as a microcomputer or an IC card incorporating a nonvolatile memory having the constant voltage generating circuit of the present invention as a writing voltage or erasing voltage generating circuit, the speed is increased and the throughput is improved. There is an effect that it can be achieved.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of a constant voltage generating circuit according to the present invention.
FIG. 2 is a circuit configuration diagram showing another embodiment of the constant voltage generating circuit according to the present invention.
3 is a circuit diagram showing a more specific configuration example of the constant voltage generation circuit of FIG. 1; FIG.
FIG. 4 is a circuit configuration diagram showing a third embodiment of the constant voltage generating circuit according to the present invention.
FIG. 5 is a circuit configuration diagram showing a fourth embodiment of a constant voltage generating circuit according to the present invention.
FIG. 6 is a circuit configuration diagram showing a modification of the constant voltage generation circuit according to the present invention.
FIG. 7 is a circuit configuration diagram showing another modification of the constant voltage generating circuit according to the present invention.
FIG. 8 is a block diagram showing a configuration example of a nonvolatile memory in which a constant voltage generation circuit according to the present invention is built as a circuit for generating a write voltage and an erase voltage.
FIG. 9 is an overall block diagram showing a schematic configuration of an example of a microcomputer as an example of a semiconductor integrated circuit incorporating a nonvolatile memory to which a constant voltage generating circuit according to the present invention is applied.
FIG. 10 is a block diagram showing an example of an IC card incorporating a nonvolatile memory to which the constant voltage generation circuit according to the present invention is applied.
FIG. 11 is a circuit configuration diagram showing an example of a constant voltage generation circuit studied prior to the present invention.
[Explanation of symbols]
11 Memory array
12 Programming / erasing circuit
13 I / O buffer
14 Address register
15 line decoder
16 column decoder
17 sense amplifier
18 Control circuit
70 Power supply circuit
71 Power supply switching circuit
10 Booster circuit
20 Current-voltage conversion circuit
30 Reference voltage generator
32 Voltage generation means
33 Constant current circuit
40 Voltage comparison circuit
50 Current control means

Claims (8)

基準となる電圧を発生する参照電圧発生回路と、抵抗と該抵抗と直列に接続されたツェナーダイオードとからなる電流電圧変換回路と、該電流電圧変換回路に流す電流を制御可能な電流制御手段と、電流電圧変換回路で変換された電圧と参照電圧発生回路からの参照電圧とを比較して上記電流制御手段を制御する電圧比較回路とからなり、上記ツェナーダイオードを含む上記電流電圧変換回路によりクランプされた定電圧を発生させるようにした定電圧発生回路であって、上記参照電圧発生回路は可変抵抗手段と該可変抵抗手段に直列に接続され上記ツェナーダイオードの温度特性を自己の温度特性によって補償可能な電圧発生手段および該電圧発生手段に電流を流す定電流回路とから構成されてなることを特徴とする定電圧発生回路。A reference voltage generation circuit for generating a reference voltage; a current-voltage conversion circuit comprising a resistor and a Zener diode connected in series with the resistor; and a current control means capable of controlling a current flowing through the current-voltage conversion circuit; A voltage comparison circuit that controls the current control means by comparing the voltage converted by the current-voltage conversion circuit with the reference voltage from the reference voltage generation circuit, and is clamped by the current-voltage conversion circuit including the Zener diode A constant voltage generation circuit configured to generate a constant voltage, wherein the reference voltage generation circuit is connected in series to the variable resistance means and the variable resistance means, and compensates the temperature characteristics of the Zener diode by its own temperature characteristics. A constant voltage generating circuit comprising a possible voltage generating means and a constant current circuit for supplying a current to the voltage generating means. 上記電流電圧変換回路が直列形態の複数個のツェナーダイオードを有する場合に、上記参照電圧発生回路には上記電流電圧変換回路のツェナーダイオードと同数の電圧発生手段が上記可変抵抗手段と直列に接続されていることを特徴とする請求項1に記載の定電圧発生回路。When the current-voltage conversion circuit has a plurality of zener diodes in series, the reference voltage generation circuit has the same number of voltage generation means as the zener diodes of the current-voltage conversion circuit connected in series with the variable resistance means. The constant voltage generation circuit according to claim 1, wherein: 上記電流電圧変換回路が直列形態のn個(nは正の整数)のツェナーダイオードを有する場合に、該ツェナーダイオードと直列に2以上の抵抗素子を接続してそれらの抵抗素子の抵抗分割で1/nに分割した電圧を上記電圧比較回路に供給するように構成したことを特徴とする請求項1に記載の定電圧発生回路。When the current-voltage conversion circuit has n (n is a positive integer) Zener diodes in series, two or more resistance elements are connected in series with the Zener diodes, and the resistance elements of those resistance elements are divided by 1 2. The constant voltage generation circuit according to claim 1, wherein a voltage divided by / n is supplied to the voltage comparison circuit. 上記参照電圧発生回路の上記定電流回路は、定電圧が制御端子に印加されたトランジスタと、該トランジスタと直列に接続された抵抗素子とから構成されていることを特徴とする請求項3に記載の定電圧発生回路。4. The constant current circuit of the reference voltage generation circuit includes a transistor having a constant voltage applied to a control terminal, and a resistance element connected in series with the transistor. Constant voltage generator circuit. 上記参照電圧発生回路の上記可変抵抗手段は、直列形態の複数個の分割抵抗と、各分割抵抗とそれぞれ並列に接続され制御信号が制御端子に印加された複数のトランジスタとから構成されていることを特徴とする請求項1、2、3または4に記載の定電圧発生回路。The variable resistance means of the reference voltage generation circuit is composed of a plurality of division resistors in series and a plurality of transistors connected in parallel to the respective division resistors and having a control signal applied to the control terminal. The constant voltage generation circuit according to claim 1, 2, 3, or 4. 請求項1、2、3または4に記載の定電圧発生回路を、記憶素子に印加する書込み電圧または消去電圧を発生する回路として内蔵することを特徴とする不揮発性メモリ。A nonvolatile memory comprising the constant voltage generation circuit according to claim 1 as a circuit for generating a write voltage or an erase voltage to be applied to a storage element. 請求項6に記載の不揮発性メモリと、該不揮発性メモリを制御して書込みおよび読出し動作を行なわせるメモリ制御回路と、上記不揮発性メモリに対して動作状態を制御する制御信号を形成するシステム制御回路とを内蔵してなることを特徴とする半導体集積回路。7. The non-volatile memory according to claim 6, a memory control circuit for controlling the non-volatile memory to perform write and read operations, and system control for forming a control signal for controlling an operation state of the non-volatile memory A semiconductor integrated circuit comprising a circuit. 請求項7に記載の半導体集積回路もしくは請求項6に記載の不揮発性メモリと該不揮発性メモリを制御して書込みおよび読出し動作を行なわせるメモリ制御回路と、上記不揮発性メモリに対して動作状態を制御する制御信号を形成するシステム制御回路とが1つの絶縁基板に搭載されてなることを特徴とするシステム。8. The semiconductor integrated circuit according to claim 7, the nonvolatile memory according to claim 6, a memory control circuit for controlling the nonvolatile memory to perform write and read operations, and an operation state with respect to the nonvolatile memory. A system characterized in that a system control circuit for forming a control signal to be controlled is mounted on one insulating substrate.
JP28373099A 1999-10-05 1999-10-05 Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit Expired - Fee Related JP3773089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28373099A JP3773089B2 (en) 1999-10-05 1999-10-05 Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28373099A JP3773089B2 (en) 1999-10-05 1999-10-05 Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2001109530A JP2001109530A (en) 2001-04-20
JP3773089B2 true JP3773089B2 (en) 2006-05-10

Family

ID=17669365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28373099A Expired - Fee Related JP3773089B2 (en) 1999-10-05 1999-10-05 Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3773089B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491006B1 (en) * 2001-09-17 2005-05-24 주식회사 포스코 constant-voltage CIRCUIT USING ZENER DIODE AND TRANSISTOR
DE10160614B4 (en) * 2001-12-11 2008-04-30 Infineon Technologies Ag Integrated circuit semiconductor chips and their use
KR100933211B1 (en) 2002-11-06 2009-12-22 삼성전자주식회사 Reference voltage correction device and correction method
JP4336489B2 (en) * 2002-11-18 2009-09-30 株式会社ルネサステクノロジ Semiconductor integrated circuit
JP4808069B2 (en) * 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 Reference voltage generator
TWI312219B (en) * 2006-07-20 2009-07-11 Holtek Semiconductor Inc Power supply apparatus for field emission display
KR100968122B1 (en) 2008-06-30 2010-07-06 주성대학산학협력단 Constant voltage circuit
CN115599155B (en) * 2022-12-05 2023-03-10 深圳市微源半导体股份有限公司 Band gap reference circuit

Also Published As

Publication number Publication date
JP2001109530A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
US7978556B2 (en) On-chip temperature sensor
US11269365B2 (en) Voltage-generating circuit and semiconductor device using the same
US8154928B2 (en) Integrated flash memory systems and methods for load compensation
JP3688899B2 (en) Semiconductor integrated circuit device
US7706160B2 (en) High voltage generator of the DAC-controlled type
US20030160649A1 (en) Semiconductor device less susceptible to variation in threshold voltage
US20090027958A1 (en) Voltage converter circuit and flash memory device having the same
US7417493B2 (en) Voltage generator in a flash memory device
JP2001229687A (en) Voltage regulator circuit and semiconductor memory
JP3773089B2 (en) Constant voltage generation circuit, nonvolatile memory, and semiconductor integrated circuit
CN111831044B (en) System for generating process, voltage, temperature (PVT) independent current in low voltage domain
JP3866481B2 (en) Semiconductor integrated circuit
US7057446B2 (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
CN113628660B (en) Power-off detection circuit and semiconductor memory device
US10331151B1 (en) Systems for generating process, voltage, temperature (PVT)-independent current
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
JP2001014879A (en) Read-out circuit for non-volatile memory
US6856547B2 (en) Circuit for biasing an input node of a sense amplifier with a pre-charge stage
CN116027843A (en) Voltage regulator circuit and corresponding memory device
JPH06208791A (en) Internal voltage drop circuit for semiconductor integrated circuit
JP2000331490A (en) Semiconductor integrated circuit device
US20230206962A1 (en) Semiconductor device
CN118038919A (en) Nonvolatile memory and reference current generator thereof
KR19980065675A (en) Semiconductor memory device
JPH06119069A (en) Reference voltage generation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees