JP3769443B2 - Balanced diode attenuator - Google Patents
Balanced diode attenuator Download PDFInfo
- Publication number
- JP3769443B2 JP3769443B2 JP2000053127A JP2000053127A JP3769443B2 JP 3769443 B2 JP3769443 B2 JP 3769443B2 JP 2000053127 A JP2000053127 A JP 2000053127A JP 2000053127 A JP2000053127 A JP 2000053127A JP 3769443 B2 JP3769443 B2 JP 3769443B2
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- attenuator
- diode
- input
- output side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Attenuators (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は減衰器、特に高周波信号を減衰するダイオードを使用するバランス型減衰器に関する
【0002】
【従来の技術】
減衰器は、アナログ電気回路の基本構成素子の1つであり、各種回路に広く採用されている。斯かる減衰器では、減衰量を最小にした時の通過損失(以下、デッドロスという)を最小に抑え且つ減衰量が変化しても、反射ロスをなくすることが重要な要素の1つである。この目的のために、π型アッテネータ(減衰)回路にPINダイオードを用い減衰器を構成するのが一般的である。しかしながら、斯かる従来技術では、π型アッテネータ回路自体のデッドロスが大きいため、デッドロスに重点を置いた減衰器として十分とはいえない。
【0003】
そこで、例えば特開昭60―256254号公報には、90°ハイブリッドを用いたバランス型ダイオード減衰器が開示されている。この従来技術は、ダイオードが接地(GND)と並列に挿入されているため、ダイオードのパッケージ損失がなく、デッドロスは90°ハイブリッドのみになり、デッドロスが低く抑えるという問題において一応の効果を奏している。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来のバランス型ダイオード減衰器は、逆に個々のダイオードに各々独立したバイアス回路を設けている。これは、温度補償回路等を個々に構成しなければならないので、構成が複雑且つ高価になるという解決されるべき課題があった。
【0005】
【発明の目的】
従って、本発明の目的の1つは、低デッドロス且つバイアス回路の共通化を可能にするバランス型ダイオード減衰器を提供することである。また、本発明の他の目的は、ダイオード回路自体の周波数特性を調整でき且つ入力側および出力側の90°ハイブリッドをDC的に切り離し、入力ポートおよび出力ポートに向け、直流電流を重畳できるバランス型減衰器を提供することである。
【0006】
【課題を解決するための手段】
本発明によるバランス型ダイオード減衰器は、
入力端子側と出力側端子にはそれぞれ90°ハイブリッドが接続され、
前記入力側の90°ハイブリッドと出力側の90°ハイブリッド間には、一端が接地された第 1 と第2のダイオードが挿入され、
前記第 1 と第2のダイオードと前記入力側90°ハイブリッドとの間には周波数特性を設定するとともに直流阻止用の第 1 と第2のコンデンサが挿入され、
前記出力側の90°ハイブリッドのアイソレーションポートからは前記第 1 と第2のダイオードにバイアス電圧を印加して共通バイアス電流を供給することにより減衰度が調整され、
前記入力側90°ハイブリッドには、前記入力端子に対して、直流電流を重畳するための低域通過フィルタが挿入され、
前記入力側および出力側90°ハイブリッドのアイソレーションポートでは、直流阻止用コンデンサを介して高周波的に終端抵抗により終端して構成されている。
【0008】
【発明の実施の形態】
以下、本発明によるバランス型ダイオード減衰器の好適実施形態例の構成および動作を、添付図を参照して詳細に説明する。
【0009】
図1は、本発明によるバランス型ダイオード減衰器(以下、単に減衰器という)の好適実施形態例の回路図である。この減衰器は、入力端子1、出力端子2、コンデンサ3、4、7、8、10、終端抵抗9、11および直流重畳回路20より構成される。入力端子1は、夫々直列接続されたコンデンサおよびダイオード(PINダイオード)3−5、4−6を介して接地される。これら両ダイオード5、6のアノードは、共通接続されてバイアス電圧12が印加されると共に上述したコンデンサ7を介して出力端子2に接続され且つ上述したコンデンサ8および終端抵抗9の直列回路を介して接地される。入力端子1は、上述したコンデンサ10および終端抵抗11の直列回路を介して接地され、更に直流重畳回路20が接続されている。直流重畳回路20は、直列された1対のインダクタ(コイル)21、22およびこれらインダクタ21、22の中点と接地間に接続されたコンデンサ23を有し、インダクタ22の一端には直流電圧24が印加される。
【0010】
上述した1対のダイオード5、6を中心に、それらのダイオード5、6の非接地端には、入力側および出力側90°ハイブリッド30aおよび30bが接続される。換言すると、入力側の90°ハイブリッド30aと出力側の90°ハイブリッド30bの間には、上述したダイオード5、6が挿入されている。これら両ダイオード5、6と入力側90°ハイブリッド30aとの間に挿入されたコンデンサ3、4は、任意の値に選択され、この減衰器自体の周波数特性を調整する。また、これらコンデンサ3、4は、入力側および出力側90°ハイブリッド30aおよび30bの直流阻止(DCカット)の機能を担っている。この減衰器では、出力側90°ハイブリッド12のアイソレーションポートからダイオード5、6にバイアス電圧を印加している。これによって、両ダイオード5、6を1個の共通バイアス回路でバイアス電流を流し、それらのダイナミック抵抗を制御して、減衰器の減衰度を調整可能にする。このため、温度補償回路等の簡素化が実現できると共に個別に温度補償回路を設けた場合における回路の温度特性のばらつき等を排除可能にする。
【0011】
また、上述の如く入力側および出力側90°ハイブリッド30aおよび30bは、周波数調整用コンデンサ3、4で相互に切り離されているため、入力側90°ハイブリッド30aには、上述したバイアス電圧12とは全く別の直流電圧24を印加することができる。図1に示す好適実施形態例では、入力側アイソレーションポートから、入力端子(ポート)1に対して、直流電流24を重畳できるように回路構成している。即ち、アイソレーションポートに、直流重畳回路20の低域通過フィルタ(LPF)を挿入し、直流電流を重畳している。また、入力側および出力側90°ハイブリッド30aおよび30bのアイソレーションポートには、直流阻止用コンデンサ10、8を介して高周波(RF)的に終端抵抗11、9により入出力端子1、2を希望する特性インピーダンス(抵抗)で終端している。
【0012】
上述の説明から明らかな如く、本発明によるバランス型ダイオード減衰器は、1対のダイオード5、6の入力側に直流阻止および周波数特性調整用コンデンサ3、4を介して入力側90°ハイブリッド30aを接続すると共に出力側に90°ハイブリッド30bを接続する。そして、入力端子1および出力端子2は、夫々所定インピーダンスで終端されると共に独立した直流電圧24およびバイアス電圧12が印加可能である。バイアス電圧12は、両ダイオード5、6に共通に印加される。尚、入力端子1側への直流電圧24は、インダクタ21、22およびコンデンサ23を含むLPFである直流重畳回路20を介して印加するので、入力端子1における高周波信号が漏洩又は分流するのを効果的に阻止することが可能である。
【0013】
尚、上述の好適実施形態例は、本発明の単なる例示に過ぎず、何等本発明を限定するものではないと理解するべきである。本発明の技術思想を逸脱することなく特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【0014】
【発明の効果】
上述の説明から明らかな如く、本発明のバランス型ダイオード減衰器は、回路構成が比較的簡単であり、安価に構成することが可能であると共に回路パラメータを選択することにより減衰度、周波数特性および直流電圧等の電気的諸特性を任意に選定可能であるという実用上の顕著な効果が得られる。
【図面の簡単な説明】
【図1】本発明によるバランス型ダイオード減衰器の好適実施形態例の構成を示す回路図である。
【符号の説明】
1 入力端子(ポート)
2 出力端子(ポート)
3、4、7、8、10、23 コンデンサ
5、6 ダイオード(PINダイオード)
9、11 終端抵抗
12 バイアス電圧
20 直流重畳回路
21、22 インダクタ
24 直流電圧
30a 入力側90°ハイブリッド
30b 出力側90°ハイブリッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an attenuator, and more particularly to a balanced attenuator using a diode for attenuating a high frequency signal.
[Prior art]
An attenuator is one of the basic components of an analog electric circuit and is widely used in various circuits. In such an attenuator, it is one of the important elements to minimize the passage loss (hereinafter referred to as dead loss) when the attenuation is minimized and to eliminate the reflection loss even if the attenuation changes. . For this purpose, it is common to configure an attenuator using a PIN diode in a π-type attenuator (attenuation) circuit. However, in such a conventional technique, since the dead loss of the π-type attenuator circuit itself is large, it cannot be said that it is sufficient as an attenuator focusing on the dead loss.
[0003]
Thus, for example, Japanese Patent Application Laid-Open No. 60-256254 discloses a balanced diode attenuator using a 90 ° hybrid. Since this diode is inserted in parallel with the ground (GND), there is no diode package loss, and the dead loss is only 90 ° hybrid, which has a temporary effect in the problem that the dead loss is kept low. .
[0004]
[Problems to be solved by the invention]
However, the above-described conventional balanced diode attenuator is provided with an independent bias circuit for each diode. In this case, since the temperature compensation circuit and the like must be individually configured, there is a problem to be solved that the configuration becomes complicated and expensive.
[0005]
OBJECT OF THE INVENTION
Accordingly, one of the objects of the present invention is to provide a balanced diode attenuator that enables a low dead loss and a common bias circuit. Another object of the present invention is a balanced type in which the frequency characteristics of the diode circuit itself can be adjusted and the 90 ° hybrid on the input side and output side can be separated in a DC manner so that direct current can be superimposed on the input port and output port. It is to provide an attenuator.
[0006]
[Means for Solving the Problems]
The balanced diode attenuator according to the present invention is:
A 90 ° hybrid is connected to each of the input terminal side and output side terminal,
Between the 90 ° hybrid on the input side and the 90 ° hybrid on the output side, first and second diodes having one end grounded are inserted,
A frequency characteristic is set between the first and second diodes and the input side 90 ° hybrid, and first and second capacitors for DC blocking are inserted,
The attenuation is adjusted by applying a bias voltage to the first and second diodes and supplying a common bias current from the 90 ° hybrid isolation port on the output side ,
The input side 90 ° hybrid is inserted with a low-pass filter for superimposing a direct current on the input terminal,
The input side and output side 90 ° hybrid isolation ports are configured to be terminated with a terminating resistor in a high frequency manner through a DC blocking capacitor.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the configuration and operation of a preferred embodiment of a balanced diode attenuator according to the present invention will be described in detail with reference to the accompanying drawings.
[0009]
FIG. 1 is a circuit diagram of a preferred embodiment of a balanced diode attenuator (hereinafter simply referred to as an attenuator) according to the present invention. The attenuator includes an input terminal 1, an output terminal 2,
[0010]
The input side and output side 90 °
[0011]
Further, as described above, since the input side and output side 90 °
[0012]
As is clear from the above description, the balanced diode attenuator according to the present invention has the input side 90 °
[0013]
It should be understood that the above-described preferred embodiments are merely examples of the present invention and do not limit the present invention. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the technical idea of the present invention.
[0014]
【The invention's effect】
As is clear from the above description, the balanced diode attenuator of the present invention has a relatively simple circuit configuration and can be configured at low cost, and by selecting circuit parameters, the attenuation, frequency characteristics, and It is possible to obtain a remarkable practical effect that various electrical characteristics such as a DC voltage can be arbitrarily selected.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing the configuration of a preferred embodiment of a balanced diode attenuator according to the present invention.
[Explanation of symbols]
1 Input terminal (port)
2 Output terminal (port)
3, 4, 7, 8, 10, 23
9, 11 Terminating
Claims (1)
前記入力側の90°ハイブリッドと出力側の90°ハイブリッド間には、一端が接地された第Between the 90 ° hybrid on the input side and the 90 ° hybrid on the output side, one end is grounded. 11 と第2のダイオードが挿入され、And a second diode is inserted,
前記第Said 11 と第2のダイオードと前記入力側90°ハイブリッドとの間には周波数特性を設定するとともに直流阻止用の第And a second diode and a 90 ° hybrid on the input side set frequency characteristics and 11 と第2のコンデンサが挿入され、And a second capacitor inserted,
前記出力側の90°ハイブリッドのアイソレーションポートからは前記第From the 90 ° hybrid isolation port on the output side, 11 と第2のダイオードにバイアス電圧を印加して共通バイアス電流を供給することにより減衰度が調整され、Attenuation is adjusted by applying a bias voltage to the second diode and supplying a common bias current,
前記入力側90°ハイブリッドには、前記入力端子に対して、直流電流を重畳するための低域通過フィルタが挿入され、The input side 90 ° hybrid is inserted with a low-pass filter for superimposing a direct current on the input terminal,
前記入力側および出力側90°ハイブリッドのアイソレーションポートでは、直流阻止用コンデンサを介して高周波的に終端抵抗により終端して成ることを特徴とするバランス型ダイオード減衰器。The balanced diode attenuator is characterized in that the input side and output side 90 ° hybrid isolation ports are terminated with a terminating resistor in a high frequency manner via a DC blocking capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053127A JP3769443B2 (en) | 2000-02-29 | 2000-02-29 | Balanced diode attenuator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053127A JP3769443B2 (en) | 2000-02-29 | 2000-02-29 | Balanced diode attenuator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244771A JP2001244771A (en) | 2001-09-07 |
JP3769443B2 true JP3769443B2 (en) | 2006-04-26 |
Family
ID=18574550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000053127A Expired - Fee Related JP3769443B2 (en) | 2000-02-29 | 2000-02-29 | Balanced diode attenuator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3769443B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071605A (en) * | 2007-09-13 | 2009-04-02 | Mitsubishi Electric Corp | Limiter circuit |
-
2000
- 2000-02-29 JP JP2000053127A patent/JP3769443B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001244771A (en) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3080723B2 (en) | Filter circuit and filter integrated circuit | |
WO2001071905A2 (en) | Amplifier circuit and method for providing negative feedback thereto | |
US5699016A (en) | Differential active filter of the second order | |
US6147558A (en) | Attenuating volume control | |
US5909153A (en) | Method and apparatus for compensating for delays in modulator loops | |
JPS63198408A (en) | Bias circuit | |
EP1247328B1 (en) | Power converter with remote and local sensing feedback signals combined in a high-order constant-sum filter | |
JP2000151357A5 (en) | ||
JP2000151357A (en) | Filter constitution applied to adsl splitter | |
WO2003030357A2 (en) | Broadband pin diode attenuator bias network | |
JP4279539B2 (en) | Resistance attenuator | |
JP3769443B2 (en) | Balanced diode attenuator | |
US5258713A (en) | Impedance generator for a telephone line interface circuit | |
US6414560B2 (en) | Loop delay compensation for a digital power amplifier | |
US11082017B2 (en) | Amplifier with a compensator with a network of at least third order | |
CA1284360C (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
EP0995266B1 (en) | Mains filter circuit arrangement | |
US4424462A (en) | Switched delay circuit | |
Langhammer et al. | Electronically reconfigurable universal filter based on VDTAs | |
WO2020152183A1 (en) | Configurable micro-acoustic rf filter | |
WO2019110152A1 (en) | Amplifier circuit | |
WO1999038256A1 (en) | Passive programmable wide-range filter | |
NL192709C (en) | Electric signal filter. | |
JPH03204299A (en) | Acoustic equipment | |
JPH09148880A (en) | Electronic circuit, filter device using it and radio equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |