JP3766361B2 - Variable gain circuit and radio communication apparatus using the same - Google Patents
Variable gain circuit and radio communication apparatus using the same Download PDFInfo
- Publication number
- JP3766361B2 JP3766361B2 JP2002287866A JP2002287866A JP3766361B2 JP 3766361 B2 JP3766361 B2 JP 3766361B2 JP 2002287866 A JP2002287866 A JP 2002287866A JP 2002287866 A JP2002287866 A JP 2002287866A JP 3766361 B2 JP3766361 B2 JP 3766361B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- gain
- circuit
- variable gain
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Transceivers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、CMOS技術を用いて構成される利得制御信号に対してデシベル表示した利得を線形に変化させる可変利得回路及びこれを用いた無線通信装置に関する。
【0002】
【従来の技術】
近年、携帯電話機や携帯情報端末のような無線端末の小型化及び低価格化に向けて開発が進められている。無線端末の小型化と低価格化の双方の要求を実現する一つの方法として、無線アナログ回路をモノリシックICによって構成することが挙げられる。この場合、小型化と低価格化を考慮すれば、ICを構成する素子にはバイポーラトランジスタでなく、高集積化により適したCMOSトランジスタを用いることが一般に好ましい。
【0003】
近年開発が盛んになってきたCDMA(Code Division multiple access:符号分割多元接続)方式の無線端末では、送信電力制御が必須である。このため、場合によっては送信IF(中間周波数)段可変利得回路は、70dB以上の信号レベル制御を行うことが求められるようになってきた。
【0004】
このような大きな利得制御を行うためには、利得制御信号に対してデシベル表示した利得を直線的に制御する特性、いわゆるログ・リニア(LOG-LINEAR)特性(linear-in-dBともいう)の利得制御が可能であることが制御の容易さなどの観点から望ましい。
【0005】
特開2001−196880(特許文献1)には、高集積化に適したMOSトランジスタを用いてログ・リニア特性の可変利得回路を利得制御回路と可変利得増幅器によって実現する手法が開示されている。利得制御回路では、外部から与えられる利得制御信号は可変利得増幅器のデシベル表示された利得を線形に変化させるための内部利得制御信号に変換される。
【0006】
特許文献1に記載されているように、MOSトランジスタを用いた可変利得回路では、外部利得制御信号が所定電位のとき、利得制御信号−利得特性(利得制御信号に対するデシベル表示の利得の変化を表す特性)はこれを直線近似した特性から利得が3dB下がり、さらに利得制御信号のレベルが上昇してMOSトランジスタの動作領域が弱反転領域に入ったとき、利得制御信号−利得特性の傾きが約2倍になるという特性がある。
【0007】
そこで、特許文献1では利得制御回路に可変利得増幅器の所定の電位前後の利得制御信号−利得特性の傾きを2:1に補正する利得傾き補正回路と、利得制御信号と利得の関係を指数関数の関係にする制御信号変換回路と、利得制御信号−利得特性が高利得時にログ・リニア特性から3dB低下する分を補償するための利得制御信号を生成する制御信号補正回路を設け、さらに制御信号補正回路の出力によって制御される3dB利得低減補償用の可変利得増幅器を別に設けることによって、ログ・リニア特性を示す可変利得回路を実現している。
【0008】
【特許文献1】
特開2001−196880
【0009】
【発明が解決しようとする課題】
特許文献1の可変利得回路では、高利得時にログ・リニア特性から3dB低下する問題を解決すべく、本来の可変利得増幅器とは別に3dB利得低減補償用の可変利得増幅器を設けている。電池を電源とする携帯無線端末のような無線通信装置では、電池寿命を長くして装置の連続使用時間を十分に確保するため、低消費電力化が要求される。従って、可変利得回路においても低消費電流であることが要求され、そのためには可変利得増幅器が一段の構成で良好なログ・リニア特性を実現できることが望ましい。
【0010】
本発明の目的は、一段の可変利得増幅器を用いた構成で、外部利得制御信号に対してデシベル表示の利得が線形に変化する特性を有する可変利得回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、内部利得制御信号によって制御される利得に従って入力信号を増幅する可変利得増幅器と、外部制御信号に従って可変利得増幅器の利得を制御する利得制御回路とを有するMOSトランジスタを用いて構成される可変利得回路において、特に高利得領域での利得偏差を補償するため、利得制御回路において可変利得増幅器に供給する内部利得制御信号に対してプリディストーションを施すことにより、上記の課題を解決する。
【0012】
一つの態様によると、利得制御回路は外部利得制御信号を入力とし、外部利得制御信号の所定電位の前後における可変利得増幅器の利得変化の傾きを補正するための第1制御信号及び第2制御信号を生成する利得傾き補正回路と、第1制御信号を指数関数特性を持つ第3制御信号に変換する第1の制御信号変換回路と、第3制御信号を電圧−電流変換して第4制御信号を生成する第1の電流−電圧変換回路と、外部制御信号に対する可変利得増幅器の利得特性の高利得領域での非線形を補償するために第4制御信号を補正して第5制御信号を生成する制御信号補正回路と、第2制御信号と第5制御信号とを加え合わせた第6制御信号を指数関数特性を持つ第7制御信号に変換する第2の制御信号変換回路と、第7制御信号を電流−電圧変換して内部利得制御信号を生成する第2の電流−電圧変換回路とにより構成される。
【0013】
他の態様による利得制御回路は、内部利得制御信号によって制御される利得に従って入力信号を増幅する可変利得増幅器と、外部利得制御信号を入力とし、該外部利得制御信号の所定電位の前後における可変利得増幅器の利得変化の傾きを補正するための第1制御信号及び第2制御信号を生成する利得傾き補正回路と、第1制御信号を指数関数特性を持つ第3制御信号に変換する第1の制御信号変換回路と、第3制御信号を電流−電圧変換して第4制御信号を生成する第1の電流−電圧変換回路と、外部制御信号に対する可変利得増幅器の利得特性の高利得領域での非線形を補償するために第4制御信号を補正して第5制御信号を生成する制御信号補正回路と、第2制御信号を指数関数特性を持つ第6制御信号に変換する第2の制御信号変換回路と、第5制御信号と第6制御信号とを加え合わせた第7制御信号を電流−電圧変換して内部利得制御信号を生成する第2の電流−電圧変換回路とにより構成される。
【0014】
このような構成により、本発明に係る可変利得回路は外部利得制御信号に対してデシベル表示した利得が線形に変化する特性を有する。しかも、可変利得増幅器が一段で済むため、回路規模を小さくでき、消費電流の低減が可能となる。
【0015】
【発明の実施の形態】
以下に説明する本発明の実施形態に基づく可変利得回路は、3dB利得低減補償用の可変利得増幅器を用いることなく、利得制御信号の補正のみによって、外部利得制御信号Vcの電圧がVc≧0の範囲において利得制御信号に対してデシベル表示した利得が直線的に変化する特性を示すようにする利得制御回路を有することが特徴である。
以下、図面を参照しながら本発明の実施形態について説明する。
【0016】
(第1の実施形態)
図1に、本発明の第1の実施形態に係る可変利得回路の構成を示す。可変利得回路の入力信号Vinは信号入力端子11から入力され、可変利得増幅器12により増幅される。可変利得増幅器12の出力信号は、可変利得回路の出力信号Voutとして信号出力端子13から出力される。
【0017】
可変利得増幅器12は利得可変の増幅器であり、利得制御回路により生成される内部利得制御信号に従って利得が制御される。利得特制御回路は、制御入力端子14に可変利得回路の外部から入力される利得制御信号(以下、外部利得制御信号という)Vcを入力として以下に示すように内部利得制御信号を生成する。
【0018】
利得制御回路は、制御入力端子14に入力される外部制御信号Vcを受ける利得傾き補正回路(2:1)15、第1の制御信号変換回路(exp(1))16、第1の電流−電圧変換回路(I-V(1))17、制御信号補正回路(SQT)18、電流加算回路19、第2の制御信号変換回路(exp(2))20及び第2の電流−電圧変換回路(I-V(2))21から構成される。
【0019】
次に、利得制御回路の詳細な構成と動作について説明する。
図2は、図1の可変利得回路の各部の特性を示している。図3には、本実施形態を説明するために、可変利得回路を制御信号変換回路31と電流−電圧変換回路32及び可変利得増幅器33により構成した例について示す。図3では、外部利得制御信号Vcは制御信号変換回路31に入力される。制御信号変換回路31は、外部利得制御信号Vcを指数関数特性を持つ電流ID1に変換する。
【0020】
電流−電圧変換回路32は、N型のMOSトランジスタM1,M2による差動対トランジスタを有し、トランジスタM1,M2の共通ソース端子に直流バイアス電流I0が流れる。トランジスタM1はドレイン端子とゲート端子が接続され、ドレイン端子には電流ID1が入力される。トランジスタM2のゲート端子は、可変利得増幅器33のトランジスタM10のゲート端子と共に電源VBBから一定の直流レベルが与えられ、ドレイン端子は例えば電源VDDに接続される。
【0021】
トランジスタM2のドレイン端子に流れる電流ID2は電流源I0の電流I0とID1の差電流が流れる(ID2=I0−ID1)。図3では、トランジスタM2のドレイン端子は電源電圧VDDに接続されているが、ID2=I0−ID1となるように電流が流れているものであれば、ドレイン端子の接続に変更があっても問題はない。
【0022】
本回路において、電流ID1は以下の電流が流れるものとする。
【0023】
ID1=I0・exp(-b・Ix) (1)
ここで、bは正の定数,Ixは利得傾き補正回路15から出力される内部利得制御信号である。内部利得制御信号Ixを(1)のID1に変換するには、バイポーラトランジスタを使用した指数関数特性を利用した方法を用いることができる。これに関しては特開2000−196386で用いている手法で実現できるため、ここでは詳細を記さない。また、この手法以外の手法を用いても特に問題はない。
【0024】
一方、可変利得増幅器33の電流利得G1は、次式で表される。
【数1】
で表される。ここで、Isigは入力信号電流、gmM10,gmM11はそれぞれトランジスタM10,M11の相互コンダクタンスを表す。
【0025】
以上の点を踏まえて、図1の可変利得回路の動作を述べる。
制御入力端子14に入力される外部利得制御信号Vcは、まず外部利得制御信号Vcの所定の電位前後の利得制御信号−利得特性の傾きをほぼ2:1にする補正を行うための利得傾き補正回路15に入力され、この利得傾き補正回路15によって二つの制御信号Ix11,Ix12が電流信号として生成される。
【0026】
利得傾き補正回路15から出力される制御信号Ix11,Ix12のうち、一方の制御信号Ix11は、第1の制御信号変換回路16によって指数関数特性を持つ制御信号Ix2に変換される。
【0027】
制御信号変換回路16から出力される制御信号Ix2は、第1の電流−電圧変換回路17によって電圧信号からなる制御信号Vz1に変換された後、制御信号補正回路18によって利得制御信号−利得特性の高利得領域での非線形を補償するための補正がなされる。
【0028】
制御信号補正回路18から電流信号として出力される制御信号Iz1は、電流加算回路19によって利得傾き補正回路15から出力される他方の制御信号Ix12と加算され、制御信号Ix3が生成される。電流加算回路19は、単なる回路の結線により実現することもできる。
【0029】
電流加算回路18から出力される制御信号Ix3は、第2の制御信号変換回路20によって指数関数特性を持つ制御信号Ix4に変換される。第2の制御信号変換回路20から出力される制御信号Ix4は、第2の電流−電圧変換回路21により電圧信号からなる制御信号Vz2に変換され、この制御信号Vz2が可変利得増幅器12に内部利得制御信号として供給される。
【0030】
図3に示したように制御信号変換回路31を用いて利得制御信号に指数関数特性を持たせるだけの構成の場合、図2(a)に示すように利得制御信号−利得特性は高利得領域でログ・リニア特性から3dB低下する特性を持つ。すなわち、図3に示したようなMOSトランジスタを用いた可変利得回路では、外部利得制御信号Vcの電圧がVc=Vc2のとき、つまりID1=ID2またはVz1=0Vのとき、利得制御信号−利得特性を直線近似したログ・リニア特性(破線)から利得が3dB下がる。
【0031】
さらに、利得制御信号Vcの電圧がVc>Vc1のとき、つまりMOSトランジスタの動作領域が弱反転領域に入ったとき、利得制御信号−利得特性の傾き(一点鎖線の傾き)はVc<Vc1のときの傾きに比べて約2倍になる。これらの点については、先に示した非特許文献1で詳しく説明されている。
【0032】
これに対し、図4に示すように所定の電位Vc1前後(0≦Vc≦Vc1,Vc1≦Vc)の利得比を2:1とする利得傾き補正回路15を用いると、図2(b)に示すような利得制御信号−利得特性となり、図2(a)で示したような利得制御信号−利得特性の傾きは補正される。ただし、利得傾き補正回路15を加えるだけでは、Vc=Vc2で利得が3dB落ち込んでいる部分は残る。
【0033】
ここで、Vc=Vc4(0≦Vc4≦Vc1)の場合に注目すると、可変利得増幅器12の所望の利得は式(4)に示したG1であるが、利得を補償しない場合の利得は利得はG2である。図2(c)に実線で示すログ・リニア特性を得るためには、図9(c)においてVc=Vc4の地点でVc=Vc3(0≦Vc4≦Vc1)の利得制御信号が必要である。そこで、図2(e)の実線のように利得制御信号を補正する。この利得制御信号の補正を実現するために、本実施形態では以下に示す利得制御手法を用いる。
【0034】
まず、外部利得制御信号Vcに応じて図5に示すような構成の利得傾き補正回路15により、図2(d)に示す特性を持つ2つの制御信号Ix11,Ix12を生成する。これら2つの制御信号Ix11,Ix12は、本実施形態では電流信号であるため、二つに分けて記載しているが、内容は実質的に同じである。
【0035】
次に、制御信号Ix11を第1の制御信号変換回路16と第1の電流−電圧変換回路17に順次通すことにより、指数関数特性を持つ制御信号Vz1に変換する。さらに、制御信号Vz1を図6に示すような特性を持つ図7に示すような2乗回路で構成した制御信号補正回路18に通すことによって、制御信号Iz1を生成する。
【0036】
次に、電流加算回路19によって制御信号Iz1と制御信号Ix12とを加え合わせることにより、図2(e)に示す制御信号Ix3を生成する。この制御信号Ix3は、利得傾き変動及び3dBの利得低減を補償する利得制御信号である。この制御信号Ix3がID1=ID2近傍における3dB利得低減問題の利得補正をするために、図2(d)に比べて0≦Vc≦Vc1の利得制御信号は小さく設定される。
【0037】
図5に示す利得傾き補正回路15の構成は、特開平2001−196880号公報に記載されているが、ここで改めて説明すると、次の通りである。この利得傾き補正回路は、MOSトランジスタM50〜M55、電流源I0及び抵抗R1からなる並列接続された2組の差動回路と、同じくMOSトランジスタM56〜M62、電流源I0及び抵抗R1からなる並列接続された2組の差動回路の出力を共通に接続して構成される。トランジスタM52,M55,M58,M61はNチャネルMOSトランジスタが用いられ、それ以外のトランジスタは全てPチャネルMOSトランジスタが用いられる。
【0038】
図5の上側の2組の差動回路(第1の回路)は外部利得制御信号Vcが0Vのとき、出力端子には電流が出力されず、外部利得制御信号Vcが高くなるに従い出力電流Ix11が出力端子から流れるように動作する。図5の下側の2組の差動回路(第2の回路)は、第1の回路と同様に動作するが、VBB11とM62によりM62のソース電位の最大値は制限されてしまうため、Vcが所定の電位以上になると、出力電流は固定される。これにより図4に示したような特性が得られる。さらに、この例では出力端子にカレントミラー回路CMが接続され、2つの出力電流が制御信号Ix11,Ix12として得られる。
【0039】
一方、制御信号補正回路15を構成する図7に示した2乗回路について説明する。MOSトランジスタM30のドレイン端子は、MOSトランジスタM33のドレイン端子と接続されると共に、負の電流出力端子I−とされる。MOSトランジスタM31のドレイン端子は、トランジスタMOSM32のドレイン端子に接続されると共に、正の電流出力端子I+とされる。トランジスタM30,M31のゲート端子は共通に接続され、トランジスタM32,トランジスタM33のゲート端子は共通に接続される。
【0040】
トランジスタM30,M31の共通接続されたゲート端子と、トランジスタM32,トランジスタM33の共通接続されたゲート端子との間に、第1の電流−電圧回路17からの制御信号Vz1が入力される。トランジスタM30,M32のソース端子は共通に接続され、差動回路のバイアス電流を与える電流源Ioを介して接地される。同様に、トランジスタM31,M33のソース端子も共通に接続され、電流源Ioを介して接地される。
【0041】
トランジスタM30,M31,M32,M33の寸法比は、1:K:K:1とする。出力電流すなわち制御信号補正回路18から出力される制御信号Iz1は、I+とI−の差により得られるものとする。このように構成された2乗回路からなる制御信号補正回路18から出力される制御信号Iz1は、次式で表される。
【0042】
【数2】
【0043】
式(3)に示されるように、次式(6)の範囲内では2乗特性が得られることが分かる。
【0044】
【数3】
【0045】
(第2の実施形態)
図8に、本発明の第2の実施形態に係る可変利得回路の構成を示す。図1と相対応する部分に同一の符号を付して説明すると、本実施形態は第2の制御信号変換回路20を利得傾き補正回路15の直後、つまり電流加算回路19の前に配置した点が第1の実施形態と異なる。
【0046】
すなわち、本実施形態においては利得傾き補正回路15により補正された制御信号Ix12に対して、第2の制御信号変換回路20により指数関数特性を持たせることにより制御信号Ix5が生成され、この制御信号Ix5が電流加算回路19によって第1の電流−電圧回路17から出力される制御信号Iz1と加算される。電流加算回路19から出力される制御信号Ix6は、第2の電流−電圧回路21によって電圧信号からなる内部利得制御信号Vz2に変換され、可変利得増幅器12に供給される。
【0047】
図9は、図8の可変利得回路の各部の特性を示す図である。図9(a)(b)(c)は、図2(a)(b)(c)と同様である。このように本実施形態は、利得傾き補正回路15を用いて利得傾き変動を補正するための制御信号Ix12を生成するまでは第1の実施形態と同じであるが、第2の制御信号変換回路20より出力される制御信号Ix5は指数関数特性を持つため、縦軸をログスケールで表すと図9(d)のようになる。
【0048】
ここでVc=Vc4(0≦Vc4≦Vc1)の場合に注目すると、可変利得回路の利得はG1であるが、利得を補償しない場合の利得はG2である。図2(c)に実線で示すログ・リニア特性を得るためには、図9(c)においてVc=Vc4の地点でVc=Vc3(0≦Vc4≦Vc1)の利得制御信号が必要であるので、図8(e)の実線のように利得制御信号を補正する。この利得制御信号の補正を実現するために、本実施形態では以下に示す利得制御手法を用いる。
【0049】
まず、第1の実施形態と同様に外部利得制御信号Vcに応じて利得傾き補正回路15によって利得傾きの変動を補正するための2つの制御信号Ix11,Ix12を生成する。次に、制御信号Ix12を第2の制御信号変換回路20に通すことにより、図9(d)に示すような指数関数特性を持つ制御信号Ix5を生成する。
【0050】
一方、利得傾き補正回路15より出力されるもう一方の制御信号Ix11は第1の制御信号変換回路16へ入力され、第1の電流−電圧変換回路17により制御信号Vz1に変換される。この制御信号Vz1を図6に示したような特性を持つ2乗回路で構成した制御信号補正回路18に通すことにより制御信号Iz1を生成し、電流加算回路19で制御信号Ix5と加え合わせることにより、図9(e)に示す制御信号Ix6を生成する。ここで、制御信号Iz1は制御信号Vz1に対してログスケールで表している。
【0051】
制御信号Ix6は、利得傾き変動及び3dB利得低減を補償し、かつ指数関数特性を持つ利得制御信号である。この利得制御信号Ix6がID1=ID2近傍における3dB利得低減に対する利得補正をするために、縦軸をログスケールで表示した図9(d)に比べ、0≦Vc≦Vc1の利得制御信号は大きく設定される。
【0052】
(第3の実施形態)
図10は、本発明の第3の実施形態に係る可変利得回路で用いられる利得補正回路15の構成を示す図である。本実施形態が先の実施形態と異なる点は、制御信号Ix11,Ix12を生成するために二つの利得傾き補正回路15A,15Bを用いている点である。これ以外の構成については、これまでの実施形態と同様であるので、説明を省略する。
【0053】
(第4の実施形態)
次に、上述した本発明の実施形態に係る可変利得増幅器を適用できる応用システムの例として、携帯電話機その他の移動無線通信装置における無線送受信回路について説明する。図11に、このような移動無線通信装置の無線送受信部の構成を示す。ここでは送受の切り替えを時分割で行うTDD(Time Division Duplex)方式を例として説明するが、これに限られるものではない。
【0054】
まず、送信部について説明すると、ベースバンド信号発生部(TX-BB)101では直交した第1及び第2の送信ベースバンド信号Ich(TX),Qch(TX)が適当なフィルタにより帯域制限されて出力される。これらの直交送信ベースバンド信号Ich(TX),Qch(TX)は、二つの乗算器102,103と加算器104からなる直交変調器105に入力され、2つの直交した周波数をfLO2の第2ローカル信号を変調する。第2ローカル信号は、局部発振器106により発生され、かつ90°移相器(90°−PS)107により2分割されて直交変調器105に入力される。
【0055】
直交変調器105から出力される被変調信号はIF(中間周波)信号であり、可変利得増幅器109に入力される。可変利得増幅器109は、図示しない制御系からの利得制御信号に従って入力されたIF信号を適当な信号レベルに調節する。可変利得増幅器109から出力されるIF信号は、一般に直交変調器105及び可変利得増幅器109で発生する不要な高調波成分を含むため、この不要成分を除去するためのローパスフィルタまたはバンドパスフィルタ110を介してアップコンバータ111に入力される。
【0056】
アップコンバータ111は、IF信号と第1局部発振器112で発生される周波数fLO1の第1ローカル信号との乗算を行うことにより周波数変換(アップコンバート)を行い、周波数fLO1+fLO2のRF信号と周波数fLO1−fL02のRF信号を生成する。これら二つのRF信号のいずれか一方が所望波出力であり、他方は不要なイメージ信号である。ここでは、周波数fL01+fL02のRF信号を所望波とするが、周波数fLO1−fL02のRF信号を所望波出力としてもよい。イメージ信号は、イメージ除去フィルタ113により除去される。
【0057】
アップコンバータ111からイメージ除去フィルタ113を介して抽出された所望波出力は、電力増幅器(PA)114により所要の電力レベルまで増幅された後、送受切り替え電流スイッチ(T/R)またはデュプレクサ115を介してアンテナ116に供給され、電波として放射される。
【0058】
一方、受信部においては、アンテナ116から出力される受信RF信号が送受切り替え電流スイッチ115またはデュプレクサ及びバンドパスフィルタ117を介して、低雑音増幅器(LNA)118に入力される。低雑音増幅器118により増幅された受信RF信号は、イメージ除去フィルタ119を介してダウンコンバータ120に入力される。
【0059】
ダウンコンバータ120は、第1局部発振器112で発生される周波数fL01の第1ローカル信号と受信RF信号の乗算を行い、受信RF信号をIF信号に周波数変換(ダウンコンバート)する。ダウンコンバータ120から出力されるIF信号は、バンドパスフィルタ121及び可変利得増幅器122を介して分波器(図示せず)と乗算器123,124からなる直交復調器125に入力される。
【0060】
直交復調器125には、送信部の直交変調器105と同様に、第2局部発振器106から90°移相器(90°−PS)108を介して直交した周波数fL02の第2ローカル信号が入力される。直交復調器125の出力Ich(RX)及びQch(RX)は、受信部ベースバンド処理部(RX−BB)126に入力され、ここで受信信号が復調されることによって、元のデータ信号が再生される。
【0061】
このような構成の移動無線通信装置における無線送受信回路において、可変利得増幅器109及び122のいずれか一方または両方に、本発明の実施形態による可変利得回路を適用することができる。本発明の実施形態に基づく可変利得増幅器はMOSトランジスタを用いた構成で正確なログ・リニア特性を得るとともに、回路規模が小さく、低消費電流であるという特長を有するので、これを無線送受信回路に適用することにより、移動無線通信装置などの無線機の特性向上、小型化、低コスト化及び低消費電力化に寄与することができる。
【0062】
【発明の効果】
以上説明したように、本発明によれば一段の可変利得増幅器を用いた構成で、外部利得制御信号に対してデシベル表示の利得が線形に変化する特性を有する可変利得回路を提供することができる。本発明の可変利得回路は可変利得増幅器が一段の構成でよいため、回路規模が削減されると共に、消費電流が小さいという利点があり、特に携帯無線端末のような無線通信装置内に設けられる可変利得回路として有用である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る可変利得回路の構成を示すブロック図
【図2】同実施形態に係る可変利得回路の動作を説明するための各部の特性を示す図
【図3】同実施形態における要部の具体的構成例を示す回路図
【図4】同実施形態における利得傾き補正回路の入出力特性を示す図
【図5】同実施形態における利得傾き補正回路の具体的構成例を示す回路図
【図6】同実施形態における利得制御信号補正回路の入出力特性を示す図
【図7】同実施形態における利得制御信号補正回路の具体的構成例を示す回路図
【図8】本発明の第2の実施形態に係る可変利得回路の構成を示すブロック図
【図9】同実施形態に係る可変利得回路の動作を説明するための各部の特性を示す図
【図10】利得傾き補正回路の他の構成例を示すブロック図
【図11】本発明に係る可変利得回路を適用可能な無線通信装置の構成例を示すブロック図
【符号の説明】
11…信号入力端子
12…可変利得増幅器
13…信号出力端子
14…利得制御信号入力端子
15…利得傾き補正回路
16…第1の利得制御信号変換回路
17…第1の電流−電圧変換回路
18…利得制御信号補正回路
19…電流加算回路
20…第2の利得制御信号変換回路
21…第2の電流−電圧変換回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain circuit that linearly changes a gain displayed in decibels with respect to a gain control signal configured using CMOS technology, and a radio communication apparatus using the variable gain circuit.
[0002]
[Prior art]
In recent years, development has been progressing toward miniaturization and price reduction of wireless terminals such as mobile phones and portable information terminals. One method for realizing both the miniaturization and the cost reduction of the wireless terminal is to configure the wireless analog circuit with a monolithic IC. In this case, in consideration of miniaturization and cost reduction, it is generally preferable to use a CMOS transistor suitable for higher integration instead of a bipolar transistor as an element constituting the IC.
[0003]
In a CDMA (Code Division Multiple Access) wireless terminal, which has been actively developed in recent years, transmission power control is essential. For this reason, in some cases, a transmission IF (intermediate frequency) stage variable gain circuit has been required to perform signal level control of 70 dB or more.
[0004]
In order to perform such a large gain control, the gain control signal has a characteristic that linearly controls the gain displayed in decibels, that is, a so-called log-linear characteristic (also called linear-in-dB). It is desirable that gain control is possible from the viewpoint of ease of control.
[0005]
Japanese Patent Laid-Open No. 2001-196880 (Patent Document 1) discloses a technique for realizing a variable gain circuit having a log-linear characteristic by a gain control circuit and a variable gain amplifier using a MOS transistor suitable for high integration. In the gain control circuit, a gain control signal applied from the outside is converted into an internal gain control signal for linearly changing the gain displayed in decibels of the variable gain amplifier.
[0006]
As described in
[0007]
Therefore, in
[0008]
[Patent Document 1]
JP 2001-196880
[0009]
[Problems to be solved by the invention]
In the variable gain circuit of
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide a variable gain circuit having a characteristic that the gain of a decibel display changes linearly with respect to an external gain control signal by using a single-stage variable gain amplifier.
[0011]
[Means for Solving the Problems]
The present invention is configured using a MOS transistor having a variable gain amplifier that amplifies an input signal according to a gain controlled by an internal gain control signal, and a gain control circuit that controls the gain of the variable gain amplifier according to an external control signal. In the variable gain circuit, the above problem is solved by applying predistortion to the internal gain control signal supplied to the variable gain amplifier in the gain control circuit in order to compensate the gain deviation particularly in the high gain region.
[0012]
According to one aspect, the gain control circuit receives the external gain control signal as an input, and the first control signal and the second control signal for correcting the slope of the gain change of the variable gain amplifier before and after the predetermined potential of the external gain control signal. A gain slope correction circuit for generating the first control signal, a first control signal conversion circuit for converting the first control signal into a third control signal having an exponential function characteristic, and a fourth control signal by converting the third control signal to voltage-current. And a fifth control signal by correcting the fourth control signal in order to compensate for the non-linearity in the high gain region of the gain characteristic of the variable gain amplifier with respect to the external control signal. A control signal correction circuit; a second control signal conversion circuit for converting a sixth control signal obtained by adding the second control signal and the fifth control signal to a seventh control signal having an exponential function characteristic; and a seventh control signal. Current-voltage conversion A second current for generating an internal gain control signal - composed of a voltage conversion circuit.
[0013]
A gain control circuit according to another aspect includes a variable gain amplifier that amplifies an input signal according to a gain controlled by an internal gain control signal, and an external gain control signal as an input, and a variable gain before and after a predetermined potential of the external gain control signal. A gain slope correction circuit for generating a first control signal and a second control signal for correcting a slope of a gain change of the amplifier, and a first control for converting the first control signal into a third control signal having an exponential function characteristic A signal conversion circuit; a first current-voltage conversion circuit that generates a fourth control signal by current-voltage conversion of the third control signal; and a nonlinear characteristic in a high gain region of a gain characteristic of the variable gain amplifier with respect to the external control signal A control signal correction circuit for correcting the fourth control signal to generate a fifth control signal to compensate for the second control signal, and a second control signal conversion for converting the second control signal into a sixth control signal having an exponential function characteristic It constituted by a voltage converting circuit - second current to voltage conversion to generate an internal gain control signal - road and, fifth control signal and the sixth control signal and the added combined seventh control signal current.
[0014]
With such a configuration, the variable gain circuit according to the present invention has a characteristic that the gain expressed in decibels with respect to the external gain control signal changes linearly. In addition, since only one variable gain amplifier is required, the circuit scale can be reduced, and current consumption can be reduced.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
In the variable gain circuit according to the embodiment of the present invention described below, the voltage of the external gain control signal Vc is Vc ≧ 0 only by correcting the gain control signal without using a variable gain amplifier for 3 dB gain reduction compensation. It is characterized by having a gain control circuit that exhibits a characteristic in which the gain expressed in decibels with respect to the gain control signal in a range changes linearly.
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
(First embodiment)
FIG. 1 shows a configuration of a variable gain circuit according to the first embodiment of the present invention. An input signal Vin of the variable gain circuit is input from the
[0017]
The
[0018]
The gain control circuit includes a gain slope correction circuit (2: 1) 15 that receives an external control signal Vc input to the
[0019]
Next, the detailed configuration and operation of the gain control circuit will be described.
FIG. 2 shows the characteristics of each part of the variable gain circuit of FIG. FIG. 3 shows an example in which the variable gain circuit includes a control
[0020]
The current-
[0021]
The current I flowing through the drain terminal of the transistor M2 D2 Is the current source I 0 Current I 0 And I D1 Current flows (I D2 = I 0 -I D1 ). In FIG. 3, the drain terminal of the transistor M2 is the power supply voltage V DD Connected to I D2 = I 0 -I D1 As long as the current flows so as to satisfy the above, there is no problem even if the drain terminal connection is changed.
[0022]
In this circuit, the current I D1 The following current flows.
[0023]
I D1 = I 0 ・ Exp (-b ・ I x (1)
Where b is a positive constant, I x Is an internal gain control signal output from the gain
[0024]
On the other hand, the current gain G of the
[Expression 1]
It is represented by Where Isig is the input signal current, gm M10 , Gm M11 Represents the mutual conductance of the transistors M10 and M11, respectively.
[0025]
Based on the above points, the operation of the variable gain circuit of FIG. 1 will be described.
The external gain control signal Vc input to the
[0026]
Of the control signals Ix11 and Ix12 output from the gain
[0027]
The control signal Ix2 output from the control
[0028]
The control signal Iz1 output as a current signal from the control
[0029]
The control signal Ix3 output from the
[0030]
As shown in FIG. 3, when the control
[0031]
Further, when the voltage of the gain control signal Vc is Vc> Vc1, that is, when the operation region of the MOS transistor enters the weak inversion region, the slope of the gain control signal-gain characteristic (the slope of the one-dot chain line) is Vc <Vc1. It is about twice as much as the slope of. These points are described in detail in
[0032]
On the other hand, as shown in FIG. 4, when the gain
[0033]
Here, paying attention to the case of Vc = Vc4 (0 ≦ Vc4 ≦ Vc1), the desired gain of the
[0034]
First, two control signals Ix11 and Ix12 having the characteristics shown in FIG. 2D are generated by the gain
[0035]
Next, the control signal Ix11 is sequentially passed through the first control
[0036]
Next, the
[0037]
The configuration of the gain
[0038]
When the external gain control signal Vc is 0V, the two sets of differential circuits (first circuits) in FIG. 5 do not output current to the output terminal, and the output current Ix11 increases as the external gain control signal Vc increases. Operates so as to flow from the output terminal. The two sets of differential circuits (second circuits) on the lower side of FIG. 5 operate in the same manner as the first circuit, but V BB11 And M 62 By M 62 Since the maximum value of the source potential is limited, the output current is fixed when Vc exceeds a predetermined potential. Thereby, characteristics as shown in FIG. 4 are obtained. Furthermore, in this example, a current mirror circuit CM is connected to the output terminal, and two output currents are obtained as control signals Ix11 and Ix12.
[0039]
On the other hand, the squaring circuit shown in FIG. 7 constituting the control
[0040]
The control signal Vz1 from the first current-
[0041]
The dimensional ratio of the transistors M30, M31, M32, and M33 is 1: K: K: 1. It is assumed that the output current, that is, the control signal Iz1 output from the control
[0042]
[Expression 2]
[0043]
As shown in the equation (3), it can be seen that the square characteristic is obtained within the range of the following equation (6).
[0044]
[Equation 3]
[0045]
(Second Embodiment)
FIG. 8 shows the configuration of a variable gain circuit according to the second embodiment of the present invention. The parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and in this embodiment, the second control
[0046]
That is, in this embodiment, the control signal Ix5 is generated by giving the exponential characteristic to the control signal Ix12 corrected by the gain
[0047]
FIG. 9 is a diagram showing the characteristics of each part of the variable gain circuit of FIG. 9A, 9B, and 9C are the same as FIGS. 2A, 2B, and 2C. As described above, the present embodiment is the same as the first embodiment until the control signal Ix12 for correcting the gain tilt variation is generated using the gain
[0048]
Here, paying attention to the case of Vc = Vc4 (0 ≦ Vc4 ≦ Vc1), the gain of the variable gain circuit is G 1 However, if the gain is not compensated, the gain is G 2 It is. In order to obtain the log-linear characteristic shown by the solid line in FIG. 2C, a gain control signal of Vc = Vc3 (0 ≦ Vc4 ≦ Vc1) is required at the point of Vc = Vc4 in FIG. 9C. The gain control signal is corrected as indicated by the solid line in FIG. In order to realize the correction of the gain control signal, the present embodiment uses the following gain control technique.
[0049]
First, as in the first embodiment, two control signals Ix11 and Ix12 for correcting fluctuations in gain tilt are generated by the gain
[0050]
On the other hand, the other control signal Ix11 output from the gain
[0051]
The control signal Ix6 is a gain control signal that compensates for gain tilt variation and 3 dB gain reduction and has exponential characteristics. This gain control signal Ix6 becomes I D1 = I D2 In order to perform gain correction for 3 dB gain reduction in the vicinity, the gain control signal of 0 ≦ Vc ≦ Vc1 is set to be larger than that in FIG.
[0052]
(Third embodiment)
FIG. 10 is a diagram showing a configuration of the
[0053]
(Fourth embodiment)
Next, as an example of an application system to which the variable gain amplifier according to the above-described embodiment of the present invention can be applied, a radio transmission / reception circuit in a mobile phone or other mobile radio communication device will be described. FIG. 11 shows a configuration of a wireless transmission / reception unit of such a mobile wireless communication device. Here, a TDD (Time Division Duplex) method in which transmission / reception switching is performed in a time division manner will be described as an example, but the present invention is not limited to this.
[0054]
First, the transmission unit will be described. In the baseband signal generation unit (TX-BB) 101, the orthogonal first and second transmission baseband signals Ich (TX) and Qch (TX) are band-limited by an appropriate filter. Is output. These orthogonal transmission baseband signals Ich (TX) and Qch (TX) are input to an
[0055]
The modulated signal output from the
[0056]
The up-
[0057]
The desired wave output extracted from the up-
[0058]
On the other hand, in the reception unit, the reception RF signal output from the
[0059]
The down
[0060]
Similarly to the
[0061]
In the radio transmission / reception circuit in the mobile radio communication apparatus having such a configuration, the variable gain circuit according to the embodiment of the present invention can be applied to one or both of the
[0062]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a variable gain circuit having a characteristic that the gain of a decibel display changes linearly with respect to an external gain control signal with a configuration using a single-stage variable gain amplifier. . Since the variable gain circuit of the present invention may have a single stage configuration, the variable gain amplifier is advantageous in that the circuit scale is reduced and the current consumption is small. In particular, the variable gain circuit is provided in a radio communication apparatus such as a portable radio terminal. It is useful as a gain circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a variable gain circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing characteristics of each part for explaining the operation of the variable gain circuit according to the embodiment;
FIG. 3 is a circuit diagram showing a specific configuration example of a main part in the embodiment;
FIG. 4 is a diagram showing input / output characteristics of a gain tilt correction circuit in the same embodiment;
FIG. 5 is a circuit diagram showing a specific configuration example of a gain tilt correction circuit in the same embodiment;
FIG. 6 is a view showing input / output characteristics of the gain control signal correction circuit in the same embodiment;
FIG. 7 is a circuit diagram showing a specific configuration example of a gain control signal correction circuit according to the embodiment;
FIG. 8 is a block diagram showing a configuration of a variable gain circuit according to a second embodiment of the present invention.
FIG. 9 is a diagram showing the characteristics of each part for explaining the operation of the variable gain circuit according to the embodiment;
FIG. 10 is a block diagram showing another configuration example of the gain tilt correction circuit.
FIG. 11 is a block diagram showing a configuration example of a wireless communication apparatus to which the variable gain circuit according to the invention can be applied.
[Explanation of symbols]
11 ... Signal input terminal
12 ... Variable gain amplifier
13 ... Signal output terminal
14 ... Gain control signal input terminal
15 ... Gain slope correction circuit
16: First gain control signal conversion circuit
17: First current-voltage conversion circuit
18 ... Gain control signal correction circuit
19 ... Current adding circuit
20 ... Second gain control signal conversion circuit
21 ... Second current-voltage conversion circuit
Claims (8)
内部利得制御信号によって制御される利得に従って入力信号を増幅する可変利得増幅器と、
外部利得制御信号を入力とし、該外部利得制御信号の所定電位の前後における前記可変利得増幅器の利得変化の傾きを補正するための第1制御信号及び第2制御信号を生成する利得傾き補正回路と、
前記第1制御信号を指数関数特性を持つ第3制御信号に変換する第1の制御信号変換回路と、
前記第3制御信号を電圧−電流変換して第4制御信号を生成する第1の電流−電圧変換回路と、
前記外部制御信号に対する前記可変利得増幅器の利得特性の高利得領域での非線形を補償するために前記第4制御信号を補正して第5制御信号を生成する制御信号補正回路と、
前記第2制御信号と前記第5制御信号とを加え合わせた第6制御信号を指数関数特性を持つ第7制御信号に変換する第2の制御信号変換回路と、
前記第7制御信号を電流−電圧変換して前記内部利得制御信号を生成する第2の電流−電圧変換回路とを具備する可変利得回路。In a variable gain circuit configured using MOS transistors,
A variable gain amplifier that amplifies an input signal according to a gain controlled by an internal gain control signal;
A gain slope correction circuit that receives an external gain control signal as input and generates a first control signal and a second control signal for correcting the slope of the gain change of the variable gain amplifier before and after the predetermined potential of the external gain control signal; ,
A first control signal conversion circuit for converting the first control signal into a third control signal having exponential function characteristics;
A first current-voltage conversion circuit for generating a fourth control signal by performing voltage-current conversion on the third control signal;
A control signal correction circuit for correcting the fourth control signal to generate a fifth control signal in order to compensate for nonlinearity in a high gain region of the gain characteristic of the variable gain amplifier with respect to the external control signal;
A second control signal conversion circuit for converting a sixth control signal obtained by adding the second control signal and the fifth control signal to a seventh control signal having an exponential function characteristic;
A variable gain circuit comprising: a second current-voltage conversion circuit for generating the internal gain control signal by current-voltage conversion of the seventh control signal.
内部利得制御信号によって制御される利得に従って入力信号を増幅する可変利得増幅器と、
外部利得制御信号を入力とし、該外部利得制御信号の所定電位の前後における前記可変利得増幅器の利得変化の傾きを補正するための第1制御信号及び第2制御信号を生成する利得傾き補正回路と、
前記第1制御信号を指数関数特性を持つ第3制御信号に変換する第1の制御信号変換回路と、
前記第3制御信号を電流−電圧変換して第4制御信号を生成する第1の電流−電圧変換回路と、
前記外部制御信号に対する前記可変利得増幅器の利得特性の高利得領域での非線形を補償するために前記第4制御信号を補正して第5制御信号を生成する制御信号補正回路と、
前記第2制御信号を指数関数特性を持つ第6制御信号に変換する第2の制御信号変換回路と、
前記第5制御信号と前記第6制御信号とを加え合わせた第7制御信号を電流−電圧変換して前記内部利得制御信号を生成する第2の電流−電圧変換回路とを具備する可変利得回路。In a variable gain circuit configured using MOS transistors,
A variable gain amplifier that amplifies an input signal according to a gain controlled by an internal gain control signal;
A gain slope correction circuit that receives an external gain control signal as input and generates a first control signal and a second control signal for correcting the slope of the gain change of the variable gain amplifier before and after the predetermined potential of the external gain control signal; ,
A first control signal conversion circuit for converting the first control signal into a third control signal having exponential function characteristics;
A first current-voltage conversion circuit for generating a fourth control signal by current-voltage conversion of the third control signal;
A control signal correction circuit for correcting the fourth control signal to generate a fifth control signal in order to compensate for nonlinearity in a high gain region of the gain characteristic of the variable gain amplifier with respect to the external control signal;
A second control signal conversion circuit for converting the second control signal into a sixth control signal having an exponential function characteristic;
A variable gain circuit comprising: a second current-voltage conversion circuit for generating the internal gain control signal by current-voltage conversion of a seventh control signal obtained by adding the fifth control signal and the sixth control signal .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002287866A JP3766361B2 (en) | 2002-09-30 | 2002-09-30 | Variable gain circuit and radio communication apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002287866A JP3766361B2 (en) | 2002-09-30 | 2002-09-30 | Variable gain circuit and radio communication apparatus using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128739A JP2004128739A (en) | 2004-04-22 |
JP3766361B2 true JP3766361B2 (en) | 2006-04-12 |
Family
ID=32280529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002287866A Expired - Fee Related JP3766361B2 (en) | 2002-09-30 | 2002-09-30 | Variable gain circuit and radio communication apparatus using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3766361B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100735547B1 (en) | 2006-08-18 | 2007-07-04 | 삼성전자주식회사 | Db-linear variable gain amplifier |
-
2002
- 2002-09-30 JP JP2002287866A patent/JP3766361B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004128739A (en) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3585822B2 (en) | Wireless communication device using variable gain amplifier | |
US7496334B2 (en) | Transmitter apparatus and wireless communication apparatus | |
KR100444286B1 (en) | Frequency converter and radio communication apparatus with the same | |
US20070087702A1 (en) | Radio transmission apparatus and radio transmission method | |
US6781467B2 (en) | High linearity low noise amplifier | |
JP3469486B2 (en) | Variable gain circuit | |
US20090060089A1 (en) | Polar modulation transmitter circuit and communications device | |
US8618879B2 (en) | Semiconductor device | |
KR100398754B1 (en) | Variable gain circuit | |
US7593480B2 (en) | Transmission device and radio communication device | |
CN102959875A (en) | Semiconductor device | |
JP2007104007A (en) | Orthogonal modulator, and vector correction method in the same | |
JP2008022513A (en) | Amplifier with distortion control function | |
JP4540510B2 (en) | Transmitting apparatus and wireless communication apparatus | |
JP3766361B2 (en) | Variable gain circuit and radio communication apparatus using the same | |
US6393259B1 (en) | Amplifier circuit and transceiver | |
KR100717964B1 (en) | I/q modulator using current-mixing and direct conversion wireless communication transmitter using the same | |
US6940339B2 (en) | Mobility proportion current generator, and bias generator and amplifier using the same | |
JP3822503B2 (en) | Variable gain amplifier and quadrature modulator using the same | |
JP2003309440A (en) | Variable gain amplifier | |
KR100657009B1 (en) | Ultra-wideband up-conversion mixer | |
KR20050063841A (en) | Device and method ompensating mismatch in receiver of zero-if |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |