JP3759079B2

JP3759079B2 - Ultrasonic diagnostic equipment

Info

Publication number: JP3759079B2
Application number: JP2002199471A
Authority: JP
Inventors: 好一宮坂; 烈光原田
Original assignee: Aloka Co Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-07-09
Filing date: 2002-07-09
Publication date: 2006-03-22
Anticipated expiration: 2022-07-09
Also published as: JP2004041273A

Description

【０００１】
【発明の属する技術分野】
本発明は超音診断装置に関し、特に超音波診断装置における受信信号処理部の構成に関する。
【０００２】
【従来の技術】
生体に超音波を放射して反射してくる超音波を取得し、生体に関する超音波画像を形成する超音波診断装置が広く普及している。超音波診断装置は、Ｂモード表示、カラードプラ表示あるいはスペクトラムドプラ表示などの表示機能を有しており、各表示機能を実現するため、複数の専用の信号処理機能が設けられている。つまり、送受信部から得られる受信信号に対して信号処理を実行する信号処理部は、各表示機能に対応して、エコー用信号処理機能、カラーフローマッピング（ＣＦＭ）用信号処理機能あるいはパルスドプラ（ＰＷＤ）用信号処理機能といった複数の専用の信号処理機能を有している。
【０００３】
従来の超音波診断装置における各信号処理機能は、独立したハードウェアで構成されるのが一般的である。例えば、エコー用信号処理器を構成する電気回路、ＣＦＭ用信号処理器を構成する電気回路あるいはＰＷＤ用信号処理器を構成する電気回路が、それぞれが独立した電気回路で構成されている。
【０００４】
【発明が解決しようとする課題】
上述したように、従来の超音波診断装置では、受信信号に対して信号処理を実行する各信号処理器が、独立したハードウェアで構成され、その信号処理内容が特定の信号処理に制限されている。このため、特定の信号処理内容の受信信号が集中する場合、その信号処理に対応する信号処理器に負荷が集中するものの、他の信号処理器はその信号処理を実行することができないため、負荷を分散することができなかった。
【０００５】
そこで本発明は、構成上の柔軟性に富んだ信号処理部を有する超音波診断装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明に係る超音波診断装置は、生体に対して超音波を送受波し、受信信号を出力する送受波部と、前記受信信号を分割し、分割要素ごとにそれを含む受信信号パケットを生成するパケット生成器と、前記各受信信号パケットに信号処理を実行する、互いに代替性を有する複数の信号処理器と、前記各受信信号パケットを前記複数の信号処理器のいずれかに分配する入力制御手段と、前記複数の信号処理器の処理結果に基づいて超音波画像を形成する画像形成手段と、を有することを特徴とする。
【０００７】
上記構成によれば、それぞれの信号処理器が互いに代替性を有しており、入力された受信信号パケットはいずれかの信号処理器に分配され、その信号処理器によって処理される。よって、負荷を分散して効率的な処理を実現できる。また、必要に応じて、信号処理器の追加や処理内容の変更を行うことができる。
【０００８】
望ましくは、前記パケット生成器は、前記受信信号を超音波ビームごとに分割することを特徴とする。
【０００９】
望ましくは、前記各受信信号パケットは、それに含まれる前記分割要素の処理モードを規定する処理モード情報をさらに含むことを特徴とする。
【００１０】
望ましくは、前記各信号処理器は、分配される受信信号パケットに含まれる処理モード情報に基づいて、処理モードを選択することを特徴とする。これにより処理モードの選択動作を各信号処理器に委ねることができ、よって、受信信号パケットの分配制御が容易になる。
【００１１】
（２）また、上記目的を達成するために、本発明に係る超音波診断装置は、生体に対して超音波を送受波し、受信信号を出力する送受波部と、前記受信信号を超音波ビームごとに分割し、分割要素ごとに、その分割要素とその分割要素の処理モードを規定する処理モード情報とを含む受信信号パケットを生成するパケット生成器と、前記各受信信号パケットに信号処理を実行する、互いに代替性を有する複数の信号処理器と、前記各受信信号パケットを前記複数の信号処理器のいずれかに分配する入力制御手段と、前記複数の信号処理器の処理結果に基づいて超音波画像を形成する画像形成手段と、を有し、前記各信号処理器は、複数の処理モードのそれぞれに対応した複数の処理モジュールと、モジュールセレクタとを有し、前記各処理モジュールは、前記各受信信号パケット内の受信信号に対し、担当処理モードの信号処理を実行し、前記モジュールセレクタは、前記受信信号パケットの前記処理モード情報に基づいて、前記複数の処理モジュールから当該処理モード情報に対応する処理モジュールを選択し、選択した処理モジュールにその受信信号パケットを処理させる、ことを特徴とする。
【００１２】
上記構成によれば、各信号処理器は、分配された受信信号パケットの処理モード情報に基づいて、自ら有する複数の処理モジュールから、その処理モードに対応する処理モジュールを選択して信号処理する。よって、受信信号パケットの分配制御が容易になる。また、必要に応じて信号処理器を追加、変更する場合も、入力制御手段への変更が比較的小さく済む。
【００１３】
望ましくは、前記複数の信号処理器は、互いに同一の構成を有することを特徴とする。例えば、各信号処理器が全処理モジュールを有することで、分配制御がさらに容易になる。
【００１４】
望ましくは、前記各処理モードに対応する複数の記憶部を有する記憶手段と、前記各信号処理器による前記各受信信号パケットの処理結果を、その受信信号パケットに含まれる前記処理モード情報に規定された処理モードに対応する記憶部に供給する出力制御手段と、をさらに有することを特徴とする。
【００１５】
望ましくは、前記各信号処理器に対して、前記複数の処理モジュールを実行させるためのプログラムを前記各信号処理器に転送するプログラム転送手段をさらに有することを特徴とする。各処理モジュールがソフトウェアで実現されるため、ソフトウェアの変更のみによる信号処理機能の拡張が可能になる。
【００１６】
望ましくは、前記各信号処理器は、信号処理の終了に応じて処理終了フラグを出力し、前記入力制御手段は、前記複数の信号処理器の中から、前記処理終了フラグに基づいて信号処理が終了している空き信号処理器を選択し、選択した空き信号処理器に前記受信信号パケットを処理させる、ことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
図１には、本発明に係る超音波診断装置の好適な実施形態が示されており、図１はその全体構成を示すブロック図である。送信器１０は、探触子１２に送信駆動信号を供給することで被検体１４内に超音波１６を送波する。受信器１８は、探触子１２から出力される、被検体１４内からの反射波に基づいた受波データを取得し、この受波データに整相加算処理を施して受信信号を形成し、パケット生成器２０に出力する。探触子１２、送信器１０および受信器１８によって送受信部が形成されている。送受信部における受信信号の形成は超音波ビーム単位で行われる。つまり送受信部は、超音波１６を送波し、この超音波１６の反射波を取得した後、次の超音波１６を送波する。これを繰り返して一連の受信信号を形成する。
【００１９】
パケット生成器２０は、受信器１８が出力する一連の受信信号を超音波ビーム単位で分割し、分割した各受信信号要素に所定の属性情報を付加した受信信号パケットを生成する。受信信号の分割は超音波ビーム単位の分割に限定されるものではなく、例えばフレーム単位での分割なども可能であるが、以下の説明においては超音波ビーム単位の分割を例として説明する。なお、受信信号パケットについては後に図２に基づいて詳述する。
【００２０】
複数の信号処理器２２は、受信信号パケット内の受信信号要素に対して、画像表示に必要な情報を取得するための信号処理を実行する。信号処理には、その処理内容に応じて複数の信号処理モード、例えば、エコー用信号処理、カラーフローマッピング（ＣＦＭ）用信号処理あるいはパルスドプラ（ＰＷＤ）用信号処理といった複数の信号処理モードが存在する。各信号処理器２２は、これら信号処理モードの複数、望ましくは全ての信号処理モードに対応しており、入力される受信信号パケットに応じて、その受信信号パケット内の受信信号要素が必要とする信号処理モードを選択し、受信信号パケットごとに信号処理を実行する。また各信号処理器２２は、信号処理が終了すると処理終了フラグを出力する。信号処理器２２は３つに限定されるものではなく、必要に応じて２つあるいは４つ以上であってもよい。なお、各信号処理器２２の内部構成については後に図３に基づいて、また各信号処理器２２の動作については後に図６に基づいて詳述する。
【００２１】
入力制御手段であるパケット分配器２４は、パケット生成器２０で生成される受信信号パケットを各信号処理器２２に分配する。つまり、複数の信号処理器２２の中から、処理終了フラグを出力している信号処理器２２、すなわち次の信号処理が可能な空き信号処理器２２を選択し、その空き信号処理器２２に受信信号パケットを供給して信号処理させる。パケット生成器２０の出力と、複数の信号処理器２２の各入力は、共通のデータバス２６で接続されており、パケット分配器２４は、選択した信号処理器２２にのみ信号入力を許可すべく処理起動パルスを出力し、処理起動パルスを供給された信号処理器２２のみがデータバス２６から受信信号パケットを取得し、信号処理を実行する。なお、パケット分配器２４による各信号処理器２２へのパケットの分配から各信号処理器２２での信号処理終了までの動作については、後に図５に基づいて詳述する。
【００２２】
各信号処理器２２から出力される受信信号パケットの信号処理結果は、その受信信号パケットの信号処理モードに対応した複数の記憶部に分配される。つまり、エコー用メモリ２８、ＣＦＭ用メモリ３０およびＰＷＤ用メモリ３２に振り分けて供給される。信号処理は受信信号パケット内の受信信号要素に対して行われるため、受信信号パケットのうち信号処理された受信信号要素のみを各メモリに供給してもよい。また、各メモリは必ずしも別体のメモリではなく、単一のメモリで構成されてもよく、この場合、複数の記憶部として単一のメモリ内にエコー用記憶エリア、ＣＦＭ用記憶エリアおよびＰＷＤ用記憶エリアを形成すればよい。出力制御手段である出力制御部３４は、各信号処理器２２で処理された受信信号パケットを、その受信信号パケットの属性情報に基づいて、その信号処理モードに対応した各メモリに記憶させる。なお、出力制御部３４の動作については後に図７に基づいて詳述する。
【００２３】
表示処理部３６は、エコー用メモリ２８、ＣＦＭ用メモリ３０およびＰＷＤ用メモリ３２内の信号処理済み受信信号に対し、画像形成に必要な処理を実行し画像データを形成する。画像形成に必要な処理の例として、ＤＳＣ処理があげられる。つまり、超音波ビーム方向に並んでいるピクセルデータを画像表示の走査方向に並び変えてディスプレイ３８に出力する。表示処理部３６はさらに、各信号処理モードによる処理結果の合成画像も形成する。つまり、Ｂモード表示とカラードプラ表示、あるいはＢモード表示とスペクトラムドプラ表示をディスプレイ３８上に同時に表示させるための画像形成も行う。表示処理部３６はＤＳＣ処理を行うため、ＤＳＣ処理に必要な記憶手段を備えているのが一般的である。したがって、この記憶手段とエコー用メモリ２８、ＣＦＭ用メモリ３０およびＰＷＤ用メモリ３２を併用することも可能である。つまり、表示処理部３６、エコー用メモリ２８、ＣＦＭ用メモリ３０、ＰＷＤ用メモリ３２および出力制御部３４を一体化させることも可能である。ディスプレイ３８は、表示処理部３６で形成される画像データに基づいて超音波画像を表示する。
【００２４】
システムコントローラ４０は、超音波診断装置内各部の動作制御を集中管理している。例えば、図示しない外部入力からのユーザ指示に基づいて超音波診断装置内各部を制御することも可能である。システムコントローラ４０にはプログラム転送手段であるダウンローダ４２が接続されており、各信号処理器２２で利用されるプログラムをシステムコントローラ４０経由で、あるいは各信号処理器２２に直接転送できる構成になっており、例えばシステムの起動直後、ダウンローダ４２から各信号処理器２２にプログラムが転送され、転送されたプログラムに基づいて各信号処理器２２が信号処理を実行する。ダウンローダ４２は外部機器からプログラム読み込み可能であることが望ましく、これにより各信号処理器２２の処理機能の追加や変更がさらに容易になる。
【００２５】
図２は、パケット生成器２０（図１参照）で生成される受信信号パケット５０のデータ構成を示している。受信信号パケット５０は、ビーム番号４２、処理モード情報４４およびデータサイズ４６といった属性情報、ならびに、受信信号の分割要素である受信信号要素４８で構成されている。ビーム番号４２は、その受信信号パケットが対応する超音波ビームを特定するための番号である。各信号処理器から出力される信号処理後の受信信号は、信号処理時間の差などの要因で、各信号処理器に入力される際の入力順とは異なる順番で出力され、また、出力される順番も不規則である。このため、ビーム番号４２は例えば表示処理部において利用され、ビーム番号４２に基づいて各信号処理器に入力される際の順番に受信信号の並べ替えが行われる。
【００２６】
処理モード情報４４は、その受信信号パケット５０の受信信号要素４８が必要とする信号処理内容を規定する。つまり、エコー用信号処理、ＣＦＭ用信号処理あるいはＰＷＤ用信号処理などの複数の信号処理モードの中から、いずれかを特定している。データサイズ４６は、その受信信号パケット５０のデータサイズを規定する。受信信号要素４８は、受信器が出力する受信信号の分割要素そのものであり、信号処理器において信号処理が行われる主データである。なお、属性情報としては上述のビーム番号４２、処理モード情報４４およびデータサイズ４６以外にも、用途に応じた情報を適宜追加すればよい。
【００２７】
図３は、各信号処理器２２（図１参照）の内部構成を示す図である。信号処理器２２は、受信信号パケット内の受信信号要素に対して、Ｂモード画像、カラードプラ画像あるいはスペクトラムドプラ画像といった各種画像表示に必要な情報を得るための信号処理を実行する。信号処理にはその処理内容に応じて、エコー用信号処理、ＣＦＭ用信号処理あるいはＰＷＤ用信号処理といった複数の信号処理モードが存在し、信号処理器にはこれら各信号処理モードに対応した複数の信号処理モジュール、つまり、エコーモジュール５２、ＣＦＭモジュール５４およびＰＷＤモジュール５６が含まれ、これら信号処理モジュールを選択するモジュールセレクタ５８がさらに含まれている。なお信号処理モジュールは必ずしも３つに限定されるものではなく、必要に応じて３つ以外でもよい。
【００２８】
モジュールセレクタ５８は、その信号処理器に入力される受信信号パケットの処理モード情報に基づき、その処理モード情報に対応する信号処理モジュールを選択し、選択した信号処理モジュールに信号処理を実行させる。例えば、処理モード情報として「エコー」を有する受信信号パケットが入力されると、モジュールセレクタ５８は、処理モード情報４４が「エコー」であることを認識してエコーモジュール５２を選択し、エコーモジュール５２が信号処理を実行する。
【００２９】
信号処理器としては、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）あるいはＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）といった、その内部動作をプログラムで規定できるプロセッサが望ましい。つまり、各信号処理モジュールがソフトウェアモジュールとして構成され、各信号処理モジュールの機能変更や追加、あるいは新しい信号処理モジュールの追加をプログラムの変更で実現できる構成が望ましい。前述したように、信号処理器で利用されるプログラムは、ダウンローダ４２（図１参照）から転送され、ダウンローダは外部機器からプログラム読み込みを可能とすることで各信号処理器の処理機能の追加や変更がさらに容易になる。また、信号処理器を必要に応じて複数のプロセッサの直列接続、並列接続あるいは両接続の混合接続で実現してもよい。
【００３０】
図４は、受信信号パケットの分配制御に利用される各制御信号の発生タイミングを示した図である。なお図４では信号処理器が３つの例を示している。超音波送信トリガ信号６０は、超音波ビームの送信タイミングを規定するトリガ信号であり、システムコントローラにより生成される。この超音波送信トリガ信号に基づいて送信器が送信信号を出力し、送信信号出力後次の送信信号の出力までの間の受信信号を受信器が形成する。つまり、送信器および受信器は超音波送信トリガ信号６０に基づいて、超音波ビーム単位の受信信号を生成する。
【００３１】
Ｅ０フラグ６２、Ｅ１フラグ６４、Ｅ２フラグ６６は、それぞれ信号処理器Ｐ０、信号処理器Ｐ１、信号処理器Ｐ２により生成され、その信号処理器における信号処理の終了に対応した処理終了フラグであり、例えば、信号処理終了直後にそれぞれ出力される。Ｐ０用処理起動パルス６８、Ｐ１用処理起動パルス７０、Ｐ２用処理起動パルス７２は、それぞれ信号処理器Ｐ０、信号処理器Ｐ１、信号処理器Ｐ２に対応して設けられた起動用パルスであり、システムコントローラにより生成される。
【００３２】
図５は、図４に示される各制御信号に基づいて行われる、受信信号パケットの分配から信号処理終了までの動作を示すフローチャートである。なお図５に示された信号には図４における符号を付して説明する。ステップ１−０、ステップ１−１およびステップ１−２において、パケット分配器は各信号処理器が出力する処理終了フラグに基づいて信号処理が終了している信号処理器を選択する。つまりステップ１−０において、信号処理器Ｐ０のＥ０フラグ６２が出力されているか否かすなわちＯＮかＯＦＦかを確認し、Ｅ０フラグ６２が出力されていれば、信号処理器Ｐ０を選択してステップ２−０に進む。ステップ１−０において、Ｅ０フラグ６２が出力されていなければステップ１−１に進む。ステップ１−１において、信号処理器Ｐ１のＥ１フラグ６４が出力されているか否かすなわちＯＮかＯＦＦかを確認し、Ｅ１フラグ６４が出力されていれば、信号処理器Ｐ１を選択し、ステップ２−１で信号処理器Ｐ１にＰ１用処理起動パルス７０を供給する。ステップ１−１において、Ｅ１フラグ６４が出力されていなければステップ１−２に進む。ステップ１−２において、信号処理器Ｐ２のＥ２フラグ６６が出力されているか否かすなわちＯＮかＯＦＦかを確認し、Ｅ２フラグ６６が出力されていれば、信号処理器Ｐ２を選択し、ステップ２−２で信号処理器Ｐ２にＰ２用処理起動パルス７２を供給する。ステップ１−２において、Ｅ２フラグ６６が出力されていなければステップ１−０を再び実行し、空き信号処理器が選択されるまでステップ１−０からステップ１−２のフローを繰り返す。
【００３３】
ステップ１−０、ステップ１−１およびステップ１−２において信号処理器が選択された後、それぞれステップ２−０、ステップ２−１およびステップ２−２に進むが、以降のステップは信号処理器ごとに実行される。つまり、信号処理器Ｐ０が選択された場合ステップ２−０からステップ８−０が、信号処理器Ｐ１が選択された場合ステップ２−１からステップ８−１が、信号処理器Ｐ２が選択された場合ステップ２−２からステップ８−２が実行される。ただし、各信号処理器とも同様なステップのため、代表例として信号処理器Ｐ０についてのステップを以下に説明する。
【００３４】
ステップ２−０において、パケット分配器は信号処理器Ｐ０にＰ０用処理起動パルス６８を出力する。ステップ３−０において、信号処理器Ｐ０はＰ０用処理起動パルス６８の入力に基づいて信号処理を実行する。なお、本ステップ３−０は信号処理器内部の信号処理動作を示しているが、これについては、後に図６に基づいて詳述する。ステップ４−０において、信号処理器Ｐ０は信号処理が終了しているか否かを確認し、信号処理が終了した場合にステップ５−０に進む。信号処理が終了していない場合は処理が終了するまでステップ４−０に留まる。ステップ５−０において、信号処理結果を出力するための出力データバスが空いているか否かを確認する。信号処理器Ｐ０に並行して、その他の信号処理器でも信号処理が実行されており、信号処理器に共通の出力データバスが、他の信号処理器に占有されていることがあり、従って出力データバスが空いているか否かを確認する必要がある。出力データバスが空いていなければ、出力データバスが空くまでステップ５−０に留まる。出力データバスが空いていれば、ステップ６−０に進む。
【００３５】
ステップ６−０において、出力データバスを利用して信号処理結果であるＰ０データを出力する。なお、本ステップ６−０におけるＰ０データの出力動作については、後に図７に基づいて詳述する。ステップ７−０において、Ｐ０データの出力が完了したか否かを確認する。Ｐ０データの出力が継続している場合、出力が完了するまでステップ７−０に留まる。Ｐ０データの出力が完了した場合、ステップ８−０に進み、Ｅ０フラグ６２を出力し、受信信号パケットの信号処理が終了する。
【００３６】
図６は、各信号処理器の動作を示すフローチャートであり、図５のステップ３−０、ステップ３−１およびステップ３−２それぞれにて実行される動作フローである。つまり、図５のステップ３−０において実行される動作フローを（Ａ）に、図５のステップ３−１において実行される動作フローを（Ｂ）に、図５のステップ３−２において実行される動作フローを（Ｃ）にそれぞれ示す。信号処理器ごとにステップが実行されるが、各信号処理器とも同様なステップのため、代表例として信号処理器Ｐ０についての動作フロー、つまり図６の（Ａ）のフローを説明する。
【００３７】
ステップ３１−０において、Ｅ０フラグをＯＦＦに設定する。ステップ３２−０において、入力データすなわち受信信号パケットを取得する。前述のとおり、受信信号パケットはパケット分配器により各信号処理器に分配される。ステップ３３−０において、属性情報を取り出す。前述のとおり受信信号パケットには属性情報が含まれており、属性情報には処理モード情報が含まれ、その受信信号パケットの受信信号要素が必要とする処理モードが規定されている。
【００３８】
ステップ３４−０において、モジュールセレクタは、処理モード情報がエコー用信号処理モードか否かを判定する。エコー用信号処理モードであれば、ステップ３５−０に進みエコー用信号処理モジュールを選択してエコー用処理を実行する。エコー用信号処理モードでなければ、ステップ３６−０に進む。ステップ３６−０において、モジュールセレクタは、処理モード情報がＣＦＭ用信号処理モードか否かを判定する。ＣＦＭ用信号処理モードであれば、ステップ３７−０に進み、ＣＦＭ用信号処理モジュールを選択してＣＦＭ用処理を実行する。ＣＦＭ用信号処理モードでなければ、ステップ３８−０に進む。ステップ３８−０において、モジュールセレクタは、処理モード情報がＰＷＤ用信号処理モードか否かを判定する。ＰＷＤ用信号処理モードであれば、ステップ３９−０に進み、ＰＷＤ用信号処理モジュールを選択してＰＷＤ用処理を実行する。ＰＷＤ用信号処理モードでなければ、ステップ３４−０に戻り処理モード情報がエコー用信号処理モードか否かを再確認する。
【００３９】
信号処理モードがエコー用処理、ＣＦＭ用処理、ＰＷＤ用処理のいずれかであれば、ステップ３４−０、ステップ３６−０あるいはステップ３８−０において、対応する信号処理モジュールが選択実行されるが、例えば処理モード情報の読み取りエラーなどが生じると、いずれの信号処理モジュールも選択されない恐れがある。そこで、ステップ３８−０においてＰＷＤ用信号処理モードでなければ、ステップ３４−０に戻り処理モード情報がエコー用信号処理モードか否かを再確認する。むろん処理モード情報そのものにエラーがある場合も考えられ、ステップ３４−０→ステップ３６−０→ステップ３８−０→ステップ３４−０が繰り返し実行されることも考えられる。したがってステップ３４−０→ステップ３６−０→ステップ３８−０→ステップ３４−０が所定回数繰り返された場合には、処理モード情報エラーとして処理を中断させる。
【００４０】
図７は、出力制御部３４（図１参照）の動作を示すフローチャートであり、図５のステップ６−０、ステップ６−１およびステップ６−２それぞれ（図７ではこれらステップをまとめてステップ６と記載してある）にて実行される動作フローである。ステップ６０１において、信号処理器から信号処理後の受信信号パケットが出力される。ステップ６０２において、受信信号パケットの属性情報を読み出す。受信信号パケットには属性情報が含まれており、属性情報には処理モード情報が含まれ、その受信信号パケットの受信信号要素が必要とする処理モードが規定されている。ステップ６０３において、処理モード情報がエコー用信号処理モードか否かを判定する。エコー用信号処理モードであれば、ステップ６０４に進み、エコー用メモリへ書き込み起動パルスを出力し、ステップ６０５においてエコー用メモリへデータを出力する。ステップ６０３において、エコー用信号処理モードでなければ、ステップ６０６に進む。
【００４１】
ステップ６０６において、処理モード情報がＣＦＭ用信号処理モードか否かを判定する。ＣＦＭ用信号処理モードであれば、ステップ６０７に進み、ＣＦＭ用メモリへ書き込み起動パルスを出力し、ステップ６０８においてＣＦＭ用メモリへデータを出力する。ステップ６０６において、ＣＦＭ用信号処理モードでなければ、ステップ６０９に進む。ステップ６０９において、処理モード情報がＰＷＤ用信号処理モードか否かを判定する。ＰＷＤ用信号処理モードであれば、ステップ６１０に進み、ＰＷＤ用メモリへ書き込み起動パルスを出力し、ステップ６１１においてＰＷＤ用メモリへデータを出力する。ステップ６０９において、ＰＷＤ用信号処理モードでなければ、ステップ６０３に戻り処理モード情報がエコー用信号処理モードか否かを再確認する。
【００４２】
信号処理モードがエコー用処理、ＣＦＭ用処理、ＰＷＤ用処理のいずれかであれば、ステップ６０３、ステップ６０６あるいはステップ６０９において、対応するメモリが選択される。しかし、例えば処理モード情報の読み取りエラーなどが生じると、いずれのメモリも選択されない恐れがある。そこで、ステップ６０９においてＰＷＤ用信号処理モードでなければ、ステップ６０３に戻り処理モード情報がエコー用信号処理モードか否かを再確認する。むろん処理モード情報そのものにエラーがある場合も考えられ、ステップ６０３→ステップ６０６→ステップ６０９→ステップ６０３が繰り返し実行されることも考えられる。したがってステップ６０３→ステップ６０６→ステップ６０９→ステップ６０３が所定回数繰り返された場合には、処理モード情報エラーとして処理を中断させる。
【００４３】
前述したように、各信号処理器から出力される信号処理後の受信信号は、信号処理時間の差などの要因で、信号処理器に入力される順番とは異なっており、また、出力される順番もランダムである。したがって上述のステップ６０５、ステップ６０８およびステップ６１１では、受信信号をその信号処理モードに対応する各メモリへ分配するとともに、ビーム番号４２（図２参照）に対応するメモリアドレスに出力することが望ましい。このようにすることで、表示処理部３６（図１参照）はビーム番号に基づいて受信信号の並べ替えを行うことができる。
【００４４】
また、ステップ６０５、ステップ６０８およびステップ６１１において、信号処理後の受信信号パケットを各メモリに記憶させる場合、属性情報が必要なければ、受信信号要素の処理結果のみを記憶させてもよい。
【００４５】
上述した実施の形態では、信号処理器が３つ、すなわち信号処理器Ｐ０、Ｐ１およびＰ２の３つであり、また各信号処理器が３つの処理モジュール、すなわちエコーモジュール、ＣＦＭモジュールおよびＰＷＤモジュールを有する例を示した。信号処理器は３つ以外の構成でもよく、また信号処理モジュールも上記３つ以外でもよい。この場合、図５、図６および図７の動作フローつまり受信信号パケットの分配から信号処理終了までの動作フローに対して、適宜修正を施すことで実現可能なことは当業者には明らかであろう。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、構成上の柔軟性に富んだ信号処理部を有する超音波診断装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る超音波診断装置の好適な実施形態を示すブロック図である。
【図２】受信信号パケットのデータ構成を示す図である。
【図３】信号処理器の内部構成を示す図である。
【図４】受信信号の分配に関する各種制御信号のタイミングチャートである。
【図５】受信信号の分配から信号処理終了までの動作を示すフローチャートである。
【図６】各信号処理器の信号処理動作を示すフローチャートである。
【図７】出力制御部の動作を示すフローチャートである。
【符号の説明】
２０パケット生成器、２２信号処理器、２４パケット分配器、２８エコー用メモリ、３０ＣＦＭ用メモリ、３２ＰＷＤ用メモリ、３４出力制御部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an ultrasonic diagnostic apparatus, and more particularly to a configuration of a received signal processing unit in an ultrasonic diagnostic apparatus.
[0002]
[Prior art]
2. Description of the Related Art Ultrasonic diagnostic apparatuses that acquire ultrasonic waves that are reflected by radiating ultrasonic waves to a living body and form ultrasonic images related to the living body are widely used. The ultrasonic diagnostic apparatus has display functions such as B-mode display, color Doppler display, and spectrum Doppler display, and a plurality of dedicated signal processing functions are provided in order to realize each display function. That is, a signal processing unit that performs signal processing on a reception signal obtained from the transmission / reception unit corresponds to each display function, and an echo signal processing function, a color flow mapping (CFM) signal processing function, or a pulse Doppler (PWD). A plurality of dedicated signal processing functions such as a signal processing function for
[0003]
Each signal processing function in a conventional ultrasonic diagnostic apparatus is generally configured by independent hardware. For example, an electric circuit that constitutes an echo signal processor, an electric circuit that constitutes a CFM signal processor, or an electric circuit that constitutes a PWD signal processor is constituted by an independent electric circuit.
[0004]
[Problems to be solved by the invention]
As described above, in the conventional ultrasonic diagnostic apparatus, each signal processor that performs signal processing on a received signal is configured by independent hardware, and the content of the signal processing is limited to specific signal processing. Yes. For this reason, when received signals of specific signal processing contents are concentrated, the load is concentrated on the signal processor corresponding to the signal processing, but other signal processors cannot execute the signal processing. Could not be dispersed.
[0005]
SUMMARY OF THE INVENTION An object of the present invention is to provide an ultrasonic diagnostic apparatus having a signal processing unit that is rich in structural flexibility.
[0006]
[Means for Solving the Problems]
(1) In order to achieve the above object, an ultrasonic diagnostic apparatus according to the present invention divides the received signal by dividing the received signal, a transmitting / receiving unit that transmits / receives an ultrasonic wave to / from a living body, and outputs a received signal. A packet generator that generates a received signal packet including the received signal packet for each element; a plurality of signal processors that perform signal processing on each received signal packet; Input control means for distributing to any of the signal processors, and image forming means for forming an ultrasonic image based on the processing results of the plurality of signal processors.
[0007]
According to the above configuration, each signal processor has a substitutability with each other, and an input received signal packet is distributed to one of the signal processors and processed by the signal processor. Therefore, efficient processing can be realized by distributing the load. Moreover, a signal processor can be added and the processing content can be changed as needed.
[0008]
Preferably, the packet generator divides the received signal for each ultrasonic beam.
[0009]
Preferably, each received signal packet further includes processing mode information defining a processing mode of the division element included therein.
[0010]
Preferably, each of the signal processors selects a processing mode based on processing mode information included in a received signal packet to be distributed. As a result, the processing mode selection operation can be left to each signal processor, and distribution control of received signal packets is facilitated.
[0011]
(2) Moreover, in order to achieve the said objective, the ultrasonic diagnosing device which concerns on this invention transmits / receives an ultrasonic wave with respect to a biological body, the transmission / reception part which outputs a received signal, and the said received signal to an ultrasonic wave A beam generator that divides each beam, and generates a received signal packet including, for each divided element, the divided element and processing mode information that defines a processing mode of the divided element, and performs signal processing on each received signal packet. Based on a plurality of signal processors to be executed, input control means for distributing each received signal packet to one of the plurality of signal processors, and processing results of the plurality of signal processors Image forming means for forming an ultrasonic image, and each signal processor has a plurality of processing modules corresponding to each of a plurality of processing modes, and a module selector, and each of the processing modules. The module performs signal processing in the assigned processing mode on the received signal in each received signal packet, and the module selector performs the processing from the plurality of processing modules based on the processing mode information of the received signal packet. A processing module corresponding to the processing mode information is selected, and the received processing signal packet is processed by the selected processing module.
[0012]
According to the above configuration, each signal processor selects and processes a processing module corresponding to the processing mode from among a plurality of processing modules of the signal processor based on the processing mode information of the distributed received signal packet. Therefore, distribution control of received signal packets becomes easy. Further, when the signal processor is added or changed as necessary, the change to the input control means is relatively small.
[0013]
Preferably, the plurality of signal processors have the same configuration. For example, since each signal processor has all processing modules, distribution control is further facilitated.
[0014]
Desirably, the storage unit having a plurality of storage units corresponding to each processing mode, and the processing result of each received signal packet by each signal processor are defined in the processing mode information included in the received signal packet. Output control means for supplying data to the storage unit corresponding to the processing mode.
[0015]
Preferably, the apparatus further includes program transfer means for transferring a program for causing each signal processor to execute the plurality of processing modules to each signal processor. Since each processing module is realized by software, the signal processing function can be expanded only by changing the software.
[0016]
Preferably, each signal processor outputs a processing end flag in response to the end of signal processing, and the input control means performs signal processing based on the processing end flag from among the plurality of signal processors. A vacant signal processor that has ended is selected, and the received vacant signal processor is caused to process the received signal packet.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0018]
FIG. 1 shows a preferred embodiment of an ultrasonic diagnostic apparatus according to the present invention, and FIG. 1 is a block diagram showing the overall configuration thereof. The transmitter 10 transmits an ultrasonic wave 16 into the subject 14 by supplying a transmission drive signal to the probe 12. The receiver 18 acquires received data based on the reflected wave from the subject 14 output from the probe 12, and performs a phasing addition process on the received data to form a received signal. Output to the packet generator 20. The probe 12, the transmitter 10, and the receiver 18 form a transmission / reception unit. The reception signal is formed in the transmission / reception unit in units of ultrasonic beams. That is, the transmission / reception unit transmits the ultrasonic wave 16, acquires the reflected wave of the ultrasonic wave 16, and then transmits the next ultrasonic wave 16. This is repeated to form a series of received signals.
[0019]
The packet generator 20 divides a series of reception signals output from the receiver 18 in units of ultrasonic beams, and generates reception signal packets in which predetermined attribute information is added to each divided reception signal element. The division of the received signal is not limited to the division in units of ultrasonic beams, and for example, division in units of frames is also possible, but in the following description, division in units of ultrasonic beams will be described as an example. The received signal packet will be described in detail later with reference to FIG.
[0020]
The plurality of signal processors 22 perform signal processing for acquiring information necessary for image display on the reception signal element in the reception signal packet. In signal processing, there are a plurality of signal processing modes depending on the processing content, for example, a plurality of signal processing modes such as echo signal processing, color flow mapping (CFM) signal processing, or pulse Doppler (PWD) signal processing. . Each signal processor 22 corresponds to a plurality of these signal processing modes, preferably all signal processing modes, and the received signal elements in the received signal packet are required according to the received signal packet input. A signal processing mode is selected, and signal processing is executed for each received signal packet. Each signal processor 22 outputs a processing end flag when the signal processing ends. The signal processor 22 is not limited to three, and may be two or four or more as necessary. The internal configuration of each signal processor 22 will be described in detail later with reference to FIG. 3, and the operation of each signal processor 22 will be described in detail later with reference to FIG.
[0021]
The packet distributor 24 serving as input control means distributes the received signal packet generated by the packet generator 20 to each signal processor 22. That is, the signal processor 22 outputting the processing end flag, that is, the empty signal processor 22 capable of the next signal processing is selected from the plurality of signal processors 22 and received by the empty signal processor 22. A signal packet is supplied for signal processing. The output of the packet generator 20 and each input of the plurality of signal processors 22 are connected by a common data bus 26, and the packet distributor 24 should permit signal input only to the selected signal processor 22. Only the signal processor 22 that outputs the process start pulse and is supplied with the process start pulse acquires the received signal packet from the data bus 26 and executes signal processing. The operation from the distribution of the packet to each signal processor 22 by the packet distributor 24 to the end of the signal processing in each signal processor 22 will be described in detail later with reference to FIG.
[0022]
The signal processing result of the received signal packet output from each signal processor 22 is distributed to a plurality of storage units corresponding to the signal processing mode of the received signal packet. That is, the signals are distributed and supplied to the echo memory 28, the CFM memory 30, and the PWD memory 32. Since the signal processing is performed on the reception signal element in the reception signal packet, only the reception signal element subjected to signal processing in the reception signal packet may be supplied to each memory. In addition, each memory is not necessarily a separate memory, and may be configured by a single memory. In this case, as a plurality of storage units, an echo storage area, a CFM storage area, and a PWD are stored in a single memory. A storage area may be formed. The output control unit 34 serving as an output control unit stores the received signal packet processed by each signal processor 22 in each memory corresponding to the signal processing mode based on the attribute information of the received signal packet. The operation of the output control unit 34 will be described in detail later with reference to FIG.
[0023]
The display processing unit 36 performs processing necessary for image formation on the signal-processed reception signals in the echo memory 28, the CFM memory 30, and the PWD memory 32 to form image data. An example of processing necessary for image formation is DSC processing. That is, the pixel data arranged in the ultrasonic beam direction is rearranged in the image display scanning direction and output to the display 38. The display processing unit 36 also forms a composite image of the processing results in each signal processing mode. That is, image formation for simultaneously displaying the B mode display and the color Doppler display or the B mode display and the spectrum Doppler display on the display 38 is also performed. Since the display processing unit 36 performs DSC processing, the display processing unit 36 generally includes storage means necessary for DSC processing. Therefore, it is possible to use this storage means in combination with the echo memory 28, the CFM memory 30, and the PWD memory 32. That is, the display processing unit 36, the echo memory 28, the CFM memory 30, the PWD memory 32, and the output control unit 34 can be integrated. The display 38 displays an ultrasonic image based on the image data formed by the display processing unit 36.
[0024]
The system controller 40 centrally manages the operation control of each part in the ultrasonic diagnostic apparatus. For example, each part in the ultrasonic diagnostic apparatus can be controlled based on a user instruction from an external input (not shown). A downloader 42 as a program transfer means is connected to the system controller 40, and a program used in each signal processor 22 can be transferred via the system controller 40 or directly to each signal processor 22. For example, immediately after the system is started, a program is transferred from the downloader 42 to each signal processor 22, and each signal processor 22 executes signal processing based on the transferred program. It is desirable that the downloader 42 can read a program from an external device, which makes it easier to add or change the processing function of each signal processor 22.
[0025]
FIG. 2 shows a data structure of the received signal packet 50 generated by the packet generator 20 (see FIG. 1). The reception signal packet 50 includes attribute information such as a beam number 42, processing mode information 44 and data size 46, and a reception signal element 48 which is a division element of the reception signal. The beam number 42 is a number for specifying the ultrasonic beam corresponding to the received signal packet. Received signals after signal processing output from each signal processor are output and output in an order different from the input order when input to each signal processor due to factors such as differences in signal processing time. The order is also irregular. For this reason, the beam number 42 is used, for example, in the display processing unit, and the received signals are rearranged in the order in which they are input to each signal processor based on the beam number 42.
[0026]
The processing mode information 44 defines the signal processing content required by the reception signal element 48 of the reception signal packet 50. In other words, any one of a plurality of signal processing modes such as echo signal processing, CFM signal processing, or PWD signal processing is specified. The data size 46 defines the data size of the received signal packet 50. The reception signal element 48 is a division element itself of the reception signal output from the receiver, and is main data on which signal processing is performed in the signal processor. In addition to the beam number 42, the processing mode information 44, and the data size 46, as the attribute information, information corresponding to the application may be added as appropriate.
[0027]
FIG. 3 is a diagram showing an internal configuration of each signal processor 22 (see FIG. 1). The signal processor 22 performs signal processing for obtaining information necessary for displaying various images such as a B-mode image, a color Doppler image, or a spectrum Doppler image on the received signal element in the received signal packet. There are a plurality of signal processing modes such as echo signal processing, CFM signal processing or PWD signal processing depending on the processing content, and the signal processor has a plurality of signal processing modes corresponding to each of these signal processing modes. Signal processing modules, that is, an echo module 52, a CFM module 54, and a PWD module 56 are included, and a module selector 58 that selects these signal processing modules is further included. Note that the number of signal processing modules is not necessarily limited to three, and may be other than three as required.
[0028]
The module selector 58 selects a signal processing module corresponding to the processing mode information based on the processing mode information of the received signal packet input to the signal processor, and causes the selected signal processing module to perform signal processing. For example, when a received signal packet having “echo” as processing mode information is input, the module selector 58 recognizes that the processing mode information 44 is “echo”, selects the echo module 52, and selects the echo module 52. Performs signal processing.
[0029]
As the signal processor, a processor such as a DSP (Digital Signal Processor) or a CPU (Central Processing Unit) capable of defining its internal operation by a program is desirable. That is, it is desirable that each signal processing module is configured as a software module, and the function change or addition of each signal processing module or the addition of a new signal processing module can be realized by changing the program. As described above, the program used in the signal processor is transferred from the downloader 42 (see FIG. 1), and the downloader can read the program from an external device, thereby adding or changing the processing function of each signal processor. Is even easier. Moreover, you may implement | achieve a signal processor by the serial connection of several processors, parallel connection, or the mixed connection of both connections as needed.
[0030]
FIG. 4 is a diagram showing the generation timing of each control signal used for distribution control of received signal packets. FIG. 4 shows three examples of signal processors. The ultrasonic transmission trigger signal 60 is a trigger signal that defines the transmission timing of the ultrasonic beam, and is generated by the system controller. Based on this ultrasonic transmission trigger signal, the transmitter outputs a transmission signal, and the receiver forms a reception signal between the output of the transmission signal and the output of the next transmission signal. That is, the transmitter and the receiver generate a reception signal for each ultrasonic beam based on the ultrasonic transmission trigger signal 60.
[0031]
The E0 flag 62, the E1 flag 64, and the E2 flag 66 are processing end flags generated by the signal processor P0, the signal processor P1, and the signal processor P2, respectively, and corresponding to the end of signal processing in the signal processor. For example, it is output immediately after the end of signal processing. The P0 process start pulse 68, the P1 process start pulse 70, and the P2 process start pulse 72 are start pulses provided corresponding to the signal processor P0, the signal processor P1, and the signal processor P2, respectively. Generated by the system controller.
[0032]
FIG. 5 is a flowchart showing operations from distribution of received signal packets to the end of signal processing performed based on each control signal shown in FIG. The signal shown in FIG. 5 will be described with the reference numerals in FIG. In step 1-0, step 1-1, and step 1-2, the packet distributor selects a signal processor that has completed signal processing based on a processing end flag output by each signal processor. That is, in step 1-0, it is confirmed whether or not the E0 flag 62 of the signal processor P0 is output, that is, whether it is ON or OFF. If the E0 flag 62 is output, the signal processor P0 is selected and the step is performed. Proceed to 2-0. In step 1-0, if the E0 flag 62 is not output, the process proceeds to step 1-1. In step 1-1, it is confirmed whether or not the E1 flag 64 of the signal processor P1 is output, that is, ON or OFF. If the E1 flag 64 is output, the signal processor P1 is selected, and step 2 −1, the P1 processing start pulse 70 is supplied to the signal processor P1. If the E1 flag 64 is not output in step 1-1, the process proceeds to step 1-2. In step 1-2, it is confirmed whether or not the E2 flag 66 of the signal processor P2 is output, that is, ON or OFF. If the E2 flag 66 is output, the signal processor P2 is selected, and step 2 -2, the P2 processing start pulse 72 is supplied to the signal processor P2. If the E2 flag 66 is not output in step 1-2, step 1-0 is executed again, and the flow from step 1-0 to step 1-2 is repeated until an empty signal processor is selected.
[0033]
After the signal processor is selected in step 1-0, step 1-1, and step 1-2, the process proceeds to step 2-0, step 2-1, and step 2-2, respectively. Run every time. That is, when the signal processor P0 is selected, the step 2-0 to the step 8-0 are selected, and when the signal processor P1 is selected, the step 2-1 to the step 8-1 are selected, and the signal processor P2 is selected. In the case, step 2-2 to step 8-2 are executed. However, since each signal processor is the same step, steps for the signal processor P0 will be described below as a representative example.
[0034]
In step 2-0, the packet distributor outputs the P0 processing start pulse 68 to the signal processor P0. In Step 3-0, the signal processor P0 executes signal processing based on the input of the P0 processing start pulse 68. This step 3-0 shows the signal processing operation inside the signal processor, which will be described in detail later with reference to FIG. In step 4-0, the signal processor P0 confirms whether or not the signal processing is finished, and proceeds to step 5-0 when the signal processing is finished. If the signal processing has not ended, the process remains at step 4-0 until the processing ends. In step 5-0, it is confirmed whether or not an output data bus for outputting the signal processing result is free. In parallel with the signal processor P0, other signal processors are also executing signal processing, and an output data bus common to the signal processors may be occupied by the other signal processors, and therefore output It is necessary to check whether the data bus is free. If the output data bus is not free, it remains at step 5-0 until the output data bus is free. If the output data bus is free, the process proceeds to step 6-0.
[0035]
In step 6-0, P0 data as a signal processing result is output using the output data bus. The P0 data output operation in Step 6-0 will be described in detail later with reference to FIG. In step 7-0, it is confirmed whether or not the output of the P0 data is completed. If the output of the P0 data continues, it stays at step 7-0 until the output is completed. When the output of the P0 data is completed, the process proceeds to Step 8-0, the E0 flag 62 is output, and the signal processing of the received signal packet is completed.
[0036]
FIG. 6 is a flowchart showing the operation of each signal processor, and is an operation flow executed in each of step 3-0, step 3-1 and step 3-2 in FIG. That is, the operation flow executed in step 3-0 of FIG. 5 is (A), the operation flow executed in step 3-1 of FIG. 5 is (B), and executed in step 3-2 of FIG. The operation flow is shown in (C). Steps are executed for each signal processor. Since each signal processor is the same step, the operation flow for the signal processor P0, that is, the flow in FIG. 6A will be described as a representative example.
[0037]
In step 31-0, the E0 flag is set to OFF. In step 32-0, input data, that is, a received signal packet is obtained. As described above, the received signal packet is distributed to each signal processor by the packet distributor. In step 33-0, attribute information is extracted. As described above, the received signal packet includes attribute information, the attribute information includes processing mode information, and the processing mode required by the received signal element of the received signal packet is defined.
[0038]
In step 34-0, the module selector determines whether or not the processing mode information is an echo signal processing mode. If it is in the echo signal processing mode, the process proceeds to step 35-0 to select the echo signal processing module and execute the echo processing. If it is not the echo signal processing mode, the process proceeds to step 36-0. In Step 36-0, the module selector determines whether or not the processing mode information is the CFM signal processing mode. If it is the CFM signal processing mode, the process proceeds to step 37-0, where the CFM signal processing module is selected and the CFM processing is executed. If it is not the CFM signal processing mode, the process proceeds to Step 38-0. In step 38-0, the module selector determines whether or not the processing mode information is a PWD signal processing mode. If it is the PWD signal processing mode, the process proceeds to step 39-0, where the PWD signal processing module is selected and the PWD processing is executed. If it is not the PWD signal processing mode, the process returns to step 34-0 to reconfirm whether or not the processing mode information is the echo signal processing mode.
[0039]
If the signal processing mode is any of echo processing, CFM processing, and PWD processing, the corresponding signal processing module is selected and executed in step 34-0, step 36-0, or step 38-0. For example, if a reading error occurs in the processing mode information, no signal processing module may be selected. Therefore, if it is not the PWD signal processing mode in step 38-0, the process returns to step 34-0 to reconfirm whether the processing mode information is the echo signal processing mode. Of course, there may be an error in the processing mode information itself, and step 34-0 → step 36-0 → step 38-0 → step 34-0 may be repeatedly executed. Therefore, when step 34-0 → step 36-0 → step 38-0 → step 34-0 is repeated a predetermined number of times, the processing is interrupted as a processing mode information error.
[0040]
FIG. 7 is a flowchart showing the operation of the output control unit 34 (see FIG. 1). Each of Step 6-0, Step 6-1 and Step 6-2 in FIG. It is the operation flow executed in In step 601, the signal processor receives the signal packet after the signal processing. In step 602, the attribute information of the received signal packet is read. The received signal packet includes attribute information. The attribute information includes processing mode information, and the processing mode required by the received signal element of the received signal packet is defined. In step 603, it is determined whether or not the processing mode information is an echo signal processing mode. If it is in the echo signal processing mode, the process proceeds to step 604, where a write start pulse is output to the echo memory, and in step 605, data is output to the echo memory. If it is not in the echo signal processing mode in step 603, the process proceeds to step 606.
[0041]
In step 606, it is determined whether or not the processing mode information is the CFM signal processing mode. If it is in the CFM signal processing mode, the process proceeds to step 607 to output a write start pulse to the CFM memory, and in step 608 to output data to the CFM memory. If it is determined in step 606 that the signal processing mode is not for CFM, the process proceeds to step 609. In step 609, it is determined whether or not the processing mode information is a PWD signal processing mode. If it is in the PWD signal processing mode, the process proceeds to step 610 to output a write start pulse to the PWD memory and in step 611 to output data to the PWD memory. In step 609, if it is not the PWD signal processing mode, the process returns to step 603 to reconfirm whether the processing mode information is the echo signal processing mode.
[0042]
If the signal processing mode is any of echo processing, CFM processing, and PWD processing, a corresponding memory is selected in step 603, step 606, or step 609. However, for example, if an error in reading the processing mode information occurs, there is a possibility that no memory is selected. Therefore, if it is not the PWD signal processing mode in step 609, the process returns to step 603 to reconfirm whether or not the processing mode information is the echo signal processing mode. Of course, there may be an error in the processing mode information itself, and step 603 → step 606 → step 609 → step 603 may be repeatedly executed. Therefore, when step 603 → step 606 → step 609 → step 603 is repeated a predetermined number of times, the processing is interrupted as a processing mode information error.
[0043]
As described above, the received signal after signal processing output from each signal processor is different from the order of input to the signal processor due to a difference in signal processing time or the like, and is output. The order is also random. Therefore, in the above-described step 605, step 608 and step 611, it is desirable to distribute the received signal to each memory corresponding to the signal processing mode and output it to the memory address corresponding to the beam number 42 (see FIG. 2). In this way, the display processing unit 36 (see FIG. 1) can rearrange received signals based on the beam numbers.
[0044]
Further, in step 605, step 608, and step 611, when the received signal packet after the signal processing is stored in each memory, if the attribute information is not necessary, only the processing result of the received signal element may be stored.
[0045]
In the above-described embodiment, there are three signal processors, that is, three signal processors P0, P1, and P2, and each signal processor has three processing modules, that is, an echo module, a CFM module, and a PWD module. An example is shown. The number of signal processors may be other than three, and the number of signal processing modules may be other than the above three. In this case, it is obvious to those skilled in the art that it can be realized by appropriately modifying the operation flow of FIG. 5, FIG. 6, and FIG. 7, that is, the operation flow from distribution of received signal packets to the end of signal processing. Let ’s go.
[0046]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an ultrasonic diagnostic apparatus having a signal processing unit rich in structural flexibility.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a preferred embodiment of an ultrasonic diagnostic apparatus according to the present invention.
FIG. 2 is a diagram illustrating a data configuration of a received signal packet.
FIG. 3 is a diagram showing an internal configuration of a signal processor.
FIG. 4 is a timing chart of various control signals related to distribution of received signals.
FIG. 5 is a flowchart showing operations from distribution of received signals to the end of signal processing.
FIG. 6 is a flowchart showing a signal processing operation of each signal processor.
FIG. 7 is a flowchart showing the operation of the output control unit.
[Explanation of symbols]
20 packet generators, 22 signal processors, 24 packet distributors, 28 echo memory, 30 CFM memory, 32 PWD memory, 34 output control unit.

Claims

A transmission / reception unit for transmitting / receiving ultrasonic waves to / from a living body and outputting a reception signal;
A packet generator for dividing the received signal and generating a received signal packet including the divided signal for each divided element;
A plurality of signal processors that perform signal processing on each of the received signal packets and that are mutually substituting;
Input control means for distributing each received signal packet to any of the plurality of signal processors;
Image forming means for forming an ultrasonic image based on processing results of the plurality of signal processors;
An ultrasonic diagnostic apparatus comprising:

The ultrasonic diagnostic apparatus according to claim 1,
The ultrasonic diagnostic apparatus, wherein the packet generator divides the received signal for each ultrasonic beam.

The ultrasonic diagnostic apparatus according to claim 1, wherein:
Each of the received signal packets further includes processing mode information that defines a processing mode of the division element included therein.

The ultrasonic diagnostic apparatus according to claim 3,
Each said signal processor selects a processing mode based on the processing mode information contained in the received signal packet distributed, The ultrasonic diagnostic apparatus characterized by the above-mentioned.

A transmission / reception unit for transmitting / receiving ultrasonic waves to / from a living body and outputting a reception signal;
A packet generator that divides the reception signal for each ultrasonic beam, and generates a reception signal packet including, for each division element, the division element and processing mode information that defines a processing mode of the division element;
A plurality of signal processors that perform signal processing on each of the received signal packets and that are mutually substituting;
Input control means for distributing each received signal packet to any of the plurality of signal processors;
Image forming means for forming an ultrasonic image based on processing results of the plurality of signal processors;
Have
Each signal processor has a plurality of processing modules corresponding to each of a plurality of processing modes, and a module selector.
Each of the processing modules performs signal processing in charge processing mode on the received signal in each received signal packet,
The module selector selects a processing module corresponding to the processing mode information from the plurality of processing modules based on the processing mode information of the received signal packet, and causes the selected processing module to process the received signal packet.
An ultrasonic diagnostic apparatus.

The ultrasonic diagnostic apparatus according to claim 5, wherein
The ultrasonic diagnostic apparatus, wherein the plurality of signal processors have the same configuration.

The ultrasonic diagnostic apparatus according to claim 5 or 6, wherein
Storage means having a plurality of storage units corresponding to each processing mode;
Output control means for supplying the processing result of each received signal packet by each signal processor to a storage unit corresponding to the processing mode defined in the processing mode information included in the received signal packet;
An ultrasonic diagnostic apparatus further comprising:

The ultrasonic diagnostic apparatus according to any one of claims 5 to 7,
The ultrasonic diagnostic apparatus further comprising: a program transfer unit that transfers a program for causing each signal processor to execute the plurality of processing modules to each signal processor.

The ultrasonic diagnostic apparatus according to any one of claims 1 to 8,
Each signal processor outputs a processing end flag in response to the end of signal processing,
The input control means selects an empty signal processor that has completed signal processing based on the processing end flag from the plurality of signal processors, and sends the received signal packet to the selected empty signal processor. Processing
An ultrasonic diagnostic apparatus.