JP3755173B2

JP3755173B2 - Data processing device

Info

Publication number: JP3755173B2
Application number: JP31915295A
Authority: JP
Inventors: 学史大塚; 曜一郎佐古; 保山上
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-12-07
Filing date: 1995-12-07
Publication date: 2006-03-15
Anticipated expiration: 2015-12-07
Also published as: JPH09161414A

Description

【０００１】
【発明の属する技術分野】
この発明はデータ処理装置に関する。詳しくは、所定データ量で構成されるデータブロックが連続してなる伝送データの誤り検出訂正を行う際に、このデータブロックは、データを行列に並べたときのデータ列毎に生成された第１の誤り検出訂正用パリティと、１つ前のデータブロックの所定量単位のデータ行毎に生成された第２の誤り検出訂正用パリティで構成されており、このデータブロックを順次複数のワークエリアに保持すると共に、データ選択部で複数のワークエリアから順次データブロックを選択して誤り検出訂正処理部に供給して誤り検出訂正を行い、誤り検出訂正処理部で誤り訂正が不能であるときには、次のデータブロックが保持されたワークエリアから第２の誤り検出訂正用パリティを誤り検出訂正処理部に供給し、第２の誤り検出訂正用パリティを用いた誤り検出結果を利用して第１の誤り検出訂正用パリティを用いて誤り検出訂正を行うものである。
【０００２】
【従来の技術】
従来、データの記録媒体として、例えば再生専用形や追記形あるいは書換可能形の光ディスクが提案されている。
【０００３】
これらの光ディスクには、データと共にデータの誤り訂正用のパリティや誤り検出用のＣＲＣ等のパリティが記録されており、再生時には再生されたデータに対して、これらのパリティにより、誤り検出や誤り訂正処理が施される。
【０００４】
このパリティとしては、リードソロモン符号を構成するためのパリティが知られている。リードソロモン符号は、通常、１シンボルを８ビット、データをｋシンボルとしたとき、このｋシンボルのデータにパリティが付加されて合計ｎシンボルの符号とされるものである。このとき、この誤り訂正用の符号の訂正能力を表す言葉としては、最小距離という言葉がある。
【０００５】
例えば１シンボルが１ビットの場合においては、上記ｎシンボルは、ｎビットで表されるので、ｎシンボルがとり得る２進数のデータ列は２ⁿ通りあることになる。一方、パリティを除くデータは２^k通りだけ必要となるので、上記２ⁿ通りのデータ列から２^k通りのデータ列を取り出し、任意の取り出した２つのデータ列の間でｄビットの異なるビットがあったとき、このｄについて距離という。そして、上記２^k通りのデータ列について全て同様に距離を求めたときの最小値を最小距離と称している。以下の説明では、この「最小距離」をディスタンスと呼ぶこととする。
【０００６】
そして、一般にｔ１個の誤り訂正をするための符号のディスタンスｄは、次に示す（式１）を満たさなければならない。
【０００７】
ｄ≧２ｔ１＋１・・・（式１）
例えばディスタンスｄが１７の場合は、ｔ１は８となる。つまり、８シンボルまでしか訂正ができないのである。
【０００８】
また、上記符号は、訂正を行う能力の他、誤りが生じたことを検出する能力も備えている。この誤りが生じたことを検出する能力により誤りを検出できる誤り検出個数をｔ２とすると、この誤り検出個数ｔ２は、次に示す（式２）で表すことができる。
【０００９】
ｔ２＝ｄ−（２ｔ１＋１）（但しｔ２≧０）・・・（式２）
例えばディスタンスｄが１７の場合の誤り訂正個数ｔ１と、誤り検出個数ｔ２は次に示すようになる。
【００１０】
０シンボル訂正・・・ｔ１＝０，ｔ２＝１６
１シンボル訂正・・・ｔ１＝１，ｔ２＝１４
２シンボル訂正・・・ｔ１＝２，ｔ２＝１２
３シンボル訂正・・・ｔ１＝３，ｔ２＝１０
４シンボル訂正・・・ｔ１＝４，ｔ２＝８
５シンボル訂正・・・ｔ１＝５，ｔ２＝６
６シンボル訂正・・・ｔ１＝６，ｔ２＝４
７シンボル訂正・・・ｔ１＝７，ｔ２＝２
８シンボル訂正・・・ｔ１＝８，ｔ２＝０
このように、８シンボル訂正では誤り検出個数は“０”であるので、もしも９シンボル以上の誤りが発生した場合には、誤りを正しく判別できなくなる場合が生じるのである。従って、ディスタンスｄを大きな値にすれば、それだけ訂正できる個数を増やし、しかも誤り検出能力を維持することができる。以上のようにして構成されたリードソロモン符号を、ディスタンスｄが比較的大きいという意味で、（ｎ，ｋ，ｄ）のＬＤＣ（ロング・ディスタンス・コード）と称している。
【００１１】
このように、リードソロモン符号を構成した後に記録を行うことで、再生時にランダム誤りやディスタンスｄの値、誤り訂正個数ｔ１、誤り検出個数ｔ２に応じた長さのバーストエラーを訂正することができるようにしている。
【００１２】
【発明が解決しようとする課題】
ところで、上述したように、例えばディスタンスｄが１７の場合には、誤り訂正可能な個数は最大で８個である。従って、セクタｎから読み出したデータに９個以上連続して誤りとなるバーストエラーが発生した場合には、誤り訂正ができなくなり、次のセクタｎ＋１のデータの処理が中止されてしまう。
【００１３】
このため、再生時にバーストエラーの如き大きな誤りが発生した場合には、予め記録されている誤り訂正用の符号のみで対処するためには、ディスタンスｄを大きな値にするか、或いはパリティセクタを用いて誤り訂正を行う方法を採用するしかない。しかしながら、ディスタンスｄを大きな値にすればそれだけ符号の冗長度が増加して処理時間が長くなると共に、冗長度が増加した分だけ本来のデータを記録するための容量が減ってしまうという問題が生じる。また、パリティセクタを使用して誤り訂正を行う方法を採用した場合には、バーストエラーが発生したとき、当該エリア（１周またはＮ周分のセクタからなるエリア）に記録されている場合を再度読み込み、この再度読み込んだデータと、上記パリティセクタに記録されているパリティとしてのデータを用いて誤り訂正を行わなければならず、バーストエラーの処理に費やされる時間が長くなるという問題が生じる。
【００１４】
そこで、この発明では、バーストエラーが発生した場合においても、効率良く誤り検出訂正処理を行い、データの記録容量を減らすことなく良好な再生を行うことができるデータ処理装置を提供するものである。
【００１５】
【課題を解決するための手段】
この発明に係るデータ処理装置は、所定データ量で構成されるデータブロックが連続してなる伝送データの誤り検出訂正を行うデータ処理装置であって、データブロックは、データを行列に並べたときのデータ列毎に生成された第１の誤り検出訂正用パリティと、１つ前のデータブロックの所定量単位のデータ行毎に生成された第２の誤り検出訂正用パリティで構成され、データブロックを保持する複数のワークエリアと、第１の誤り検出訂正用パリティと第２の誤り検出訂正用パリティによってデータの誤り検出訂正を行う誤り検出訂正処理部と、データブロックが保持された複数のワークエリアから１つのワークエリアを選択し、このワークエリアに保持されたデータブロックを誤り検出訂正処理部に供給するデータ選択部を有し、データブロックを順次複数のワークエリアに保持すると共に、データ選択部で複数のワークエリアから順次データブロックを選択して誤り検出訂正処理部に供給し、第１の誤り検出訂正用パリティを用いて誤り検出訂正を行い、誤り訂正が不能であるときには、次のデータブロックが保持されたワークエリアから第２の誤り検出訂正用パリティを誤り検出訂正処理部に供給し、第２の誤り検出訂正用パリティを用いた誤り検出結果を利用して第１の誤り検出訂正用パリティを用いて誤り検出訂正を行うものである。
【００１６】
この発明においては、複数のワークエリアに順次データブロックが保持されると共に、保持されたデータが順次誤り検出訂正処理部に供給されて、データ列毎に生成された第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われる。ここで、誤り訂正が不能であるときには、次のデータブロックが保持されたワークエリアから所定量単位のデータ行毎に生成された第２の誤り検出訂正用パリティが誤り検出訂正処理部に供給されて、この第２の誤り検出訂正用パリティを用いて誤り発生位置を検出し、この検出結果を利用して第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われる。
【００１７】
【発明の実施の形態】
次に図を使用してこの発明について詳細に説明する。
【００１８】
図１は、例えば２Ｋバイトセクタのデータフォーマットを示す図である。図１において、ｉはコードワード（図においては行）を示し、ｊは夫々バイトを示し、実線の矢印は書き込み方向を示し、先頭にＤのついている符号はデータを示し、ＵＤはアンディファインド（以下、「未定義領域」という）を示し、ＣＲＣ１〜ＣＲＣ８はデータＤ１〜パリティ（Ｅ１６，１６）までの全体の誤り検出用のパリティを示している。
【００１９】
また、先頭にＥのついている符号はデータＤ１〜Ｄ２０４８、未定義領域ＵＤ及びＣＲＣ１〜８の縦方向に対するリードソロモン符号のパリティ（以下、「第１ＥＣＣ」という）である。即ち、パリティ（Ｅ１，１），（Ｅ１，２），・・・，（Ｅ１，１６）は、データＤ１，Ｄ１７，Ｄ３３，Ｄ４９，・・・Ｄ２０３３、ｉ＝２〜０且つｊ＝０の未定義領域に対するパリティである。またパリティ（Ｅ２，１），（Ｅ２，２），・・・，（Ｅ２，１６）は、データＤ２，Ｄ１８，Ｄ３４，Ｄ５０，・・・Ｄ２０３４、ｉ＝２〜０且つｊ＝１の未定義領域ＵＤに対するパリティ、・・・パリティ（Ｅ９，１），（Ｅ９，２），・・・，（Ｅ９，１６）は、データＤ９，Ｄ２５，Ｄ４１，Ｄ５７，・・・Ｄ２０４１、ｉ＝２〜１且つｊ＝８の未定義領域及びパリティＣＲＣ１に対するパリティ、・・・パリティ（Ｅ１６，１），（Ｅ１６，２），・・・（Ｅ１６，１６）は、データＤ１６，Ｄ３２，Ｄ４８，Ｄ６４、・・・Ｄ２０４８、ｉ＝２〜１且つｊ＝１５の未定義領域ＵＤ及びパリティＣＲＣ８に対するパリティである。
【００２０】
ここで、各縦方向の長さが１４７バイト、パリティを生成するためのデータの各縦方向の長さが１３１バイト、パリティの縦方向の長さが１６バイトであるからディスタンスは１７となる。従って、パリティ（Ｅ１，１）〜パリティ（Ｅ１６，１６）は、（１４７，１３１，１７）のリードソロモン符号となる。
【００２１】
各データ、未定義領域ＵＤ、パリティ全てのバイト数は、ｉが１３０〜−１６、ｊが０〜１６であるから、１６バイト×１４７＝２３５２バイトとなる。
【００２２】
図２は、図１に示したデータフォーマットの内のｉ＝２〜０、ｊ＝０〜１５のエリアを示しており、このエリアの未定義領域ＵＤには第２の誤り訂正用（以下「第２ＥＣＣ」という）のパリティが記録される。
【００２３】
図２において、先頭がＰ１の行は図１におけるｉ＝２に対応し、先頭がＰ１７の行は図１におけるｉ＝１に対応し、先頭がＰ３３の行は図１におけるｉ＝０に対応する。
【００２４】
図１を参照して説明したように、データＤ１〜Ｄ２０３３及びパリティ（Ｅ１，１）〜（Ｅ１，１６）、データＤ２〜Ｄ２０３４及びパリティ（Ｅ２，１）〜（Ｅ２，１６）、・・・上記データＤ１６〜Ｄ２０４８及び（Ｅ１６，１６）で夫々リードソロモン符号を構成した場合、ディスタンスは夫々１７であるから、上述したように、最大で８個までの誤りを訂正することができるが、９個以上連続して誤りがあった場合には誤り訂正をすることができない。
【００２５】
このため、未定義領域ＵＤには、図１に示した未定義領域ＵＤ以外のエリアに記録されるデータに対する、第２ＥＣＣのパリティＰ１〜Ｐ４０が記録される。なお、図２に示すＣＲＣ１〜ＣＲＣ８は図１のＣＲＣ１〜ＣＲＣ８と同じものである。
【００２６】
図３は、図１に示したデータやパリティに対し、どのように図２に示したパリティＰ１〜Ｐ４０が生成されるかを示した図である。
【００２７】
この図３において、「行数」とあるのは、図１に示すｉに対応し、「行数」が「８行」というのは、図１に示すｉが“８”ずつであることを示す。そして、「パリティ」は図３から明らかなように、これら「８行」のデータやパリティに対するパリティである。
【００２８】
つまり、図１に示すｉ＝１３０〜１２４までの全データについてパリティＰ１及びＰ２が生成され、ｉ＝１２３〜１１６までの全データについてパリティＰ３及びＰ４が生成され、ｉ＝１１５〜１０９までの全データについてパリティＰ５及びＰ６が生成され、・・・、ｉ＝５〜−１までの全データについてパリティＰ３５及びＰ３６が生成され、ｉ＝−２〜−８までの全データについてパリティＰ３７及びＰ３８が生成され、ｉ＝−９〜−１６までの全データに対してパリティＰ３９及びＰ４０が生成される。
【００２９】
つまり、上記パリティＰ１〜Ｐ４０の生成により、（１１４，１１２，３）のリードソロモン符号と（１３０，１２８，３）のリードソロモン符号と（１１４，１１２，３）のリードソロモン符号の組が繰り返される。
【００３０】
次に、このようにして形成されたパリティＰ１〜Ｐ４０の記録位置について図４を参照して説明する。図４において、Ｓ１〜ＳＮ＋１は夫々セクタを示し、セクタＳ１は一連のデータを記録したときの先頭セクタであり、セクタＳＮは一連のデータを記録したときの最後尾のセクタであり、セクタＳＮ＋１は一連のデータを記録したときの付加セクタである。
【００３１】
先頭にＤａがついている符号は夫々データを示し、図１に示すデータＤ１〜データＤ２０４８に対応する。先頭にＥが付いてる符号は夫々各セクタＳ１〜ＳＮ＋１の各データＤａ１〜ＤａＮ＋１のパリティである。先頭にＰがついている符号は、図２に示した第２ＥＣＣのパリティを示している。先頭にＣが付いている符号は、夫々誤り検出用のパリティを示し、図１および図２においてはパリティＣＲＣ１〜ＣＲＣ８に対応する。また、セクタＳ１は、一連のデータが記録されている場合の先頭セクタであり、このセクタＳ１の斜線で示すエリアは先頭セクタであるがゆえに、パリティが記録されていないことを示す。以下、この理由について説明する。
【００３２】
この図４に示す符号には夫々先頭の符号に続いて１〜Ｎ＋１までの値を符号に対して補助的に付加されている。この値は、夫々セクタＳ１〜ＳＮ＋１に対応している。例えば、データＤａｎ−１はセクタＳｎ−１に記録されているデータであることを示し、パリティＣｎ−１はセクタＳｎ−１に記録されているデータＤａｎ−１の検出用のパリティであることを示し、パリティＥｎ−１はセクタＳｎ−１に記録されているデータＤａｎ−１の誤り訂正用のパリティであることを示している。
【００３３】
ところで、未定義領域ＵＤのうち、図２で説明した第２ＥＣＣのパリティの符号はこのセクタＳｎ−１と異なる符号、すなわち１つ前のセクタの値“ｎ−２”が付されている。これは、前のセクタＳｎ−２のデータＤａｎ−２で生成したパリティであることを示している。他のセクタも同様であり、セクタＳｎの未定義領域ＵＤのパリティＰｎ−１はセクタＳｎ−１のデータＤａｎ−１で生成したパリティ、セクタＳｎ＋１の未定義領域ＵＤのパリティＰｎはセクタＳｎのデータＤａｎで生成したパリティ、セクタＳＮの未定義領域ＵＤのパリティＰＮ−１はセクタＳＮ−１のデータＤａＮ−１で生成したパリティである。
【００３４】
また、セクタＳ１の未定義領域ＵＤの一部の斜線領域はパリティが記録されておらず、一連のデータを記録した際の先頭セクタであることを示す識別データ、或いは固定データ（オール“０”等）が記録されている。このセクタＳ１にのみパリティを記録していないのは、セクタＳ１が一連データを記録した際の先頭セクタであるがゆえ、このセクタＳ１の前のセクタＳ０がなく、従って、前のセクタＳ０のデータＤａ０に基づいてパリティＰ０を生成できないので、この斜線領域に記録するパリティがないのである。
【００３５】
また、セクタＳＮ＋１のデータ記録用の領域には、例えば“０”がデータ記録用の領域全てに記録される。従って、検出用のパリティＣＮ＋１はこのセクタＳＮ＋１のデータ記録用の領域に記録される“０”の検出用として生成されたパリティであり、また、パリティＥＮ＋１もこのセクタＳＮ＋１のデータ記録用の領域に記録されている“０”で生成されたパリティである。一方、未定義領域ＵＤの一部の領域にのみ前のセクタＳＮのデータＤａＮで生成したパリティＰＮが記録されている。
【００３６】
このセクタＳＮ＋１に、前のセクタＳＮのデータＤａＮで生成したパリティＰＮのみが記録されているのは、データそのものの記録は前のセクタＳＮで完結しているが、本例においては、第２ＥＣＣのパリティは、そのパリティを生成したデータが記録されているセクタの次のセクタに記録するようにしているため、最後のデータのパリティを記録するセクタが必要となるからである。従って、この図４に示すように、一連データを記録したときの最後尾のセクタがＳＮであった場合、このセクタＳＮのデータＤａＮの第２ＥＣＣのパリティを付加セクタとしてのセクタＳＮ＋１の未定義領域ＵＤに記録される。
【００３７】
次に、このようにしてデータやパリティおよび第２ＥＣＣのパリティが記録された記録媒体を再生して再生データを得るデータ処理装置について説明する。
【００３８】
図５は、この発明に係るデータ処理装置を光ディスク装置に用いた場合の構成を示した図である。図５において、光ヘッド固定部１１ａはレーザダイオードや光検出器等から構成されており、光ヘッド可動部１１ｂは反射鏡や対物レンズ等で構成されている。
【００３９】
光ヘッド固定部１１ａのレーザダイオードから出力されたレーザ光は、光学ヘッド可動部１１ｂによって光路が変更されると共に集光されて光ディスク１０に照射される。また光ディスク１０からのレーザ光の反射光は、光学ヘッド可動部１１ｂによって光路が変更されて光ヘッド固定部１１ａに供給される。光学ヘッド固定部１１ａでは、反射光が光電変換されて読出信号ＲＳが生成される。この読出信号ＲＳは読出信号処理部１２に供給される。
【００４０】
読出信号処理部１２では、読出信号ＲＳの符号間干渉がなくされて波形等化が行われると共に、波形等化された信号が波形整形されてディジタルのデータ信号ＤＲに変換される。このデータ信号ＤＲは信号復調部１３に供給される。
【００４１】
信号復調部１３では、データ信号ＤＲが復調されると共に、復調して得られた信号ＤＳがディジタル信号処理部１４に供給される。ディジタル信号処理部１４では、この信号ＤＳに基づきユーザデータ領域を示すタイミング信号ＴＣが生成されて信号復調部１３に供給される。このため、このタイミング信号ＴＣによって、信号ＤＳの中からユーザデータ領域の信号である復調データＤＤがディスクコントローラ２０に供給される。なお、信号復調部１３では、復調データＤＤがディスクコントローラ２０に供給される際に誤りを生じても、この誤りを検出できるよう復調データＤＤにパリティが付加される。
【００４２】
ここで、図６を参照してデータ処理装置であるディスクコントローラ２０の構成について説明する。図６において、復調データＤＤはパリティ検出部２１に供給される。パリティ検出部２１では、信号復調部１３で付加されたパリティに基づき、復調データＤＤが誤りなく供給されたか否かが判別されて、誤りなく復調データＤＤが供給されたときには、この復調データＤＤがＦＩＦＯ部２２に供給される。
【００４３】
なお、タイミング制御部２３では、ディスクコントローラ２０の動作を制御するためのタイミング信号が生成される。また、信号復調部１３からデータ供給開始の要求が出されたときにディスクコントローラ２０がデータを受け取ることが可能であるときには、信号復調部１３に対して信号ＨＳの供給が行われて、この信号ＨＳに基づき信号復調部１３からパリティ検出部２１に復調データＤＤの供給が行われる。
【００４４】
このように、復調データＤＤにパリティが付加されてデータの供給が行われると共に、ディスクコントローラ２０でデータを受け取ることが可能であることが確認されてからデータの供給が行われるので、復調データＤＤを正しくディスクコントローラ２０に供給することができる。
【００４５】
パリティ検出部２１で誤りのないことが確認された復調データＤＤは、ＦＩＦＯ部２２に順次保持される。また保持された復調データＤＤは順次読み出されて、データ選択部２４によってワークエリア２５あるいはワークエリア２６のいずれかに１セクタ分の復調データＤＤが供給される。
【００４６】
このように、ワークエリア２５およびワークエリア２６へのデータの供給は、ＦＩＦＯ部２２を介して行われるため、パリティ検出部２１からワークエリア２５やワークエリア２６に対してのデータの供給タイミング、あるいは後述する誤り検出訂正処理部２７からＤＭＡ（direct memory access）コントローラ２８に対しての誤り訂正されたデータの供給タイミング等を細かく制御する必要がなくデータの供給を容易とすることができる。
【００４７】
ワークエリア２５あるいはワークエリア２６に保持されたデータのうち、光ディスクから先に読み出されたデータがデータ選択部２４によって読み出されてＥＣＣやＣＲＣのデコーダである誤り検出訂正処理部２７に供給される。
【００４８】
誤り検出訂正処理部２７では、供給されたデータに対して第１ＥＣＣのパリティによる誤り訂正、ＣＲＣのパリティによる誤り検出が行われる。なお、バーストエラー等が発生して誤り訂正が不能となった場合には、信号ＮＣが後述するバス５０を介して中央演算処理装置（以下「ＣＰＵ」という）４１に供給されて、ＣＰＵ４１によって第２ＥＣＣのパリティを用いた誤り検出訂正処理がソフトウェア処理で行われる。
【００４９】
このようにして、復調データＤＤから誤りの訂正された再生データＤＴが得られると、この再生データＤＴはデータ選択部２４およびＦＩＦＯ部２２を介して、ＤＭＡコントローラ２８に供給されると共に、ＤＭＡコントローラ２８によってバッファメモリ部３０に順次書き込まれる。
【００５０】
ＤＭＡコントローラ２８は、バス（アドレスバスとデータバスおよびコントロールバスから成る）５０を介してＣＰＵ４１に接続される。このバス５０には再生動作や誤り訂正処理等を行うための各種のプログラムデータが記録されたＲＯＭ（read only memory）４２、およびＲＡＭ（random access memory）４３およびディジタル信号処理部１４等が接続される。
【００５１】
さらに、ＤＭＡコントローラ２８には、例えばＳＣＳＩ（small computer system interface）規格のＳＣＳＩインタフェース２９が接続されており、このＳＣＳＩインタフェース２９を介してホストコンピュータ等に接続される。
【００５２】
なお、ＣＰＵ４１からの制御信号ＣＤに基づきディジタル信号処理部１４で生成されたサーボ制御信号ＳＣがサーボ制御部１５に供給されると共に、このサーボ制御部１５には光ヘッド固定部１１ａからフォーカスやトラッキングの誤差信号ＥＲが供給される。このサーボ制御信号ＳＣおよび誤差信号ＥＲに基づきフォーカスやトラッキング等の駆動信号ＳＶが生成されて、この駆動信号ＳＶに基づき光ヘッド可動部１１ｂが駆動される。また、光ディスク１０はスピンドルモータ１６によって回転駆動される。さらに、ＤＭＡコントローラ２８とホストコンピュータ等との接続はＳＣＳＩ規格に限られるものではない。
【００５３】
次に、動作について説明する。図７は、第２ＥＣＣのパリティを用いることなく誤り訂正された再生データＤＴが得られる場合の動作を示した図である。
【００５４】
図７において、光ディスク１０のセクタ（図７Ａ）の「セクタ１」から再生が開始されると、読出信号ＲＳに基づき信号復調部１３から復調データＤＤ（図７Ｂ）が出力される。
【００５５】
復調データＤＤはパリティ検出部２１でパリティ検出が行われたのち、ＦＩＦＯ部２２に供給される。さらにＦＩＦＯ部２２のデータ（図７Ｃ）は、ワークエリア２５に保持される（図７Ｄ）。また「セクタ１」に続いて「セクタ２」が再生される場合も「セクタ１」と同様に処理される。
【００５６】
ここで、ワークエリア２５に対して「セクタ１」のデータの供給が終了されると、ＦＩＦＯ部２２の「セクタ２」のデータがワークエリア２６に順次供給される（図７Ｅ）。このとき、ワークエリア２５に保持された「セクタ１」のデータがデータ選択部２４を介して誤り検出訂正処理部２７に供給されて、第１ＥＣＣのパリティによる誤り訂正、ＣＲＣのパリティによる誤り検出が行われる（図７Ｆ）。
【００５７】
この誤り検出訂正処理部２７での処理が終了されると、誤り検出訂正処理された「セクタ１」のデータが再生データＤＴとしてバッファメモリ部３０に供給されて保持される（図７Ｇ）。このとき、「セクタ２」のデータがワークエリア２６から誤り検出訂正処理部２７に供給されて、第１ＥＣＣのパリティによる誤り訂正、ＣＲＣのパリティによる誤り検出が「セクタ１」のデータに引き続いて行われる。さらに、「セクタ２」に続いて「セクタ３」が再生される場合には、「セクタ１」および「セクタ２」のデータと同様に処理されて、ＦＩＦＯ部２２の「セクタ３」のデータがワークエリア２５に供給される。
【００５８】
以下同様に、光ディスク１０から順次読み出されたセクタのデータがワークエリア２５，２６に交互に保持されると共に、ワークエリア２５，２６の一方にセクタのデータの供給が行われているときには、他方のセクタのデータが読み出されて誤り検出訂正処理部２７で処理が行われるので、連続して誤り訂正されたデータを得ることができる。
【００５９】
次に、バーストエラー等が発生したことにより、第１ＥＣＣのパリティによる誤り訂正では、セクタのデータの誤り訂正を行うことができない場合の、第１ＥＣＣおよび第２ＥＣＣのパリティを用いた誤り訂正処理について、図８のフローチャートおよび図９のエラーの発生状態を示す図を使用して説明する。
【００６０】
第１ＥＣＣのパリティによる誤り訂正では、例えば「セクタ３」のデータの誤り訂正を行うことができない場合、信号ＮＣがＣＰＵ４１に供給されて、ＣＰＵ４１によって第２ＥＣＣのパリティを用いた誤り検出訂正がソフトウェア処理で行われる。
【００６１】
まず、図８のステップＳＴ１では、次のセクタ、すなわち「セクタ４」に記録されている第２ＥＣＣのパリティがワークエリア２５あるいはワークエリア２６からＤＭＡコントローラ２８およびバス５０を介してＲＡＭ４３に書き込まれる。
【００６２】
ステップＳＴ２では、訂正ができなかった「セクタ３」のデータが、バッファメモリ部３０からＤＭＡコントローラ２８およびバス５０を介してＲＡＭ４３に書き込まれる。
【００６３】
ステップＳＴ３では、ＣＰＵ４１によってＲＡＭ４３に書き込まれた「セクタ３」のデータを用いて列方向のシンドロームＳ０〜Ｓ１５が算出される。
【００６４】
ステップＳＴ４では、ＣＰＵ４１によってＲＡＭ４３に書き込まれた「セクタ４」の第２ＥＣＣのパリティを用いて「セクタ３」のデータの行方向のシンドロームＤ０〜Ｄ１９が算出される。
【００６５】
ステップＳＴ５では、行方向のシンドロームから消失箇所が算出されて、この消失箇所が「ＩX」とされる。例えば図９のシンドロームＤ０によってデータ欠陥箇所Ａが検出されて、このデータ欠陥箇所Ａが消失箇所「ＩX」とされる。
【００６６】
ステップＳＴ６では、変数「Ｊ」が列の最大アドレス、図９の場合には「１５」に設定される。
【００６７】
ステップＳＴ７では、消失箇所「ＩX」で列「Ｊ」の消失訂正が行われ、訂正が完了したときにはステップＳＴ８に進み、訂正ができなかった場合にはステップＳＴ９に進む。
【００６８】
ところで、ディスタンスｄと誤り位置が明確にされている箇所の訂正個数ｔａと誤り位置の不明な箇所の訂正個数ｔｂとは、（式３）の関係となることが知られている。
【００６９】
ｄ≧ｔａ＋２ｔｂ＋１・・・（式３）
このため、データＤ１６，Ｄ３２，Ｄ４８，Ｄ６４、・・・Ｄ２０４８、第２ＥＣＣのパリティＰ１６，Ｐ３２及びパリティＣＲＣ８の列に対してパリティ（Ｅ１６，１），（Ｅ１６，２），・・・（Ｅ１６，１６）が付加されて、ディスタンスｄが１７とされている場合には、（式４）の関係をみたすものでなければ訂正を行うことができない。
【００７０】
１６≧ｔａ＋２ｔｂ・・・（式４）
ここで、図９のシンドロームＤ０によって位置が検出されたデータ欠陥箇所Ａにより例えばｔａ＝３とされて、バーストエラーを生じたデータ欠陥箇所Ｂにより例えばｔｂ＝８である場合には、（式４）の条件が満たされず訂正を行うことができないことからステップＳＴ９に進む。
【００７１】
ステップＳＴ９では、行方向のシンドロームから次の消失箇所が検出されて、この消失箇所が「ＩX」とされる。例えば図９のシンドロームＤ１４，Ｄ１５によってデータ欠陥箇所Ｂが検出されて、このデータ欠陥箇所Ｂが消失箇所「ＩX」とされてステップＳＴ６に戻り、変数「Ｊ」が「１５」に設定されてステップＳＴ７に進む。
【００７２】
このとき、シンドロームＤ１４，１５によって位置が検出されたデータ欠陥箇所Ｂによりｔａ＝８、データ欠陥箇所Ａにによりｔｂ＝３とされた場合には、（式４）の条件が満たされるので、ステップＳＴ７で訂正が完了してステップＳＴ８に進む。
【００７３】
ステップＳＴ８では、列「Ｊ」から「１」が減算されて新たな列「Ｊ」とされ、さらに新たな列「Ｊ」が「０」以上であるか否かが判別される。ここで、「Ｊ」が「０」以上である場合にはステップＳＴ７に戻り、「Ｊ」が「０」よりも小さい場合にはステップＳＴ１０に進む。
【００７４】
このため、図９においては列「１５」から列「０」までのデータ列に対して順次誤り訂正が行われる。
【００７５】
ステップＳＴ１１では、すべての訂正が完了したらＣＲＣの検出が行われる。このＣＲＣの検出で異常が検出されないときには訂正が正しく行われたものとして動作が終了される。またＣＲＣの検出で異常が検出されたときには訂正が正しく行われなかったものとして動作が終了される。
【００７６】
このように、バーストエラーが発生する方向（書き込み方向）に対応させて、消失箇所を「Ｉ」の小さくなる方向に検出すると共に、「Ｊ」の小さくなる方向に誤り訂正処理を行うことで、誤り訂正を容易に行うことができる。
【００７７】
このため、図１０に示すように、ソフトウェア処理で「セクタ３」の誤り訂正が完了して得られたデータは、再生データＤＴとしてバッファメモリ部３０に保持される（図１０Ｇ）。また、「セクタ３」の誤り検出訂正処理が終了すると、ワークエリア２６に書き込まれている「セクタ４」のデータが読み出されて誤り検出訂正処理部２７に供給されて処理されると共に「セクタ５」のデータが光ディスク１０から読み出される。以下同様に誤り検出訂正処理されてバッファメモリ部３０に保持される。なお、図１０において、図１０Ａ〜Ｆはそれぞれ光ディスク１０のセクタ、復調データＤＤ、ＦＩＦＯ部２２、ワークエリア２５、ワークエリア２６、誤り検出訂正処理部２７のデータを示している。
【００７８】
このように、誤り検出訂正処理部２７で、第２ＥＣＣのパリティを用いて「セクタ３」の処理ができなかった場合であっても、ＣＰＵ部４１でソフトウェア処理による誤り訂正が行われ、誤り検出訂正された「セクタ３」のデータは、バス５０およびディスクコントローラ２０を介して図９に示すようにバッファメモリ部３０に保持される。
【００７９】
次に、第２ＥＣＣのパリティを用いた誤り検出訂正をハードウェアで処理する場合について図１１を使用して説明する。この場合には、上述したソフトウェアによる第２ＥＣＣのパリティを用いた誤り検出訂正処理の機能を誤り検出訂正処理部２７で有するものとされる。
【００８０】
図１１において、読出信号ＲＳに基づき信号復調部１３から復調データＤＤ（図１１Ｂ）が出力されると、復調データＤＤはパリティ検出部２１で誤り検出が行われたのち、ＦＩＦＯ部２２に供給されて、さらにＦＩＦＯ部２２のデータ（図１１Ｃ）は、ワークエリア２５あるいはワークエリア２６に供給されて保持される（図１１Ｄ、図１１Ｅ）。
【００８１】
ワークエリア２５の「セクタ１」のデータおよびワークエリア２６の「セクタ２」のデータは、上述のように誤り検出訂正処理されてバッファメモリ部３０に供給される（図１１Ｇ）。
【００８２】
次に、バーストエラーの発生した「セクタ３」のデータがワークエリア２５から読み出されて誤り検出訂正処理部２７で処理が行われる（図１１Ｆ）と、第１ＥＣＣのパリティによる誤り訂正、ＣＲＣのパリティによる誤り検出だけでは、「セクタ３」のデータの誤り訂正を行うことができない場合が生じ、このとき、誤り検出訂正処理部２７では誤り検出訂正処理が停止される。
【００８３】
また、光ディスク１０から読み出された「セクタ４」のデータは、ワークエリア２６に保持されると共に、この「セクタ４」のデータの第２ＥＣＣのパリティが誤り検出訂正処理部２７に供給される。
【００８４】
誤り検出訂正処理部２７では、この「セクタ４」の第２ＥＣＣのパリティを用いて、上述のソフトウェア処理と同様にして「セクタ３」の誤り訂正が行われ、更にこの後、再び第１ＥＣＣのパリティによる誤り訂正、ＣＲＣのパリティによる誤り検出が行われて、「セクタ３」のデータの誤りが訂正される。
【００８５】
誤り検出訂正処理が完了した「セクタ３」のデータは、再生データＤＴとしてバッファメモリ部３０に供給されて保持される。また、「セクタ３」の誤り検出訂正処理が終了すると、ワークエリア２６に書き込まれている「セクタ４」のデータが誤り検出訂正処理部２７に供給されて処理される。以下同様に誤り検出訂正処理が行われて、誤り検出訂正処理が完了したデータがバッファメモリ部３０に保持される。
【００８６】
このように、ハードウェアで誤り検出訂正処理を行うことにより、ソフトウェアで誤り検出訂正処理を行う場合よりも処理時間を短縮することができる。
【００８７】
また、上述のソフトウェアあるいはハードウェアでの誤り検出訂正処理中に、セクタｎのデータをセクタｎ＋１に記録された第２ＥＣＣのパリティを用いて誤り検出訂正処理ができない場合には、セクタｎ＋２の第２ＥＣＣのパリティを用いてセクタｎ＋１のデータの誤り検出訂正処理を実施してからセクタｎのデータの誤り検出訂正処理を実施するものとすれば、セクタｎ＋１に記録された第２ＥＣＣのパリティに誤りを生じても、セクタｎのデータの誤りを訂正することができる。
【００８８】
なお、誤り検出訂正処理されてバッファメモリ部３０に保持された再生データＤＴは、ＤＭＡコントローラ２８およびＳＣＳＩインタフェース２９を介してホストコンピュータ等に供給される。
【００８９】
このように、上述の実施の形態によれば２つのワークエリア２５，２６を用いて、それそれのワークエリアに連続した２セクタ分のデータを交互に保持するものとし、例えばワークエリア２５に保持されたデータの誤り検出訂正処理を行うときには、次のセクタのデータをワークエリア２６に保持するものとし、ワークエリア２６に保持されたデータの誤り検出訂正処理を行うときには、次のセクタのデータをワークエリア２５に保持するものとする。以下同様に処理することによりリアルタイムでＥＣＣやＣＲＣのデコード処理を行うことができる。
【００９０】
また、１つのセクタのパリティでこのセクタのデータの誤り訂正ができない場合には、次のセクタに記録された第２ＥＣＣのパリティを用いて、例えばＪ＝１５のデータ列の誤り位置を検出してから誤り訂正を行うことにより訂正能力を向上させることができる。さらに検出されたＪ＝１５の誤り位置を利用してＪ＝１４〜０までのデータ列の誤り訂正を行うものとすれば、デコードに要する時間を短縮化することができる。
【００９１】
なお、上述の実施の形態では２つのワークエリアを用いて誤り検出訂正処理を行うものとしたが、ワークエリアは２つに限られるものではなく、ワークエリアを３以上設けて、ワークエリアに保持されている第２ＥＣＣのパリティで前のセクタのデータの誤り訂正を行い、誤り訂正の行われたセクタの第２ＥＣＣのパリティでさらに前のセクタのデータの誤り訂正を行うものとすれば、さらに誤り訂正能力を向上させることができる。
【００９２】
また、光ディスクを再生して得られた復調データだけでなく、他の伝送データに対しても同様に処理することで、効率良く誤り検出訂正処理を行うことができることは勿論である。さらに、ディスタンスｄを大きな値とすることなく効率良く誤り検出訂正処理を行うことができるので、記録媒体に対して記録可能なデータ量を減らすことがない。
【００９３】
【発明の効果】
この発明によれば、複数のワークエリアに順次データブロックが保持されると共に、保持されたデータが順次誤り検出訂正処理部に供給されて、データ列毎に生成された第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われる。ここで、誤り訂正が不能であるときには、次のデータブロックが保持されたワークエリアから所定量単位のデータ行毎に生成された第２の誤り検出訂正用パリティが誤り検出訂正処理部に供給されて、この第２の誤り検出訂正用パリティを用いて誤り発生位置を検出し、この検出結果を利用して第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われる。
【００９４】
また、第２の誤り検出訂正用パリティを用いた誤り検出結果を利用し、第１の誤り検出訂正用パリティを用いて１つのデータ列の誤り訂正が可能とされたときには、この誤り検出結果を利用して次のデータ列の誤り訂正が行われる。
【００９５】
このように、データブロックが複数のワークエリアに順次保持されると共に、保持されたデータが順次誤り検出訂正処理部に供給されるのでリアルタイムでデコード処理を行うことができる。
【００９６】
また、第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われたときに、誤り訂正が不能である場合には、第２の誤り検出訂正用パリティを用いて誤り発生位置を検出し、この検出結果を利用して第１の誤り検出訂正用パリティを用いて誤り検出訂正が行われるので、訂正能力を向上させることができる。
【００９７】
さらに、第２の誤り検出訂正用パリティを用いて誤り発生位置を検出し、この検出結果を利用して１つのデータ列に対して第１の誤り検出訂正用パリティを用いて誤り検出訂正が可能とされたときには、この検出された誤り発生位置を利用して他のデータ列の誤り検出訂正が行われるので、デコード処理に要する時間を短縮化することができる。
【図面の簡単な説明】
【図１】データフォーマットを示す図である。
【図２】第２ＥＣＣのパリティ位置を示す図である。
【図３】第２ＥＣＣのパリティの生成を示す図である。
【図４】セクタと第２ＥＣＣのパリティの関係を示す図である。
【図５】この発明に係るデータ処理装置を光ディスク装置に用いた場合の光ディスク装置の構成を示す図である。
【図６】ディスクコントローラ２０の構成を示す図である。
【図７】第１ＥＣＣのパリティを用いた訂正動作を示す図である。
【図８】第１および第２ＥＣＣのパリティを用いた訂正動作を示すフローチャートである。
【図９】エラーの発生状態を示す図である。
【図１０】ソフトウェア処理による訂正動作を示す図である。
【図１１】ハードウェア処理によるた訂正動作を示す図である。
【符号の説明】
１０光ディスク
１１ａ光ヘッド固定部
１１ｂ光ヘッド可動部
１２読出信号処理部
１３信号復調部
１４ディジタル信号処理部
１５サーボ制御部
２０ディスクコントローラ
２１パリティ検出部
２２ＦＩＦＯ部
２３タイミング制御部
２４データ選択部
２５，２６ワークエリア
２７誤り検出訂正処理部
２８ＤＭＡコントローラ
２９ＳＣＳＩインタフェース
３０バッファメモリ部
４１中央演算処理装置（ＣＰＵ）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data processing apparatus. Specifically, when performing error detection and correction of transmission data including a series of data blocks each having a predetermined data amount, the data block is generated for each data string when data is arranged in a matrix. Error detection / correction parity and a second error detection / correction parity generated for each data row in a predetermined amount unit of the previous data block. The data blocks are sequentially arranged in a plurality of work areas. In addition, the data selection unit sequentially selects data blocks from a plurality of work areas and supplies them to the error detection / correction processing unit to perform error detection / correction. The second error detection / correction parity is supplied to the error detection / correction processing unit from the work area in which the data block is held, and the second error detection / correction parity is used. Ri using the first parity for error detection and correction by using the detection result and performs error detection and correction.
[0002]
[Prior art]
Conventionally, as a data recording medium, for example, a read-only type, a write-once type, or a rewritable type optical disc has been proposed.
[0003]
On these optical discs, parity such as data error correction parity and error detection CRC is recorded together with the data. During reproduction, the reproduced data is used for error detection and error correction by the parity. Processing is performed.
[0004]
As this parity, a parity for forming a Reed-Solomon code is known. The Reed-Solomon code is usually a code of a total of n symbols by adding parity to the k symbol data when 8 bits are used for one symbol and k symbols for data. At this time, the term “minimum distance” is used as a term representing the correction capability of the error correcting code.
[0005]
For example, when one symbol is 1 bit, the n symbols are represented by n bits, so the binary data string that the n symbols can take is 2 ⁿ There will be streets. On the other hand, data excluding parity is 2 ^k Since only the street is required, 2 above ⁿ 2 from the street data string ^k When a street data string is extracted and there are d different bits between any two extracted data strings, this d is referred to as a distance. And above 2 ^k The minimum value when the distances are similarly obtained for all the street data strings is referred to as the minimum distance. In the following description, this “minimum distance” is referred to as distance.
[0006]
In general, the distance d of the code for correcting t1 errors must satisfy the following (Equation 1).
[0007]
d ≧ 2t1 + 1 (Formula 1)
For example, when the distance d is 17, t1 is 8. In other words, only up to 8 symbols can be corrected.
[0008]
In addition to the ability to correct, the code has the ability to detect that an error has occurred. When the number of error detections that can detect an error by the ability to detect the occurrence of this error is t2, this error detection number t2 can be expressed by the following (Equation 2).
[0009]
t2 = d− (2t1 + 1) (where t2 ≧ 0) (Expression 2)
For example, the error correction number t1 and the error detection number t2 when the distance d is 17 are as follows.
[0010]
0 symbol correction t1 = 0, t2 = 16
1 symbol correction t1 = 1, t2 = 14
Two symbol correction t1 = 2, t2 = 12.
3 symbol correction t1 = 3, t2 = 10
4 symbol correction t1 = 4, t2 = 8
5 symbol correction t1 = 5, t2 = 6
6 symbol correction t1 = 6, t2 = 4
7 symbol correction t1 = 7, t2 = 2
Eight symbol correction t1 = 8, t2 = 0
Thus, since the number of detected errors is “0” in 8-symbol correction, if an error of 9 symbols or more occurs, the error may not be correctly determined. Therefore, if the distance d is set to a large value, the number of corrections can be increased and the error detection capability can be maintained. The Reed-Solomon code configured as described above is referred to as an (n, k, d) LDC (long distance code) in the sense that the distance d is relatively large.
[0011]
As described above, recording is performed after the Reed-Solomon code is formed, so that a burst error having a length corresponding to the random error, the distance d, the error correction number t1, and the error detection number t2 can be corrected during reproduction. I am doing so.
[0012]
[Problems to be solved by the invention]
Incidentally, as described above, when the distance d is 17, for example, the maximum number of error corrections is eight. Therefore, when 9 or more burst errors are generated in succession in data read from sector n, error correction cannot be performed, and processing of data in the next sector n + 1 is stopped.
[0013]
For this reason, when a large error such as a burst error occurs during reproduction, the distance d is set to a large value or a parity sector is used in order to deal with only a previously recorded error correction code. Therefore, there is no choice but to adopt an error correction method. However, if the distance d is set to a large value, the code redundancy increases and the processing time becomes longer, and the capacity for recording the original data decreases as the redundancy increases. . In addition, when the error correction method using the parity sector is adopted, when a burst error occurs, the case where the data is recorded in the area (an area composed of one or N laps) is again displayed. Error correction must be performed using the read and reread data and the parity data recorded in the parity sector, resulting in a problem that the time spent for burst error processing becomes long.
[0014]
Therefore, the present invention provides a data processing apparatus that can perform error detection and correction processing efficiently and perform good reproduction without reducing the data recording capacity even when a burst error occurs.
[0015]
[Means for Solving the Problems]
A data processing apparatus according to the present invention is a data processing apparatus that performs error detection and correction of transmission data including a series of data blocks each having a predetermined data amount. The data blocks are obtained when data is arranged in a matrix. The first error detection / correction parity generated for each data string and the second error detection / correction parity generated for each data row in a predetermined unit of the previous data block, A plurality of work areas to be held, an error detection and correction processing unit for performing error detection and correction of data using the first error detection and correction parity and the second error detection and correction parity, and a plurality of work areas in which data blocks are held A data selection unit that selects one work area from the data area and supplies the data block held in the work area to the error detection and correction processing unit. The blocks are sequentially held in a plurality of work areas, and the data selection unit sequentially selects the data blocks from the plurality of work areas and supplies them to the error detection / correction processing unit. Error detection is performed using the first error detection / correction parity. When correction is performed and error correction is impossible, the second error detection and correction parity is supplied from the work area in which the next data block is held to the error detection and correction processing unit, and the second error detection and correction parity is set. The error detection correction is performed using the first error detection / correction parity using the error detection result used.
[0016]
In the present invention, data blocks are sequentially held in a plurality of work areas, and the held data is sequentially supplied to the error detection / correction processing unit, and the first error detection / correction parity generated for each data string is generated. Is used for error detection and correction. Here, when error correction is impossible, the second error detection and correction parity generated for each data row of a predetermined amount unit is supplied to the error detection and correction processing unit from the work area in which the next data block is held. Then, an error occurrence position is detected using the second error detection / correction parity, and error detection / correction is performed using the first error detection / correction parity using the detection result.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the drawings.
[0018]
FIG. 1 is a diagram showing a data format of a 2 Kbyte sector, for example. In FIG. 1, i indicates a code word (a row in the figure), j indicates a byte, a solid arrow indicates a writing direction, a symbol preceded by D indicates data, and UD indicates an undefined ( In the following, CRC1 to CRC8 indicate the entire error detection parity from data D1 to parity (E16, 16).
[0019]
The code prefixed with E is data D1 to D2048, the undefined area UD, and the parity of the Reed-Solomon code in the vertical direction of CRC1 to 8 (hereinafter referred to as “first ECC”). That is, the parity (E1,1), (E1,2),..., (E1,16) are data D1, D17, D33, D49,... D2033, i = 2 to 0 and j = 0. Parity for undefined areas. Parity (E2,1), (E2,2),..., (E2,16) are data D2, D18, D34, D50,... D2034, i = 2 to 0 and j = 1 Parity for the definition area UD, ... parity (E9, 1), (E9, 2), ..., (E9, 16) are data D9, D25, D41, D57, ... D2041, i = 2 Parity for undefined area and parity CRC1 of ˜1 and j = 8,... Parity (E16,1), (E16,2),... (E16,16) are data D16, D32, D48, D64 ,... D2048, i = 2 to 1 and j = 15, the parity for the undefined area UD and parity CRC8.
[0020]
Here, since the length in each vertical direction is 147 bytes, the length in the vertical direction of data for generating parity is 131 bytes, and the length in the vertical direction of parity is 16 bytes, the distance is 17. Therefore, parity (E1, 1) to parity (E16, 16) are Reed-Solomon codes of (147, 131, 17).
[0021]
The number of bytes of each data, undefined area UD, and parity is i = 1. 30 Since -16 and j are 0 to 16, 16 bytes x 147 = 2352 bytes.
[0022]
FIG. 2 shows an area of i = 2 to 0 and j = 0 to 15 in the data format shown in FIG. 1. The undefined area UD of this area has a second error correction (hereinafter “ "Second ECC") is recorded.
[0023]
In FIG. 2, the first P1 row corresponds to i = 2 in FIG. 1, the first P17 row corresponds to i = 1 in FIG. 1, and the first P33 row corresponds to i = 0 in FIG. To do.
[0024]
As described with reference to FIG. 1, data D1 to D2033 and parity (E1,1) to (E1,16), data D2 to D2034 and parity (E2,1) to (E2,16),. When the Reed-Solomon code is composed of the data D16 to D2048 and (E16, 16), respectively, the distance is 17, so that up to 8 errors can be corrected as described above. If there are more than one consecutive error, error correction cannot be performed.
[0025]
Therefore, in the undefined area UD, the second ECC parities P1 to P40 for data recorded in an area other than the undefined area UD shown in FIG. 1 are recorded. Note that CRC1 to CRC8 shown in FIG. 2 are the same as CRC1 to CRC8 in FIG.
[0026]
FIG. 3 is a diagram showing how the parities P1 to P40 shown in FIG. 2 are generated for the data and parity shown in FIG.
[0027]
In FIG. 3, “the number of rows” corresponds to i shown in FIG. 1, and “the number of rows” is “8 rows”. That is, i shown in FIG. Show. As is apparent from FIG. 3, “parity” is the parity for the data and parity of “8 rows”.
[0028]
That is, i = 1 shown in FIG. 30 Parity P1 and P2 are generated for all data up to 124, parity P3 and P4 are generated for all data from i = 123 to 116, and parity P5 and P6 are generated for all data from i = 115 to 109. ,..., Parity P35 and P36 are generated for all data from i = 5 to −1, parity P37 and P38 are generated for all data from i = −2 to −8, and i = −9 to − Parity P39 and P40 are generated for all data up to 16.
[0029]
That is, by generating the parities P1 to P40, the Reed-Solomon code of (114, 112, 3) and (1 30 , 128, 3) and Reed-Solomon code (114, 112, 3) repeat Is done.
[0030]
Next, the recording positions of the parities P1 to P40 thus formed will be described with reference to FIG. In FIG. 4, S1 to SN + 1 indicate sectors, sector S1 is the leading sector when a series of data is recorded, sector SN is the last sector when a series of data is recorded, and sector SN + 1 is This is an additional sector when a series of data is recorded.
[0031]
Reference numerals preceded by Da indicate data, and correspond to data D1 to data D2048 shown in FIG. The code preceded by E is the parity of each data Da1 to DaN + 1 of each sector S1 to SN + 1. A code prefixed with P indicates the parity of the second ECC shown in FIG. Codes prefixed with C indicate parity for error detection, and correspond to the parity CRC1 to CRC8 in FIGS. The sector S1 is the head sector when a series of data is recorded, and the area indicated by the oblique lines of the sector S1 is the head sector, and therefore indicates that no parity is recorded. Hereinafter, this reason will be described.
[0032]
In the code shown in FIG. 4, values from 1 to N + 1 are supplementarily added to the code following the head code. This value corresponds to each of the sectors S1 to SN + 1. For example, the data Dan-1 indicates that the data is recorded in the sector Sn-1. , Parity Cn-1 indicates a parity for detecting the data Dan-1 recorded in the sector Sn-1, and the parity En-1 is data D recorded in the sector Sn-1. an It shows that the error correction parity is -1.
[0033]
Incidentally, in the undefined area UD, the code of the parity of the second ECC described in FIG. 2 is assigned a code different from this sector Sn-1, that is, the value “n-2” of the previous sector. This indicates that the parity is generated by the data Dan-2 of the previous sector Sn-2. The same applies to other sectors, where the parity Pn-1 of the undefined area UD of the sector Sn is the parity generated by the data Dan-1 of the sector Sn-1, and the parity Pn of the undefined area UD of the sector Sn + 1 is the data of the sector Sn The parity generated by Dan and the parity PN-1 of the undefined area UD of the sector SN are the parity generated by the data DaN-1 of the sector SN-1.
[0034]
Parity is recorded in a part of the hatched area of the undefined area UD of the sector S1. Wait Instead, identification data indicating the head sector when a series of data is recorded, or fixed data (all “0” or the like) is recorded. The reason that no parity is recorded only in the sector S1 is the head sector when the sector S1 records a series of data. Therefore, there is no sector S0 preceding the sector S1, and therefore the data of the previous sector S0 is not present. Since the parity P0 cannot be generated based on Da0, there is no parity to be recorded in this hatched area.
[0035]
Further, for example, “0” is recorded in all the data recording areas in the data recording area of the sector SN + 1. Accordingly, the detection parity CN + 1 is a parity generated for detecting “0” recorded in the data recording area of this sector SN + 1, and the parity EN + 1 is also in the data recording area of this sector SN + 1. This is a parity generated with “0” being recorded. On the other hand, the parity PN generated by the data DaN of the previous sector SN is recorded only in a part of the undefined area UD.
[0036]
Only the parity PN generated by the data DaN of the previous sector SN is recorded in the sector SN + 1. The recording of the data itself is completed in the previous sector SN. In this example, however, the second ECC This is because the parity is recorded in the sector next to the sector in which the data for which the parity is generated is recorded, and thus a sector for recording the parity of the last data is required. Therefore, as shown in FIG. 4, when the last sector when the series of data is recorded is SN, the undefined area of sector SN + 1 using the second ECC parity of data DaN of sector SN as an additional sector Recorded in UD.
[0037]
Next, a data processing apparatus that reproduces a recording medium on which data, parity, and second ECC parity are recorded in this manner to obtain reproduction data will be described.
[0038]
FIG. 5 is a diagram showing a configuration when the data processing apparatus according to the present invention is used in an optical disk apparatus. In FIG. 5, the optical head fixing part 11a is composed of a laser diode, a photodetector, and the like, and the optical head movable part 11b is composed of a reflecting mirror, an objective lens and the like.
[0039]
The laser beam output from the laser diode of the optical head fixing part 11a is condensed and irradiated onto the optical disk 10 while the optical path is changed by the optical head movable part 11b. The reflected light of the laser beam from the optical disk 10 is supplied to the optical head fixing part 11a after the optical path is changed by the optical head movable part 11b. In the optical head fixing unit 11a, the reflected light is photoelectrically converted to generate a read signal RS. The read signal RS is supplied to the read signal processing unit 12.
[0040]
The read signal processing unit 12 eliminates intersymbol interference of the read signal RS and performs waveform equalization, and the waveform equalized signal is waveform-shaped and converted to a digital data signal DR. This data signal DR is supplied to the signal demodulator 13.
[0041]
In the signal demodulator 13, the data signal DR is demodulated, and a signal DS obtained by the demodulation is supplied to the digital signal processor 14. The digital signal processing unit 14 generates a timing signal TC indicating a user data area based on the signal DS and supplies the timing signal TC to the signal demodulation unit 13. Therefore, the demodulated data DD, which is a signal in the user data area, is supplied from the signal DS to the disk controller 20 by the timing signal TC. In the signal demodulator 13, even if an error occurs when the demodulated data DD is supplied to the disk controller 20, a parity is added to the demodulated data DD so that this error can be detected.
[0042]
Here, the configuration of the disk controller 20 which is a data processing apparatus will be described with reference to FIG. In FIG. 6, the demodulated data DD is supplied to the parity detection unit 21. The parity detection unit 21 determines based on the parity added by the signal demodulation unit 13 whether the demodulated data DD is supplied without error. When the demodulated data DD is supplied without error, the demodulated data DD is It is supplied to the FIFO unit 22.
[0043]
Note that the timing control unit 23 generates a timing signal for controlling the operation of the disk controller 20. When the disk controller 20 can receive data when a signal supply start request is issued from the signal demodulator 13, the signal HS is supplied to the signal demodulator 13. Based on HS, the demodulated data DD is supplied from the signal demodulator 13 to the parity detector 21.
[0044]
As described above, since the parity is added to the demodulated data DD and the data is supplied and the data is supplied after the disk controller 20 confirms that the data can be received, the demodulated data DD is supplied. Can be correctly supplied to the disk controller 20.
[0045]
Demodulated data DD that has been confirmed to be error-free by the parity detection unit 21 is sequentially held in the FIFO unit 22. The stored demodulated data DD is sequentially read, and demodulated data DD for one sector is supplied to either the work area 25 or the work area 26 by the data selection unit 24.
[0046]
As described above, since the data is supplied to the work area 25 and the work area 26 via the FIFO unit 22, the data supply timing from the parity detection unit 21 to the work area 25 or the work area 26, or It is not necessary to finely control the supply timing of error-corrected data from an error detection / correction processing unit 27 (to be described later) to a DMA (direct memory access) controller 28, and data supply can be facilitated.
[0047]
Of the data held in the work area 25 or 26, the data previously read from the optical disc is read by the data selection unit 24 and supplied to the error detection / correction processing unit 27 which is an ECC or CRC decoder. The
[0048]
The error detection / correction processing unit 27 performs error correction using the first ECC parity and error detection using the CRC parity on the supplied data. When error correction becomes impossible due to a burst error or the like, a signal NC is supplied to a central processing unit (hereinafter referred to as “CPU”) 41 via a bus 50 to be described later, and the CPU 41 Error detection and correction processing using 2ECC parity is performed by software processing.
[0049]
In this way, when the reproduction data DT in which the error is corrected is obtained from the demodulated data DD, the reproduction data DT is supplied to the DMA controller 28 via the data selection unit 24 and the FIFO unit 22 and also the DMA controller. The data is sequentially written into the buffer memory unit 30 by 28.
[0050]
The DMA controller 28 is connected to the CPU 41 via a bus (consisting of an address bus, a data bus, and a control bus) 50. Connected to the bus 50 are a read only memory (ROM) 42, a random access memory (RAM) 43, a digital signal processing unit 14 and the like in which various program data for performing a reproduction operation and error correction processing are recorded. The
[0051]
Further, a SCSI interface 29 of, for example, SCSI (small computer system interface) standard is connected to the DMA controller 28, and is connected to a host computer or the like via this SCSI interface 29.
[0052]
The servo control signal SC generated by the digital signal processing unit 14 based on the control signal CD from the CPU 41 is supplied to the servo control unit 15, and the servo control unit 15 receives focus and tracking from the optical head fixing unit 11a. The error signal ER is supplied. A drive signal SV such as focus and tracking is generated based on the servo control signal SC and the error signal ER, and the optical head movable portion 11b is driven based on the drive signal SV. The optical disk 10 is rotationally driven by a spindle motor 16. Furthermore, the connection between the DMA controller 28 and the host computer or the like is not limited to the SCSI standard.
[0053]
Next, the operation will be described. FIG. 7 is a diagram illustrating an operation when reproduction data DT that has been error-corrected without using the parity of the second ECC is obtained.
[0054]
In FIG. 7, when reproduction is started from “sector 1” of the sector (FIG. 7A) of the optical disc 10, demodulated data DD (FIG. 7B) is output from the signal demodulator 13 based on the read signal RS.
[0055]
The demodulated data DD is supplied to the FIFO unit 22 after parity detection by the parity detection unit 21. Further, the data of the FIFO unit 22 (FIG. 7C) is held in the work area 25 (FIG. 7D). Also, when “sector 2” is reproduced after “sector 1”, the same processing as “sector 1” is performed.
[0056]
Here, when the supply of the data of “sector 1” to the work area 25 is completed, the data of “sector 2” of the FIFO unit 22 is sequentially supplied to the work area 26 (FIG. 7E). At this time, the data of “sector 1” held in the work area 25 is supplied to the error detection / correction processing unit 27 via the data selection unit 24 to perform error correction using the first ECC parity and error detection using the CRC parity. Performed (FIG. 7F).
[0057]
When the processing in the error detection / correction processing unit 27 is completed, the data of “sector 1” subjected to the error detection / correction processing is supplied to the buffer memory unit 30 as the reproduction data DT and held (FIG. 7G). At this time, the data of “sector 2” is supplied from the work area 26 to the error detection and correction processing unit 27, and error correction using the first ECC parity and error detection using the CRC parity are performed following the data of “sector 1”. Is called. Further, when “sector 3” is reproduced after “sector 2”, the processing is performed in the same manner as the data of “sector 1” and “sector 2”, and the data of “sector 3” in the FIFO unit 22 is processed. Supplied to the work area 25.
[0058]
Similarly, the sector data sequentially read from the optical disc 10 are alternately held in the work areas 25 and 26, and when the sector data is supplied to one of the work areas 25 and 26, the other Since the data of the sector is read out and processed by the error detection / correction processing unit 27, it is possible to obtain continuously error-corrected data.
[0059]
Next, due to the occurrence of a burst error or the like, the error correction of the sector data can be performed in the error correction by the parity of the first ECC. If not Error correction processing using the first ECC and second ECC parity will be described with reference to the flowchart of FIG. 8 and the error occurrence state of FIG.
[0060]
In the error correction by the parity of the first ECC, for example, when the error correction of the data of “sector 3” cannot be performed, the signal NC is supplied to the CPU 41, and the CPU 41 performs the error detection correction using the parity of the second ECC by software processing. Done in
[0061]
First, in step ST 1 of FIG. 8, the parity of the second ECC recorded in the next sector, that is, “sector 4” is written from the work area 25 or 26 to the RAM 43 via the DMA controller 28 and the bus 50.
[0062]
In step ST2, the data of “sector 3” that could not be corrected is From the buffer memory unit 30 The data is written into the RAM 43 via the DMA controller 28 and the bus 50.
[0063]
In step ST3, the syndromes S0 to S15 in the column direction are calculated using the data of “sector 3” written in the RAM 43 by the CPU 41.
[0064]
In step ST4, the syndromes D0 to D19 in the row direction of the data of “sector 3” are calculated using the second ECC parity of “sector 4” written in the RAM 43 by the CPU 41.
[0065]
In step ST5, the disappearance point is calculated from the syndrome in the row direction, and this disappearance point is set to “IX”. For example, the data defect portion A is detected by the syndrome D0 in FIG. 9, and the data defect portion A is set as the disappearance portion “IX”.
[0066]
In step ST6, the variable “J” is set to the maximum address of the column, “15” in the case of FIG.
[0067]
In step ST7, the erasure correction of the column “J” is performed at the erasure point “IX”. When the correction is completed, the process proceeds to step ST8, and when the correction cannot be performed, the process proceeds to step ST9.
[0068]
By the way, it is known that the distance d and the correction number ta where the error position is clarified and the correction number tb where the error position is unknown have the relationship of (Equation 3).
[0069]
d ≧ ta + 2tb + 1 (Expression 3)
Therefore, the parity (E16,1), (E16,2),... (E16) for the columns of the data D16, D32, D48, D64,... D2048, the second ECC parity P16, P32 and the parity CRC8. , 16) is added and the distance d is 17, the correction cannot be performed unless the relationship of (Expression 4) is satisfied.
[0070]
16 ≧ ta + 2tb (Expression 4)
Here, for example, when ta = 3 is set by the data defect portion A whose position is detected by the syndrome D0 in FIG. 9 and tb = 8 is set by the data defect portion B in which the burst error has occurred, for example, (Equation 4 ) Is not satisfied and correction cannot be performed, the process proceeds to step ST9.
[0071]
In step ST9, the next disappearance point is detected from the syndrome in the row direction, and this disappearance point is set to “IX”. For example, the data defect portion B is detected by the syndromes D14 and D15 in FIG. 9, the data defect portion B is made the disappearance portion “IX”, the process returns to step ST6, and the variable “J” is set to “15”. Proceed to ST7.
[0072]
At this time, if ta = 8 is determined by the data defect portion B whose position is detected by the syndromes D14 and 15, and tb = 3 is determined by the data defect portion A, the condition of (Equation 4) is satisfied. In ST7, the correction is completed and the process proceeds to step ST8.
[0073]
In step ST8, “1” is subtracted from the column “J” to obtain a new column “J”, and whether or not the new column “J” is “0” or more is determined. If “J” is “0” or more, the process returns to step ST7. If “J” is smaller than “0”, the process proceeds to step ST10.
[0074]
For this reason, in FIG. 9, error correction is sequentially performed on the data columns from column “15” to column “0”.
[0075]
In step ST11, when all corrections are completed, CRC detection is performed. When no abnormality is detected in the CRC detection, it is assumed that correction has been correctly performed, and the operation is terminated. When an abnormality is detected in the CRC detection, it is determined that the correction has not been performed correctly and the operation is terminated.
[0076]
In this way, by detecting the lost portion in the direction in which “I” decreases in correspondence with the direction in which the burst error occurs (write direction), and performing error correction processing in the direction in which “J” decreases, Error correction can be easily performed.
[0077]
For this reason, as shown in FIG. 10, data obtained by completing the error correction of “sector 3” by software processing is held in the buffer memory unit 30 as reproduction data DT (FIG. 10G). When the error detection / correction process of “sector 3” is completed, the data of “sector 4” written in the work area 26 is read and supplied to the error detection / correction processing unit 27 and processed. 5 ”is read from the optical disc 10. Thereafter, error detection and correction processing is similarly performed and held in the buffer memory unit 30. 10A to 10F show data of the sector, demodulated data DD, FIFO unit 22, work area 25, work area 26, and error detection / correction processing unit 27 of the optical disc 10, respectively.
[0078]
Thus, even when the error detection / correction processing unit 27 cannot process “sector 3” using the parity of the second ECC, the CPU unit 41 performs error correction by software processing, and error detection is performed. The corrected data of “sector 3” is held in the buffer memory unit 30 via the bus 50 and the disk controller 20 as shown in FIG.
[0079]
Next, a case where error detection and correction using the second ECC parity is processed by hardware will be described with reference to FIG. In this case, the error detection / correction processing unit 27 has a function of the error detection / correction processing using the second ECC parity by the software described above.
[0080]
In FIG. 11, when demodulated data DD (FIG. 11B) is output from the signal demodulator 13 based on the read signal RS, the demodulated data DD is supplied to the FIFO unit 22 after error detection is performed by the parity detector 21. Further, the data (FIG. 11C) of the FIFO unit 22 is supplied and held in the work area 25 or the work area 26 (FIGS. 11D and 11E).
[0081]
The data of “sector 1” in the work area 25 and the data of “sector 2” in the work area 26 are subjected to error detection and correction processing as described above and supplied to the buffer memory unit 30 (FIG. 11G).
[0082]
Next, when the data of “sector 3” in which a burst error has occurred is read from the work area 25 and processed by the error detection and correction processing unit 27 (FIG. 11F), error correction using the parity of the first ECC, CRC In some cases, error detection of the data of “sector 3” cannot be performed only by error detection based on parity. At this time, the error detection and correction processing unit 27 stops the error detection and correction processing.
[0083]
The data of “sector 4” read from the optical disc 10 is held in the work area 26, and the second ECC parity of the data of “sector 4” is supplied to the error detection and correction processing unit 27.
[0084]
The error detection / correction processing unit 27 performs error correction of “sector 3” using the parity of the second ECC of “sector 4” in the same manner as the above-described software processing, and then again the parity of the first ECC. And error detection based on CRC parity are performed to correct an error in the data of “sector 3”.
[0085]
The data of “sector 3” for which the error detection / correction processing has been completed is supplied to the buffer memory unit 30 as reproduction data DT and held. When the error detection / correction processing for “sector 3” is completed, the data of “sector 4” written in the work area 26 is supplied to the error detection / correction processing unit 27 for processing. Thereafter, error detection / correction processing is performed in the same manner, and data for which error detection / correction processing has been completed is held in the buffer memory unit 30.
[0086]
Thus, by performing error detection and correction processing with hardware, the processing time can be shortened compared to when error detection and correction processing is performed with software.
[0087]
Further, during the error detection / correction process by the software or hardware described above, when the error detection / correction process cannot be performed using the parity of the second ECC recorded in the sector n + 1 for the data of the sector n, the second ECC of the sector n + 2 If the error detection / correction process for the data in sector n + 1 is performed after the error detection / correction process for the data in sector n + 1 is performed using the parity of the second ECC, an error occurs in the parity of the second ECC recorded in sector n + 1 However, it is possible to correct data errors in sector n.
[0088]
The reproduction data DT that has been subjected to error detection and correction processing and stored in the buffer memory unit 30 is supplied to a host computer or the like via the DMA controller 28 and the SCSI interface 29.
[0089]
As described above, according to the above-described embodiment, two work areas 25 and 26 are used, and data for two consecutive sectors are alternately held in each work area. When the error detection / correction processing of the data is performed, the data of the next sector is held in the work area 26, and when the error detection / correction processing of the data held in the work area 26 is performed, the data of the next sector is stored. It is assumed that it is held in the work area 25. By performing the same processing thereafter, ECC and CRC decoding processing can be performed in real time.
[0090]
If the error correction of the data in this sector cannot be performed with the parity of one sector, the error position of the data string of J = 15, for example, is detected using the parity of the second ECC recorded in the next sector. Correction capability can be improved by performing error correction. Furthermore, if the detected error position of J = 15 is used to perform error correction of the data string from J = 14 to 0, the time required for decoding can be shortened.
[0091]
In the above embodiment, error detection and correction processing is performed using two work areas. However, the number of work areas is not limited to two, and three or more work areas are provided and held in the work areas. If the error correction of the data of the previous sector is performed with the parity of the second ECC being performed, and the error correction of the data of the previous sector is further performed with the parity of the second ECC of the sector subjected to the error correction, an error is further increased. Correction ability can be improved.
[0092]
Of course, not only the demodulated data obtained by reproducing the optical disk but also other transmission data is processed in the same manner, so that error detection and correction processing can be performed efficiently. Furthermore, since error detection and correction processing can be performed efficiently without increasing the distance d, the amount of data that can be recorded on the recording medium is not reduced.
[0093]
【The invention's effect】
According to the present invention, the data blocks are sequentially held in the plurality of work areas, and the held data is sequentially supplied to the error detection / correction processing unit to generate the first error detection / correction generated for each data string. Error detection and correction is performed using parity. Here, when error correction is impossible, the second error detection and correction parity generated for each data row of a predetermined amount unit is supplied to the error detection and correction processing unit from the work area in which the next data block is held. Then, an error occurrence position is detected using the second error detection / correction parity, and error detection / correction is performed using the first error detection / correction parity using the detection result.
[0094]
When the error detection result using the second error detection / correction parity is used and error correction of one data string is possible using the first error detection / correction parity, the error detection result is Using this, error correction of the next data string is performed.
[0095]
As described above, the data blocks are sequentially held in the plurality of work areas and the held data are sequentially supplied to the error detection and correction processing unit, so that the decoding process can be performed in real time.
[0096]
If error correction is impossible when error detection / correction is performed using the first error detection / correction parity, the error occurrence position is detected using the second error detection / correction parity. Since the error detection and correction is performed using the first error detection and correction parity using the detection result, the correction capability can be improved.
[0097]
Further, an error occurrence position can be detected using the second error detection / correction parity, and error detection / correction can be performed on one data string using the first error detection / correction parity using the detection result. When the error is detected, the error detection position of the detected data is used to detect and correct other data strings, so that the time required for the decoding process can be shortened.
[Brief description of the drawings]
FIG. 1 is a diagram showing a data format.
FIG. 2 is a diagram illustrating a parity position of a second ECC.
FIG. 3 is a diagram illustrating parity generation of the second ECC.
FIG. 4 is a diagram illustrating a relationship between a sector and a parity of a second ECC.
FIG. 5 is a diagram showing a configuration of an optical disc apparatus when the data processing apparatus according to the present invention is used in the optical disc apparatus.
6 is a diagram showing a configuration of a disk controller 20. FIG.
FIG. 7 is a diagram illustrating a correction operation using the parity of the first ECC.
FIG. 8 is a flowchart showing a correction operation using the parity of the first and second ECCs.
FIG. 9 is a diagram illustrating an error occurrence state.
FIG. 10 is a diagram showing a correction operation by software processing.
FIG. 11 is a diagram illustrating a correction operation by hardware processing.
[Explanation of symbols]
10 Optical disc
11a Optical head fixing part
11b Optical head movable part
12 Read signal processor
13 Signal demodulator
14 Digital signal processor
15 Servo controller
20 disk controller
21 Parity detector
22 FIFO section
23 Timing controller
24 Data selection part
25, 26 Work area
27 Error detection and correction processing section
28 DMA controller
29 SCSI interface
30 Buffer memory section
41 Central processing unit (CPU)

Claims

In a data processing apparatus that performs error detection and correction of transmission data in which data blocks configured by a predetermined data amount are continuous,
The data block includes a first error detection / correction parity generated for each data column when the data is arranged in a matrix, and a second data block generated for each data row in a predetermined amount unit of the previous data block. Error detection and correction parity,
A plurality of work areas holding the data blocks;
An error detection / correction processing unit for performing error detection / correction on data using the first error detection / correction parity and the second error detection / correction parity;
A data selection unit that selects one work area from a plurality of work areas in which the data block is held, and supplies the data block held in the work area to the error detection and correction processing unit;
The data blocks are sequentially held in the plurality of work areas, and the data selection unit sequentially selects the data blocks from the plurality of work areas and supplies the data blocks to the error detection / correction processing unit. Error detection and correction using
When error correction is impossible, the second error detection / correction parity is supplied to the error detection / correction processing unit from the work area in which the next data block is held, and the second error detection / correction parity is supplied. A data processing apparatus which performs error detection and correction using the first error detection and correction parity using the error detection result used.

The second error detection / correction parity is supplied from the work area holding the next data block to the error detection / correction processing unit, and the error detection result using the second error detection / correction parity is used. When performing error detection and correction using the first error detection and correction parity,
Using the error detection result using the second error detection and correction parity, performing error correction on one data string using the first error detection and correction parity,
2. The data processing according to claim 1, wherein when error correction is enabled, the error detection result is used to perform error correction of the next data string using the first error detection and correction parity. apparatus.