JP3753430B2 - Disk storage system - Google Patents
Disk storage system Download PDFInfo
- Publication number
- JP3753430B2 JP3753430B2 JP2004010009A JP2004010009A JP3753430B2 JP 3753430 B2 JP3753430 B2 JP 3753430B2 JP 2004010009 A JP2004010009 A JP 2004010009A JP 2004010009 A JP2004010009 A JP 2004010009A JP 3753430 B2 JP3753430 B2 JP 3753430B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- circuit
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ＡＣ-ＤＣコンバータ、ＤＣ-ＤＣコンバータその他の安定した直流電力を負荷に供給する電源装置及びこれをユニットとして並列に接続してなる電源システムに関する。 The present invention relates to an AC-DC converter, a DC-DC converter, and other power supply devices that supply stable DC power to a load, and a power supply system that is connected in parallel as a unit.
従来より、ＡＣ-ＤＣ又はＤＣ-ＤＣコンバータなどの電源装置に関しては、出力電圧を一定に保つため、一般に、出力電圧を検出して電源装置の主回路へ帰還を駆けて制御を行う、電圧帰還制御が広く用いられている。ここで主回路とは、交流又は直流の入力電力を所定の直流電力（精度は問わない）に変換する機能を有する回路を意味する。精度は問わないとは、電源出力の安定化をしていないか、又は、その安定化が十分でないことを意味する。特開昭５８-１９８１２２号公報には、この電圧帰還制御を用いて並列接続された電源装置の構成が開示されている（図１２）。図１２の電源Ａにおいて、２６はスイッチング回路、２７はトランス、２８は整流平滑回路、２９は駆動回路、３０は比較器、３１は誤差増幅器、３２は発振器、３３は三角波発生器を示す。同一構成の複数の電源（Ａ、Ｂ、……）は、電源の出力側をダイオード５１により、ワイヤードオア論理として、それぞれ、共通の回路に並列接続して、負荷に電力を供給している。負荷には複数の電源全ての出力を合計した電流まで流すことが可能である。 Conventionally, with respect to a power supply device such as an AC-DC or DC-DC converter, in order to keep the output voltage constant, in general, voltage feedback is performed by detecting the output voltage and performing feedback to the main circuit of the power supply device. Control is widely used. Here, the main circuit means a circuit having a function of converting AC or DC input power into predetermined DC power (regardless of accuracy). The accuracy does not matter means that the power output is not stabilized or the stabilization is not sufficient. Japanese Patent Laid-Open No. 58-198122 discloses a configuration of power supply devices connected in parallel using this voltage feedback control (FIG. 12). In the power source A of FIG. 12, 26 is a switching circuit, 27 is a transformer, 28 is a rectifying and smoothing circuit, 29 is a driving circuit, 30 is a comparator, 31 is an error amplifier, 32 is an oscillator, and 33 is a triangular wave generator. A plurality of power supplies (A, B,...) Having the same configuration supply the power to the load by connecting the output side of the power supply in parallel with a common circuit as a wired OR logic by the diode 51. It is possible to flow the load up to the sum of the outputs of all the power supplies.
図１２の回路動作について説明する。安定化されていない直流電圧が入力されると、内部のスイッチング回路２６、トランス２７、整流平滑回路２８を介して、所望の直流電力に変換される。ダイオード５１を介して負荷に与えられた出力電圧は、誤差増幅器３１の正転入力端子へ入力される。誤差増幅器３１の反転入力端子には、出力電圧を設定するための基準電圧Ｖrefが入力される。
The circuit operation of FIG. 12 will be described. When an unstabilized DC voltage is input, it is converted into desired DC power via the internal switching circuit 26,
誤差増幅器３１は、前記出力電圧と前記基準電圧を比較増幅して得られた誤差信号を、比較器３０の一方の入力へ送出する。比較器３０の他方の入力端子には、発振器３２の出力に同期して三角波発生器３３より送出された三角波パルスが入力される。
The error amplifier 31 sends an error signal obtained by comparing and amplifying the output voltage and the reference voltage to one input of the
比較器３０の出力端子には、前記誤差増幅器３１が出力した誤差信号に応じて時間幅が変化するパルス信号が出力される。このパルス信号は、駆動回路２９を介してスイッチング回路２６へ帰還され、電源装置の出力電圧は、負荷電圧が常に一定値になるように制御される。
A pulse signal whose time width changes according to the error signal output from the error amplifier 31 is output to the output terminal of the
本回路構成を有する電源装置では、並列運転中に当該電源ユニットのうち何台かが故障により出力電圧が低下しても、出力の低下した電源装置が冗長分の範囲にあれば、ワイヤードオア接続されたダイオード５１によって、故障した電源装置は自動的に出力を遮断されるため、残りの各電源装置により負荷へ電力が供給され続ける。 In the power supply device with this circuit configuration, even if some of the power supply units are in parallel operation and the output voltage drops due to a failure, if the power supply device with the reduced output is in the redundant range, wired-or-connection Since the output of the failed power supply device is automatically cut off by the diode 51 that has been set, power is continuously supplied to the load by each remaining power supply device.
電源に高い信頼性を要求する電子システム、例えば、ＲＡＩＤ方式の磁気ディスク記憶装置では、システムの信頼性向上のため、電源装置に対し、電源ユニットの並列冗長運転機能、故障電源の自動切り離し機能、電源装置の活線挿抜保守機能等を具備することが求められる。また回路的には、電源出力の短絡要素の低減その他の電子システム全体の停電（システムダウン）を誘発する電源故障ポテンシャルの排除が必要である。 In an electronic system that requires high reliability for a power supply, for example, a RAID type magnetic disk storage device, in order to improve the reliability of the system, a power supply unit parallel redundant operation function, a faulty power supply automatic disconnection function, It is required to have a hot-swap maintenance function for the power supply device. In terms of circuitry, it is necessary to reduce the short-circuit element of the power supply output and to eliminate the power failure potential that induces a power failure (system down) of the entire electronic system.
従来の技術においては、出力が負荷に印加される端子を監視していた。このため負荷電流の変化に伴い、ワイヤードオア接続されたダイオードの順方向電圧が変化すると、電源装置は出力電圧の変化を主回路へ帰還し、常に一定の出力電圧となるよう制御していた。しかし本回路構成を有する並列電源システムにおいては、並列接続された電源ユニットのうち１台でも電圧帰還のための電圧検出ラインが短絡すれば、並列接続された他の電源装置の全てが短絡するのと等価となり、並列電源システム全体がダウンしてしまう。つまりワイヤードオアの論理には成っていなかった。 In the prior art, the terminal to which the output is applied to the load is monitored. For this reason, when the forward voltage of the diode connected by wired OR changes with the change of the load current, the power supply device feeds back the change of the output voltage to the main circuit and always controls the output voltage to be constant. However, in the parallel power supply system having this circuit configuration, if one of the power supply units connected in parallel shorts out the voltage detection line for voltage feedback, all of the other power supply devices connected in parallel will short out. And the entire parallel power supply system goes down. In other words, it was not wired-or logic.
かかる従来の並列電源システムは、高信頼性の観点から致命的な問題を有するため、ＲＡＩＤ方式の磁気ディスク記憶装置のような、高い信頼性を要求される電子システムには使用できない。そこで、電圧帰還制御に必要な電圧検出ラインを、出力ダイオードのアノード側（負荷側でなく電源装置側）に接続する構成となる（図１）。これにより電源の電圧センスラインが短絡すると、短絡した端子を有する電源ユニット（以下、故障電源ユニット）では、過電流保護回路が動作し出力電力が遮断される。この結果、他の電源ユニットからの出力電圧が故障電源ユニットの端子に印加されるが、故障電源ユニットには逆流制限素子であるダイオード出力端子に接続されており、故障電源ユニットの端子からその内部を見込んだ内部抵抗を高くしている。このため他の電源ユニットからの電力流入を制限することで、故障電源ユニットのみが並列電源システムから分離されることになる。 Since such a conventional parallel power supply system has a fatal problem from the viewpoint of high reliability, it cannot be used for an electronic system such as a RAID type magnetic disk storage device that requires high reliability. Therefore, the voltage detection line necessary for the voltage feedback control is connected to the anode side (the power supply device side, not the load side) of the output diode (FIG. 1). As a result, when the voltage sense line of the power supply is short-circuited, in the power supply unit having the shorted terminal (hereinafter referred to as a failed power supply unit), the overcurrent protection circuit operates and the output power is cut off. As a result, the output voltage from the other power supply unit is applied to the terminal of the failed power supply unit. The internal resistance is expected to be high. For this reason, by restricting the power inflow from other power supply units, only the failed power supply unit is separated from the parallel power supply system.
しかし、図１の回路構成は電圧帰還制御の対象が出力ダイオードのアノード側であるため、負荷電流が増加すると、出力ダイオードの順方向電圧降下の変化により電源装置の出力電圧は低下する。つまり、本構成では負荷電流の変動に対し、出力電圧のレギュレーション特性が良くない。電源装置の出力電圧の変動は、電圧供給先である負荷の動作マージンを低下させるので好ましくない。 However, since the object of voltage feedback control is the anode side of the output diode in the circuit configuration of FIG. 1, when the load current increases, the output voltage of the power supply device decreases due to the change in the forward voltage drop of the output diode. That is, in this configuration, the regulation characteristics of the output voltage are not good with respect to fluctuations in the load current. The fluctuation of the output voltage of the power supply device is not preferable because it reduces the operating margin of the load to which the voltage is supplied.
本発明の目的は、電源装置の出力短絡による障害要素を排除でき、高信頼性システムに適した図１に示す回路構成の電源装置において、出力段のダイオード等の電圧降下素子に起因する出力電圧の電圧降下を補正し、出力電圧のレギュレーション特性を良好とした電源装置を提供することにある。また、電源装置（ユニット）の並列冗長運転においても前記電圧降下の補正制御が安定に動作する電源装置を提供することにある。 An object of the present invention is to eliminate an obstacle element due to an output short circuit of a power supply device, and in the power supply device having the circuit configuration shown in FIG. It is an object of the present invention to provide a power supply apparatus that corrects the voltage drop and improves the output voltage regulation characteristics. It is another object of the present invention to provide a power supply apparatus in which the voltage drop correction control operates stably even in parallel redundant operation of the power supply apparatus (unit).
本発明のその他の目的は、本願明細書及び図面の記載から明らかとなろう。 Other objects of the present invention will become clear from the description of the present specification and the drawings.
電源装置の出力電流の通流により生じる出力ダイオード、トランジスタ、ＦＥＴ（電界効果型トランジスタ）等、電圧降下素子の電圧降下特性に対し、実質同一の特性、類似する特性を有する回路を設け、これにより電圧降下素子の電圧降下特性を近似した信号（電圧）で、基準電圧を補正することにより達成される。 A circuit having substantially the same characteristics and similar characteristics to the voltage drop characteristics of voltage drop elements such as output diodes, transistors, and FETs (field effect transistors) generated by the flow of output current of the power supply device is provided. This is achieved by correcting the reference voltage with a signal (voltage) approximating the voltage drop characteristic of the voltage drop element.
以下、本発明の実施の態様を説明する。尚、以下の実施の態様では、交流を直流に変換するＡＣ−ＤＣコンバータについて説明しているが、これらは直流を電圧の異なる直流に変換するＤＣ−ＤＣコンバータを用いても同様に実現できる。図２は、本発明の第１の実施の態様を示す電源装置（電源ユニット）の主たる回路を成すＡＣ−ＤＣコンバータの構成を示す。図２において、１は外部交流電源、２は入力端子（図の左に示す２つの白丸）を有するＡＣ−ＤＣコンバータ、３は電流検出抵抗、４は演算増幅器、５はアース端子、６は電圧−電流変換回路、７はダイオード、８は基準電圧源、９は加算器、１０は演算増幅器、１１は主回路、１２は信号伝達手段、１３はダイオード、１４は負荷、１５は直流出力端子である。 Hereinafter, embodiments of the present invention will be described. In the following embodiments, an AC-DC converter that converts alternating current into direct current is described. However, these can be similarly realized by using a DC-DC converter that converts direct current into direct current having a different voltage. FIG. 2 shows the configuration of an AC-DC converter that constitutes the main circuit of the power supply device (power supply unit) according to the first embodiment of the present invention. In FIG. 2, 1 is an external AC power source, 2 is an AC-DC converter having an input terminal (two white circles shown on the left in the figure), 3 is a current detection resistor, 4 is an operational amplifier, 5 is a ground terminal, and 6 is a voltage. Current conversion circuit, 7 diode, 8 reference voltage source, 9 adder, 10 operational amplifier, 11 main circuit, 12 signal transmission means, 13 diode, 14 load, 15 DC output terminal is there.
外部交流電源１は、ＡＣ−ＤＣコンバータ２の内部の主回路１１に接続される。主回路１１の高電位側出力は、演算増幅器１０の正転入力端子及びダイオード１３のアノード側へ接続される。主回路１１の低電位側出力は、演算増幅器４の反転入力端子及び電流検出抵抗３の一方に接続される。ダイオード１３のカソード側は、ＡＣ−ＤＣコンバータ２の直流出力端子１５へ接続される。電流検出抵抗３の他方は、アース端子５に接続される。負荷１４は、直流出力端子１５とアース端子５の間に接続される。演算増幅器４の正転入力端子は、アース端子５へ接続され、演算増幅器４の出力端子は、電圧−電流変換回路６の入力に接続される。
The external
電圧−電流変換回路６の出力は、ダイオード７のアノードに接続されるとともに加算器９の一方の入力端子へ接続される。基準電圧源８の正側端子は、加算器９の他の入力に接続され、基準電圧源８の負側端子は、アース端子５へ接続される。加算器９の出力は、演算増幅器１０の反転入力端子に接続され、演算増幅器１０の出力は、信号伝達手段１２を介して、主回路１１へ接続される。
The output of the voltage-current conversion circuit 6 is connected to the anode of the
ここで本実施の態様（図２）の動作を説明する。外部交流電源１から入力される交流電圧は、ＡＣ−ＤＣコンバータ２の内部の主回路１１へ入力され、主回路１１で直流電圧に変換される。主回路１１から出力された直流電流はダイオード１３を介し、直流出力端子１５から負荷１４へ供給され、アース端子５から電流検出抵抗３を通って主回路１１へ戻る閉ループを通流する。このとき主回路１１の出力端子と直流出力端子１５の間には、ダイオード１３の順方向電圧降下で定まる電位差が生じる。同時に、負荷１４へ流れる主回路１１の出力電流は、電流検出抵抗３にも流れるので、電流検出抵抗３の両端には負荷電流と電流検出抵抗３の抵抗値との積で定まる電位差が発生する。演算増幅器４は、この電位差を増幅して負荷電流に比例した電圧を出力する。
Here, the operation of this embodiment (FIG. 2) will be described. The AC voltage input from the external
電圧−電流変換回路６とダイオード７は、ダイオード１３の負荷電流の通流により生じる電圧降下を補正するための制御電圧を発生する回路を構成している。電圧−電流変換回路６は、演算増幅器４の出力電圧に応じて、負荷電流に比例した電流を出力し（電圧-電流変換）、これをダイオード７へ供給する。経済性が許せば、ダイオード７はダイオード１３と同一の型式、規格のものを用いれば良い。通常は、ダイオード７にはダイオード１３より電流容量の小さい小信号用素子を用いる。電圧−電流変換回路６の出力電流が通流するとき、ダイオード１３と電圧降下特性が実質同一か、類似した素子であることが重要である。
The voltage-current conversion circuit 6 and the
ダイオード７で発生した順方向電圧は、ダイオード１３に起因する電圧降下の補正電圧として出力され、次段の加算器９にて基準電圧源８の電圧指令値に加算される。従ってダイオード１３の代わりにトランジスタ１３'等を用いるとき（図３）は、ダイオード７の代わりにトランジスタ１３'等と順方向の電圧降下の特性がほぼ同一の素子を用いる必要がある（図示せず）。
The forward voltage generated by the
演算増幅器１０（図２）は、主回路１１の出力電圧と加算器９の出力電圧とを常に比較し、比較して得られた誤差電圧を、信号伝達手段１２を介して主回路１１へ帰還する。負荷電流が通流して加算器９にダイオード７の順方向電圧が入力されると、主回路１１の出力電圧はダイオード７の順方向電圧の分だけ電圧値が上昇する。したがって、負荷電流に対するダイオード１３の順方向電圧と、電圧−電流変換回路６が出力する電流に対するダイオード７の順方向電圧が実質同一となるように、電圧−電流変換回路６の出力電流値及びダイオード７の選定を行えば、主回路１１の電圧上昇がダイオード７の電圧降下を相殺するように補正制御が行われる。この結果、ＡＣ−ＤＣコンバータ２の出力となる直流出力端子１５には、負荷電流に依存しない一定の電圧が出力される。
The operational amplifier 10 (FIG. 2) constantly compares the output voltage of the
本実施の態様によれば、ＡＣ−ＤＣコンバータの出力（ダイオード１３のカソード側）に電圧帰還制御のための電圧センス端子を持たない回路構成でありながら、負荷電流に依存しない安定な出力電圧を得ることができる。 According to this embodiment, the output of the AC-DC converter (the cathode side of the diode 13) has a circuit configuration that does not have a voltage sense terminal for voltage feedback control. Obtainable.
本実施の態様では、主回路１１の出力と直流出力端子１５の間に存在する電圧降下素子がダイオードであるとして、非線形特性を有した電圧降下の補正について説明している。電圧降下素子がダイオードではなく抵抗器のときは、本構成においてダイオード７の代わりに抵抗器を設け、電圧降下素子に起因する線形な電圧降下特性と、主回路１１の出力電圧上昇分が相殺されるように、前記抵抗の定数を決定すれば、線形特性の電圧降下についても補正が可能である。電圧降下素子がダイオードと抵抗の直列特性を有した場合でも、ダイオード７に代え、ダイオードと抵抗を直列に設ければ、上記と同様に、線形と非線形の複合特性を有した電圧降下に対しても補正が可能である。更に、直流出力端子１５と負荷１４の間に存在する、給電ラインの寄生抵抗についても、前記電圧降下素子に含めて考慮すれば、かかる寄生抵抗による給電ラインの電圧降下についても補正が可能であり、負荷１４の端子電圧への安定な給電を実現できる。更に高い信頼性を確保すべく、同一構成の電源装置を複数台、並列接続した構成としても良い（図３）。ここで、１は外部入力電源、１１は主回路、１３'〜１３"'は電圧降下素子であるトランジスタ、ＦＥＴ、１２は信号伝達手段、１０は比較増幅器、８は電圧源、１４は負荷である。図２のダイオード１３の代わりに、トランジスタやＦＥＴを用いている。尚、種々の電圧降下素子を用いた電源装置（ユニット）を並列接続して示してあるが、このように混在させる必要はない。
In the present embodiment, correction of voltage drop having nonlinear characteristics is described on the assumption that the voltage drop element existing between the output of the
図３において、出力電圧を監視してトランジスタやＦＥＴのベースやゲートをＯＮ-ＯＦＦすることで、電源装置（ユニット）の出力が短絡したときに電流を遮断できる回路としても良い。因みに１３'はパワートランジスタを用いた例、１３"は接合型ＦＥＴを用いた例、１３"'はパワーＭＯＳ-ＦＥＴを用いた例を示す。いずれの場合も、電源装置の製造コスト上昇が許されるならば、これらを制御する制御回路４７を設けることが望ましい。また、これらの電圧降下素子には電流の逆流を制限する機能も必要である。 In FIG. 3, a circuit that can cut off the current when the output of the power supply device (unit) is short-circuited by monitoring the output voltage and turning on and off the bases and gates of the transistors and FETs may be used. Incidentally, 13 'shows an example using a power transistor, 13 "shows an example using a junction FET, and 13"' shows an example using a power MOS-FET. In any case, if an increase in the manufacturing cost of the power supply device is allowed, it is desirable to provide a control circuit 47 for controlling them. Further, these voltage drop elements also need a function for limiting the backflow of current.
かように電源出力端の短絡要素が排除され、また仮に前記電圧センスラインが短絡したとしても、出力ダイオード等のカットオフにより故障電源ユニットのみが電源装置システムから自動的に切り離され、電源装置全体ではシステムダウンは生じない。 Thus, even if the short circuit element of the power output terminal is eliminated and the voltage sense line is short-circuited, only the failed power supply unit is automatically disconnected from the power supply system by the cut-off of the output diode etc. Then, system down does not occur.
図４に、本発明の第２の実施の態様を示す電源装置（電源ユニット）の主たる回路を成すＡＣ−ＤＣコンバータの構成を示す。１６、１７、１９は抵抗、１８はダイオードである。その他、図２に示された素子と同一の構成要素には同じ符号を付している。主回路１１の出力とダイオード１３のアノードの間には抵抗１９が接続される。抵抗１６の一方は、演算増幅器４の出力に接続され、抵抗１６の他方は、ダイオード１８のアノード及び加算器９の一方の入力端子に接続される。その他の構成は図２に示した第１の実施の態様と同様である。
FIG. 4 shows the configuration of an AC-DC converter constituting the main circuit of a power supply device (power supply unit) showing a second embodiment of the present invention.
ここで、本実施の態様の動作を図４を参照して説明する。第１の実施の態様と異なる箇所は、１）電圧降下要素として、抵抗１９及びダイオード１３からなる直列回路としていること、２）抵抗１９とダイオード１３に起因する電圧降下を補正するための制御電圧を発生する手段として、演算増幅器４の出力電圧を抵抗１６、１７、ダイオード１８からなる直列回路で受け、抵抗１６とダイオード１８の接続点を加算器９への入力とする構成としていることである。その他の回路動作については図２の場合と同様である。
Here, the operation of this embodiment will be described with reference to FIG. The differences from the first embodiment are: 1) a series circuit comprising a
演算増幅器４は、負荷電流に比例した電圧を発生する。この電圧は、抵抗１６、１７、ダイオード１８からなる直列回路に入力され、これら直列回路に回路電流が通流することにより、本回路電流と抵抗１７の積で定まる電圧と、本回路電流に対するダイオード１８の順方向電圧との加算電圧が、抵抗１９及びダイオード１３に起因する電圧降下を補正するための制御電圧となる。この加算電圧が、次段の加算器９にて基準電圧源８の電圧指令値に加算される。これにより、主回路１１の出力電圧は、抵抗１７で発生した電圧と、ダイオード１８の順方向電圧との和だけ上昇し、抵抗１９及びダイオード１３に起因する電圧降下を補正する方向に制御を行う。
The
このとき抵抗１９で生じる線形の降下電圧を、抵抗１７で発生する電圧降下により近似することにより、降下電圧の線形成分が補正される。またダイオード１３で生じる非線形の降下電圧を、ダイオード１８の順方向電圧により近似することで、降下電圧の非線形成分が補正される。本実施の態様は、第１の実施の態様と比較して、電圧−電流変換回路を必要とせず、簡単で低コストな回路を実現できる構成である。
At this time, the linear drop voltage generated in the
図５は図４の回路における負荷電流に対する出力電圧特性の測定結果を示す。横軸は負荷電流、縦軸は出力電圧を示しており、４８は本発明実施前の特性であり、４９は本発明の第２の実施の態様を適用した回路の特性である。尚、図２の第１の実施の態様においても４９と同様な特性が得られる。図５から明らかなように、本発明によれば、前記電圧降下の補正制御が有効に作用し、発明実施前に比べて負荷電流に対する電圧降下が大幅に改善され、負荷電流が広範囲にわたり、ほぼ一定の出力電圧となっている。 FIG. 5 shows measurement results of output voltage characteristics with respect to load current in the circuit of FIG. The horizontal axis represents the load current, the vertical axis represents the output voltage, 48 is the characteristic before the present invention, and 49 is the characteristic of the circuit to which the second embodiment of the present invention is applied. In the first embodiment of FIG. 2, the same characteristics as 49 can be obtained. As apparent from FIG. 5, according to the present invention, the correction control of the voltage drop works effectively, the voltage drop with respect to the load current is greatly improved as compared to before implementation of the invention, The output voltage is constant.
図６は、本発明の第３の実施の態様を示す電源装置（電源ユニット）の主たる回路を成すＡＣ−ＤＣコンバータの構成を示す。図６において、２０、２１は抵抗である。その他、図４に示された構成要素と同一構成の要素には、同じ符号を付している。抵抗２０の一方の端子は、ダイオード１８及び抵抗１７に接続される。抵抗２１の一方は、抵抗１６及びダイオード１８のアノードに接続される。抵抗２０の他方の端子は抵抗２１の他方へ接続されるとともに、加算器９の一方の入力へ接続される。その他の構成は図４に示した第２の実施の態様と同様である。
FIG. 6 shows a configuration of an AC-DC converter constituting a main circuit of a power supply device (power supply unit) showing a third embodiment of the present invention. In FIG. 6, 20 and 21 are resistors. In addition, the same code | symbol is attached | subjected to the element of the same structure as the component shown by FIG. One terminal of the
本実施の態様が第２のそれと異なる箇所は、ダイオード１８の順方向電圧を分圧するために、抵抗２０と抵抗２１が設けられ、抵抗２０と抵抗２１の接続点を加算器９の入力へ接続していることである。ダイオード１８の順方向電圧は、図４と同様に、ダイオード１３に起因する非線形な電圧降下を補正するための制御電圧となる。ダイオード１８の順方向電圧を抵抗２０及び抵抗２１で分圧することにより、ダイオード１３の非線形な電圧降下に対する補正量の微調整が可能になる。その他の回路動作については図４に示した第２の実施の態様と同様である。本実施の態様は、第２のそれと同様に、第１の実施の態様に比べて、コストを低減できる構成である。
The difference between this embodiment and the second embodiment is that a
図７に第３の実施の態様における負荷電流に対する出力電圧特性の測定結果を示す。横軸は負荷電流、縦軸は出力電圧を示す。５０が第３の実施の態様の特性である。図４における、ダイオード１８とダイオード１３の順方向電圧の誤差から生じる非線形の電圧降下を微調整した結果、負荷電流の広範囲にわたり、更に一定の出力電圧が得られたことがわかる。また、抵抗１６、１７の定数を含めた微調整によっては、図７において出力電流が６０Ａのときに出力電圧にして約５０ｍＶまで出力電圧を上昇させる様に、負荷電流に対して勾配を持たせることができる。この結果、電源装置の出力端子から負荷までの配線による直列抵抗の損失を補うことができる。
FIG. 7 shows the measurement result of the output voltage characteristic with respect to the load current in the third embodiment. The horizontal axis represents the load current, and the vertical axis represents the output voltage. 50 is the characteristic of the third embodiment. It can be seen that, as a result of fine adjustment of the non-linear voltage drop resulting from the forward voltage error of the
図８は、本発明の第３の実施の態様において、電圧降下素子をダイオードとは別の素子Ｑ１３'に置き換えた場合の、電源装置（電源ユニット）の主たる回路を成すＡＣ−ＤＣコンバータの構成を示す。素子Ｑ１３'としては、パワートランジスタ、接合型ＦＥＴ、パワーＭＯＳ-ＦＥＴがある。いずれを素子Ｑとして用いた場合も、これらを制御する制御回路４７を設けることが望ましい。素子Ｑで生じる非線形の降下電圧を、素子Ｑと同様の電圧降下特性を有する素子Ｑ'１８'の順方向電圧により近似する。これにより、素子Ｑによる降下電圧の非線形成分が補正される。素子Ｑ'としては、電源装置の製造原価の上昇が許容されるならば、素子Ｑと同じ規格又は型式の素子を用いれば良い。通常は素子Ｑ'には素子Ｑより電力容量の小さい小信号用素子であって、回路電流が通流するとき素子Ｑと電圧降下特性が実質同一か、類似したものを用いる。 FIG. 8 shows the configuration of the AC-DC converter constituting the main circuit of the power supply device (power supply unit) when the voltage drop element is replaced with the element Q13 ′ different from the diode in the third embodiment of the present invention. Indicates. The element Q13 ′ includes a power transistor, a junction FET, and a power MOS-FET. Regardless of which is used as the element Q, it is desirable to provide a control circuit 47 for controlling them. The nonlinear drop voltage generated in the element Q is approximated by the forward voltage of the element Q′18 ′ having the same voltage drop characteristic as that of the element Q. Thereby, the non-linear component of the voltage drop due to the element Q is corrected. As the element Q ′, an element of the same standard or model as that of the element Q may be used if an increase in the manufacturing cost of the power supply device is allowed. Usually, the element Q ′ is a small signal element having a smaller power capacity than the element Q, and has a voltage drop characteristic substantially the same as or similar to the element Q when a circuit current flows.
図９は、本発明の第４の実施の態様を示す電源装置（電源ユニット）の主たる回路を成すＡＣ−ＤＣコンバータを並列に複数台、接続した構成を示す。２−１、２−ｎはＡＣ−ＤＣコンバータ、９は加算器、２２、２３は演算増幅器、２４はダイオード、２５は信号線である。その他、図２に示された構成要素と同一の構成要素には同じ符号を付している。図９で、ＡＣ−ＤＣコンバータ２−１から２−ｎのｎ台は全く同じ回路構成を有しており、外部交流電源１及び負荷１４に並列に接続されている。以下、ＡＣ−ＤＣコンバータ２−１の内部の回路について説明する。
FIG. 9 shows a configuration in which a plurality of AC-DC converters constituting a main circuit of a power supply apparatus (power supply unit) showing a fourth embodiment of the present invention are connected in parallel. 2-1 and 2-n are AC-DC converters, 9 is an adder, 22 and 23 are operational amplifiers, 24 is a diode, and 25 is a signal line. In addition, the same code | symbol is attached | subjected to the component same as the component shown by FIG. In FIG. 9, n units of AC-DC converters 2-1 to 2-n have the same circuit configuration and are connected in parallel to the external
演算増幅器４の出力は、演算増幅器２３の正転入力端子及び演算増幅器２２の反転入力端子に接続され、演算増幅器２３の出力はダイオード２４のアノードに接続される。演算増幅器２３の反転入力端子はダイオード２４のカソード、演算増幅器２２の正転入力端子、電圧−電流変換回路６の入力に接続されるとともに、他のＡＣ−ＤＣコンバータの同じ端子と信号線２５により接続される。
The output of the
加算器９の一方の入力は演算増幅器２２の出力に接続にされ、加算器９の他方の入力は基準電圧源８の正極側に接続され、加算器９の残りの入力は電圧−電流変換回路６の出力及びダイオード７のアノードに接続される。その他の構成については図２と同様である。
One input of the adder 9 is connected to the output of the
本実施の態様の動作を図９を参照して説明する。本実施の態様が第１のそれと異なる箇所は、１）ＡＣ−ＤＣコンバータ２−１〜２−ｎのようにｎ台の並列構成であることと、２）演算増幅器４の出力が演算増幅器２３、ダイオード２４からなる最大電圧検出回路に入力されるとともに、演算増幅器２２に入力され、演算増幅器２２の出力が加算器９へ入力されることと、３）最大電圧検出回路の出力である信号線２５の電圧は、演算増幅器２２及び電圧−電流変換回路６へ入力されるとともに、他のＡＣ−ＤＣコンバータに入力されることである。したがって相違箇所を主に説明する。尚、その他の回路動作については、図２に示した第１の実施の態様と同様である。
The operation of this embodiment will be described with reference to FIG. The differences between the first embodiment and the first embodiment are 1) n parallel configurations such as AC-DC converters 2-1 to 2-n, and 2) the output of the
主回路１１より出力された直流電流はダイオード１３を介し、直流出力端子１５から負荷１４へ供給され、アース端子５から電流検出抵抗３を通って主回路１１に戻る閉ループに通流する。この動作は他のＡＣ−ＤＣコンバータについても同様であり、負荷１４には各ＡＣ−ＤＣコンバータ２−１〜２−ｎの出力電流の合計値までを流すことが可能である。
The DC current output from the
各ＡＣ−ＤＣコンバータの出力電流は、第１の実施の態様で述べたように、出力電流に比例した電圧として演算増幅器４の出力端子に出力される。演算増幅器２３、ダイオード２４はいわゆる最大電圧検出回路を構成しており、信号線２５による各ＡＣ−ＤＣコンバータ間の接続により、各ＡＣ−ＤＣコンバータの演算増幅器４の出力電圧のうちの最も高い電圧が信号線２５に出力される。すなわち信号線２５は、各ＡＣ−ＤＣコンバータの出力電流のうちの最大値を示すことになる。演算増幅器２２では、正転入力端子に信号線２５の電圧が印加され、一方の反転入力端子には演算増幅器４の出力電圧が印加される。
As described in the first embodiment, the output current of each AC-DC converter is output to the output terminal of the
このため、演算増幅器２２では、各ＡＣ−ＤＣコンバータの出力電流のうちの最大値と自らのＡＣ−ＤＣコンバータの出力電流とを比較することと等価になり、これら誤差電圧は加算器９にて基準電圧源８の電圧指令値に加算され、演算増幅器１０、信号伝達手段１２、主回路１１による電圧帰還制御により、各ＡＣ−ＤＣコンバータの主回路１１の出力電圧は、出力電流を最大値に追従させるべく誤差電圧に応じて変化する。この結果、各ＡＣ−ＤＣコンバータの出力電流は均一化される。
Therefore, the
以上に述べた各ＡＣ−ＤＣコンバータの出力電流を、それらの中の最大電流に追従させて各電源ユニットの出力を均一化する制御を、以下、最大電流追従制御と呼ぶ。各演算増幅器４の出力電圧はそれぞれ自らの出力電流に比例した値を有しており、最大電流追従制御において、この比例係数をＡＣ−ＤＣコンバータ間において等しくすることにより、それぞれの出力電流が均一化される。
The control for making the output current of each AC-DC converter described above follow the maximum current among them and making the output of each power supply unit uniform is hereinafter referred to as maximum current tracking control. The output voltage of each
逆に、この比例係数を各ＡＣ−ＤＣコンバータにおいて異なる値とすれば、各ＡＣ−ＤＣコンバータの出力電流配分を変えることができる。例えば、電流容量の異なるＡＣ−ＤＣコンバータの並列運転において、各ＡＣ−ＤＣコンバータの電流容量に応じて最適な電流配分を任意に設定することも可能である。かかる状況であっても、最大電流追従制御は可能である。 Conversely, if this proportionality coefficient is set to a different value in each AC-DC converter, the output current distribution of each AC-DC converter can be changed. For example, in parallel operation of AC-DC converters having different current capacities, it is possible to arbitrarily set an optimal current distribution according to the current capacities of the AC-DC converters. Even in such a situation, the maximum current tracking control is possible.
ここで、低い電流出力のＡＣ−ＤＣコンバータをＴ、その２倍の電流出力のＡＣ−ＤＣコンバータをＴ２とする。高い方のコンバータは低い方の整数倍の出力電流に限られない。Ｔが最大電流を出力するときにＴの演算増幅器４の出力端子に現れる電圧を、Ｔ２が最大電流を出力するときにＴ２の演算増幅器４の出力端子に現れる電圧に等しくなるように、それぞれの演算増幅器４の出力電圧の比例係数を設定する。この並列接続において、最大電流追従制御を行えば、つまり図９の回路構成に現された信号線２５を設ければ、Ｔ２の最大出力電流による追従制御を行うことができる。この結果、Ｔを１台、Ｔ２を偶数台とする電源システムとすることで、定格出力電流の品揃えを、コストの増加を招くことなく増やすことができる。
Here, an AC-DC converter having a low current output is T, and an AC-DC converter having a current output twice that of the AC-DC converter is T2. The higher converter is not limited to the lower integral multiple of output current. The voltage appearing at the output terminal of the
また、最大電流追従制御と同時に、電圧−電流変換回路６、ダイオード７で構成された回路は、第１の実施の態様で説明したとおり、ダイオード１３に起因する電圧降下を補正するための制御電圧を発生する。この結果、各ＡＣ−ＤＣコンバータの主回路１１の出力電圧は、ダイオード７の順方向電圧分だけ上昇するように制御される。ダイオード１３の代わりに他の電圧降下素子であるトランジスタ、ＦＥＴを用いても良い。第４の実施の態様（図９）では、第１の実施の態様と異なり、電圧−電流変換回路６の入力を、演算増幅器４の出力電圧ではなく、信号線２５の電圧としている。信号線２５の電圧は、各電源ユニットの演算増幅器４の出力電圧のうちの最大値である。最大電流追従制御によりＡＣ−ＤＣコンバータの出力電流が均一化されると、信号線２５の電圧は演算増幅器４の出力電圧と等しくなるため、本実施の態様におけるダイオード１３に起因する電圧降下の補正制御の作用は、第１の実施の態様と等価である。
Simultaneously with the maximum current tracking control, the circuit constituted by the voltage-current conversion circuit 6 and the
各主回路１１の出力電圧におけるダイオード７の順方向電圧分の電圧上昇は、ダイオード１３に起因する電圧降下を相殺するように作用し、各ＡＣ−ＤＣコンバータの出力電圧は負荷電流に対して一定の電圧に保たれる。また、本実施の態様におけるダイオード１３に起因する電圧降下の補正制御は、信号線２５の電圧すなわち各ＡＣ−ＤＣコンバータの出力電流のうちの最大値を入力とする。この結果、並列接続された全てのＡＣ−ＤＣコンバータには同一の補正制御電圧が与えられるため、前述の演算増幅器４の比例係数による出力電流の配分制御には全く影響しない。
The voltage increase corresponding to the forward voltage of the
本実施の態様によれば、並列接続された各ＡＣ−ＤＣコンバータの出力電流の配分制御により、電源装置の並列冗長運転を可能にすると同時に、同制御に影響を与えずに出力ダイオードに起因する出力電圧の電圧降下を補正し、並列冗長運転時の出力電圧を負荷電流に依存することなく一定値に保つことができる。 According to the present embodiment, the output current distribution control of each AC-DC converter connected in parallel enables parallel redundant operation of the power supply device, and at the same time, it is caused by the output diode without affecting the control. The voltage drop of the output voltage is corrected, and the output voltage during the parallel redundant operation can be maintained at a constant value without depending on the load current.
また、第４の実施の態様において、各ＡＣ−ＤＣコンバータは、ＡＣ−ＤＣコンバータの出力となる直流出力端子１５に電圧帰還制御のための電圧センスラインを持たない回路構成であるため、電源出力の短絡障害を誘発する要因が低減され、信頼性の高い並列電源システムを構築できる。
In the fourth embodiment, each AC-DC converter has a circuit configuration in which the
更に、主回路１１の出力と直流出力端子１５との間に設けられたダイオード１３により主回路１１への電流の逆流が防止され、ＡＣ−ＤＣコンバータの並列運転中における活線挿抜保守が可能となる。
Furthermore, the
図９の実施の態様では主回路１１と直流出力端子１５との間に存在する電圧降下素子としてダイオードを用い、非線形特性を有した電圧降下の補正について説明している。電圧降下素子が抵抗等による線形な電圧降下又はダイオードと抵抗等による線形成分と非線形成分を含んだ電圧降下についても、第１の実施の態様の場合と同様に補正が可能である。また、図９では電圧降下素子に起因する電圧降下の補正回路として、図２を引用して説明している。図９においては、図４、図６の補正回路を用いてもよく、このとき電圧降下の補正効果は図４、図６の説明のとおりである。
In the embodiment of FIG. 9, a diode is used as a voltage drop element existing between the
図１０に、本発明の第５の実施の態様である、ＲＡＩＤ方式のディスク記憶装置等のシステムに高い信頼性を要求される場合の電源適用の構成図を示す。ＲＡＩＤ方式のディスク記憶装置では、複数の電源装置からなる並列冗長電源システムに対し、複数のディスク記憶装置が接続され、これを一系列として、複数の系列を有した構成を備えている。ＲＡＩＤ方式のディスク記憶装置では図１０に示すように、データの書き込みは、各系列にわたるように制御され、各系列のシステムダウンに対して系列数がシステムの許容内に限り、データの回復が可能である。 FIG. 10 shows a configuration diagram of power supply application when high reliability is required for a system such as a RAID disk storage device, which is the fifth embodiment of the present invention. In the RAID type disk storage device, a plurality of disk storage devices are connected to a parallel redundant power supply system composed of a plurality of power supply devices, and this has a configuration having a plurality of sequences. As shown in FIG. 10, in the RAID type disk storage device, data writing is controlled over each series, and data recovery is possible as long as the number of series is within the system's tolerance for system down of each series. It is.
このため記憶装置システムの信頼性を確保する上で、各系列のシステムダウンを回避することが求められ、電源装置においては、活線挿抜保守を含む、並列冗長機能の具備とともに、出力末端の短絡要素を排除した回路構成を必要とする。 For this reason, in order to ensure the reliability of the storage device system, it is required to avoid system down of each series. In the power supply device, a short circuit at the output terminal is provided with parallel redundancy function including hot-swap maintenance. A circuit configuration that eliminates the elements is required.
また、近年の半導体部品の低電圧化に伴い、許容される電源電圧の変動幅は狭くなる傾向にある。記録、再生データの信頼性を確保するためには、回路の動作マージンの低下要因となる、電源装置の出力電圧の変動を抑制する必要がある。
更に、ＲＡＩＤ装置では、図１０に示すように、ディスク記憶装置の増設が行われ、電源装置の負荷電流量は大幅に変化する。このため電源装置においては、出力電圧を負荷電流の変化に対して安定化する必要がある。これらの事情を鑑みたとき、本発明の電源装置は、高い信頼性を要求される電子システムに必要不可欠である。
In addition, with the recent reduction in the voltage of semiconductor components, the allowable fluctuation range of the power supply voltage tends to narrow. In order to ensure the reliability of recorded and reproduced data, it is necessary to suppress fluctuations in the output voltage of the power supply device, which causes a reduction in the operation margin of the circuit.
Further, in the RAID device, as shown in FIG. 10, the disk storage device is expanded, and the load current amount of the power supply device changes greatly. For this reason, in the power supply device, it is necessary to stabilize the output voltage against a change in load current. In view of these circumstances, the power supply device of the present invention is indispensable for an electronic system that requires high reliability.
本発明によれば、主回路の出力電流が電圧降下素子へ通流することに起因する電源装置の出力電圧の電圧降下に対し、主回路の出力電流に比例した信号から作られた、前記電圧降下に近似する特性を有した補正電圧により、主回路の出力電圧は、電圧降下素子の降下電圧分だけ電圧値を上昇させるように補正制御される。このため電源装置の出力電圧は、負荷電流に依存しない一定の電圧が得られる効果がある。 According to the present invention, the voltage generated from a signal proportional to the output current of the main circuit with respect to the voltage drop of the output voltage of the power supply device caused by the output current of the main circuit flowing to the voltage drop element. With the correction voltage having characteristics approximating the drop, the output voltage of the main circuit is corrected and controlled so as to increase the voltage value by the drop voltage of the voltage drop element. For this reason, the output voltage of the power supply device has an effect that a constant voltage independent of the load current can be obtained.
更に、電源装置出力から負荷の間に存在する寄生抵抗を、前記電圧降下素子に含めて補償すれば、給電ラインの電圧降下についても出力電圧の補正が可能である。 Furthermore, if the parasitic resistance existing between the output of the power supply device and the load is included in the voltage drop element to compensate, the output voltage can be corrected for the voltage drop of the power supply line.
最大電流追従制御による電源装置の並列冗長運転によれば、電圧降下の補正制御は、補正電圧が各電源装置の出力電圧のうちの最大値より作られるので、各電源装置は全て同一の補正制御が与えられる。このため電源ユニット毎の出力電流配分に全く影響を及ぼさず、安定な出力電流配分制御と同時に、負荷電流に対して依存性のない一定の出力電圧が得られる。 According to the parallel redundant operation of the power supply device by the maximum current tracking control, the correction control of the voltage drop is made from the maximum value of the output voltage of each power supply device, so that each power supply device has the same correction control. Is given. For this reason, the output current distribution for each power supply unit is not affected at all, and a constant output voltage having no dependency on the load current can be obtained simultaneously with stable output current distribution control.
電源装置の電圧出力端子の負荷側に、電圧帰還制御のための電圧センスラインを持たない回路構成であるため、電源装置出力の短絡障害を誘発する要素が低減される。また、電圧降下素子にダイオード等の逆流制限手段を備えることにより、電源装置主回路への電流の逆流が制限又は防止されるため、電源装置の並列運転中における活線挿抜保守が行え、信頼性の高い並列冗長電源システムが構築できる。 Since the circuit configuration does not have a voltage sense line for voltage feedback control on the load side of the voltage output terminal of the power supply device, elements that cause a short-circuit failure of the power supply device output are reduced. In addition, by providing the voltage drop element with a reverse current limiting means such as a diode, the back flow of current to the power supply main circuit is limited or prevented, so hot plug maintenance during power supply parallel operation can be performed, and reliability High parallel redundant power supply system can be constructed.
本発明の電源装置の制御回路は、半導体部品で実現でき、個別部品による回路だけでなく、集積回路による小型化及び低コスト化の効果もある。 The control circuit of the power supply device of the present invention can be realized by a semiconductor component, and there is an effect of miniaturization and cost reduction by an integrated circuit as well as a circuit by an individual component.
また、本発明は電源装置の出力電圧を一定に保つ技術であるが、従来技術と大きく異なる特徴について、上記とは別の効果として述べておく。図１１は電源回路の構成図を示す。図１１において、４０は電源装置、４１は外部入力電源、４２はコンバータ主回路、４３は出力ダイオード（電圧降下素子Ｑ）、４４は負荷、４５は外部入力電流源、４６は電源出力端子、４７はアース端子を示す。図１１において、外部入力電源４１は、電源装置４０内部のコンバータ主回路４２に接続される。コンバータ主回路４２の高電位側出力端子は、出力ダイオード４３を介して電源出力端子４６に接続される。コンバータ主回路４２の低電位側出力端子は、アース端子４７に接続される。負荷４４は、電源出力端子４６とアース端子４７の間に接続され、外部入力電流源４５は、出力ダイオード４３のアノードとアース端子４７の間に、出力ダイオード４３に電流が流入する方向で接続される。
Further, the present invention is a technique for keeping the output voltage of the power supply device constant, but features that are greatly different from those of the conventional technique will be described as effects different from the above. FIG. 11 shows a configuration diagram of a power supply circuit. In FIG. 11, 40 is a power supply device, 41 is an external input power supply, 42 is a converter main circuit, 43 is an output diode (voltage drop element Q), 44 is a load, 45 is an external input current source, 46 is a power output terminal, 47 Indicates a ground terminal. In FIG. 11, an external input power supply 41 is connected to a converter
以下、本発明の特徴を従来技術と比較して説明する。図１１において、外部入力電源４１より入力された電圧は、コンバータ主回路４２により所望の直流電圧に変換され、出力ダイオード４３を介して負荷へ与えられる。電源装置の出力となる電源出力端子４６の電圧は、コンバータ主回路４２の出力電圧に対し、出力ダイオード４３の順方向電圧だけ低下した電圧値になる。
The features of the present invention will be described below in comparison with the prior art. In FIG. 11, the voltage input from the external input power supply 41 is converted into a desired DC voltage by the converter
外部入力電流源４５の電流がゼロのとき、従来技術は電源出力端子４６の電圧の電圧帰還制御、また、本発明は電圧降下の補正制御により、どちらの技術においても電源出力端子４６の電圧は負荷電流に依存せず、一定に保たれることは前述した通りである。
When the current of the external input
これに対し、外部入力電流源４５により出力ダイオード４３のアノードから電流が流入され、出力ダイオード４３の順方向電圧が増加した場合、従来技術は前記電圧帰還制御により電源出力端子４６の電圧に変化は生じないが、本発明は出力ダイオード４３の順方向電圧の増加に従い、電源出力端子４６の電圧は低下することとなり、明確に従来技術と本発明の識別が可能である。以上が本発明における特徴のひとつであり、これは上述したように電源装置外部から容易に確認できる。
On the other hand, when current flows from the anode of the output diode 43 by the external input
１……外部交流電源、２、２−１〜２−ｎ……ＡＣ−ＤＣコンバータ、３……電流検出抵抗、 ４、１０、２２、２３……演算増幅器、５、４７……アース端子、 ６……電圧−電流変換回路、７、１３、１８、２４、３６、４３、５１……ダイオード、８……基準電圧源、 ９……加算器、 １１、３５……主回路、１２……信号伝達手段、 １３'……ダイオードとは別の電圧降下素子Ｑ、１８'……素子Ｑと同様の電圧降下特性を有する素子Ｑ'、１４、３９、４４……負荷、１５……直流出力端子、 １６、１７、１９、２０、２１……抵抗、２５……信号線、 ２６……スイッチング回路、 ２７……トランス、２８……整流平滑回路、 ２９……駆動回路、 ３０……比較器、３１……誤差増幅器、 ３２……発振器、 ３３……三角波発生器、３４、４１……外部入力電源、３６'……トランジスタ、 ３６"……接合型ＦＥＴ、３６"'……ＭＯＳ-ＦＥＴ、 ３７……比較増幅器、３８……電圧源、 ４０……電源装置、４２……コンバータ主回路、 ４５……外部入力電流源、４６……電源出力端子、 ４７……電圧降下素子の制御回路。
DESCRIPTION OF
Claims (8)
前記第１の入力端子に接続され、入力電力を直流出力に変える変換回路と、
前記変換回路の出力部に接続され、前記変換回路の出力の逆流を制限する機能を有する第１の電圧降下素子と、
基準電圧を発生させる基準電圧発生源と、
前記変換回路の出力部の出力電流に比例した信号を出力する第１の回路と、
自電源装置の外部から入力された信号と前記第１の回路からの出力信号とを比較して得られた最大の信号を前記外部からの信号へ帰還して出力する第２の回路と、
前記第１の回路の出力信号と前記最大の信号が帰還された外部からの信号とを比較して、その結果を前記基準電圧源によって発生された基準電圧へ追加する第３の回路と、
前記外部からの信号の電圧を降下させ、前記第１の電圧降下素子の電圧降下特性と同一あるいは類似する電圧降下特性の微調整を行って、前記基準電圧源によって発生された基準電圧へ追加する第２の電圧降下素子と、
前記第３の回路及び前記第２の電圧降下素子からの出力を追加された基準電圧と、前記変換回路の出力から取り出された電圧とを比較し、その結果を前記変換回路へ帰還させる第４の回路と、
を有する電源装置を複数有し、
前記複数の電源装置には、複数のディスク記憶装置が接続されていることを特徴とするディスク記憶システム。 A first input terminal for inputting power;
A conversion circuit connected to the first input terminal for converting input power into a DC output;
A first voltage drop element connected to the output portion of the conversion circuit and having a function of limiting a backflow of the output of the conversion circuit;
A reference voltage source for generating a reference voltage;
A first circuit that outputs a signal proportional to the output current of the output section of the conversion circuit;
A second circuit that feeds back and outputs a maximum signal obtained by comparing a signal input from the outside of the power supply device with an output signal from the first circuit;
A third circuit for comparing the output signal of the first circuit with an external signal to which the maximum signal is fed back and adding the result to a reference voltage generated by the reference voltage source;
The voltage of the external signal is dropped, and the voltage drop characteristic that is the same as or similar to the voltage drop characteristic of the first voltage drop element is finely adjusted and added to the reference voltage generated by the reference voltage source. A second voltage drop element;
A reference voltage added with outputs from the third circuit and the second voltage drop element is compared with a voltage extracted from the output of the conversion circuit, and the result is fed back to the conversion circuit. And the circuit
A plurality of power supply devices having
A disk storage system comprising a plurality of disk storage devices connected to the plurality of power supply devices.
前記第１の電圧降下素子及び前記第２の電圧降下素子は、ダイオード、トランジスタ、及びＦＥＴのうち、いずれか一つであるものであることを特徴とするディスク記憶システム。 The disk storage system of claim 1, comprising:
The disk storage system according to claim 1, wherein the first voltage drop element and the second voltage drop element are any one of a diode, a transistor, and an FET.
前記自電源装置から入力される信号は、他の電源装置と共有されるものであることを特徴とするディスク記憶システム。 The disk storage system of claim 1, comprising:
The disk storage system according to claim 1, wherein the signal input from the power supply unit is shared with another power supply unit.
前記入力端子に入力するのは、交流または直流の電力であるものであることを特徴とするディスク記憶システム。 The disk storage system of claim 1 , comprising:
2. The disk storage system according to claim 1, wherein the input to the input terminal is AC or DC power.
前記入力端子に接続され、入力電力を直流出力に変える変換回路と、
前記変換回路の出力部に接続され、前記変換回路の出力の逆流を制限する機能を有する第１の電圧降下素子と、
基準電圧を発生させる基準電圧発生源と、
前記変換回路の出力部の出力電流に比例した信号を出力する第１の回路と、
自電源装置の外部から入力された信号と前記第１の回路の出力信号とを比較して得られた最大の信号が前記外部からの信号に帰還されてなる前記外部からの信号と、前記第１の回路からの出力信号とを比較して、その結果を前記基準電圧源によって発生された基準電圧へ追加する第２の回路と、
前記外部からの信号の電圧を降下させ、前記第１の電圧降下素子の電圧降下特性と同一あるいは類似する電圧降下特性の微調整を行って、前記基準電圧源によって発生された基準電圧へ追加する第２の電圧降下素子と、
前記第２の回路及び前記第２の電圧降下素子からの出力を追加された基準電圧と、前記変換回路の出力から取り出された電圧とを比較し、その結果を前記変換回路へ帰還させる第３の回路と、
を有する２つ以上の電源装置と、
前記２つ以上の電源装置に接続される複数のディスク記憶装置とを有し、
前記２つ以上の電源装置の各々は、２つ以上の電源装置の相互をつなぐ信号線を有するものであることを特徴とするディスク記憶システム。 An input terminal for inputting power;
A conversion circuit connected to the input terminal for converting the input power into a DC output;
A first voltage drop element connected to the output portion of the conversion circuit and having a function of limiting a backflow of the output of the conversion circuit;
A reference voltage source for generating a reference voltage;
A first circuit that outputs a signal proportional to the output current of the output section of the conversion circuit;
The external signal obtained by feeding back the maximum signal obtained by comparing the signal input from the outside of the power supply apparatus and the output signal of the first circuit to the external signal; A second circuit that compares the output signal from one circuit and adds the result to the reference voltage generated by the reference voltage source;
The voltage of the external signal is dropped, and the voltage drop characteristic that is the same as or similar to the voltage drop characteristic of the first voltage drop element is finely adjusted and added to the reference voltage generated by the reference voltage source. A second voltage drop element;
A reference voltage added with outputs from the second circuit and the second voltage drop element is compared with a voltage extracted from the output of the conversion circuit, and the result is fed back to the conversion circuit. And the circuit
Two or more power supplies having
A plurality of disk storage devices connected to the two or more power supply devices;
Each of the two or more power supply devices has a signal line that connects the two or more power supply devices to each other.
前記第１の電圧降下素子は、ダイオード、トランジスタ、及びＦＥＴのうち、いずれか一つであるものであることを特徴とするディスク記憶システム。 6. The disk storage system according to claim 5 , wherein
The disk storage system according to claim 1, wherein the first voltage drop element is one of a diode, a transistor, and an FET.
前記２つ以上の電源装置の相互をつなぐ信号線は、前記２つ以上の電源装置の前記基準電圧源によって発生された基準電圧に各々の前記電源装置の出力電流のうちの最大値を入力するために、前記２つ以上の電源装置によって共有されるものであることを特徴とするディスク記憶システム。 6. The disk storage system according to claim 5 , wherein
The signal line connecting the two or more power supply devices inputs the maximum value of the output currents of the power supply devices to the reference voltage generated by the reference voltage source of the two or more power supply devices. Therefore, the disk storage system is shared by the two or more power supply devices.
前記入力端子に入力するのは、交流または直流の電力であるものであることを特徴とするディスク記憶システム。
6. The disk storage system according to claim 5 , wherein
2. The disk storage system according to claim 1, wherein the input to the input terminal is AC or DC power.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004010009A JP3753430B2 (en) | 2004-01-19 | 2004-01-19 | Disk storage system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004010009A JP3753430B2 (en) | 2004-01-19 | 2004-01-19 | Disk storage system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002312031A Division JP3534109B2 (en) | 2002-10-28 | 2002-10-28 | POWER SUPPLY DEVICE AND POWER SUPPLY SYSTEM USING THE SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004180500A JP2004180500A (en) | 2004-06-24 |
| JP3753430B2 true JP3753430B2 (en) | 2006-03-08 |
Family
ID=32709416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004010009A Expired - Fee Related JP3753430B2 (en) | 2004-01-19 | 2004-01-19 | Disk storage system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753430B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555242B2 (en) | 2006-03-01 | 2010-09-29 | 株式会社日立製作所 | Power supply device and power supply method |
| JP5186148B2 (en) * | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | Digitally controlled switching power supply |
| FI20070672A0 (en) | 2007-09-04 | 2007-09-04 | Efore Oyj | A method for generating alternating electricity |
-
2004
- 2004-01-19 JP JP2004010009A patent/JP3753430B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004180500A (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135842B2 (en) | Voltage regulator having improved IR drop | |
| Jordan | UC3907 load share IC simplifies parallel power supply design | |
| JP4811850B2 (en) | Switching regulator | |
| JP4688227B2 (en) | Power supply paralleling compensated droop method (C-droop method) | |
| EP2377219B1 (en) | Method and system for voltage independent power supply load sharing | |
| US9141121B2 (en) | Voltage regulator | |
| US8576589B2 (en) | Switch state controller with a sense current generated operating voltage | |
| US20080164759A1 (en) | Redundant power supply architecture with voltage level range based load switching | |
| US20150333514A1 (en) | Cable drop compensation circuit and power circuit using the same | |
| US7274113B2 (en) | Power supply circuit and electronic device | |
| JP7151574B2 (en) | Power system and power supply | |
| US7012791B2 (en) | Constant-voltage power supply unit | |
| US8331117B2 (en) | Multiple power supplies balance system | |
| JP3414228B2 (en) | POWER SUPPLY DEVICE AND POWER SUPPLY SYSTEM USING THE SAME | |
| US10761549B2 (en) | Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators | |
| JP3534109B2 (en) | POWER SUPPLY DEVICE AND POWER SUPPLY SYSTEM USING THE SAME | |
| JP3753430B2 (en) | Disk storage system | |
| US10128748B2 (en) | Switching power-supply apparatus and droop characteristic correction method | |
| JPS58112114A (en) | Dc stabilized power supply circuit | |
| US20130154605A1 (en) | Constant voltage circuit and electronic device including same | |
| US20100181971A1 (en) | Power system having a local sense control dominant over a remote sense control to avoid effects of interconnection failure modes | |
| JP4840377B2 (en) | Power supply circuit and control method thereof | |
| US5949667A (en) | Supply device with converters connected in redundant mode | |
| JPH04297909A (en) | Transition-state protecting type separated output stage | |
| CN100372207C (en) | Parallel power supply combined with active dropout current sharing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |