JP3752231B2 - Front-end module - Google Patents

Front-end module Download PDF

Info

Publication number
JP3752231B2
JP3752231B2 JP2003037473A JP2003037473A JP3752231B2 JP 3752231 B2 JP3752231 B2 JP 3752231B2 JP 2003037473 A JP2003037473 A JP 2003037473A JP 2003037473 A JP2003037473 A JP 2003037473A JP 3752231 B2 JP3752231 B2 JP 3752231B2
Authority
JP
Japan
Prior art keywords
terminal
signal
frequency
integration
end module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003037473A
Other languages
Japanese (ja)
Other versions
JP2004032673A5 (en
JP2004032673A (en
Inventor
信也 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003037473A priority Critical patent/JP3752231B2/en
Publication of JP2004032673A publication Critical patent/JP2004032673A/en
Priority to US10/774,607 priority patent/US7373171B2/en
Publication of JP2004032673A5 publication Critical patent/JP2004032673A5/ja
Application granted granted Critical
Publication of JP3752231B2 publication Critical patent/JP3752231B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Transceivers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の通信装置において送信信号および受信信号を処理するためのフロントエンドモジュールに関する。
【０００２】
【従来の技術】
近年、携帯電話は、第３世代を迎え、単なる通話機能だけではなく、高速データ通信機能をも有することが必須となりつつある。そのため、各国において、高速データ通信を可能にする種々の多重化方式の採用が検討されている。しかしながら、多重化方式の統一は困難な状況である。そのため、携帯電話には、マルチモード（複数方式）およびマルチバンド（複数の周波数帯）に対応することが求められている。
【０００３】
例えば、欧州では、既に、ＧＳＭ（Global System for Mobile Communications）方式とＤＣＳ（Digital Cellular System）方式とに対応可能なデュアルバンド型携帯電話が全域で普及している。ＧＳＭ方式とＤＣＳ方式は、いずれも時分割多重接続方式である。欧州では、第３世代携帯電話として、上記の２方式に加え、大きなデータ通信速度（例えば２Ｍｂｐｓ）を実現することができる広帯域符号分割多重接続（以下、Ｗ−ＣＤＭＡとも記す。）方式にも対応可能なデュアルモード・トリプルバンド型携帯電話を採用することを予定している。
【０００４】
携帯電話では、上述のように新たな機能が付加されると、回路がより複雑になると共に部品点数が増える。そのため、携帯電話では、より高密度の部品実装技術が要求されている。また、このような事情から、携帯電話の内部の高周波回路では、その実装スペースを削減するため、部品の小型軽量化、複合化および集積化が不可欠となっている。
【０００５】
特許文献１には、ＧＳＭ方式およびＤＣＳ方式に対応したデュアルバンド型携帯電話用の高周波スイッチモジュールが記載されている。この高周波スイッチモジュールでは、分波回路によってＧＳＭ方式に対応した周波数帯域とＤＣＳ方式に対応した周波数帯域とを分離すると共に、２つの高周波スイッチを用いて、各周波数帯域における送信信号と受信信号とを分離するようになっている。
【０００６】
また、特許文献２には、３つの周波数帯域を使用する３つの通信システムのそれぞれの送信信号および受信信号を処理するための高周波モジュールが記載されている。この高周波モジュールでは、ダイプレクサによって、低周波数帯域と高周波数帯域とを分離する。高周波数帯域には、第１および第２の通信システムの２つの周波数帯域が含まれている。低周波数帯域には、第３の通信システムの周波数帯域が含まれている。第１および第２の通信システムの受信信号と、第１および第２の通信システムの送信信号は、第１の高周波スイッチによって分離される。また、第３の通信システムの送信信号と受信信号は、第２の高周波スイッチによって分離される。また、第１の通信システムの受信信号と第２の通信システムの受信信号は、２つのＳＡＷフィルタによって分離される。また、特許文献２には、複数のシート層を積層してなる積層体によって、高周波モジュールの構成要素を複合化することが記載されている。
【０００７】
【特許文献１】
特開平１１−２２５０８８号公報
【特許文献２】
特開２００２−４３９７７号公報
【０００８】
【発明が解決しようとする課題】
特許文献１に記載された高周波スイッチモジュールでは、高周波スイッチを用いて、各周波数帯域における送信信号と受信信号とを分離している。また、特許文献２に記載された高周波モジュールでも、高周波スイッチを用いて送信信号と受信信号とを分離している。そのため、特許文献１に記載された高周波スイッチモジュールや、特許文献２に記載された高周波モジュールでは、ＣＤＭＡ方式に対応することができないという問題点がある。
【０００９】
なお、特許文献２では、２つの通信方式の受信信号を分離する２つのＳＡＷフィルタを含むものをＳＡＷデュプレクサと称している。しかし、一般的に、デュプレクサは、送信信号と受信信号とを分離するものを指す。本発明の実施の形態においても、送信信号と受信信号とを分離するものをデュプレクサと呼ぶ。従って、特許文献２におけるＳＡＷデュプレクサは、機能上、本発明の実施の形態におけるデュプレクサとは異なるものである。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号を処理できると共に符号分割多重接続方式に対応可能で、且つ小型軽量化、複合化および集積化が容易なフロントエンドモジュールを提供することにある。
【００１１】
【課題を解決するための手段】
本発明のフロントエンドモジュールは、第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号を処理するためのモジュールであって、
アンテナに接続され、第１および第２の周波数帯域を分離する第１の分離手段と、
第１の分離手段に接続され、それぞれフィルタとして機能する２つの弾性波素子を含み、第１の周波数帯域における送信信号と受信信号とを分離する第２の分離手段と、
第１の分離手段に接続され、それぞれフィルタとして機能する２つの弾性波素子を含み、第２の周波数帯域における送信信号と受信信号とを分離する第３の分離手段と、
第１ないし第３の分離手段を集積するための１つの集積用多層基板とを備え、第１の分離手段は、集積用多層基板の内部または表面上の導体層を用いて構成されているものである。
【００１２】
本発明のフロントエンドモジュールでは、第１の分離手段によって、第１および第２の周波数帯域が分離され、２つの弾性波素子を含む第２の分離手段によって、第１の周波数帯域における送信信号と受信信号とが分離され、２つの弾性波素子を含む第３の分離手段によって、第２の周波数帯域における送信信号と受信信号とが分離される。第１ないし第３の分離手段は、１つの集積用多層基板によって集積されている。また、第１の分離手段は、集積用多層基板の内部または表面上の導体層を用いて構成されている。なお、弾性波素子とは、弾性波を利用した素子である。弾性波素子は、弾性表面波を利用する弾性表面波素子でもよいし、バルク弾性波を利用するバルク弾性波素子でもよい。
【００１３】
本発明のフロントエンドモジュールにおいて、第２の分離手段に含まれる２つの弾性波素子および第３の分離手段に含まれる２つの弾性波素子は、集積用多層基板に実装され、弾性波素子以外の第２の分離手段および第３の分離手段の回路部分の少なくとも一部は、集積用多層基板の内部または表面上の導体層を用いて構成されていてもよい。
【００１４】
また、本発明のフロントエンドモジュールにおいて、第１の分離手段は、第１の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域内の周波数の信号を遮断するフィルタと、第２の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域内の周波数の信号を遮断するフィルタとを有していてもよい。
【００１５】
また、本発明のフロントエンドモジュールにおいて、第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号は、符号分割多重接続方式の信号であってもよい。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、本発明の第１の実施の形態に係るフロントエンドモジュールについて説明する。本実施の形態に係るフロントエンドモジュールは、時分割多重接続方式であるＧＳＭ方式と、時分割多重接続方式であるＤＣＳ方式と、符号分割多重接続方式であるＷ−ＣＤＭＡ方式と、符号分割多重接続方式である狭帯域符号分割多重接続（以下、Ｎ−ＣＤＭＡと記す。）方式に対応し、これらの各方式の送信信号および受信信号を処理するモジュールである。ＧＳＭ方式の送信信号の周波数帯域は８８０ＭＨｚ〜９１５ＭＨｚである。ＧＳＭ方式の受信信号の周波数帯域は９２５ＭＨｚ〜９６０ＭＨｚである。ＤＣＳ方式の送信信号の周波数帯域は１７１０ＭＨｚ〜１７８５ＭＨｚである。ＤＣＳ方式の受信信号の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚである。Ｗ−ＣＤＭＡ方式の送信信号の周波数帯域は１９２０ＭＨｚ〜１９９０ＭＨｚである。Ｗ−ＣＤＭＡ方式の受信信号の周波数帯域は２１１０ＭＨｚ〜２１８０ＭＨｚである。Ｎ−ＣＤＭＡ方式の送信信号の周波数帯域は８２４ＭＨｚ〜８４９ＭＨｚである。Ｎ−ＣＤＭＡ方式の受信信号の周波数帯域は８６９ＭＨｚ〜８９４ＭＨｚである。
【００１７】
Ｎ−ＣＤＭＡ方式の送信信号および受信信号の周波数帯域は、本発明における第１の周波数帯域に対応する。Ｗ−ＣＤＭＡ方式の送信信号および受信信号の周波数帯域は、本発明における第２の周波数帯域に対応する。
【００１８】
まず、図１を参照して、本実施の形態に係るフロントエンドモジュールを含む携帯電話の高周波回路の一例について説明する。図１に示した高周波回路は、アンテナ１と、このアンテナ１に接続された本実施の形態に係るフロントエンドモジュール２と、主に信号の変調および復調を行う集積回路３とを備えている。高周波回路は、更に、ＧＳＭ方式およびＤＣＳ方式用の２つの電圧制御発振器４，５と、Ｗ−ＣＤＭＡ方式用の電圧制御発振器６Ｗと、Ｎ−ＣＤＭＡ方式用の電圧制御発振器６Ｎとを備えている。これらの電圧制御発振器４，５，６Ｗ，６Ｎは集積回路３に接続されている。
【００１９】
高周波回路は、更に、入力端がフロントエンドモジュール２に接続され、それぞれ出力端が集積回路３に接続されたバンドパスフィルタ（以下、ＢＰＦと記す。）２５Ｇ，２５Ｄと、入力端がフロントエンドモジュール２に接続されたローノイズアンプ３６Ｗと、入力端がローノイズアンプ３６Ｗの出力端に接続され、出力端が集積回路３に接続されたＢＰＦ３７Ｗと、入力端がフロントエンドモジュール２に接続されたローノイズアンプ３６Ｎと、入力端がローノイズアンプ３６Ｎの出力端に接続され、出力端が集積回路３に接続されたＢＰＦ３７Ｎとを備えている。ＢＰＦ２５Ｇ，２５Ｄ，３７Ｗ，３７Ｎは、それぞれ弾性波素子を用いて構成されている。
【００２０】
高周波回路は、更に、入力端が集積回路３に接続された電力増幅器（図ではＰＡと記す。）２１Ｇと、入力端が電力増幅器２１Ｇの出力端に接続されたカプラ２２Ｇと、カプラ２２Ｇの出力に基づいて、電力増幅器２１Ｇの出力利得が一定になるように電力増幅器２１Ｇを制御する自動出力制御回路（図ではＡＰＣと記す。）２３Ｇと、入力端がカプラ２２Ｇの出力端に接続され、出力端がフロントエンドモジュール２に接続されたローパスフィルタ（以下、ＬＰＦと記す。）２４Ｇとを備えている。これらは、ＧＳＭ方式用の回路である。高周波回路は、更に、上記ＧＳＭ方式用の回路と同様に構成された、ＤＣＳ方式用の電力増幅器２１Ｄ、カプラ２２Ｄ、自動出力制御回路２３ＤおよびＬＰＦ２４Ｄを備えている。
【００２１】
高周波回路は、更に、入力端が集積回路３に接続されたＢＰＦ３１Ｗと、入力端がＢＰＦ３１Ｗの出力端に接続された電力増幅器３２Ｗと、入力端が電力増幅器３２Ｗの出力端に接続されたカプラ３３Ｗと、カプラ３３Ｗの出力に基づいて、電力増幅器３２Ｗの出力利得が一定になるように電力増幅器３２Ｗを制御する自動出力制御回路３４Ｗと、入力端がカプラ３３Ｗの出力端に接続され、出力端がフロントエンドモジュール２に接続されたアイソレータ３５Ｗとを備えている。これらは、Ｗ−ＣＤＭＡ方式用の回路である。高周波回路は、更に、上記Ｗ−ＣＤＭＡ方式用の回路と同様に構成された、Ｎ−ＣＤＭＡ方式用のＢＰＦ３１Ｎ、電力増幅器３２Ｎ、カプラ３３Ｎ、自動出力制御回路３４Ｎおよびアイソレータ３５Ｎを備えている。ＢＰＦ３１Ｗ，３１Ｎは弾性波素子を用いて構成されている。
【００２２】
次に、フロントエンドモジュール２について詳しく説明する。フロントエンドモジュール２は、ダイプレクサ１１と、高周波スイッチ１６，１７，１２Ｇ，１２Ｄと、デュプレクサ１３Ｗ，１３Ｎとを備えている。ダイプレクサ１１は、本発明における第１の分離手段に対応する。デュプレクサ１３Ｎは、本発明における第２の分離手段に対応する。デュプレクサ１３Ｗは、本発明における第３の分離手段に対応する。
【００２３】
ダイプレクサ１１は、第１ないし第３のポートを有している。第１のポートはアンテナ１に接続されている。第２のポートはＮ−ＣＤＭＡ方式の信号およびＧＳＭ方式の信号を入出力するようになっている。第３のポートはＷ−ＣＤＭＡ方式の信号およびＤＣＳ方式の信号を入出力するようになっている。
【００２４】
ダイプレクサ１１の第２のポートは、高周波スイッチ１７の可動接点に接続されている。高周波スイッチ１７の２つの固定接点のうちの一方の固定接点はデュプレクサ１３Ｎに接続されている。高周波スイッチ１７の他方の固定接点は、高周波スイッチ１２Ｇの可動接点に接続されている。高周波スイッチ１２Ｇの２つの固定接点のうちの一方の固定接点（符号Ｒを付した固定接点）はＢＰＦ２５Ｇの入力端に接続されている。高周波スイッチ１２Ｇの他方の固定接点（符号Ｔを付した固定接点）はＬＰＦ２４Ｇの出力端に接続されている。
【００２５】
ダイプレクサ１１の第３のポートは、高周波スイッチ１６の可動接点に接続されている。高周波スイッチ１６の２つの固定接点のうちの一方の固定接点はデュプレクサ１３Ｗに接続されている。高周波スイッチ１６の他方の固定接点は、高周波スイッチ１２Ｄの可動接点に接続されている。高周波スイッチ１２Ｄの２つの固定接点のうちの一方の固定接点（符号Ｒを付した固定接点）はＢＰＦ２５Ｄの入力端に接続されている。高周波スイッチ１２Ｄの他方の固定接点（符号Ｔを付した固定接点）はＬＰＦ２４Ｄの出力端に接続されている。
【００２６】
デュプレクサ１３Ｎは、共通端子と受信端子（符号Ｒを付した端子）と送信端子（符号Ｔを付した端子）とを有している。デュプレクサ１３Ｎの共通端子は、高周波スイッチ１７の一方の固定接点に接続されている。デュプレクサ１３Ｎの受信端子は、ローノイズアンプ３６Ｎの入力端に接続されている。デュプレクサ１３Ｎの送信端子は、アイソレータ３５Ｎの出力端に接続されている。
【００２７】
デュプレクサ１３Ｗは、共通端子と受信端子（符号Ｒを付した端子）と送信端子（符号Ｔを付した端子）とを有している。デュプレクサ１３Ｗの共通端子は、高周波スイッチ１６の一方の固定接点に接続されている。デュプレクサ１３Ｗの受信端子は、ローノイズアンプ３６Ｗの入力端に接続されている。デュプレクサ１３Ｗの送信端子は、アイソレータ３５Ｗの出力端に接続されている。
【００２８】
ダイプレクサ１１は、信号の周波数に応じて、Ｎ−ＣＤＭＡ方式の信号およびＧＳＭ方式の信号と、Ｗ−ＣＤＭＡ方式の信号およびＤＣＳ方式の信号とを分離する。具体的に説明すると、ダイプレクサ１１は、第２のポートに入力されたＮ−ＣＤＭＡ方式の送信信号またはＧＳＭ方式の送信信号と、第３のポートに入力されたＷ−ＣＤＭＡ方式の送信信号またはＤＣＳ方式の送信信号を第１のポートより出力する。また、ダイプレクサ１１は、第１のポートに入力されたＮ−ＣＤＭＡ方式の受信信号またはＧＳＭ方式の受信信号を第２のポートより出力し、第１のポートに入力されたＷ−ＣＤＭＡ方式の受信信号またはＤＣＳ方式の受信信号を第３のポートより出力する。
【００２９】
高周波スイッチ１７は、Ｎ−ＣＤＭＡ方式の送信信号および受信信号と、ＧＳＭ方式の送信信号および受信信号とを分離する。具体的に説明すると、高周波スイッチ１７は、一方の固定接点に入力されたＮ−ＣＤＭＡ方式の送信信号を可動接点より出力し、可動接点に入力されたＮ−ＣＤＭＡ方式の受信信号を一方の固定接点より出力する。また、高周波スイッチ１７は、他方の固定接点に入力されたＧＳＭ方式の送信信号を可動接点より出力し、可動接点に入力されたＧＳＭ方式の受信信号を他方の固定接点より出力する。
【００３０】
高周波スイッチ１６は、Ｗ−ＣＤＭＡ方式の送信信号および受信信号と、ＤＣＳ方式の送信信号および受信信号とを分離する。具体的に説明すると、高周波スイッチ１６は、一方の固定接点に入力されたＷ−ＣＤＭＡ方式の送信信号を可動接点より出力し、可動接点に入力されたＷ−ＣＤＭＡ方式の受信信号を一方の固定接点より出力する。また、高周波スイッチ１６は、他方の固定接点に入力されたＤＣＳ方式の送信信号を可動接点より出力し、可動接点に入力されたＤＣＳ方式の受信信号を他方の固定接点より出力する。
【００３１】
高周波スイッチ１２Ｇは、ＧＳＭ方式の送信信号とＧＳＭ方式の受信信号とを分離する。具体的に説明すると、高周波スイッチ１２Ｇは、可動接点に入力されたＧＳＭ方式の受信信号（図では、ＧＳＭ／ＲＸと記す。）を一方の固定接点より出力し、他方の固定接点に入力されたＧＳＭ方式の送信信号（図では、ＧＳＭ／ＴＸと記す。）を可動接点より出力する。
【００３２】
高周波スイッチ１２Ｄは、ＤＣＳ方式の送信信号とＤＣＳ方式の受信信号とを分離する。具体的に説明すると、高周波スイッチ１２Ｄは、可動接点に入力されたＤＣＳ方式の受信信号（図では、ＤＣＳ／ＲＸと記す。）を一方の固定接点より出力し、他方の固定接点に入力されたＤＣＳ方式の送信信号（図では、ＤＣＳ／ＴＸと記す。）を可動接点より出力する。
【００３３】
デュプレクサ１３Ｗは、周波数の違いによって、Ｗ−ＣＤＭＡ方式の送信信号とＷ−ＣＤＭＡ方式の受信信号とを分離する。具体的に説明すると、デュプレクサ１３Ｗは、共通端子に入力されたＷ−ＣＤＭＡ方式の受信信号（図では、ＷＣＤＭＡ／ＲＸと記す。）を受信端子より出力し、送信端子に入力されたＷ−ＣＤＭＡ方式の送信信号（図では、ＷＣＤＭＡ／ＴＸと記す。）を共通端子より出力する。
【００３４】
デュプレクサ１３Ｎは、周波数の違いによって、Ｎ−ＣＤＭＡ方式の送信信号とＮ−ＣＤＭＡ方式の受信信号とを分離する。具体的に説明すると、デュプレクサ１３Ｎは、共通端子に入力されたＮ−ＣＤＭＡ方式の受信信号（図では、ＮＣＤＭＡ／ＲＸと記す。）を受信端子より出力し、送信端子に入力されたＮ−ＣＤＭＡ方式の送信信号（図では、ＮＣＤＭＡ／ＴＸと記す。）を共通端子より出力する。
【００３５】
次に、集積回路３について説明する。集積回路３は、Ｉ信号とＱ信号からなるベースバンドの入力信号を入力すると共に、Ｉ信号とＱ信号からなるベースバンドの出力信号を出力するようになっている。
【００３６】
集積回路３は、入力端がＢＰＦ２５Ｇの出力端に接続されたミキサ４２Ｇと、入力端がミキサ４２Ｇの出力端に接続された増幅器４３Ｇと、入力端がＢＰＦ２５Ｄの出力端に接続されたミキサ４２Ｄと、入力端がミキサ４２Ｄの出力端に接続された増幅器４３Ｄとを備えている。集積回路３は、更に、入力端がＢＰＦ３７Ｗの出力端に接続されたミキサ４２Ｗと、入力端がミキサ４２Ｗの出力端に接続された増幅器４３Ｗと、入力端がＢＰＦ３７Ｎの出力端に接続されたミキサ４２Ｎと、入力端がミキサ４２Ｎの出力端に接続された増幅器４３Ｎとを備えている。
【００３７】
集積回路３は、更に、出力端が電力増幅器２１Ｇ，２１Ｄの各入力端に接続されたミキサ４１と、出力端がＢＰＦ３１Ｗの入力端に接続されたミキサ４１Ｗと、出力端がＢＰＦ３１Ｎの入力端に接続されたミキサ４１Ｎと備えている。ミキサ４２Ｇ，４２Ｄは電圧制御発振器５に接続されている。ミキサ４２Ｗは電圧制御発振器６Ｗに接続されている。ミキサ４１は電圧制御発振器４に接続されている。ミキサ４１Ｗは電圧制御発振器６Ｗに接続されている。ミキサ４１Ｎは電圧制御発振器６Ｎに接続されている。
【００３８】
集積回路３は、更に、ＧＳＭ方式およびＤＣＳ方式用の位相同期化ループ回路（図ではＧＳＭ／ＤＣＳ ＰＬＬと記す。）４４と、Ｗ−ＣＤＭＡ方式用の位相同期化ループ回路（図ではＷ−ＣＤＭＡ ＰＬＬと記す。）４５Ｗと、Ｎ−ＣＤＭＡ方式用の位相同期化ループ回路（図ではＮ−ＣＤＭＡ ＰＬＬと記す。）４５Ｎとを備えている。位相同期化ループ回路４４は、電圧制御発振器４，５に接続されている。位相同期化ループ回路４５Ｗは、電圧制御発振器６Ｗに接続されている。位相同期化ループ回路４５Ｎは、電圧制御発振器６Ｎに接続されている。
【００３９】
ミキサ４２Ｇは、ＢＰＦ２５Ｇの出力信号に、電圧制御発振器５が出力する高周波信号をミックスして、高周波の受信信号をベースバンド信号に変換するようになっている。ミキサ４２Ｄは、ＢＰＦ２５Ｄの出力信号に、電圧制御発振器５が出力する高周波信号をミックスして、高周波の受信信号をベースバンド信号に変換するようになっている。ミキサ４２Ｗは、ＢＰＦ３７Ｗの出力信号に、電圧制御発振器６Ｗが出力する高周波信号をミックスして、高周波の受信信号をベースバンド信号に変換するようになっている。ミキサ４２Ｎは、ＢＰＦ３７Ｎの出力信号に、電圧制御発振器６Ｎが出力する高周波信号をミックスして、高周波の受信信号をベースバンド信号に変換するようになっている。
【００４０】
ミキサ４１は、集積回路３に入力されたベースバンド信号に、電圧制御発振器４が出力する高周波信号をミックスして、ベースバンド信号を高周波の送信信号に変換するようになっている。ミキサ４１Ｗは、集積回路３に入力されたベースバンド信号に、電圧制御発振器６Ｗが出力する高周波信号をミックスして、ベースバンド信号を高周波の送信信号に変換するようになっている。ミキサ４１Ｎは、集積回路３Ｃに入力されたベースバンド信号に、電圧制御発振器６Ｎが出力する高周波信号をミックスして、ベースバンド信号を高周波の送信信号に変換するようになっている。
【００４１】
図示しないが、集積回路３は、更に、入力したＩ信号とＱ信号を直交変調し、変調された信号をミキサ４１，４１Ｗ，４１Ｎに送る機能と、増幅器４３Ｇ，４３Ｄ，４３Ｗ，４３Ｎの出力信号を直交復調してＩ信号とＱ信号とを生成し、これらを出力する機能とを備えている。なお、ミキサ４１，４１Ｗ，４１Ｎが直交変調する機能を兼ね備えていてもよいし、ミキサ４２Ｇ，４２Ｄ，４２Ｗ，４２Ｎが直交復調する機能を兼ね備えていてもよい。
【００４２】
高周波スイッチ１２Ｇより出力されるＧＳＭ方式の受信信号は、ＢＰＦ２５Ｇを通過してミキサ４２Ｇに入力されるようになっている。高周波スイッチ１２Ｄより出力されるＤＣＳ方式の受信信号は、ＢＰＦ２５Ｄを通過してミキサ４２Ｄに入力されるようになっている。デュプレクサ１３Ｗより出力されるＷ−ＣＤＭＡ方式の受信信号は、ローノイズアンプ３６ＷおよびＢＰＦ３７Ｗを通過してミキサ４２Ｗに入力されるようになっている。デュプレクサ１３Ｎより出力されるＮ−ＣＤＭＡ方式の受信信号は、ローノイズアンプ３６ＮおよびＢＰＦ３７Ｎを通過してミキサ４２Ｎに入力されるようになっている。
【００４３】
ミキサ４１の出力信号は、電力増幅器２１Ｇ、カプラ２２ＧおよびＬＰＦ２４Ｇを通過して高周波スイッチ１２Ｇに入力されると共に、電力増幅器２１Ｄ、カプラ２２ＤおよびＬＰＦ２４Ｄを通過して高周波スイッチ１２Ｄに入力されるようになっている。ミキサ４１Ｗの出力信号は、ＢＰＦ３１Ｗ、電力増幅器３２Ｗ、カプラ３３Ｗおよびアイソレータ３５Ｗを通過してデュプレクサ１３Ｗに入力されるようになっている。ミキサ４１Ｎの出力信号は、ＢＰＦ３１Ｎ、電力増幅器３２Ｎ、カプラ３３Ｎおよびアイソレータ３５Ｎを通過してデュプレクサ１３Ｎに入力されるようになっている。
【００４４】
次に、図２を参照して、ダイプレクサ１１の回路構成の一例について説明する。図２に示したダイプレクサ１１は、第１ないし第３のポート１１１，１１２，１１３を有している。第１のポート１１１はアンテナ１に接続されるようになっている。第２のポート１１２はＧＳＭ方式の信号およびＮ−ＣＤＭＡ方式の信号を入出力するようになっている。第３のポート１１３はＤＣＳ方式の信号およびＷ−ＣＤＭＡ方式の信号を入出力するようになっている。ダイプレクサ１１は、更に、一端が第１のポート１１１に接続されたキャパシタ１１４と、一端がキャパシタ１１４の他端に接続されたインダクタ１１５と、一端がインダクタ１１５の他端に接続され、他端が第２のポート１１２に接続されたインダクタ１１６と、一端がインダクタ１１５の他端に接続され、他端が第２のポート１１２に接続されたキャパシタ１１７と、一端がインダクタ１１５の他端に接続され、他端が接地されたキャパシタ１１８と、一端が第２のポート１１２に接続され、他端が接地されたキャパシタ１１９とを有している。インダクタ１１５，１１６およびキャパシタ１１７，１１８，１１９は、ＧＳＭ方式およびＮ−ＣＤＭＡ方式のそれぞれの送信信号および受信信号を通過させるＬＰＦを構成している。
【００４５】
ダイプレクサ１１は、更に、一端がキャパシタ１１４の他端に接続されたキャパシタ１２０と、一端がキャパシタ１２０の他端に接続され、他端が第３のポート１１３に接続されたキャパシタ１２１と、一端がキャパシタ１２０の他端に接続されたキャパシタ１２２と、一端がキャパシタ１２２の他端に接続され、他端が接地されたインダクタ１２３とを有している。キャパシタ１２０，１２１，１２２およびインダクタ１２３は、ＤＣＳ方式およびＷ−ＣＤＭＡ方式のそれぞれの送信信号および受信信号を通過させるハイパスフィルタ（以下、ＨＰＦと記す。）を構成している。
【００４６】
次に、図３を参照して、高周波スイッチ１２Ｇの回路構成の一例について説明する。図３に示した高周波スイッチ１２Ｇは、可動接点１３１と、２つの固定接点１３２，１３３と、２つの制御端子１３４，１３５とを有している。固定接点１３２は、図１において記号Ｔを付した固定接点である。固定接点１３３は、図１において記号Ｒを付した固定接点である。高周波スイッチ１２Ｇは、更に、一端が可動接点１３１に接続されたキャパシタ１３６と、カソードがキャパシタ１３６の他端に接続されたダイオード１３７と、一端がダイオード１３７のアノードに接続され、他端が固定接点１３２に接続されたキャパシタ１３８と、一端がダイオード１３７のアノードに接続され、他端が制御端子１３４に接続されたインダクタ１３９と、一端が制御端子１３４に接続され、他端が接地されたキャパシタ１４０とを有している。
【００４７】
高周波スイッチ１２Ｇは、更に、一端がキャパシタ１３６の他端に接続されたインダクタ１４１と、一端がインダクタ１４１の他端に接続され、他端が固定接点１３３に接続されたキャパシタ１４２と、アノードがインダクタ１４１の他端に接続され、カソードが制御端子１３５に接続されたダイオード１４３と、一端が制御端子１３５に接続され、他端が接地されたキャパシタ１４４とを有している。
【００４８】
高周波スイッチ１２Ｇでは、制御端子１３４に印加される制御信号がハイレベルで、制御端子１３５に印加される制御信号がローレベルのときには、２つのダイオード１３７，１４３が共にオン状態となり、可動接点１３１に固定接点１３２が接続される。一方、制御端子１３４に印加される制御信号がローレベルで、制御端子１３５に印加される制御信号がハイレベルのときには、２つのダイオード１３７，１４３が共にオフ状態となり、可動接点１３１に固定接点１３３が接続される。
【００４９】
なお、図１における高周波スイッチ１２Ｄ，１６，１７の構成は、高周波スイッチ１２Ｇと同様である。
【００５０】
次に、図４を参照して、デュプレクサ１３Ｗの回路構成の一例について説明する。図４に示したデュプレクサ１３Ｗは、共通端子１５１と受信端子１５２と送信端子１５３とを有している。デュプレクサ１３Ｗは、更に、一端が共通端子１５１に接続された受信側ディレーライン１５４と、入力端が受信側ディレーライン１５４の他端に接続され、出力端が受信端子１５２に接続された受信側ＢＰＦ１５５とを有している。デュプレクサ１３Ｗは、更に、一端が共通端子１５１に接続された送信側ディレーライン１５６と、出力端が送信側ディレーライン１５６の他端に接続され、入力端が送信端子１５３に接続された送信側ＢＰＦ１５７とを有している。ＢＰＦ１５５，１５７は、いずれも弾性波素子を用いて構成されている。
【００５１】
受信側ディレーライン１５４は、受信端子１５２側からデュプレクサ１３Ｗを見たときに、受信信号の周波数帯域ではインピーダンスがほぼ５０Ωとなり、送信信号の周波数帯域ではインピーダンスが十分に大きくなるように、共通端子１５１と受信側ＢＰＦ１５５との間に挿入される。同様に、送信側ディレーライン１５６は、送信端子１５３側からデュプレクサ１３Ｗを見たときに、送信信号の周波数帯域ではインピーダンスがほぼ５０Ωとなり、受信信号の周波数帯域ではインピーダンスが十分に大きくなるように、共通端子１５１と送信側ＢＰＦ１５７との間に挿入される。なお、ＢＰＦ１５５，１５７の構成によっては、受信側ディレーライン１５４と送信側ディレーライン１５６の一方のみを設ければよい場合もある。
【００５２】
なお、図４に示したデュプレクサ１３Ｗにおける共通端子１５１、受信端子１５２、送信端子１５３と、それらに接続される外部の回路との間に、それぞれ、デュプレクサ１３Ｗと外部の回路とのインピーダンス整合を行う整合回路を設けてもよい。図５は、デュプレクサ１３Ｗおよびそれに接続される整合回路の回路構成の一例を示す回路図である。図５に示した例におけるデュプレクサ１３Ｗの構成は、図４に示したデュプレクサ１３Ｗの構成と同様である。図５に示した例では、共通端子１５１に整合回路２０１が接続され、受信端子１５２に整合回路２０２が接続され、送信端子１５３に整合回路２０３が接続されている。これらの整合回路２０１，２０２，２０３は、フロントエンドモジュール２に含まれている。
【００５３】
整合回路２０１は、２つの端子２０４，２０５と、一端が端子２０４に接続されたインダクタ２０６と、一端がインダクタ２０６の他端に接続され、他端が端子２０５に接続されたインダクタ２０７と、一端がインダクタ２０６の他端に接続され、他端が接地されたキャパシタ２０８とを有している。端子２０４は、図１における高周波スイッチ１６の一方の固定接点に接続されている。端子２０５は、デュプレクサ１３Ｗの共通端子１５１に接続されている。
【００５４】
整合回路２０２は、２つの端子２１１，２１２と、この端子２１１，２１２の間に接続されたキャパシタ２１３とを有している。端子２１１は、デュプレクサ１３Ｗの受信端子１５２に接続されている。端子２１２は、図１におけるローノイズアンプ３６Ｗの入力端に接続されている。
【００５５】
整合回路２０３は、２つの端子２１５，２１６と、一端が端子２１５に接続されたインダクタ２１７と、一端がインダクタ２１７の他端に接続され、他端が端子２１６に接続されたキャパシタ２１８と、一端がキャパシタ２１８の他端に接続され、他端が接地されたキャパシタ２１９とを有している。端子２１５は、デュプレクサ１３Ｗの送信端子１５３に接続されている。端子２１６は、図１におけるアイソレータ３５Ｗの出力端に接続されている。
【００５６】
なお、図１におけるデュプレクサ１３Ｎおよびそれに接続される整合回路の回路構成は、デュプレクサ１３Ｗおよびそれに接続される整合回路の回路構成と同様である。
【００５７】
次に、図６を参照して、ＬＰＦ２４Ｇの回路構成の一例について説明する。図６に示したＬＰＦ２４Ｇは、入力端子１６１と出力端子１６２とを有している。ＬＰＦ２４Ｇは、更に、一端が入力端子１６１に接続され、他端が接地されたキャパシタ１６３と、一端が入力端子１６１に接続されたインダクタ１６４と、一端が入力端子１６１に接続され、他端がインダクタ１６４の他端に接続されたキャパシタ１６５と、一端がインダクタ１６４の他端に接続され、他端が接地されたキャパシタ１６６とを有している。ＬＰＦ２４Ｇは、更に、一端がインダクタ１６４の他端に接続され、他端が出力端子１６２に接続されたインダクタ１６７と、一端がインダクタ１６４の他端に接続され、他端が出力端子１６２に接続されたキャパシタ１６８と、一端が出力端子１６２に接続され、他端が接地されたキャパシタ１６９とを有している。なお、図１におけるＬＰＦ２４Ｄの回路構成は、ＬＰＦ２４Ｇと同様である。
【００５８】
次に、図７を参照して、カプラ２２Ｇの回路構成の一例について説明する。図７に示したカプラ２２Ｇは、入力端子１７１と、出力端子１７２と、モニタ端子１７３と、負荷接続端子１７４とを有している。カプラ２２Ｇは、更に、一端が入力端子１７１に接続され、他端がモニタ端子１７３に接続されたキャパシタ１７５と、一端が入力端子１７１に接続され、他端が出力端子１７２に接続されたインダクタ１７６と、一端がモニタ端子１７３に接続され、他端が負荷接続端子１７４に接続されたインダクタ１７７と、一端が出力端子１７２に接続され、他端が負荷接続端子１７４に接続されたキャパシタ１７８とを有している。モニタ端子１７３は、自動出力制御回路２３Ｇの入力端に接続されるようになっている。負荷接続端子１７４は、５０Ωの負荷を介して接地されるようになっている。なお、図１におけるカプラ２２Ｄ，３３Ｗ，３３Ｎの回路構成は、カプラ２２Ｇと同様である。
【００５９】
次に、図８を参照して、電力増幅器２１Ｇの回路構成の一例について説明する。図８に示した電力増幅器２１Ｇは、入力端子１８１と、出力端子１８２と、電源端子１８３と、接地端子１８４とを有している。電源端子１８３には、電源電圧が印加されるようになっている。
【００６０】
電力増幅器２１Ｇは、更に、増幅器として機能するモノリシック・マイクロウェーブ集積回路（以下、ＭＭＩＣと記す。）１８５を有している。ＭＭＩＣ１８５の接地端は接地端子１８４に接続されている。電力増幅器２１Ｇは、更に、一端が入力端子１８１に接続され、他端がＭＭＩＣ１８５の入力端に接続されたキャパシタ１８６と、一端がキャパシタ１８６の他端に接続され、他端が接地端子１８４に接続されたインダクタ１８７とを有している。キャパシタ１８６およびインダクタ１８７は、入力整合回路１９５を構成している。
【００６１】
電力増幅器２１Ｇは、更に、一端がＭＭＩＣ１８５の出力端に接続されたキャパシタ１８８と、一端がキャパシタ１８８の他端に接続され、他端が出力端子１８２に接続されたキャパシタ１８９と、一端がキャパシタ１８８の他端に接続され、他端が接地端子１８４に接続されたインダクタ１９０と、一端が出力端子１８２に接続され、他端が接地端子１８４に接続されたインダクタ１９１とを有している。キャパシタ１８８，１８９およびインダクタ１９０，１９１は、出力整合回路１９６を構成している。
【００６２】
電力増幅器２１Ｇは、更に、それぞれ一端が電源端子１８３に接続され、他端が接地端子１８４に接続されたキャパシタ１９２，１９３と、一端が電源端子１８３に接続され、他端がＭＭＩＣ１８５の電源入力端に接続されたチョークコイル１９４とを有している。なお、図１における電力増幅器２１Ｄ，３２Ｗ，３２Ｎの回路構成は、電力増幅器２１Ｇと同様である。
【００６３】
次に、フロントエンドモジュール２の構造について説明する。フロントエンドモジュール２は、ダイプレクサ１１、高周波スイッチ１６，１７，１２Ｇ，１２Ｄおよびデュプレクサ１３Ｗ，１３Ｎを集積するための１つの集積用多層基板を備えている。集積用多層基板は、誘電体層と、パターン化された導体層とが交互に積層された構造になっている。フロントエンドモジュール２の回路は、集積用多層基板の内部または表面上の導体層と、集積用多層基板に搭載された素子とによって構成されている。特に、ダイプレクサ１１は、集積用多層基板の内部または表面上の導体層を用いて構成されている。
【００６４】
次に、図９ないし図１１を参照して、本実施の形態におけるデュプレクサ１３Ｗ，１３Ｎの構造の３つの例について順に説明する。なお、ここでは、弾性波素子として弾性表面波素子を用いた場合の例について説明するが、弾性表面波素子の代わりにバルク弾性波素子を用いてもよい。弾性表面波素子が圧電体の表面を伝播する音波（弾性表面波）を利用しているのに対し、バルク弾性波素子は、圧電体内部（バルク弾性波）を伝播する音波を利用するものである。このバルク弾性波素子のうち、特に圧電体薄膜を用いて作製されたものを薄膜バルク波素子と呼び、特に圧電体薄膜を用いて作製された共振器を薄膜バルク波共振器（Film Bulk Acoustic Resonator：ＦＢＡＲ）と呼ぶ。上記弾性波素子としては、上記薄膜バルク波素子を用いてもよい。この薄膜バルク波素子は、弾性表面波素子に比べて温度特性が良好である。一般に、弾性表面波素子の温度特性が４０ｐｐｍ／℃程度であるのに対し、薄膜バルク波素子の温度特性は２０ｐｐｍ／℃程度である。従って、薄膜バルク波素子は、フィルタに要求される急峻な周波数特性を実現するのに有利である。
【００６５】
図９は、デュプレクサ１３Ｗ，１３Ｎの構造の第１の例を示す断面図である。第１の例では、デュプレクサ１３Ｗ，１３Ｎは、図４における受信側ＢＰＦ１５５に用いられる弾性表面波素子を含むチップ５１と、図４における送信側ＢＰＦ１５７に用いられる弾性表面波素子を含むチップ５２と、これら２つのチップ５１，５２が実装された実装基板５３と、チップ５１，５２を封止するキャップ５４とを有している。実装基板５３は、例えば、誘電体層の材料としてセラミックを用いたセラミック多層基板になっている。実装基板５３は、弾性表面波素子以外のデュプレクサ１３Ｗまたはデュプレクサ１３Ｎの構成部分を含んでいる。例えば、デュプレクサ１３Ｗ，１３Ｎの受信側ディレーライン１５４および送信側ディレーライン１５６は、実装基板５３の内部または表面上の導体層を用いて構成されている。また、デュプレクサ１３Ｗ，１３Ｎの共通端子１５１、受信端子１５２および送信端子１５３は、実装基板５３の下面に配置されている。
【００６６】
チップ５１，５２は、ＬｉＴａＯ３等の圧電材料からなる圧電基板と、この圧電基板の一方の面に形成された櫛形電極と、この櫛形電極を外部の回路に接続するための接続電極５５とを有している。図９に示した例では、接続電極５５は、櫛形電極と同一面上に配置されている。また、この例では、チップ５１，５２は、櫛形電極が実装基板５３の上面に対向するように、フリップチップボンディングによって、実装基板５３に実装されている。なお、チップ５１，５２が実装基板５３に実装された状態で、櫛形電極と実装基板５３の上面との間に空間が形成されるようになっている。
【００６７】
第１の例では、上記の構成のデュプレクサ１３Ｗ，１３Ｎは、フロントエンドモジュール２の集積用多層基板２０に搭載されている。集積用多層基板２０は、例えば低温焼成セラミック多層基板になっている。集積用多層基板２０は、デュプレクサ１３Ｗ，１３Ｎ以外のフロントエンドモジュール２の回路を含んでいる。
【００６８】
図９には、第１の例におけるフロントエンドモジュール２の厚さの一例が示されている。この例では、デュプレクサ１３Ｗ，１３Ｎの実装基板５３の厚さが０．５ｍｍ、デュプレクサ１３Ｗ，１３Ｎの実装基板５３の上面からキャップ５４の上面までの部分の厚さが０．５ｍｍ、集積用多層基板２０の厚さが０．８ｍｍとなっている。従って、この例では、フロントエンドモジュール２の厚さは、１．８ｍｍ以上となる。
【００６９】
図１０は、デュプレクサ１３Ｗ，１３Ｎの構造の第２の例を示す断面図である。第２の例では、デュプレクサ１３Ｗ，１３Ｎは、第１の例と同様のチップ５１，５２を有している。しかし、第２の例では実装基板５３は設けられておらず、チップ５１，５２は、フロントエンドモジュール２の集積用多層基板２０に、直接搭載されている。チップ５１，５２は、例えば、櫛形電極が集積用多層基板２０の上面に対向するように、フリップチップボンディングによって、集積用多層基板２０に実装されている。なお、チップ５１，５２が集積用多層基板２０に実装された状態で、櫛形電極と集積用多層基板２０の上面との間に空間が形成されるようになっている。また、チップ５１，５２は、キャップ５４によって封止されている。
【００７０】
第２の例では、弾性表面波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分は、集積用多層基板２０に含まれている。例えば、デュプレクサ１３Ｗ，１３Ｎの受信側ディレーライン１５４および送信側ディレーライン１５６は、集積用多層基板２０の内部または表面上の導体層を用いて構成されている。また、デュプレクサ１３Ｗ，１３Ｎの共通端子１５１、受信端子１５２および送信端子１５３は、集積用多層基板２０の下面に配置されている。また、集積用多層基板２０は、デュプレクサ１３Ｗ，１３Ｎ以外のフロントエンドモジュール２の回路を含んでいる。
【００７１】
図１０には、第２の例におけるフロントエンドモジュール２の厚さの一例が示されている。この例では、集積用多層基板２０の上面からデュプレクサ１３Ｗ，１３Ｎのキャップ５４の上面までの部分の厚さが０．５ｍｍ、集積用多層基板２０の厚さが０．８ｍｍとなっている。従って、この例では、フロントエンドモジュール２の厚さは、１．３ｍｍ以上となる。
【００７２】
図１１は、デュプレクサ１３Ｗ，１３Ｎの構造の第３の例を示す断面図である。第３の例では、デュプレクサ１３Ｗ，１３Ｎは、第１の例と同様のチップ５１，５２と、これらのチップ５１，５２が実装された１つまたは２つの実装基板５６と、チップ５１，５２を封止するキャップ５４とを有している。なお、図１１には、２つのチップ５１，５２を１つの実装基板５６に実装した例を示しているが、チップ５１，５２を、それぞれ別個の実装基板５６に実装してもよい。
【００７３】
実装基板５６は、単層の誘電体層と、この誘電体層の上面および下面に設けられた、パターン化された導体層と、誘電体層の側面に設けられ、誘電体層の上面に設けられた導体層と下面に設けられた導体層とを接続する導体部とを有している。チップ５１，５２は、例えば、櫛形電極が実装基板５６の上面に対向するように、フリップチップボンディングによって、実装基板５６に実装されている。なお、チップ５１，５２が実装基板５６に実装された状態で、櫛形電極と実装基板５６の上面との間に空間が形成されるようになっている。
【００７４】
チップ５１，５２および実装基板５６は、フロントエンドモジュール２の集積用多層基板２０に搭載されている。第３の例では、弾性表面波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分は、集積用多層基板２０に含まれている。例えば、デュプレクサ１３Ｗ，１３Ｎの受信側ディレーライン１５４および送信側ディレーライン１５６は、集積用多層基板２０の内部または表面上の導体層を用いて構成されている。また、デュプレクサ１３Ｗ，１３Ｎの共通端子１５１、受信端子１５２および送信端子１５３は、集積用多層基板２０の下面に配置されている。また、集積用多層基板２０は、デュプレクサ１３Ｗ，１３Ｎ以外のフロントエンドモジュール２の回路を含んでいる。
【００７５】
図１１には、第３の例におけるフロントエンドモジュール２の厚さの一例が示されている。この例では、集積用多層基板２０の上面からデュプレクサ１３Ｗ，１３Ｎのキャップ５４の上面までの部分の厚さが０．７ｍｍ、集積用多層基板２０の厚さが０．８ｍｍとなっている。従って、この例では、フロントエンドモジュール２の厚さは、１．５ｍｍ以上となる。
【００７６】
以上説明したように、本実施の形態に係るフロントエンドモジュール２では、ダイプレクサ１１と、高周波スイッチ１６，１７，１２Ｇ，１２Ｄと、２つの弾性波素子を含むデュプレクサ１３Ｗと、２つの弾性波素子を含むデュプレクサ１３Ｎとを、１つの集積用多層基板２０によって集積している。ダイプレクサ１１は、集積用多層基板２０の内部または表面上の導体層を用いて構成されている。弾性波素子を含むデュプレクサ１３Ｗ，１３Ｎは、同軸誘電体形のデュプレクサに比べて、小型および軽量であると共に、複合化および集積化が容易である。従って、本実施の形態によれば、２種類の時分割多重接続方式（ＧＳＭ方式とＤＣＳ方式）と２種類の符号分割多重接続方式（Ｗ−ＣＤＭＡ方式とＮ−ＣＤＭＡ方式）とに対応可能で、且つ、小型軽量化、複合化および集積化が容易なフロントエンドモジュール２を実現することができる。
【００７７】
また、本実施の形態によれば、弾性波素子を含むデュプレクサ１３Ｗ，１３Ｎを、ダイプレクサ１１および高周波スイッチ１２Ｇ，１２Ｄ，１６，１７と一体化することにより、デュプレクサ１３Ｗ，１３Ｎとその周辺回路とのインピーダンス整合を最適化することが可能になる。従って、本実施の形態によれば、フロントエンドモジュール２の性能を向上させることも可能になる。
【００７８】
ところで、デュプレクサ１３Ｗ，１３Ｎでは、共通端子１５１、受信端子１５２、送信端子１５３の各インピーダンスは、通過帯域内の周波数に対しては、挿入損失が最小になるよう５０Ωに設定され、阻止帯域内の周波数に対しては、減衰が大きくなるように大きな値に設定される。そのため、弾性波素子と、弾性波素子以外の構成部分（ディレーライン１５４，１５６や整合回路）とを含むデュプレクサ１３Ｗ，１３Ｎ全体で、特性を最適化する必要がある。
【００７９】
図９に示したデュプレクサ１３Ｗ，１３Ｎの構造の第１の例では、それぞれ弾性波素子を含むチップ５１，５２と、弾性波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分を含む実装基板５３とが一体化されている。そのため、第１の例では、デュプレクサ１３Ｗ，１３Ｎを、フロントエンドモジュール２における他の構成要素から独立した状態で製造することができる。従って、第１の例では、特性が最適化された状態のデュプレクサ１３Ｗ，１３Ｎを、集積用多層基板２０に搭載することができる。しかし、第１の例では、フロントエンドモジュール２の厚さが大きくなってしまうという不具合がある。
【００８０】
図１０に示したデュプレクサ１３Ｗ，１３Ｎの構造の第２の例では、弾性波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分は集積用多層基板２０に設けられ、それぞれ弾性波素子を含むチップ５１，５２は集積用多層基板２０に搭載されている。この第２の例によれば、フロントエンドモジュール２の厚さを小さくすることができる。また、第２の例によれば、デュプレクサ１３Ｗ，１３Ｎ全体で特性が最適になるように、チップ５１，５２の特性と、集積用多層基板２０に設けられた、弾性波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分の特性とを設計し、設計通りのチップ５１，５２および集積用多層基板２０を使用することによって、デュプレクサ１３Ｗ，１３Ｎ全体の特性を最適化することが可能になる。
【００８１】
ところで、ベアチップの状態であるチップ５１，５２の特性を測定するにはプローブを用いる必要がある。しかし、プローブ自体が高周波特性を持つため、チップ５１，５２の高周波特性を正確に測定することは難しい。そのため、ある割合で不良品のチップ５１，５２が集積用多層基板２０に搭載されるという不具合がある。不良品のチップ５１，５２が集積用多層基板２０に搭載されると、デュプレクサ１３Ｗ，１３Ｎ以外のフロントエンドモジュール２の構成部分の特性が良好であっても、フロントエンドモジュール２全体が不良品になってしまう。そのため、第２の例では、フロントエンドモジュール２の歩留まりが低くなるという不具合がある。
【００８２】
図１１に示したデュプレクサ１３Ｗ，１３Ｎの構造の第３の例では、それぞれ弾性波素子を含むチップ５１，５２は実装基板５６に実装されている。従って、チップ５１，５２および実装基板５６は、パッケージ化された１つの部品を構成している。また、第３の例では、弾性波素子以外のデュプレクサ１３Ｗ，１３Ｎの構成部分は集積用多層基板２０に設けられ、チップ５１，５２および実装基板５６は、集積用多層基板２０に搭載されている。チップ５１，５２および実装基板５６によって構成された部品については、プローブを用いることなく、通常の部品を測定するための治具を用いて正確に特性を測定することができる。従って、第３の例によれば、良品のチップ５１，５２および実装基板５６のみを集積用多層基板２０に搭載することができ、その結果、フロントエンドモジュール２の歩留まりを向上させることができる。また、第３の例によれば、実装基板５６は薄くてもよいため、フロントエンドモジュール２の厚さを小さくすることもできる。
【００８３】
また、上記第２の例および第３の例では、デュプレクサ１３Ｗ，１３ＮにおけるＢＰＦに用いられる弾性表面波素子を含むチップ５１，５２は集積用多層基板２０の上面に実装され、弾性表面波素子以外のデュプレクサ１３Ｗ，１３Ｎの回路部分の少なくとも一部は集積用多層基板２０の内部または表面上の導体層を用いて構成されている。これにより、フロントエンドモジュール２をより小型軽量化することが可能になる。
【００８４】
以下、本実施の形態に係るフロントエンドモジュール２の３つの変形例について説明する。
【００８５】
図１２は、第１の変形例のフロントエンドモジュール２を含む携帯電話の高周波回路を示すブロック図である。第１の変形例のフロントエンドモジュール２は、図１に示したフロントエンドモジュール２の構成要素に加え、ＧＳＭ方式の送信信号を通過させるカプラ２２ＧおよびＬＰＦ２４Ｇと、ＤＣＳ方式の送信信号を通過させるカプラ２２ＤおよびＬＰＦ２４Ｄと、ＧＳＭ方式の受信信号を通過させるＢＰＦ２５Ｇと、ＤＣＳ方式の受信信号を通過させるＢＰＦ２５Ｄと、Ｗ−ＣＤＭＡ方式の受信信号を通過させるＢＰＦ３７Ｗと、Ｎ−ＣＤＭＡ方式の受信信号を通過させるＢＰＦ３７Ｎとを備えている。また、第１の変形例では、集積用多層基板２０は、図１に示したフロントエンドモジュール２の構成要素に加え、新たに加えられた上記の各構成要素も集積している。
【００８６】
第１の変形例のフロントエンドモジュール２のその他の構成は、図１に示したフロントエンドモジュール２と同様である。第１の変形例によれば、フロントエンドモジュール２に新たに加えられた上記の各構成要素も含めて、フロントエンドモジュール２全体の特性の最適化を図ることができる。
【００８７】
図１３は、第２の変形例のフロントエンドモジュール２を含む携帯電話の高周波回路を示すブロック図である。第２の変形例のフロントエンドモジュール２は、図１に示したフロントエンドモジュール２の構成要素に加え、電力増幅器２１Ｇ，２１Ｄ、カプラ２２Ｇ，２２Ｄ、自動出力制御回路２３Ｇ，２３Ｄ、ＬＰＦ２４Ｇ，２４Ｄ、ＢＰＦ２５Ｇ，２５Ｄ、ＢＰＦ３１Ｗ，３１Ｎ、電力増幅器３２Ｗ，３２Ｎ、カプラ３３Ｗ，３３Ｎ、自動出力制御回路３４Ｗ，３４Ｎ、アイソレータ３５Ｗ，３５Ｎ、ローノイズアンプ３６Ｗ，３６ＮおよびＢＰＦ３７Ｗ，３７Ｎを備えている。また、第２の変形例では、集積用多層基板２０は、図１に示したフロントエンドモジュール２の構成要素に加え、新たに加えられた上記の各構成要素も集積している。
【００８８】
第２の変形例のフロントエンドモジュール２のその他の構成は、図１に示したフロントエンドモジュール２と同様である。第２の変形例によれば、フロントエンドモジュール２に新たに加えられた上記の各構成要素も含めて、フロントエンドモジュール２全体の特性の最適化を図ることができる。
【００８９】
図１４は、第２の変形例のフロントエンドモジュール２における電力増幅器２１Ｇの配置の一例を示す断面図である。この例では、電力増幅器２１ＧのＭＭＩＣ１８５は集積用多層基板２０に搭載されている。電力増幅器２１Ｇの入力整合回路１９５および出力整合回路１９６は、集積用多層基板２０の内部または表面上の導体層を用いて構成されている。図示しないが、電力増幅器２１Ｇのキャパシタ１９２，１９３およびチョークコイル１９４は集積用多層基板２０に搭載されている。また、集積用多層基板２０におけるＭＭＩＣ１８５が搭載される面とは反対側の面には、ＭＭＩＣ１８５が発生する熱を放散させるための導体層１９７が形成されている。集積用多層基板２０には、更に、ＭＭＩＣ１８５が発生する熱を導体層１９７に導くためにＭＭＩＣ１８５の下面と導体層１９７を接続する複数のビアホール１９８が形成されている。なお、電力増幅器２１Ｄ，３２Ｗ，３２Ｎの配置も、電力増幅器２１Ｇと同様である。
【００９０】
次に、図１５および図１６を参照して、第３の変形例について説明する。第３の変形例のフロントエンドモジュール２は、図１、図１２または図１３に示したフロントエンドモジュール２において、更にアンテナ１を備えたものである。第３の変形例では、集積用多層基板２０は、図１、図１２または図１３に示したフロントエンドモジュール２の構成要素に加え、アンテナ１も集積する。
【００９１】
以下、第３の変形例におけるアンテナ１の構造の２つの例について説明する。携帯電話に用いられるアンテナとしては、各種の形式および構造のものが知られているが、ここでは、アンテナ１としてパッチアンテナを用いるものとする。
【００９２】
図１５は、アンテナ１の構造の第１の例を示す斜視図である。第１の例では、アンテナ１は、集積用多層基板２０とは別個に製造され、例えば半田付けによって集積用多層基板２０に搭載されている。第１の例におけるアンテナ１は、誘電体よりなる直方体形状の誘電体部８１と、この誘電体部８１の上面に設けられた電極８２と、誘電体部８１の底面に設けられ、接地面を形成する導体層８３と、誘電体部８１の側部に設けられた給電用導体部８４と備えている。電極８２および導体層８３は、それぞれ矩形の平板状になっている。給電用導体部８４の上端部は、電極８２の側部に対して、所定の間隔を開けて対向している。集積用多層基板２０の上面には、給電用導体部８４の下端部に接続される導体層８５が設けられている。
【００９３】
図１６は、アンテナ１の構造の第２の例を示す斜視図である。第２の例では、アンテナ１は、集積用多層基板２０に組み込まれている。第２の例におけるアンテナ１は、集積用多層基板２０の上面に設けられた電極９２と、集積用多層基板２０の内部において電極９２に対向する位置に配置され、接地面を形成する導体層９３と、集積用多層基板２０の側部に設けられた給電用導体部９４と備えている。電極９２および導体層９３は、それぞれ矩形の平板状になっている。給電用導体部９４の上端部は、電極９２の側部に対して、所定の間隔を開けて対向している。また、集積用多層基板２０の内部において、導体層９３よりも下の位置には、給電用導体部９４の下端部に接続される導体層９５が設けられている。
【００９４】
第３の変形例によれば、アンテナ１も含めて、フロントエンドモジュール２全体の特性の最適化を図ることができる。
【００９５】
なお、本実施の形態において、高周波スイッチ１２Ｇ，１２Ｄの代わりに、それぞれデュプレクサを用いてもよい。
【００９６】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るフロントエンドモジュールについて説明する。本実施の形態に係るフロントエンドモジュールは、ＡＭＰＳ（Advanced Mobile Phone System）で用いられる周波数帯域（以下、ＡＭＰＳ帯域と記す。）における送信信号および受信信号と、ＰＣＳ（Personal Communications Service）で用いられる周波数帯域（以下、ＰＣＳ帯域と記す。）における送信信号および受信信号と、ＧＰＳ（Global Positioning System）における受信信号とを処理するためのモジュールである。ＧＰＳにおける受信信号は、位置検出機能のための信号である。ＡＭＰＳ帯域は本発明における第１の周波数帯域に対応し、ＰＣＳ帯域は本発明における第２の周波数帯域に対応する。また、本実施の形態において、ＡＭＰＳ帯域における送信信号および受信信号と、ＰＣＳ帯域における送信信号および受信信号は、いずれも符号分割多重接続方式の信号である。
【００９７】
図１８は、上記各送信信号および受信信号の周波数帯域を示している。図１８において、記号ＴＸは送信信号を表し、記号ＲＸは受信信号を表している。ＡＭＰＳ帯域における送信信号の周波数帯域は、８２４ＭＨｚ〜８４９ＭＨｚである。ＡＭＰＳ帯域における受信信号の周波数帯域は、８６９ＭＨｚ〜８９４ＭＨｚである。ＰＣＳ帯域における送信信号の周波数帯域は、１８５０ＭＨｚ〜１９１０ＭＨｚである。ＰＣＳ帯域における受信信号の周波数帯域は、１９３０ＭＨｚ〜１９９０ＭＨｚである。ＧＰＳにおける受信信号の周波数帯域（以下、ＧＰＳ帯域と記す。）は、１５７４ＭＨｚ〜１５７６ＭＨｚである。
【００９８】
まず、図１７を参照して、本実施の形態に係るフロントエンドモジュールを含む携帯電話の高周波回路の一例について説明する。図１７に示した高周波回路は、２つのアンテナ３０１Ａ，３０１Ｂと、これらのアンテナ３０１Ａ，３０１Ｂに接続されたフロントエンドモジュール３０２とを備えている。アンテナ３０１Ａは、ＡＭＰＳ帯域およびＰＣＳ帯域における信号の送信および受信に用いられる。アンテナ３０１Ｂは、ＧＰＳにおける受信信号の受信に用いられる。
【００９９】
図１７に示した高周波回路は、更に、主にＡＭＰＳ帯域およびＰＣＳ帯域における信号の変調および復調を行う集積回路３０３Ａと、主にＧＰＳにおける受信信号の復調を行う集積回路３０３Ｂとを備えている。高周波回路は、更に、それぞれ入力端がフロントエンドモジュール３０２に接続され、出力端が集積回路３０３Ａに接続された２つのローノイズアンプ３０４Ａ，３０４Ｐと、入力端がフロントエンドモジュール３０２に接続され、出力端が集積回路３０３Ｂに接続されたローノイズアンプ３０４Ｇとを備えている。高周波回路は、更に、それぞれ入力端が集積回路３０３Ａに接続された２つの電力増幅器３０５Ａ，３０５Ｐと、入力端が電力増幅器３０５Ａの出力端に接続され、出力端がフロントエンドモジュール３０２に接続されたアイソレータ３０６Ａと、入力端が電力増幅器３０５Ｐの出力端に接続され、出力端がフロントエンドモジュール３０２に接続されたアイソレータ３０６Ｐとを備えている。
【０１００】
フロントエンドモジュール３０２は、ダイプレクサ３１０と、２つのデュプレクサ３１２，３１３と、ＢＰＦ３１４とを備えている。ダイプレクサ３１０は、本発明における第１の分離手段に対応する。デュプレクサ３１２は、本発明における第２の分離手段に対応する。デュプレクサ３１３は、本発明における第３の分離手段に対応する。
【０１０１】
ダイプレクサ３１０は、第１ないし第３のポートを有している。第１のポートはアンテナ３０１Ａに接続されている。第２のポートはデュプレクサ３１２に接続されている。第３のポートはデュプレクサ３１３に接続されている。ダイプレクサ３１０は、ＡＭＰＳ帯域とＰＣＳ帯域とを分離する。すなわち、ダイプレクサ３１０は、第２のポートに入力されたＡＭＰＳ帯域における送信信号を第１のポートより出力すると共に、第１のポートに入力されたＡＭＰＳ帯域における受信信号を第２のポートより出力する。また、ダイプレクサ３１０は、第３のポートに入力されたＰＣＳ帯域における送信信号を第１のポートより出力すると共に、第１のポートに入力されたＰＣＳ帯域における受信信号を第３のポートより出力する。
【０１０２】
デュプレクサ３１２は、共通端子と送信端子と受信端子とを有している。共通端子はダイプレクサ３１０の第２のポートに接続されている。送信端子はアイソレータ３０６Ａの出力端に接続されている。受信端子はローノイズアンプ３０４Ａの入力端に接続されている。デュプレクサ３１２は、ＡＭＰＳ帯域における送信信号（図では、ＡＭＰＳ／ＴＸと記す。）と受信信号（図では、ＡＭＰＳ／ＲＸと記す。）とを分離する。すなわち、デュプレクサ３１２は、送信端子に入力されたＡＭＰＳ帯域における送信信号を共通端子より出力すると共に、共通端子に入力されたＡＭＰＳ帯域における受信信号を受信端子より出力する。
【０１０３】
デュプレクサ３１３は、共通端子と送信端子と受信端子とを有している。共通端子はダイプレクサ３１０の第３のポートに接続されている。送信端子はアイソレータ３０６Ｐの出力端に接続されている。受信端子はローノイズアンプ３０４Ｐの入力端に接続されている。デュプレクサ３１３は、ＰＣＳ帯域における送信信号（図では、ＰＣＳ／ＴＸと記す。）と受信信号（図では、ＰＣＳ／ＲＸと記す。）とを分離する。すなわち、デュプレクサ３１３は、送信端子に入力されたＰＣＳ帯域における送信信号を共通端子より出力すると共に、共通端子に入力されたＰＣＳ帯域における受信信号を受信端子より出力する。
【０１０４】
ＢＰＦ３１４の入力端はアンテナ３０１Ｂに接続され、ＢＰＦ３１４の出力端はローノイズアンプ３０４Ｇの入力端に接続されている。ＢＰＦ３１４は、アンテナ３０１Ｂによって受信したＧＰＳにおける受信信号（図では、ＧＰＳ／ＲＸと記す。）を選択的に通過させる。
【０１０５】
次に、図１９を参照して、ダイプレクサ３１０の構成について説明する。ダイプレクサ３１０は、第１ないし第３のポート３２１〜３２３と、ＬＰＦ３２４と、ＨＰＦ３２５とを有している。ＬＰＦ３２４およびＨＰＦ３２５の各一端は第１のポート３２１に接続されている。ＬＰＦ３２４の他端は第２のポート３２２に接続されている。ＨＰＦ３２５の他端は第３のポート３２３に接続されている。
【０１０６】
図２０は、ＬＰＦ３２４の特性、すなわち周波数と利得との関係を模式的に表している。図２０に示したように、ＬＰＦ３２４は、ＡＭＰＳ帯域内の周波数の信号を通過させ、ＰＣＳ帯域内の周波数の信号を遮断する。なお、ＬＰＦ３２４の代わりに、ＡＭＰＳ帯域内の周波数の信号を通過させ、ＰＣＳ帯域内の周波数の信号を遮断する高域除去型のノッチフィルタを用いてもよい。
【０１０７】
図２１は、ＨＰＦ３２５の特性、すなわち周波数と利得との関係を模式的に表している。図２１に示したように、ＨＰＦ３２５は、ＰＣＳ帯域内の周波数の信号を通過させ、ＡＭＰＳ帯域内の周波数の信号を遮断する。なお、ＨＰＦ３２５の代わりに、ＰＣＳ帯域内の周波数の信号を通過させ、ＡＭＰＳ帯域内の周波数の信号を遮断する低域除去型のノッチフィルタを用いてもよい。
【０１０８】
図２２は、図１７におけるＢＰＦ３１４の特性、すなわち周波数と利得との関係を模式的に表している。図２２に示したように、ＢＰＦ３１４は、ＧＰＳ帯域内の周波数の信号を通過させ、ＡＭＰＳ帯域およびＰＣＳ帯域内の周波数の信号を遮断する。
【０１０９】
次に、図２３ないし図２６を参照して、ダイプレクサ３１０において用いられる各フィルタの構成の例について説明する。
【０１１０】
図２３は、ＬＰＦ３２４の構成の一例を示す回路図である。このＬＰＦ３２４は、２つの端子３４１，３４２と、インダクタ３４３と、３つのキャパシタ３４４〜３４６とを有している。インダクタ３４３の一端は端子３４１に接続され、インダクタ３４３の他端は端子３４２に接続されている。キャパシタ３４４の一端は端子３４１に接続され、キャパシタ３４４の他端は端子３４２に接続されている。キャパシタ３４５の一端は端子３４１に接続され、キャパシタ３４５の他端は接地されている。キャパシタ３４６の一端は端子３４２に接続され、キャパシタ３４６の他端は接地されている。
【０１１１】
図２４は、図２３に示したＬＰＦ３２４の代わりに用いることの可能な高域除去型のノッチフィルタの構成の一例を示す回路図である。このノッチフィルタは、２つの端子３５１，３５２と、２つのインダクタ３５３，３５４と、キャパシタ３５５とを有している。インダクタ３５３の一端は端子３５１に接続されている。インダクタ３５４の一端はインダクタ３５３の他端に接続され、インダクタ３５４の他端は端子３５２に接続されている。キャパシタ３５５の一端はインダクタ３５３の他端に接続され、キャパシタ３５５の他端は端子３５２に接続されている。
【０１１２】
図２５は、ＨＰＦ３２５の構成の一例を示す回路図である。このＨＰＦ３２５は、２つの端子３６１，３６２と、３つのインダクタ３６３，３６５，３６６と、キャパシタ３６４とを有している。インダクタ３６３の一端は端子３６１に接続され、インダクタ３６３の他端は端子３６２に接続されている。キャパシタ３６４の一端は端子３６１に接続され、キャパシタ３６４の他端は端子３６２に接続されている。インダクタ３６５の一端は端子３６１に接続され、インダクタ３６５の他端は接地されている。インダクタ３６６の一端は端子３６２に接続され、インダクタ３６６の他端は接地されている。
【０１１３】
図２６は、図２５に示したＨＰＦ３２５の代わりに用いることの可能な低域除去型のノッチフィルタの構成の一例を示す回路図である。このノッチフィルタは、２つの端子３７１，３７２と、２つのキャパシタ３７３，３７５と、インダクタ３７４とを有している。キャパシタ３７３の一端は端子３７１に接続されている。インダクタ３７４の一端はキャパシタ３７３の他端に接続され、インダクタ３７４の他端は端子３７２に接続されている。キャパシタ３７５の一端はキャパシタ３７３の他端に接続され、キャパシタ３７５の他端は端子３７２に接続されている。
【０１１４】
次に、図２７を参照して、ＢＰＦ３１４の構成の一例について説明する。図２７は、ＢＰＦ３１４の構成の一例を示す回路図である。このＢＰＦ３１４は、２つの端子３８１，３８２と、６つのキャパシタ３８３〜３８８と、２つのインダクタ３９１，３９２とを有している。キャパシタ３８３の一端は端子３８１に接続されている。キャパシタ３８４の一端はキャパシタ３８３の他端に接続されている。キャパシタ３８５の一端はキャパシタ３８４の他端に接続され、キャパシタ３８５の他端は端子３８２に接続されている。キャパシタ３８６の一端は端子３８１に接続され、キャパシタ３８６の他端は端子３８２に接続されている。キャパシタ３８７の一端は、キャパシタ３８３，３８４の接続点に接続され、キャパシタ３８７の他端は接地されている。キャパシタ３８８の一端は、キャパシタ３８４，３８５の接続点に接続され、キャパシタ３８８の他端は接地されている。インダクタ３９１の一端は、キャパシタ３８７の一端に接続され、インダクタ３９１の他端は接地されている。インダクタ３９２の一端は、キャパシタ３８８の一端に接続され、インダクタ３９２の他端は接地されている。
【０１１５】
次に、図２８を参照して、デュプレクサ３１２，３１３の回路構成の一例について説明する。図２８に示したデュプレクサ３１２，３１３は、共通端子４０１と送信端子４０２と受信端子４０３とを有している。共通端子４０１はダイプレクサ３１０に接続される。送信端子４０２はアイソレータ３０６Ａまたはアイソレータ３０６Ｐに接続される。受信端子４０３はローノイズアンプ３０４Ａまたはローノイズアンプ３０４Ｐに接続される。
【０１１６】
デュプレクサ３１２，３１３は、更に、一端が共通端子４０１に接続された送信側ディレーライン（図２８では送信側ＤＬと記す。）４０４と、出力端が送信側ディレーライン４０４の他端に接続され、入力端が送信端子４０２に接続された送信側ＢＰＦ４０５とを有している。デュプレクサ３１２，３１３は、更に、一端が共通端子４０１に接続された受信側ディレーライン（図２８では受信側ＤＬと記す。）４０６と、入力端が受信側ディレーライン４０６の他端に接続され、出力端が受信端子４０３に接続された受信側ＢＰＦ４０７とを有している。ＢＰＦ４０５，４０７は、いずれも弾性波素子を用いて構成されている。
【０１１７】
送信側ディレーライン４０４および受信側ディレーライン４０６は、各端子４０１，４０２，４０３からデュプレクサ３１２，３１３を見たときのインピーダンスが以下のようになるように調整される。すなわち、共通端子４０１からデュプレクサ３１２，３１３を見たときには、送信信号の周波数帯域および受信信号の周波数帯域においてインピーダンスがほぼ５０Ωとなる。送信端子４０２からデュプレクサ３１２，３１３を見たときには、送信信号の周波数帯域ではインピーダンスがほぼ５０Ωとなり、受信信号の周波数帯域ではインピーダンスが十分に大きくなる。受信端子４０３からデュプレクサ３１２，３１３を見たときには、受信信号の周波数帯域ではインピーダンスがほぼ５０Ωとなり、送信信号の周波数帯域ではインピーダンスが十分に大きくなる。なお、ＢＰＦ４０５，４０７の構成によっては、送信側ディレーライン４０４と受信側ディレーライン４０６の一方のみを設ければよい場合もある。
【０１１８】
なお、上述のインピーダンスの関係を実現するために、図２８に示したデュプレクサ３１２，３１３における共通端子４０１、送信端子４０２、受信端子４０３と、それらに接続される外部の回路との間に、必要に応じて整合回路を設けてもよい。図２９は、デュプレクサ３１２，３１３およびそれに接続される整合回路の回路構成の一例を示す回路図である。図２９に示した例におけるデュプレクサ３１２，３１３の構成は、図２８に示したデュプレクサ３１２，３１３の構成と同様である。図２９に示した例では、共通端子４０１に整合回路４１１が接続され、送信端子４０２に整合回路４１２が接続され、受信端子４０３に整合回路４１３が接続されている。これらの整合回路４１１，４１２，４１３は、フロントエンドモジュール３０２に含まれている。
【０１１９】
整合回路４１１は、端子４１４と、２つのキャパシタ４１５，４１６とを有している。端子４１４はダイプレクサ３１０に接続される。キャパシタ４１５の一端は端子４１４に接続され、キャパシタ４１５の他端は共通端子４０１に接続されている。キャパシタ４１６の一端は共通端子４０１に接続され、キャパシタ４１６の他端は接地されている。
【０１２０】
整合回路４１２は、端子４１７と、２つのキャパシタ４１８，４１９と、インダクタ４２０とを有している。キャパシタ４１８の一端は端子４１７に接続されている。キャパシタ４１９の一端はキャパシタ４１８の他端に接続され、キャパシタ４１９の他端は送信端子４０２に接続されている。インダクタ４２０の一端はキャパシタ４１８の他端に接続され、インダクタ４２０の他端は接地されている。
【０１２１】
整合回路４１３は、端子４２１と、インダクタ４２２と、キャパシタ４２３とを有している。インダクタ４２２の一端は受信端子４０３に接続され、インダクタ４２２の他端は端子４２１に接続されている。キャパシタ４２３の一端は端子４２１に接続され、キャパシタ４２３の他端は接地されている。
【０１２２】
図３０は、デュプレクサ３１２，３１３における送信側ＢＰＦ４０５の特性、すなわち周波数と利得との関係を模式的に表している。図３０に示したように、送信側ＢＰＦ４０５は、送信信号（図３０ではＴＸと記す。）を通過させ、受信信号（図３０ではＲＸと記す。）を遮断する。
【０１２３】
図３１は、デュプレクサ３１２，３１３における受信側ＢＰＦ４０７の特性、すなわち周波数と利得との関係を模式的に表している。図３１に示したように、受信側ＢＰＦ４０７は、受信信号（図３１ではＲＸと記す。）を通過させ、送信信号（図３１ではＴＸと記す。）を遮断する。
【０１２４】
次に、図３２ないし図３５を参照して、フロントエンドモジュール３０２の構造について説明する。図３２は、フロントエンドモジュール３０２の外観の一例を示す斜視図である。図３２に示したように、フロントエンドモジュール３０２は、１つの集積用多層基板４３０を備えている。ダイプレクサ３１０、２つのデュプレクサ３１２，３１３およびＢＰＦ３１４は、この集積用多層基板４３０によって集積されている。集積用多層基板４３０は、誘電体層と、パターン化された導体層とが交互に積層された構造になっている。集積用多層基板４３０は、例えば低温焼成セラミック多層基板になっている。フロントエンドモジュール３０２の回路は、集積用多層基板４３０の内部または表面上の導体層と、集積用多層基板４３０に搭載された部品とによって構成されている。特に、ダイプレクサ３１０は、集積用多層基板４３０の内部または表面上の導体層を用いて構成されている。
【０１２５】
図２８に示したように、デュプレクサ３１２，３１３は、それぞれ２つのＢＰＦ４０５，４０７を有している。ＢＰＦ４０５，４０７は、いずれも弾性波素子を用いて構成されている。古くから、ＢＰＦとしては、誘電体共振器を用いて構成されたものが使用されていた。しかしながら、誘電体共振器を用いたＢＰＦは、大きく重いため、フロントエンドモジュールの小型軽量化には不向きである。本実施の形態では、デュプレクサ３１２，３１３は、弾性波素子を用いて構成されたＢＰＦ４０５，４０７を有しているため、ＢＰＦ４０５，４０７を含めたフロントエンドモジュール３０２の小型軽量化が可能である。
【０１２６】
なお、ここでは、弾性波素子として弾性表面波素子を用いた場合の例について説明するが、第１の実施の形態と同様に、弾性表面波素子の代わりにバルク弾性波素子、特に薄膜バルク波素子を用いてもよい。
【０１２７】
図３２において、符号４３１，４３２は、デュプレクサ３１２におけるＢＰＦ４０５，４０７に用いられる弾性表面波素子を含むチップを表わし、符号４３３，４３４は、デュプレクサ３１３におけるＢＰＦ４０５，４０７に用いられる弾性表面波素子を含むチップを表わしている。チップ４３１〜４３４は集積用多層基板４３０の上面に実装されている。弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分の少なくとも一部は、集積用多層基板４３０の内部または表面上の導体層を用いて構成されている。図３２には、弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分の一部が、集積用多層基板４３０の上面に実装されたチップ部品４３５〜４３７によって構成され、弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分の残りの部分が、集積用多層基板４３０の内部または表面上の導体層を用いて構成されている例を示している。しかし、弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分は、全てインダクタとキャパシタによって構成できるため、弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分の全部を集積用多層基板４３０の内部または表面上の導体層を用いて構成してもよい。
【０１２８】
集積用多層基板４３０の上面、およびこの上面に実装されたチップ４３１〜４３４およびチップ部品４３５〜４３７は、シールドケース４３８によって覆われている。
【０１２９】
図３３は、図３２において符号４４０で示した断面を表わす断面図である。図３３に示したように、チップ４３１は、ＬｉＴａＯ３等の圧電材料からなる圧電基板４４１と、この圧電基板４４１の一方の面に形成された櫛形電極４４２と、この櫛形電極４４２を外部の回路に接続するための接続電極４４３と、櫛形電極４４２を覆うカバー４４４とを有している。接続電極４４３は、櫛形電極４４２と同一面上に配置されている。また、櫛形電極４４２とカバー４４４との間には空間が形成されている。チップ４３１は、櫛形電極４４２が集積用多層基板４３０の上面に対向するように、フリップチップボンディングによって、集積用多層基板４３０の上面に実装されている。チップ４３２〜４３４の構造および実装方法もチップ４３１と同様である。
【０１３０】
図３３において、符号４５１は、アンテナ３０１Ａに接続されるアンテナ端子を示し、符号４５２は、ＡＭＰＳ帯域における受信信号を出力する出力端子を示し、符号４５３は、グランド端子を示している。これらの端子４５１〜４５３は、集積用多層基板４３０の下面に配置されている。また、符号４５４は、集積用多層基板４３０の内部に配置されたグランド層を示している。このグランド層４５４は、グランド端子４５３に接続されている。
【０１３１】
また、図３３に示した例では、チップ４３１は、デュプレクサ３１２における受信側ＢＰＦ４０７を構成するものとしている。また、図３３には、集積用多層基板４３０の内部に形成された回路部分の例として、図２３に示したＬＰＦ３２４と、図２９に示した整合回路４１１と、図２９に示した受信側ディレーライン４０６と、図２９に示した整合回路４１３とを示している。図３４は、図３３において符号４６０で示した部分、すなわち、整合回路４１１および受信側ディレーライン４０６を示す斜視図である。
【０１３２】
図３２に示した例では、集積用多層基板４３０の上面が平坦で、この平坦な上面にチップ４３１〜４３４が実装されている。他の例として、図３５に示したように、集積用多層基板４３０の上面にチップ４３１〜４３４を収納する４つの凹部４３９を形成し、この凹部４３９内にそれぞれチップ４３１〜４３４を配置してもよい。
【０１３３】
図３２に示したフロントエンドモジュール３０２の大きさは、例えば、縦５．４ｍｍ、横４．０ｍｍ、高さ１．８ｍｍになっている。
【０１３４】
次に、図３６ないし図４２を参照して、本実施の形態に係るフロントエンドモジュール３０２に対する比較例のフロントエンドモジュールについて説明する。比較例のフロントエンドモジュールの回路構成は、図１７に示したフロントエンドモジュール３０２と同様である。しかし、比較例では、ダイプレクサと２つのデュプレクサは、それぞれ別個の部品とされ、これらが、マザー基板上に半田付け等の方法によって実装されて構成されている。
【０１３５】
図３６は、比較例におけるダイプレクサ５１０の外観の一例を示す平面図である。図３６に示したダイプレクサ５１０は、第１ないし第３のポートに対応する端子５１０Ａ，５１０Ｂ，５１０Ｃと、３つのグランド端子５１０Ｇとを有している。図３６に示した例では、ダイプレクサ５１０の大きさは、縦２．０ｍｍ、横１．２ｍｍになっている。
【０１３６】
図３７は、図３６に示したダイプレクサ５１０の断面図である。図３８は、図３７において符号５４１，５４２で示した部分を分解して示す斜視図である。図３７に示したように、ダイプレクサ５１０は多層基板を有している。図３７および図３８には、端子５１１Ａと、この端子５１１Ａに接続されたＬＰＦ５２４とが示されている。ＬＰＦ５２４は、多層基板の内部または表面上の導体層を用いて形成されている。このＬＰＦ５２４は、図２３に示した構成になっている。すなわち、ＬＰＦ５２４は、インダクタ３４３と３つのキャパシタ３４４〜３４６を有している。なお、図３７において、符号５４０はグランド層を示している。
【０１３７】
図３９は、比較例におけるデュプレクサ５１２，５１３の外観の一例を示す斜視図である。図３９に示したデュプレクサ５１２，５１３は、それぞれＢＰＦに用いられる弾性表面波素子を含む２つのチップ５２１，５２２と、この２つのチップ５２１，５２２が実装された実装基板５２３と、チップ５２１，５２２を覆うシールドケース５２４とを有している。実装基板５２３は多層基板になっている。図３９に示した例では、デュプレクサ５１２，５１３の大きさは、縦５ｍｍ、横５ｍｍ、高さ１．５ｍｍになっている。
【０１３８】
図４０は、図３９におけるチップ５２１を通る断面を示す断面図である。図４０におけるチップ５２１の構造は、図３３に示したチップ４３１の構造と同様である。図４０には、共通端子５３１、受信端子５３２、受信側ディレーライン５３３および整合回路５３４が示されている。受信側ディレーライン５３３および整合回路５３４は、実装基板５２３の内部または表面上の導体層を用いて形成されている。
【０１３９】
図４１は比較例におけるフロントエンドモジュールの構成部品の配置例を示す平面図、図４２はこの配置例を示す斜視図である。この例では、マザー基板上に、ダイプレクサ５１０、デュプレクサ５１２，５１３およびそれらの周辺回路が配置される第１の領域５３７と、ＢＰＦ５１４およびその周辺回路が配置される第２の領域５３８とが設けられている。この例では、ＢＰＦ５１４の大きさは、縦３ｍｍ、横６ｍｍになっている。また、この例では、第１の領域５３７の大きさは縦１３ｍｍ、横１０ｍｍで、第２の領域５３８の大きさは縦５ｍｍ、横１０ｍｍになっている。
【０１４０】
本実施の形態に係るフロントエンドモジュール３０２は、比較例に比べて、占有面積を小さくすることができる。
【０１４１】
以上説明したように、本実施の形態に係るフロントエンドモジュール３０２は、ＡＭＰＳ帯域とＰＣＳ帯域とを分離するダイプレクサ３１０と、ＡＭＰＳ帯域における送信信号と受信信号とを分離するデュプレクサ３１２と、ＰＣＳ帯域における送信信号と受信信号とを分離するデュプレクサ３１３と、ＧＰＳにおける受信信号を選択的に通過させるＢＰＦ３１４とを備えている。デュプレクサ３１２は、それぞれフィルタとして機能する２つの弾性波素子を含んでいる。デュプレクサ３１３も、それぞれフィルタとして機能する２つの弾性波素子を含んでいる。本実施の形態では、ダイプレクサ３１０、デュプレクサ３１２，３１３およびＢＰＦ３１４は、集積用多層基板４３０によって集積されている。ダイプレクサ３１０は、集積用多層基板４３０の内部または表面上の導体層を用いて構成されている。
【０１４２】
以上のことから、本実施の形態によれば、フロントエンドモジュール３０２によって、ＡＭＰＳ帯域とＰＣＳ帯域のそれぞれにおける送信信号および受信信号と、ＧＰＳにおける受信信号とを処理することができる。また、本実施の形態では、デュプレクサ３１２，３１３によって送信信号と受信信号とを分離するので、符号分割多重接続方式に対応可能である。また、本実施の形態によれば、小型軽量化、複合化および集積化が容易なフロントエンドモジュール３０２を実現することができる。
【０１４３】
また、本実施の形態では、デュプレクサ３１２におけるＢＰＦ４０５，４０７に用いられる弾性表面波素子を含むチップ４３１，４３２と、デュプレクサ３１３におけるＢＰＦ４０５，４０７に用いられる弾性表面波素子を含むチップ４３３，４３４は、集積用多層基板４３０の上面に実装されている。そして、弾性表面波素子以外のデュプレクサ３１２，３１３の回路部分の少なくとも一部は、集積用多層基板４３０の内部または表面上の導体層を用いて構成されている。これにより、フロントエンドモジュール３０２をより小型軽量化することが可能になる。
【０１４４】
また、本実施の形態によれば、弾性波素子を含むデュプレクサ３１２，３１３を、ダイプレクサ３１０と一体化することにより、デュプレクサ３１２，３１３とその周辺回路とのインピーダンス整合を最適化することが可能になる。従って、本実施の形態によれば、フロントエンドモジュール３０２の性能を向上させることも可能になる。
【０１４５】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、各実施の形態では、デュプレクサにおける送信側ＢＰＦに用いられる弾性波素子を含むチップと受信側ＢＰＦに用いられる弾性波素子を含むチップとを別体にしている。しかし、本発明では、これらの２つのチップを合体して１つのチップとしてもよい。
【０１４６】
また、各実施の形態で挙げた周波数帯域の組み合わせは一例であり、本発明は、他の周波数帯域の組み合わせに対しても適用することができる。
【０１４７】
【発明の効果】
以上説明したように請求項１ないし４のいずれかに記載のフロントエンドモジュールは、第１および第２の周波数帯域を分離する第１の分離手段と、第１の周波数帯域における送信信号と受信信号とを分離する第２の分離手段と、第２の周波数帯域における送信信号と受信信号とを分離する第３の分離手段とを備えている。第２の分離手段は、それぞれフィルタとして機能する２つの弾性波素子を含んでいる。第３の分離手段も、それぞれフィルタとして機能する２つの弾性波素子を含んでいる。第１ないし第３の分離手段は、１つの集積用多層基板によって集積されている。また、第１の分離手段は、集積用多層基板の内部または表面上の導体層を用いて構成されている。従って、本発明によれば、第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号を処理できると共に符号分割多重接続方式に対応可能で、且つ小型軽量化、複合化および集積化が容易なフロントエンドモジュールを実現することができるという効果を奏する。
【０１４８】
また、本発明のフロントエンドモジュールでは、第２の分離手段に含まれる２つの弾性波素子および第３の分離手段に含まれる２つの弾性波素子は、集積用多層基板に実装され、弾性波素子以外の第２の分離手段および第３の分離手段の回路部分の少なくとも一部は、集積用多層基板の内部または表面上の導体層を用いて構成されている。従って、本発明によれば、フロントエンドモジュールをより小型軽量化することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフロントエンドモジュールを含む携帯電話の高周波回路の一例を示すブロック図である。
【図２】図１におけるダイプレクサの回路構成の一例を示す回路図である。
【図３】図１における高周波スイッチの回路構成の一例を示す回路図である。
【図４】図１におけるデュプレクサの回路構成の一例を示すブロック図である。
【図５】図１におけるデュプレクサおよびそれに接続される整合回路の回路構成の一例を示す回路図である。
【図６】図１におけるローパスフィルタの回路構成の一例を示す回路図である。
【図７】図１におけるカプラの回路構成の一例を示す回路図である。
【図８】図１における電力増幅器の回路構成の一例を示す回路図である。
【図９】図１におけるデュプレクサの構造の第１の例を示す断面図である。
【図１０】図１におけるデュプレクサの構造の第２の例を示す断面図である。
【図１１】図１におけるデュプレクサの構造の第３の例を示す断面図である。
【図１２】本発明の第１の実施の形態における第１の変形例のフロントエンドモジュールを含む携帯電話の高周波回路を示すブロック図である。
【図１３】本発明の第１の実施の形態における第２の変形例のフロントエンドモジュールを含む携帯電話の高周波回路を示すブロック図である。
【図１４】本発明の第１の実施の形態における第２の変形例のフロントエンドモジュールにおける電力増幅器の配置の一例を示す断面図である。
【図１５】本発明の第１の実施の形態の第３の変形例におけるアンテナの構造の第１の例を示す斜視図である。
【図１６】本発明の第１の実施の形態の第３の変形例におけるアンテナの構造の第２の例を示す斜視図である。
【図１７】本発明の第２の実施の形態に係るフロントエンドモジュールを含む携帯電話の高周波回路の一例を示すブロック図である。
【図１８】本発明の第２の実施の形態に係るフロントエンドモジュールによって処理される信号の周波数帯域を示す説明図である。
【図１９】図１７におけるダイプレクサの構成の一例を示すブロック図である。
【図２０】図１９におけるローパスフィルタの特性を示す説明図である。
【図２１】図１９におけるハイパスフィルタの特性を示す説明図である。
【図２２】図１７におけるバンドパスフィルタの特性を示す説明図である。
【図２３】図１９におけるローパスフィルタの構成の一例を示す回路図である。
【図２４】図２３に示したローパスフィルタの代わりに用いることの可能な高域除去型のノッチフィルタの構成の一例を示す回路図である。
【図２５】図１９におけるハイパスフィルタの構成の一例を示す回路図である。
【図２６】図２５に示したハイパスフィルタの代わりに用いることの可能な低域除去型のノッチフィルタの構成の一例を示す回路図である。
【図２７】図１７におけるバンドパスフィルタの構成の一例を示す回路図である。
【図２８】図１７におけるデュプレクサの構成の一例を示すブロック図である。
【図２９】図１７におけるデュプレクサおよびそれに接続される整合回路の構成の一例を示す回路図である。
【図３０】図２８または図２９における送信側バンドパスフィルタの特性を示す説明図である。
【図３１】図２８または図２９における受信側バンドパスフィルタの特性を示す説明図である。
【図３２】本発明の第２の実施の形態に係るフロントエンドモジュールの外観の一例を示す斜視図である。
【図３３】図３２に示したフロントエンドモジュールの断面図である。
【図３４】図３３における一部を示す斜視図である。
【図３５】本発明の第２の実施の形態に係るフロントエンドモジュールの構造の他の例を示す断面図である。
【図３６】比較例のフロントエンドモジュールにおけるダイプレクサの外観の一例を示す平面図である。
【図３７】図３６に示したダイプレクサの断面図である。
【図３８】図３７における一部を分解して示す斜視図である。
【図３９】比較例におけるデュプレクサの外観の一例を示す斜視図である。
【図４０】図３９に示したデュプレクサの断面図である。
【図４１】比較例におけるフロントエンドモジュールの構成部品の配置例を示す平面図である。
【図４２】比較例におけるフロントエンドモジュールの構成部品の配置例を示す斜視図である。
【符号の説明】
１…アンテナ、２…フロントエンドモジュール、３…集積回路、１１…ダイプレクサ、１２Ｇ，１２Ｄ…高周波スイッチ、１３Ｗ，１３Ｎ…デュプレクサ、２０…集積用多層基板、５１，５２…チップ、５３…実装基板、５６…実装基板、１５４…受信側ディレーライン、１５５…受信側バンドパスフィルタ、１５６…送信側ディレーライン、１５７…送信側バンドパスフィルタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a front-end module for processing transmission signals and reception signals in a communication device such as a mobile phone.
[0002]
[Prior art]
In recent years, mobile phones have reached the third generation, and it is becoming essential to have not only a simple call function but also a high-speed data communication function. For this reason, adoption of various multiplexing schemes that enable high-speed data communication is being studied in each country. However, it is difficult to unify the multiplexing method. For this reason, mobile phones are required to support multimode (multiple systems) and multiband (multiple frequency bands).
[0003]
For example, in Europe, dual-band mobile phones that are compatible with the GSM (Global System for Mobile Communications) system and the DCS (Digital Cellular System) system are already widespread throughout the region. Both the GSM method and the DCS method are time division multiple access methods. In Europe, as a third-generation mobile phone, in addition to the above two systems, a wideband code division multiple access (hereinafter also referred to as W-CDMA) system capable of realizing a large data communication speed (for example, 2 Mbps) is also supported. It is planned to adopt a dual-mode triple-band mobile phone that can be used.
[0004]
In a mobile phone, when a new function is added as described above, the circuit becomes more complicated and the number of parts increases. Therefore, higher density component mounting technology is required for mobile phones. In addition, from such circumstances, in order to reduce the mounting space in the high-frequency circuit inside the mobile phone, it is indispensable to reduce the size and weight of the component, to make it complex and to be integrated.
[0005]
Patent Document 1 describes a high-frequency switch module for a dual-band mobile phone that supports the GSM system and the DCS system. In this high frequency switch module, the frequency band corresponding to the GSM system and the frequency band corresponding to the DCS system are separated by the branching circuit, and the transmission signal and the reception signal in each frequency band are separated using two high frequency switches. It comes to separate.
[0006]
Patent Document 2 describes a high-frequency module for processing transmission signals and reception signals of three communication systems using three frequency bands. In this high frequency module, a low frequency band and a high frequency band are separated by a diplexer. The high frequency band includes two frequency bands of the first and second communication systems. The low frequency band includes the frequency band of the third communication system. The reception signals of the first and second communication systems and the transmission signals of the first and second communication systems are separated by the first high frequency switch. Further, the transmission signal and the reception signal of the third communication system are separated by the second high frequency switch. Further, the received signal of the first communication system and the received signal of the second communication system are separated by two SAW filters. Patent Document 2 describes that the components of the high-frequency module are compounded by a laminate formed by laminating a plurality of sheet layers.
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-225088
[Patent Document 2]
JP 2002-43977 A
[0008]
[Problems to be solved by the invention]
In the high frequency switch module described in Patent Document 1, a transmission signal and a reception signal in each frequency band are separated using a high frequency switch. In the high-frequency module described in Patent Document 2, the transmission signal and the reception signal are separated using a high-frequency switch. For this reason, the high-frequency switch module described in Patent Document 1 and the high-frequency module described in Patent Document 2 have a problem that they cannot support the CDMA system.
[0009]
In Patent Document 2, a device including two SAW filters that separate received signals of two communication methods is referred to as a SAW duplexer. However, in general, a duplexer refers to a device that separates a transmission signal and a reception signal. Also in the embodiment of the present invention, what separates a transmission signal and a reception signal is called a duplexer. Therefore, the SAW duplexer in Patent Document 2 is functionally different from the duplexer in the embodiment of the present invention.
[0010]
The present invention has been made in view of such a problem, and an object of the present invention is to be able to process a transmission signal and a reception signal in each of the first and second frequency bands and to be compatible with a code division multiple access system, and to be compact. It is an object of the present invention to provide a front end module that can be easily reduced in weight, combined and integrated.
[0011]
[Means for Solving the Problems]
The front end module of the present invention is a module for processing a transmission signal and a reception signal in each of the first and second frequency bands,
A first separation means connected to the antenna and separating the first and second frequency bands;
A second separation means connected to the first separation means and including two acoustic wave elements each functioning as a filter, and separating a transmission signal and a reception signal in the first frequency band;
A third separation means connected to the first separation means and including two acoustic wave elements each functioning as a filter, and separating a transmission signal and a reception signal in the second frequency band;
One integration multilayer substrate for integrating the first to third separation means, and the first separation means is configured using a conductor layer inside or on the surface of the integration multilayer substrate. It is.
[0012]
In the front end module of the present invention, the first and second frequency bands are separated by the first separation means, and the transmission signal in the first frequency band is separated by the second separation means including two acoustic wave elements. The reception signal is separated, and the transmission signal and the reception signal in the second frequency band are separated by the third separation unit including two acoustic wave elements. The first to third separation means are integrated by one integration multilayer substrate. The first separation means is configured using a conductor layer on or on the surface of the multi-layer substrate for integration. The elastic wave element is an element using an elastic wave. The surface acoustic wave device using a surface acoustic wave may be used as the surface acoustic wave device, or a bulk acoustic wave device using a bulk acoustic wave.
[0013]
In the front end module of the present invention, the two acoustic wave elements included in the second separation unit and the two acoustic wave elements included in the third separation unit are mounted on the multi-layer substrate for integration, and other than the acoustic wave element. At least a part of the circuit portions of the second separation unit and the third separation unit may be configured using a conductor layer inside or on the surface of the multi-layer substrate for integration.
[0014]
In the front-end module of the present invention, the first separation means includes a filter that allows a signal having a frequency in the first frequency band to pass and blocks a signal having a frequency in the second frequency band; You may have a filter which passes the signal of the frequency within a frequency band, and interrupts | blocks the signal of the frequency within a 1st frequency band.
[0015]
In the front end module of the present invention, the transmission signal and the reception signal in each of the first and second frequency bands may be code division multiple access signals.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
First, the front end module according to the first embodiment of the present invention will be described. The front end module according to the present embodiment includes a GSM method that is a time division multiple access method, a DCS method that is a time division multiple access method, a W-CDMA method that is a code division multiple access method, and a code division multiple access. This is a module for processing a transmission signal and a reception signal of each of these systems, corresponding to a narrowband code division multiple access (hereinafter referred to as N-CDMA) system. The frequency band of the GSM transmission signal is 880 MHz to 915 MHz. The frequency band of GSM reception signals is 925 MHz to 960 MHz. The frequency band of the DCS transmission signal is 1710 MHz to 1785 MHz. The frequency band of the DCS reception signal is 1805 to 1880 MHz. The frequency band of W-CDMA transmission signals is 1920 MHz to 1990 MHz. The frequency band of W-CDMA reception signals is 2110 MHz to 2180 MHz. The frequency band of the N-CDMA transmission signal is 824 MHz to 849 MHz. The frequency band of N-CDMA reception signals is 869 MHz to 894 MHz.
[0017]
The frequency bands of the N-CDMA transmission signal and the reception signal correspond to the first frequency band in the present invention. The frequency band of the W-CDMA transmission signal and reception signal corresponds to the second frequency band in the present invention.
[0018]
First, an example of a high-frequency circuit of a mobile phone including a front end module according to the present embodiment will be described with reference to FIG. The high-frequency circuit shown in FIG. 1 includes an antenna 1, a front-end module 2 according to the present embodiment connected to the antenna 1, and an integrated circuit 3 that mainly modulates and demodulates signals. The high-frequency circuit further includes two voltage-controlled oscillators 4 and 5 for the GSM system and DCS system, a voltage-controlled oscillator 6W for the W-CDMA system, and a voltage-controlled oscillator 6N for the N-CDMA system. . These voltage controlled oscillators 4, 5, 6 W, 6 N are connected to the integrated circuit 3.
[0019]
The high-frequency circuit further includes band-pass filters (hereinafter referred to as BPF) 25G and 25D each having an input end connected to the front end module 2 and an output end connected to the integrated circuit 3, and an input end connected to the front end module. 2, a low noise amplifier 36 W whose input terminal is connected to the output terminal of the low noise amplifier 36 W and whose output terminal is connected to the integrated circuit 3, and a low noise amplifier 36 N whose input terminal is connected to the front end module 2. And a BPF 37N whose input end is connected to the output end of the low noise amplifier 36N and whose output end is connected to the integrated circuit 3. Each of the BPFs 25G, 25D, 37W, and 37N is configured using an acoustic wave element.
[0020]
The high-frequency circuit further includes a power amplifier (referred to as PA) 21G whose input terminal is connected to the integrated circuit 3, a coupler 22G whose input terminal is connected to the output terminal of the power amplifier 21G, and the output of the coupler 22G. , An automatic output control circuit (indicated as APC in the figure) 23G for controlling the power amplifier 21G so that the output gain of the power amplifier 21G is constant, and an input terminal connected to the output terminal of the coupler 22G, A low-pass filter (hereinafter referred to as LPF) 24G whose end is connected to the front-end module 2 is provided. These are circuits for the GSM system. The high-frequency circuit further includes a DCS power amplifier 21D, a coupler 22D, an automatic output control circuit 23D, and an LPF 24D, which are configured in the same manner as the GSM circuit.
[0021]
The high-frequency circuit further includes a BPF 31W whose input end is connected to the integrated circuit 3, a power amplifier 32W whose input end is connected to the output end of the BPF 31W, and a coupler 33W whose input end is connected to the output end of the power amplifier 32W. And an automatic output control circuit 34W for controlling the power amplifier 32W so that the output gain of the power amplifier 32W is constant based on the output of the coupler 33W, and an input terminal connected to the output terminal of the coupler 33W, And an isolator 35 </ b> W connected to the front end module 2. These are circuits for the W-CDMA system. The high-frequency circuit further includes an N-CDMA BPF 31N, a power amplifier 32N, a coupler 33N, an automatic output control circuit 34N, and an isolator 35N that are configured in the same manner as the W-CDMA circuit. The BPFs 31W and 31N are configured using elastic wave elements.
[0022]
Next, the front end module 2 will be described in detail. The front end module 2 includes a diplexer 11, high-frequency switches 16, 17, 12G, and 12D, and duplexers 13W and 13N. The diplexer 11 corresponds to the first separation means in the present invention. The duplexer 13N corresponds to the second separation means in the present invention. The duplexer 13W corresponds to the third separation means in the present invention.
[0023]
The diplexer 11 has first to third ports. The first port is connected to the antenna 1. The second port inputs and outputs N-CDMA signals and GSM signals. The third port inputs and outputs W-CDMA signals and DCS signals.
[0024]
The second port of the diplexer 11 is connected to the movable contact of the high frequency switch 17. One of the two fixed contacts of the high-frequency switch 17 is connected to the duplexer 13N. The other fixed contact of the high frequency switch 17 is connected to the movable contact of the high frequency switch 12G. One of the two fixed contacts of the high-frequency switch 12G (fixed contact with a symbol R) is connected to the input end of the BPF 25G. The other fixed contact of the high-frequency switch 12G (fixed contact with a symbol T) is connected to the output end of the LPF 24G.
[0025]
The third port of the diplexer 11 is connected to the movable contact of the high frequency switch 16. One of the two fixed contacts of the high-frequency switch 16 is connected to the duplexer 13W. The other fixed contact of the high frequency switch 16 is connected to the movable contact of the high frequency switch 12D. One of the two fixed contacts of the high-frequency switch 12D (fixed contact with a symbol R) is connected to the input end of the BPF 25D. The other fixed contact of the high-frequency switch 12D (fixed contact with a symbol T) is connected to the output end of the LPF 24D.
[0026]
The duplexer 13N has a common terminal, a reception terminal (terminal with a reference R), and a transmission terminal (terminal with a reference T). The common terminal of the duplexer 13N is connected to one fixed contact of the high-frequency switch 17. The receiving terminal of the duplexer 13N is connected to the input terminal of the low noise amplifier 36N. The transmission terminal of the duplexer 13N is connected to the output terminal of the isolator 35N.
[0027]
The duplexer 13W has a common terminal, a reception terminal (terminal with a reference symbol R), and a transmission terminal (terminal with a reference symbol T). The common terminal of the duplexer 13 </ b> W is connected to one fixed contact of the high frequency switch 16. The receiving terminal of the duplexer 13W is connected to the input terminal of the low noise amplifier 36W. The transmission terminal of the duplexer 13W is connected to the output terminal of the isolator 35W.
[0028]
The diplexer 11 separates an N-CDMA system signal and a GSM system signal from a W-CDMA system signal and a DCS system signal according to the frequency of the signal. More specifically, the diplexer 11 includes an N-CDMA transmission signal or GSM transmission signal input to the second port, and a W-CDMA transmission signal or DCS input to the third port. A transmission signal of the system is output from the first port. The diplexer 11 outputs an N-CDMA reception signal or a GSM reception signal input to the first port from the second port, and receives a W-CDMA reception signal input to the first port. A signal or a DCS reception signal is output from the third port.
[0029]
The high frequency switch 17 separates an N-CDMA transmission signal and reception signal from a GSM transmission signal and reception signal. Specifically, the high-frequency switch 17 outputs an N-CDMA transmission signal input to one fixed contact from the movable contact, and an N-CDMA reception signal input to the movable contact on one fixed contact. Output from the contact. The high frequency switch 17 outputs a GSM transmission signal input to the other fixed contact from the movable contact, and outputs a GSM reception signal input to the movable contact from the other fixed contact.
[0030]
The high-frequency switch 16 separates a W-CDMA transmission signal and reception signal from a DCS transmission signal and reception signal. Specifically, the high-frequency switch 16 outputs a W-CDMA transmission signal input to one fixed contact from the movable contact, and a W-CDMA reception signal input to the movable contact on one fixed contact. Output from the contact. The high frequency switch 16 outputs a DCS transmission signal input to the other fixed contact from the movable contact, and outputs a DCS reception signal input to the movable contact from the other fixed contact.
[0031]
The high frequency switch 12G separates a GSM transmission signal and a GSM reception signal. More specifically, the high-frequency switch 12G outputs a GSM reception signal (indicated as GSM / RX in the figure) input to the movable contact from one fixed contact and is input to the other fixed contact. A GSM transmission signal (indicated as GSM / TX in the figure) is output from the movable contact.
[0032]
The high frequency switch 12D separates a DCS transmission signal and a DCS reception signal. Specifically, the high-frequency switch 12D outputs a DCS reception signal (indicated as DCS / RX in the figure) input to the movable contact from one fixed contact and is input to the other fixed contact. A DCS transmission signal (denoted as DCS / TX in the figure) is output from the movable contact.
[0033]
The duplexer 13W separates a W-CDMA transmission signal and a W-CDMA reception signal according to a difference in frequency. More specifically, the duplexer 13W outputs a W-CDMA reception signal (denoted as WCDMA / RX in the figure) input to the common terminal from the reception terminal, and W-CDMA input to the transmission terminal. A transmission signal of the system (in the figure, written as WCDMA / TX) is output from the common terminal.
[0034]
The duplexer 13N separates the N-CDMA transmission signal and the N-CDMA reception signal according to the frequency difference. More specifically, the duplexer 13N outputs an N-CDMA reception signal (denoted as NCDMA / RX in the figure) input to the common terminal from the reception terminal, and N-CDMA input to the transmission terminal. A transmission signal of the system (denoted as NCDMA / TX in the figure) is output from the common terminal.
[0035]
Next, the integrated circuit 3 will be described. The integrated circuit 3 inputs a baseband input signal composed of an I signal and a Q signal and outputs a baseband output signal composed of an I signal and a Q signal.
[0036]
The integrated circuit 3 includes a mixer 42G whose input terminal is connected to the output terminal of the BPF 25G, an amplifier 43G whose input terminal is connected to the output terminal of the mixer 42G, and a mixer 42D whose input terminal is connected to the output terminal of the BPF 25D. , And an amplifier 43D whose input end is connected to the output end of the mixer 42D. The integrated circuit 3 further includes a mixer 42W whose input end is connected to the output end of the BPF 37W, an amplifier 43W whose input end is connected to the output end of the mixer 42W, and a mixer whose input end is connected to the output end of the BPF 37N. 42N and an amplifier 43N having an input end connected to the output end of the mixer 42N.
[0037]
The integrated circuit 3 further includes a mixer 41 whose output terminal is connected to each input terminal of the power amplifiers 21G and 21D, a mixer 41W whose output terminal is connected to the input terminal of the BPF 31W, and an output terminal connected to the input terminal of the BPF 31N. And a connected mixer 41N. The mixers 42G and 42D are connected to the voltage controlled oscillator 5. The mixer 42W is connected to the voltage controlled oscillator 6W. The mixer 41 is connected to the voltage controlled oscillator 4. The mixer 41W is connected to the voltage controlled oscillator 6W. The mixer 41N is connected to the voltage controlled oscillator 6N.
[0038]
The integrated circuit 3 further includes a phase synchronization loop circuit (GSM / DCS PLL) 44 for the GSM system and DCS system, and a phase synchronization loop circuit (W-CDMA in the figure) for the W-CDMA system. 45W and a phase-locked loop circuit for N-CDMA system (in the figure, indicated as N-CDMA PLL) 45N. The phase locked loop circuit 44 is connected to the voltage controlled oscillators 4 and 5. The phase locked loop circuit 45W is connected to the voltage controlled oscillator 6W. The phase locked loop circuit 45N is connected to the voltage controlled oscillator 6N.
[0039]
The mixer 42G mixes the high-frequency signal output from the voltage controlled oscillator 5 with the output signal of the BPF 25G, and converts the high-frequency received signal into a baseband signal. The mixer 42D mixes the high-frequency signal output from the voltage controlled oscillator 5 with the output signal of the BPF 25D, and converts the high-frequency received signal into a baseband signal. The mixer 42W mixes the high-frequency signal output from the voltage-controlled oscillator 6W with the output signal of the BPF 37W, and converts the high-frequency received signal into a baseband signal. The mixer 42N mixes the high-frequency signal output from the voltage controlled oscillator 6N with the output signal of the BPF 37N, and converts the high-frequency received signal into a baseband signal.
[0040]
The mixer 41 mixes the high frequency signal output from the voltage controlled oscillator 4 with the baseband signal input to the integrated circuit 3, and converts the baseband signal into a high frequency transmission signal. The mixer 41W mixes the high frequency signal output from the voltage controlled oscillator 6W with the baseband signal input to the integrated circuit 3, and converts the baseband signal into a high frequency transmission signal. The mixer 41N mixes the high frequency signal output from the voltage controlled oscillator 6N with the baseband signal input to the integrated circuit 3C, and converts the baseband signal into a high frequency transmission signal.
[0041]
Although not shown, the integrated circuit 3 further quadrature-modulates the input I signal and Q signal, sends the modulated signal to the mixers 41, 41W, 41N, and the output signals of the amplifiers 43G, 43D, 43W, 43N. Are orthogonally demodulated to generate I and Q signals and output them. The mixers 41, 41W, and 41N may have a function of performing quadrature modulation, and the mixers 42G, 42D, 42W, and 42N may have a function of performing quadrature demodulation.
[0042]
The GSM reception signal output from the high frequency switch 12G passes through the BPF 25G and is input to the mixer 42G. A DCS reception signal output from the high-frequency switch 12D passes through the BPF 25D and is input to the mixer 42D. A W-CDMA reception signal output from the duplexer 13W passes through the low noise amplifier 36W and the BPF 37W and is input to the mixer 42W. The N-CDMA reception signal output from the duplexer 13N passes through the low noise amplifier 36N and the BPF 37N and is input to the mixer 42N.
[0043]
The output signal of the mixer 41 passes through the power amplifier 21G, the coupler 22G and the LPF 24G and is input to the high frequency switch 12G, and passes through the power amplifier 21D, the coupler 22D and the LPF 24D and is input to the high frequency switch 12D. ing. The output signal of the mixer 41W passes through the BPF 31W, the power amplifier 32W, the coupler 33W, and the isolator 35W and is input to the duplexer 13W. The output signal of the mixer 41N passes through the BPF 31N, the power amplifier 32N, the coupler 33N, and the isolator 35N and is input to the duplexer 13N.
[0044]
Next, an example of the circuit configuration of the diplexer 11 will be described with reference to FIG. The diplexer 11 shown in FIG. 2 has first to third ports 111, 112, and 113. The first port 111 is connected to the antenna 1. The second port 112 inputs and outputs GSM signals and N-CDMA signals. The third port 113 inputs and outputs DCS signals and W-CDMA signals. The diplexer 11 further includes a capacitor 114 having one end connected to the first port 111, an inductor 115 having one end connected to the other end of the capacitor 114, one end connected to the other end of the inductor 115, and the other end connected to the other end of the inductor 115. The inductor 116 connected to the second port 112, one end connected to the other end of the inductor 115, the other end connected to the second port 112, and one end connected to the other end of the inductor 115. The capacitor 118 has the other end grounded, and the capacitor 119 has one end connected to the second port 112 and the other end grounded. The inductors 115 and 116 and the capacitors 117, 118, and 119 constitute an LPF that allows transmission signals and reception signals of the GSM system and the N-CDMA system to pass therethrough.
[0045]
The diplexer 11 further includes a capacitor 120 having one end connected to the other end of the capacitor 114, a capacitor 121 having one end connected to the other end of the capacitor 120, and the other end connected to the third port 113, and one end connected to the third port 113. It has a capacitor 122 connected to the other end of the capacitor 120, and an inductor 123 having one end connected to the other end of the capacitor 122 and the other end grounded. Capacitors 120, 121, and 122 and inductor 123 constitute a high-pass filter (hereinafter referred to as HPF) that allows transmission signals and reception signals of the DCS system and the W-CDMA system to pass therethrough.
[0046]
Next, an example of the circuit configuration of the high frequency switch 12G will be described with reference to FIG. The high frequency switch 12G illustrated in FIG. 3 includes a movable contact 131, two fixed contacts 132 and 133, and two control terminals 134 and 135. The fixed contact 132 is a fixed contact marked with a symbol T in FIG. The fixed contact 133 is a fixed contact given a symbol R in FIG. The high-frequency switch 12G further includes a capacitor 136 having one end connected to the movable contact 131, a diode 137 having a cathode connected to the other end of the capacitor 136, one end connected to the anode of the diode 137, and the other end being a fixed contact. 132, a capacitor 138 having one end connected to the anode of the diode 137 and the other end connected to the control terminal 134, and a capacitor 140 having one end connected to the control terminal 134 and the other end grounded. And have.
[0047]
The high frequency switch 12G further includes an inductor 141 having one end connected to the other end of the capacitor 136, a capacitor 142 having one end connected to the other end of the inductor 141, and the other end connected to the fixed contact 133, and an anode serving as the inductor. 141 has a diode 143 connected to the other end of 141, a cathode connected to the control terminal 135, and a capacitor 144 having one end connected to the control terminal 135 and the other end grounded.
[0048]
In the high frequency switch 12G, when the control signal applied to the control terminal 134 is at a high level and the control signal applied to the control terminal 135 is at a low level, both the two diodes 137 and 143 are turned on, and the movable contact 131 is connected. A fixed contact 132 is connected. On the other hand, when the control signal applied to the control terminal 134 is at a low level and the control signal applied to the control terminal 135 is at a high level, both the two diodes 137 and 143 are turned off, and the fixed contact 133 is connected to the movable contact 131. Is connected.
[0049]
The configuration of the high frequency switches 12D, 16, and 17 in FIG. 1 is the same as that of the high frequency switch 12G.
[0050]
Next, an example of the circuit configuration of the duplexer 13W will be described with reference to FIG. The duplexer 13W illustrated in FIG. 4 includes a common terminal 151, a reception terminal 152, and a transmission terminal 153. The duplexer 13W further includes a receiving side delay line 154 having one end connected to the common terminal 151, a receiving side BPF 155 having an input end connected to the other end of the receiving side delay line 154, and an output end connected to the receiving terminal 152. And have. The duplexer 13W further includes a transmission side delay line 156 having one end connected to the common terminal 151, a transmission side BPF 157 having an output end connected to the other end of the transmission side delay line 156, and an input end connected to the transmission terminal 153. And have. Each of the BPFs 155 and 157 is configured using an acoustic wave element.
[0051]
The reception-side delay line 154 has a common terminal 151 so that when the duplexer 13W is viewed from the reception terminal 152 side, the impedance is approximately 50Ω in the frequency band of the reception signal and the impedance is sufficiently large in the frequency band of the transmission signal. And the receiving side BPF 155. Similarly, when the duplexer 13W is viewed from the transmission terminal 153 side, the transmission-side delay line 156 has an impedance of approximately 50Ω in the frequency band of the transmission signal and sufficiently large in the frequency band of the reception signal. It is inserted between the common terminal 151 and the transmission side BPF 157. Depending on the configuration of the BPFs 155 and 157, only one of the reception side delay line 154 and the transmission side delay line 156 may be provided.
[0052]
Note that impedance matching between the duplexer 13W and an external circuit is performed between the common terminal 151, the reception terminal 152, and the transmission terminal 153 in the duplexer 13W illustrated in FIG. 4 and an external circuit connected thereto. A matching circuit may be provided. FIG. 5 is a circuit diagram showing an example of the circuit configuration of the duplexer 13W and the matching circuit connected thereto. The configuration of the duplexer 13W in the example illustrated in FIG. 5 is the same as the configuration of the duplexer 13W illustrated in FIG. In the example illustrated in FIG. 5, the matching circuit 201 is connected to the common terminal 151, the matching circuit 202 is connected to the reception terminal 152, and the matching circuit 203 is connected to the transmission terminal 153. These matching circuits 201, 202, and 203 are included in the front end module 2.
[0053]
The matching circuit 201 includes two terminals 204 and 205, an inductor 206 having one end connected to the terminal 204, an inductor 207 having one end connected to the other end of the inductor 206, and the other end connected to the terminal 205, and one end Is connected to the other end of the inductor 206 and the other end is grounded. The terminal 204 is connected to one fixed contact of the high-frequency switch 16 in FIG. The terminal 205 is connected to the common terminal 151 of the duplexer 13W.
[0054]
The matching circuit 202 has two terminals 211 and 212 and a capacitor 213 connected between the terminals 211 and 212. The terminal 211 is connected to the reception terminal 152 of the duplexer 13W. The terminal 212 is connected to the input terminal of the low noise amplifier 36W in FIG.
[0055]
The matching circuit 203 includes two terminals 215 and 216, an inductor 217 having one end connected to the terminal 215, a capacitor 218 having one end connected to the other end of the inductor 217 and the other end connected to the terminal 216, and one end Is connected to the other end of the capacitor 218 and the other end is grounded. The terminal 215 is connected to the transmission terminal 153 of the duplexer 13W. The terminal 216 is connected to the output terminal of the isolator 35W in FIG.
[0056]
The circuit configuration of the duplexer 13N and the matching circuit connected thereto in FIG. 1 is the same as the circuit configuration of the duplexer 13W and the matching circuit connected thereto.
[0057]
Next, an example of the circuit configuration of the LPF 24G will be described with reference to FIG. The LPF 24G shown in FIG. 6 has an input terminal 161 and an output terminal 162. The LPF 24G further includes a capacitor 163 having one end connected to the input terminal 161 and the other end grounded, an inductor 164 having one end connected to the input terminal 161, one end connected to the input terminal 161, and the other end being an inductor. 164 has a capacitor 165 connected to the other end of 164, and a capacitor 166 having one end connected to the other end of the inductor 164 and the other end grounded. The LPF 24G further has one end connected to the other end of the inductor 164, the other end connected to the output terminal 162, one end connected to the other end of the inductor 164, and the other end connected to the output terminal 162. And a capacitor 169 having one end connected to the output terminal 162 and the other end grounded. The circuit configuration of the LPF 24D in FIG. 1 is the same as that of the LPF 24G.
[0058]
Next, an example of a circuit configuration of the coupler 22G will be described with reference to FIG. The coupler 22G illustrated in FIG. 7 includes an input terminal 171, an output terminal 172, a monitor terminal 173, and a load connection terminal 174. The coupler 22G is further a capacitor having one end connected to the input terminal 171 and the other end connected to the monitor terminal 173. 175 An inductor 176 having one end connected to the input terminal 171 and the other end connected to the output terminal 172; an inductor 177 having one end connected to the monitor terminal 173 and the other end connected to the load connection terminal 174; Is connected to the output terminal 172, and has a capacitor 178 with the other end connected to the load connection terminal 174. The monitor terminal 173 is connected to the input terminal of the automatic output control circuit 23G. The load connection terminal 174 is grounded via a 50Ω load. The circuit configuration of the couplers 22D, 33W, and 33N in FIG. 1 is the same as that of the coupler 22G.
[0059]
Next, an example of a circuit configuration of the power amplifier 21G will be described with reference to FIG. The power amplifier 21G shown in FIG. 8 has an input terminal 181, an output terminal 182, a power supply terminal 183, and a ground terminal 184. A power supply voltage is applied to the power supply terminal 183.
[0060]
The power amplifier 21G further includes a monolithic microwave integrated circuit (hereinafter referred to as MMIC) 185 that functions as an amplifier. The ground end of the MMIC 185 is connected to the ground terminal 184. The power amplifier 21G further has one end connected to the input terminal 181 and the other end connected to the input end of the MMIC 185, one end connected to the other end of the capacitor 186, and the other end connected to the ground terminal 184. Inductor 187. The capacitor 186 and the inductor 187 constitute an input matching circuit 195.
[0061]
The power amplifier 21G further includes a capacitor 188 having one end connected to the output end of the MMIC 185, one end connected to the other end of the capacitor 188, the other end connected to the output terminal 182, and one end capacitor 188. The other end of the inductor 190 is connected to the ground terminal 184, and the other end is connected to the output terminal 182 and the other end is connected to the ground terminal 184. Capacitors 188 and 189 and inductors 190 and 191 constitute an output matching circuit 196.
[0062]
The power amplifier 21G further has capacitors 192 and 193 each having one end connected to the power supply terminal 183 and the other end connected to the ground terminal 184, one end connected to the power supply terminal 183, and the other end connected to the power input terminal of the MMIC 185. And a choke coil 194 connected to the. The circuit configuration of the power amplifiers 21D, 32W, and 32N in FIG. 1 is the same as that of the power amplifier 21G.
[0063]
Next, the structure of the front end module 2 will be described. The front end module 2 includes a single multilayer board for integrating the diplexer 11, the high frequency switches 16, 17, 12G, and 12D and the duplexers 13W and 13N. The multi-layer substrate for integration has a structure in which dielectric layers and patterned conductor layers are alternately stacked. The circuit of the front end module 2 is constituted by a conductor layer on or on the surface of the integrated multilayer substrate and elements mounted on the integrated multilayer substrate. In particular, the diplexer 11 is configured using a conductor layer inside or on the surface of a multi-layer substrate for integration.
[0064]
Next, three examples of the structure of the duplexers 13W and 13N in the present embodiment will be described in order with reference to FIGS. Here, an example in which a surface acoustic wave element is used as the acoustic wave element will be described, but a bulk acoustic wave element may be used instead of the surface acoustic wave element. While surface acoustic wave elements use sound waves (surface acoustic waves) that propagate on the surface of piezoelectric bodies, bulk acoustic wave elements use sound waves that propagate inside piezoelectric bodies (bulk elastic waves). is there. Among these bulk acoustic wave devices, those fabricated using piezoelectric thin films are called thin film bulk wave devices, and resonators fabricated using piezoelectric thin films are particularly thin film bulk acoustic resonators (Film Bulk Acoustic Resonator). : FBAR). As the elastic wave element, the thin film bulk wave element may be used. This thin film bulk acoustic wave device has better temperature characteristics than the surface acoustic wave device. In general, the temperature characteristic of a surface acoustic wave element is about 40 ppm / ° C., whereas the temperature characteristic of a thin film bulk wave element is about 20 ppm / ° C. Therefore, the thin film bulk acoustic wave element is advantageous for realizing a steep frequency characteristic required for a filter.
[0065]
FIG. 9 is a cross-sectional view showing a first example of the structure of the duplexers 13W and 13N. In the first example, the duplexers 13W and 13N include a chip 51 including a surface acoustic wave element used for the reception side BPF 155 in FIG. 4, and a chip 52 including a surface acoustic wave element used for the transmission side BPF 157 in FIG. A mounting substrate 53 on which the two chips 51 and 52 are mounted and a cap 54 that seals the chips 51 and 52 are provided. The mounting substrate 53 is, for example, a ceramic multilayer substrate using ceramic as a material for the dielectric layer. The mounting substrate 53 includes components of the duplexer 13W or the duplexer 13N other than the surface acoustic wave element. For example, the reception-side delay line 154 and the transmission-side delay line 156 of the duplexers 13W and 13N are configured using a conductor layer inside or on the surface of the mounting substrate 53. Further, the common terminal 151, the reception terminal 152, and the transmission terminal 153 of the duplexers 13 </ b> W and 13 </ b> N are disposed on the lower surface of the mounting substrate 53.
[0066]
Chips 51 and 52 are LiTaO 3 A piezoelectric substrate made of a piezoelectric material such as the above, a comb electrode formed on one surface of the piezoelectric substrate, and a connection electrode 55 for connecting the comb electrode to an external circuit. In the example shown in FIG. 9, the connection electrode 55 is disposed on the same plane as the comb electrode. In this example, the chips 51 and 52 are mounted on the mounting substrate 53 by flip-chip bonding so that the comb-shaped electrodes face the upper surface of the mounting substrate 53. In the state where the chips 51 and 52 are mounted on the mounting substrate 53, a space is formed between the comb electrode and the upper surface of the mounting substrate 53.
[0067]
In the first example, the duplexers 13 </ b> W and 13 </ b> N having the above-described configuration are mounted on the multi-layer substrate 20 for integration of the front end module 2. The integration multilayer substrate 20 is, for example, a low-temperature fired ceramic multilayer substrate. The multilayer board 20 for integration includes circuits of the front end module 2 other than the duplexers 13W and 13N.
[0068]
FIG. 9 shows an example of the thickness of the front end module 2 in the first example. In this example, the thickness of the mounting substrate 53 of the duplexers 13W and 13N is 0.5 mm, the thickness of the portion from the upper surface of the mounting substrate 53 of the duplexers 13W and 13N to the upper surface of the cap 54 is 0.5 mm. The thickness of 20 is 0.8 mm. Therefore, in this example, the thickness of the front end module 2 is 1.8 mm or more.
[0069]
FIG. 10 is a cross-sectional view showing a second example of the structure of the duplexers 13W and 13N. In the second example, the duplexers 13W and 13N have the same chips 51 and 52 as in the first example. However, in the second example, the mounting substrate 53 is not provided, and the chips 51 and 52 are directly mounted on the multilayer substrate 20 for integration of the front end module 2. The chips 51 and 52 are mounted on the integration multilayer substrate 20 by flip-chip bonding, for example, so that the comb-shaped electrode faces the upper surface of the integration multilayer substrate 20. Note that a space is formed between the comb-shaped electrode and the upper surface of the integration multilayer substrate 20 in a state where the chips 51 and 52 are mounted on the integration multilayer substrate 20. The chips 51 and 52 are sealed with a cap 54.
[0070]
In the second example, the components of the duplexers 13W and 13N other than the surface acoustic wave element are included in the multi-layer substrate 20 for integration. For example, the reception-side delay line 154 and the transmission-side delay line 156 of the duplexers 13W and 13N are configured using conductor layers inside or on the surface of the multi-layer substrate 20 for integration. Further, the common terminals 151, the reception terminals 152, and the transmission terminals 153 of the duplexers 13 </ b> W and 13 </ b> N are disposed on the lower surface of the multi-layer substrate 20 for integration. Further, the multi-layer substrate 20 for integration includes circuits of the front end module 2 other than the duplexers 13W and 13N.
[0071]
FIG. 10 shows an example of the thickness of the front end module 2 in the second example. In this example, the thickness from the upper surface of the multi-layer substrate 20 to the upper surface of the cap 54 of the duplexers 13W and 13N is 0.5 mm, and the thickness of the multi-layer substrate 20 is 0.8 mm. Therefore, in this example, the thickness of the front end module 2 is 1.3 mm or more.
[0072]
FIG. 11 is a cross-sectional view showing a third example of the structure of the duplexers 13W and 13N. In the third example, the duplexers 13W and 13N include the same chips 51 and 52 as in the first example, one or two mounting substrates 56 on which these chips 51 and 52 are mounted, and the chips 51 and 52. And a cap 54 for sealing. Although FIG. 11 shows an example in which two chips 51 and 52 are mounted on one mounting board 56, the chips 51 and 52 may be mounted on separate mounting boards 56, respectively.
[0073]
The mounting substrate 56 is a single dielectric layer, a patterned conductor layer provided on the top and bottom surfaces of the dielectric layer, and provided on the side surface of the dielectric layer, and provided on the top surface of the dielectric layer. And a conductor portion that connects the conductor layer provided to the conductor layer provided on the lower surface. The chips 51 and 52 are mounted on the mounting substrate 56 by flip chip bonding, for example, so that the comb-shaped electrode faces the upper surface of the mounting substrate 56. In the state where the chips 51 and 52 are mounted on the mounting substrate 56, a space is formed between the comb electrode and the upper surface of the mounting substrate 56.
[0074]
The chips 51 and 52 and the mounting substrate 56 are mounted on the multi-layer substrate 20 for integration of the front end module 2. In the third example, the components of the duplexers 13W and 13N other than the surface acoustic wave element are included in the multi-layer substrate 20 for integration. For example, the reception-side delay line 154 and the transmission-side delay line 156 of the duplexers 13W and 13N are configured using conductor layers inside or on the surface of the multi-layer substrate 20 for integration. Further, the common terminals 151, the reception terminals 152, and the transmission terminals 153 of the duplexers 13 </ b> W and 13 </ b> N are disposed on the lower surface of the multi-layer substrate 20 for integration. Further, the multi-layer substrate 20 for integration includes circuits of the front end module 2 other than the duplexers 13W and 13N.
[0075]
FIG. 11 shows an example of the thickness of the front end module 2 in the third example. In this example, the thickness from the upper surface of the multi-layer substrate 20 to the upper surface of the cap 54 of the duplexers 13W and 13N is 0.7 mm, and the thickness of the multi-layer substrate 20 is 0.8 mm. Therefore, in this example, the thickness of the front end module 2 is 1.5 mm or more.
[0076]
As described above, in the front end module 2 according to the present embodiment, the diplexer 11, the high frequency switches 16, 17, 12G, and 12D, the duplexer 13W including the two acoustic wave elements, and the two acoustic wave elements are provided. The duplexer 13 </ b> N including the integrated duplexer 13 </ b> N is integrated by a single multilayer board 20 for integration. The diplexer 11 is configured using a conductor layer inside or on the surface of the multi-layer substrate 20 for integration. The duplexers 13W and 13N including the acoustic wave element are smaller and lighter than the coaxial dielectric duplexer, and are easily combined and integrated. Therefore, according to the present embodiment, it is possible to cope with two types of time division multiple access schemes (GSM scheme and DCS scheme) and two types of code division multiple access schemes (W-CDMA scheme and N-CDMA scheme). In addition, the front end module 2 that can be easily reduced in size and weight, combined, and integrated can be realized.
[0077]
Further, according to the present embodiment, the duplexers 13W and 13N including the acoustic wave elements are integrated with the diplexer 11 and the high frequency switches 12G, 12D, 16, and 17, so that the duplexers 13W and 13N and the peripheral circuits thereof are integrated. Impedance matching can be optimized. Therefore, according to the present embodiment, the performance of the front end module 2 can be improved.
[0078]
By the way, in the duplexers 13W and 13N, the impedances of the common terminal 151, the reception terminal 152, and the transmission terminal 153 are set to 50Ω so as to minimize the insertion loss with respect to the frequency within the pass band, and within the stop band. The frequency is set to a large value so that attenuation is increased. For this reason, it is necessary to optimize the characteristics of the entire duplexers 13W and 13N including the acoustic wave element and the components other than the acoustic wave element (delay lines 154 and 156 and matching circuits).
[0079]
In the first example of the structure of the duplexers 13W and 13N shown in FIG. 9, the chips 51 and 52 each including an acoustic wave element and the mounting substrate 53 including the constituent parts of the duplexers 13W and 13N other than the acoustic wave element are integrated. It has become. Therefore, in the first example, the duplexers 13W and 13N can be manufactured in a state independent of other components in the front end module 2. Therefore, in the first example, the duplexers 13W and 13N with optimized characteristics can be mounted on the multi-layer substrate 20 for integration. However, in the first example, there is a problem that the thickness of the front end module 2 becomes large.
[0080]
In the second example of the structure of the duplexers 13W and 13N shown in FIG. 10, the constituent parts of the duplexers 13W and 13N other than the acoustic wave elements are provided on the multilayer substrate 20 for integration, and the chips 51 and 52 including the acoustic wave elements, respectively. Is mounted on the multi-layer substrate 20 for integration. According to the second example, the thickness of the front end module 2 can be reduced. Further, according to the second example, the characteristics of the chips 51 and 52 and the duplexers 13W other than the acoustic wave element provided on the multi-layer substrate 20 are optimized so that the characteristics of the duplexers 13W and 13N are optimized. By designing the characteristics of the constituent parts of 13N and using the designed chips 51 and 52 and the multilayer substrate 20 for integration, the characteristics of the entire duplexers 13W and 13N can be optimized.
[0081]
By the way, it is necessary to use a probe in order to measure the characteristics of the chips 51 and 52 in a bare chip state. However, since the probe itself has high frequency characteristics, it is difficult to accurately measure the high frequency characteristics of the chips 51 and 52. Therefore, there is a problem that defective chips 51 and 52 are mounted on the multi-layer substrate 20 for integration at a certain rate. When defective chips 51 and 52 are mounted on the multilayer substrate 20 for integration, the entire front end module 2 becomes defective even if the characteristics of the components of the front end module 2 other than the duplexers 13W and 13N are good. turn into. Therefore, in the second example, there is a problem that the yield of the front end module 2 is lowered.
[0082]
In the third example of the structure of the duplexers 13 </ b> W and 13 </ b> N shown in FIG. 11, chips 51 and 52 each including an acoustic wave element are mounted on a mounting substrate 56. Accordingly, the chips 51 and 52 and the mounting substrate 56 constitute one packaged component. In the third example, the components of the duplexers 13W and 13N other than the acoustic wave element are provided on the integration multilayer substrate 20, and the chips 51 and 52 and the mounting substrate 56 are mounted on the integration multilayer substrate 20. . About the component comprised by chip | tip 51,52 and the mounting substrate 56, a characteristic can be measured correctly using the jig | tool for measuring a normal component, without using a probe. Therefore, according to the third example, only the non-defective chips 51 and 52 and the mounting substrate 56 can be mounted on the multilayer substrate 20 for integration, and as a result, the yield of the front end module 2 can be improved. Further, according to the third example, since the mounting substrate 56 may be thin, the thickness of the front end module 2 can be reduced.
[0083]
In the second and third examples, the chips 51 and 52 including the surface acoustic wave elements used for the BPF in the duplexers 13W and 13N are mounted on the upper surface of the multi-layer substrate 20 for integration, and other than the surface acoustic wave elements. At least a part of the circuit portions of the duplexers 13W and 13N is formed using a conductor layer inside or on the surface of the multi-layer substrate 20 for integration. As a result, the front end module 2 can be further reduced in size and weight.
[0084]
Hereinafter, three modifications of the front end module 2 according to the present embodiment will be described.
[0085]
FIG. 12 is a block diagram showing a high-frequency circuit of a mobile phone including the front end module 2 of the first modified example. The front end module 2 of the first modified example includes, in addition to the components of the front end module 2 shown in FIG. 1, a coupler 22G and an LPF 24G that allow transmission of GSM transmission signals, and a coupler that allows transmission of DCS transmission signals. 22D and LPF 24D, BPF 25G that passes GSM reception signals, BPF 25D that passes DCS reception signals, BPF 37W that passes W-CDMA reception signals, and N-CDMA reception signals BPF37N. In the first modification, the multilayer substrate 20 for integration also integrates the above-described components added in addition to the components of the front end module 2 shown in FIG.
[0086]
Other configurations of the front end module 2 of the first modification are the same as those of the front end module 2 shown in FIG. According to the first modification, it is possible to optimize the characteristics of the entire front end module 2 including the above-described components newly added to the front end module 2.
[0087]
FIG. 13 is a block diagram showing a high-frequency circuit of a mobile phone including the front end module 2 of the second modified example. The front end module 2 of the second modified example includes power amplifiers 21G and 21D, couplers 22G and 22D, automatic output control circuits 23G and 23D, LPFs 24G and 24D, in addition to the components of the front end module 2 shown in FIG. BPFs 25G and 25D, BPFs 31W and 31N, power amplifiers 32W and 32N, couplers 33W and 33N, automatic output control circuits 34W and 34N, isolators 35W and 35N, low noise amplifiers 36W and 36N, and BPFs 37W and 37N are provided. In the second modified example, the multilayer substrate for integration 20 also integrates the above-described components added in addition to the components of the front end module 2 shown in FIG.
[0088]
Other configurations of the front end module 2 of the second modified example are the same as those of the front end module 2 shown in FIG. According to the second modification, it is possible to optimize the characteristics of the entire front end module 2 including the above-described components newly added to the front end module 2.
[0089]
FIG. 14 is a cross-sectional view showing an example of the arrangement of the power amplifier 21G in the front end module 2 of the second modified example. In this example, the MMIC 185 of the power amplifier 21G is mounted on the multi-layer substrate 20 for integration. The input matching circuit 195 and the output matching circuit 196 of the power amplifier 21G are configured using a conductor layer inside or on the surface of the multi-layer substrate 20 for integration. Although not shown, the capacitors 192 and 193 and the choke coil 194 of the power amplifier 21G are mounted on the multi-layer substrate 20 for integration. In addition, a conductor layer 197 for dissipating heat generated by the MMIC 185 is formed on the surface of the multilayer multilayer substrate 20 opposite to the surface on which the MMIC 185 is mounted. The multi-layer substrate 20 is further formed with a plurality of via holes 198 that connect the lower surface of the MMIC 185 and the conductor layer 197 to guide the heat generated by the MMIC 185 to the conductor layer 197. The arrangement of the power amplifiers 21D, 32W, and 32N is the same as that of the power amplifier 21G.
[0090]
Next, a third modification will be described with reference to FIGS. 15 and 16. The front end module 2 of the third modified example is the front end module 2 shown in FIG. 1, FIG. 12, or FIG. In the third modification, the multi-layer substrate 20 for integration integrates the antenna 1 in addition to the components of the front end module 2 shown in FIG. 1, FIG. 12, or FIG.
[0091]
Hereinafter, two examples of the structure of the antenna 1 in the third modification will be described. As antennas used for mobile phones, various types and structures are known. Here, a patch antenna is used as the antenna 1.
[0092]
FIG. 15 is a perspective view showing a first example of the structure of the antenna 1. In the first example, the antenna 1 is manufactured separately from the multi-layer substrate 20 and mounted on the multi-layer substrate 20 by soldering, for example. The antenna 1 in the first example is a rectangular parallelepiped dielectric portion 81 made of a dielectric, an electrode 82 provided on the top surface of the dielectric portion 81, a bottom surface of the dielectric portion 81, and a ground plane. A conductor layer 83 to be formed and a power supply conductor portion 84 provided on a side portion of the dielectric portion 81 are provided. The electrode 82 and the conductor layer 83 each have a rectangular flat plate shape. The upper end portion of the power supply conductor portion 84 is opposed to the side portion of the electrode 82 with a predetermined interval. A conductor layer 85 connected to the lower end portion of the power supply conductor portion 84 is provided on the upper surface of the multi-layer substrate 20 for integration.
[0093]
FIG. 16 is a perspective view showing a second example of the structure of the antenna 1. In the second example, the antenna 1 is incorporated in the multi-layer substrate 20 for integration. The antenna 1 in the second example includes an electrode 92 provided on the upper surface of the multi-layer substrate 20 and a conductor layer 93 that is disposed at a position facing the electrode 92 inside the multi-layer substrate 20 and forms a ground plane. And a power supply conductor portion 94 provided on the side portion of the multi-layer substrate 20 for integration. The electrode 92 and the conductor layer 93 each have a rectangular flat plate shape. The upper end portion of the power supply conductor portion 94 is opposed to the side portion of the electrode 92 with a predetermined interval. In addition, a conductor layer 95 connected to the lower end portion of the power supply conductor portion 94 is provided at a position below the conductor layer 93 inside the multi-layer substrate 20 for integration.
[0094]
According to the third modification, it is possible to optimize the characteristics of the entire front end module 2 including the antenna 1.
[0095]
In the present embodiment, a duplexer may be used instead of the high frequency switches 12G and 12D.
[0096]
[Second Embodiment]
Next, a front end module according to a second embodiment of the present invention will be described. The front end module according to the present embodiment includes a transmission signal and a reception signal in a frequency band (hereinafter referred to as AMPS band) used in AMPS (Advanced Mobile Phone System), and a frequency used in PCS (Personal Communications Service). This is a module for processing transmission signals and reception signals in a band (hereinafter referred to as a PCS band) and reception signals in a GPS (Global Positioning System). The received signal in GPS is a signal for a position detection function. The AMPS band corresponds to the first frequency band in the present invention, and the PCS band corresponds to the second frequency band in the present invention. In the present embodiment, the transmission signal and reception signal in the AMPS band and the transmission signal and reception signal in the PCS band are both signals of the code division multiple access method.
[0097]
FIG. 18 shows the frequency bands of the above transmission signals and reception signals. In FIG. 18, symbol TX represents a transmission signal, and symbol RX represents a reception signal. The frequency band of the transmission signal in the AMPS band is 824 MHz to 849 MHz. The frequency band of the received signal in the AMPS band is 869 MHz to 894 MHz. The frequency band of the transmission signal in the PCS band is 1850 MHz to 1910 MHz. The frequency band of the received signal in the PCS band is 1930 MHz to 1990 MHz. The frequency band of the received signal in GPS (hereinafter referred to as the GPS band) is 1574 MHz to 1576 MHz.
[0098]
First, referring to FIG. 17, an example of a high-frequency circuit of a mobile phone including the front end module according to the present embodiment will be described. The high-frequency circuit shown in FIG. 17 includes two antennas 301A and 301B, and a front end module 302 connected to these antennas 301A and 301B. The antenna 301A is used for signal transmission and reception in the AMPS band and the PCS band. The antenna 301B is used for receiving a reception signal in GPS.
[0099]
The high-frequency circuit shown in FIG. 17 further includes an integrated circuit 303A that mainly modulates and demodulates signals in the AMPS band and PCS band, and an integrated circuit 303B that mainly demodulates received signals in GPS. The high frequency circuit further includes two low noise amplifiers 304A and 304P each having an input terminal connected to the front end module 302 and an output terminal connected to the integrated circuit 303A, and an input terminal connected to the front end module 302 and an output terminal. Includes a low noise amplifier 304G connected to the integrated circuit 303B. The high frequency circuit further includes two power amplifiers 305A and 305P each having an input terminal connected to the integrated circuit 303A, an input terminal connected to the output terminal of the power amplifier 305A, and an output terminal connected to the front end module 302. The isolator 306 </ b> A includes an isolator 306 </ b> P whose input end is connected to the output end of the power amplifier 305 </ b> P and whose output end is connected to the front end module 302.
[0100]
The front end module 302 includes a diplexer 310, two duplexers 312 and 313, and a BPF 314. The diplexer 310 corresponds to the first separation means in the present invention. The duplexer 312 corresponds to the second separation means in the present invention. The duplexer 313 corresponds to the third separation unit in the present invention.
[0101]
The diplexer 310 has first to third ports. The first port is connected to the antenna 301A. The second port is connected to the duplexer 312. The third port is connected to the duplexer 313. The diplexer 310 separates the AMPS band and the PCS band. That is, the diplexer 310 outputs the transmission signal in the AMPS band input to the second port from the first port, and outputs the reception signal in the AMPS band input to the first port from the second port. . Further, the diplexer 310 outputs a transmission signal in the PCS band input to the third port from the first port, and outputs a reception signal in the PCS band input to the first port from the third port. .
[0102]
The duplexer 312 has a common terminal, a transmission terminal, and a reception terminal. The common terminal is connected to the second port of the diplexer 310. The transmission terminal is connected to the output terminal of the isolator 306A. The reception terminal is connected to the input terminal of the low noise amplifier 304A. The duplexer 312 separates a transmission signal (referred to as AMPS / TX in the figure) and a reception signal (referred to as AMPS / RX in the figure) in the AMPS band. That is, the duplexer 312 outputs the transmission signal in the AMPS band input to the transmission terminal from the common terminal, and outputs the reception signal in the AMPS band input to the common terminal from the reception terminal.
[0103]
The duplexer 313 has a common terminal, a transmission terminal, and a reception terminal. The common terminal is connected to the third port of the diplexer 310. The transmission terminal is connected to the output terminal of the isolator 306P. The reception terminal is connected to the input terminal of the low noise amplifier 304P. The duplexer 313 separates a transmission signal (denoted as PCS / TX in the figure) and a reception signal (denoted as PCS / RX in the figure) in the PCS band. That is, the duplexer 313 outputs the transmission signal in the PCS band input to the transmission terminal from the common terminal, and outputs the reception signal in the PCS band input to the common terminal from the reception terminal.
[0104]
The input end of the BPF 314 is connected to the antenna 301B, and the output end of the BPF 314 is connected to the input end of the low noise amplifier 304G. The BPF 314 selectively allows a GPS received signal (denoted as GPS / RX in the figure) received by the antenna 301B.
[0105]
Next, the configuration of the diplexer 310 will be described with reference to FIG. The diplexer 310 includes first to third ports 321 to 323, an LPF 324, and an HPF 325. One end of each of the LPF 324 and the HPF 325 is connected to the first port 321. The other end of the LPF 324 is connected to the second port 322. The other end of the HPF 325 is connected to the third port 323.
[0106]
FIG. 20 schematically shows the characteristics of the LPF 324, that is, the relationship between frequency and gain. As shown in FIG. 20, the LPF 324 passes a signal having a frequency within the AMPS band and blocks a signal having a frequency within the PCS band. Instead of the LPF 324, a high-frequency elimination notch filter that passes a signal having a frequency in the AMPS band and blocks a signal having a frequency in the PCS band may be used.
[0107]
FIG. 21 schematically shows the characteristics of the HPF 325, that is, the relationship between frequency and gain. As shown in FIG. 21, the HPF 325 passes a signal having a frequency in the PCS band and blocks a signal having a frequency in the AMPS band. Instead of the HPF 325, a low-frequency elimination notch filter that passes a signal having a frequency in the PCS band and blocks a signal having a frequency in the AMPS band may be used.
[0108]
FIG. 22 schematically shows the characteristics of the BPF 314 in FIG. 17, that is, the relationship between frequency and gain. As shown in FIG. 22, the BPF 314 passes a signal having a frequency within the GPS band and blocks a signal having a frequency within the AMPS band and the PCS band.
[0109]
Next, an example of the configuration of each filter used in the diplexer 310 will be described with reference to FIGS.
[0110]
FIG. 23 is a circuit diagram showing an example of the configuration of the LPF 324. The LPF 324 has two terminals 341 and 342, an inductor 343, and three capacitors 344 to 346. One end of the inductor 343 is connected to the terminal 341, and the other end of the inductor 343 is connected to the terminal 342. One end of the capacitor 344 is connected to the terminal 341, and the other end of the capacitor 344 is connected to the terminal 342. One end of the capacitor 345 is connected to the terminal 341, and the other end of the capacitor 345 is grounded. One end of the capacitor 346 is connected to the terminal 342, and the other end of the capacitor 346 is grounded.
[0111]
FIG. 24 is a circuit diagram showing an example of the configuration of a high-frequency elimination notch filter that can be used in place of the LPF 324 shown in FIG. This notch filter has two terminals 351 and 352, two inductors 353 and 354, and a capacitor 355. One end of the inductor 353 is connected to the terminal 351. One end of the inductor 354 is connected to the other end of the inductor 353, and the other end of the inductor 354 is connected to the terminal 352. One end of the capacitor 355 is connected to the other end of the inductor 353, and the other end of the capacitor 355 is connected to the terminal 352.
[0112]
FIG. 25 is a circuit diagram illustrating an example of the configuration of the HPF 325. The HPF 325 includes two terminals 361 and 362, three inductors 363, 365, and 366, and a capacitor 364. One end of the inductor 363 is connected to the terminal 361, and the other end of the inductor 363 is connected to the terminal 362. One end of the capacitor 364 is connected to the terminal 361, and the other end of the capacitor 364 is connected to the terminal 362. One end of the inductor 365 is connected to the terminal 361, and the other end of the inductor 365 is grounded. One end of the inductor 366 is connected to the terminal 362, and the other end of the inductor 366 is grounded.
[0113]
FIG. 26 is a circuit diagram showing an example of a configuration of a low-frequency elimination notch filter that can be used in place of the HPF 325 shown in FIG. This notch filter has two terminals 371, 372, two capacitors 373, 375, and an inductor 374. One end of the capacitor 373 is connected to the terminal 371. One end of the inductor 374 is connected to the other end of the capacitor 373, and the other end of the inductor 374 is connected to the terminal 372. One end of the capacitor 375 is connected to the other end of the capacitor 373, and the other end of the capacitor 375 is connected to the terminal 372.
[0114]
Next, an example of the configuration of the BPF 314 will be described with reference to FIG. FIG. 27 is a circuit diagram showing an example of the configuration of the BPF 314. The BPF 314 has two terminals 381, 382, six capacitors 383-388, and two inductors 391, 392. One end of the capacitor 383 is connected to the terminal 381. One end of the capacitor 384 is connected to the other end of the capacitor 383. One end of the capacitor 385 is connected to the other end of the capacitor 384, and the other end of the capacitor 385 is connected to the terminal 382. One end of the capacitor 386 is connected to the terminal 381, and the other end of the capacitor 386 is connected to the terminal 382. One end of the capacitor 387 is connected to a connection point between the capacitors 383 and 384, and the other end of the capacitor 387 is grounded. One end of the capacitor 388 is connected to the connection point of the capacitors 384 and 385, and the other end of the capacitor 388 is grounded. One end of the inductor 391 is connected to one end of the capacitor 387, and the other end of the inductor 391 is grounded. One end of the inductor 392 is connected to one end of the capacitor 388, and the other end of the inductor 392 is grounded.
[0115]
Next, an example of the circuit configuration of the duplexers 312 and 313 will be described with reference to FIG. The duplexers 312 and 313 illustrated in FIG. 28 have a common terminal 401, a transmission terminal 402, and a reception terminal 403. The common terminal 401 is connected to the diplexer 310. The transmission terminal 402 is connected to the isolator 306A or the isolator 306P. The reception terminal 403 is connected to the low noise amplifier 304A or the low noise amplifier 304P.
[0116]
The duplexers 312 and 313 are further connected at one end to a transmission side delay line (referred to as a transmission side DL in FIG. 28) 404 connected to the common terminal 401, and at the output end to the other end of the transmission side delay line 404. It has a transmission side BPF 405 whose input end is connected to the transmission terminal 402. The duplexers 312 and 313 are further connected at one end to a receiving side delay line (referred to as a receiving side DL in FIG. 28) 406 connected to the common terminal 401, and at the input end to the other end of the receiving side delay line 406. The output end has a reception side BPF 407 connected to the reception terminal 403. Each of the BPFs 405 and 407 is configured using an acoustic wave element.
[0117]
The transmission-side delay line 404 and the reception-side delay line 406 are adjusted so that the impedance when the duplexers 312 and 313 are viewed from the terminals 401, 402, and 403 is as follows. That is, when the duplexers 312 and 313 are viewed from the common terminal 401, the impedance is approximately 50Ω in the frequency band of the transmission signal and the frequency band of the reception signal. When the duplexers 312 and 313 are viewed from the transmission terminal 402, the impedance is approximately 50Ω in the frequency band of the transmission signal, and the impedance is sufficiently large in the frequency band of the reception signal. When the duplexers 312 and 313 are viewed from the reception terminal 403, the impedance is approximately 50Ω in the frequency band of the reception signal, and the impedance is sufficiently large in the frequency band of the transmission signal. Depending on the configuration of the BPFs 405 and 407, only one of the transmission side delay line 404 and the reception side delay line 406 may be provided.
[0118]
In order to realize the above-described impedance relationship, it is necessary between the common terminal 401, the transmission terminal 402, the reception terminal 403 in the duplexers 312 and 313 shown in FIG. 28, and an external circuit connected to them. Depending on the case, a matching circuit may be provided. FIG. 29 is a circuit diagram showing an example of the circuit configuration of the duplexers 312 and 313 and the matching circuit connected thereto. The configuration of the duplexers 312 and 313 in the example shown in FIG. 29 is the same as the configuration of the duplexers 312 and 313 shown in FIG. In the example illustrated in FIG. 29, the matching circuit 411 is connected to the common terminal 401, the matching circuit 412 is connected to the transmission terminal 402, and the matching circuit 413 is connected to the reception terminal 403. These matching circuits 411, 412 and 413 are included in the front end module 302.
[0119]
The matching circuit 411 includes a terminal 414 and two capacitors 415 and 416. Terminal 414 is connected to diplexer 310. One end of the capacitor 415 is connected to the terminal 414, and the other end of the capacitor 415 is connected to the common terminal 401. One end of the capacitor 416 is connected to the common terminal 401, and the other end of the capacitor 416 is grounded.
[0120]
The matching circuit 412 includes a terminal 417, two capacitors 418 and 419, and an inductor 420. One end of the capacitor 418 is connected to the terminal 417. One end of the capacitor 419 is connected to the other end of the capacitor 418, and the other end of the capacitor 419 is connected to the transmission terminal 402. One end of the inductor 420 is connected to the other end of the capacitor 418, and the other end of the inductor 420 is grounded.
[0121]
The matching circuit 413 includes a terminal 421, an inductor 422, and a capacitor 423. One end of the inductor 422 is connected to the reception terminal 403, and the other end of the inductor 422 is connected to the terminal 421. One end of the capacitor 423 is connected to the terminal 421, and the other end of the capacitor 423 is grounded.
[0122]
FIG. 30 schematically shows the characteristics of the transmission-side BPF 405 in the duplexers 312 and 313, that is, the relationship between frequency and gain. As shown in FIG. 30, the transmission side BPF 405 passes the transmission signal (denoted as TX in FIG. 30) and blocks the reception signal (denoted as RX in FIG. 30).
[0123]
FIG. 31 schematically shows the characteristics of the receiving BPF 407 in the duplexers 312 and 313, that is, the relationship between frequency and gain. As shown in FIG. 31, the reception side BPF 407 passes the reception signal (denoted as RX in FIG. 31) and blocks the transmission signal (denoted as TX in FIG. 31).
[0124]
Next, the structure of the front end module 302 will be described with reference to FIGS. 32 to 35. FIG. 32 is a perspective view showing an example of the appearance of the front end module 302. As shown in FIG. 32, the front end module 302 includes one multi-layer substrate 430 for integration. The diplexer 310, the two duplexers 312, 313 and the BPF 314 are integrated by this multi-layer substrate 430. The multilayer substrate for integration 430 has a structure in which dielectric layers and patterned conductor layers are alternately stacked. The integration multilayer substrate 430 is, for example, a low-temperature fired ceramic multilayer substrate. The circuit of the front end module 302 is constituted by a conductor layer inside or on the surface of the multi-layer substrate 430 and components mounted on the multi-layer substrate 430. In particular, the diplexer 310 is configured using a conductor layer inside or on the surface of the multi-layer substrate 430 for integration.
[0125]
As shown in FIG. 28, the duplexers 312 and 313 have two BPFs 405 and 407, respectively. Each of the BPFs 405 and 407 is configured using an acoustic wave element. For a long time, BPFs using a dielectric resonator have been used. However, since the BPF using the dielectric resonator is large and heavy, it is not suitable for reducing the size and weight of the front end module. In the present embodiment, the duplexers 312 and 313 have the BPFs 405 and 407 configured using elastic wave elements. Therefore, the front end module 302 including the BPFs 405 and 407 can be reduced in size and weight.
[0126]
Here, an example in which a surface acoustic wave element is used as the acoustic wave element will be described. However, as in the first embodiment, a bulk acoustic wave element, particularly a thin film bulk wave, is used instead of the surface acoustic wave element. An element may be used.
[0127]
32, reference numerals 431 and 432 denote chips including surface acoustic wave elements used for the BPFs 405 and 407 in the duplexer 312, and reference numerals 433 and 434 include surface acoustic wave elements used for the BPFs 405 and 407 in the duplexer 313. It represents a chip. The chips 431 to 434 are mounted on the upper surface of the multilayer substrate 430 for integration. At least a part of the circuit portions of the duplexers 312 and 313 other than the surface acoustic wave element is configured using a conductor layer inside or on the surface of the multi-layer substrate 430 for integration. In FIG. 32, a part of the circuit portion of the duplexers 312 and 313 other than the surface acoustic wave element is constituted by chip components 435 to 437 mounted on the upper surface of the multi-layer substrate 430, and the duplexer other than the surface acoustic wave element. In the example, the remaining portions of the circuit portions 312 and 313 are configured using a conductor layer inside or on the surface of the multilayer substrate 430 for integration. However, since the circuit portions of the duplexers 312 and 313 other than the surface acoustic wave element can all be constituted by inductors and capacitors, all of the circuit portions of the duplexers 312 and 313 other than the surface acoustic wave element are placed inside the multilayer substrate 430 for integration or You may comprise using the conductor layer on the surface.
[0128]
The upper surface of the multi-layer substrate 430, and the chips 431 to 434 and the chip components 435 to 437 mounted on the upper surface are covered with a shield case 438.
[0129]
33 is a cross-sectional view showing a cross section indicated by reference numeral 440 in FIG. As shown in FIG. 33, the chip 431 is made of LiTaO. 3 A piezoelectric substrate 441 made of a piezoelectric material such as a comb electrode 442 formed on one surface of the piezoelectric substrate 441, a connection electrode 443 for connecting the comb electrode 442 to an external circuit, and a comb electrode 442. And a cover 444 for covering. The connection electrode 443 is disposed on the same plane as the comb electrode 442. A space is formed between the comb electrode 442 and the cover 444. The chip 431 is mounted on the upper surface of the multi-layer substrate 430 by flip-chip bonding so that the comb-shaped electrode 442 faces the upper surface of the multi-layer substrate 430. The structures and mounting methods of the chips 432 to 434 are the same as those of the chip 431.
[0130]
33, reference numeral 451 indicates an antenna terminal connected to the antenna 301A, reference numeral 452 indicates an output terminal that outputs a reception signal in the AMPS band, and reference numeral 453 indicates a ground terminal. These terminals 451 to 453 are arranged on the lower surface of the multi-layer substrate 430 for integration. Reference numeral 454 denotes a ground layer arranged inside the multilayer substrate 430 for integration. The ground layer 454 is connected to the ground terminal 453.
[0131]
In the example illustrated in FIG. 33, the chip 431 configures the reception side BPF 407 in the duplexer 312. Further, FIG. 33 shows, as an example of a circuit portion formed inside the multilayer substrate 430 for integration, the LPF 324 shown in FIG. 23, the matching circuit 411 shown in FIG. 29, and the receiving side delay shown in FIG. The line 406 and the matching circuit 413 shown in FIG. 29 are shown. FIG. 34 is a perspective view showing the portion indicated by reference numeral 460 in FIG. 33, that is, the matching circuit 411 and the reception-side delay line 406. In FIG.
[0132]
In the example shown in FIG. 32, the upper surface of the multi-layer substrate 430 is flat, and chips 431 to 434 are mounted on the flat upper surface. As another example, as shown in FIG. 35, four concave portions 439 for accommodating the chips 431 to 434 are formed on the upper surface of the multi-layer substrate 430, and the chips 431 to 434 are arranged in the concave portions 439, respectively. Also good.
[0133]
The size of the front end module 302 shown in FIG. 32 is, for example, 5.4 mm in length, 4.0 mm in width, and 1.8 mm in height.
[0134]
Next, a comparative front end module for the front end module 302 according to the present embodiment will be described with reference to FIGS. The circuit configuration of the front end module of the comparative example is the same as that of the front end module 302 shown in FIG. However, in the comparative example, the diplexer and the two duplexers are respectively separate components, and these are configured by being mounted on a mother board by a method such as soldering.
[0135]
FIG. 36 is a plan view showing an example of the appearance of the diplexer 510 in the comparative example. The diplexer 510 shown in FIG. 36 has terminals 510A, 510B, 510C corresponding to the first to third ports, and three ground terminals 510G. In the example shown in FIG. 36, the size of the diplexer 510 is 2.0 mm in length and 1.2 mm in width.
[0136]
FIG. 37 is a cross-sectional view of diplexer 510 shown in FIG. FIG. 38 is an exploded perspective view showing the parts indicated by reference numerals 541 and 542 in FIG. As shown in FIG. 37, the diplexer 510 has a multilayer substrate. 37 and 38 show a terminal 511A and an LPF 524 connected to the terminal 511A. The LPF 524 is formed using a conductor layer inside or on the surface of the multilayer substrate. The LPF 524 has the configuration shown in FIG. That is, the LPF 524 includes an inductor 343 and three capacitors 344 to 346. In FIG. 37, reference numeral 540 indicates a ground layer.
[0137]
FIG. 39 is a perspective view showing an example of the appearance of the duplexers 512 and 513 in the comparative example. The duplexers 512 and 513 illustrated in FIG. 39 each include two chips 521 and 522 each including a surface acoustic wave element used for a BPF, a mounting substrate 523 on which the two chips 521 and 522 are mounted, and the chips 521 and 522. And a shield case 524 covering the. The mounting substrate 523 is a multilayer substrate. In the example shown in FIG. 39, the duplexers 512 and 513 are 5 mm long, 5 mm wide, and 1.5 mm high.
[0138]
40 is a cross-sectional view showing a cross section passing through the chip 521 in FIG. The structure of the chip 521 in FIG. 40 is the same as the structure of the chip 431 shown in FIG. 40 shows a common terminal 531, a reception terminal 532, a reception-side delay line 533, and a matching circuit 534. The receiving side delay line 533 and the matching circuit 534 are formed using a conductor layer inside or on the surface of the mounting substrate 523.
[0139]
FIG. 41 is a plan view showing an arrangement example of components of the front end module in the comparative example, and FIG. 42 is a perspective view showing this arrangement example. In this example, a first area 537 in which the diplexer 510, the duplexers 512 and 513 and their peripheral circuits are arranged, and a second area 538 in which the BPF 514 and its peripheral circuits are arranged are provided on the mother board. ing. In this example, the size of the BPF 514 is 3 mm in length and 6 mm in width. In this example, the size of the first region 537 is 13 mm in length and 10 mm in width, and the size of the second region 538 is 5 mm in length and 10 mm in width.
[0140]
The front end module 302 according to the present embodiment can occupy a smaller area than the comparative example.
[0141]
As described above, the front end module according to the present embodiment 302 Includes a diplexer 310 that separates the AMPS band and the PCS band, a duplexer 312 that separates transmission signals and reception signals in the AMPS band, a duplexer 313 that separates transmission signals and reception signals in the PCS band, and GPS reception And a BPF 314 that selectively allows a signal to pass therethrough. The duplexer 312 includes two acoustic wave elements each functioning as a filter. The duplexer 313 also includes two acoustic wave elements each functioning as a filter. In the present embodiment, the diplexer 310, the duplexers 312 and 313, and the BPF 314 are integrated by an integration multilayer substrate 430. The diplexer 310 is configured using a conductor layer inside or on the surface of the multilayer substrate 430 for integration.
[0142]
From the above, according to the present embodiment, the front-end module 302 can process transmission signals and reception signals in the AMPS band and the PCS band, and reception signals in the GPS. In this embodiment, since the transmission signal and the reception signal are separated by the duplexers 312, 313, it is possible to cope with the code division multiple access system. In addition, according to the present embodiment, it is possible to realize the front end module 302 that can be easily reduced in size and weight, combined, and integrated.
[0143]
In the present embodiment, the chips 431 and 432 including the surface acoustic wave elements used for the BPFs 405 and 407 in the duplexer 312 and the chips 433 and 434 including the surface acoustic wave elements used for the BPFs 405 and 407 in the duplexer 313 are: It is mounted on the upper surface of the multi-layer substrate 430 for integration. In addition, at least a part of the circuit portions of the duplexers 312 and 313 other than the surface acoustic wave element is configured by using a conductor layer inside or on the surface of the multi-layer substrate 430 for integration. Thereby, the front end module 302 can be further reduced in size and weight.
[0144]
Further, according to the present embodiment, by integrating the duplexers 312 and 313 including the elastic wave elements with the diplexer 310, it is possible to optimize impedance matching between the duplexers 312 and 313 and the peripheral circuits. Become. Therefore, according to the present embodiment, the performance of the front end module 302 can be improved.
[0145]
In addition, this invention is not limited to said each embodiment, A various change is possible. For example, in each embodiment, a chip including an acoustic wave element used for a transmission side BPF in a duplexer and a chip including an acoustic wave element used for a reception side BPF are separated. However, in the present invention, these two chips may be combined into one chip.
[0146]
Further, the combinations of frequency bands given in the embodiments are examples, and the present invention can also be applied to combinations of other frequency bands.
[0147]
【The invention's effect】
As described above, the front end module according to any one of claims 1 to 4 includes the first separation means for separating the first and second frequency bands, and the transmission signal and the reception signal in the first frequency band. And a second separation means for separating the transmission signal and the reception signal in the second frequency band. The second separation means includes two acoustic wave elements each functioning as a filter. The third separation means also includes two acoustic wave elements that function as filters. The first to third separation means are integrated by one integration multilayer substrate. The first separation means is configured using a conductor layer on or on the surface of the multi-layer substrate for integration. Therefore, according to the present invention, the transmission signal and the reception signal in each of the first and second frequency bands can be processed, the code division multiple access method can be supported, and the size and weight can be easily reduced, combined and integrated. It is possible to realize a simple front end module.
[0148]
Also, The present invention In the front end module, the two acoustic wave elements included in the second separation unit and the two acoustic wave elements included in the third separation unit are mounted on the multi-layer substrate for integration, and the second acoustic wave element other than the acoustic wave element is mounted. At least a part of the circuit portions of the separating means and the third separating means is configured using a conductor layer on or on the surface of the multi-layer substrate for integration. Therefore, according to the present invention, it is possible to reduce the size and weight of the front end module.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of a high-frequency circuit of a mobile phone including a front end module according to a first embodiment of the present invention.
2 is a circuit diagram showing an example of a circuit configuration of a diplexer in FIG. 1. FIG.
3 is a circuit diagram showing an example of a circuit configuration of the high-frequency switch in FIG. 1. FIG.
4 is a block diagram illustrating an example of a circuit configuration of a duplexer in FIG. 1. FIG.
5 is a circuit diagram showing an example of a circuit configuration of a duplexer and a matching circuit connected thereto in FIG. 1. FIG.
6 is a circuit diagram showing an example of a circuit configuration of a low-pass filter in FIG. 1. FIG.
7 is a circuit diagram showing an example of a circuit configuration of a coupler in FIG. 1. FIG.
8 is a circuit diagram showing an example of a circuit configuration of the power amplifier in FIG. 1. FIG.
9 is a cross-sectional view showing a first example of the structure of the duplexer in FIG. 1. FIG.
10 is a cross-sectional view showing a second example of the duplexer structure in FIG. 1. FIG.
11 is a cross-sectional view showing a third example of the structure of the duplexer in FIG. 1. FIG.
FIG. 12 is a block diagram showing a high-frequency circuit of a mobile phone including a front end module according to a first modification of the first embodiment of the present invention.
FIG. 13 is a block diagram showing a high-frequency circuit of a mobile phone including a front end module of a second modified example of the first embodiment of the present invention.
FIG. 14 is a cross-sectional view showing an example of the arrangement of power amplifiers in the front end module of the second modified example of the first embodiment of the present invention.
FIG. 15 is a perspective view showing a first example of the structure of the antenna in the third modification example of the first embodiment of the invention.
FIG. 16 is a perspective view showing a second example of the structure of the antenna in the third modification example of the first embodiment of the invention.
FIG. 17 is a block diagram showing an example of a high-frequency circuit of a mobile phone including a front end module according to a second embodiment of the present invention.
FIG. 18 is an explanatory diagram showing frequency bands of signals processed by the front-end module according to the second embodiment of the present invention.
FIG. 19 is a block diagram showing an example of the configuration of the diplexer in FIG.
20 is an explanatory diagram showing characteristics of the low-pass filter in FIG. 19. FIG.
FIG. 21 is an explanatory diagram showing the characteristics of the high-pass filter in FIG.
22 is an explanatory diagram showing characteristics of the bandpass filter in FIG. 17; FIG.
23 is a circuit diagram showing an example of a configuration of a low-pass filter in FIG.
24 is a circuit diagram showing an example of the configuration of a high-frequency elimination notch filter that can be used instead of the low-pass filter shown in FIG.
25 is a circuit diagram showing an example of a configuration of a high pass filter in FIG. 19. FIG.
26 is a circuit diagram showing an example of the configuration of a low-frequency elimination notch filter that can be used instead of the high-pass filter shown in FIG. 25. FIG.
27 is a circuit diagram showing an example of the configuration of the bandpass filter in FIG. 17. FIG.
28 is a block diagram illustrating an example of a configuration of a duplexer in FIG.
29 is a circuit diagram showing an example of the configuration of the duplexer in FIG. 17 and a matching circuit connected thereto.
30 is an explanatory diagram illustrating characteristics of the transmission-side bandpass filter in FIG. 28 or FIG. 29;
31 is an explanatory diagram illustrating characteristics of the reception-side bandpass filter in FIG. 28 or FIG. 29;
FIG. 32 is a perspective view showing an example of the appearance of a front end module according to a second embodiment of the present invention.
33 is a cross-sectional view of the front end module shown in FIG. 32. FIG.
34 is a perspective view showing a part of FIG. 33. FIG.
FIG. 35 is a sectional view showing another example of the structure of the front end module according to the second embodiment of the invention.
FIG. 36 is a plan view showing an example of the appearance of a diplexer in a front end module of a comparative example.
FIG. 37 is a cross-sectional view of the diplexer shown in FIG. 36.
38 is an exploded perspective view showing a part of FIG. 37. FIG.
FIG. 39 is a perspective view showing an example of an appearance of a duplexer in a comparative example.
40 is a cross-sectional view of the duplexer shown in FIG. 39. FIG.
FIG. 41 is a plan view showing an arrangement example of components of a front end module in a comparative example.
FIG. 42 is a perspective view showing an arrangement example of components of a front end module in a comparative example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Antenna, 2 ... Front end module, 3 ... Integrated circuit, 11 ... Diplexer, 12G, 12D ... High frequency switch, 13W, 13N ... Duplexer, 20 ... Multilayer substrate for integration, 51, 52 ... Chip, 53 ... Mounting substrate, 56 ... Mounting board, 154 ... Reception side delay line, 155 ... Reception side band pass filter, 156 ... Transmission side delay line, 157 ... Transmission side band pass filter.

Claims (4)

第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号を処理するためのフロントエンドモジュールであって、
アンテナに接続され、前記第１および第２の周波数帯域を分離する第１の分離手段と、
前記第１の分離手段に接続され、それぞれフィルタとして機能する２つの弾性波素子を含み、前記第１の周波数帯域における送信信号と受信信号とを分離する第２の分離手段と、
前記第１の分離手段に接続され、それぞれフィルタとして機能する２つの弾性波素子を含み、前記第２の周波数帯域における送信信号と受信信号とを分離する第３の分離手段と、
前記第１ないし第３の分離手段を集積するための１つの集積用多層基板とを備え、
前記第１の分離手段は、前記集積用多層基板の内部または表面上の導体層を用いて構成され、
前記第１の分離手段はフィルタを含み、
前記第２の分離手段または第３の分離手段は、前記弾性波素子と前記第１の分離手段との間に設けられてインピーダンスを調整するディレーラインを含み、
前記第２の分離手段に含まれる２つの弾性波素子および前記第３の分離手段に含まれる２つの弾性波素子は、前記集積用多層基板の上面に実装され、
前記集積用多層基板は、内部の導体層として、グランド層と、前記グランド層と前記集積用多層基板の上面との間に配置されて前記ディレーラインを構成する導体層と、前記グランド層と集積用多層基板の下面との間に配置されて前記第１の分離手段に含まれる前記フィルタを構成する導体層とを含み、
フロントエンドモジュールは、更に、前記集積用多層基板の下面に配置され、前記第１の分離手段に含まれる前記フィルタを構成する前記導体層に接続された端子を備えたことを特徴とするフロントエンドモジュール。A front end module for processing a transmission signal and a reception signal in each of the first and second frequency bands,
First separation means connected to an antenna and separating the first and second frequency bands;
A second separation unit that is connected to the first separation unit and includes two acoustic wave elements each functioning as a filter, and separates a transmission signal and a reception signal in the first frequency band;
A third separation unit that is connected to the first separation unit and includes two acoustic wave elements each functioning as a filter, and separates a transmission signal and a reception signal in the second frequency band;
One integration multilayer substrate for integrating the first to third separation means;
The first separation means is configured using a conductor layer on or on the surface of the multi-layer substrate for integration ,
The first separation means includes a filter;
The second separation means or the third separation means includes a delay line provided between the acoustic wave element and the first separation means for adjusting impedance.
Two acoustic wave elements included in the second separation means and two acoustic wave elements included in the third separation means are mounted on the upper surface of the multi-layer substrate for integration,
The multi-layer substrate for integration includes a ground layer as an internal conductor layer, a conductor layer that is disposed between the ground layer and the upper surface of the multi-layer substrate for integration and constitutes the delay line, and integrated with the ground layer. A conductor layer that is disposed between the lower surface of the multi-layer substrate for use and that constitutes the filter included in the first separation means,
The front end module further includes a terminal disposed on a lower surface of the multi-layer substrate for integration and connected to the conductor layer constituting the filter included in the first separation means. module. 更に、前記ディレーラインと前記第１の分離手段との間に設けられた整合回路を備え、前記集積用多層基板は、内部の導体層として、更に、前記グランド層と前記集積用多層基板の上面との間に配置されて前記整合回路を構成する導体層を含むことを特徴とする請求項１記載のフロントエンドモジュール。 And a matching circuit provided between the delay line and the first separation means, wherein the multi-layer substrate for integration is further used as an internal conductor layer, and further, the upper surface of the ground layer and the multi-layer substrate for integration. The front end module according to claim 1 , further comprising: a conductor layer disposed between and constituting the matching circuit . 前記第１の分離手段は、
第１の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域内の周波数の信号を遮断するフィルタと、
第２の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域内の周波数の信号を遮断するフィルタとを有することを特徴とする請求項１または２記載のフロントエンドモジュール。The first separating means includes
A filter that passes a signal of a frequency within the first frequency band and blocks a signal of a frequency within the second frequency band;
3. The front end module according to claim 1, further comprising a filter that allows a signal having a frequency within the second frequency band to pass and blocks a signal having a frequency within the first frequency band. 前記第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号は、符号分割多重接続方式の信号であることを特徴とする請求項１ないし３のいずれかに記載のフロントエンドモジュール。  4. The front end module according to claim 1, wherein the transmission signal and the reception signal in each of the first and second frequency bands are signals of a code division multiple access system.
JP2003037473A 2002-03-27 2003-02-14 Front-end module Expired - Fee Related JP3752231B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003037473A JP3752231B2 (en) 2002-03-27 2003-02-14 Front-end module
US10/774,607 US7373171B2 (en) 2003-02-14 2004-02-10 Front end module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002089726 2002-03-27
JP2002130372 2002-05-02
JP2003037473A JP3752231B2 (en) 2002-03-27 2003-02-14 Front-end module

Publications (3)

Publication Number Publication Date
JP2004032673A JP2004032673A (en) 2004-01-29
JP2004032673A5 JP2004032673A5 (en) 2005-08-11
JP3752231B2 true JP3752231B2 (en) 2006-03-08

Family

ID=31191846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003037473A Expired - Fee Related JP3752231B2 (en) 2002-03-27 2003-02-14 Front-end module

Country Status (1)

Country Link
JP (1) JP3752231B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186596A (en) 2004-12-27 2006-07-13 Hitachi Media Electoronics Co Ltd Antenna duplexer and wireless communication terminal using the same
WO2007034231A1 (en) * 2005-09-26 2007-03-29 Glonav Limited Multistage resonant amplifier system and method
US20070161358A1 (en) * 2006-01-12 2007-07-12 Sony Ericsson Mobile Communications Ab Multiband radio module
DE102007019082B4 (en) 2007-04-23 2018-04-05 Snaptrack Inc. front end module
JP5234182B2 (en) * 2009-06-19 2013-07-10 株式会社村田製作所 High frequency module
JP5620812B2 (en) * 2010-12-27 2014-11-05 ルネサスエレクトロニクス株式会社 High frequency module and radio communication system
EP2693648A1 (en) * 2012-08-03 2014-02-05 BlackBerry Limited Mobile wireless communications device with rf lte switches and related methods
JP2016208484A (en) * 2015-04-27 2016-12-08 太陽誘電株式会社 Front-end circuit, module and communication device
CN107615670B (en) * 2015-06-03 2020-04-07 株式会社村田制作所 High frequency front-end circuit
WO2021002271A1 (en) * 2019-07-03 2021-01-07 株式会社村田製作所 Radio-frequency module and communication device
WO2023248823A1 (en) * 2022-06-21 2023-12-28 京セラ株式会社 Filter device, multilayer substrate, and communication apparatus

Also Published As

Publication number Publication date
JP2004032673A (en) 2004-01-29

Similar Documents

Publication Publication Date Title
US7373171B2 (en) Front end module
EP2197120B1 (en) High-frequency module and wireless communication device
US7010273B2 (en) High-frequency composite switch module
JP4332758B2 (en) High frequency switch module
US6766149B1 (en) Mobile radio terminal and surface acoustic wave antenna duplexer
JP4537386B2 (en) Front-end circuit for wireless transmission system
US20080186106A1 (en) Electrical Multiband Component
WO2004038913A1 (en) Balanced-unblanced type multi-band filer module
EP1426909A1 (en) Data collection method
US7356349B2 (en) High-frequency module and communication apparatus
JP3752231B2 (en) Front-end module
JP2004140696A (en) High frequency switching circuit and antenna switching module using the same, antenna switching layered module and communication equipment
JP3752232B2 (en) Front-end module
US20040240420A1 (en) Front end module and high-frequency functional module
JP2006295530A (en) Antenna switch module, and communication device using it
JP2004260737A (en) High frequency switch module and wireless phone communication apparatus employing the same
US20230208003A1 (en) Directional coupler, high-frequency module, and communication apparatus
US20220052670A1 (en) Radio frequency circuit, radio frequency module, and communication device
JP2004260744A (en) High frequency switch module and wireless phone communication apparatus employing the same
JP3756861B2 (en) High frequency signal processing circuit and radiotelephone communication apparatus using the same
JP2004260739A (en) High frequency switch module and wireless phone communication apparatus employing the same
JP2002300070A (en) High-frequency signal processing circuit and wireless phone communication equipment employing it

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050131

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees