JP3748184B2 - Secret communication device - Google Patents
Secret communication device Download PDFInfo
- Publication number
- JP3748184B2 JP3748184B2 JP31592299A JP31592299A JP3748184B2 JP 3748184 B2 JP3748184 B2 JP 3748184B2 JP 31592299 A JP31592299 A JP 31592299A JP 31592299 A JP31592299 A JP 31592299A JP 3748184 B2 JP3748184 B2 JP 3748184B2
- Authority
- JP
- Japan
- Prior art keywords
- processing means
- feistel
- layer
- data
- sbox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本件発明は、例えば、通信データを秘密鍵で暗号化し、かつ暗号化された通信データを復号化する事によって、内容の秘密を保持しつつ通信を行うことのできる秘密通信装置に関する。
【０００２】
【従来の技術】
米国政府標準暗号を決定する米国ＡＥＳプロジェクトに提案されたブロック暗号Ｅ２（文献 NTT "Specification of E2 - a 128-bit Block Cipher, 1998 参照）は、１５個のビットブロック暗号の一つである。Ｅ２の構造は、３２ビットの乗算を含む初期変換（ＩＴ）と最終変換（ＦＴ）と、１２段のFeistel構造からなっている。前記Feistel構造はバイト単位でのＸＯＲ（排他的論理和）と、ただ１種類の全単射バイト置換を行うように構成されている。
【０００３】
図１に、従来のブロック暗号Ｅ２による暗号化復号化を用いた秘話通信装置の要部の構成を示す。この従来の装置は、暗号化手段Ｅと、復号化手段Ｄと、鍵データＫから複数の拡大鍵データＫ１、Ｋ２、…Ｋ１６を生成し、該拡大鍵データＫ１、Ｋ２、…Ｋ１６を前記暗号化手段Ｅと復号化手段Ｄとに供給する鍵生成手段（Ｋ）とで構成される。
【０００４】
暗号化手段Ｅには、図示されない入力信号源から入力平文データブロックＰが初期変換手段ＩＴに供給される。該初期変換手段ＩＴは、入力平文データブロックＰに一定の初期置換を施した後、左右に２分割して左変換過程ブロックＬ０と右変換過程ブロックＲ０を生成する。生成された左変換過程ブロックＬ０と右変換過程ブロックＲ０とは、１２段のFeistel変換手段ｆ１、ｆ２、…、ｆ１２から構成されるFeistel構造処理手段Ｆに供給される。Feistel構造処理手段Ｆに供給された左変換過程ブロックＬ０と右変換過程ブロックＲ０とは、Feistel変換手段ｆ１、ｆ２、…、ｆ１２のそれぞれにおいて拡大鍵データＫ１、Ｋ２、…Ｋ１２に応じて変換処理を加えられ、左変換過程ブロックおよび右変換過程ブロックＬ１、Ｒ１、…、Ｌ１２、Ｒ１２が順に生成され、最終的に生成された左変換過程ブロックおよび右変換過程ブロックＬ１２、Ｒ１２はFeistel構造処理手段Ｆから最終変換手段ＦＴに供給される。
【０００５】
最終変換手段ＦＴでは、右変換過程ブロックＬ１２、Ｒ１２と、拡大鍵データｋ１５、ｋ１６とを所定の演算処理を行い、最終的に暗号文データブロックＣを生成する。
【０００６】
前記Feistel変換手段ｆ１、ｆ２、…、ｆ１２のそれぞれは、前段からの左右変過程ブロックデータＬｊ−１、Ｒｊ−１（ｊは１から１２までのいずれかの整数）をうけて、Ｌｊ、Ｒｊを生成する。ここで、
【０００７】
【数１】
となるように、Feistel変換手段における変換が実行される。
【０００９】
図２は、Feistel変換手段ｆ１、ｆ２、…、ｆ１２のそれぞれが具備するＳｂｏｘ（ＳＢ）の具体的回路構成例を示すブロック図である。この従来の装置において、Ｓｂｏｘ（ＳＢ）は非線型変換手段（ＮＬＴ）と、線型変換手段（ＬＴ）と、非線型変換手段（ＮＬＴ）と、が順に接続されて構成される３層ＳＰＮ処理手段からなる。
【００１０】
前記非線形変換手段（ＮＬＴ）は、たとえば８ビット（ｘ１、ｘ２、…ｘ８）からなる変換過程ブロックＲｊが入力されると、各ビット（ｘ１、ｘ２、…ｘ８）ごとに拡大鍵データｋｐ（ｐは１から１２までの整数）との排他的論理和が取られ、各排他的論理和は、対応する置換変換手段（Ｓ）に入力される。各置換変換手段（Ｓ）は所定の置換変換処理を行い、その結果をｚ１、ｚ２、…ｚ８として、第２層の線型変換手段（ＬＴ）へ出力する。
【００１１】
線型変換手段（ＬＴ）では、図２に示すように、ｚ１、ｚ２、…ｚ８の任意の組み合わせの排他的論理和をとることによって、線型変換を行い、ｚ１’、ｚ２’、…ｚ８’を第３層の非線型変換手段（ＮＬＴ）へ出力する。
【００１２】
第３層の非線形変換手段（ＮＬＴ）は、第１層の非線形変換手段（ＮＬＴ）と同様に、各ビット（ｚ１’、ｚ２’、…ｚ８’）ごとに拡大鍵データｋｐ（ｐは１から１２までの整数）との排他的論理和が取られ、各排他的論理和は、対応する置換変換手段（Ｓ）に入力される。各置換変換手段（Ｓ）は所定の置換変換処理を行い、その結果をｙ１、ｙ２、…ｙ８からなる変換過程データブロックＲｊ’として出力する。
【００１３】
この従来の装置における、復号化手段Ｄは、図１に示すように、前記暗号化手段Ｅと同様の構成を有する。なお、非線形逆変換手段は非線形変換手段（ＮＬＴ）の逆関数を演算する機能を有し、線型逆変換手段は線形変換手段（ＬＴ）の逆関数を演算する機能を有する。
【００１４】
【発明が解決しようとする課題】
上記ブロック暗号Ｅ２にかかる従来の装置は文献「松井『ブロック暗号E2の差分経路探索』、電子情報通信学会技術研究報告ISEC99-19 1999-07」によれば、truncated differentialを用いる攻撃に対する安全性の保証が不可能であり、8段以下では解読が可能であるという問題を指摘されていた。しかし、仕様どうりのＥ２（１２段）については、安全性上の問題は見つかっておらず、Ｅ２はこのようなtruncated differentialを用いた攻撃に対しても、十分な安全性を有することがわかった（盛合ほか、「Truncated Differential Cryptanalysisに対するＥ２の安全性について」、電子情報通信学会技術研究報告ISEC99-20 1999-07）。
【００１５】
しかしながら、１２段構成を採用する場合、前記置換変換手段（Ｓ）の総個数は１４４個となる。各置換変換手段（Ｓ）は、この暗号化乃至復号化装置における計算量の大部を占める構成要素であり、その個数の増大に比例して、暗号化復号化に要する計算量も増大し、その結果装置の処理に要する時間、消費電力等も増大してしまうと言う不都合がある。
【００１６】
【課題を解決するための手段】
本発明は、以上のことを鑑み、従来のブロック暗号Ｅ２を用いた秘話通信装置にに比べて同等の安全性を保証しつつ、かつより高速な暗号化復号化手段を具備した秘話通信装置の提供を可能とすることを目的とする。本発明にかかる秘話通信装置を用いることにより、事業者、ユーザの秘話通信に対する利便性の向上を図ることが可能となる。
【００１７】
以下に本発明に係る秘話通信装置の構成について述べる。
【００１８】
本発明の第１の実施態様によれば、暗号化時には情報データと鍵データを入力して暗号化データを出力し、復号化時には暗号化データと鍵データを入力して元の情報データを得る秘話通信装置であって、該秘話通信装置は、鍵データが入力され、該鍵データに基づいて複数の拡大鍵データを生成する鍵生成手段と、情報データと前記拡大鍵データが入力され、入力されたデータから暗号データを生成する暗号化手段と、暗号データと前記拡大鍵データが入力され、入力されたデータから情報データを再生する復号化手段とを具備し、前記暗号化手段は、Ｎ個の第１のFeistel変換手段で構成される第１のFeistel構造処理手段を具備し、前記復号化手段はＮ個の第２のFeistel変換手段で構成される第２のFeistel構造処理手段Ｆ２を具備し、前記第１のFeistel変換手段のそれぞれは、第１のＳｂｏｘ処理手段を具備し、前記第２のFeistel変換手段のそれぞれは、第２のＳｂｏｘ処理手段を具備する、秘話通信装置であって、前記第１のＳｂｏｘ処理手段および第２のＳｂｏｘ処理手段のそれぞれは、２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段、および（２ｎ＋１）層ＰＳＮ処理手段のいずれか一つによって構成されることを特徴とする、秘話通信装置が提供される。
【００１９】
前記第１の実施の態様において、Feiste1構造処理手段は、Feiste1変換手段を複数連結する構造を具備する。該Feiste1変換手段は、ビット数の等しい2個の情報データ(L,R)を入力値とし、Sbox手段を用いて(R,R+Sbox(L))(「＋」はＸＯＲ（排他的論理和）を意味するものとする)で表わされる情報データブロックを出力とする手段である。該Ｓｂｏｘ処理手段は、入力データと鍵データから計算して得られた出力データを出力として出力する構造を具備する。
【００２０】
また、この実施態様において、2ｎ層ＳＰＮ処理手段は、非線型処理段と線形処理段をこの順に交互に2n個連結した構造を具備する。また、２ｎ層ＰＳＮ処理手段は、線形処理手段と非線型処理手段を、この順に交互に２ｎ個連結した構造を具備する。（２ｎ＋１）層ＳＰＮ処理手段は、非線型処理手段と線形処理段をこの順に交互に連結した構造を具備する。
【００２１】
前記非線型処理手段は、前記非線型変換手段を複数並列する構造を有し、複数の入力データブロックを入力値とし、それぞれの入力データブロックを対応する非線型変換手段に入力して得られる、入力ブロックと同数の出力ブロックの組を出力値とする機能を有している。この非線形処理手段を構成する非線型変換手段は、入力データと鍵データから入力データと鍵データをＸＯＲして得られる値を置換変換手段に入力して得られる値を出力する機能を有する。この置換変換手段は、入力データからあらかじめ蓄積されていた変換表に基づき対応する出力値を計算する機能を有するものである。
【００２２】
前記線形処理手段は、入力データブロックを入力値とし、入力値の入力データブロックから有限体の線形演算によって入力データブロックと同数の出力ブロックを計算し、得られた複出力ブロックを出力値とする機能を有する。
【００２３】
前記非線型逆処理手段は、非線型逆変換手段を複数並列配置する構造を有し、入力データブロックを入力値とし、それぞれの入力データブロックを対応する非線型逆変換手段に入力して得られる、入力データブロックと同数の出力データブロックを出力値とする機能を有する。この非線型逆変換手段は、入力データを置換逆変換手段に入力して得られる値と鍵データをＸＯＲして得られる値を出力する機能を有する。この置換逆変換手段は、前記置換手段の変換表に基づき置換変換手段の逆関数を計算する機能を有する。
【００２４】
また、本発明に係る第２の実施の態様によれば、前記第１のＳｂｏｘ処理手段および第２のＳｂｏｘ処理手段を２ｎ層ＰＳＮ処理手段によって構成してもよい。
【００２５】
また、本発明に係る第３の実施の態様によれば、前記第１のＳｂｏｘ処理手段および第２のＳｂｏｘ処理手段を２ｎ層ＳＰＮ処理手段によって構成してもよい。
【００２６】
また、本発明に係る第４の実施の態様によれば、前記暗号化手段の入力端及び出力端に非線形処理手段をそれぞれ設け、復号化手段の入力端及び出力端にも、非線形逆処理手段をそれぞれ設け、前記第１のＳｂｏｘ処理手段および前記第２のＳｂｏｘ処理手段を２ｎ層ＳＰＮ処理手段によって構成してもよい。
【００２７】
また、本発明に係る第５の実施の態様によれば、前記暗号化手段の入力端及び出力端に非線形処理手段をそれぞれ設け、復号化手段の入力端及び出力端にも、非線形逆処理手段をそれぞれ設け、前記第１のＳｂｏｘ処理手段および前記第２のＳｂｏｘ処理手段を２ｎ層ＳＰＮ処理手段によって構成してもよい。
【００２８】
また、本発明に係る第６の実施の態様によれば、前記第１のFeistel構造処理手段において、第１段及び第２段の第１のFeistel変換手段と第（Ｎ−１）段及び第Ｎ段の第１のFeistel変換手段は（２ｎ＋１）層ＳＰＮ処理手段で構成し、その他の第１のFeistel変換手段は２ｎ層ＰＳＮ処理手段で構成し、前記第２のFeistel構造処理手段において、第１段及び第２段の第２のFeistel変換手段と第（Ｎ−１）段及び第Ｎ段の第２のFeistel変換手段は（２ｎ＋１）層ＳＰＮ処理手段で構成し、その他の第２のFeistel変換手段は２ｎ層ＰＳＮ処理手段で構成するようにしてもよい。
【００２９】
さらに、本発明に係る第７の実施の態様によれば、前記第１のFeistel構造処理手段において、第１段及び第２段の第１のFeistel変換手段と第（Ｎ−１）段及び第Ｎ段の第１のFeistel変換手段は（２ｎ＋１）層ＳＰＮ処理手段で構成し、その他の第１のFeistel変換手段は２ｎ層ＳＰＮ処理手段で構成し、前記第２のFeistel構造処理手段において、第１段及び第２段の第２のFeistel変換手段と第（Ｎ−１）段及び第Ｎ段の第２のFeistel変換手段は（２ｎ＋１）層ＳＰＮ処理手段で構成し、その他の第２のFeistel変換手段は２ｎ層ＳＰＮ処理手段で構成するようにしてもよい。
【００３０】
【発明の実施の形態】
以下に、図面を参照しながら、本発明に係る秘話通信装置の実施の形態について説明する。
【００３１】
［第１の実施の形態］
図１に、本発明に係る秘話通信装置の第１の実施の形態を示す。本件発明に係る秘話通信装置は、鍵データＫから複数の拡大鍵データｋ１、ｋ２、…，ｋＮ− １，ｋＮを生成し、該拡大鍵データｋ１、ｋ２、…，ｋＮ−１，ｋＮを暗号化手段２と復号化手段３とに供給する鍵生成手段１と、平文ブロックデータＰと該拡大鍵データｋ１、ｋ２、…，ｋＮ−１，ｋＮが入力され、これら入力されたデータから暗号文ブロックデータＣを生成する暗号化手段２と、暗号文ブロックデータＣと該拡大鍵データｋ１、ｋ２、…，ｋＮ−１，ｋＮが入力され、これら入力されたデータから平文ブロックデータＰを生成する復号化手段３とで構成される。
【００３２】
暗号化手段２は第１のFeistel構造処理手段Ｆ１を具備してなり、また復号化手段３は第２のFeistel構造処理手段Ｆ２を具備してなる。
【００３３】
第１のFeistel構造処理手段Ｆ１は、Ｎ個の第１のFeistel変換手段ｆ１１、ｆ１２、…、ｆ１（Ｎ−１）、ｆ１Ｎから構成されるＮ段の構造を有する。
【００３４】
第１のFeistel変換手段のそれぞれは、図２に示す通り、ビット数の等しい2個の情報ブロックデータＬｊ−１、Ｒｊ−１を入力値とし、第１のＳｂｏｘ処理手段４およびＸＯＲ演算手段６を用いて、Ｌｊ、Ｒｊからなる２個の情報ブロックデータを出力する。なお、Ｌｊ−１、Ｒｊ−１、Ｌｊ、Ｒｊは以下の関係を有する。
【００３５】
【数２】
つぎに、第１のＳｂｏｘ処理手段４の構成について説明する。第１のＳｂｏｘ処理手段４は２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段、および（２ｎ＋１）層ＰＳＮ処理手段のいずれか一つによって構成される。
【００３７】
ここで、2ｎ屑ＳＰＮ処理手段は、図３に示すように、第１層として非線形処理手段７、第２層に線型処理手段８が配された２層構造を構成する２層ＳＰＮ処理手段を、2ｎ個連結した構造を具備するものをいう。図４にｎ＝２の場合である、４層ＳＰＮ処理手段を示す。
【００３８】
また、２ｎ層ＰＳＮ処理手段とは、図５に示すように、第１層として線形処理手段８、第２層に非線型処理手段７が配された２層構造を構成する２層ＰＳＮ処理手段を、2ｎ個連結した構造を具備するものをいう。図６にｎ＝２の場合である、４層ＰＳＮ処理手段を示す。
【００３９】
また、（２ｎ＋１）層ＳＰＮ処理手段とは、第１層に非線型処理手段を配し、第２層に線形処理手段を配し、第３層に非線型処理手段を配し、以下交互に非線型処理手段線形処理手段とを配して、（２ｎ＋１）層の構造を構成したものをいう。図７に、ｎ＝１の場合である３層ＳＰＮ処理手段を、また、図８に、ｎ＝２の場合である５層ＳＰＮ処理手段を示す。
【００４０】
次に、上記非線形処理手段７の構成について説明する。非線形処理手段７は、ｍ個の非線形変換手段９を複数個並列配置する構造を有し、入力データブロック(x1,x2,…,Xm)を入力値とし、それぞれの入力データを対応する非線型変換手段９に入力して得られる、入力ブロックデータとに対応する出力ブロックデータx'1,x'2,…、x'm)を出力する。
【００４１】
上記非線形変換手段９のそれぞれは、以下のような構成を有する。すなわち、図１０に示すように、上記非線形変換手段９は入力ブロックデータの構成要素の一つｘｊと拡大鍵データのうち対応する要素であるｋｊとが入力され、ｘｊとｋｊの排他的論理和を出力するＸＯＲ演算手段１０と、ＸＯＲ演算手段１０からの出力に基づいて所定の置換変換処理（例えば、関数Ｓ（ｘ）の実行）を行い、置換変換結果を出力する置換変換手段１１とからなる。該置換変換手段１１は、入力データに基づいて１対１対応で定まる出力データを生成する。例えば、あらかじめ蓄積されていた図１１に示すような変換表に基づき、入力データ（ｘ）に対応する出力値（Ｓ（ｘ））を生成する。
【００４２】
次に、線形処理手段８の構成について説明する。図１２に示すように、線形処理手段８に複数のデータから(x1,x2、...,xｍ)なる入力データブロックが入力されると、線形処理手段８は、該入力データブロックから有限体の線形演算によって入力データブロックと同数の構成要素を有する出力ブロック(x'1,x'2、...,x'ｍ)を生成し、これを出力する。
【００４３】
一方、復号化手段３は、図１に示すように、前述の暗号化手段２とほぼ同一の構成を有する。すなわち、復号化手段３は、第２のFeistel構造処理手段Ｆ２を具備してなり、該第２のFeistel構造処理手段Ｆ２は、Ｎ個の第２のFeistel変換手段ｆ２１、ｆ２２、…、ｆ２（Ｎ−１）、ｆ２Ｎから構成されるＮ段の構造を有する。該第２のFeistel変換手段ｆ２１、ｆ２２、…、ｆ２（Ｎ−１）、ｆ２Ｎのそれぞれは、図２に示した第１のFeistel変換手段と同様に、ビット数の等しい2個の情報ブロックデータＬｊ−１、Ｒｊ−１を入力値とし、第２のＳｂｏｘ処理手段５およびＸＯＲ演算手段６を用いて、Ｌｊ、Ｒｊからなる２個の情報ブロックデータを出力する。
【００４４】
つぎに、第２のＳｂｏｘ処理手段５の構成について説明する。第２のＳｂｏｘ処理手段５は２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段、および（２ｎ＋１）層ＰＳＮ処理手段のいずれか一つによって構成される点で、第１のＳｂｏｘ処理手段４と同様であるが、２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段、および（２ｎ＋１）層ＰＳＮ処理手段のそれぞれにおいて用いられていた非線形処理手段７（図３乃至図８参照）が非線形逆処理手段に置き換えられる点で相違している。図１３に非線形逆処理手段の構成を示す。非線形逆処理手段１２は非線型逆変換手段１３を複数並列する構造を有し、入力データブロック(y1,y2、.,yｍ)を入力値とし、それぞれの入力データ要素を対応する非線型逆変換手段１３に入力して得られる、入力ブロックと同数の構成要素からなる出力データブロック(x1,x2,…,xｍ)を生々し、これを出力する。
【００４５】
前記上記非線形逆変換手段１３のそれぞれは、以下のような構成を有する。すなわち、図１０に示すように、上記非線形逆変換手段１３は入力ブロックデータの構成要素の一つｙｊに基づいて所定の逆置換変換処理（例えば、関数Ｓ（ｘ）の逆関数の実行）を行い、該逆置換変換結果を出力する置換変換逆手段１４と、該逆置換変換結果と拡大鍵データのうち対応する要素であるｋｊとが入力され、その両者の排他的論理和を出力するＸＯＲ演算手段１５とからなる。該置換変換逆手段１４は、前記置換変換手段１１の行う演算Ｓ（ｘ）の逆演算を行う。すなわち、図１１に示す変換表に基づき、入力データＳ（ｘ）に対応する出力値ｘを生成する。
【００４６】
［第２の実施の形態］
第２の実施の形態においては、その秘話通信装置の構成は前述の第１の実施の態様に係る装置と基本的に同一であるが、第１のＳｂｏｘ処理手段４および第２のＳｂｏｘ処理手段５がいずれも、前述の２ｎ層ＰＳＮ処理手段によって構成されていることを特徴とする。
【００４７】
［第３の実施の形態］
第３の実施の形態においては、その秘話通信装置の構成は前述の第１の実施の態様に係る装置と基本的に同一であるが、第１のＳｂｏｘ処理手段４および第２のＳｂｏｘ処理手段５がいずれも、前述の２ｎ層ＳＰＮ処理手段によって構成されていることを特徴とする。
【００４８】
［第４の実施の形態］
第４の実施の形態に係る秘話通信装置の構成を図１５に示す。本実施の形態においては、その構成は第１の実施の態様とほぼ同一であるが、暗号化手段２において、第１のFeistel構造処理手段Ｆ１の入力端及び出力端にそれぞれ非線形処理手段７が設けられており、復号化手段３において第２のFeistel構造処理手段Ｆ２の入力端及び出力端にそれぞれ非線形逆処理手段１２が設けられており、さらに第１のＳｂｏｘ処理手段４および第２のＳｂｏｘ処理手段５がいずれも、前述の２ｎ層ＳＰＮ処理手段によって構成されている。
【００４９】
［第５の実施の形態］
本実施の形態においては、その構成は第１の実施の態様とほぼ同一であるが、暗号化手段２において、第１のFeistel構造処理手段Ｆ１の入力端及び出力端にそれぞれ非線形処理手段７が設けられており、復号化手段３において第２のFeistel構造処理手段Ｆ２の入力端及び出力端にそれぞれ非線形逆処理手段１２が設けられており（図１５参照）、さらに第１のＳｂｏｘ処理手段４および第２のＳｂｏｘ処理手段５がいずれも、前述の２ｎ層ＰＳＮ処理手段によって構成されていることを特徴としている。
【００５０】
［第６の実施の形態］
本実施の態様による秘話通信装置の構成は、図１に示す前記第１の実施の態様に係る装置と基本的に同様の構成を有する。第１の実施の態様に係る装置と異なる点は、暗号化手段２を構成する第１のFeistel構造処理手段Ｆ１において、最初の2つと最後の2つのFeistel変換手段には前述の（２ｎ＋１）層ＳＰＮ処理手段を用い、それ以外については前述の２ｎ層ＰＳＮ処理手段を用い、復号化手段３を構成する第２のFeistel構造処理手段Ｆ２において、最初の2つと最後の2つのFeistel変換手段には前述の（２ｎ＋１）層ＳＰＮ処理手段を用い、それ以外については前述の２ｎ層ＰＳＮ処理手段を用いる点である。すなわち、本実施態様を図１を参照して説明すると、暗号化手段２におけるFeistel変換手段ｆ１１、ｆ１２、ｆ１（Ｎ−１）、ｆ１Ｎ、および復号化手段３におけるｆ２１、ｆ２２、ｆ２（Ｎ−１）、ｆ２Ｎがそれぞれ（２ｎ＋１）層ＳＰＮ処理手段で構成され、その他のFeistel変換手段ｆ１３乃至ｆ１（Ｎ−２）、およびｆ２３乃至ｆ２（Ｎ−２）は２ｎ層ＰＳＮ処理手段で構成される。
【００５１】
［第７の実施の形態］
本実施の態様による秘話通信装置の構成は、図１に示す前記第１の実施の態様に係る装置と基本的に同様の構成を有する。第１の実施の態様に係る装置と異なる点は、暗号化手段２を構成する第１のFeistel構造処理手段Ｆ１において、最初の2つと最後の2つのFeistel変換手段には前述の（２ｎ＋１）層ＳＰＮ処理手段を用い、それ以外については前述の２ｎ層ＳＰＮ処理手段を用い、復号化手段３を構成する第２のFeistel構造処理手段Ｆ２において、最初の2つと最後の2つのFeistel変換手段には前述の（２ｎ＋１）層ＳＰＮ処理手段を用い、それ以外については前述の２ｎ層ＳＰＮ処理手段を用いる点である。すなわち、本実施態様を図１を参照して説明すると、暗号化手段２におけるFeistel変換手段ｆ１１、ｆ１２、ｆ１（Ｎ−１）、ｆ１Ｎ、および復号化手段３におけるｆ２１、ｆ２２、ｆ２（Ｎ−１）、ｆ２Ｎがそれぞれ（２ｎ＋１）層ＳＰＮ処理手段で構成され、その他のFeistel変換手段ｆ１３乃至ｆ１（Ｎ−２）、およびｆ２３乃至ｆ２（Ｎ−２）は２ｎ層ＳＰＮ処理手段で構成される。
【００５２】
なお、上述のいずれの実施の態様においても、置換表、線形処理手段における有限体上の線形変換の形態は任意に選択可能である。
【００５３】
【発明の効果】
本発明は、本暗号化復号化手段では、ブロック暗号E2における3層SPN処理手段のかわりに2n層SPN処理手段ないしは2n屑PSN処理手段を用いる。上記過程によって暗号化した場合においても従来のＥ２にかかる暗号化と同等の安全性の高い暗号の実装が可能になる。
【００５４】
以下の［表１］に示すように、従来の１２段E2では置換変換手段１１、置換変換逆手段１４がそれぞれ１４４個必要であったが、本発明に係る第１乃至第７の実施の態様に係る秘話通信装置においては、８８個から１１２個の置換変換手段１１、置換変換逆手段１４で安全性の保証が可能となる。これにより、従来不可能であった、安全性が高くかつ高速な暗号化復号化手段を利用した秘話通信装置の提供が可能となり、事業者、ユーザの秘話通信に対する利便性が向上する。
【００５５】
【表１】
【図面の簡単な説明】
【図１】 第１の実施の態様にかかる秘話通信装置の要部概略構成を示すブロック図。
【図２】 Feistel変換手段の構成を示すブロック図。
【図３】 Ｓｂｏｘ処理手段を構成する一態様である２層ＳＰＮ処理手段の構成を示すブロック図。
【図４】 Ｓｂｏｘ処理手段を構成する一態様である４層ＳＰＮ処理手段の構成を示すブロック図。
【図５】 Ｓｂｏｘ処理手段を構成する一態様である２層ＰＳＮ処理手段の構成を示すブロック図。
【図６】 Ｓｂｏｘ処理手段を構成する一態様である４層ＰＳＮ処理手段の構成を示すブロック図。
【図７】 Ｓｂｏｘ処理手段を構成する一態様である３層ＳＰＮ処理手段の構成を示すブロック図。
【図８】 Ｓｂｏｘ処理手段を構成する一態様である５層ＳＰＮ処理手段の構成を示すブロック図。
【図９】 非線形処理手段７の構成を示す概略ブロック図。
【図１０】 非線形変換手段９の構成を示す概略ブロック図。
【図１１】 置換変換手段、置換逆変換手段による置換変換・逆置換変換内容の一例を示す図。
【図１２】 線形処理手段９の構成を示す概略ブロック図。
【図１３】 非線形逆処理手段１２の構成を示す概略ブロック図。
【図１４】 非線形変換手段１３の構成を示す概略ブロック図。
【図１５】 第４及び第５の実施の態様にかかる秘話通信装置の要部概略構成を示すブロック図。
【図１６】 従来のブロック暗号Ｅ２による暗号化復号化を用いた秘話通信装置の要部の構成を示すブロック図。
【図１７】 従来のブロック暗号Ｅ２による暗号化復号化を用いた秘話通信装置におけるＳｂｏｘ（ＳＢ）の具体的回路構成例を示すブロック図である
【符号の説明】
１ … 鍵生成手段
２ … 暗号化手段
３ … 復号化手段
４ … 第１のＳｂｏｘ処理手段
Ｆ１、Ｆ２ … Feistel構造処理手段
５ … 第２のＳｂｏｘ処理手段
６ … ＸＯＲ演算手段
７ … 非線形処理手段
８ … 線型処理手段
９ … 非線形変換手段
１０ … ＸＯＲ演算手段
１１ … 置換変換手段
１２ … 非線形逆処理手段
１３ … 非線型逆変換手段
１４ … 置換変換逆手段
１５ … ＸＯＲ演算手段
ｆ１１、…ｆ１Ｎ … 第１のFeistel変換手段
ｆ２１、…ｆ２Ｎ … 第２のFeistel変換手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a secret communication apparatus capable of performing communication while maintaining the secret of contents by, for example, encrypting communication data with a secret key and decrypting the encrypted communication data.
[0002]
[Prior art]
The block cipher E2 (refer to the document “NTT Specification of E2-a 128-bit Block Cipher, 1998”) proposed to the US AES project that determines the US government standard cipher is one of 15 bit block ciphers. The structure includes an initial transformation (IT) and final transformation (FT) including 32-bit multiplication, and a Feistel structure of 12 stages, which is an XOR (exclusive OR) in byte units, It is configured to perform only one type of bijective byte replacement.
[0003]
FIG. 1 shows a configuration of a main part of a secret communication device using encryption / decryption by a conventional block cipher E2. This conventional apparatus generates a plurality of expanded key data K1, K2,... K16 from the encryption means E, the decryption means D, and the key data K, and the expanded key data K1, K2,. And key generation means (K) supplied to the encryption means E and the decryption means D.
[0004]
The encryption means E is supplied with an input plaintext data block P from an input signal source (not shown) to the initial conversion means IT. The initial conversion means IT performs a certain initial replacement on the input plaintext data block P and then divides the input plaintext data block P into left and right to generate a left conversion process block L0 and a right conversion process block R0. The generated left conversion process block L0 and right conversion process block R0 are supplied to the Feistel structure processing means F composed of twelve stages of Feistel conversion means f1, f2,. The left conversion process block L0 and the right conversion process block R0 supplied to the Feistel structure processing means F are converted according to the expanded key data K1, K2,... K12 in the Feistel conversion means f1, f2,. The left conversion process block and the right conversion process blocks L1, R1,..., L12, R12 are sequentially generated, and the finally generated left conversion process block and right conversion process blocks L12, R12 are Feistel structure processing means. F is supplied to the final conversion means FT.
[0005]
The final conversion means FT performs predetermined arithmetic processing on the right conversion process blocks L12 and R12 and the expanded key data k15 and k16, and finally generates a ciphertext data block C.
[0006]
Each of the Feistel transforming means f1, f2,..., F12 receives Lj, Rj-1 (j is an integer from 1 to 12) from the left and right changing process block data Lj, Rj. Is generated. here,
[0007]
[Expression 1]
Thus, the conversion in the Feistel conversion means is executed.
[0009]
FIG. 2 is a block diagram showing a specific circuit configuration example of Sbox (SB) included in each of the Feistel conversion units f1, f2,..., F12. In this conventional apparatus, the Sbox (SB) is a three-layer SPN processing means comprising a non-linear conversion means (NLT), a linear conversion means (LT), and a non-linear conversion means (NLT) connected in order. Consists of.
[0010]
When the transformation process block Rj consisting of, for example, 8 bits (x1, x2,... X8) is input to the nonlinear transformation means (NLT), the expanded key data k is generated for each bit (x1, x2,... X8).p(P is an integer from 1 to 12) is taken, and each exclusive OR is input to the corresponding replacement conversion means (S). Each replacement conversion means (S) performs a predetermined replacement conversion process, and outputs the result as z1, z2,... Z8 to the linear conversion means (LT) of the second layer.
[0011]
In the linear conversion means (LT), as shown in FIG. 2, linear conversion is performed by taking an exclusive OR of arbitrary combinations of z1, z2,... Z8, and z1 ′, z2 ′,. Output to the third-layer nonlinear conversion means (NLT).
[0012]
The third layer nonlinear transforming means (NLT), like the first layer nonlinear transforming means (NLT), expands key data k for each bit (z1 ', z2', ... z8 ').p(P is an integer from 1 to 12) is taken, and each exclusive OR is input to the corresponding replacement conversion means (S). Each replacement conversion means (S) performs a predetermined replacement conversion process, and outputs the result as a conversion process data block Rj 'composed of y1, y2, ... y8.
[0013]
The decryption means D in this conventional apparatus has the same configuration as the encryption means E as shown in FIG. The nonlinear inverse transform means has a function of calculating an inverse function of the nonlinear transform means (NLT), and the linear inverse transform means has a function of calculating an inverse function of the linear transform means (LT).
[0014]
[Problems to be solved by the invention]
According to the document “Matsui“ Differential path search of block cipher E2 ”, IEICE Technical Report ISEC99-19 1999-07”, the conventional device related to the block cipher E2 has a security against attacks using a truncated differential. It has been pointed out that it cannot be guaranteed and can be deciphered with 8 or less stages. However, no safety problem has been found for E2 (12th stage) as per the specifications, and E2 is found to be sufficiently safe against attacks using such truncated differential. (Moriai et al., “About the safety of E2 against Truncated Differential Cryptanalysis”, IEICE Technical Report ISEC99-20 1999-07).
[0015]
However, when the 12-stage configuration is adopted, the total number of replacement conversion means (S) is 144. Each permutation conversion means (S) is a component that occupies most of the amount of calculation in the encryption or decryption apparatus, and the amount of calculation required for encryption / decryption increases in proportion to the increase in the number thereof. As a result, there is an inconvenience that the time required for processing of the apparatus, power consumption, and the like increase.
[0016]
[Means for Solving the Problems]
In view of the above, the present invention provides a secret communication device having a higher-speed encryption / decryption means while ensuring the same safety as that of a secret communication device using the conventional block cipher E2. The purpose is to enable provision. By using the secret communication device according to the present invention, it is possible to improve the convenience of the business operator and the user for the secret communication.
[0017]
The configuration of the secret communication device according to the present invention will be described below.
[0018]
According to the first embodiment of the present invention, at the time of encryption, information data and key data are input and the encrypted data is output, and at the time of decryption, the encrypted data and key data are input to obtain the original information data. A secret communication device, wherein the secret communication device receives key data, generates a plurality of expanded key data based on the key data, information data and the expanded key data, and inputs Encryption means for generating encrypted data from the received data, decryption means for receiving the encrypted data and the expanded key data and reproducing information data from the input data, wherein the encryption means includes N 1st Feistel structure processing means comprising first Feistel transformation means, and the decoding means comprises second Feistel structure processing means F2 comprising N second Feistel transformation means. Comprising the first Fei Each of the stel conversion means includes a first Sbox processing means, and each of the second Feistel conversion means includes a second Sbox processing means, wherein the first Sbox is the secret communication device. Each of the processing means and the second Sbox processing means is configured by any one of 2n layer SPN processing means, 2n layer PSN processing means, (2n + 1) layer SPN processing means, and (2n + 1) layer PSN processing means. A secret communication device is provided.
[0019]
In the first embodiment, the Feiste1 structure processing means has a structure for connecting a plurality of Feiste1 conversion means. The Feiste1 converting means uses two pieces of information data (L, R) having the same number of bits as input values, and using the Sbox means, (R, R + Sbox (L)) (“+” is XOR (exclusive logic) It is means for outputting an information data block represented by The Sbox processing means has a structure for outputting output data obtained by calculation from input data and key data as output.
[0020]
Further, in this embodiment, the 2n-layer SPN processing means has a structure in which 2n nonlinear processing stages and linear processing stages are alternately connected in this order. The 2n layer PSN processing means has a structure in which 2n linear processing means and non-linear processing means are alternately connected in this order. The (2n + 1) -layer SPN processing means has a structure in which nonlinear processing means and linear processing stages are alternately connected in this order.
[0021]
The non-linear processing means has a structure in which a plurality of the non-linear conversion means are arranged in parallel, and is obtained by setting a plurality of input data blocks as input values and inputting each input data block to a corresponding non-linear conversion means. It has a function of using as many output block sets as input values as input blocks. The nonlinear conversion means constituting the nonlinear processing means has a function of outputting a value obtained by inputting a value obtained by XORing the input data and the key data from the input data and the key data to the replacement conversion means. This replacement conversion means has a function of calculating a corresponding output value based on a conversion table accumulated in advance from input data.
[0022]
The linear processing means uses an input data block as an input value, calculates the same number of output blocks as the input data block by a linear operation of a finite field from the input data block of the input value, and uses the obtained multiple output block as an output value It has a function.
[0023]
The non-linear inverse processing means has a structure in which a plurality of non-linear inverse conversion means are arranged in parallel, and is obtained by using input data blocks as input values and inputting each input data block to the corresponding non-linear inverse conversion means. The output data blocks having the same number as the input data blocks are used as output values. This non-linear inverse transformation means has a function of outputting a value obtained by XORing a value obtained by inputting input data to the substitution inverse transformation means and key data. The replacement inverse conversion means has a function of calculating an inverse function of the replacement conversion means based on the conversion table of the replacement means.
[0024]
Further, according to the second embodiment of the present invention, the first Sbox processing means and the second Sbox processing means may be constituted by 2n layer PSN processing means.
[0025]
According to the third embodiment of the present invention, the first Sbox processing means and the second Sbox processing means may be constituted by 2n layer SPN processing means.
[0026]
According to the fourth embodiment of the present invention, the non-linear processing means is provided at the input end and the output end of the encryption means, and the non-linear inverse processing means is provided at the input end and the output end of the decryption means. And the first Sbox processing means and the second Sbox processing means may be constituted by 2n layer SPN processing means.
[0027]
According to the fifth embodiment of the present invention, the non-linear processing means is provided at the input end and the output end of the encryption means, and the non-linear inverse processing means is provided at the input end and the output end of the decryption means. And the first Sbox processing means and the second Sbox processing means may be constituted by 2n layer SPN processing means.
[0028]
According to the sixth embodiment of the present invention, in the first Feistel structure processing means, the first and second stage first Feistel conversion means, the (N-1) th stage and the second stage. The N-stage first Feistel conversion means is composed of (2n + 1) -layer SPN processing means, and the other first Feistel conversion means is composed of 2n-layer PSN processing means. In the second Feistel structure processing means, The first and second stage second Feistel transforming means and the (N-1) th stage and Nth stage second Feistel transforming means are composed of (2n + 1) layer SPN processing means, and the other second Feistel transforming means. The conversion means may be composed of 2n layer PSN processing means.
[0029]
Further, according to the seventh embodiment of the present invention, in the first Feistel structure processing means, the first and second stage first Feistel conversion means, the (N-1) th stage and the second stage. The N-stage first Feistel conversion means is composed of (2n + 1) -layer SPN processing means, and the other first Feistel conversion means is composed of 2n-layer SPN processing means. In the second Feistel structure processing means, The first and second stage second Feistel transforming means and the (N-1) th stage and Nth stage second Feistel transforming means are composed of (2n + 1) layer SPN processing means, and the other second Feistel transforming means. The conversion means may be constituted by 2n layer SPN processing means.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the secret communication device according to the present invention will be described below with reference to the drawings.
[0031]
[First Embodiment]
FIG. 1 shows a first embodiment of a secret communication device according to the present invention. The secret communication device according to the present invention includes a plurality of expanded key data k1, k2,.N- 1,kN, And the expanded key data k1, k2,.N-1,kNKey generation means 1 for supplying the encrypted data to the encryption means 2 and the decryption means 3, plaintext block data P and the expanded key data k1, k2,.N-1,kN, The encryption means 2 for generating the ciphertext block data C from the input data, the ciphertext block data C and the expanded key data k1, k2,.N-1,kNAnd decryption means 3 for generating plaintext block data P from these input data.
[0032]
The
[0033]
The first Feistel structure processing means F1 includes N first Feistel conversion means f.11, F12... f1 (N-1),f1NN-stage structure composed of
[0034]
As shown in FIG. 2, each of the first Feistel conversion means has two pieces of information block data L having the same number of bits.j-1, Rj-1As an input value, and using the first Sbox processing means 4 and the XOR operation means 6, Lj,
[0035]
[Expression 2]
Next, the configuration of the first Sbox processing means 4 will be described. The first Sbox processing means 4 includes any one of 2n layer SPN processing means, 2n layer PSN processing means, (2n + 1) layer SPN processing means, and (2n + 1) layer PSN processing means.
[0037]
Here, as shown in FIG. 3, the 2n waste SPN processing means includes a two-layer SPN processing means constituting a two-layer structure in which the nonlinear processing means 7 is arranged as the first layer and the linear processing means 8 is arranged in the second layer. , 2n connected structure. FIG. 4 shows a four-layer SPN processing means in the case of n = 2.
[0038]
As shown in FIG. 5, the 2n-layer PSN processing means is a two-layer PSN processing means constituting a two-layer structure in which a linear processing means 8 is arranged as the first layer and a non-linear processing means 7 is arranged in the second layer. 2n are connected to each other. FIG. 6 shows a 4-layer PSN processing means in the case of n = 2.
[0039]
The (2n + 1) layer SPN processing means includes a non-linear processing means in the first layer, a linear processing means in the second layer, and a non-linear processing means in the third layer. Non-linear processing means Linear processing means is arranged to constitute a (2n + 1) layer structure. FIG. 7 shows three-layer SPN processing means when n = 1, and FIG. 8 shows five-layer SPN processing means when n = 2.
[0040]
Next, the configuration of the nonlinear processing means 7 will be described. The non-linear processing means 7 has a structure in which a plurality of m non-linear conversion means 9 are arranged in parallel. The input data block (x1, x2,..., Xm) is an input value, and each input data is associated with a non-linear type. Output block data x′1, x′2,..., X′m) corresponding to the input block data obtained by input to the conversion means 9 is output.
[0041]
Each of the nonlinear conversion means 9 has the following configuration. That is, as shown in FIG. 10, the non-linear transformation means 9 receives one of the constituent elements of the input block data xj and the corresponding element kj of the expanded key data, and the exclusive OR of xj and kj. Is output from the XOR operation means 10 and the replacement conversion means 11 that performs predetermined replacement conversion processing (for example, execution of the function S (x)) based on the output from the XOR operation means 10 and outputs the replacement conversion result. Become. The
[0042]
Next, the configuration of the linear processing means 8 will be described. As shown in FIG. 12, when an input data block (x1, x2,..., Xm) is input to a linear processing means 8 from a plurality of data, the linear processing means 8 receives a finite field from the input data block. Output blocks (x′1, x′2,..., X′m) having the same number of components as the input data block are generated and output.
[0043]
On the other hand, the decryption means 3 has substantially the same configuration as the encryption means 2 described above, as shown in FIG. In other words, the
[0044]
Next, the configuration of the second Sbox processing means 5 will be described. The second Sbox processing means 5 is composed of any one of 2n layer SPN processing means, 2n layer PSN processing means, (2n + 1) layer SPN processing means, and (2n + 1) layer PSN processing means. The non-linear processing means 7 used in each of the 2n-layer SPN processing means, the 2n-layer PSN processing means, the (2n + 1) -layer SPN processing means, and the (2n + 1) -layer PSN processing means. (Refer to FIG. 3 to FIG. 8) is different in that it is replaced with a non-linear inverse processing means. FIG. 13 shows the configuration of the nonlinear inverse processing means. The nonlinear inverse processing means 12 has a structure in which a plurality of nonlinear inverse transformation means 13 are arranged in parallel, and an input data block (y1, y2,., Ym) is an input value, and each input data element is associated with a corresponding nonlinear inverse transformation. Output data blocks (x1, x2,..., Xm), which are obtained by inputting to the
[0045]
Each of the nonlinear inverse transformation means 13 has the following configuration. That is, as shown in FIG. 10, the nonlinear inverse transformation means 13 performs a predetermined inverse substitution transformation process (for example, execution of an inverse function of the function S (x)) based on one of the components yj of the input block data. XOR which outputs the exclusive OR of both the substitution transformation inverse means 14 which outputs the inverse substitution transformation result and the inverse substitution transformation result and the expanded key data corresponding to kj. Computation means 15. The replacement conversion reverse means 14 performs the reverse operation of the operation S (x) performed by the replacement conversion means 11. That is, the output value x corresponding to the input data S (x) is generated based on the conversion table shown in FIG.
[0046]
[Second Embodiment]
In the second embodiment, the configuration of the secret communication device is basically the same as that of the device according to the first embodiment, but the first Sbox processing means 4 and the second Sbox processing means. 5 is constituted by the 2n-layer PSN processing means described above.
[0047]
[Third Embodiment]
In the third embodiment, the configuration of the secret communication device is basically the same as that of the device according to the first embodiment, but the first Sbox processing means 4 and the second Sbox processing means. 5 is constituted by the aforementioned 2n layer SPN processing means.
[0048]
[Fourth Embodiment]
FIG. 15 shows the configuration of a secret communication device according to the fourth embodiment. In this embodiment, the configuration is almost the same as that of the first embodiment. However, in the encryption means 2, the nonlinear processing means 7 is provided at the input end and the output end of the first Feistel structure processing means F1, respectively. In the decoding means 3, the nonlinear inverse processing means 12 is provided at the input end and the output end of the second Feistel structure processing means F2, respectively, and further the first Sbox processing means 4 and the second Sbox All of the processing means 5 are constituted by the above-mentioned 2n layer SPN processing means.
[0049]
[Fifth Embodiment]
In this embodiment, the configuration is almost the same as that of the first embodiment. However, in the encryption means 2, the nonlinear processing means 7 is provided at the input end and the output end of the first Feistel structure processing means F1, respectively. A non-linear inverse processing means 12 is provided at the input end and the output end of the second Feistel structure processing means F2 in the decoding means 3 (see FIG. 15), and the first Sbox processing means 4 is further provided. Both the second Sbox processing means 5 are constituted by the 2n-layer PSN processing means described above.
[0050]
[Sixth Embodiment]
The configuration of the secret communication device according to this embodiment has basically the same configuration as the device according to the first embodiment shown in FIG. The difference from the apparatus according to the first embodiment is that, in the first Feistel structure processing means F1 constituting the encryption means 2, the first two and the last two Feistel conversion means have the above (2n + 1) layers. In the second Feistel structure processing means F2 constituting the decoding means 3, the first two and the last two Feistel conversion means are used in the other cases, using the SPN processing means and otherwise using the 2n-layer PSN processing means described above. The above (2n + 1) layer SPN processing means is used, and the other is that the above 2n layer PSN processing means is used. That is, when this embodiment is described with reference to FIG. 1, the Feistel conversion means f in the encryption means 2 is described.11, F12, F1 (N-1), F1N, And f in the decoding means 321, F22, F2 (N-1), F2NAre composed of (2n + 1) -layer SPN processing means, and other Feistel conversion means f13Thru f1 (N-2)And f23Thru f2 (N-2)Consists of 2n layer PSN processing means.
[0051]
[Seventh Embodiment]
The configuration of the secret communication device according to this embodiment has basically the same configuration as the device according to the first embodiment shown in FIG. The difference from the apparatus according to the first embodiment is that, in the first Feistel structure processing means F1 constituting the encryption means 2, the first two and the last two Feistel conversion means have the above (2n + 1) layers. In the second Feistel structure processing means F2 which constitutes the decoding means 3, the first two and the last two Feistel conversion means are used by using the SPN processing means and otherwise using the 2n-layer SPN processing means described above. The above (2n + 1) layer SPN processing means is used, and the other is that the 2n layer SPN processing means is used. That is, when this embodiment is described with reference to FIG. 1, the Feistel conversion means f in the encryption means 2 is described.11, F12, F1 (N-1), F1N, And f in the decoding means 321, F22, F2 (N-1), F2NAre composed of (2n + 1) -layer SPN processing means, and other Feistel conversion means f13Thru f1 (N-2)And f23Thru f2 (N-2)Consists of 2n layer SPN processing means.
[0052]
In any of the above-described embodiments, the form of linear transformation on a finite field in the replacement table and linear processing means can be arbitrarily selected.
[0053]
【The invention's effect】
According to the present invention, in the present encryption / decryption means, 2n-layer SPN processing means or 2n scrap PSN processing means is used instead of the three-layer SPN processing means in the block cipher E2. Even when encryption is performed by the above-described process, it is possible to implement a highly secure encryption equivalent to the encryption according to the conventional E2.
[0054]
As shown in [Table 1] below, in the conventional 12-stage E2, 144 replacement conversion means 11 and 144 replacement conversion reverse means 14 are required, but the first to seventh embodiments according to the present invention. In the secret communication device according to the above, it is possible to guarantee the safety by using 88 to 112 replacement conversion means 11 and replacement conversion reverse means 14. As a result, it is possible to provide a secret communication device using high-speed and high-speed encryption / decryption means, which has been impossible in the past, and the convenience for the secret communication of the operator and the user is improved.
[0055]
[Table 1]
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a main part of a secret communication device according to a first embodiment.
FIG. 2 is a block diagram showing a configuration of Feistel conversion means.
FIG. 3 is a block diagram showing a configuration of a two-layer SPN processing unit which is an aspect configuring the Sbox processing unit.
FIG. 4 is a block diagram showing a configuration of a four-layer SPN processing unit which is an aspect configuring the Sbox processing unit.
FIG. 5 is a block diagram showing a configuration of a two-layer PSN processing unit which is an aspect configuring the Sbox processing unit.
FIG. 6 is a block diagram showing a configuration of a four-layer PSN processing unit which is an aspect configuring the Sbox processing unit.
FIG. 7 is a block diagram showing a configuration of a three-layer SPN processing unit which is an aspect configuring the Sbox processing unit.
FIG. 8 is a block diagram showing a configuration of a five-layer SPN processing unit that is an aspect configuring the Sbox processing unit.
FIG. 9 is a schematic block diagram showing the configuration of nonlinear processing means 7;
FIG. 10 is a schematic block diagram showing the configuration of the nonlinear conversion means 9;
FIG. 11 is a diagram showing an example of the contents of replacement conversion / inverse replacement conversion by replacement conversion means and replacement reverse conversion means;
12 is a schematic block diagram showing the configuration of the linear processing means 9. FIG.
13 is a schematic block diagram showing the configuration of the nonlinear inverse processing means 12. FIG.
FIG. 14 is a schematic block diagram showing the configuration of the nonlinear conversion means 13;
FIG. 15 is a block diagram showing a schematic configuration of a main part of the secret communication device according to the fourth and fifth embodiments.
FIG. 16 is a block diagram showing a configuration of a main part of a secret communication device using encryption / decryption by a conventional block cipher E2.
FIG. 17 is a block diagram showing a specific circuit configuration example of Sbox (SB) in a secret communication device using encryption / decryption by a conventional block cipher E2.
[Explanation of symbols]
1 ... Key generation means
2 ... Encryption means
3 ... Decryption means
4 ... 1st Sbox processing means
F1, F2 ... Feistel structure processing means
5: Second Sbox processing means
6 ... XOR operation means
7: Non-linear processing means
8 ... Linear processing means
9 ... Nonlinear conversion means
10: XOR operation means
11: Replacement conversion means
12 ... Nonlinear inverse processing means
13 ... Nonlinear inverse conversion means
14: Substitution conversion reverse means
15 ... XOR operation means
f11... f1N ... 1st Feistel conversion means
f21... f2N ... Second Feistel conversion means
Claims (2)
該秘話通信装置は、
鍵データ（Ｋ）が入力され、該鍵データに基づいて複数の拡大鍵データ（ｋ１、ｋ２、…、ｋＮ−１、ｋＮ）を生成する鍵生成手段（１）と、
情報データ（Ｐ）と前記拡大鍵データが入力され、入力されたデータから暗号化データ（Ｃ）を生成する暗号化手段（２）と、
暗号化データ（Ｃ）と前記拡大鍵データが入力され、入力されたデータから情報データ（Ｐ）を再生する復号化手段（３）とを具備し、
前記暗号化手段（２）は、Ｎ個の第１のFeistel変換手段（ｆ１１、…ｆ１Ｎ）で構成される第１のFeistel構造処理手段（Ｆ１）を具備し、
前記復号化手段（３）はＮ個の第２のFeistel変換手段（ｆ２１、…ｆ２Ｎ）で構成される第２のFeistel構造処理手段（Ｆ２）を具備し、
前記第１のFeistel変換手段のそれぞれは、第１のＳｂｏｘ処理手段（４）を具備し、
前記第２のFeistel変換手段のそれぞれは、第２のＳｂｏｘ処理手段（５）を具備する、秘話通信装置であって、
前記第１のＳｂｏｘ処理手段および第２のＳｂｏｘ処理手段のそれぞれは、２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段のいずれか一つによって構成される秘話通信装置であって、
前記第１のFeistel構造処理手段（Ｆ１）において、第１段及び第２段の第１のFeistel変換手段（ｆ１１、ｆ１２）の第１のＳｂｏｘ処理手段と第（Ｎ−１）段及び第Ｎ段の第１のFeistel変換手段（ｆ１（Ｎ−１）、ｆ１Ｎ）の第１のＳｂｏｘ処理手段は（２ｎ＋１）層ＳＰＮ処理手段で構成され、第３段〜第（Ｎ−２）段の第１のFeistel変換手段（ｆ１３〜ｆ１（Ｎ−２））の第１のＳｂｏｘ処理手段は２ｎ層ＰＳＮ処理手段で構成され、
前記第２のFeistel構造処理手段（Ｆ２）において、第１段及び第２段の第２のFeistel変換手段（ｆ２１、ｆ２２）の第２のＳｂｏｘ処理手段と第（Ｎ−１）段及び第Ｎ段の第２のFeistel変換手段（ｆ２（Ｎ−１）、ｆ２Ｎ）の第２のＳｂｏｘ処理手段は（２ｎ＋１）層ＳＰＮ処理手段で構成され、第３段〜第（Ｎ−２）段の第２のFeistel変換手段（ｆ２３〜ｆ２（Ｎ−２））の第２のＳｂｏｘ処理手段は２ｎ層ＰＳＮ処理手段で構成されることを特徴とする、秘話通信装置。At the time of encryption, information data (P) and key data (K) are inputted and encrypted data (C) is outputted, and at the time of decryption, encrypted data (C) and key data (K) are inputted and original information is inputted. A secret communication device for obtaining data (P),
The secret communication device is:
Key generation means (1) for receiving key data (K) and generating a plurality of expanded key data (k1, k2,..., K N−1 , k N ) based on the key data;
An encryption unit (2) for receiving the information data (P) and the expanded key data and generating encrypted data (C) from the input data;
Decryption means (3) for receiving the encrypted data (C) and the expanded key data and reproducing the information data (P) from the input data;
The encryption means (2) comprises first Feistel structure processing means (F1) composed of N first Feistel transforming means (f 11 ,... F 1N ),
The decoding means (3) comprises second Feistel structure processing means (F2) composed of N second Feistel transforming means (f 21 ,... F 2N ),
Each of the first Feistel conversion means includes first Sbox processing means (4),
Each of the second Feistel conversion means is a secret communication device comprising a second Sbox processing means (5),
Each of the first Sbox processing means and the second Sbox processing means is a secret communication device configured by any one of 2n layer SPN processing means, 2n layer PSN processing means, and (2n + 1) layer SPN processing means. There,
In the first Feistel structure processing means (F 1 ), the first Sbox processing means and the (N−1) th stage of the first and second stage Feistel transforming means (f 11 , f 12 ). The first Sbox processing means of the first Feistel conversion means (f 1 (N−1) , f 1N ) of the Nth stage is composed of (2n + 1) -layer SPN processing means, and the third to (N− 2) The first Sbox processing means of the first Feistel conversion means (f 13 to f 1 (N-2) ) in the stage is composed of 2n layer PSN processing means,
In the second Feistel structure processing means (F 2 ), the second Sbox processing means and the (N−1) th stage of the first and second stage second Feistel conversion means (f 21 , f 22 ). The second Sbox processing means of the second Feistel conversion means (f 2 (N−1) , f 2N ) of the Nth stage is composed of (2n + 1) -layer SPN processing means, and the third stage to the (N− 2) The secret communication device characterized in that the second Sbox processing means of the second Feistel conversion means (f 23 to f 2 (N−2) ) in the stage is composed of 2n-layer PSN processing means.
該秘話通信装置は、
鍵データ（Ｋ）が入力され、該鍵データに基づいて複数の拡大鍵データ（ｋ１、ｋ２、…、ｋＮ−１、ｋＮ）を生成する鍵生成手段（１）と、
情報データ（Ｐ）と前記拡大鍵データが入力され、入力されたデータから暗号化データ（Ｃ）を生成する暗号化手段（２）と、
暗号化データ（Ｃ）と前記拡大鍵データが入力され、入力されたデータから情報データ（Ｐ）を再生する復号化手段（３）とを具備し、
前記暗号化手段（２）は、Ｎ個の第１のFeistel変換手段（ｆ１１、…ｆ１Ｎ）で構成される第１のFeistel構造処理手段（Ｆ１）を具備し、
前記復号化手段（３）はＮ個の第２のFeistel変換手段（ｆ２１、…ｆ２Ｎ）で構成される第２のFeistel構造処理手段（Ｆ２）を具備し、
前記第１のFeistel変換手段のそれぞれは、第１のＳｂｏｘ処理手段（４）を具備し、
前記第２のFeistel変換手段のそれぞれは、第２のＳｂｏｘ処理手段（５）を具備する、秘話通信装置であって、
前記第１のＳｂｏｘ処理手段および第２のＳｂｏｘ処理手段のそれぞれは、２ｎ層ＳＰＮ処理手段、２ｎ層ＰＳＮ処理手段、（２ｎ＋１）層ＳＰＮ処理手段のいずれか一つによって構成される秘話通信装置であって、
前記第１のFeistel構造処理手段（Ｆ１）において、第１段及び第２段の第１のFeistel変換手段（ｆ１１、ｆ１２）の第１のＳｂｏｘ処理手段と第（Ｎ−１）段及び第Ｎ段の第１のFeistel変換手段（ｆ１（Ｎ−１）、ｆ１Ｎ）の第１のＳｂｏｘ処理手段は（２ｎ＋１）層ＳＰＮ処理手段で構成され、第３段〜第（Ｎ−２）段の第１のFeistel変換手段（ｆ１３〜ｆ１（Ｎ−２））の第１のＳｂｏｘ処理手段は２ｎ層ＳＰＮ処理手段で構成され、
前記第２のFeistel構造処理手段（Ｆ２）において、第１段及び第２段の第２のFeistel変換手段（ｆ２１、ｆ２２）の第２のＳｂｏｘ処理手段と第（Ｎ−１）段及び第Ｎ段の第２のFeistel変換手段（ｆ２（Ｎ−１）、ｆ２Ｎ）の第２のＳｂｏｘ処理手段は（２ｎ＋１）層ＳＰＮ処理手段で構成され、第３段〜第（Ｎ−２）段の第２のFeistel変換手段（ｆ２３〜ｆ２（Ｎ−２））の第２のＳｂｏｘ処理手段は２ｎ層ＳＰＮ処理手段で構成されることを特徴とする、秘話通信装置。At the time of encryption, information data (P) and key data (K) are inputted and encrypted data (C) is outputted, and at the time of decryption, encrypted data (C) and key data (K) are inputted and original information is inputted. A secret communication device for obtaining data (P),
The secret communication device is:
Key generation means (1) for receiving key data (K) and generating a plurality of expanded key data (k1, k2,..., K N−1 , k N ) based on the key data;
An encryption unit (2) for receiving the information data (P) and the expanded key data and generating encrypted data (C) from the input data;
Decryption means (3) for receiving the encrypted data (C) and the expanded key data and reproducing the information data (P) from the input data;
The encryption means (2) comprises first Feistel structure processing means (F1) composed of N first Feistel transforming means (f 11 ,... F 1N ),
The decoding means (3) comprises second Feistel structure processing means (F2) composed of N second Feistel transforming means (f 21 ,... F 2N ),
Each of the first Feistel conversion means includes first Sbox processing means (4),
Each of the second Feistel conversion means is a secret communication device comprising a second Sbox processing means (5),
Each of the first Sbox processing means and the second Sbox processing means is a secret communication device configured by any one of 2n layer SPN processing means, 2n layer PSN processing means, and (2n + 1) layer SPN processing means. There,
In the first Feistel structure processing means (F 1 ), the first Sbox processing means and the (N−1) th stage of the first and second stage Feistel transforming means (f 11 , f 12 ). The first Sbox processing means of the first Feistel conversion means (f 1 (N−1) , f 1N ) of the Nth stage is composed of (2n + 1) -layer SPN processing means, and the third to (N− 2) The first Sbox processing means of the first Feistel conversion means (f 13 to f 1 (N-2) ) in the stage is composed of 2n layer SPN processing means,
In the second Feistel structure processing means (F 2 ), the second Sbox processing means and the (N−1) th stage of the first and second stage second Feistel conversion means (f 21 , f 22 ). The second Sbox processing means of the second Feistel conversion means (f 2 (N−1) , f 2N ) of the Nth stage is composed of (2n + 1) -layer SPN processing means, and the third stage to the (N− 2) The secret communication device characterized in that the second Sbox processing means of the second Feistel conversion means (f 23 to f 2 (N−2) ) in the stage is composed of 2n layer SPN processing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31592299A JP3748184B2 (en) | 1999-11-05 | 1999-11-05 | Secret communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31592299A JP3748184B2 (en) | 1999-11-05 | 1999-11-05 | Secret communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001134174A JP2001134174A (en) | 2001-05-18 |
| JP3748184B2 true JP3748184B2 (en) | 2006-02-22 |
Family
ID=18071229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31592299A Expired - Fee Related JP3748184B2 (en) | 1999-11-05 | 1999-11-05 | Secret communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748184B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5652363B2 (en) * | 2011-03-28 | 2015-01-14 | ソニー株式会社 | Cryptographic processing apparatus, cryptographic processing method, and program |
| CN113691364B (en) * | 2021-08-31 | 2024-02-09 | 衡阳师范学院 | Encryption and decryption method of dynamic S-box block cipher based on bit slice technology |
-
1999
- 1999-11-05 JP JP31592299A patent/JP3748184B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001134174A (en) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Massey | SAFER K-64: A byte-oriented block-ciphering algorithm | |
| KR100296958B1 (en) | Apparatus for encoding block data | |
| DK1686722T3 (en) | Block encryption device and block encryption method comprising rotation key programming | |
| JP5402632B2 (en) | Common key block encryption apparatus, common key block encryption method, and program | |
| US5745577A (en) | Symmetric cryptographic system for data encryption | |
| AU2007232123B2 (en) | Robust cipher design | |
| Shah Kruti et al. | New approach of data encryption standard algorithm | |
| JPH0863097A (en) | Method and system for symmetric encoding for encoding of data | |
| JPH1173101A (en) | High speed block ciphering method, and medium usable in computer | |
| JP4025722B2 (en) | Method and apparatus for data encryption | |
| WO2008026622A1 (en) | Encryption device, encryption method, and computer program | |
| Asaad et al. | Advanced Encryption Standard Enhancement with Output Feedback Block Mode Operation | |
| Gehlot et al. | Implementation of Modified Twofish Algorithm using 128 and 192-bit keys on VHDL | |
| JP5617845B2 (en) | ENCRYPTION DEVICE, ENCRYPTION METHOD, AND PROGRAM | |
| Buell | Modern symmetric ciphers—Des and Aes | |
| WO2012141189A1 (en) | Encrypting method, encrypting device, and encrypting program | |
| JP3748184B2 (en) | Secret communication device | |
| Gupta | Implementation of optimized des encryption algorithm upto 4 round on spartan 3 | |
| Lee et al. | Design and evaluation of a block encryption algorithm using dynamic-key mechanism | |
| Ledda et al. | Enhancing IDEA algorithm using circular shift and middle square method | |
| Carter et al. | Key schedule classification of the AES candidates | |
| Nakahara Jr | Lai-Massey Cipher Designs: History, Design Criteria and Cryptanalysis | |
| Islam et al. | Data encryption standard | |
| Hassan | New Approach for Modifying DES Algorithm Using 4-States Multi-keys | |
| Padhi et al. | Modified version of XTS (XOR-Encrypt-XOR with Ciphertext Stealing) using tweakable enciphering scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |