JP3746673B2 - Piezoelectric transformer control circuit - Google Patents

Piezoelectric transformer control circuit Download PDF

Info

Publication number
JP3746673B2
JP3746673B2 JP2000340771A JP2000340771A JP3746673B2 JP 3746673 B2 JP3746673 B2 JP 3746673B2 JP 2000340771 A JP2000340771 A JP 2000340771A JP 2000340771 A JP2000340771 A JP 2000340771A JP 3746673 B2 JP3746673 B2 JP 3746673B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
control
oscillation
piezoelectric transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000340771A
Other languages
Japanese (ja)
Other versions
JP2002151292A (en
Inventor
健 藤村
正明 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiheiyo Cement Corp
Original Assignee
Taiheiyo Cement Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiheiyo Cement Corp filed Critical Taiheiyo Cement Corp
Priority to JP2000340771A priority Critical patent/JP3746673B2/en
Publication of JP2002151292A publication Critical patent/JP2002151292A/en
Application granted granted Critical
Publication of JP3746673B2 publication Critical patent/JP3746673B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、圧電トランスの制御回路に関し、例えば、冷陰極管の駆動装置に使用して好適な圧電トランスの制御回路に関する。
【0002】
【従来の技術】
近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、所謂バックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが普及しつつある。
【0003】
圧電トランスは、出力負荷(負荷抵抗)の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方でこの負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。このような圧電トランスの制御回路の一例を図8を参照して説明する。
【0004】
図8は、従来例としての圧電トランスの制御回路のブロック構成図である。
【0005】
図中、101は圧電トランス、102は圧電トランス101の出力側に接続された冷陰極管等の負荷、103は負荷に流れる電流を検出するための検出用抵抗Rdet、104は検出用抵抗103に生じた負荷電流の大きさを表わす交流電圧を直流電圧に変換する整流回路、105は整流回路104にて整流後の電圧Vriと基準電圧Vrefとを比較し、その比較結果である差を増幅する誤差増幅回路、118は誤差増幅回路105の出力電圧を充電すると共に、充電した電圧を外部に出力する積分コンデンサ、106は積分コンデンサ118の充電電圧(制御電圧Vctr)に応じて発振信号を出力する電圧制御発振回路、そして107は電圧制御発振回路106の発振信号に応じて圧電トランス101を駆動する駆動回路である。次に、上記の構成を備える制御回路の動作について図9乃至図12を参照して説明する。
【0006】
図9及び図10は、図8に示す制御回路の動作特性と駆動効率とを説明する図であり、図9は当該制御回路の正常動作時の動作特性を示し、図10は正常に駆動できなかった場合を示す。何れの図においても、横軸は電圧制御発振回路106の発振周波数foscを表し、左側の縦軸は負荷電流を負荷電流検出電圧Vri、そして右側の縦軸は圧電トランス101の変動効率ηを表わす。
【0007】
また、図11及び図12は、図8に示す制御回路の駆動開始からの発振周波数fosc、制御電圧Vctr、並びに負荷電流の変化を例示する図であり、図11は当該制御回路の正常動作時の動作特性を示し、図12は正常に駆動できなかった場合を示す。
【0008】
図8に示す制御回路は、駆動されていない初期状態において、積分コンデンサ118には充電されておらず、且つ誤差増幅回路105の出力は零である。電圧制御発振回路106は、制御電圧Vctrが小さいときには高い周波数の信号(発振周波数fosc)を出力し、制御電圧Vctrが大きくなるのに応じて、低い周波数の信号を出力する。
【0009】
このような回路系において、当該制御回路の駆動を開始した時点においては、積分コンデンサ118には全く充電がなされていない。このため、制御電圧Vctrはある低い初期電圧を示すので、電圧制御発振回路106は、その初期電圧に応じて、図9及び図10に示すように、電圧制御発振回路106の周波数制御範囲における上限周波数(初期周波数f0)から発振を開始する。
【0010】
また、この発信開始の時点においては、電圧トランス101から流れ出る出力電流(負荷電流)は基準電圧Vref(図9及び図10に示す基準値に相当)より小さいため、誤差増幅回路105の出力電圧(=制御電圧Vctr)は徐々に大きくなり、出力電圧の上昇に伴って、電圧制御発振回路106から出力される発振周波数foscの値は低下する。そして、発振周波数foscが低くなるのに応じて、圧電トランス101の出力電流(電流検出電圧Vri)が増加し、図9に示す正常動作時においては、電流検出電圧Vriと基準電圧Vrefとが一致したところで、電圧制御発振回路106による発振周波数の制御が収束し、これにより、温度変化や経時変化によって圧電トランス101の共振周波数が変化しても、それに応じて発振周波数foscが調整されるので、出力電流(負荷電流)は略一定に保たれる(図11参照)。
【0011】
これに対して、何等かの要因によって出力電流が基準値(基準電圧Vref)に達しない場合には、図10に示すように、発振周波数foscが初期周波数f0から下がり続け、結果として、電圧制御発振回路106による発振周波数の制御状態は発振周波数foscが下限周波数fbにて留まることになる(図12参照)。一般に、圧電トランス101の変動効率ηは、図9及び図10に例示するように、所定の共振周波数より低い周波数領域では低いため、前記の如く発振周波数foscが下限周波数fbにて留まった状態においては、圧電トランス101に発熱が生じ、そのトランスの素子に好ましくない負担がかかるという問題が起きる。
【0012】
また、本願出願人は、先行する特開平10−327587号において、このような圧電トランスの制御回路において負荷を冷陰極管とし、負荷である冷陰極管の管電流(負荷電流)を略一定に保つ機能と、間欠発振による広範囲な輝度調整機能との両立が可能であって、特に輝度調整による消灯・再点灯が可能な圧電トランスの制御回路を提案している。ここで、その制御回路について概説する。
【0013】
図13は、冷陰極管の調光機能を備える従来例としての圧電トランスの制御回路のブロック構成図であり、上述した図8の制御回路の構成に加えて、大別して、冷陰極管(負荷102)の輝度を変化させるためのパルス電源回路108と、負荷電流の制御機能と調光機能とを両立させるためのサンプルホールド回路112とを更に備える。
【0014】
この制御回路において、パルス電源回路108は、冷陰極管の輝度を変化させるべく駆動回路107に供給するパルス状の電源電圧を入力電圧Viより生成し、且つそのパルス状の電源電圧におけるパルス幅及び間隔を制御する。また、サンプルホールド回路112は、誤差増幅回路105の出力電圧をパルス電源回路108からの信号に応じて保持する。このサンプルホールド回路112は、バッファ112a、充電用のコンデンサ112b、スイッチング素子112cで構成される。
【0015】
上記のような構成を備える圧電トランスの制御回路によれば、冷陰極管を調光すべく間欠的に圧電トランス101を駆動した場合において、パルス電源回路108の発振期間における管電流に相当する制御電圧Vctrは、サンプルホールド回路112の制御により保持できるため、パルス電源回路108の休止期間であっても該発振期間における駆動状態を保持可能となり、且つパルス電源回路108が出力するパルス信号の発振期間もしくは休止期間の長さを変えることによって平均管電流を調整できるため、冷陰極管の輝度の調整も可能となる。
【0016】
しかしながら、図13に示す従来の制御回路においては、圧電トランス101の出力容量が主な要因となって、冷陰極管の調光が行えない場合があることが判った。
【0017】
具体的には、パルス電源回路108から出力されるパルス信号のデューティ比を調整することにより、冷陰極管の調光状態を100%の状態から0%(消灯)の状態に調整した場合(即ち、当該パルス信号のHigh期間を100%→0%にした場合)には、サンプルホールド回路112の機能により、電圧制御発振回路106に供給される制御電圧Vctrの大きさは、当該調整をする以前に出力電圧を略一定にしていたときの値のまま保持される。そして、この状態から調光状態を再点灯側に僅かに調整した場合(即ち、当該パルス信号のHigh期間を0%→数%にした場合)には、発振期間は生じるものの圧電トランスの出力の立ち上がり時の遅れにより、基準値(基準電圧Vref)より小さな負荷電流しか流れていない。
【0018】
このため、誤差増幅回路105の動作によって制御電圧Vctrは大きくなっていき、依然として負荷電流が基準値に達しない場合(基準電圧Vref>電流検出電圧Vri)には、図10及び図12を参照して上述したように、発信周波数が共振点を過ぎて下限周波数まで掃引され、下限周波数fbにおいて電圧制御発振回路106による発振周波数の制御状態が停滞してしまい、圧電トランス101に発熱が生じ、そのトランスの素子に好ましくない負担がかかると共に、その後、パルス電源回路108から出力されるパルス信号のデューティ比を大きく(発振期間を長く)調整しても、調光を行うことが不可能となる。
【0019】
この問題の要因となっている上記の出力立ち上がり時の遅れは、素子(マス)の大きさが大きくなり、駆動開始時に素子全体が所定の機械的振動状態に安定するまでに時間を要する大出力の圧電トランス素子であるほど顕著に現れる。
【0020】
【発明が解決しようとする課題】
上述した問題を含む図13の制御回路において、圧電トランス素子の出力容量に関らずに、調光機能を確実に実現するためには、電圧制御発振回路106による発振周波数foscの制御状態が下限周波数fbにおいて停滞してしまったときに、初期周波数f0にリセットすれば良い。そこで本願出願人は、同出願において、図13の回路を基本として、電圧制御発振回路106にストロ−ブ端子を設けると共に、制御電圧Vctrの大きさを検出する比較回路を設け、その比較回路によって係る制御状態を検出したときには、当該ストロ−ブ端子を介して電圧制御発振回路106をリセットさせることにより、発振周波数foscを初期周波数f0まで掃引する方法をも開示している。
【0021】
また、圧電トランスを制御する電圧制御発振回路の発振周波数が下限周波数となったときに上限周波数に掃引するという考え方は、特許公報第2751842号にも提案されており、この公報においては、図14に示すように、上限周波数への掃引時に圧電トランス素子に発生する不要な振動を防止すべく、下限周波数から上限周波数への掃引する期間にわたって駆動回路から圧電トランスへの出力を停止する旨が記載されているが、具体的な制御方法は提案されていない。また、出力の停止・発振の繰り返しはノイズを発生させる場合があり、更に駆動回路の出力停止時間は、制御回路全体の安定性という観点からはできるだけ短時間であることが望ましい。
【0022】
ところで、制御回路の設計思想によっては、何等かの原因によって発振周波数foscが下限周波数fbとなってしまったときに、上記の如く発振周波数foscを初期周波数f0まで掃引して制御動作を継続するよりは、係る制御状態に陥ってしまった場合には制御動作を速やかに中止し、その後の動作を、当該制御回路を含む電子機器のユーザの判断(例えば主電源のオフ・オン操作やリセット操作等)や、外部の他の制御回路に委ねるという考え方もある。この場合には、発振周波数foscが下限周波数fbに留まることによる圧電トランス素子の発熱等による悪影響を最小限とすべく、何等かの方法により、発振周波数foscが下限周波数fbとなるように制御している制御電圧Vctrの値を、小さな値に迅速に変更することが望まれる。
【0023】
そこで本発明は、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護する圧電トランスの制御回路の提供を第1の目的とする。
【0024】
また、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護すると共に、上限周波数からの制御を継続する圧電トランスの制御回路の提供を第2の目的とする。
【0025】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る圧電トランスの制御回路は以下の構成を特徴とする。
【0026】
即ち、入力される制御電圧に応じて発振信号を生成する発振手段と、その発振手段からの発振信号に応じて発生させた交流電圧により圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出すると共に、その負荷電流を所定の基準値とすべく前記制御電圧を調整することによって前記発振手段の発振周波数を制御する制御手段とを備える圧電トランスの制御回路であって、
前記制御手段は、
前記負荷電流に対応する電圧を前記所定の基準値と比較し、その比較結果を増幅した電圧を出力する誤差増幅回路と、
前記誤差増幅回路の出力電圧と前記制御回路のグランド電位との電位差によって充電され、充電電圧を前記制御電圧として前記発振手段に印加する積分コンデンサと、
前記制御電圧を、前記発振周波数の所定の下限周波数に対応する第1基準電圧と比較し、その比較結果を出力する第1コンパレータと、
前記第1コンパレータの出力が一方の端子に設定されるセット・リセットラッチ回路と、
前記セット・リセットラッチ回路の出力状態に応じて、前記積分コンデンサの端子間を短絡・開放させるスイッチング素子と、
前記制御電圧を、前記発振周波数の所定の上限周波数に対応する第2基準電圧と比較し、その比較結果を、前記セット・リセットラッチ回路の他方の端子に出力する第2コンパレータを備え、
前記制御電圧が前記第1基準電圧より大きくなったことが前記第1コンパレータによって検出されることによって、前記発振周波数が前記下限周波数にまで低下したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を開放状態から短絡状態にすることにより、前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が前記発振周波数の1周期以内に、前記第2基準電圧より小さい電圧にまで強制的に調整され
前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が、前記第2基準電圧より小さい電圧まで強制的に調整されたときに、前記制御電圧が前記第2基準電圧より小さくなったことが前記第2コンパレータによって検出されることよって、前記発振周波数が前記上限周波数にまで上昇したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を短絡状態から開放状態にすることにより、前記負荷電流に対応する電圧と前記基準値との比較結果を増幅した結果に基づいて、前記発振手段による発振周波数の掃引が開始されることを特徴とする。
【0031】
尚、上記の回路構成において、前記上限周波数は、例えば、前記圧電トランスが複数有する共振特性のうち、前記制御手段が使用している共振特性における出力電圧が極小値を示す周波数である。
【0032】
また、上記の下限周波数から上限周波数に迅速に掃引する制御回路に、特開平10−327587号に開示されている冷陰極管等の調光機構を採用することにより、圧電トランス素子の出力容量に関らずに、冷陰極管の調光を確実に行うことができる。
【0033】
【発明の実施の形態】
以下、本発明に係る圧電トランスの制御回路の実施形態を、図面を参照して詳細に説明する。
【0034】
[第1の実施形態]
図1は、第1の実施形態における圧電トランスの制御回路のブロック構成図である。
【0035】
図中、1は圧電トランスであり、2は圧電トランス1の出力側に接続された冷陰極管等の負荷である。3は負荷に流れる電流を検出するための検出用抵抗Rdetであり、4は検出用抵抗3に生じた負荷電流の大きさを表わす交流電圧を直流電圧に変換する整流回路である。
【0036】
5は整流回路4にて整流後の電圧Vriと基準電圧Vrefとを比較し、その比較結果である差を増幅する誤差増幅回路であり、18は誤差増幅回路5の出力電圧を充電すると共に、充電した電圧を外部に出力する積分コンデンサである。
【0037】
9はラッチ回路15の指示に応じて積分コンデンサ18の端子間電圧を短絡・解放させるスイッチング素子である。6は積分コンデンサ18の充電電圧(制御電圧Vctr)に応じて発振信号を出力する電圧制御発振回路であり、7は電圧制御発振回路6の発振信号foscに応じて圧電トランス1を駆動する駆動回路である。
【0038】
そして、14は、制御電圧Vctrと基準電圧V1とを比較した結果を出力するコンパレータである。15は、一般的なSRラッチデバイスからなるラッチ回路であり、本実施形態ではセットS端子に入力されるコンパレータ14の出力電圧に応じて、スイッチング素子9のオン・オフ動作を行う。
【0039】
上述した制御回路は、図8を参照して説明した制御回路を基本としており、圧電トランス1の基本的な駆動方法については同様であるため、重複する説明は省略するが、図8に示す回路構成に加えて、上記の如くスイッチング素子9、コンパレータ14、並びにラッチ回路15を備えることを特徴としている。このため、以下の説明においては、これらのデバイスによって達成される制御動作を中心として説明する。
【0040】
本実施形態において、コンパレータ14は、
制御電圧Vctr > 基準電圧V1のときに出力電圧がLow,
制御電圧Vctr < 基準電圧V1のときに出力電圧がHigh,
となる動作を行う。
【0041】
また、基準電圧V1は、図9と同様な電圧制御発振回路6の発振周波数foscの制御範囲のうち、下限周波数fbに対応する所定のしきい値である。
【0042】
また、ラッチ回路15の動作は、表1に示す通りであり(Sはセット、Rはリセットを示す)、初期状態におけるラッチ回路15の出力はL(Low)と仮定する。また、初期状態において、積分コンデンサ18の充電状態は空である。
【0043】
【表1】

Figure 0003746673
【0044】
そして、スイッチング素子9は、ラッチ回路15の出力がLのときにOPEN(開放)、当該出力がH(High)のときにCLOSE(短絡)となる。
【0045】
上記のような回路構成を備える図1の制御回路が起動すると、図8の場合と同様に、積分コンデンサ18には全く充電がなされていため、制御電圧Vctrはある低い初期電圧を示すので、電圧制御発振回路6は、その初期電圧に応じて上限周波数(初期周波数f0)から発振を開始するとともに、積分コンデンサ18には、電荷の蓄積が開始される。本実施形態において、上限周波数は、一例として、圧電トランス1が複数有する共振特性のうち、当該制御回路が使用している共振特性における出力電圧が極小値を示す周波数である。
【0046】
そして、制御電圧Vctrが誤差増幅回路5の機能によって大きくなるのに応じて、発振周波数foscが次第に低周波数側にシフトしていき、正常動作時には、電流検出電圧Vriと基準電圧Vrefとが一致したところで、電圧制御発振回路6による発振周波数の制御が収束し、図11に例示する如く、出力電流(負荷電流)は略一定に保たれる。この間、コンパレータ14の出力はHであるため、ラッチ回路15の出力は、初期状態と同様にLである。従って、スイッチング素子9は、OPEN状態のままであるため、積分コンデンサ18は充電の状態を保持する。
【0047】
これに対して、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しない場合の動作を、図2及び図3を参照して説明する。
【0048】
図2に示すように、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しないときには、発振周波数foscが更に低周波数側にシフトしていくので、それに応じて制御電圧Vctrが更に大きな値となり、制御電圧Vctrが基準電圧V1を越えたとき(即ち、発振周波数foscが下限周波数fbとなったとき:図2のtdのタイミングに相当)には、コンパレータ14の出力がLとなるため、ラッチ回路15の出力はHとなる。従って、スイッチング素子9はCLOSE状態となるため、積分コンデンサ18の端子間電圧は当該制御回路のグランド電位に放電される。これにより、圧電トランス1に発熱等の好ましくない負担を加える程度に大きくなっていた制御電圧Vctrは、急激に減少する。
【0049】
そして、制御電圧Vctrは、減少に転じた後すぐに基準電圧V1より小さくなるが、このときコンパレータ14の出力は再びHとなるので、ラッチ回路15の出力はHままであり、スイッチング素子9はCLOSE状態を維持する。このため、制御電圧Vctrは、当該制御回路のグランド電位にまで更に減少を続ける。
【0050】
本実施形態では、上記のタイミングtdにおいて制御電圧Vctrの減少動作が開始されると、その減少に応じて、電圧制御発振回路6から出力される発振周波数foscが下限周波数fbから高周波数側に変更されるため、圧電トランス1における発熱等の問題から確実に保護することができる。
【0051】
更に、本実施形態では、積分コンデンサ18の容量及び放電容量を、スイッチング素子9の開閉動作によって調整するのに応じて、電圧制御発振回路6から駆動回路7に出力されるパルス信号が、図3に示すように、当該タイミングtdを基準として次のオン期間に遷移するまでの間(即ち、発振周波数foscの1周期以内の10μ秒程度の短い時間)で変化することにより、発振周波数foscは、下限周波数fbから共振点を飛び越えて上限周波数付近にまで変更される。これにより、駆動回路7による圧電トランス1の駆動を完全停止しなくても、圧電トランス素子に発生する不要な振動を防止することができる。
【0052】
尚、上述した図1に示す制御回路においては、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しない場合には2次的な不具合の発生を未然に防止すべく、圧電トランス素子を保護することを主な目的とした。このため、発振周波数foscを高周波数側にシフトした後で、どのような動作をすべきかまでは考慮していないが、係る場合の動作を、外部(上位)の制御回路に委ねるという設計思想に基づく場合には、例えば、制御電圧Vctr=基準電圧V1となった時点で図1に示す制御回路から外部に所定の信号を出力する方法等が考えられる。また、本実施形態では、駆動に際して負荷電流の制御が良好に行われないことが原因となって発振周波数foscが下限周波数fbにまで低減したときに、圧電トランス1を迅速に保護することを主な目的とした。このため、発振周波数foscを1周期以内の短時間で調整したが、制御回路の仕様によっては、採用する積分コンデンサ18の容量を予め考慮することによって制御電圧Vctrの低下の度合を調整することにより、発振周波数foscの変化に要する時間を、その制御回路に最適な少々長めの時間に調整しても良い。
【0053】
また、本実施形態では、タイミングtdにおいて発振周波数foscを高周波数側に強制的に調整するに際して、どのような周波数に調整するかを規定しなかったが、初期周波数f0に調整することにより、圧電トランス1の制御動作を継続するように構成しても良く、この具体的な方法については、第2の実施形態にて詳述する。
【0054】
[第2の実施形態]
次に、上述した第1の実施形態に係る圧電トランスの制御回路を基本とする第2の実施形態を説明する。以下の説明においては、第1の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【0055】
図4は、第2の実施形態における圧電トランスの制御回路のブロック構成図であり、第1の実施形態における制御回路(図1)と同様な回路構成に加えて、コンパレータ16を更に備える。
【0056】
コンパレータ16は、制御電圧Vctrと基準電圧V2(<V2)とを比較した結果を、ラッチ回路15のリセット端子に対して出力する。基準電圧V2は、図9と同様な電圧制御発振回路6の発振周波数foscの制御範囲のうち、上限周波数(初期周波数)f0に対応する所定のしきい値である。
【0057】
そして、本実施形態において、コンパレータ16は、
制御電圧Vctr > 基準電圧V2のときに出力電圧がHigh,
制御電圧Vctr < 基準電圧V2のときに出力電圧がLow,
となる動作を行う。
【0058】
上記のような回路構成を備える図2の制御回路が起動すると、第1の実施形態の場合と同様に、制御電圧Vctrが誤差増幅回路5の機能によって大きくなるのに応じて、発振周波数foscが次第に低周波数側にシフトしていき、正常動作時には、電流検出電圧Vriと基準電圧Vrefとが一致したところで、電圧制御発振回路6による発振周波数の制御が収束し、図11に例示する如く、出力電流(負荷電流)は略一定に保たれる。この間、コンパレータ14及びコンパレータ16の出力は共にHであるため、ラッチ回路15の出力は、初期状態と同様にLである。従って、スイッチング素子9は、OPEN状態のままであるため、積分コンデンサ18は充電の状態を保持する。
【0059】
これに対して、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しない場合の動作を、図5を参照して説明する。
【0060】
図5に示すように、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しないときには、発振周波数foscが更に低周波数側にシフトしていくので、それに応じて制御電圧Vctrが更に大きな値となり、制御電圧Vctrが基準電圧V1を越えたとき(即ち、発振周波数foscが下限周波数fbとなったとき:図5のtdのタイミングに相当)には、コンパレータ14の出力がLとなるため、ラッチ回路15の出力はHとなる。従って、第1の実施形態の場合と同様に、スイッチング素子9はCLOSE状態となるため、積分コンデンサ18の端子間電圧はアースされる。これにより、圧電トランス1に発熱等の好ましくない負担を加える程度に大きくなっていた制御電圧Vctrは、急激に減少する。
【0061】
そして、制御電圧Vctrは、減少に転じた後すぐに基準電圧V1より小さくなるが、このときコンパレータ14及びコンパレータ16の出力は再びHとなるので、ラッチ回路15はno changeの状態なので出力はHままであり、スイッチング素子9はCLOSE状態を維持する。このため、制御電圧Vctrは、更に減少を続ける。
【0062】
更に制御電圧Vctrが減少して、基準電圧V2より小さくなると、コンパレータ16の出力がLとなるため、ラッチ回路15の出力はLとなる。従って、スイッチング素子9はOPEN状態となり、制御電圧Vctrはある低い初期電圧(<基準電圧V2)を示すので、電圧制御発振回路6は、その初期電圧に応じて上限周波数(初期周波数f0)から再び発振を開始するとともに、積分コンデンサ18には、電荷の蓄積が開始されるので、それ以降、上述した一連の制御動作を繰り返すことができる。即ち、本実施形態の制御回路によれば、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しない場合には、上述した初期周波数f0から低周波数側への掃引動作を複数回繰り返す(リトライする)ことができる。
【0063】
また、発振周波数foscを下限周波数fbから初期周波数f0に強制的に調整するのに要する時間は、本実施形態においても第1の実施形態と同様に、図3に示すタイミングtdを基準として、発振周波数foscの1周期以内の短い時間で変更される。このため、駆動回路7による圧電トランス1の駆動を完全停止しなくても、圧電トランス素子に発生する不要な振動を防止することができる。
【0064】
[第3の実施形態]
次に、上述した第2の実施形態に係る圧電トランスの制御回路を基本とする第3の実施形態を説明する。以下の説明においては、第2の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【0065】
図6は、第3の実施形態における圧電トランスの制御回路のブロック構成図であり、本実施形態では、第2の実施形態において説明した制御回路(図4)に、更に負荷2である冷陰極管の調光機能を付加した制御回路について説明する。
【0066】
本実施形態に係る制御回路は、第2の実施形態における制御回路と同様な回路構成に加え、大別して、冷陰極管(負荷2)の輝度を変化させるためのパルス電源回路8と、負荷電流の制御機能と調光機能とを両立させるためのサンプルホールド回路12とを更に備える。
【0067】
この制御回路において上記2つの機能を両立させる方法は、本願出願人が先行する特開平10−327587号において開示している方法であり、本実施形態における詳細な説明は省略するが、パルス電源回路8は、冷陰極管の輝度を変化させるべく駆動回路7に供給するパルス状の電源電圧を入力電圧Viより生成し、且つそのパルス状の電源電圧におけるパルス幅及び間隔を制御する。また、サンプルホールド回路12は、バッファ12a、充電用のコンデンサ12b、スイッチング素子12cで構成されており、誤差増幅回路5の出力電圧をパルス電源回路8からの信号に応じて保持する。ここで、本実施形態では、第2の実施形態における積分コンデンサ18の機能を、充電コンデンサ12bによって共用しているが、個別に設けてもよい。
【0068】
上記のような構成を備える圧電トランスの制御回路によれば、当該制御回路を起動すると、第2の実施形態と同様な機能により、正常動作時には、電流検出電圧Vriと基準電圧Vrefとが一致したところで、電圧制御発振回路6による発振周波数の制御が収束し、図11に例示する如く、出力電流(負荷電流)は略一定に保たれる。また、パルス電源回路8の発振期間における管電流に相当する制御電圧Vctrは、サンプルホールド回路12の制御により保持できるため、パルス電源回路8の休止期間であっても該発振期間における駆動状態を保持可能となり、且つパルス電源回路8が出力するパルス信号の発振期間もしくは休止期間の長さを変えることによって平均管電流を調整できるため、パルス電源回路8から出力されるパルス信号のデューティ比を不図示の調整手段によって調整することにより、冷陰極管の輝度の調整が可能となる。
【0069】
これに対して、何等かの原因によって電流検出電圧Vriが基準電圧Vrefに達しない場合、図6に示す制御回路は、発振周波数foscが下限周波数fbとなった時点で、第2の実施形態と同様な機能により、発振周波数foscを初期周波数f0まで瞬時に変更する。これにより、第2の実施形態に係る制御回路による効果に加え、図13を参照して「従来の技術」にて説明した圧電トランスの出力の立ち上がり時の遅れ等が原因となる調光不能の問題を解決することができ、調光状態を100%から消灯状態(0%)にした後で再点灯側に僅かに(数%程度)に調整した場合であっても冷陰極管を確実に調光することができる。
【0070】
[第4の実施形態]
次に、上述した第3の実施形態に係る圧電トランスの制御回路を基本とする第4の実施形態を説明する。以下の説明においては、第3の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【0071】
図7は、第4の実施形態における圧電トランスの制御回路のブロック構成図であり、第3の実施形態における制御回路(図6)において、トランジスタにより構成された所謂ハーフブリッジ型の駆動回路を、駆動回路7として採用した場合の回路構成を示す。
【0072】
前述の図6の場合は、パルス電源回路8により駆動回路7自体を間欠駆動させて圧電トランス1を間欠駆動させた。一方、実施形態では、P型トランジスタ(FET:電界効果トランジスタ)7aとN型トランジスタ(FET)7bとで構成されたハーフブリッジ型の回路を駆動回路7に採用し、パルス発振回路13及びアンド(AND)回路17を使用して、圧電トランス1の間欠駆動を実現させる。
【0073】
図7において、パルス発振回路13は、不図示の調整手段を備えており、出力するパルス信号のデューティー比の調整が可能である。アンド回路17は、パルス発振回路13が出力するパルス信号と電圧制御発振回路6の出力する発振信号との論理積信号を出力する。
【0074】
本実施形態において、駆動回路7には、ハイ側にアンド回路15からの論理積信号が入力され、ロー側に電圧制御発振回路6の出力する発振信号が入力されることにより、2つのトランジスタ7a,7bが交互にスイッチングを行う。従って、駆動回路7には入力電圧Viが入力されるが、2つのトランジスタ7a,7bによるスイッチング動作により、圧電トランス1には入力電圧Viを振幅とする駆動電圧(交流電圧)が間欠的に印加される。また、パルス発振回路13が出力するパルス信号は、サンプルホールド回路12のスイッチング素子12cへ出力されており、そのパルス信号に同期してスイッチング素子12cの切り換えを図6に示す制御回路と同様に制御する。
【0075】
上記の構成以外は、第3の実施形態における制御回路の動作と同様なため、同一の参照番号を付して詳細な説明は省略する。このような回路構成によっても、上述した図6の制御回路と同様の効果が得られる。
【0076】
尚、駆動回路7は、ハーフブリッジ型に限られるものではなく、フルブリッジ型の回路としてもよいことは言うまでもない。
【0077】
【発明の効果】
以上説明した本発明によれば、駆動に際して負荷電流の制御が良好に行われないために、発振周波数が所定の制御範囲の下限周波数にまで低減したときに、圧電トランスを迅速に保護する圧電トランスの制御回路の提供が実現する。
【図面の簡単な説明】
【図1】第1の実施形態における圧電トランスの制御回路のブロック構成図である。
【図2】図1に示す制御回路の動作開始後に、電流検出電圧Vriが基準電圧Vrefに達しなかった場合の動作を説明する図である。
【図3】電圧制御発振回路6から出力されるパルス信号の発振周波数foscがタイミングtdにおいて変化する様子を示すタイミングチャートである。
【図4】第2の実施形態における圧電トランスの制御回路のブロック構成図である。
【図5】図4に示す制御回路の動作開始後に、電流検出電圧Vriが基準電圧Vrefに達しなかった場合の動作を説明する図である。
【図6】第3の実施形態における圧電トランスの制御回路のブロック構成図である。
【図7】第4の実施形態における圧電トランスの制御回路のブロック構成図である。
【図8】従来例としての圧電トランスの制御回路のブロック構成図である。
【図9】図8に示す制御回路の正常動作時の動作特性と駆動効率とを説明する図である。
【図10】図8に示す制御回路の異常動作時の動作特性と駆動効率とを説明する図である。
【図11】図8に示す制御回路の駆動開始からの発振周波数fosc、制御電圧Vctr、並びに負荷電流の変化を例示する図である(正常動作時)。
【図12】図8に示す制御回路の駆動開始からの発振周波数fosc、制御電圧Vctr、並びに負荷電流の変化を例示する図である(異常動作時)。
【図13】冷陰極管の調光機能を備える従来例としての圧電トランスの制御回路のブロック構成図である。
【図14】特許公報第2751842号における掃引動作を説明する図である。
【符号の説明】
1,101:圧電トランス,
2,102:負荷,
3:検出用抵抗,
4,104:整流回路,
5,105:誤差増幅回路,
9,9A,12c,112c:スイッチング素子,
7,107:駆動回路,
7a,7b:トランジスタ,
13:パルス発振回路,
8,108:パルス電源回路,
109:発振回路,
12,112:サンプルホールド回路,
12a,112a:バッファ,
12b,112b:充電コンデンサ,
14,16:コンパレータ,
15:ラッチ回路,
17:AND回路,
18,118:積分コンデンサ,[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a piezoelectric transformer control circuit, for example, a piezoelectric transformer control circuit suitable for use in a cold cathode tube driving device.
[0002]
[Prior art]
In recent years, liquid crystal displays have been widely used as display devices in notebook personal computers that are easy to carry. Inside the liquid crystal display device, a cold cathode tube is provided as a so-called backlight to back up the liquid crystal display panel, and a piezoelectric transformer is used as a boosting transformer in a booster inverter that lights the cold cathode tube. Is spreading.
[0003]
Piezoelectric transformers have a generally undesirable characteristic that the step-up ratio varies greatly depending on the size of the output load (load resistance). On the other hand, the dependence on the load resistance is not the same as that of an inverter power supply for a cold cathode tube. It is suitable for characteristics and attracts attention as a compact high-voltage power supply that meets the demand for thin and high-efficiency liquid crystal displays. An example of such a piezoelectric transformer control circuit will be described with reference to FIG.
[0004]
FIG. 8 is a block diagram of a conventional control circuit for a piezoelectric transformer.
[0005]
In the figure, 101 is a piezoelectric transformer, 102 is a load such as a cold cathode tube connected to the output side of the piezoelectric transformer 101, 103 is a detection resistor Rdet for detecting a current flowing through the load, and 104 is a detection resistor 103. A rectifier circuit 105 that converts an AC voltage representing the magnitude of the generated load current into a DC voltage, 105 compares the voltage Vri after rectification by the rectifier circuit 104 with the reference voltage Vref, and amplifies the difference that is the comparison result. An error amplifier circuit 118 charges an output voltage of the error amplifier circuit 105 and an integration capacitor that outputs the charged voltage to the outside, and 106 outputs an oscillation signal according to a charge voltage (control voltage Vctr) of the integration capacitor 118. A voltage controlled oscillation circuit 107 is a drive circuit for driving the piezoelectric transformer 101 in accordance with an oscillation signal from the voltage controlled oscillation circuit 106. Next, the operation of the control circuit having the above configuration will be described with reference to FIGS.
[0006]
9 and 10 are diagrams for explaining the operation characteristics and drive efficiency of the control circuit shown in FIG. 8. FIG. 9 shows the operation characteristics during normal operation of the control circuit, and FIG. The case where it did not exist is shown. In each figure, the horizontal axis represents the oscillation frequency fosc of the voltage controlled oscillation circuit 106, the left vertical axis represents the load current, the load current detection voltage Vri, and the right vertical axis represents the fluctuation efficiency η of the piezoelectric transformer 101. .
[0007]
11 and 12 are diagrams exemplifying changes in the oscillation frequency fosc, the control voltage Vctr, and the load current from the start of driving of the control circuit shown in FIG. 8, and FIG. FIG. 12 shows a case in which the operation could not be performed normally.
[0008]
In the initial state where the control circuit shown in FIG. 8 is not driven, the integrating capacitor 118 is not charged, and the output of the error amplifying circuit 105 is zero. The voltage-controlled oscillation circuit 106 outputs a high-frequency signal (oscillation frequency fosc) when the control voltage Vctr is low, and outputs a low-frequency signal as the control voltage Vctr increases.
[0009]
In such a circuit system, the integration capacitor 118 is not charged at all when driving of the control circuit is started. For this reason, since the control voltage Vctr shows a certain low initial voltage, the voltage controlled oscillation circuit 106 has an upper limit in the frequency control range of the voltage controlled oscillation circuit 106 as shown in FIG. 9 and FIG. Oscillation is started from the frequency (initial frequency f0).
[0010]
Since the output current (load current) flowing out from the voltage transformer 101 is smaller than the reference voltage Vref (corresponding to the reference values shown in FIGS. 9 and 10) at the time of starting the transmission, the output voltage ( = Control voltage Vctr) gradually increases, and the value of the oscillation frequency fosc output from the voltage controlled oscillation circuit 106 decreases as the output voltage increases. As the oscillation frequency fosc becomes lower, the output current (current detection voltage Vri) of the piezoelectric transformer 101 increases, and the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation shown in FIG. As a result, the control of the oscillation frequency by the voltage controlled oscillation circuit 106 converges. As a result, even if the resonance frequency of the piezoelectric transformer 101 changes due to a temperature change or a change with time, the oscillation frequency fosc is adjusted accordingly. The output current (load current) is kept substantially constant (see FIG. 11).
[0011]
On the other hand, when the output current does not reach the reference value (reference voltage Vref) due to some factor, the oscillation frequency fosc continues to decrease from the initial frequency f0 as shown in FIG. In the control state of the oscillation frequency by the oscillation circuit 106, the oscillation frequency fosc remains at the lower limit frequency fb (see FIG. 12). In general, the fluctuation efficiency η of the piezoelectric transformer 101 is low in a frequency region lower than a predetermined resonance frequency as illustrated in FIGS. 9 and 10, so that the oscillation frequency fosc stays at the lower limit frequency fb as described above. Causes a problem that heat is generated in the piezoelectric transformer 101 and an undesirable load is applied to the elements of the transformer.
[0012]
In addition, in the prior Japanese Patent Application Laid-Open No. 10-327587, the applicant of the present application uses a load as a cold cathode tube in such a piezoelectric transformer control circuit, and makes the tube current (load current) of the cold cathode tube as a load substantially constant. A control circuit for a piezoelectric transformer is proposed in which both the function of maintaining and the wide range of brightness adjustment functions by intermittent oscillation are possible, and in particular, it can be turned off / on again by brightness adjustment. Here, the control circuit will be outlined.
[0013]
FIG. 13 is a block diagram of a control circuit of a piezoelectric transformer as a conventional example having a dimming function of a cold cathode tube. In addition to the configuration of the control circuit of FIG. 102) and a sample and hold circuit 112 for making the load current control function and the dimming function compatible with each other.
[0014]
In this control circuit, the pulse power supply circuit 108 generates a pulsed power supply voltage to be supplied to the drive circuit 107 to change the luminance of the cold cathode tube from the input voltage Vi, and the pulse width and Control the interval. The sample hold circuit 112 holds the output voltage of the error amplifier circuit 105 according to the signal from the pulse power supply circuit 108. The sample hold circuit 112 includes a buffer 112a, a charging capacitor 112b, and a switching element 112c.
[0015]
According to the piezoelectric transformer control circuit having the above configuration, when the piezoelectric transformer 101 is intermittently driven to dim the cold cathode tube, the control corresponding to the tube current during the oscillation period of the pulse power supply circuit 108 is performed. Since the voltage Vctr can be held by the control of the sample hold circuit 112, the driving state in the oscillation period can be held even during the pause period of the pulse power supply circuit 108, and the oscillation period of the pulse signal output from the pulse power supply circuit 108 Alternatively, since the average tube current can be adjusted by changing the length of the pause period, the luminance of the cold cathode tube can be adjusted.
[0016]
However, in the conventional control circuit shown in FIG. 13, it has been found that dimming of the cold cathode tube may not be performed mainly due to the output capacity of the piezoelectric transformer 101.
[0017]
Specifically, by adjusting the duty ratio of the pulse signal output from the pulse power supply circuit 108, the dimming state of the cold cathode tube is adjusted from 100% to 0% (lights off) (ie When the high period of the pulse signal is changed from 100% to 0%), the function of the sample and hold circuit 112 determines the magnitude of the control voltage Vctr supplied to the voltage controlled oscillation circuit 106 before the adjustment. The value when the output voltage is made substantially constant is held as it is. When the dimming state is slightly adjusted from this state to the relighting side (that is, when the High period of the pulse signal is changed from 0% to several%), the output of the piezoelectric transformer is generated although the oscillation period occurs. Due to the delay at the time of rising, only a load current smaller than the reference value (reference voltage Vref) flows.
[0018]
For this reason, the control voltage Vctr is increased by the operation of the error amplifier circuit 105, and when the load current still does not reach the reference value (reference voltage Vref> current detection voltage Vri), refer to FIG. 10 and FIG. As described above, the oscillation frequency is swept to the lower limit frequency past the resonance point, the control state of the oscillation frequency by the voltage controlled oscillation circuit 106 is stagnated at the lower limit frequency fb, and heat is generated in the piezoelectric transformer 101. In addition to undesirably burdening the transformer elements, even if the duty ratio of the pulse signal output from the pulse power supply circuit 108 is adjusted to be large (the oscillation period is long), it becomes impossible to perform dimming.
[0019]
The delay at the time of output rise described above that causes this problem is a large output that requires time for the entire element to stabilize to a predetermined mechanical vibration state at the start of driving, as the size of the element (mass) increases. This appears more prominently with piezoelectric transformer elements.
[0020]
[Problems to be solved by the invention]
In the control circuit of FIG. 13 including the above-described problem, the control state of the oscillation frequency fosc by the voltage-controlled oscillation circuit 106 is the lower limit in order to reliably realize the dimming function regardless of the output capacitance of the piezoelectric transformer element. What is necessary is just to reset to the initial frequency f0 when it stagnates in the frequency fb. Therefore, the applicant of the present application provides a strobe terminal in the voltage controlled oscillation circuit 106 based on the circuit of FIG. 13 and a comparison circuit for detecting the magnitude of the control voltage Vctr. Also disclosed is a method of sweeping the oscillation frequency fosc to the initial frequency f0 by resetting the voltage controlled oscillation circuit 106 via the strobe terminal when such a control state is detected.
[0021]
Further, the idea of sweeping to the upper limit frequency when the oscillation frequency of the voltage controlled oscillation circuit that controls the piezoelectric transformer becomes the lower limit frequency is also proposed in Japanese Patent Publication No. 2751842, and in this publication, FIG. In order to prevent unnecessary vibration generated in the piezoelectric transformer element during the sweep to the upper limit frequency, the output from the drive circuit to the piezoelectric transformer is stopped during the period from the lower limit frequency to the upper limit frequency. However, no specific control method has been proposed. Further, repetition of output stop / oscillation may generate noise, and the output stop time of the drive circuit is preferably as short as possible from the viewpoint of the stability of the entire control circuit.
[0022]
By the way, depending on the design concept of the control circuit, when the oscillation frequency fosc becomes the lower limit frequency fb for some reason, the control operation is continued by sweeping the oscillation frequency fosc to the initial frequency f0 as described above. If it falls into such a control state, the control operation is promptly stopped, and the subsequent operation is determined by the user of the electronic device including the control circuit (for example, main power off / on operation, reset operation, etc. There is also the idea of entrusting it to other external control circuits. In this case, the oscillation frequency fosc is controlled to be the lower limit frequency fb by any method in order to minimize the adverse effect due to heat generation of the piezoelectric transformer element due to the oscillation frequency fosc remaining at the lower limit frequency fb. It is desired to quickly change the value of the control voltage Vctr being reduced to a small value.
[0023]
Therefore, the present invention provides a piezoelectric transformer control circuit that quickly protects a piezoelectric transformer when the oscillation frequency is reduced to the lower limit frequency of a predetermined control range because the load current is not well controlled during driving. Provision is the first purpose.
[0024]
In addition, since the load current is not controlled well during driving, the piezoelectric transformer is quickly protected and the control from the upper limit frequency is continued when the oscillation frequency is reduced to the lower limit frequency of the predetermined control range. A second object is to provide a piezoelectric transformer control circuit.
[0025]
[Means for Solving the Problems]
  Above purposeIn order to achieve the above, the piezoelectric transformer control circuit according to the present invention is characterized by the following configuration.
[0026]
  That is, an oscillating means for generating an oscillation signal according to an input control voltage, a driving means for driving a piezoelectric transformer with an alternating voltage generated according to an oscillation signal from the oscillating means, and an output side of the piezoelectric transformer And a control means for controlling the oscillation frequency of the oscillating means by adjusting the control voltage to detect the load current of the load connected to the control circuit and to make the load current a predetermined reference value. A circuit,
  The control means includes
  An error amplification circuit that compares the voltage corresponding to the load current with the predetermined reference value and outputs a voltage obtained by amplifying the comparison result;
  An integration capacitor that is charged by a potential difference between an output voltage of the error amplifier circuit and a ground potential of the control circuit, and that applies a charging voltage to the oscillating means as the control voltage;
  A first comparator that compares the control voltage with a first reference voltage corresponding to a predetermined lower limit frequency of the oscillation frequency and outputs the comparison result;
  A set / reset latch circuit in which the output of the first comparator is set to one terminal;
  In accordance with the output state of the set / reset latch circuit, a switching element that short-circuits / opens the terminals of the integration capacitor;
A second comparator that compares the control voltage with a second reference voltage corresponding to a predetermined upper limit frequency of the oscillation frequency and outputs the comparison result to the other terminal of the set / reset latch circuit;
  In response to the fact that the first comparator detects that the control voltage has become larger than the first reference voltage, it is found that the oscillation frequency has decreased to the lower limit frequency. The latch circuit latches the output so far in the inverted state and changes the switching element from the open state to the short-circuit state, so that the control voltage in a state equal to the voltage across the terminals of the integration capacitor is obtained.Within one cycle of the oscillation frequency, to a voltage smaller than the second reference voltageForcibly adjusted,
When the control voltage in a state equal to the voltage across the terminals of the integration capacitor is forcibly adjusted to a voltage smaller than the second reference voltage, the control voltage is less than the second reference voltage. The set / reset latch circuit latches the output so far in an inverted state in response to the fact that the oscillation frequency has risen to the upper limit frequency as detected by the second comparator. By switching the switching element from the short circuit state to the open state, the oscillation means starts to sweep the oscillation frequency based on the result of amplifying the comparison result between the voltage corresponding to the load current and the reference value.It is characterized by that.
[0031]
In the above circuit configuration, the upper limit frequency is, for example, a frequency at which the output voltage in the resonance characteristic used by the control means has a minimum value among a plurality of resonance characteristics of the piezoelectric transformer.
[0032]
Further, by adopting a dimming mechanism such as a cold cathode tube disclosed in Japanese Patent Laid-Open No. 10-327587 in the control circuit that quickly sweeps from the lower limit frequency to the upper limit frequency, the output capacity of the piezoelectric transformer element can be increased. Regardless, light control of the cold cathode tube can be reliably performed.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a control circuit for a piezoelectric transformer according to the present invention will be described in detail with reference to the drawings.
[0034]
[First Embodiment]
FIG. 1 is a block configuration diagram of a control circuit for a piezoelectric transformer in the first embodiment.
[0035]
In the figure, 1 is a piezoelectric transformer, and 2 is a load such as a cold cathode tube connected to the output side of the piezoelectric transformer 1. Reference numeral 3 denotes a detection resistor Rdet for detecting a current flowing through the load, and reference numeral 4 denotes a rectifier circuit that converts an AC voltage representing the magnitude of the load current generated in the detection resistor 3 into a DC voltage.
[0036]
Reference numeral 5 denotes an error amplifying circuit that compares the voltage Vri rectified by the rectifying circuit 4 with the reference voltage Vref and amplifies the difference as a result of the comparison, and 18 charges the output voltage of the error amplifying circuit 5. It is an integration capacitor that outputs the charged voltage to the outside.
[0037]
Reference numeral 9 denotes a switching element for short-circuiting / releasing the voltage between the terminals of the integrating capacitor 18 in accordance with an instruction from the latch circuit 15. Reference numeral 6 denotes a voltage-controlled oscillation circuit that outputs an oscillation signal in accordance with the charging voltage (control voltage Vctr) of the integration capacitor 18, and reference numeral 7 denotes a drive circuit that drives the piezoelectric transformer 1 in accordance with the oscillation signal fosc of the voltage-controlled oscillation circuit 6. It is.
[0038]
Reference numeral 14 denotes a comparator that outputs a result of comparing the control voltage Vctr and the reference voltage V1. Reference numeral 15 denotes a latch circuit composed of a general SR latch device. In this embodiment, the switching element 9 is turned on / off according to the output voltage of the comparator 14 input to the set S terminal.
[0039]
The above-described control circuit is based on the control circuit described with reference to FIG. 8, and the basic driving method of the piezoelectric transformer 1 is the same, and therefore, a duplicate description is omitted, but the circuit shown in FIG. In addition to the configuration, the switching element 9, the comparator 14, and the latch circuit 15 are provided as described above. For this reason, in the following description, it demonstrates centering around the control operation achieved by these devices.
[0040]
In this embodiment, the comparator 14 is
When the control voltage Vctr> the reference voltage V1, the output voltage is Low,
When the control voltage Vctr <the reference voltage V1, the output voltage is High,
Perform the following operations.
[0041]
The reference voltage V1 is a predetermined threshold value corresponding to the lower limit frequency fb in the control range of the oscillation frequency fosc of the voltage controlled oscillation circuit 6 similar to that in FIG.
[0042]
The operation of the latch circuit 15 is as shown in Table 1 (S is set, R is reset), and the output of the latch circuit 15 in the initial state is assumed to be L (Low). In the initial state, the charging state of the integrating capacitor 18 is empty.
[0043]
[Table 1]
Figure 0003746673
[0044]
The switching element 9 is OPEN (open) when the output of the latch circuit 15 is L, and is CLOSE (short circuit) when the output is H (High).
[0045]
When the control circuit of FIG. 1 having the circuit configuration as described above is activated, as in the case of FIG. 8, since the integration capacitor 18 is completely charged, the control voltage Vctr shows a certain low initial voltage. The control oscillation circuit 6 starts oscillating from the upper limit frequency (initial frequency f0) according to the initial voltage, and charge accumulation in the integrating capacitor 18 is started. In the present embodiment, for example, the upper limit frequency is a frequency at which the output voltage in the resonance characteristic used by the control circuit has a minimum value among the resonance characteristics of the piezoelectric transformer 1.
[0046]
As the control voltage Vctr increases due to the function of the error amplifier circuit 5, the oscillation frequency fosc gradually shifts to the low frequency side, and the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation. By the way, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and the output current (load current) is kept substantially constant as illustrated in FIG. During this time, since the output of the comparator 14 is H, the output of the latch circuit 15 is L as in the initial state. Therefore, since the switching element 9 remains in the OPEN state, the integration capacitor 18 maintains the charged state.
[0047]
On the other hand, an operation in the case where the current detection voltage Vri does not reach the reference voltage Vref due to some cause will be described with reference to FIGS.
[0048]
As shown in FIG. 2, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the oscillation frequency fosc further shifts to the lower frequency side, and accordingly, the control voltage Vctr has a larger value. When the control voltage Vctr exceeds the reference voltage V1 (that is, when the oscillation frequency fosc reaches the lower limit frequency fb: corresponding to the timing td in FIG. 2), the output of the comparator 14 becomes L. The output of the latch circuit 15 is H. Accordingly, since the switching element 9 is in the CLOSE state, the voltage across the integration capacitor 18 is discharged to the ground potential of the control circuit. As a result, the control voltage Vctr that has been increased to an extent that an undesirable burden such as heat generation is applied to the piezoelectric transformer 1 is rapidly reduced.
[0049]
The control voltage Vctr becomes smaller than the reference voltage V1 immediately after starting to decrease. At this time, since the output of the comparator 14 becomes H again, the output of the latch circuit 15 remains H, and the switching element 9 is Maintain the CLOSE state. For this reason, the control voltage Vctr continues to decrease further to the ground potential of the control circuit.
[0050]
In the present embodiment, when the decrease operation of the control voltage Vctr is started at the timing td, the oscillation frequency fosc output from the voltage controlled oscillation circuit 6 is changed from the lower limit frequency fb to the high frequency side in accordance with the decrease. Therefore, it is possible to reliably protect against problems such as heat generation in the piezoelectric transformer 1.
[0051]
Further, in the present embodiment, the pulse signal output from the voltage controlled oscillation circuit 6 to the drive circuit 7 in accordance with the adjustment of the capacity and discharge capacity of the integrating capacitor 18 by the switching operation of the switching element 9 is shown in FIG. As shown in FIG. 4, the oscillation frequency fosc is changed by changing until the transition to the next ON period with the timing td as a reference (that is, a short time of about 10 μsec within one cycle of the oscillation frequency fosc). It is changed from the lower limit frequency fb to the vicinity of the upper limit frequency by jumping over the resonance point. Thereby, even if the drive of the piezoelectric transformer 1 by the drive circuit 7 is not stopped completely, the unnecessary vibration which generate | occur | produces in a piezoelectric transformer element can be prevented.
[0052]
In the control circuit shown in FIG. 1 described above, when the current detection voltage Vri does not reach the reference voltage Vref due to any cause, the piezoelectric transformer element is used to prevent the occurrence of secondary problems. The main purpose was to protect. For this reason, no consideration is given to what operation should be performed after the oscillation frequency fosc is shifted to the high frequency side, but the design philosophy is to leave the operation in such a case to an external (upper) control circuit. For example, a method of outputting a predetermined signal to the outside from the control circuit shown in FIG. 1 when the control voltage Vctr = the reference voltage V1 is considered. Further, in the present embodiment, when the oscillation frequency fosc is reduced to the lower limit frequency fb due to poor control of the load current during driving, the piezoelectric transformer 1 is mainly protected quickly. The purpose was. For this reason, the oscillation frequency fosc is adjusted within a short time within one cycle. However, depending on the specifications of the control circuit, the degree of decrease in the control voltage Vctr can be adjusted by considering the capacitance of the integrating capacitor 18 to be adopted in advance. The time required for changing the oscillation frequency fosc may be adjusted to a slightly longer time that is optimal for the control circuit.
[0053]
Further, in the present embodiment, when the oscillation frequency fosc is forcibly adjusted to the high frequency side at the timing td, the frequency to be adjusted is not defined. However, by adjusting the oscillation frequency fosc to the initial frequency f0, the piezoelectric frequency is adjusted. The control operation of the transformer 1 may be continued, and this specific method will be described in detail in the second embodiment.
[0054]
[Second Embodiment]
Next, a second embodiment based on the piezoelectric transformer control circuit according to the first embodiment described above will be described. In the following description, the description similar to that of the first embodiment will be omitted, and the description will focus on the characteristic part of the present embodiment.
[0055]
FIG. 4 is a block configuration diagram of the control circuit of the piezoelectric transformer in the second embodiment, and further includes a comparator 16 in addition to the circuit configuration similar to the control circuit (FIG. 1) in the first embodiment.
[0056]
The comparator 16 outputs the result of comparing the control voltage Vctr and the reference voltage V2 (<V2) to the reset terminal of the latch circuit 15. The reference voltage V2 is a predetermined threshold value corresponding to the upper limit frequency (initial frequency) f0 in the control range of the oscillation frequency fosc of the voltage controlled oscillation circuit 6 similar to FIG.
[0057]
In this embodiment, the comparator 16 is
When the control voltage Vctr> the reference voltage V2, the output voltage is High,
When the control voltage Vctr <the reference voltage V2, the output voltage is Low,
Perform the following operations.
[0058]
When the control circuit of FIG. 2 having the circuit configuration as described above is activated, the oscillation frequency fosc is increased as the control voltage Vctr is increased by the function of the error amplifier circuit 5 as in the case of the first embodiment. The frequency gradually shifts to the low frequency side, and in normal operation, when the current detection voltage Vri and the reference voltage Vref coincide with each other, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and as shown in FIG. The current (load current) is kept substantially constant. During this time, since the outputs of the comparator 14 and the comparator 16 are both H, the output of the latch circuit 15 is L as in the initial state. Therefore, since the switching element 9 remains in the OPEN state, the integration capacitor 18 maintains the charged state.
[0059]
On the other hand, the operation when the current detection voltage Vri does not reach the reference voltage Vref due to some cause will be described with reference to FIG.
[0060]
As shown in FIG. 5, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the oscillation frequency fosc further shifts to the lower frequency side, so that the control voltage Vctr has a larger value accordingly. When the control voltage Vctr exceeds the reference voltage V1 (that is, when the oscillation frequency fosc becomes the lower limit frequency fb: corresponding to the timing td in FIG. 5), the output of the comparator 14 becomes L. The output of the latch circuit 15 is H. Accordingly, since the switching element 9 is in the CLOSE state as in the case of the first embodiment, the voltage between the terminals of the integrating capacitor 18 is grounded. As a result, the control voltage Vctr that has been increased to an extent that an undesirable burden such as heat generation is applied to the piezoelectric transformer 1 is rapidly reduced.
[0061]
Then, the control voltage Vctr becomes smaller than the reference voltage V1 immediately after starting to decrease, but at this time, the outputs of the comparator 14 and the comparator 16 become H again, so that the output is H because the latch circuit 15 is in the no change state. The switching element 9 remains in the CLOSE state. For this reason, the control voltage Vctr continues to decrease further.
[0062]
When the control voltage Vctr further decreases and becomes lower than the reference voltage V2, the output of the comparator 16 becomes L, and the output of the latch circuit 15 becomes L. Accordingly, the switching element 9 is in the OPEN state, and the control voltage Vctr exhibits a certain low initial voltage (<reference voltage V2). Therefore, the voltage controlled oscillation circuit 6 starts again from the upper limit frequency (initial frequency f0) according to the initial voltage. At the same time as the oscillation starts, the integration capacitor 18 starts to accumulate electric charges, and thereafter, the series of control operations described above can be repeated. That is, according to the control circuit of this embodiment, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the above-described sweep operation from the initial frequency f0 to the low frequency side is repeated a plurality of times ( Can be retried).
[0063]
In addition, the time required for forcibly adjusting the oscillation frequency fosc from the lower limit frequency fb to the initial frequency f0 is oscillated with reference to the timing td shown in FIG. 3 as in the first embodiment. It is changed in a short time within one cycle of the frequency fosc. For this reason, even if the driving of the piezoelectric transformer 1 by the driving circuit 7 is not completely stopped, unnecessary vibrations generated in the piezoelectric transformer element can be prevented.
[0064]
[Third Embodiment]
Next, a third embodiment based on the piezoelectric transformer control circuit according to the second embodiment described above will be described. In the following description, the description of the same configuration as that of the second embodiment will be omitted, and description will be made focusing on the characteristic part of the present embodiment.
[0065]
FIG. 6 is a block configuration diagram of a control circuit for a piezoelectric transformer in the third embodiment. In this embodiment, a cold cathode as a load 2 is further added to the control circuit (FIG. 4) described in the second embodiment. A control circuit to which a tube dimming function is added will be described.
[0066]
The control circuit according to the present embodiment is broadly divided into a circuit configuration similar to that of the control circuit according to the second embodiment, and is roughly divided into a pulse power supply circuit 8 for changing the luminance of the cold cathode tube (load 2), and a load current. And a sample hold circuit 12 for making the control function and the dimming function compatible with each other.
[0067]
A method of making the above two functions compatible in this control circuit is a method disclosed in Japanese Patent Application Laid-Open No. 10-327487 preceded by the applicant of the present application, and a detailed description in this embodiment is omitted. 8 generates a pulsed power supply voltage to be supplied to the drive circuit 7 to change the luminance of the cold cathode tube from the input voltage Vi, and controls the pulse width and interval in the pulsed power supply voltage. The sample hold circuit 12 includes a buffer 12a, a charging capacitor 12b, and a switching element 12c. The sample hold circuit 12 holds the output voltage of the error amplifier circuit 5 according to a signal from the pulse power supply circuit 8. Here, in this embodiment, the function of the integrating capacitor 18 in the second embodiment is shared by the charging capacitor 12b, but may be provided individually.
[0068]
According to the piezoelectric transformer control circuit having the above-described configuration, when the control circuit is activated, the current detection voltage Vri and the reference voltage Vref coincide with each other during normal operation by the same function as in the second embodiment. By the way, the control of the oscillation frequency by the voltage controlled oscillation circuit 6 converges, and the output current (load current) is kept substantially constant as illustrated in FIG. Further, since the control voltage Vctr corresponding to the tube current in the oscillation period of the pulse power supply circuit 8 can be held by the control of the sample hold circuit 12, the drive state in the oscillation period is held even during the pause period of the pulse power supply circuit 8. Since the average tube current can be adjusted by changing the length of the oscillation period or pause period of the pulse signal output from the pulse power supply circuit 8, the duty ratio of the pulse signal output from the pulse power supply circuit 8 is not shown. By adjusting with this adjusting means, it is possible to adjust the luminance of the cold-cathode tube.
[0069]
On the other hand, when the current detection voltage Vri does not reach the reference voltage Vref due to some cause, the control circuit shown in FIG. 6 is different from the second embodiment when the oscillation frequency fosc becomes the lower limit frequency fb. With the same function, the oscillation frequency fosc is instantaneously changed to the initial frequency f0. As a result, in addition to the effect of the control circuit according to the second embodiment, the dimming is impossible due to the delay at the rise of the output of the piezoelectric transformer described in “Prior Art” with reference to FIG. The problem can be solved, and even if the dimming state is changed from 100% to off state (0%) and then adjusted slightly to the relighting side (about several percent), the cold cathode tube is surely Can be dimmed.
[0070]
[Fourth Embodiment]
Next, a fourth embodiment based on the piezoelectric transformer control circuit according to the third embodiment described above will be described. In the following description, the description of the same configuration as that of the third embodiment will be omitted, and the description will focus on the characteristic part of the present embodiment.
[0071]
FIG. 7 is a block configuration diagram of a piezoelectric transformer control circuit according to the fourth embodiment. In the control circuit (FIG. 6) according to the third embodiment, a so-called half-bridge type drive circuit including transistors is provided. A circuit configuration when employed as the drive circuit 7 is shown.
[0072]
In the case of FIG. 6 described above, the drive circuit 7 itself is intermittently driven by the pulse power supply circuit 8 to drive the piezoelectric transformer 1 intermittently. On the other hand, in the embodiment, a half-bridge circuit composed of a P-type transistor (FET: field effect transistor) 7a and an N-type transistor (FET) 7b is adopted as the drive circuit 7, and the pulse oscillation circuit 13 and the AND ( AND) circuit 17 is used to realize intermittent driving of piezoelectric transformer 1.
[0073]
In FIG. 7, the pulse oscillation circuit 13 includes adjustment means (not shown) and can adjust the duty ratio of the output pulse signal. The AND circuit 17 outputs a logical product signal of the pulse signal output from the pulse oscillation circuit 13 and the oscillation signal output from the voltage controlled oscillation circuit 6.
[0074]
In this embodiment, the drive circuit 7 receives the logical product signal from the AND circuit 15 on the high side and the oscillation signal output from the voltage controlled oscillation circuit 6 on the low side, whereby the two transistors 7a. , 7b perform switching alternately. Accordingly, the input voltage Vi is input to the drive circuit 7, but the drive voltage (AC voltage) having the amplitude of the input voltage Vi is intermittently applied to the piezoelectric transformer 1 by the switching operation by the two transistors 7a and 7b. Is done. The pulse signal output from the pulse oscillation circuit 13 is output to the switching element 12c of the sample hold circuit 12, and the switching of the switching element 12c is controlled in the same manner as the control circuit shown in FIG. 6 in synchronization with the pulse signal. To do.
[0075]
Since the operation other than the above configuration is the same as the operation of the control circuit in the third embodiment, the same reference numerals are assigned and detailed description is omitted. Even with such a circuit configuration, the same effect as the control circuit of FIG. 6 described above can be obtained.
[0076]
Needless to say, the drive circuit 7 is not limited to the half-bridge type, and may be a full-bridge type circuit.
[0077]
【The invention's effect】
According to the present invention described above, since the load current is not well controlled during driving, the piezoelectric transformer that quickly protects the piezoelectric transformer when the oscillation frequency is reduced to the lower limit frequency of the predetermined control range. The provision of the control circuit is realized.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of a control circuit of a piezoelectric transformer according to a first embodiment.
FIG. 2 is a diagram illustrating an operation when a current detection voltage Vri does not reach a reference voltage Vref after the operation of the control circuit shown in FIG. 1 is started.
FIG. 3 is a timing chart showing how the oscillation frequency fosc of a pulse signal output from the voltage controlled oscillation circuit 6 changes at timing td.
FIG. 4 is a block configuration diagram of a piezoelectric transformer control circuit according to a second embodiment.
FIG. 5 is a diagram for explaining an operation in the case where the current detection voltage Vri does not reach the reference voltage Vref after the operation of the control circuit shown in FIG. 4 is started.
FIG. 6 is a block diagram of a piezoelectric transformer control circuit according to a third embodiment.
FIG. 7 is a block diagram of a piezoelectric transformer control circuit according to a fourth embodiment.
FIG. 8 is a block configuration diagram of a control circuit of a piezoelectric transformer as a conventional example.
FIG. 9 is a diagram for explaining operation characteristics and drive efficiency during normal operation of the control circuit shown in FIG. 8;
FIG. 10 is a diagram for explaining operation characteristics and drive efficiency during abnormal operation of the control circuit shown in FIG. 8;
11 is a diagram illustrating changes in oscillation frequency fosc, control voltage Vctr, and load current from the start of driving of the control circuit shown in FIG. 8 (during normal operation).
12 is a diagram illustrating changes in oscillation frequency fosc, control voltage Vctr, and load current from the start of driving of the control circuit shown in FIG. 8 (during abnormal operation).
FIG. 13 is a block configuration diagram of a control circuit of a piezoelectric transformer as a conventional example having a light control function of a cold cathode tube.
FIG. 14 is a diagram for explaining a sweep operation in Japanese Patent Publication No. 2751842.
[Explanation of symbols]
1, 101: Piezoelectric transformer,
2,102: Load,
3: Resistance for detection,
4, 104: Rectifier circuit,
5, 105: error amplification circuit,
9, 9A, 12c, 112c: switching elements,
7, 107: drive circuit,
7a, 7b: transistors,
13: Pulse oscillation circuit,
8, 108: pulse power supply circuit,
109: Oscillator circuit,
12, 112: Sample hold circuit,
12a, 112a: buffer,
12b, 112b: charging capacitors,
14, 16: Comparator,
15: Latch circuit,
17: AND circuit,
18, 118: integrating capacitor,

Claims (4)

入力される制御電圧に応じて発振信号を生成する発振手段と、その発振手段からの発振信号に応じて発生させた交流電圧により圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出すると共に、その負荷電流を所定の基準値とすべく前記制御電圧を調整することによって前記発振手段の発振周波数を制御する制御手段とを備える圧電トランスの制御回路であって、
前記制御手段は、
前記負荷電流に対応する電圧を前記所定の基準値と比較し、その比較結果を増幅した電圧を出力する誤差増幅回路と、
前記誤差増幅回路の出力電圧と前記制御回路のグランド電位との電位差によって充電され、充電電圧を前記制御電圧として前記発振手段に印加する積分コンデンサと、
前記制御電圧を、前記発振周波数の所定の下限周波数に対応する第1基準電圧と比較し、その比較結果を出力する第1コンパレータと、
前記第1コンパレータの出力が一方の端子に設定されるセット・リセットラッチ回路と、
前記セット・リセットラッチ回路の出力状態に応じて、前記積分コンデンサの端子間を短絡・開放させるスイッチング素子と、
前記制御電圧を、前記発振周波数の所定の上限周波数に対応する第2基準電圧と比較し、その比較結果を、前記セット・リセットラッチ回路の他方の端子に出力する第2コンパレータを備え、
前記制御電圧が前記第1基準電圧より大きくなったことが前記第1コンパレータによって検出されることによって、前記発振周波数が前記下限周波数にまで低下したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を開放状態から短絡状態にすることにより、前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が前記発振周波数の1周期以内に、前記第2基準電圧より小さい電圧にまで強制的に調整され
前記積分コンデンサの端子間電圧に等しい状態の前記制御電圧が、前記第2基準電圧より小さい電圧まで強制的に調整されたときに、前記制御電圧が前記第2基準電圧より小さくなったことが前記第2コンパレータによって検出されることよって、前記発振周波数が前記上限周波数にまで上昇したことが判明するのに応じて、前記セット・リセットラッチ回路が、それまでの出力を反転状態にラッチすると共に前記スイッチング素子を短絡状態から開放状態にすることにより、前記負荷電流に対応する電圧と前記基準値との比較結果を増幅した結果に基づいて、前記発振手段による発振周波数の掃引が開始されることを特徴とする圧電トランスの制御回路。
An oscillating means for generating an oscillation signal according to an input control voltage, a driving means for driving a piezoelectric transformer by an alternating voltage generated according to an oscillation signal from the oscillating means, and an output side of the piezoelectric transformer A piezoelectric transformer control circuit comprising: a control means for detecting a load current of the generated load and controlling the oscillation frequency of the oscillating means by adjusting the control voltage so that the load current becomes a predetermined reference value. There,
The control means includes
An error amplification circuit that compares the voltage corresponding to the load current with the predetermined reference value and outputs a voltage obtained by amplifying the comparison result;
An integration capacitor that is charged by a potential difference between an output voltage of the error amplifier circuit and a ground potential of the control circuit, and that applies a charging voltage to the oscillating means as the control voltage;
A first comparator that compares the control voltage with a first reference voltage corresponding to a predetermined lower limit frequency of the oscillation frequency and outputs the comparison result;
A set / reset latch circuit in which the output of the first comparator is set to one terminal;
In accordance with the output state of the set / reset latch circuit, a switching element that short-circuits / opens the terminals of the integration capacitor;
A second comparator that compares the control voltage with a second reference voltage corresponding to a predetermined upper limit frequency of the oscillation frequency and outputs the comparison result to the other terminal of the set / reset latch circuit;
In response to the fact that the first comparator detects that the control voltage has become larger than the first reference voltage, it is found that the oscillation frequency has decreased to the lower limit frequency. The latch circuit latches the output so far in the inverted state and switches the switching element from the open state to the short circuit state, so that the control voltage in a state equal to the voltage across the terminals of the integration capacitor is one cycle of the oscillation frequency. Is forcibly adjusted to a voltage smaller than the second reference voltage ,
When the control voltage in a state equal to the voltage across the terminals of the integration capacitor is forcibly adjusted to a voltage smaller than the second reference voltage, the control voltage is less than the second reference voltage. The set / reset latch circuit latches the output so far in an inverted state in response to the fact that the oscillation frequency has risen to the upper limit frequency as detected by the second comparator. By switching the switching element from the short-circuit state to the open state, the oscillation means starts to sweep the oscillation frequency based on the result of amplifying the comparison result between the voltage corresponding to the load current and the reference value. A piezoelectric transformer control circuit.
前記上限周波数は、前記圧電トランスが複数有する共振特性のうち、前記制御手段が使用している共振特性における出力電圧が極小値を示す周波数である
ことを特徴とする請求項記載の圧電トランスの制御回路。
The upper limit frequency, the out of the resonance characteristics of the piezoelectric transformer has a plurality of said control means is the output voltage in the resonance characteristic that is claimed in claim 1, wherein the piezoelectric transformer, which is a frequency showing the minimum value is used Control circuit.
前記圧電トランスを間欠的に駆動すべく、前記交流電圧の基となる直流電圧からパルス信号を生成し、そのパルス信号を前記駆動手段に供給すると共に、そのパルス信号のデューティー比を調整可能な間欠発振回路と、
前記パルス信号の発振期間に前記誤差増幅回路の出力を前記積分コンデンサに充電すると共に、前記パルス信号の休止期間に前記積分コンデンサの端子間電圧を前記制御電圧として出力するサンプルホールド回路と、
を更に備えることを特徴とする請求項記載の圧電トランスの制御回路。
In order to intermittently drive the piezoelectric transformer, a pulse signal is generated from a DC voltage that is the basis of the AC voltage, the pulse signal is supplied to the driving means, and the duty ratio of the pulse signal can be adjusted. An oscillation circuit;
A sample-and-hold circuit that charges the integration capacitor with the output of the error amplifier circuit during the oscillation period of the pulse signal and outputs a voltage between the terminals of the integration capacitor as the control voltage during the idle period of the pulse signal;
Piezoelectric transformer control circuit according to claim 1, further comprising a.
前記駆動手段は、トランジスタをハーフブリッジ型に構成したブリッジ回路である場合において、
パルス信号を生成すると共に、そのパルス信号のデューティー比を調整可能なパルス発振手段と、
前記パルス発振手段からのパルス信号と前記発振手段からの発振信号とに基づいて論理積を算出する論理積算出手段と、
を更に備え、前記トランジスタのそれぞれを、前記発振手段からの発振信号または前記論理積算出手段からの出力信号により駆動することにより、前記圧電トランスを間欠的に駆動すると共に、
前記パルス発振手段からのパルス信号の発振期間に前記誤差増幅回路の出力を前記積分コンデンサに充電すると共に、前記パルス信号の休止期間に前記積分コンデンサの端子間電圧を前記制御電圧として出力するサンプルホールド回路と、
を更に備えることを特徴とする請求項記載の圧電トランスの制御回路。
In the case where the driving means is a bridge circuit in which a transistor is configured in a half-bridge type,
A pulse oscillation means capable of generating a pulse signal and adjusting a duty ratio of the pulse signal;
Logical product calculating means for calculating a logical product based on the pulse signal from the pulse oscillating means and the oscillation signal from the oscillating means;
Each of the transistors is driven by an oscillation signal from the oscillation means or an output signal from the logical product calculation means to drive the piezoelectric transformer intermittently,
Sample hold for charging the integration capacitor with the output of the error amplifier circuit during the oscillation period of the pulse signal from the pulse oscillating means and outputting the voltage across the integration capacitor as the control voltage during the pause period of the pulse signal Circuit,
Piezoelectric transformer control circuit according to claim 1, further comprising a.
JP2000340771A 2000-11-08 2000-11-08 Piezoelectric transformer control circuit Expired - Fee Related JP3746673B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000340771A JP3746673B2 (en) 2000-11-08 2000-11-08 Piezoelectric transformer control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340771A JP3746673B2 (en) 2000-11-08 2000-11-08 Piezoelectric transformer control circuit

Publications (2)

Publication Number Publication Date
JP2002151292A JP2002151292A (en) 2002-05-24
JP3746673B2 true JP3746673B2 (en) 2006-02-15

Family

ID=18815632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340771A Expired - Fee Related JP3746673B2 (en) 2000-11-08 2000-11-08 Piezoelectric transformer control circuit

Country Status (1)

Country Link
JP (1) JP3746673B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405135B2 (en) 2011-09-15 2016-08-02 Ipventure, Inc. Shutter eyewear

Also Published As

Publication number Publication date
JP2002151292A (en) 2002-05-24

Similar Documents

Publication Publication Date Title
US7034800B2 (en) Driving circuit and driving method for piezoelectric transformer, backlight apparatus, liquid crystal display apparatus, liquid crystal monitor, and liquid crystal TV
JP3063755B1 (en) Piezoelectric transformer inverter
JP4675319B2 (en) DC-AC converter, its controller IC, and electronic equipment using the DC-AC converter
US20040130921A1 (en) DC-AC converter and controller IC for the same
US20040113569A1 (en) Apparatus and method for striking a fluorescent lamp
US20080136343A1 (en) Resonant DC/AC inverter
JP3063645B2 (en) Drive circuit for piezoelectric transformer
KR100771063B1 (en) Discharge lamp lighting circuit
JP2002203689A (en) Driving device and driving method of cold cathode fluorescent tube using piezoelectric transformer
US20090128049A1 (en) Discharge lamp lighting apparatus
JP2000184727A (en) Power supply circuit
US6377000B2 (en) Electronic ballast for gas discharge lamp
US7459865B2 (en) Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, tube current controlling method and integrated circuit
US8232741B2 (en) Electronic ballast with controlled lamp preheating
JP2943910B2 (en) Drive device for piezoelectric transformer
US7557522B2 (en) Preheat control device for modulating voltage of gas-discharge lamp
EP2222141B1 (en) Discharge lamp lighting circuit for AC-driving a discharge lamp
JP2003217888A (en) Discharge lamp lighting device
JPH10285942A (en) Circuit and method for controlling piezoelectric transformer
JP3746673B2 (en) Piezoelectric transformer control circuit
JPH11252925A (en) Circuit and method for driving piezoelectric transformer
JP4514118B2 (en) Piezoelectric transformer driving circuit and cold-cathode tube lighting device having the same
JP3272218B2 (en) Lighting equipment
JP3369468B2 (en) Inverter circuit
JPH0428199A (en) Inverter lighting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees