JP3741916B2 - Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program - Google Patents
Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program Download PDFInfo
- Publication number
- JP3741916B2 JP3741916B2 JP34940999A JP34940999A JP3741916B2 JP 3741916 B2 JP3741916 B2 JP 3741916B2 JP 34940999 A JP34940999 A JP 34940999A JP 34940999 A JP34940999 A JP 34940999A JP 3741916 B2 JP3741916 B2 JP 3741916B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electric field
- net
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はプリント基板からの電磁放射簡易計算方法、プリント基板からの電磁放射簡易計算装置及び、電磁放射簡易計算プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
プリント基板からの電磁放射を押さえることが課題となっている。そのアプローチとして、たとえば、特開平１０−９１６６３や特開平１１−９４８８９に詳述されているように、シミュレーション、数値解析によって電界強度を求める手法が提案されている。
【０００３】
特開平１０−９１６６３では、プリント基板を升目に切り、各升目が作る電界を計算する方法を採っている。
【０００４】
また、特開平１１−９４８８９では、配線を伝送線路として扱い、また、電源・グランドプレーンもメッシュに切り、モーメント法で解くことにより精度を上げている。
【０００５】
【発明が解決しようとする課題】
上述した特開平１０−９１６６３では、プリント基板を升目に切り、各升目が作る電界を計算するが、近接している升目からの電界が逆向きの場合があり、基板全体としては、観測点において打ち消しに働くことがあることを考慮していない。また、配線を流れる電流が、配線のどこでも一定として微小ループアンテナの作る電界の式で計算しているが、最近の高速な回路においては波長が短くなり電流は一定でなく、配線全体を微小ループとみなすのは無理である。よって、精度の面で問題がある。
【０００６】
また、特開平１１−９４８８９では、配線を伝送線路として扱い、また、電源・グランドプレーンもメッシュに切り、モーメント法で解くことにより精度を上げているが、基板をメッシュに切り、モーメント法で解くことは処理時間がかかりすぎ、特開平１０−９１６６３のように、基板ＣＡＤにおいて対話的に設計していく中では、利用しづらいという問題がある。
【０００７】
基板設計をおこなうという意味では、基板設計ＣＡＤの中で設計中に良否判定ができる方がよく、また、その方が修正も容易である。完全に設計してしまった後で、悪いことがわかっても、それを修正するのは難しく、基板の再設計になってしまうなど、コスト・時間の面で不利である。基板開発では、配線作業の中で、高速に良否判定できるものが望まれている。
【０００８】
そこで、本発明では、計算処理がモーメント法ほどは重くならない微小ループアンテナからの電界強度の式を用いることで高速性を確保し、かつ、波長を考慮して、微小ループのサイズを制限して精度を上げ、電界をベクトルとして考えて打ち消しの場合も考慮した、基板設計ＣＡＤの中で会話的に利用できる電磁放射簡易計算方法、電磁放射簡易計算装置及び、電磁放射簡易計算プログラムを記録した記録媒体を提供する。
【０００９】
【課題を解決するための手段】
本願の第１の発明は、プリント基板からの電磁放射簡易計算方法において、前記プリント基板におけるネット（配線）及びＩＣの物理的レイアウトを規定するプリント基板レイアウトデータと前記ＩＣ間の出力電圧や動作周波数などの情報伝達条件を規定するＩＣ・配線情報と電界観測対象のネット名や観測対象の周波数などの電界観測条件を規定する計算パラメータをそれぞれ格納するファイルを予め具備し以下のＳｔｅｐを行うことを特徴とする。
Ｓｔｅｐ１：
前記計算パラメータを読んで、セグメントの長さｌ、電界の観測点までの距離ｒ、計算する周波数の範囲ｆｍｉｎ、ｆｍａｘ、計算対象の前記ネット名を得る。
Ｓｔｅｐ２：
前記計算対象のネットごとに、以下のＳｔｅｐ３〜Ｓｔｅｐ５処理をおこなう。
Ｓｔｅｐ３：
１）前記プリント基板レイアウトデータを読んで、前記ネットにつながっているＩＣの出力ピンと、入力ピンを取り出す。
２）前記ＩＣ・配線情報を読んで、前記ＩＣの出力ピンと入力ピンの情報と、前記ネットの動作周波数ｆ０を取り出す。
３）高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）を計算する。このとき、計算する周波数の前記範囲ｆｍｉｎ、ｆｍａｘを考慮して、その範囲の高調波だけを選び出す。
Ｓｔｅｐ４：
１）前記プリント基板レイアウトデータを読んで、前記ネットの配線幅ｗ、配線厚ｈ、プレーンまでの距離ｓ、誘電率ε、配線経路、配線長を得る。
２）前記１）の情報に基づき前記セグメントにおけるインダクタンスＬｔ，キャパシタンスＣｔを求める。
３）前記ネットの配線長と前記セグメントの長さを考えて、前記ネットを前記セグメントからなる等価回路に置き換える。
Ｓｔｅｐ５：
前記選ばれた高調波ごとに、以下の処理をおこなう。
１）前記ネットの各セグメントごとに前記インダクタンスＬｔに流れる電流を求める。
２）求められた前記電流から前記ネットの各セグメントごとに電界の大きさを求める。そして前記各セグメントの始点、終点の前記プリント基板上の座標を使って前記電界をベクトル化する。
３）前記各セグメントごとの電界ベクトルを加算し前記ネット全体からの電界を求める。
Ｓｔｅｐ６：
Ｓｔｅｐ２で求められた前記計算対象のネットごと前記電界ベクトルを、前記高周波ごとに加算して、基板プリント全体の電界を得る。
【００１０】
本願の第２の発明は、第１の発明における前記Ｓｔｅｐ３の前記高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）は、前記ＩＣの出力ピンにおける電圧波形を台形波と定義し、前記台形波のフーリエ変換により求めることを特徴とする。
【００１１】
本願の第３の発明は、第１の発明における前記Ｓｔｅｐ３の前記高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）の計算を行わずに、前期Ｓｔｅｐ５の１）にて前記インダクタンスＬｔに流れる電流をシミュレーションにより求めることを特徴とする。
【００１２】
本願の第４の発明は、プリント基板からの電磁放射簡易計算装置において、前記プリント基板におけるネット（配線）及びＩＣの物理的レイアウトを規定するプリント基板レイアウトデータと前記ＩＣ間の出力電圧や動作周波数などの情報伝達条件を規定するＩＣ・配線情報と電界観測対象のネット名や観測対象の周波数などの電界観測条件を規定する計算パラメータをそれぞれ格納するファイルを予め具備し、以下のＳｔｅｐ１〜Ｓｔｅｐ５を行う電界強度計算手段１と、前記電界強度計算手段１によって得られた前記計算対象のネットごと前記電界ベクトルを、前記高周波ごとに加算して周波数−電界強度グラフｆを出力する結果表示手段２とを含んで構成されることを特徴とする。
Ｓｔｅｐ１：
前記計算パラメータを読んで、セグメントの長さｌ、電界の観測点までの距離ｒ、計算する周波数の範囲ｆｍｉｎ、ｆｍａｘ、計算対象の前記ネット名を得る。
Ｓｔｅｐ２：
前記計算対象のネットごとに、以下のＳｔｅｐ３〜Ｓｔｅｐ５処理をおこなう。
Ｓｔｅｐ３：
１）前記プリント基板レイアウトデータを読んで、前記ネットにつながっているＩＣの出力ピンと、入力ピンを取り出す。
２）前記ＩＣ・配線情報を読んで、前記ＩＣの出力ピンと入力ピンの情報と、前記ネットの動作周波数ｆ０を取り出す。
３）高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）を計算する。このとき、計算する周波数の前記範囲ｆｍｉｎ、ｆｍａｘを考慮して、その範囲の高調波だけを選び出す。
Ｓｔｅｐ４：
１）前記プリント基板レイアウトデータを読んで、前記ネットの配線幅ｗ、配線厚ｈ、プレーンまでの距離ｓ、誘電率ε、配線経路、配線長を得る。
２）前記１）の情報に基づき前記セグメントにおけるインダクタンスＬｔ，キャパシタンスＣｔを求める。
３）前記ネットの配線長と前記セグメントの長さを考えて、前記ネットを前記セグメントからなる等価回路に置き換える。
Ｓｔｅｐ５：
前記選ばれた高調波ごとに、以下の処理をおこなう。
１）前記ネットの各セグメントごとに前記インダクタンスＬｔに流れる電流を求める。
２）求められた前記電流から前記ネットの各セグメントごとに電界の大きさを求める。そして前記各セグメントの始点、終点の前記プリント基板上の座標を使って前記電界をベクトル化する。
３）前記各セグメントごとの電界ベクトルを加算し前記ネット全体からの電界を求める。
【００１３】
本願の第５の発明は、第４の発明における前記Ｓｔｅｐ３の前記高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）は、前記ＩＣの出力ピンにおける電圧波形を台形波と定義し、前記台形波のフーリエ変換により求めることを特徴とする。
【００１４】
本願の第６の発明は、第４の発明における前記Ｓｔｅｐ３の前記高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）の計算を行わずに、前期Ｓｔｅｐ５の１）にて前記インダクタンスＬｔに流れる電流をシミュレーションにより求めることを特徴とする。
【００１５】
本願の第７の発明は、データ処理装置に第１の発明におけるＳｔｅｐ１〜Ｓｔｅｐ６を実行させる電磁放射簡易計算プログラムを記録した記録媒体であることを特徴とする。
【００１６】
［作用］
本発明は、プリント基板の配線から放射される電磁波の電界強度を計算し、あらかじめ設定しておいた許容値をこえる配線について報告をするとともに、各配線がつくる電界をベクトル加算することにより、基板全体から放射される電磁波の電界強度のグラフを出力するものである。
【００１７】
図１において、電界強度計算手段１は、プリント基板レイアウトＣＡＤのデータａを読んで、配線ごとにその配線をドライブするＩＣのピン、レシーバとなっているＩＣのピンを抽出し、ＩＣ・配線情報ｂから得られるそれぞれのＩＣと配線の情報と、電界観測点までの距離などのパラメータが定義された計算パラメータｃの情報を使って、微小ループアンテナが作る電界の式に基づき、その配線が作る電界強度を計算し、結果データｄを生成する。
結果表示手段２は、結果データｄから、計算パラメータｃに定義してある許容値をこえている配線を抽出し、その周波数とネット名の一覧ｅを出力する。
【００１８】
また、結果表示手段２は、結果データｄを読んで、電界ベクトルを周波数ごとにベクトル加算し、基板全体の電界を得、周波数−電界強度グラフｆを出力する。
以上により、電磁波の放射が大きい配線を特定でき、その配線を修正することにより、電磁放射の少ないプリント基板設計が可能になる。
【００１９】
また、基板全体から放射される電磁波の電界強度の計算では、ベクトルとして計算しているので、同じ大きさの電流が逆向きに流れるような配線ペアがある場合でも、正しく電界が打ち消すように処理することができる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態を示す構成図である。
【００２２】
図１を参照すると、本プリント基板から放射される電磁波の電界強度計算装置は、プリント基板レイアウトＣＡＤのデータａを読んで、配線ごとにその配線をドライブするＩＣのピン、レシーバとなっているＩＣのピンを抽出し、ＩＣ・配線情報ｂから得られるそれぞれのＩＣと配線の情報と、電界観測点までの距離などのパラメータが定義された計算パラメータｃの情報を使って、微小ループアンテナが作る電界の式に基づき、その配線が作る電界強度を計算して、結果データｄを生成する電界強度計算手段１と、結果データｄを読んで、計算パラメータｃに定義してある許容値をこえている配線を抽出し、その周波数とネット名の一覧ｅと、電界ベクトルを周波数ごとにベクトル加算して、基板全体の電界を得て、周波数−電界強度グラフｆを出力する結果表示手段２からなる。
【００２３】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２４】
図２は、典型的な４層のプリント基板を示したものである。１層目はｘ方向の配線であり、２層目はグランドプレーン、２層目は電源プレーン、４層目はｙ方向の配線である。ＩＣ１からのＩＣ２への配線ＮＥＴ１は、ＩＣ１の２番ピンからｖｉａ１までを １層目をｘ方向に走り、次に４層目をｙ方向にｖｉａ２まで走り、そして、１層目をｘ方向にＩＣ２の１番ピンまで走っている。このような、接続するＩＣのピンとピン、配線名、配線経路の座標、配線幅、層間の距離、導体の厚さなどの情報が、プリント基板レイアウトデータａである。
【００２５】
図３は、ＩＣ・配線情報ｂの例である。ＩＣ１の２番ピンは出力ピンであり、その出力の論理値０と論理値１の電圧スウィング幅が３．１Ｖであり、また、その電圧変動が立ち上がり時間３．２ｎｓで起こることが記述されている。また、ＩＣ２の １番ピンの入力容量は、１０ｐＦである。これらの情報は、半導体メーカーが提供しているＩＣ、ＬＳＩのデータシートから得ることができる。配線ＮＥＴ１ついては、３３ＭＨｚの信号が伝わることが記述してある。この情報は、回路の仕様で定義されているものである。
【００２６】
以上のように、このＩＣ・配線情報ｂは、回路設計者であれば当然知っており、定義可能な情報である。
【００２７】
電界強度計算手段１は、周波数ごとに、各配線からの電界を計算し、それをベクトル加算することで、プリント基板全体の電界を求めていく。
【００２８】
まず、その電界の計算の理論について、説明する。
【００２９】
図４は、２本の平行導体線に、同じ大きさで、流れる向きが異なる電流が流れている場合に、この２つの導体が作る最も強い電界を空間的なベクトルとして表したものである。最も強い電界は、２平行導体線を含む平面上に、導体線に平行になっている。また、向きは、近い導体線に流れる電流の向きに等しい。
【００３０】
この電界の大きさを求める式は、微小ループ電流が作る電界として知られているもので、次式で計算できる。
【００３１】
E [V/m] = 131.6e-14 * I * f^2 * l * d / r （式１）
Ｉ ＝ 導体線に流れる電流 ［Ａ］
ｆ ＝ 周波数 ［Ｈｚ］
ｌ ＝ 導体線の長さ ［ｍ］
ｄ ＝ 導体線間の距離 ［ｍ］
ｒ ＝ ２つの導体線が作る長方形の中心から電界の観測点までの距離 ［ｍ］
なお、この式の導出にあたっては、
１） 電界の観測点までの距離ｒが、導体線長ｌ、導体線間ｄに比べて十分に大きいこと。
【００３２】
２） 電流が、導体線のどこでも同じ大きさ、同じ位相であること。
【００３３】
いいかえると、考えている周波数の波長よりも、十分に短いことという仮定を元にした近似がおこなわれている。
【００３４】
図２のような電源プレーンやＧＮＤプレーンを有する多層基板においては、配線を流れる電流に対して、配線と隣接する電源プレーンまたはＧＮＤプレーンが鏡面となり、同じ大きさで逆向きの鏡像（イメージ）の電流が流れていると考えることが出来る。この状況は、まさに、上述の２本の平行導体線と同じである。
【００３５】
ただし、式の導出時の仮定から、次の条件を満たさなければならない。
【００３６】
１） 観測点が基板から十分に遠いこと。
【００３７】
通常、基板のサイズは大きくても５０ｃｍ程度である。観測点は、ＥＭＣ規制での電界測定方法で考えると、３ｍもしくは１０ｍなので、十分に満足できる。
【００３８】
２） 基板上の配線に一様な電流が流れていること。
【００３９】
高速な回路では、周波数が高いので、配線が長い場合には、一様に電流が流れていると見なすことはできない。一様と見なせる長さに分割する必要がある。
【００４０】
また、基板上には多数の配線があり、基板全体からの電界を計算するためには、それぞれの配線からの電界を、ベクトル的に加算する必要がある。図５は、その様子を示したものである。電流Ｉ１が作る電界E1=(E1x, 0)、電流Ｉ２が作る電界E2=(E2x, E2y)，電流Ｉ３が作る電界E3=(-E3x, 0)があり、基板全体の電界Etotalは、次式に当てはめることで求めることができる。
Etotal = (Etx, Ety) （式２−１）
Etx = E1x + E2x + E3x + ..... + Emx （式２−２）
Ety = E1y + E2y + E3y + ..... + Emy （式２−３）
| Etotal | = sqrt(Etx^2 + Ety^2) （式３）
各電流が作る電界を求めている観測点の座標は、それぞれの配線の真上であり、基板全体からの電界を求めている観測点とは異なっているので、上述の方法は正確ではないが、電界の観測点までの距離が、基板のサイズよりも十分に大きいならば、このような近似計算で問題はない。
【００４１】
次に、（式１）の各パラメータの求めかたについて、説明する。
【００４２】
上述のように、長い配線は、電流が一様と見なせる長さに分割する必要がある。以降、配線を分割したそれぞれをセグメントと呼び、その長さをセグメントの長さと呼ぶ。
【００４３】
セグメントの長さｌは、電磁放射として興味を持っている最大の周波数に合わせて、決定する。例えば、ＥＭＣ規制で問題とされる１ＧＨｚまで対象とするならば、プリント基板の材質中での１ＧＨｚの波長を求め、その１０分の１程度に設定する。典型的なプリント基板だと１ｃｍになる。この長さは、配線を流れる電流の分布を考えたときに、その電流がほぼ一定に流れているとみなせる長さである。
【００４４】
電界の観測点までの距離ｒは、ＥＭＣ規制で定義している距離に設定すれば、算出される電界強度と規制値を比較することが可能になる。３ｍまたは１０ｍを設定する。
【００４５】
処理速度を考えると、放射の大きくなりそうな特定のネットのみを計算対象した方がよいこともある。そこで、計算対象のネット名を指定することが考えられる。
【００４６】
同様に、計算する周波数の範囲も指定できた方がよい。ＥＭＣ規制では３０ＭＨｚから１ＧＨｚの範囲で規制がおこなわれているが、規制自体今後変更される可能性もあるし、処理速度を上げるために、高周波だけに絞りたいこともあるだろう。
【００４７】
以上のセグメントの長さｌ、電界の観測点までの距離ｒ、計算対象のネット名、計 算する周波数の範囲を、電界強度計算手段１は、利用者があらかじめ作成した計算パラメータｃから得る。なお、計算パラメータｃには、結果表示手段２が使用する電界の許容値も設定されている。
【００４８】
図６は、計算パラメータｃの例である。
【００４９】
２つの導体線間の距離ｄは、鏡像の電流を考えることから、プリント基板における信号層と電源・ＧＮＤプレーン間の距離ｓの２倍であり、プリント基板レイアウトデータａを参照することで得られる。
【００５０】
周波数ｆに対する電流Ｉは、ＩＣの出力ピンの電圧波形からフーリエ変換により、各 周波数での電圧振幅を求め、そのようなｓｉｎ波電圧源がＩＣ出力ピンにあり、プリント基板上の配線を伝送線路とした回路を考え、解くことで求めることができる。
【００５１】
電界強度計算手段１は、まず、プリント基板レイアウトデータａを読んで、配線名とその配線が接続しているＩＣとそのピン番号を取り出す。そして、ＩＣ・配線情報 ｂを参照して、配線に流れる信号の出力ピンにおける電圧波形を図７のように定義する。立上り時間で電圧スウィングの電圧値まで直線で変化し、それから動作周波数の周期の半分から立上り時間を引いた時間だけ、その電圧値を保持し、その後、立下り時間で電圧値ゼロまで直線で変化し、同じく動作周波数の周期の半分から立下り時間を引いた時間だけ、電圧ゼロを保持する。
【００５２】
このような台形波の第ｎ次高調波（基本周波数をｆ０とするとｆ＝ｎ＊ｆ０と書ける）の電圧振幅 Ｖ（ｎ＊ｆ０）は、フーリエ変換により、次式で求めることができる。ただし、立上り時間と立下り時間は、等しいとしている。
【００５３】
【００５４】
Ct = w ε / s + 2πε / (log(s/h)) （式５）
Lt = με / Ct （式６）
ｗ ＝ 線幅
ｓ ＝ 配線とプレーン間の距離
ｈ ＝ 配線の厚さ
ε ＝ 誘電率
μ ＝ 透磁率
そして、プリント基板上の配線をこの単位長さで分割し、図８のような回路モデルを生成する。このモデルは、各セグメントを、集中定数 Ｌｔ，Ｃｔで表現したものである。Ｌｔ，ＣｔのＬ型の接続が基本なり、配線長をセグメントの長さｌで割った分だけのはしご回路になっている。最終段には、配線の終端からＩＣ側を見た負荷として、ＩＣの入力ピンの容量Ｃｉが接続される。
【００５５】
なお、この例では各セグメントをＬｔ，Ｃｔの接続で定義しているが、線路の損失として抵抗Ｒ、コンダクタンスＧを加えたものにしてもよい。抵抗Ｒは表皮効果も考えた導体の抵抗であり、コンダクタンスＧは基板の導体と導体を絶縁している誘電体の誘電損失を表すものである。
【００５６】
電界計算のための電流Ｉを得るには、各セグメントのインダクタンスＬｔに流れる電流を求めればよい。図９のように、Ｃｔに並列につながる右側のインピーダンスを Ｚ（ｋ−１）、Ｌｔ，Ｃｔが接続したときのインピーダンスをＺ（ｋ）、Ｌｔに流れる電流をＩ（ｋ），Ｚ（ｋ−１）に流れる電流をＩ（ｋ−１）とすると、次の漸化式で求めることができる。
【００５７】
k = m, m-1, m-2, … 1 （ｍはセグメントの数）
ω = 2 π n f0 （ｆ０は動作周波数。 ｎ倍することにより第ｎ次高調 波となる）
Z(0) = 1 / (jω Ci) （式７−１）
Z(k) = jωLt + Z(k-1) / (1 + jωCt Z(k-1)) （式７−２）
I(m) = V(n*f0) / Z(m) （式８−１）
I(k-1) = I(k) / (1 + jω Ct Z(k-1)) （式８−２）
以上の処理により、各セグメントが作る電界が、（式１）によって求めることができる。１つの配線がつくる電界は、各セグメントが作る電界をベクトルとして加算すればよい。また、基板全体がつくる電界は、各配線が作る電界をベクトルとして加算すればよい。そして、さらに第ｎ次高調波ごとにおこなえば、周波数ごとの電界強度を求めることができる。
【００５８】
以上をまとめると、次のような処理フローになる。
【００５９】
Ｓｔｅｐ１
計算パラメータｃを読んで、セグメントの長さｌ、電界の観測点までの距離ｒ、計算する周波数の範囲ｆｍｉｎ、ｆｍａｘ、計算対象のネット名を得る。
【００６０】
Ｓｔｅｐ２
計算対象ネットごとに、以下の処理をおこなう。
【００６１】
Ｓｔｅｐ３
１）プリント基板レイアウトデータａを読んで、ネットにつながっているＩＣの出力ピンと、入力ピンを取り出す。
【００６２】
２）ＩＣ・配線情報ｂを読んで、ＩＣの出力ピンと入力ピンの情報と、ネットの動作周波数ｆ０を取り出す。
【００６３】
３）（式４）を用いて、高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）を計算する。このとき、計算する周波数の範囲ｆｍｉｎ、ｆｍａｘを考慮して、その範囲の高調波だけを選び出す。
【００６４】
Ｓｔｅｐ４
１）プリント基板レイアウトデータａを読んで、ネットの配線幅ｗ、配線厚ｈ、プレーンまでの距離ｓ、誘電率ε、配線経路、配線長を得る。
【００６５】
２）（式５），（式６）を用いて、セグメントにおけるインダクタンスＬｔ， キャパシタンスＣｔを求める。
【００６６】
３）配線長とセグメントの長さを考えて、図８に示されるような等価回路を生成する。このとき、各セグメントの始点と終点に対応するプリント基板上での座標も定義しておく。
【００６７】
Ｓｔｅｐ５
高調波ごとに、以下の処理をおこなう。
【００６８】
Ｓｔｅｐ６
１）（式７−１），（式７−２）,（式８−１）,（式８−２）を用いて、各セグメントごとにインダクタンスＬｔに流れる電流を求める。
【００６９】
２）（式１）を用いて、各セグメントごとに電界の大きさを求める。そして各セグメントの始点、終点のプリント基板上の座標を使って、電界をベクトル化する。つまり、電界の向きを、始点から終点に向かう向きとする。
【００７０】
３）各セグメントごとの電界のベクトルを、（式２−１）,（式２− ２）,（式２−３）を用いて加算し、ネット全体からの電界を求め る。
【００７１】
以上により、ネットごとに、各高調波ごとの電界ベクトルが求められる。これが計算結果データｄである。図１０は、この例である。
【００７２】
結果表示手段２は、計算パラメータｃを読んで、電界の許容値を得、結果データｄを読んで、その許容値と照らし合わせて、超えている周波数とそのネット名一覧ｅを出力する。図１１は、この例である。
【００７３】
また、電界ベクトルを、周波数ごとに加算して、基板全体の電界を得、電界の許容値とともに、横軸を周波数、縦軸を電界としたグラフｆを出力する。図１２は、この例である。
【００７４】
上述の実施の形態では、各セグメントに流れる電流の計算において、ＩＣの出力ピンの電圧波形を定義して、それを元に解いている。
【００７５】
ＩＣの出力回路のシミュレーションモデルがあれば、そのモデルを多段にセグメントで表現した上述の配線モデルに接続し、シミュレーションによって、直接、各セグメントに流れる電流時間波形を求めることができる。
【００７６】
このようなシミュレーションをおこなうコンピュータプログラムとして、ＳＰＩＣＥが有名である。
【００７７】
図１３は、このシミュレーションにかける回路モデルの一例である。ＩＣの出力回路は、ＣＭＯＳ回路として、プルアップ側のＭＯＳ ＦＥＴとプルダウン側のＭＯＳ ＦＥＴからなっている。各、ＭＯＳ ＦＥＴの電気的な動作特性は、あらかじめライブラリとして定義されている。また、ＩＣ、ＬＳＩのパッケージの部分も抵抗、インダクタンス、キャパシタンスで等価回路が構成されている。
【００７８】
シミュレーションは、動作周波数に合わせて、ＭＯＳ ＦＥＴのゲートに論理０と論理１に相当する電圧時間波形（矩形波）を与え、それによってＭＯＳ ＦＥＴのＯＮ、ＯＦＦが起こり、出力の論理値に応じた電圧が出力ピンに発生する。そして、この電圧と電流が、接続されている配線を伝わっていく。シミュレーションにより、この過渡的な過程を、時間領域での波形として得ることができる。
【００７９】
電流波形が求められれば、それをフーリエ変換することによって、周波数と電流の大きさに分解でき、以降は、上述の実施例と同様の処理をおこなうことで、電界を計算することができる。
【００８０】
上述の実施の形態では、この時間領域での波形を、立上り時間と周期で定義しているが、それは近似であり、より精度を上げるためには、このようなシミュレーションによって波形を得る方がよい。
【００８１】
次に、図１４は、本発明の第二の実施の形態を示す構成図である。
【００８２】
図１４を参照すると、本発明の第二の実施の形態は、電磁放射簡易計算プログラムを記録した記録媒体３を備える。この記録媒体３は、磁気ディスク、半導体メモリその他の記録媒体であって良い。
【００８３】
電磁放射簡易計算プログラムは、記録媒体３からデータ処理装置４に読み込まれ、プリント基板レイアウトデータａとＩＣ・配線情報ｂと計算パラメータｃに基づきデータ処理装置４の動作を制御する。データ処理装置４は、電磁放射簡易計算プログラムの制御により本発明の第一の実施の形態におけるＳｔｅｐ１〜Ｓｔｅｐ６の処理を実行した後、計算パラメータｃを読んで、電界の許容値を得、結果データｄを読んで、その許容値と照らし合わせて、許容値を超えているネット名一覧ｅを出力し、かつ、電界ベクトルを、周波数ごとに加算して、基板全体の電界を得、電界の許容値とともに、横軸を周波数、縦軸を電界とした周波数−電界強度グラフｆを出力する。
【００８４】
【発明の効果】
以上説明したように、本発明は、以下のような効果を有する。
【００８５】
１．微小ループアンテナが作る電界の遠方界の計算式を用いているために、モーメント法などの他の方法に比べて、高速に電界強度が計算できる。
【００８６】
２．微小ループとみなせるように、配線を波長に合わせて分割して、それぞれに流れる電流をもとめている。これにより、微小ループアンテナが作る電界の計算式の導出条件に合った計算ができるため、精度よく電界強度を求められる。
【００８７】
３．電界はベクトルで考えているために、同じ大きさ、流れる向きが逆の２つの電流が作る電界の打ち消しを考慮した、基板全体がつくる電界も正しく計算できる。
【００８８】
４．各配線に対して、周波数ごとに電界が計算されるので、電磁放射が多い配線を特定することができ、配線経路の修正、ＩＣ・ＬＳＩのドライブ能力を下げるなどの対策が可能になる。
【００８９】
５．基板全体の放射量が分かるので、ＥＭＣ規制にパスするかしないかが判定できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す構成図である。
【図２】４層のプリント基板を示す図である。
【図３】ＩＣ・配線情報ｂの一例を示す図である。
【図４】２本の平行導体線に、同じ大きさで、流れる向きが異なる電流が流れている場合の最も強い電界を空間的なベクトルとして表した図である。
【図５】基板全体からの電界を計算するための説明図である。
【図６】本発明における計算パラメータｃの一例を示す図である。
【図７】配線に流れる信号の出力ピンにおける電圧波形を示す図である。
【図８】プリント基板上の配線を単位長さで分割した回路モデルを示す図である。
【図９】各セグメントのインダクタンスＬｔに流れる電流を求める説明図である。
【図１０】ネットごとに、各高調波ごとの電界ベクトルを求めた一例を示す図である。
【図１１】許容値を超えている周波数とそのネット名の一例を示す図である。
【図１２】横軸を周波数、縦軸を電界としたときの基板全体の電界をグラフとして示す図である。
【図１３】ＩＣの出力回路のシミュレーションモデルの一例を示す図である。
【図１４】本発明の第二の実施の形態を示す構成図である。
【符号の説明】
１ 電界強度計算手段
２ 結果表示手段
３ 記録媒体
４ データ処理装置
ａ プリント基板レイアウトデータ
ｂ ＩＣ・配線情報
ｃ 計算パラメータ
ｄ 結果データ
ｅ 許容値を超えているネット名一覧
ｆ 周波数−電界強度グラフ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a simple calculation method for electromagnetic radiation from a printed circuit board, a simple calculation device for electromagnetic radiation from a printed circuit board, and a recording medium on which a simple electromagnetic radiation calculation program is recorded.
[0002]
[Prior art]
The problem is to suppress electromagnetic radiation from the printed circuit board. As such an approach, for example, as described in detail in JP-A-10-91663 and JP-A-11-94889, a method for obtaining electric field strength by simulation and numerical analysis has been proposed.
[0003]
Japanese Patent Laid-Open No. 10-91663 adopts a method of cutting a printed circuit board into squares and calculating the electric field created by each square.
[0004]
In JP-A-11-94889, the wiring is handled as a transmission line, and the power / ground plane is cut into a mesh and solved by the moment method to improve the accuracy.
[0005]
[Problems to be solved by the invention]
In the above-mentioned Japanese Patent Laid-Open No. 10-91663, the printed circuit board is cut into squares, and the electric field generated by each square is calculated. However, the electric field from adjacent squares may be reversed, and the entire board is It does not take into account that it may work counteracting. In addition, the current flowing through the wiring is assumed to be constant everywhere in the wiring, and the electric field formula created by the micro loop antenna is used. However, in recent high-speed circuits, the wavelength becomes short and the current is not constant, and the entire wiring is micro looped. It is impossible to consider it. Therefore, there is a problem in terms of accuracy.
[0006]
In JP-A-11-94889, the wiring is handled as a transmission line, and the power / ground plane is cut into a mesh and solved by the moment method. The accuracy is improved, but the substrate is cut into a mesh and solved by the moment method. This takes too much processing time, and there is a problem that it is difficult to use during interactive design in the substrate CAD as disclosed in Japanese Patent Laid-Open No. 10-91663.
[0007]
In terms of board design, it is better to be able to judge pass / fail during the design in the board design CAD, and it is easier to correct. Even after it has been completely designed, even if it turns out to be bad, it is difficult to correct it, and it is a disadvantage in terms of cost and time, such as redesigning the board. In the development of a board, it is desired that the quality can be judged at high speed during wiring work.
[0008]
Therefore, in the present invention, high speed is ensured by using an expression of electric field intensity from a micro loop antenna that is not as heavy as the moment method, and the size of the micro loop is limited in consideration of the wavelength. A record that records the electromagnetic radiation simple calculation method, electromagnetic radiation simple calculation device, and electromagnetic radiation simple calculation program that can be used interactively in the board design CAD, considering the case of cancellation by considering the electric field as a vector and increasing the accuracy. Provide media.
[0009]
[Means for Solving the Problems]
According to a first aspect of the present invention, in a simple method for calculating electromagnetic radiation from a printed circuit board, printed circuit board layout data that defines a physical layout of nets (wirings) and ICs on the printed circuit board, and output voltages and operating frequencies between the ICs. The following steps are carried out by preliminarily having files for storing calculation parameters defining the electric field observation conditions such as the IC name and wiring information defining the information transmission conditions and the like, the net name of the electric field observation target and the frequency of the observation target, and the like. Features.
Step1:
Reading the calculation parameters, the segment length l, the distance r to the observation point of the electric field, the frequency ranges fmin and fmax to be calculated, and the net name to be calculated are obtained.
Step 2:
The following
Step3:
1) Read the printed circuit board layout data and take out the output pins and input pins of the IC connected to the net.
2) Read the IC / wiring information and take out information on the output pins and input pins of the IC and the operating frequency f0 of the net.
3) Calculate the voltage amplitude V (n * f0) for each harmonic. At this time, considering the ranges fmin and fmax of the frequency to be calculated, only the harmonics in the range are selected.
Step 4:
1) Read the printed circuit board layout data to obtain the wiring width w, wiring thickness h, distance s to the plane, dielectric constant ε, wiring path, and wiring length of the net.
2) Based on the information of 1), the inductance Lt and the capacitance Ct in the segment are obtained.
3) Considering the wiring length of the net and the length of the segment, the net is replaced with an equivalent circuit composed of the segment.
Step 5:
The following processing is performed for each of the selected harmonics.
1) The current flowing through the inductance Lt is obtained for each segment of the net.
2) The magnitude of the electric field is obtained for each segment of the net from the obtained current. Then, the electric field is vectorized using the coordinates of the start point and end point of each segment on the printed circuit board.
3) The electric field vector for each segment is added to determine the electric field from the entire net.
Step 6:
The electric field vector for each net to be calculated obtained in
[0010]
In the second invention of the present application, the voltage amplitude V (n * f0) for each harmonic of
[0011]
The third invention of the present application does not calculate the voltage amplitude V (n * f0) for each of the harmonics of the
[0012]
According to a fourth aspect of the present invention, there is provided a simple calculation device for electromagnetic radiation from a printed circuit board, printed circuit board layout data defining a physical layout of nets (wirings) and ICs on the printed circuit board, and output voltages and operating frequencies between the ICs. Including files for storing calculation parameters defining electric field observation conditions such as IC / wiring information for defining information transmission conditions and the like, and the net name of the electric field observation target and the frequency of the observation target, and the
Step1:
Reading the calculation parameters, the segment length l, the distance r to the observation point of the electric field, the frequency ranges fmin and fmax to be calculated, and the net name to be calculated are obtained.
Step 2:
The
Step3:
1) Read the printed circuit board layout data and take out the output pins and input pins of the IC connected to the net.
2) Read the IC / wiring information and take out information on the output pins and input pins of the IC and the operating frequency f0 of the net.
3) Calculate the voltage amplitude V (n * f0) for each harmonic. At this time, considering the ranges fmin and fmax of the frequency to be calculated, only the harmonics in the range are selected.
Step 4:
1) Read the printed circuit board layout data to obtain the wiring width w, wiring thickness h, distance s to the plane, dielectric constant ε, wiring path, and wiring length of the net.
2) Based on the information of 1), the inductance Lt and the capacitance Ct in the segment are obtained.
3) Considering the wiring length of the net and the length of the segment, the net is replaced with an equivalent circuit composed of the segment.
Step 5:
The following processing is performed for each of the selected harmonics.
1) The current flowing through the inductance Lt is obtained for each segment of the net.
2) The magnitude of the electric field is obtained for each segment of the net from the obtained current. Then, the electric field is vectorized using the coordinates of the start point and end point of each segment on the printed circuit board.
3) The electric field vector for each segment is added to determine the electric field from the entire net.
[0013]
In the fifth invention of the present application, the voltage amplitude V (n * f0) for each of the harmonics of the
[0014]
The sixth invention of the present application does not calculate the voltage amplitude V (n * f0) for each of the harmonics of the
[0015]
7th invention of this application is a recording medium which recorded the electromagnetic radiation simple calculation program which makes a data processor perform Step1-Step6 in 1st invention, It is characterized by the above-mentioned.
[0016]
[Action]
The present invention calculates the electric field strength of the electromagnetic wave radiated from the wiring of the printed circuit board, reports the wiring exceeding the preset allowable value, and adds the electric field generated by each wiring to a vector, A graph of the electric field strength of electromagnetic waves radiated from the whole is output.
[0017]
In FIG. 1, the electric field
The result display means 2 extracts the wiring exceeding the allowable value defined in the calculation parameter c from the result data d, and outputs a list e of the frequencies and net names.
[0018]
The result display means 2 reads the result data d, adds the electric field vector for each frequency, adds the electric field of the entire substrate, and outputs the frequency-electric field strength graph f.
As described above, a wiring that emits a large amount of electromagnetic waves can be identified, and a printed circuit board design with less electromagnetic radiation can be achieved by correcting the wiring.
[0019]
In addition, since the calculation of the electric field intensity of the electromagnetic wave radiated from the entire board is performed as a vector, even if there is a wiring pair in which the same current flows in the opposite direction, processing is performed so that the electric field is correctly canceled out. can do.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
FIG. 1 is a block diagram showing an embodiment of the present invention.
[0022]
Referring to FIG. 1, an apparatus for calculating the field intensity of electromagnetic waves radiated from a printed circuit board reads IC data a of printed circuit board layout CAD, and serves as an IC pin and receiver for driving the wiring for each wiring. Are extracted from the IC / wiring information b, and the information of the calculation parameter c in which parameters such as the distance to the electric field observation point are defined is created by the micro loop antenna. Based on the electric field formula, the electric field strength generated by the wiring is calculated to generate the result data d, and the result data d is read and the allowable value defined in the calculation parameter c is exceeded. The wiring is extracted, the frequency and net name list e and the electric field vector are added for each frequency to obtain the electric field of the entire board, and the frequency-electric field strength graph is obtained. It consists
[0023]
Next, the operation of the embodiment of the present invention will be described with reference to the drawings.
[0024]
FIG. 2 shows a typical four-layer printed circuit board. The first layer is a wiring in the x direction, the second layer is a ground plane, the second layer is a power plane, and the fourth layer is a wiring in the y direction. The wiring NET1 from IC1 to IC2 runs from the 2nd pin of IC1 to via1 in the first layer in the x direction, then the fourth layer in the y direction to via2 and the first layer in the x direction. It runs to pin 1 of IC2. Information such as pins and pins of ICs to be connected, wiring names, wiring path coordinates, wiring widths, distances between layers, and conductor thicknesses is printed circuit board layout data a.
[0025]
FIG. 3 is an example of IC / wiring information b. It is described that the 2nd pin of IC1 is an output pin, the voltage swing width of the
[0026]
As described above, the IC / wiring information b is information that is known and can be defined by a circuit designer.
[0027]
The electric field
[0028]
First, the theory of calculating the electric field will be described.
[0029]
FIG. 4 shows the strongest electric field generated by two conductors as a spatial vector when currents having the same size and different flow directions are flowing through two parallel conductor lines. The strongest electric field is parallel to the conductor lines on a plane including two parallel conductor lines. Also, the direction is equal to the direction of the current flowing through the nearby conductor wire.
[0030]
The equation for obtaining the magnitude of the electric field is known as an electric field generated by a minute loop current, and can be calculated by the following equation.
[0031]
E [V / m] = 131.6e-14 * I * f ^ 2 * l * d / r (Formula 1)
I = current flowing in the conductor wire [A]
f = frequency [Hz]
l = conductor wire length [m]
d = distance between conductor wires [m]
r = distance from the center of the rectangle formed by the two conductor lines to the observation point of the electric field [m]
In deriving this formula,
1) The distance r to the observation point of the electric field is sufficiently larger than the conductor wire length l and the conductor wire distance d.
[0032]
2) The current must be the same magnitude and phase everywhere on the conductor wire.
[0033]
In other words, an approximation is made based on the assumption that the wavelength is sufficiently shorter than the wavelength of the frequency being considered.
[0034]
In a multilayer substrate having a power plane and a GND plane as shown in FIG. 2, the power plane or the GND plane adjacent to the wiring is a mirror surface with respect to the current flowing through the wiring, and a mirror image (image) of the same size and opposite direction is used. It can be considered that current flows. This situation is exactly the same as the two parallel conductor lines described above.
[0035]
However, the following conditions must be satisfied from the assumptions used when deriving the formula.
[0036]
1) The observation point is sufficiently far from the substrate.
[0037]
Usually, the size of the substrate is at most about 50 cm. The observation point is sufficiently satisfied because it is 3 m or 10 m in terms of the electric field measurement method under EMC regulations.
[0038]
2) A uniform current flows through the wiring on the substrate.
[0039]
In a high-speed circuit, since the frequency is high, when the wiring is long, it cannot be considered that the current flows uniformly. It must be divided into lengths that can be considered uniform.
[0040]
Also, there are a large number of wirings on the substrate, and in order to calculate the electric field from the entire substrate, it is necessary to add the electric fields from the respective wirings in a vector manner. FIG. 5 shows such a situation. The electric field E1 = (E1x, 0) generated by the current I1, the electric field E2 = (E2x, E2y) generated by the current I2, and the electric field E3 = (− E3x, 0) generated by the current I3. It can be obtained by applying it to the formula.
Etotal = (Etx, Ety) (Formula 2-1)
Etx = E1x + E2x + E3x + ..... + Emx (Formula 2-2)
Ety = E1y + E2y + E3y + ..... + Emy (Formula 2-3)
Etotal | = sqrt (Etx ^ 2 + Ety ^ 2) (Formula 3)
The above method is not accurate because the coordinates of the observation point for which the electric field created by each current is located are directly above each wiring and are different from the observation point for the electric field from the entire substrate. If the distance to the observation point of the electric field is sufficiently larger than the size of the substrate, there is no problem in such approximate calculation.
[0041]
Next, how to obtain each parameter of (Equation 1) will be described.
[0042]
As described above, it is necessary to divide a long wiring into a length that can be regarded as a uniform current. Hereinafter, each of the divided wirings is referred to as a segment, and the length thereof is referred to as a segment length.
[0043]
The segment length l is determined according to the maximum frequency of interest as electromagnetic radiation. For example, if the target is up to 1 GHz, which is a problem in EMC regulations, the wavelength of 1 GHz in the material of the printed circuit board is obtained and set to about 1/10 of that. A typical printed circuit board is 1 cm. This length is a length that allows the current to be considered to flow almost constant when the distribution of the current flowing through the wiring is considered.
[0044]
If the distance r to the observation point of the electric field is set to a distance defined by the EMC regulations, it is possible to compare the calculated electric field strength with the regulation value. Set 3m or 10m.
[0045]
Considering the processing speed, it may be better to calculate only specific nets that are likely to have high radiation. Therefore, it is conceivable to specify a net name to be calculated.
[0046]
Similarly, it is better to be able to specify the range of frequencies to be calculated. In the EMC regulation, regulation is performed in the range of 30 MHz to 1 GHz. However, the regulation itself may be changed in the future, and in order to increase the processing speed, it may be desired to limit to only high frequencies.
[0047]
The electric field intensity calculation means 1 obtains the segment length l, the distance r to the observation point of the electric field, the net name to be calculated, and the frequency range to be calculated from the calculation parameter c created in advance by the user. In the calculation parameter c, an allowable value of the electric field used by the
[0048]
FIG. 6 is an example of the calculation parameter c.
[0049]
The distance d between the two conductor lines is twice the distance s between the signal layer and the power supply / GND plane in the printed circuit board, considering the mirror image current, and can be obtained by referring to the printed circuit board layout data a. .
[0050]
The current I with respect to the frequency f is obtained from the voltage waveform of the output pin of the IC by Fourier transform to obtain the voltage amplitude at each frequency, and such a sin wave voltage source is at the IC output pin, and the wiring on the printed circuit board is connected to the transmission line. It can be obtained by considering and solving the circuit.
[0051]
First, the electric field
[0052]
The voltage amplitude V (n * f0) of the nth harmonic of the trapezoidal wave (which can be written as f = n * f0 when the fundamental frequency is f0) can be obtained by the following equation by Fourier transform. However, the rise time and the fall time are assumed to be equal.
[0053]
[0054]
Ct = w ε / s + 2πε / (log (s / h)) (Formula 5)
Lt = με / Ct (Formula 6)
w = line width
s = distance between wiring and plane
h = thickness of wiring
ε = dielectric constant
μ = permeability
Then, the wiring on the printed board is divided by this unit length to generate a circuit model as shown in FIG. In this model, each segment is expressed by lumped constants Lt and Ct. The L-type connection of Lt and Ct is fundamental, and a ladder circuit is formed by dividing the wiring length by the segment length l. The capacitance Ci of the IC input pin is connected to the final stage as a load viewed from the end of the wiring on the IC side.
[0055]
In this example, each segment is defined by connection of Lt and Ct, but resistance R and conductance G may be added as line loss. The resistance R is a resistance of a conductor considering the skin effect, and the conductance G represents a dielectric loss of a dielectric that insulates the conductor of the substrate from the conductor.
[0056]
In order to obtain the current I for electric field calculation, the current flowing through the inductance Lt of each segment may be obtained. As shown in FIG. 9, the right impedance connected in parallel with Ct is Z (k-1), the impedance when Lt and Ct are connected is Z (k), and the current flowing through Lt is I (k), Z (k If the current flowing through -1) is I (k-1), it can be obtained by the following recurrence formula.
[0057]
k = m, m-1, m-2,… 1 (m is the number of segments)
ω = 2 π n f0 (f0 is the operating frequency. By multiplying it by n, it becomes the nth harmonic)
Z (0) = 1 / (jω Ci) (Formula 7-1)
Z (k) = jωLt + Z (k-1) / (1 + jωCt Z (k-1)) (Formula 7-2)
I (m) = V (n * f0) / Z (m) (Formula 8-1)
I (k-1) = I (k) / (1 + jω Ct Z (k-1)) (Formula 8-2)
Through the above processing, the electric field generated by each segment can be obtained by (Equation 1). The electric field generated by one wiring may be added as a vector by the electric field generated by each segment. In addition, the electric field generated by the entire substrate may be added by adding the electric field generated by each wiring as a vector. And if it carries out for every nth harmonic, the electric field strength for each frequency can be obtained.
[0058]
In summary, the processing flow is as follows.
[0059]
Step1
The calculation parameter c is read to obtain the segment length l, the distance r to the observation point of the electric field, the frequency ranges fmin and fmax to be calculated, and the net name to be calculated.
[0060]
Step2
The following processing is performed for each calculation target net.
[0061]
Step3
1) Read the printed circuit board layout data a and take out the output pins and input pins of the IC connected to the net.
[0062]
2) Read the IC / wiring information b, and take out the output pin and input pin information of the IC and the operating frequency f0 of the net.
[0063]
3) The voltage amplitude V (n * f0) for each harmonic is calculated using (Equation 4). At this time, considering the frequency ranges fmin and fmax to be calculated, only the harmonics in the range are selected.
[0064]
Step4
1) The printed circuit board layout data a is read to obtain the net wiring width w, wiring thickness h, distance s to the plane, dielectric constant ε, wiring path, and wiring length.
[0065]
2) Using the equations (5) and (6), the inductance Lt and the capacitance Ct in the segment are obtained.
[0066]
3) Considering the wiring length and the segment length, an equivalent circuit as shown in FIG. 8 is generated. At this time, coordinates on the printed circuit board corresponding to the start point and end point of each segment are also defined.
[0067]
Step5
The following processing is performed for each harmonic.
[0068]
Step 6
1) Using (Expression 7-1), (Expression 7-2), (Expression 8-1), and (Expression 8-2), the current flowing through the inductance Lt is obtained for each segment.
[0069]
2) Using (Formula 1), determine the magnitude of the electric field for each segment. Then, the electric field is vectorized using the coordinates of the start point and end point of each segment on the printed circuit board. That is, the direction of the electric field is the direction from the start point to the end point.
[0070]
3) Add the electric field vectors for each segment using (Equation 2-1), (Equation 2-2), and (Equation 2-3) to obtain the electric field from the entire net.
[0071]
As described above, an electric field vector for each harmonic is obtained for each net. This is the calculation result data d. FIG. 10 is an example of this.
[0072]
The result display means 2 reads the calculation parameter c, obtains the allowable value of the electric field, reads the result data d, compares the allowable value, and outputs the frequency exceeding and the net name list e. FIG. 11 is an example of this.
[0073]
Further, the electric field vector is added for each frequency to obtain the electric field of the entire substrate, and a graph f with the horizontal axis representing the frequency and the vertical axis representing the electric field together with the allowable value of the electric field is output. FIG. 12 is an example of this.
[0074]
In the above-described embodiment, in calculating the current flowing through each segment, the voltage waveform of the output pin of the IC is defined and solved based on it.
[0075]
If there is a simulation model of the output circuit of the IC, the current time waveform flowing in each segment can be directly obtained by simulation by connecting the model to the above wiring model expressed in segments in multiple stages.
[0076]
SPICE is famous as a computer program for performing such a simulation.
[0077]
FIG. 13 is an example of a circuit model applied to this simulation. The output circuit of the IC is composed of a pull-up side MOS FET and a pull-down side MOS FET as CMOS circuits. The electrical operating characteristics of each MOS FET are defined in advance as a library. In addition, an equivalent circuit is configured by resistance, inductance, and capacitance in the IC and LSI package portions.
[0078]
In the simulation, a voltage time waveform (rectangular wave) corresponding to
[0079]
If a current waveform is obtained, it can be decomposed into a frequency and a magnitude of current by Fourier transform, and thereafter, the electric field can be calculated by performing the same processing as in the above-described embodiment.
[0080]
In the above-described embodiment, the waveform in this time domain is defined by the rise time and the period. However, it is approximate, and in order to increase the accuracy, it is better to obtain the waveform by such simulation. .
[0081]
Next, FIG. 14 is a block diagram showing a second embodiment of the present invention.
[0082]
Referring to FIG. 14, the second embodiment of the present invention includes a
[0083]
The electromagnetic radiation simple calculation program is read from the
[0084]
【The invention's effect】
As described above, the present invention has the following effects.
[0085]
1. Since the far field calculation formula of the electric field created by the micro loop antenna is used, the electric field strength can be calculated at a higher speed than other methods such as the moment method.
[0086]
2. The wiring is divided according to the wavelength so that it can be regarded as a minute loop, and the current flowing through each of them is obtained. As a result, the calculation can be performed according to the derivation condition of the calculation formula of the electric field created by the minute loop antenna, and the electric field strength can be obtained with high accuracy.
[0087]
3. Since the electric field is considered as a vector, the electric field generated by the entire substrate can be correctly calculated in consideration of the cancellation of the electric field generated by two currents having the same magnitude and opposite flow directions.
[0088]
4). Since the electric field is calculated for each frequency for each wiring, it is possible to identify a wiring with a large amount of electromagnetic radiation, and it is possible to take measures such as correcting the wiring path and lowering the drive capability of the IC / LSI.
[0089]
5. Since the radiation amount of the entire substrate is known, it can be determined whether the EMC regulation is passed or not.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing a printed circuit board having four layers.
FIG. 3 is a diagram illustrating an example of IC / wiring information b;
FIG. 4 is a diagram representing the strongest electric field as a spatial vector when two parallel conductor lines have the same magnitude and current flowing in different directions.
FIG. 5 is an explanatory diagram for calculating an electric field from the entire substrate.
FIG. 6 is a diagram showing an example of a calculation parameter c in the present invention.
FIG. 7 is a diagram illustrating a voltage waveform at an output pin of a signal flowing through a wiring.
FIG. 8 is a diagram illustrating a circuit model in which wiring on a printed circuit board is divided by unit length.
FIG. 9 is an explanatory diagram for obtaining a current flowing through the inductance Lt of each segment.
FIG. 10 is a diagram illustrating an example in which an electric field vector for each harmonic is obtained for each net.
FIG. 11 is a diagram illustrating an example of a frequency exceeding an allowable value and its net name.
FIG. 12 is a graph showing the electric field of the entire substrate with the horizontal axis representing frequency and the vertical axis representing electric field.
FIG. 13 is a diagram illustrating an example of a simulation model of an output circuit of an IC.
FIG. 14 is a configuration diagram showing a second embodiment of the present invention.
[Explanation of symbols]
1 Electric field strength calculation means
2 Result display means
3 recording media
4 Data processing device
a Printed circuit board layout data
b IC / wiring information
c Calculation parameters
d Result data
e List of net names that exceed allowable values
f Frequency vs. electric field strength graph
Claims (7)
ネット（配線）につながっているＩＣとそのピン番号、ネットの配線幅、配線厚、プレーンまでの距離、誘電率、配線経路および配線長を含むプリント基板レイアウトデータと、
前記ＩＣの出力ピンと入力ピンの電圧および動作周波数を含むＩＣ・配線情報と、
計算対象のネット名、計算する周波数の範囲、配線を分割した各々（セグメント）の長さおよび電界の観測点までの距離を含む計算パラメータと、
をそれぞれ格納する読み取り可能なファイルを予め具備し、
以下のＳｔｅｐの処理を行う、ことを特徴とするプリント基板からの電磁放射簡易計算方法。
Ｓｔｅｐ１：前記計算パラメータを前記ファイルから読み出して、セグメントの長さ、電界の観測点までの距離、計算する周波数の範囲、計算対象のネット名を得る。
Ｓｔｅｐ２：前記計算対象のネットごとに、以下のＳｔｅｐ３〜Ｓｔｅｐ５の処理をおこなう。
Ｓｔｅｐ３：
１）前記プリント基板レイアウトデータを前記ファイルから読み出して、前記ネットにつながっているＩＣの出力ピンと、入力ピンを抽出する。
２）前記ＩＣ・配線情報を前記ファイルから読み出して、前記ＩＣの出力ピンと入力ピンの電圧情報と、前記ネットの動作周波数ｆ０を取り出す。
３）高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）を計算する。このとき、前記計算する周波数の範囲の高調波を選択する。
Ｓｔｅｐ４：
１）前記プリント基板レイアウトデータを前記ファイルから読み出して、前記ネットの配線幅、配線厚、プレーンまでの距離、誘電率、配線経路、配線長を得る。
２）前記１）の情報に基づき前記セグメントにおけるインダクタンス，キャパシタンスを求める。
３）前記ネットの配線長と前記セグメントの長さに基づいて、前記ネットを前記セグメントからなる等価回路に置き換える。
Ｓｔｅｐ５：前記選択された高調波ごとに、以下の処理をおこなう。
１）前記ネットのセグメントごとに前記等価化回路に基づいて前記インダクタンスに流れる電流を求める。
２）求められた前記電流から前記ネットのセグメントごとに電界の大きさを求める。そして前記各セグメントの始点、終点の前記プリント基板上の座標に基づいて前記電界をベクトル化する。
３）前記セグメントごとの電界ベクトルを加算し前記ネット全体からの電界を求める。
Ｓｔｅｐ６：Ｓｔｅｐ２で求められた前記計算対象の各ネットについて求められた前記電界ベクトルを前記選択された高調波ごとに加算して、前記高調波ごとのプリント基板全体の電界を得る。 In a data processing apparatus, a method for simple calculation of electromagnetic radiation from a printed circuit board, wherein the data processing apparatus
Printed circuit board layout data including the IC connected to the net (wiring) and its pin number, net wiring width, wiring thickness, distance to the plane, dielectric constant, wiring path and wiring length,
IC / wiring information including voltage and operating frequency of the output pin and input pin of the IC;
Calculation parameters including the net name to be calculated, the frequency range to be calculated, the length of each (segment) that divided the wiring, and the distance to the observation point of the electric field,
Each with a readable file for storing
A simple calculation method for electromagnetic radiation from a printed circuit board, characterized in that the following step processing is performed.
Step1: obtaining by reading the calculated parameters from said file, the length of the segments, the distance to the observation point of the electric field, the range of calculated frequency, the nets name to be calculated.
Step2: for each of said calculation object net performs the following processes Step3～Step5.
Step3:
1) the PCB layout data out read from the file, the output pins of the IC that are connected to the Internet, extracts the input pin.
2) the IC · wiring information out read from the file, retrieve and voltage information of the output and input pins of the IC, the operating frequency f0 of the net.
3) Calculate the voltage amplitude V (n * f0) for each harmonic. At this time , harmonics in the frequency range to be calculated are selected.
Step 4:
1) the PCB layout data out read from the file, obtain the net wiring width, the wiring thickness, the distance to the plane, the dielectric constant, the wiring path, a wiring length.
2) Based on the information of 1), the inductance and capacitance in the segment are obtained.
3) Based on the wiring length of the net and the length of the segment, the net is replaced with an equivalent circuit composed of the segment.
Step5: For each harmonics the selection, the following process is performed.
1) on the basis of the equivalent circuit for each segment of said net obtaining a current flowing through the inductance.
2) from the current determined obtains the magnitude of the electric field for each segment of said net. Then, the electric field is vectorized based on the coordinates of the start point and end point of each segment on the printed circuit board.
3) the sum of the electric field vector of each segment obtains an electric field from the entire net.
Step6: with the electric field vector obtained for each net to be calculated obtained in Step2 to the summing for each harmonic said selected to obtain an electric field of the entire printed circuit board for each of the harmonics.
ネット（配線）につながっているＩＣとそのピン番号、ネットの配線幅、配線厚、プレーンまでの距離、誘電率、配線経路および配線長を含むプリント基板レイアウトデータと 、
前記ＩＣの出力ピンと入力ピンの電圧および動作周波数を含むＩＣ・配線情報と、
計算対象のネット名、計算する周波数の範囲、配線を分割した各々（セグメント）の長さおよび電界の観測点までの距離を含む計算パラメータと、
をそれぞれ格納する読み取り可能なファイルを予め具備し、
以下のＳｔｅｐ１〜Ｓｔｅｐ５の処理を行う電界強度計算手段１と、
前記電界強度計算手段１によって得られた計算対象の前記ネットごとの電界ベクトルを、高調波ごとに加算して周波数−電界強度グラフを出力する結果表示手段２と、
を含んで構成されることを特徴とするプリント基板からの電磁放射簡易計算装置。
Ｓｔｅｐ１：前記計算パラメータを前記ファイルから読み出して、セグメントの長さ、電界の観測点までの距離、計算する周波数の範囲、計算対象のネット名を得る。
Ｓｔｅｐ２：前記計算対象のネットごとに、以下のＳｔｅｐ３〜Ｓｔｅｐ５の処理をおこなう。
Ｓｔｅｐ３：
１）前記プリント基板レイアウトデータを前記ファイルから読み出して、前記ネットにつながっているＩＣの出力ピンと、入力ピンを抽出する。
２）前記ＩＣ・配線情報を前記ファイルから読み出して、前記ＩＣの出力ピンと入力ピンの電圧情報と、前記ネットの動作周波数ｆ０を取り出す。
３）高調波ごとの電圧振幅Ｖ（ｎ＊ｆ０）を計算する。このとき、前記計算する周波数の範囲の高調波を選択する。
Ｓｔｅｐ４：
１）前記プリント基板レイアウトデータを前記ファイルから読み出して、前記ネットの配線幅、配線厚、プレーンまでの距離、誘電率、配線経路、配線長を得る。
２）前記１）の情報に基づき前記セグメントにおけるインダクタンス，キャパシタンスを求める。
３）前記ネットの配線長と前記セグメントの長さに基づいて、前記ネットを前記セグメントからなる等価回路に置き換える。
Ｓｔｅｐ５：前記選択された高調波ごとに、以下の処理をおこなう。
１）前記ネットのセグメントごとに前記等価回路に基づいて前記インダクタンスに流れる電流を求める。
２）求められた前記電流から前記ネットのセグメントごとに電界の大きさを求める。そして前記各セグメントの始点、終点の前記プリント基板上の座標に基づいて前記電界をベクトル化する。
３）前記セグメントごとの電界ベクトルを加算し前記ネット全体からの電界を求める。A simple calculation device for electromagnetic radiation from a printed circuit board
Printed circuit board layout data including the IC connected to the net (wiring) and its pin number, net wiring width, wiring thickness, distance to the plane, dielectric constant, wiring path and wiring length ,
IC / wiring information including voltage and operating frequency of the output pin and input pin of the IC;
Calculation parameters including the net name to be calculated, the frequency range to be calculated, the length of each (segment) that divided the wiring, and the distance to the observation point of the electric field,
Each with a readable file for storing
The field strength calculation unit 1 for performing the following processes Step1～Step5,
The electric field vector of each of the net resulting calculation target by the electric field intensity calculation unit 1, is added to each harmonic frequency - the result display unit 2 for outputting a field strength graph,
An apparatus for simply calculating electromagnetic radiation from a printed circuit board, comprising:
Step1: obtaining by reading the calculated parameters from said file, the length of the segments, the distance to the observation point of the electric field, the range of calculated frequency, the nets name to be calculated.
Step2: for each of said calculation object net performs the following processes Step3～Step5.
Step3:
1) the PCB layout data out read from the file, the output pins of the IC that are connected to the Internet, extracts the input pin.
2) the IC · wiring information out read from the file, retrieve and voltage information of the output and input pins of the IC, the operating frequency f0 of the net.
3) Calculate the voltage amplitude V (n * f0) for each harmonic. At this time , harmonics in the frequency range to be calculated are selected.
Step 4:
1) the PCB layout data out read from the file, obtain the net wiring width, the wiring thickness, the distance to the plane, the dielectric constant, the wiring path, a wiring length.
2) Based on the information of 1), the inductance and capacitance in the segment are obtained.
3) Based on the wiring length of the net and the length of the segment, the net is replaced with an equivalent circuit composed of the segment.
Step5: For each harmonics the selection, the following process is performed.
1) Based on the equivalent circuit for each segment of said net obtaining a current flowing through the inductance.
2) from the current determined obtains the magnitude of the electric field for each segment of said net. Then, the electric field is vectorized based on the coordinates of the start point and end point of each segment on the printed circuit board.
3) the sum of the electric field vector of each segment obtains an electric field from the entire net.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940999A JP3741916B2 (en) | 1999-12-08 | 1999-12-08 | Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940999A JP3741916B2 (en) | 1999-12-08 | 1999-12-08 | Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001165974A JP2001165974A (en) | 2001-06-22 |
| JP3741916B2 true JP3741916B2 (en) | 2006-02-01 |
Family
ID=18403563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34940999A Expired - Lifetime JP3741916B2 (en) | 1999-12-08 | 1999-12-08 | Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741916B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4574529B2 (en) * | 2004-12-22 | 2010-11-04 | パナソニック株式会社 | Electromagnetic wave analysis device, design support device, electromagnetic wave analysis program, and design support program |
| JP5170955B2 (en) * | 2005-12-13 | 2013-03-27 | パナソニック株式会社 | Electromagnetic wave measuring method and electromagnetic wave measuring device |
| JP2007156572A (en) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | Design support system and design support method |
| JP4961141B2 (en) * | 2006-01-20 | 2012-06-27 | パナソニック株式会社 | Electromagnetic wave analysis device, design support device, electromagnetic wave analysis program, and electromagnetic wave analysis method |
| JP2007328465A (en) * | 2006-06-06 | 2007-12-20 | Sony Corp | System and method for checking wiring structure of printed board |
| JP2007334775A (en) | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | Circuit analyzer, circuit analysis method, and circuit analysis program |
| JP5211909B2 (en) * | 2008-07-22 | 2013-06-12 | 富士通株式会社 | Leadframe design support device, leadframe design support method, and leadframe design support program |
| JP5378868B2 (en) * | 2009-04-23 | 2013-12-25 | 株式会社Ｎｅｃ情報システムズ | Design rule check system, design rule check method, and design rule check program |
| RU2015102321A (en) * | 2012-06-27 | 2016-08-10 | Конинклейке Филипс Н.В. | SPECTRAL DETECTOR FOR PHOTON COUNTING |
| JP6469388B2 (en) * | 2014-08-27 | 2019-02-13 | 株式会社デンソーテン | Electric field strength calculation program, electric field strength calculation device, and electric field strength calculation method |
| JP2016143082A (en) * | 2015-01-29 | 2016-08-08 | 富士通株式会社 | Calculation program, calculation apparatus, and calculation method |
| JP7424133B2 (en) | 2020-03-17 | 2024-01-30 | 富士通株式会社 | Radiated electromagnetic wave estimation program, information processing device, and radiated electromagnetic wave estimation method |
-
1999
- 1999-12-08 JP JP34940999A patent/JP3741916B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001165974A (en) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741916B2 (en) | Simple calculation method for electromagnetic radiation from printed circuit board, simple calculation device for electromagnetic radiation from printed circuit board, and recording medium recording simple electromagnetic radiation calculation program | |
| US6938231B2 (en) | Method and system for designing circuit layout | |
| US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
| Ye et al. | DC power-bus design using FDTD modeling with dispersive media and surface mount technology components | |
| JP5825197B2 (en) | Noise analysis apparatus, noise analysis method, and noise analysis program | |
| Dou et al. | A passive PEEC-based micromodeling circuit for high-speed interconnection problems | |
| Zhang et al. | Determining equivalent dipoles using a hybrid source-reconstruction method for characterizing emissions from integrated circuits | |
| Nazarian et al. | A physics-based causal bond-wire model for RF applications | |
| Belloumi et al. | Automatic pcb layout optimization of a dc-dc converter through genetic algorithm regarding emc constraints | |
| TW201621329A (en) | Method for predicting electromagnetic radiation characteristics, computer-readable recording medium and simulator | |
| Yang et al. | Common model EMI prediction in motor drive system for electric vehicle application | |
| Fu et al. | Analysis of radiated emissions from a printed circuit board using expert system algorithms | |
| Mathis et al. | Rigorous and simplified models for the capacitance of a circularly symmetric via | |
| Kondo et al. | Simulation of bulk current injection test using integrated circuit immunity macro model and electromagnetic analysis | |
| Stube et al. | A novel approach for EMI design of power electronics | |
| Umekawa | Simple modeling method of EMI simulation for PCB | |
| Schierholz et al. | Engineering-informed design space reduction for PCB based power delivery networks | |
| Tsay et al. | Analysis of a microstrip line terminated with a shorting pin | |
| Barchanski | EMC Simulation of Consumer Electronic Devices | |
| Mihaila et al. | A simulation method for the design of windings of high reliability machines fed by PWM inverters | |
| Ren et al. | Modelling of microstrip circuit using a hybrid PEEC/FDTD approach | |
| Piedra et al. | A quasi-static tool for the EMI/EMC analysis of analog circuits: Parasitic extractor tool and simulator of EMI parameters (PET+ SEP) | |
| Geczy et al. | Investigating PCB traces for fine pitch applications | |
| Ishikawa | A Hybrid PCB Verification Methodology with Geometrical Checks and Simulations | |
| Christopoulos et al. | Microwave applications of TLM modeling techniques (Invited article) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3741916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |