JP3740079B2 - Apparatus and method for measuring etching groove depth distribution - Google Patents
Apparatus and method for measuring etching groove depth distribution Download PDFInfo
- Publication number
- JP3740079B2 JP3740079B2 JP2002057660A JP2002057660A JP3740079B2 JP 3740079 B2 JP3740079 B2 JP 3740079B2 JP 2002057660 A JP2002057660 A JP 2002057660A JP 2002057660 A JP2002057660 A JP 2002057660A JP 3740079 B2 JP3740079 B2 JP 3740079B2
- Authority
- JP
- Japan
- Prior art keywords
- groove depth
- substrate
- etching groove
- etching
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、半導体ウエハ、液晶表示装置用ガラス基板、プラズマディスプレイバネル用ガラス基板などに代表される基板の表面(これらの基板自体の表面であってもよいし、基板表面に形成された薄膜の表面であってもよい。)に形成されたエッチング溝の基板面内分布を測定するための装置および方法に関する。
【0002】
【従来の技術】
半導体ウエハ上に微細配線を形成する技術にダマシン法がある。ダマシン法は、ウエハ上に形成された絶縁膜にエッチング溝を形成する工程と、このエッチング溝内に銅などの配線金属を埋め込む工程と、その後にCMP(化学的機械的研磨)法によって表面を研削して溝外の金属を除去する工程とを含む。
【0003】
【発明が解決しようとする課題】
エッチング工程には、微細エッチング加工が可能なドライエッチャーが用いられる。ところが、ドライエッチャーは、不安定なプラズマや磁界を扱う装置であり、ガス流の影響もあって、エッチング深さに関して、良好な面内分布を得にくいという特徴がある。しかも、エッチング深さの面内分布は一様ではなく、装置毎に顕著な差があり、さらに、無視できない経時変化を生じることが分かっている。
【0004】
したがって、装置の立ち上げ時やメンテナンス時には、良好な処理の実現のために、エッチング深さの面内分布の測定を欠かすことができない。そこで、現在のところ、ウエハを破断し、破断面を走査型電子顕微鏡(SEM)で観察する、破壊検査によってエッチング深さの面内分布の測定が行われている。
しかし、破壊検査ではウエハを無駄にせざるを得ないうえ、検査のための労力も少なくない。しかも、破壊検査であるがゆえに、抜き取り検査とせざるをえず、多数の抜き取り検査はもちろんのこと、全数検査は不可能である。
【0005】
そこで、この発明の目的は、基板表面のエッチング深さの分布を非破壊で測定することができるエッチング深さ分布測定装置およびエッチング分布測定方法を提供することである。
【0006】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、集積回路形成領域(FA)にエッチング溝が形成された基板(W)を保持するための基板保持機構(2)と、この基板保持機構に保持された基板の表面に形成されたエッチング溝の深さを検出するエッチング溝深さ検出機構(4,5,15,22)と、上記基板保持機構に保持された基板上における上記エッチング溝深さ検出機構による検出位置を変更する検出位置変更機構(16,21)と、上記エッチング溝深さ検出機構による溝深さの検出結果をそれぞれの溝深さ検出位置と関連付けることによって、上記基板上に形成されたエッチング溝深さの基板面内分布を求めるエッチング溝深さ分布演算手段(23)とを含み、上記エッチング溝深さ検出機構は、上記基板に赤外光を入射させる手段(4,5)と、上記基板の表面で反射された赤外波長域の光の強度分布を表すスペクトルを生成する赤外分光器(15)と、エッチング溝の深さDをパラメータとして、種々の深さDに対応した厚さの膜が基板上に形成された状態で上記赤外分光器が生成すべきスペクトルの理論値を深さD毎に求め、複数の深さDについて求められた複数の理論値と未エッチング状態の基板について上記赤外分光器が生成するスペクトルとを、上記集積回路形成領域におけるエッチング溝の面積比に応じた混合比でそれぞれ混合して複数の混合スペクトルを作成し、その複数の混合スペクトルと上記赤外分光器が生成するスペクトルとを照合することにより、エッチング溝深さデータを求める溝深さ検出演算部(22)とを含むものであることを特徴とするエッチング溝深さ分布測定装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
【0007】
上記の構成によれば、基板上での位置を変更しながら基板表面に形成されたエッチング溝の深さが検出される。そして、検出されたエッチング溝深さとその検出位置とを対応付けることによって、エッチング深さの面内分布が求められる。こうして、基板を破壊することなく、エッチング溝深さの面内分布を求めることができる。しかも、従来の破壊検査では、エッチング溝深さの分布は、破断面に沿った一次元的な分布が求められるに過ぎないのに対して、この発明によれば、たとえば、基板面内全域における二次元分布を求めることもできる。
【0008】
請求項2記載の発明は、集積回路形成領域(FA)にエッチング溝が形成された基板(W)の表面に形成されたエッチング溝の深さを検出するエッチング溝深さ検出ステップと、このエッチング溝深さ検出ステップを、基板上における検出位置を変更して複数回繰り返すステップと、上記エッチング溝深さ検出ステップによる溝深さの検出結果をそれぞれの溝深さ検出位置と関連付けることによって、上記基板上に形成されたエッチング溝深さの基板面内分布を求めるエッチング溝深さ分布演算ステップとを含み、上記エッチング溝深さ検出ステップは、上記基板に赤外光を入射させるステップと、上記基板の表面で反射された赤外波長域の光の強度分布を表すスペクトルを赤外分光器(15)によって生成するステップと、エッチング溝の深さDをパラメータとして、種々の深さDに対応した厚さの膜が基板上に形成された状態で上記赤外分光器が生成すべきスペクトルの理論値を深さD毎に求め、複数の深さDについて求められた複数の理論値と未エッチング状態の基板について上記赤外分光器が生成するスペクトルとを、上記集積回路形成領域におけるエッチング溝の面積比に応じた混合比でそれぞれ混合して複数の混合スペクトルを作成し、その複数の混合スペクトルと上記赤外分光器が生成するスペクトルとを照合することにより、エッチング溝深さデータを求める溝深さ演算ステップとを含むことを特徴とするエッチング溝深さ分布測定方法である。
【0009】
この方法により、請求項1に関連して述べた効果と同様な効果を達成できる。なお、上記検出位置変更機構は、基板保持機構とエッチング溝深さ検出機構との相対位置を変更する手段(2,16)を含んでいてもよい。すなわち、たとえば、検出位置変更機構は、エッチング溝深さ検出機構の光学系(4)を上記基板保持機構に対して移動させる機構を含んでいてもよいし、エッチング溝深さ検出機構の光学系に対して上記基板保持機構を移動させる機構(2,16)を含んでいてもよい。
【0010】
また、上記エッチング溝は、ダマシン工程において形成される溝であってもよい。このようなエッチング溝は、配線用金属が埋め込まれる溝であってもよい。さらに、上記エッチング溝は、基板面内にほぼ一様に分布して形成されていてもよい。
【0011】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係るエッチング溝深さ分布測定装置の構成を説明するためのブロック図である。この装置は、たとえば、半導体ウエハW(以下、「ウエハW」という。)の表面に形成された絶縁膜に金属配線を埋設するためのいわゆるダマシン工程において用いられ、絶縁膜に形成された配線金属埋め込み用のエッチング溝の深さに関して、ウエハWの面内での分布を測定するための装置である。
【0012】
配線材料埋め込みのためのエッチング溝は、ドライエッチャーによって、たとえばウエハWの面内にほぼ一様に分布して形成される。このエッチング溝形成後のウエハWは、測定室1内に配置されたXYステージ2上に水平に載置される。測定室1の天面には、ガラス等の透明部材からなる観察窓3が設けられている。この観察窓3に対向する位置に、ウエハWの鏡面の観察のために用いられるレンズユニット4(光学系)が配置されている。
【0013】
レンズユニット4には、ハロゲンランプなどを備えた赤外用ランプハウス5からの赤外光が、光ファイバ6およびピンホール部材7に形成されたピンホールを介して入射されるようになっている。レンズユニット4は、この赤外光をウエハWの表面に集光させる。
一方、ピンホール部材7とレンズユニット4との間には、ピンホール7側から順に、2つのハーフミラー8,9が配置されている。ハーフミラー8には、画像処理用ランプハウス10から、光ファイバ11を介して、レンズユニット4の光軸の側方から可視光が導かれるようになっている。すなわち、画像処理用ランプハウス10から光ファイバ11を介して導かれた可視光は、ハーフミラー12で反射されてハーフミラー8へと導かれ、このハーフミラー8によってさらに反射されて、レンズユニット4へと導かれ、ウエハWの表面を照明する。
【0014】
一方、ハーフミラー12に対してハーフミラー8と反対側には、CCDカメラ等の撮像装置13が配置されている。ウエハWの表面において反射され、レンズユニット4およびハーフミラー9を通り、さらにハーフミラー8によって反射されてくる可視光は、撮像装置13によって検出される。したがって、撮像装置13は、レンズユニット4の光軸近傍の位置に相当するウエハWの表面の映像を表わす映像信号を出力する。
【0015】
ウエハWの表面からレンズユニット4を通った光の一部は、ハーフミラー9によって反射され、光ファイバ14を介して赤外分光器15へと導かれるようになっている。この赤外分光器15は、赤外波長域における強度分布スペクトル信号を生成して出力する。
XYステージ2には、このXYステージ2を水平面に沿う2つの直交方向であるX方向およびY方向に沿って駆動するためのステージ駆動機構16が結合されている。このステージ駆動機構16を駆動することにより、レンズユニット4の光軸に対するウエハWの相対位置を変化させることができるから、ウエハWの表面上の複数の位置において、エッチング溝深さを検出することができる。
【0016】
ステージ駆動機構16は、コンピュータ処理システム20によって制御されるようになっている。このコンピュータ処理システム20には、撮像装置13が出力する映像信号が入力されており、さらに赤外分光器15が出力するスペクトル信号が入力されている。また、コンピュータ処理システム20には、CRTや液晶表示装置等の表示装置30や、プリンタ40、およびキーボード等の操作部50が接続されている。
【0017】
図2は、コンピュータ処理システム20の構成を説明するためのブロック図である。コンピュータ処理システム20は、撮像装置13からの映像信号に基づいてステージ駆動機構16を制御することにより、ウエハW上のいずれの位置においてエッチング溝深さを検出すべきかを制御する検出位置制御部21を備えている。また、コンピュータ処理システム20は、赤外分光器15からのスペクトル信号に基づいて、エッチング溝深さを演算する溝深さ検出演算部22を備えている。
【0018】
検出位置制御部21は、検出位置データをマッピング処理部23に与え、一方、溝深さ検出演算部22は、演算された溝深さデータをマッピング処理部23に与える。マッピング処理部23は、検出位置データと溝深さデータとを関連づけることによって、ウエハ上に形成されたエッチング溝の深さのウエハ面内分布(マッピング)を表わす基礎データとしてのマッピングデータを生成する。このマッピングデータは、コンピュータ処理システム20に備えられたハードディスク装置24に格納される。
【0019】
ハードディスク装置24に蓄積されたマッピングデータに基づき、表示制御部25の働きによって、ウエハW表面におけるエッチング溝深さ分布情報を表示させることができる。また、印刷制御部26の働きによって、プリンタ40から、ウエハW表面におけるエッチング溝深さ分布情報を、用紙上にプリント出力させることもできる。
検出位置制御部21、溝深さ検出演算部22およびマッピング処理部23などの働きは、実際には、コンピュータ処理システム20に備えられたハードウェアとしてのCPUが実行するプログラム処理によって、ソフトウェア的に実現されることになる。
【0020】
図3は、検出位置制御部21の働きを説明するための図である。ウエハW上には、複数の集積回路形成領域FAが設定されている。たとえば、複数の集積回路形成領域FAには、同一設計の集積回路が作り込まれ、半導体装置の製造最終段階においては、ウエハWをダイシングして個々の集積回路形成領域FA毎に分断することにより、集積回路素子の複数の個片(チップ)が得られることになる。検出位置制御部21は、撮像装置13からの映像信号に基づき、個々の集積回路形成領域FA内における所定の溝深さ検出点P(図3において記号「+」で表す。)を見い出し、レンズユニット4の光軸を当該溝深さ検出点Pに一致させる。
【0021】
より具体的には、赤外用ランプハウス5から発生される赤外光には可視光領域の光も含まれているので、この可視光領域の光がウエハWの表面に形成する集光スポットLPと、溝深さ検出点Pとを一致させるように、ステージ駆動機構16を制御する。これにより、赤外分光器15には、1つの集積回路形成領域FA内における溝深さ検出点Pの付近からの反射光が光ファイバ14を介して入射することになる。集光スポットLPと集積回路形成領域FA内の溝深さ検出点Pとが一致したとき、検出位置制御部21は、マッピング処理部23に向けて、当該溝深さ検出点Pの位置データを出力する。この位置データが、赤外分光器15が出力するスペクトル信号に基づいて求められる溝深さ検出データと結びつけられることによって、マッピングデータが生成される。
【0022】
このような処理が、複数の溝深さ検出点Pに対して繰り返し実行される。
図4は、マッピング処理部23が生成するマッピングデータによって構成される溝深さ面内分布データ(ハードディスク装置24に蓄積されるデータ)を表わす図である。ハードディスク装置24に蓄積されるマッピングデータに基づいて、溝深さの等しい位置間を曲線または直線で結合することによって、ウエハWに対応した円形領域WA内に、複数の等高線ELが描かれる。こうして、ウエハWの表面における溝深さの二次元分布を図示することができる。
【0023】
隣接する等高線EL間または等高線ELで囲まれた閉領域を色分けして表わせば、さらに見易い図形表示が可能になる。表示装置30やプリンタ40には、図4に示された態様で溝深さ面内分布が図示されてもよいし、ハードディスク装置24に蓄積された溝深さ面内分布データが数値表示されてもよい。むろん、図4図示の態様の図形表示と数値表示とが併用されてもよい。
図5および図6は、溝深さ検出演算部22による溝深さ検出原理を説明するための図である。
【0024】
まず、図5は、ウエハWの表面に形成された絶縁膜Iの膜厚Tを測定する原理を説明するための図である。この場合、図5(a)に示されているように、絶縁膜Iの外側の空気層から照射された赤外光Lは、絶縁膜IとウエハWとの界面で反射される。この反射光の一部は絶縁膜Iから空気層へと出射するが、残りの部分は空気層と絶縁膜Iとの界面で反射されて再びウエハWの表面へと向かう。
同様にして、ウエハWと絶縁膜Iとの界面および絶縁膜Iと空気層との界面での多重反射が生じ、その結果、膜厚Tに対応した光路長の相違のために、特定波長の光は強め合い、別の特定波長の光は弱め合うことになる。
【0025】
すなわち、赤外光Lの波長に対する強度分布を調べると、図5(b)に示すように、特定波長の光の強度が強く、別の特定波長の光の強度が弱くなる。こうして得られるスペクトル(波長対強度特性)は、膜厚Tに依存するから、このスペクトルに基づいて膜厚Tを特定することができる。
次に、図6は、ウエハW上の絶縁膜Iに深さDのエッチング溝ITが形成されている場合(図6(a))に、深さDを検出する方法を説明するための図である。集積回路形成領域FA(図3参照)内に深さDのエッチング溝ITが一定の面積比で形成されているとすれば、集積回路形成領域FAの表面状態(図6(a))は、巨視的に見れば、図6(b)の状態と図6(c)の状態との混合状態であると言える。すなわち、膜厚Tの絶縁膜Iが形成された状態(図6(b))と、膜厚T−Dの絶縁膜Iが形成された状態(図6(c))との混合状態であり、その混合比を集積回路形成領域FAにおけるエッチング溝ITの面積比に基づいて定めれば、図6(a)の状態が得られることになる。集積回路形成領域FAにおけるエッチング溝ITの面積比は、集積回路の設計に基づいて定めることができる。
【0026】
ウエハWの表面に膜厚Tの絶縁膜Iが形成されているとき(すなわち、未エッチング状態のとき)、赤外分光器15が出力するスペクトル信号は、図6(e)に示すとおりであり、ウエハWの表面に膜厚T−Dの絶縁膜Iが形成されているときに赤外分光器15が出力するスペクトル信号が図6(f)に示すとおりであるとする。この場合、図6(a)の表面状態に対応した赤外分光器15の出力は、図6(e)(f)のスペクトルを上記混合比で混合した結果である図6(d)のようになる。
【0027】
したがって、溝深さ検出演算部22は、赤外分光器15が出力するスペクトル信号に基づき、エッチング溝ITの深さDを特定することができる。より具体的には、溝深さ検出演算部22は、深さDをパラメータとして種々に変化させ、各Dの値に対応したスペクトル(図6(c)の表面状態のときに赤外分光器15が出力すべきスペクトル)の理論値を求める。こうして求められた複数の理論値と図6(e)のスペクトルとを上記混合比によって混合して、各Dの値に対応した混合スペクトル(図6(d)に示すようなスペクトル)を求める。そして、赤外分光器15が出力するスペクトル信号と上記の演算によって求められた複数の混合スペクトルとを照合して、最も高い一致度が得られた混合スペクトルに対応したパラメータDの値をエッチング溝深さデータとして出力する。
【0028】
以上のように、この実施形態によれば、ウエハWの表面において個々の集積回路形成領域FA毎に設定されたエッチング溝深さ検出点Pでのエッチング深さが検出され、これに基づき、ウエハW表面における溝深さ面内分布データがハードディスク装置24に蓄積される。したがって、ウエハWを破壊することなくエッチング溝深さの面内分布を求めることができる。
また、ウエハWを破断して行う破壊検査では、破断面内におけるエッチング溝深さの分布が検出できるにすぎないから、いわば一次元的な溝深さ分布の測定のみが可能である。これに対して、この実施形態によれば、図4に示すとおり、二次元的なエッチング溝深さ面内分布の測定が可能となる。
【0029】
さらに、ウエハWを破断する破壊検査に比較して、エッチング溝深さの面内分布の測定を速やかに行うことができる。
これらの効果から派生して、ドライエッチャー装置の立ち上げやメンテナンスを速やかに行うことができ、また複数のドライエッチャーの管理を効率的に行うという効果を得ることができる。
さらには、エッチング溝深さの面内分布を非破壊で測定することができるから、全てのウエハWの検査を行う全数検査も可能であって、これにより、より信頼性の高い半導体装置を製造することが可能となる。
【0030】
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、個々の集積回路形成領域FA毎にエッチング溝深さ検出点Pを設定しているが、必ずしもすべての集積回路形成領域FAにエッチング溝深さ検出位置を設定する必要はない。すなわち、たとえば、ウエハWの表面において4点〜5点のエッチング溝深さ検出位置を設定することによって、ウエハWの面内における大まかなエッチング溝深さ面内分布を求めるようにしてもよい。また、個々の集積回路形成領域FA内に2点以上のエッチング溝深さ検出位置を設定して、より詳細な溝深さ面内分布を測定することとしてもよい。
【0031】
また、上記の実施形態では、半導体ウエハW上に形成された絶縁膜のエッチング溝深さの面内分布を測定する例について説明したが、ウエハW上に複数層の配線が形成される場合には、各層の配線に対応した絶縁層のエッチング溝深さの面内分布を測定することができる。また、半導体ウエハ以外にも液晶表示装置用ガラス基板やプラズマディスプレイ用ガラス基板等の表面に絶縁膜等の膜を形成し、この薄膜上に形成された溝深さの面内分布を測定する場合にも、この発明を適用することができる。
【0032】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係るエッチング溝深さ分布測定装置の構成を説明するためのブロック図である。
【図2】コンピュータ処理システムの構成を説明するためのブロック図である。
【図3】検出位置制御部の働きを説明するための図である。
【図4】マッピング処理部が生成するマッピングデータによって構成される溝深さ面内分布データを表わす図である。
【図5】ウエハの表面に形成された絶縁膜の膜厚を測定する原理を説明するための図である。
【図6】ウエハ上の絶縁膜に形成されたエッチング溝の深さを検出する原理を説明するための図である。
【符号の説明】
1 測定室
2 XYステージ
3 観察窓
4 レンズユニット
5 赤外用ランプハウス
6 光ファイバ
7 ピンホール部材
8 ハーフミラー
9 ハーフミラー
10 画像処理用ランプハウス
11 光ファイバ
12 ハーフミラー
13 撮像装置
14 光ファイバ
15 赤外分光器
16 ステージ駆動機構
20 コンピュータ処理システム
21 検出位置制御部
22 溝深さ検出演算部
23 マッピング処理部
24 ハードディスク装置
25 表示制御部
26 印刷制御部
30 表示装置
40 プリンタ
50 操作部
D 深さ
EL 等高線
FA 集積回路形成領域
I 絶縁膜
IT エッチング溝
L 赤外光
LP 集光スポット
P 溝深さ検出点
P 測定位置P
T 膜厚
T−D 膜厚
W ウエハ
WA 円形領域[0001]
BACKGROUND OF THE INVENTION
The present invention can be applied to the surface of a substrate represented by a semiconductor wafer, a glass substrate for a liquid crystal display device, a glass substrate for a plasma display panel, etc. (the surface of these substrates themselves or a thin film formed on the substrate surface). The present invention relates to an apparatus and a method for measuring a distribution in an in-plane of an etching groove formed on a surface.
[0002]
[Prior art]
There is a damascene method as a technique for forming fine wiring on a semiconductor wafer. In the damascene method, an etching groove is formed in an insulating film formed on a wafer, a wiring metal such as copper is embedded in the etching groove, and then a surface is formed by a CMP (Chemical Mechanical Polishing) method. Grinding to remove the metal outside the grooves.
[0003]
[Problems to be solved by the invention]
In the etching process, a dry etcher capable of fine etching is used. However, the dry etcher is an apparatus that handles unstable plasma and magnetic fields, and has a feature that it is difficult to obtain a good in-plane distribution with respect to the etching depth due to the influence of gas flow. In addition, it is known that the in-plane distribution of the etching depth is not uniform, there is a significant difference between apparatuses, and a change with time that cannot be ignored occurs.
[0004]
Therefore, it is indispensable to measure the in-plane distribution of the etching depth in order to realize good processing at the time of starting up the apparatus and during maintenance. Therefore, at present, the in-plane distribution of the etching depth is measured by destructive inspection in which the wafer is broken and the fractured surface is observed with a scanning electron microscope (SEM).
However, in destructive inspection, the wafer must be wasted and labor for inspection is not small. Moreover, because it is a destructive inspection, it must be a sampling inspection, and not only a large number of sampling inspections but also a 100% inspection is impossible.
[0005]
SUMMARY OF THE INVENTION An object of the present invention is to provide an etching depth distribution measuring apparatus and an etching distribution measuring method that can measure the etching depth distribution on the substrate surface in a nondestructive manner.
[0006]
[Means for Solving the Problems and Effects of the Invention]
In order to achieve the above object, the invention as set forth in
[0007]
According to said structure, the depth of the etching groove | channel formed in the substrate surface is detected, changing the position on a board | substrate. Then, the in-plane distribution of the etching depth is obtained by associating the detected etching groove depth with the detected position. Thus, the in-plane distribution of the etching groove depth can be obtained without destroying the substrate. Moreover, in the conventional destructive inspection, the etching groove depth distribution is only required to be a one-dimensional distribution along the fracture surface. A two-dimensional distribution can also be obtained.
[0008]
According to a second aspect of the present invention, there is provided an etching groove depth detection step for detecting a depth of an etching groove formed on a surface of a substrate (W) having an etching groove formed in an integrated circuit formation region (FA), and the etching. The step of repeating the groove depth detection step a plurality of times by changing the detection position on the substrate, and by associating the detection result of the groove depth by the etching groove depth detection step with each groove depth detection position, look including the etching depth distribution calculating step of obtaining a substrate in-plane distribution of the substrate on the formed etched groove depth, the etching depth detecting step comprises the steps of incident infrared light on the substrate, Generating a spectrum representing an intensity distribution of light in an infrared wavelength region reflected by the surface of the substrate by an infrared spectrometer (15); Using the thickness D as a parameter, a theoretical value of a spectrum to be generated by the infrared spectrometer in a state where films having thicknesses corresponding to various depths D are formed on the substrate is obtained for each depth D, and a plurality of values are obtained. A plurality of theoretical values obtained for the depth D and a spectrum generated by the infrared spectrometer for the unetched substrate are mixed at a mixing ratio corresponding to the area ratio of the etching grooves in the integrated circuit formation region. Te create multiple mixed spectrum, by collating the spectrum the plurality of mixing spectrum and the infrared spectrometer generates, characterized in including Mukoto a groove depth calculation step of obtaining an etching depth data The etching groove depth distribution measurement method.
[0009]
By this method, an effect similar to the effect described in relation to
[0010]
The etching groove may be a groove formed in a damascene process. Such an etching groove may be a groove in which a wiring metal is embedded. Furthermore, the etching grooves may be formed in a substantially uniform distribution in the substrate surface.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a block diagram for explaining the configuration of an etching groove depth distribution measuring apparatus according to an embodiment of the present invention. This apparatus is used, for example, in a so-called damascene process for embedding metal wiring in an insulating film formed on the surface of a semiconductor wafer W (hereinafter referred to as “wafer W”), and wiring metal formed in the insulating film. This is an apparatus for measuring the distribution in the plane of the wafer W with respect to the depth of the etching groove for filling.
[0012]
The etching grooves for embedding the wiring material are formed in a substantially uniform distribution in the surface of the wafer W, for example, by a dry etcher. The wafer W after the etching groove is formed is placed horizontally on the
[0013]
Infrared light from an infrared lamp house 5 equipped with a halogen lamp or the like is incident on the lens unit 4 through a pinhole formed in the optical fiber 6 and the
On the other hand, two
[0014]
On the other hand, an
[0015]
Part of the light passing through the lens unit 4 from the surface of the wafer W is reflected by the
Coupled to the
[0016]
The
[0017]
FIG. 2 is a block diagram for explaining the configuration of the
[0018]
The detection
[0019]
Based on the mapping data stored in the
The functions of the detection
[0020]
FIG. 3 is a diagram for explaining the function of the detection
[0021]
More specifically, since the infrared light generated from the infrared lamp house 5 includes light in the visible light region, the condensing spot LP formed on the surface of the wafer W by the light in the visible light region. And the
[0022]
Such processing is repeatedly executed for a plurality of groove depth detection points P.
FIG. 4 is a diagram showing groove depth in-plane distribution data (data accumulated in the hard disk device 24) constituted by mapping data generated by the
[0023]
If the closed regions between adjacent contour lines EL or the closed regions surrounded by the contour lines EL are expressed by different colors, it is possible to display graphics more easily. On the
5 and 6 are diagrams for explaining the principle of detecting the groove depth by the groove depth
[0024]
First, FIG. 5 is a diagram for explaining the principle of measuring the film thickness T of the insulating film I formed on the surface of the wafer W. In this case, as shown in FIG. 5A, the infrared light L irradiated from the air layer outside the insulating film I is reflected at the interface between the insulating film I and the wafer W. A part of the reflected light is emitted from the insulating film I to the air layer, but the remaining part is reflected at the interface between the air layer and the insulating film I and travels again to the surface of the wafer W.
Similarly, multiple reflection occurs at the interface between the wafer W and the insulating film I and at the interface between the insulating film I and the air layer. As a result, due to the difference in the optical path length corresponding to the film thickness T, the specific wavelength Light will intensify, and light of other specific wavelengths will weaken.
[0025]
That is, when the intensity distribution with respect to the wavelength of the infrared light L is examined, as shown in FIG. 5B, the intensity of light of a specific wavelength is strong and the intensity of light of another specific wavelength is weak. Since the spectrum (wavelength vs. intensity characteristic) thus obtained depends on the film thickness T, the film thickness T can be specified based on this spectrum.
Next, FIG. 6 is a diagram for explaining a method of detecting the depth D when the etching groove IT having a depth D is formed in the insulating film I on the wafer W (FIG. 6A). It is. If the etching grooves IT having a depth D are formed in the integrated circuit formation region FA (see FIG. 3) at a constant area ratio, the surface state of the integrated circuit formation region FA (FIG. 6A) is: When viewed macroscopically, it can be said that it is a mixed state of the state of FIG. 6 (b) and the state of FIG. 6 (c). That is, it is a mixed state of the state in which the insulating film I having the film thickness T is formed (FIG. 6B) and the state in which the insulating film I having the film thickness TD is formed (FIG. 6C). If the mixing ratio is determined based on the area ratio of the etching grooves IT in the integrated circuit formation region FA, the state shown in FIG. 6A is obtained. The area ratio of the etching grooves IT in the integrated circuit formation region FA can be determined based on the design of the integrated circuit.
[0026]
When the insulating film I having a film thickness T is formed on the surface of the wafer W (that is, when it is in an unetched state) , the spectrum signal output from the
[0027]
Therefore, the groove depth
[0028]
As described above, according to this embodiment, the etching depth at the etching groove depth detection point P set for each integrated circuit formation area FA on the surface of the wafer W is detected, and based on this, the wafer is detected. The groove depth in-plane distribution data on the W surface is stored in the
Further, in the destructive inspection performed by rupturing the wafer W, only the etching groove depth distribution in the fracture surface can be detected, so that it is possible to measure only the one-dimensional groove depth distribution. On the other hand, according to this embodiment, as shown in FIG. 4, the two-dimensional etching groove depth in-plane distribution can be measured.
[0029]
Furthermore, the in-plane distribution of the etching groove depth can be quickly measured as compared to the destructive inspection for breaking the wafer W.
Deriving from these effects, it is possible to quickly start up and maintain the dry etcher, and to efficiently manage a plurality of dry etchers.
Furthermore, since the in-plane distribution of the etching groove depth can be measured nondestructively, it is possible to perform 100% inspection for inspecting all wafers W, thereby manufacturing a more reliable semiconductor device. It becomes possible to do.
[0030]
As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form. For example, in the above-described embodiment, the etching groove depth detection point P is set for each integrated circuit formation area FA, but it is necessary to set the etching groove depth detection position in all the integrated circuit formation areas FA. There is no. That is, for example, rough etching groove depth in-plane distribution in the surface of the wafer W may be obtained by setting four to five etching groove depth detection positions on the surface of the wafer W. Further, more detailed groove depth in-plane distribution may be measured by setting two or more etching groove depth detection positions in each integrated circuit forming area FA.
[0031]
In the above embodiment, the example of measuring the in-plane distribution of the etching groove depth of the insulating film formed on the semiconductor wafer W has been described. However, when multiple layers of wiring are formed on the wafer W, Can measure the in-plane distribution of the etching groove depth of the insulating layer corresponding to the wiring of each layer. In addition to semiconductor wafers, when a film such as an insulating film is formed on the surface of a glass substrate for a liquid crystal display device or a glass substrate for a plasma display, and the in-plane distribution of groove depth formed on this thin film is measured. Also, the present invention can be applied.
[0032]
In addition, various design changes can be made within the scope of matters described in the claims.
[Brief description of the drawings]
FIG. 1 is a block diagram for explaining a configuration of an etching groove depth distribution measuring apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram for explaining a configuration of a computer processing system.
FIG. 3 is a diagram for explaining the function of a detection position control unit;
FIG. 4 is a diagram illustrating groove depth in-plane distribution data configured by mapping data generated by a mapping processing unit.
FIG. 5 is a diagram for explaining the principle of measuring the thickness of an insulating film formed on the surface of a wafer.
FIG. 6 is a diagram for explaining the principle of detecting the depth of an etching groove formed in an insulating film on a wafer.
[Explanation of symbols]
DESCRIPTION OF
T film thickness TD film thickness W wafer WA circular area
Claims (2)
この基板保持機構に保持された基板の表面に形成されたエッチング溝の深さを検出するエッチング溝深さ検出機構と、
上記基板保持機構に保持された基板上における上記エッチング溝深さ検出機構による検出位置を変更する検出位置変更機構と、
上記エッチング溝深さ検出機構による溝深さの検出結果をそれぞれの溝深さ検出位置と関連付けることによって、上記基板上に形成されたエッチング溝深さの基板面内分布を求めるエッチング溝深さ分布演算手段とを含み、
上記エッチング溝深さ検出機構は、
上記基板に赤外光を入射させる手段と、
上記基板の表面で反射された赤外波長域の光の強度分布を表すスペクトルを生成する赤外分光器と、
エッチング溝の深さDをパラメータとして、種々の深さDに対応した厚さの膜が基板上に形成された状態で上記赤外分光器が生成すべきスペクトルの理論値を深さD毎に求め、複数の深さDについて求められた複数の理論値と未エッチング状態の基板について上記赤外分光器が生成するスペクトルとを、上記集積回路形成領域におけるエッチング溝の面積比に応じた混合比でそれぞれ混合して複数の混合スペクトルを作成し、その複数の混合スペクトルと上記赤外分光器が生成するスペクトルとを照合することにより、エッチング溝深さデータを求める溝深さ検出演算部とを含むものである
ことを特徴とするエッチング溝深さ分布測定装置。A substrate holding mechanism for holding a substrate having an etching groove formed in an integrated circuit formation region ;
An etching groove depth detection mechanism for detecting the depth of the etching groove formed on the surface of the substrate held by the substrate holding mechanism;
A detection position changing mechanism for changing a detection position by the etching groove depth detection mechanism on the substrate held by the substrate holding mechanism;
Etching groove depth distribution for obtaining the distribution of the etching groove depth formed on the substrate in the substrate plane by associating the groove depth detection result by the etching groove depth detecting mechanism with each groove depth detection position. and an arithmetic means only including,
The etching groove depth detection mechanism is
Means for making infrared light incident on the substrate;
An infrared spectrometer that generates a spectrum representing the intensity distribution of light in the infrared wavelength region reflected by the surface of the substrate;
Using the depth D of the etching groove as a parameter, the theoretical value of the spectrum to be generated by the infrared spectrometer in the state in which films having thicknesses corresponding to various depths D are formed on the substrate is given for each depth D. A plurality of theoretical values obtained for a plurality of depths D and a spectrum generated by the infrared spectrometer for an unetched substrate, and a mixing ratio corresponding to an area ratio of etching grooves in the integrated circuit formation region A groove depth detection calculation unit for obtaining etching groove depth data by comparing each of the plurality of mixed spectra with the spectrum generated by the infrared spectrometer, and An etching groove depth distribution measuring apparatus characterized by comprising:
このエッチング溝深さ検出ステップを、基板上における検出位置を変更して複数回繰り返すステップと、
上記エッチング溝深さ検出ステップによる溝深さの検出結果をそれぞれの溝深さ検出位置と関連付けることによって、上記基板上に形成されたエッチング溝深さの基板面内分布を求めるエッチング溝深さ分布演算ステップとを含み、
上記エッチング溝深さ検出ステップは、
上記基板に赤外光を入射させるステップと、
上記基板の表面で反射された赤外波長域の光の強度分布を表すスペクトルを赤外分光器によって生成するステップと、
エッチング溝の深さDをパラメータとして、種々の深さDに対応した厚さの膜が基板上に形成された状態で上記赤外分光器が生成すべきスペクトルの理論値を深さD毎に求め、複数の深さDについて求められた複数の理論値と未エッチング状態の基板について上記赤外分光器が生成するスペクトルとを、上記集積回路形成領域におけるエッチング溝の面積比に応じた混合比でそれぞれ混合して複数の混合スペクトルを作成し、その複数の混合スペクトルと上記赤外分光器が生成するスペクトルとを照合することにより、エッチング溝深さデータを求める溝深さ演算ステップとを含む
ことを特徴とするエッチング溝深さ分布測定方法。An etching groove depth detection step for detecting the depth of the etching groove formed on the surface of the substrate in which the etching groove is formed in the integrated circuit formation region ;
This etching groove depth detection step is repeated a plurality of times by changing the detection position on the substrate,
Etch groove depth distribution for obtaining the in-plane distribution of the etching groove depth formed on the substrate by associating the detection result of the groove depth in the etching groove depth detection step with each groove depth detection position and an arithmetic step seen including,
The etching groove depth detection step includes
Making infrared light incident on the substrate;
Generating a spectrum representing an intensity distribution of light in the infrared wavelength region reflected by the surface of the substrate by an infrared spectrometer;
Using the depth D of the etching groove as a parameter, the theoretical value of the spectrum to be generated by the infrared spectrometer in the state in which films having thicknesses corresponding to various depths D are formed on the substrate is given for each depth D. A plurality of theoretical values obtained for a plurality of depths D and a spectrum generated by the infrared spectrometer for an unetched substrate, and a mixing ratio corresponding to an area ratio of etching grooves in the integrated circuit formation region A plurality of mixed spectra to create a plurality of mixed spectra, and a groove depth calculation step for obtaining etching groove depth data by collating the plurality of mixed spectra with the spectrum generated by the infrared spectrometer. An etching groove depth distribution measuring method characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002057660A JP3740079B2 (en) | 2002-03-04 | 2002-03-04 | Apparatus and method for measuring etching groove depth distribution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002057660A JP3740079B2 (en) | 2002-03-04 | 2002-03-04 | Apparatus and method for measuring etching groove depth distribution |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258052A JP2003258052A (en) | 2003-09-12 |
JP3740079B2 true JP3740079B2 (en) | 2006-01-25 |
Family
ID=28667869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002057660A Expired - Fee Related JP3740079B2 (en) | 2002-03-04 | 2002-03-04 | Apparatus and method for measuring etching groove depth distribution |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3740079B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710579B2 (en) | 2006-08-25 | 2010-05-04 | Dainippon Screen Mfg. Co., Ltd. | Measuring method and apparatus for measuring depth of trench pattern |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7158221B2 (en) * | 2003-12-23 | 2007-01-02 | Applied Materials, Inc. | Method and apparatus for performing limited area spectral analysis |
US7759136B2 (en) * | 2006-03-29 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Critical dimension (CD) control by spectrum metrology |
JP5471951B2 (en) * | 2010-08-04 | 2014-04-16 | 株式会社島津製作所 | Etching monitoring device |
TWI452644B (en) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | Method and apparatus for measuring etching depth |
JP2017092116A (en) * | 2015-11-04 | 2017-05-25 | 株式会社日立ハイテクノロジーズ | Plasma processing apparatus and processing state detection method |
CN109148340B (en) * | 2018-10-08 | 2023-10-31 | 江苏英锐半导体有限公司 | Depth control device for wafer production etching |
-
2002
- 2002-03-04 JP JP2002057660A patent/JP3740079B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710579B2 (en) | 2006-08-25 | 2010-05-04 | Dainippon Screen Mfg. Co., Ltd. | Measuring method and apparatus for measuring depth of trench pattern |
Also Published As
Publication number | Publication date |
---|---|
JP2003258052A (en) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483560B2 (en) | Method for measuring three dimensional shape of a fine pattern | |
EP0291276B1 (en) | Locating and testing areas of interest on a workpiece | |
US8227265B2 (en) | Method of measuring pattern shape, method of manufacturing semiconductor device, and process control system | |
JPH11307604A (en) | Process monitoring method and device | |
US20080243412A1 (en) | Apparatus for Inspecting Defect and Method of Inspecting Defect | |
JP3740079B2 (en) | Apparatus and method for measuring etching groove depth distribution | |
CN110326089A (en) | Plasma processing method and plasma treatment appts | |
US20050042777A1 (en) | Control of etch and deposition processes | |
JPH05218163A (en) | Method and device for inspecting foreing matter | |
US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
JPH06331559A (en) | Method and apparatus for inspection of foreign body | |
US20210270750A1 (en) | Measurement apparatus and method | |
JP3280531B2 (en) | Method for analyzing minute foreign matter, analyzer, and method for producing semiconductor element or liquid crystal display element using the same | |
JP3762784B2 (en) | Measuring method, measuring apparatus and quality control method | |
JP4071541B2 (en) | Metal film processing residue inspection method and metal film processing residue inspection device | |
JP2005337927A (en) | Film thickness measuring method and film thickness measuring instrument | |
JPH07231023A (en) | Thin film shape measuring method | |
JP2001201323A (en) | Groove depth measuring method and measuring device | |
TWI851882B (en) | System and method for determining information for a specimen, and non-transitory computer-readable medium | |
Larrabee | Submicrometer optical linewidth metrology | |
JP2005354098A (en) | Method of manufacturing semiconductor device, and the semiconductor device | |
JPH11145233A (en) | Evaluation of semiconductor element | |
JPH10221269A (en) | Foreign matter inspection device | |
JP2002118159A (en) | Method for measuring impurity concentration profile and method for measuring thickness of thin film material | |
Reis | In-situ plasma etch process endpoint control in integrated circuit manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |