JP3730053B2 - 外部記憶制御装置 - Google Patents
外部記憶制御装置 Download PDFInfo
- Publication number
- JP3730053B2 JP3730053B2 JP18990599A JP18990599A JP3730053B2 JP 3730053 B2 JP3730053 B2 JP 3730053B2 JP 18990599 A JP18990599 A JP 18990599A JP 18990599 A JP18990599 A JP 18990599A JP 3730053 B2 JP3730053 B2 JP 3730053B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- control units
- external storage
- undefined
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、上位装置からの書き込み命令により外部記憶装置にデータを記憶する外部記憶制御装置に係り、特に、バックアップデータの記憶に係る外部記憶制御装置間に設定されるパスの追加、削除等の制御を行う外部記憶制御装置に関する。
【０００２】
【従来の技術】
上位装置で使用するデータを複数の外部記憶装置に保持する方法として、同一データを保持する正副の外部記憶装置を異なる外部記憶制御装置配下に設け、外部記憶制御装置間をインタフェースケーブルで接続し、正側の外部記憶制御装置で受領した書き込み命令を副側の外部記憶制御装置に発行することで、正副の外部記憶装置のデータの2重化を保つ方法が一般的にとられている。
この方法については、特開平６−２１４８５３、特開平６−２９０１２５、特表平８−５０９５６５の各公報に記載されている。
データの２重化で使用する正副の外部記憶制御装置のそれぞれには複数の制御単位が設けられており、正副の外部記憶制御装置間のパスは、上位装置あるいは外部記憶装置に付属しているパネルからのオペレーションによって正副の各制御単位間に定義される。
従来の装置ではパスはその制御単位間に固定であり、制御単位にパスの追加及び削除を行う時は、オペレーションによる再定義が必要であった。
【０００３】
【発明が解決しようとする課題】
従来は、上記のように、パスはその制御単位間に固定であり、制御単位にパスの追加及び削除を行う時は、オペレーションによる再定義が必要であったため、障害などである制御単位間に定義されているパスが全て閉塞した場合、データの２重化は停止状態となり、その間は正副のデータの一貫性が失われてしまうという問題があった。
また、正副の外部記憶制御装置に制御単位が複数存在する場合、上位装置からのI/Oの頻度や２重化のデータ量などによって、各制御単位間のパスの稼動率に大きな差が生じることがあり、データの２重化の為のコピー性能に影響を及ぼすという問題があった。
本発明の目的は、上記の問題を解決することにあり、多重化データ記憶システムにおいて、外部記憶制御装置間のパスに障害が発生し、上記制御単位間に定義されているパスが閉塞した場合の多重化データの一貫性の保持をすること、及びパスの有効利用を図ることにある。
【０００４】
上記目的を達成するため、本発明の外部記憶制御装置は、上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、外部記憶制御装置の制御単位と、外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、制御単位間のパスの状態をチェックするパス状態チェック手段と、制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、制御単位間のパスの平均パス稼働率を算出する平均パス稼働率算出手段と、制御単位間のパスに閉塞したパスが発生した場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より小さいとき、未定義パス登録テーブルから未定義パスを選択し、この選択された未定義パスを、閉塞したパスが発生した制御単位間にパスとして追加する手段と、未定義パス登録テーブルに選択可能な未定義パスがない場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、この削除したパスを、閉塞したパスが発生した制御単位間にパスとして追加する手段とを備えることを特徴とする。
【０００５】
本発明の外部記憶制御装置は、上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、外部記憶制御装置の制御単位と、外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、制御単位間のパスの平均稼働率を算出する平均パス稼働率算出手段と、制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間がある場合に、未定義パス登録テーブルから未定義パスを選択し、この選択した未定義パスを前記制御単位間にパスとして追加する手段と、未定義パス登録テーブルに選択可能な未定義パスがない場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、この削除したパスを平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間にパスとして追加する手段を備えることを特徴とする。
【０００６】
この削除する手段は、選択された制御単位間の平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さいときに、選択された制御単位間のパスのうち１本のパスを選択して削除するように構成してもよい。
【０００７】
本発明の外部記憶制御装置は、更に、元未定義パスが接続されている制御単位間を選出する手段と、選出された制御単位間の中から平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さい制御単位間を選出し、この選出した制御単位間のパスのうちパス稼働率が予め定められた限界値より小さいパスを選出する手段と、この選出されたパスを削除し、未定義パス登録テーブルに登録する手段を備えてもよい。
【０００９】
【発明の実施の形態】
図１は、本発明の実施例におけるデータ処理システムの構成図である。
データ処理システムは主記憶装置１、チャネル装置２、正ディスク制御装置３と正ディスク装置４から成る正システムと、正システムと同様に主記憶装置５、チャネル装置６、副ディスク制御装置７と副ディスク装置８から成る副システムから成る。
正副ディスク制御装置はそれぞれＮ個の制御単位にわけられており、各制御単位が複数のディスク装置を制御する。
チャネル装置と正副ディスク制御装置はそれぞれインタフェースケーブル９、１０で接続されている。
また、正副ディスク制御装置間の入出力の制御にはESCONチャネルを用い、お互いに複数のインタフェースケーブルで接続されている。実施例では、インタフェースケーブル１１は光ケーブルである。
【００１０】
図２は正ディスク制御装置３と副ディスク制御装置７の内部構造を表している。
正ディスク制御装置３はチャネルコマンド解析部１２、副ディスク制御装置コマンド発行部１３、パス追加処理部１４、パス削除処理部１５、定義されているパスの情報を記憶するパス登録テーブル１６、どの制御単位間にも属さないパスのIDを記憶する未定義パス登録テーブル１７、登録されているパスの状態をチェックするパス状態チェック部１８、及び制御単位間の１パスあたりの平均稼働率を計算する制御単位間平均パス稼働率算出部１９、１パスあたりの稼働率を計算するパス稼働率算出部２０、各パスの単位時間あたりのパス占有時間を測定するパス占有時間測定部２１、パス占有時間測定部が測定した各パスの最新の単位時間あたりのパス占有時間を記憶するパス占有時間記憶テーブル２２、及び定期的に制御単位間の平均パス稼動率を算出し、パスの追加を行う必要のある制御単位間の有無を判断するパス追加実行判断部２３からなる。
【００１１】
未定義パスの登録は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが未定義パス追加用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス追加処理部１４にて当該パスのIDを未定義パス登録テーブル１７に登録することで処理される。
副ディスク制御装置７は、正ディスク制御装置コマンド発行部２４、定義されているパスの情報を記憶するパス登録テーブル２５、及び正ディスク制御装置コマンド解析部２６からなる。
また、正副ディスク制御装置間の1本の物理的なインタフェースケーブル１１について複数の論理的なパスが定義可能であり、正ディスク制御装置３と副ディスク制御装置７の各制御単位間に複数の論理パス２７が定義されている。
ここで正副ディスク御装置間のパスの接続にESCONチャネルを用いた本実施例における論理パスの確立及び削除の流れを以下に示す。
【００１２】
論理パスの確立は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが論理パス確立用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス追加処理部１４にて正ディスク制御装置３にて確立する論理パスのLPN(Logical Path Number)を決定した後、ESCONプロトコルによりパス追加処理部１４が副ディスク制御装置コマンド発行部１３から副ディスク制御装置７へALA(Acquire Link Address)フレームを発行することで接続先のリンクアドレスを取得し、
続いてRID(Request Node Identifier)フレームを発行することで接続先のNode IDを取得した後、ELP(Establish Logical Path)フレームを発行することで論理パス毎に確立する。
ここでLPNとは正副ディスク制御装置内にてそれぞれ別々に確立したパスを一意に識別できる値である。
ELPフレームにはパラメータとして正ディスク制御装置のリンクアドレス及び論理アドレスと、副ディスク制御装置のリンクアドレス及び論理アドレスとを指定する。ここでリンクアドレスとは後述するESCDのポートIDであり、論理アドレスとは各制御単位に付けられた番号である。
リンクアドレスと論理アドレスはその組み合わせにより、接続先のディスク憶制御装置内の論理パスを一意に識別できる値である。
【００１３】
正副ディスク制御装置間にはデータ転送経路のダイナミックな切り替えを行う機能をもつESCD(ESCON Director)と呼ばれる複数のポートを持つ動的スイッチング機構を仲介することが可能である。
リンクアドレスはESCDの複数のポートに固定的に割り当てられた番号（ポートＩＤ）に対応している。
論理アドレスはディスク制御装置の各制御単位に割り当てられた番号に対応している。
【００１４】
副ディスク制御装置では、受信したELPフレームを正ディスク制御装置コマンド解析部２６で解析した後、副ディスク制御装置において確立するパスのLPN(Logical Path Number)を決定し、LPNと接続先のリンクアドレス及び論理アドレスが対応する形で、それぞれの値をパス登録テーブル２５に記憶する。
副ディスク制御装置７はその後、正ディスク制御装置コマンド発行部２４から、ELPフレームの終了報告としてLPE(Logical Path Established)フレームを正ディスク制御装置３に送信する。
正ディスク制御装置３がLPEフレームを受信すると、パス追加処理部１４はELPフレーム送信前に確定しているLPNと接続先のリンクアドレス及び論理アドレスが対応する形で、それぞれの値をパス登録テーブル１６に記憶する。
この時点でパス確立処理が終了する。
【００１５】
論理パスの解除はRLP(Remove Logical Path)フレームによって、論理パス毎にパスを解除する。
論理パスの解除は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが論理パス解除用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス削除処理部１５にて削除する論理パスのLPNを確定した後、RLPフレームを副ディスク制御装置コマンド発行部１３より送信する。
RLPフレームにはパラメータとして正副ディスク制御装置のリンクアドレス及び論理アドレスを指定する。
副ディスク制御装置７では、受信したRLPフレームを正ディスク制御装置コマンド解析部２６で解析した後、正ディスク制御装置３のリンクアドレス及び論理アドレスからパス登録テーブル２５を検索し、該当する情報をテーブルから削除する。
副ディスク制御装置７はその後、正ディスク制御装置コマンド発行部２４よりLPR(Logical Path Removed)フレームを正ディスク制御装置３に送信する。正ディスク制御装置３はLPRフレームを受信すると、パス削除処理部１５にてRLP送信前に決定しているLPNでパス登録テーブル１６を検索し、該当する論理パスの情報をテーブルから削除する。
この時点で論理パス削除処理が終了する。
【００１６】
図３は正ディスク制御装置３のパス登録テーブル１６の構造を表している。
当テーブルはLPN毎に別れており、最大256論理パス分の情報が記憶でき、各論理パスについて接続先のリンクアドレスと論理アドレス、及び元未定義パスであることを判断する未定義パス情報、ならびに各パスの状態が記憶できる。
図４は副ディスク制御装置７のパス登録テーブル２５の構造を表している。
当テーブルはLPN毎に別れており、最大256論理パス分の情報が記憶でき、各論理パスの接続先のリンクアドレスと論理アドレスが記憶できる。
【００１７】
図３、図４への記入例は、図５に示すように正副ディスク制御装置間に２本の論理パスがESCDを仲介して確立されている状態を表している。
図３におけるLPNの ０ｘ１０ （１６進法表示）は正ディスク制御装置３において確立された論理パスのLPNを示し、この論理パスはリンクアドレス ０ｘａ０のポート（図５参照）に接続され、さらに副ディスク制御装置７の論理アドレス３の制御単位３に接続されていることを示している。また、このパスは通常のパスであり、正常状態にあることを示している。
また、図３では、正ディスク制御装置３のLPN＝ ０ｘ２０ (副ディスク制御装置７のLPN＝ ０ｘ５０ )のパスは元未定義パスであり、現在閉塞状態にあることを表している。
図４におけるLPNの ０ｘ４０ は副ディスク制御装置７において確立された論理パスのLPNを示し、この論理パスはリンクアドレス ０ｘ１０ のポート（図５参照）に接続され、さらに正ディスク制御装置３の論理アドレス１の制御単位１に接続されていることを示している。
【００１８】
図５は、正副ディスク制御装置間に２本の論理パスがESCDを仲介して確立されている状態を表しており、図３、図４の記入例によれば、正ディスク制御装置３の制御単位１からの正ディスク制御装置３内のLPN ０ｘ１０ の論理パスは、正ディスク制御装置３のポートを介してESCDのポート ０ｘ１０ に接続され、ESCDのポート ０ｘａ０ を経て副ディスク制御装置７のポートに到り、さらに副ディスク制御装置７内のLPN ０ｘ４０ の論理パスにより副ディスク制御装置７の制御単位３に接続されていることを示している。
同様に、制御単位２からの正ディスク制御装置３内のLPN ０ｘ２０ の論理パスは、正ディスク制御装置３のポートを介してESCDのポート ０ｘ１０ に接続され、ESCDのポート ０ｘｂ０ を経て副ディスク制御装置７のポートに到り、さらに副ディスク制御装置７内のLPN ０ｘ５０ の論理パスにより副ディスク制御装置７の制御単位０に接続されていることを示している。
【００１９】
図６、図７はパスの自動追加および自動削除の処理のフローを表している。
本実施例では、正常な論理パス本数が最小パス本数より少なくなった制御単位間と、平均パス稼動率がパス稼働率限界値を超えたパス制御単位間をパス自動追加の対象とする。
ここで、最小パス本数とパス稼働率限界値はオペレータが制御単位間のパスを定義する契機に設定する値である。
【００２０】
まず、正常な論理パス本数が最小パス本数より少なくなった制御単位間は次のように検出する(ケース１)。
パス障害である制御単位間のパスの閉塞が発生したとき、パス状態チェック部１８はパス登録テーブル１６を参照して当該制御単位間の全てのパス状態をチェックする。
その結果、当該制御単位間のに定義されているパスのうち、正常に稼動しているパス数が最小パス本数より小さい値であった場合(ステップ１００)、当該制御単位間をパス自動追加の対象とする。
当該制御単位間の正常な論理パス本数が最小パス本数以上の場合、パス状態チェック部１８は処理を終了する。
【００２１】
次に平均パス稼動率がパス稼働率限界値を超えた制御単位間は次のように検出する(ケース２)。
パス追加実行判断部２３は制御単位間平均パス稼働率算出部１９で定期的に各制御単位間の平均パス稼動率を算出する（ステップ１２０）。
平均パス稼動率は次のように求められる。
パス占有時間測定部２１で測定された各パスの占有時間に関するデータはパス占有時間記憶テーブル２２に格納されており、パス稼働率算出部２０は、このパス占有時間記憶テーブル２２を参照して各パスの稼働率を算出する。
制御単位間平均パス稼働率算出部１９は、パス稼働率算出部２０で得られた各パスの稼働率を用いて、制御単位間に定義されている全てのパスを対象にした平均パス稼働率を算出する。
【００２２】
算出した結果、ある制御単位間の平均パス稼働率がパス稼働率限界値を超えている場合（ステップ１３０）、当該制御単位間をパス自動追加の対象とする。
パス稼働率限界値を超えている制御単位間がなかった場合、ステップ１１０に戻る（ステップ１３０）。なお、ステップ１１０は、平均パス稼働率算出を一定時間間隔で行うために設けられたものである。
以上のケース１、ケース２の処理で検出したパス自動追加の対象となる制御単位間を制御単位間Ｘとし（ステップ１４０）、フローの続きを以下に述べる。
【００２３】
パス追加処理部１４は、未定義パス登録テーブルに登録されているパスがあれば（ステップ１５０）、未定義パス登録テーブル１７から１パス分の情報を削除し（ステップ１６０）、当該パスを前述したパス確立の処理を実行して制御単位間Ｘに追加する(ステップ１７０)。
未定義パス登録テーブルに登録されているパスがなければ（ステップ１５０）、パス状態チェック部１８にて正常に稼動しているパス数が最小パス本数を超えている制御単位間を選別する（ステップ２００）。
【００２４】
パス削除処理部１５は、選別した制御単位間のパスの平均稼動率を制御単位間平均パス稼働率算出部１９で算出し、その値が最小である制御単位間を決定する（ステップ２１０）。
この制御単位間を制御単位間Ｙとする（ステップ２２０）。
もし正常に稼動しているパスが最小パス本数を超えている制御単位間が無ければフローを終了する（ステップ２００）。
ここで制御単位間Ｘが、ケース２のパス稼働率限界値を超えていることによって検出された制御単位間である場合(ステップ２３０)、制御単位間Ｙのパスの平均稼動率がパス稼働率限界値を超えていればフローを終了する(ステップ２４０)。
次にパス稼働率算出部２０にて制御単位間Ｙの全パスの稼働率を算出し、稼動率が最小であるパスを決定する（ステップ２５０）。
そして、当該パスを制御単位間Ｙから削除する(ステップ２６０)。
次いで、パス追加処理部１４は、同パスを前述したパス確立の処理を実行して制御単位間Ｘに追加する(ステップ１７０)。
【００２５】
図８は未定義パスとして登録したパスをある制御単位間に追加した後、再度未定義パスに戻すフローを表している。
パス状態チェック部１８は定期的に元未定義パスが定義されている制御単位間を選出する（ステップ３１０）。
そのような制御単位間がない場合はフローの先頭に戻る（ステップ３２０）。
【００２６】
パス削除処理部１５は選出した全制御単位間の平均パス稼働率を制御単位間平均パス稼働率算出部１９にて算出し、その値がパス稼働率限界値以下の制御単位間を選出する（ステップ３３０）。
そのような制御単位間がない場合はフローの先頭に戻る（ステップ３４０）。
【００２７】
次に選出した全制御単位間に定義されている元未定義パスのパス稼働率をパス稼働率算出部２０にて算出し、その値がパス稼働率限界値以下の元未定義パスを特定する（ステップ３５０）。
そのようなパスがない場合はフローの先頭に戻る（ステップ３６０）。
【００２８】
パス削除処理部１５は特定した全ての元未定義パスを削除する(ステップ３７０)。
その後、正ディスク制御装置３ではパス追加処理部１４にて、削除した元未定義パスを未定義パス登録テーブル１７に登録し、フローの先頭に戻る（ステップ３８０）。
【００２９】
【発明の効果】
業務を実行する正側の外部記憶制御装置とそのバックアップデータを保有する副側の外部記憶制御装置から成る環境において、正側の外部記憶制御装置と副側の外部記憶制御装置間のパスをパスの状態に応じて追加および削除することが可能になる。
また、これによりバックアップデータの一貫性を保持することができ、さらにパスを有効的に利用できる。
【図面の簡単な説明】
【図１】本発明の実施例におけるデータ処理システムの概略構成を示すブロック図である。
【図２】図１における正ディスク制御装置及び副ディスク制御装置の内部構成を示すブロック図である。
【図３】正ディスク制御装置のパス登録テーブルの構成例を示す図である。
【図４】副ディスク制御装置のパス登録テーブルの構成例を示す図である。
【図５】正副ディスク制御装置間のパス接続状態の例を示す図である。
【図６】本実施例におけるパスの自動追加および自動削除の処理のフローチャートを示す図である。
【図７】図６のフローチャートの続きのフローチャートを示す図である。
【図８】未定義パスとして登録したパスをある制御単位間に追加した後、再度未定義パスに戻すフローチャートを示す図である。
【符号の説明】
１、５ 主記憶装置
２、６ チャネル装置
３ 正ディスク制御装置
４ 正ディスク装置
７ 副ディスク制御装置
８ 副ディスク装置
９、１０ インタフェースケーブル
１１ 正副ディスク制御装置間インターフェースケーブル
１２ チャネルコマンド解析部
１３ 副ディスク制御装置コマンド発行部
１４ パス追加処理部
１５ パス削除処理部
１６ パス登録テーブル
１７ 未定義パス登録テーブル
１８ パス状態チェック部
１９ 制御単位間平均パス稼働率算出部
２０ パス稼働率算出部
２１ パス占有時間測定部
２２ パス占有時間記憶テーブル
２３ パス追加実行判定部
２４ 正ディスク制御装置コマンド発行部
２５ パス登録テーブル
２６ 正ディスク制御装置コマンド解析部
２７ 正副ディスク制御装置間論理パス
【発明の属する技術分野】
本発明は、上位装置からの書き込み命令により外部記憶装置にデータを記憶する外部記憶制御装置に係り、特に、バックアップデータの記憶に係る外部記憶制御装置間に設定されるパスの追加、削除等の制御を行う外部記憶制御装置に関する。
【０００２】
【従来の技術】
上位装置で使用するデータを複数の外部記憶装置に保持する方法として、同一データを保持する正副の外部記憶装置を異なる外部記憶制御装置配下に設け、外部記憶制御装置間をインタフェースケーブルで接続し、正側の外部記憶制御装置で受領した書き込み命令を副側の外部記憶制御装置に発行することで、正副の外部記憶装置のデータの2重化を保つ方法が一般的にとられている。
この方法については、特開平６−２１４８５３、特開平６−２９０１２５、特表平８−５０９５６５の各公報に記載されている。
データの２重化で使用する正副の外部記憶制御装置のそれぞれには複数の制御単位が設けられており、正副の外部記憶制御装置間のパスは、上位装置あるいは外部記憶装置に付属しているパネルからのオペレーションによって正副の各制御単位間に定義される。
従来の装置ではパスはその制御単位間に固定であり、制御単位にパスの追加及び削除を行う時は、オペレーションによる再定義が必要であった。
【０００３】
【発明が解決しようとする課題】
従来は、上記のように、パスはその制御単位間に固定であり、制御単位にパスの追加及び削除を行う時は、オペレーションによる再定義が必要であったため、障害などである制御単位間に定義されているパスが全て閉塞した場合、データの２重化は停止状態となり、その間は正副のデータの一貫性が失われてしまうという問題があった。
また、正副の外部記憶制御装置に制御単位が複数存在する場合、上位装置からのI/Oの頻度や２重化のデータ量などによって、各制御単位間のパスの稼動率に大きな差が生じることがあり、データの２重化の為のコピー性能に影響を及ぼすという問題があった。
本発明の目的は、上記の問題を解決することにあり、多重化データ記憶システムにおいて、外部記憶制御装置間のパスに障害が発生し、上記制御単位間に定義されているパスが閉塞した場合の多重化データの一貫性の保持をすること、及びパスの有効利用を図ることにある。
【０００４】
上記目的を達成するため、本発明の外部記憶制御装置は、上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、外部記憶制御装置の制御単位と、外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、制御単位間のパスの状態をチェックするパス状態チェック手段と、制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、制御単位間のパスの平均パス稼働率を算出する平均パス稼働率算出手段と、制御単位間のパスに閉塞したパスが発生した場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より小さいとき、未定義パス登録テーブルから未定義パスを選択し、この選択された未定義パスを、閉塞したパスが発生した制御単位間にパスとして追加する手段と、未定義パス登録テーブルに選択可能な未定義パスがない場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、この削除したパスを、閉塞したパスが発生した制御単位間にパスとして追加する手段とを備えることを特徴とする。
【０００５】
本発明の外部記憶制御装置は、上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、外部記憶制御装置の制御単位と、外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、制御単位間のパスの平均稼働率を算出する平均パス稼働率算出手段と、制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間がある場合に、未定義パス登録テーブルから未定義パスを選択し、この選択した未定義パスを前記制御単位間にパスとして追加する手段と、未定義パス登録テーブルに選択可能な未定義パスがない場合に、パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、この削除したパスを平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間にパスとして追加する手段を備えることを特徴とする。
【０００６】
この削除する手段は、選択された制御単位間の平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さいときに、選択された制御単位間のパスのうち１本のパスを選択して削除するように構成してもよい。
【０００７】
本発明の外部記憶制御装置は、更に、元未定義パスが接続されている制御単位間を選出する手段と、選出された制御単位間の中から平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さい制御単位間を選出し、この選出した制御単位間のパスのうちパス稼働率が予め定められた限界値より小さいパスを選出する手段と、この選出されたパスを削除し、未定義パス登録テーブルに登録する手段を備えてもよい。
【０００９】
【発明の実施の形態】
図１は、本発明の実施例におけるデータ処理システムの構成図である。
データ処理システムは主記憶装置１、チャネル装置２、正ディスク制御装置３と正ディスク装置４から成る正システムと、正システムと同様に主記憶装置５、チャネル装置６、副ディスク制御装置７と副ディスク装置８から成る副システムから成る。
正副ディスク制御装置はそれぞれＮ個の制御単位にわけられており、各制御単位が複数のディスク装置を制御する。
チャネル装置と正副ディスク制御装置はそれぞれインタフェースケーブル９、１０で接続されている。
また、正副ディスク制御装置間の入出力の制御にはESCONチャネルを用い、お互いに複数のインタフェースケーブルで接続されている。実施例では、インタフェースケーブル１１は光ケーブルである。
【００１０】
図２は正ディスク制御装置３と副ディスク制御装置７の内部構造を表している。
正ディスク制御装置３はチャネルコマンド解析部１２、副ディスク制御装置コマンド発行部１３、パス追加処理部１４、パス削除処理部１５、定義されているパスの情報を記憶するパス登録テーブル１６、どの制御単位間にも属さないパスのIDを記憶する未定義パス登録テーブル１７、登録されているパスの状態をチェックするパス状態チェック部１８、及び制御単位間の１パスあたりの平均稼働率を計算する制御単位間平均パス稼働率算出部１９、１パスあたりの稼働率を計算するパス稼働率算出部２０、各パスの単位時間あたりのパス占有時間を測定するパス占有時間測定部２１、パス占有時間測定部が測定した各パスの最新の単位時間あたりのパス占有時間を記憶するパス占有時間記憶テーブル２２、及び定期的に制御単位間の平均パス稼動率を算出し、パスの追加を行う必要のある制御単位間の有無を判断するパス追加実行判断部２３からなる。
【００１１】
未定義パスの登録は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが未定義パス追加用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス追加処理部１４にて当該パスのIDを未定義パス登録テーブル１７に登録することで処理される。
副ディスク制御装置７は、正ディスク制御装置コマンド発行部２４、定義されているパスの情報を記憶するパス登録テーブル２５、及び正ディスク制御装置コマンド解析部２６からなる。
また、正副ディスク制御装置間の1本の物理的なインタフェースケーブル１１について複数の論理的なパスが定義可能であり、正ディスク制御装置３と副ディスク制御装置７の各制御単位間に複数の論理パス２７が定義されている。
ここで正副ディスク御装置間のパスの接続にESCONチャネルを用いた本実施例における論理パスの確立及び削除の流れを以下に示す。
【００１２】
論理パスの確立は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが論理パス確立用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス追加処理部１４にて正ディスク制御装置３にて確立する論理パスのLPN(Logical Path Number)を決定した後、ESCONプロトコルによりパス追加処理部１４が副ディスク制御装置コマンド発行部１３から副ディスク制御装置７へALA(Acquire Link Address)フレームを発行することで接続先のリンクアドレスを取得し、
続いてRID(Request Node Identifier)フレームを発行することで接続先のNode IDを取得した後、ELP(Establish Logical Path)フレームを発行することで論理パス毎に確立する。
ここでLPNとは正副ディスク制御装置内にてそれぞれ別々に確立したパスを一意に識別できる値である。
ELPフレームにはパラメータとして正ディスク制御装置のリンクアドレス及び論理アドレスと、副ディスク制御装置のリンクアドレス及び論理アドレスとを指定する。ここでリンクアドレスとは後述するESCDのポートIDであり、論理アドレスとは各制御単位に付けられた番号である。
リンクアドレスと論理アドレスはその組み合わせにより、接続先のディスク憶制御装置内の論理パスを一意に識別できる値である。
【００１３】
正副ディスク制御装置間にはデータ転送経路のダイナミックな切り替えを行う機能をもつESCD(ESCON Director)と呼ばれる複数のポートを持つ動的スイッチング機構を仲介することが可能である。
リンクアドレスはESCDの複数のポートに固定的に割り当てられた番号（ポートＩＤ）に対応している。
論理アドレスはディスク制御装置の各制御単位に割り当てられた番号に対応している。
【００１４】
副ディスク制御装置では、受信したELPフレームを正ディスク制御装置コマンド解析部２６で解析した後、副ディスク制御装置において確立するパスのLPN(Logical Path Number)を決定し、LPNと接続先のリンクアドレス及び論理アドレスが対応する形で、それぞれの値をパス登録テーブル２５に記憶する。
副ディスク制御装置７はその後、正ディスク制御装置コマンド発行部２４から、ELPフレームの終了報告としてLPE(Logical Path Established)フレームを正ディスク制御装置３に送信する。
正ディスク制御装置３がLPEフレームを受信すると、パス追加処理部１４はELPフレーム送信前に確定しているLPNと接続先のリンクアドレス及び論理アドレスが対応する形で、それぞれの値をパス登録テーブル１６に記憶する。
この時点でパス確立処理が終了する。
【００１５】
論理パスの解除はRLP(Remove Logical Path)フレームによって、論理パス毎にパスを解除する。
論理パスの解除は、上位装置あるいは外部記憶制御装置に付属しているパネルからオペレータが論理パス解除用のコマンドを発行した後、チャネルコマンド解析部１２でそのコマンドを解析し、パス削除処理部１５にて削除する論理パスのLPNを確定した後、RLPフレームを副ディスク制御装置コマンド発行部１３より送信する。
RLPフレームにはパラメータとして正副ディスク制御装置のリンクアドレス及び論理アドレスを指定する。
副ディスク制御装置７では、受信したRLPフレームを正ディスク制御装置コマンド解析部２６で解析した後、正ディスク制御装置３のリンクアドレス及び論理アドレスからパス登録テーブル２５を検索し、該当する情報をテーブルから削除する。
副ディスク制御装置７はその後、正ディスク制御装置コマンド発行部２４よりLPR(Logical Path Removed)フレームを正ディスク制御装置３に送信する。正ディスク制御装置３はLPRフレームを受信すると、パス削除処理部１５にてRLP送信前に決定しているLPNでパス登録テーブル１６を検索し、該当する論理パスの情報をテーブルから削除する。
この時点で論理パス削除処理が終了する。
【００１６】
図３は正ディスク制御装置３のパス登録テーブル１６の構造を表している。
当テーブルはLPN毎に別れており、最大256論理パス分の情報が記憶でき、各論理パスについて接続先のリンクアドレスと論理アドレス、及び元未定義パスであることを判断する未定義パス情報、ならびに各パスの状態が記憶できる。
図４は副ディスク制御装置７のパス登録テーブル２５の構造を表している。
当テーブルはLPN毎に別れており、最大256論理パス分の情報が記憶でき、各論理パスの接続先のリンクアドレスと論理アドレスが記憶できる。
【００１７】
図３、図４への記入例は、図５に示すように正副ディスク制御装置間に２本の論理パスがESCDを仲介して確立されている状態を表している。
図３におけるLPNの ０ｘ１０ （１６進法表示）は正ディスク制御装置３において確立された論理パスのLPNを示し、この論理パスはリンクアドレス ０ｘａ０のポート（図５参照）に接続され、さらに副ディスク制御装置７の論理アドレス３の制御単位３に接続されていることを示している。また、このパスは通常のパスであり、正常状態にあることを示している。
また、図３では、正ディスク制御装置３のLPN＝ ０ｘ２０ (副ディスク制御装置７のLPN＝ ０ｘ５０ )のパスは元未定義パスであり、現在閉塞状態にあることを表している。
図４におけるLPNの ０ｘ４０ は副ディスク制御装置７において確立された論理パスのLPNを示し、この論理パスはリンクアドレス ０ｘ１０ のポート（図５参照）に接続され、さらに正ディスク制御装置３の論理アドレス１の制御単位１に接続されていることを示している。
【００１８】
図５は、正副ディスク制御装置間に２本の論理パスがESCDを仲介して確立されている状態を表しており、図３、図４の記入例によれば、正ディスク制御装置３の制御単位１からの正ディスク制御装置３内のLPN ０ｘ１０ の論理パスは、正ディスク制御装置３のポートを介してESCDのポート ０ｘ１０ に接続され、ESCDのポート ０ｘａ０ を経て副ディスク制御装置７のポートに到り、さらに副ディスク制御装置７内のLPN ０ｘ４０ の論理パスにより副ディスク制御装置７の制御単位３に接続されていることを示している。
同様に、制御単位２からの正ディスク制御装置３内のLPN ０ｘ２０ の論理パスは、正ディスク制御装置３のポートを介してESCDのポート ０ｘ１０ に接続され、ESCDのポート ０ｘｂ０ を経て副ディスク制御装置７のポートに到り、さらに副ディスク制御装置７内のLPN ０ｘ５０ の論理パスにより副ディスク制御装置７の制御単位０に接続されていることを示している。
【００１９】
図６、図７はパスの自動追加および自動削除の処理のフローを表している。
本実施例では、正常な論理パス本数が最小パス本数より少なくなった制御単位間と、平均パス稼動率がパス稼働率限界値を超えたパス制御単位間をパス自動追加の対象とする。
ここで、最小パス本数とパス稼働率限界値はオペレータが制御単位間のパスを定義する契機に設定する値である。
【００２０】
まず、正常な論理パス本数が最小パス本数より少なくなった制御単位間は次のように検出する(ケース１)。
パス障害である制御単位間のパスの閉塞が発生したとき、パス状態チェック部１８はパス登録テーブル１６を参照して当該制御単位間の全てのパス状態をチェックする。
その結果、当該制御単位間のに定義されているパスのうち、正常に稼動しているパス数が最小パス本数より小さい値であった場合(ステップ１００)、当該制御単位間をパス自動追加の対象とする。
当該制御単位間の正常な論理パス本数が最小パス本数以上の場合、パス状態チェック部１８は処理を終了する。
【００２１】
次に平均パス稼動率がパス稼働率限界値を超えた制御単位間は次のように検出する(ケース２)。
パス追加実行判断部２３は制御単位間平均パス稼働率算出部１９で定期的に各制御単位間の平均パス稼動率を算出する（ステップ１２０）。
平均パス稼動率は次のように求められる。
パス占有時間測定部２１で測定された各パスの占有時間に関するデータはパス占有時間記憶テーブル２２に格納されており、パス稼働率算出部２０は、このパス占有時間記憶テーブル２２を参照して各パスの稼働率を算出する。
制御単位間平均パス稼働率算出部１９は、パス稼働率算出部２０で得られた各パスの稼働率を用いて、制御単位間に定義されている全てのパスを対象にした平均パス稼働率を算出する。
【００２２】
算出した結果、ある制御単位間の平均パス稼働率がパス稼働率限界値を超えている場合（ステップ１３０）、当該制御単位間をパス自動追加の対象とする。
パス稼働率限界値を超えている制御単位間がなかった場合、ステップ１１０に戻る（ステップ１３０）。なお、ステップ１１０は、平均パス稼働率算出を一定時間間隔で行うために設けられたものである。
以上のケース１、ケース２の処理で検出したパス自動追加の対象となる制御単位間を制御単位間Ｘとし（ステップ１４０）、フローの続きを以下に述べる。
【００２３】
パス追加処理部１４は、未定義パス登録テーブルに登録されているパスがあれば（ステップ１５０）、未定義パス登録テーブル１７から１パス分の情報を削除し（ステップ１６０）、当該パスを前述したパス確立の処理を実行して制御単位間Ｘに追加する(ステップ１７０)。
未定義パス登録テーブルに登録されているパスがなければ（ステップ１５０）、パス状態チェック部１８にて正常に稼動しているパス数が最小パス本数を超えている制御単位間を選別する（ステップ２００）。
【００２４】
パス削除処理部１５は、選別した制御単位間のパスの平均稼動率を制御単位間平均パス稼働率算出部１９で算出し、その値が最小である制御単位間を決定する（ステップ２１０）。
この制御単位間を制御単位間Ｙとする（ステップ２２０）。
もし正常に稼動しているパスが最小パス本数を超えている制御単位間が無ければフローを終了する（ステップ２００）。
ここで制御単位間Ｘが、ケース２のパス稼働率限界値を超えていることによって検出された制御単位間である場合(ステップ２３０)、制御単位間Ｙのパスの平均稼動率がパス稼働率限界値を超えていればフローを終了する(ステップ２４０)。
次にパス稼働率算出部２０にて制御単位間Ｙの全パスの稼働率を算出し、稼動率が最小であるパスを決定する（ステップ２５０）。
そして、当該パスを制御単位間Ｙから削除する(ステップ２６０)。
次いで、パス追加処理部１４は、同パスを前述したパス確立の処理を実行して制御単位間Ｘに追加する(ステップ１７０)。
【００２５】
図８は未定義パスとして登録したパスをある制御単位間に追加した後、再度未定義パスに戻すフローを表している。
パス状態チェック部１８は定期的に元未定義パスが定義されている制御単位間を選出する（ステップ３１０）。
そのような制御単位間がない場合はフローの先頭に戻る（ステップ３２０）。
【００２６】
パス削除処理部１５は選出した全制御単位間の平均パス稼働率を制御単位間平均パス稼働率算出部１９にて算出し、その値がパス稼働率限界値以下の制御単位間を選出する（ステップ３３０）。
そのような制御単位間がない場合はフローの先頭に戻る（ステップ３４０）。
【００２７】
次に選出した全制御単位間に定義されている元未定義パスのパス稼働率をパス稼働率算出部２０にて算出し、その値がパス稼働率限界値以下の元未定義パスを特定する（ステップ３５０）。
そのようなパスがない場合はフローの先頭に戻る（ステップ３６０）。
【００２８】
パス削除処理部１５は特定した全ての元未定義パスを削除する(ステップ３７０)。
その後、正ディスク制御装置３ではパス追加処理部１４にて、削除した元未定義パスを未定義パス登録テーブル１７に登録し、フローの先頭に戻る（ステップ３８０）。
【００２９】
【発明の効果】
業務を実行する正側の外部記憶制御装置とそのバックアップデータを保有する副側の外部記憶制御装置から成る環境において、正側の外部記憶制御装置と副側の外部記憶制御装置間のパスをパスの状態に応じて追加および削除することが可能になる。
また、これによりバックアップデータの一貫性を保持することができ、さらにパスを有効的に利用できる。
【図面の簡単な説明】
【図１】本発明の実施例におけるデータ処理システムの概略構成を示すブロック図である。
【図２】図１における正ディスク制御装置及び副ディスク制御装置の内部構成を示すブロック図である。
【図３】正ディスク制御装置のパス登録テーブルの構成例を示す図である。
【図４】副ディスク制御装置のパス登録テーブルの構成例を示す図である。
【図５】正副ディスク制御装置間のパス接続状態の例を示す図である。
【図６】本実施例におけるパスの自動追加および自動削除の処理のフローチャートを示す図である。
【図７】図６のフローチャートの続きのフローチャートを示す図である。
【図８】未定義パスとして登録したパスをある制御単位間に追加した後、再度未定義パスに戻すフローチャートを示す図である。
【符号の説明】
１、５ 主記憶装置
２、６ チャネル装置
３ 正ディスク制御装置
４ 正ディスク装置
７ 副ディスク制御装置
８ 副ディスク装置
９、１０ インタフェースケーブル
１１ 正副ディスク制御装置間インターフェースケーブル
１２ チャネルコマンド解析部
１３ 副ディスク制御装置コマンド発行部
１４ パス追加処理部
１５ パス削除処理部
１６ パス登録テーブル
１７ 未定義パス登録テーブル
１８ パス状態チェック部
１９ 制御単位間平均パス稼働率算出部
２０ パス稼働率算出部
２１ パス占有時間測定部
２２ パス占有時間記憶テーブル
２３ パス追加実行判定部
２４ 正ディスク制御装置コマンド発行部
２５ パス登録テーブル
２６ 正ディスク制御装置コマンド解析部
２７ 正副ディスク制御装置間論理パス
Claims (4)
- 上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、前記外部記憶制御装置の制御単位と、前記外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、
前記制御単位間のパスの状態をチェックするパス状態チェック手段と、
前記制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、
前記制御単位間のパスの平均パス稼働率を算出する平均パス稼働率算出手段と、
前記制御単位間のパスに閉塞したパスが発生した場合に、前記パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より小さいとき、前記未定義パス登録テーブルから未定義パスを選択し、この選択された未定義パスを、閉塞したパスが発生した制御単位間にパスとして追加する手段と、
前記未定義パス登録テーブルに選択可能な未定義パスがない場合に、前記パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ前記平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、
この削除したパスを、閉塞したパスが発生した制御単位間にパスとして追加する手段とを備えることを特徴とする外部記憶制御装置。 - 上位装置に接続され、複数の外部記憶装置を接続する制御単位を複数備える外部記憶制御装置であって、前記外部記憶制御装置の制御単位と、前記外部記憶制御装置に記憶されたデータのバックアップデータを記憶する複数の外部記憶装置を接続する制御単位を複数備える他の外部記憶制御装置の制御単位を１以上のパスで接続する外部記憶制御装置において、
前記制御単位間のパスの平均稼働率を算出する平均パス稼働率算出手段と、
前記制御単位間に未だ接続されていない未定義パスを登録する未定義パス登録テーブルと、
前記平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間がある場合に、前記未定義パス登録テーブルから未定義パスを選択し、この選択した未定義パスを前記制御単位間にパスとして追加する手段と、
前記未定義パス登録テーブルに選択可能な未定義パスがない場合に、前記パス状態チェック手段でチェックされた制御単位間の正常なパス本数が予め定められた閾値より大きく、かつ前記平均パス稼働率算出手段で算出した平均パス稼働率が最小の制御単位間を選択し、この選択した制御単位間のパスのうち１本のパスを選択して削除する手段と、
この削除したパスを前記平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より大きな制御単位間にパスとして追加する手段を備えることを特徴とする外部記憶制御装置。 - 請求項２に記載の外部記憶制御装置であって、
前記削除する手段は、選択された制御単位間の前記平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さいときに、選択された制御単位間のパスのうち１本のパスを選択して削除することを特徴とする外部記憶制御装置。 - 請求項１又は請求項２に記載の外部記憶制御装置であって、
元未定義パスが接続されている制御単位間を選出する手段と、
選出された制御単位間の中から前記平均パス稼働率算出手段で算出した平均パス稼働率が予め定められた限界値より小さい制御単位間を選出し、この選出した制御単位間のパス のうちパス稼働率が予め定められた限界値より小さいパスを選出する手段と、
この選出されたパスを削除し、前記未定義パス登録テーブルに登録する手段を備えることを特徴とする外部記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990599A JP3730053B2 (ja) | 1999-07-05 | 1999-07-05 | 外部記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990599A JP3730053B2 (ja) | 1999-07-05 | 1999-07-05 | 外部記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001022683A JP2001022683A (ja) | 2001-01-26 |
| JP3730053B2 true JP3730053B2 (ja) | 2005-12-21 |
Family
ID=16249173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18990599A Expired - Fee Related JP3730053B2 (ja) | 1999-07-05 | 1999-07-05 | 外部記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730053B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4699849B2 (ja) * | 2005-09-28 | 2011-06-15 | 株式会社日立製作所 | アクセスパス管理方法及び装置 |
| JP4813385B2 (ja) * | 2007-01-29 | 2011-11-09 | 株式会社日立製作所 | ストレージシステムの複数の論理リソースを制御する制御装置 |
-
1999
- 1999-07-05 JP JP18990599A patent/JP3730053B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001022683A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421723B1 (en) | Method and system for establishing a storage area network configuration | |
| US7159088B2 (en) | Storage system and data processing system | |
| US8683482B2 (en) | Computer system for balancing access load of storage systems and control method therefor | |
| US7992048B2 (en) | Computer system and method for performing failure detecting processing for a logical path | |
| US7925805B2 (en) | Critical resource management | |
| US7953952B2 (en) | Computer and method for controlling whether or not to release all real storage areas assigned to virtual volume | |
| US6615314B1 (en) | Disk array and method for reading/writing data from/into disk unit | |
| EP1837750A2 (en) | Computer system for controlling allocation of physical links and method thereof | |
| US20020178336A1 (en) | Storage subsystem and its controlling method | |
| US20030149848A1 (en) | Wire-speed data transfer in a storage virtualization controller | |
| JP2008083939A (ja) | 計算機システム及び動的ポート割当方法 | |
| JP2006504186A (ja) | 複数の伝送路フェイルオーバー、フェイルバックおよび負荷分散を備えるシステム | |
| WO2001073554A2 (en) | Automatic stand alone state recovery for peer to peer remote copy secondary volumes | |
| US20120047327A1 (en) | Disk array device and control method for the same | |
| JP2004013215A (ja) | ストレージシステム、ストレージサブシステム、および、それらを含む情報処理システム | |
| US8122151B2 (en) | Storage system for optimally controlling a plurality of data transfer paths and method therefor | |
| EP2107449A2 (en) | Storage system and control method of storage system | |
| US20080101236A1 (en) | Storage system and communication bandwidth control method | |
| US20140237306A1 (en) | Management device, management method, and medium | |
| JP3730053B2 (ja) | 外部記憶制御装置 | |
| JP4309321B2 (ja) | ネットワークシステムの運用管理方法及びストレージ装置 | |
| US7363431B1 (en) | Message-based distributed synchronization in a storage system | |
| US7512637B2 (en) | Storage system and undo processing method | |
| JP2001346181A (ja) | データ記憶部共有装置およびプログラム記録媒体 | |
| US20100049691A1 (en) | Data storage apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |