JP3723085B2 - Semiconductor device manufacturing method and manufacturing apparatus - Google Patents
Semiconductor device manufacturing method and manufacturing apparatus Download PDFInfo
- Publication number
- JP3723085B2 JP3723085B2 JP2001074253A JP2001074253A JP3723085B2 JP 3723085 B2 JP3723085 B2 JP 3723085B2 JP 2001074253 A JP2001074253 A JP 2001074253A JP 2001074253 A JP2001074253 A JP 2001074253A JP 3723085 B2 JP3723085 B2 JP 3723085B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor substrate
- bond
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、半導体装置の製造方法及び製造装置に係り、特に欠陥のない高信頼性のゲート酸化膜等の薄い絶縁膜を得る技術に関する。
【0002】
【従来の技術】
近年、LSIの高性能化・高速化に従って、MISFETの微細化が進んでいる。これに伴って、MISFETのゲート絶縁膜も薄膜化しており、極薄膜のシリコン絶縁膜を均一にかつ高い信頼性で形成する技術が求められている。この様な要求に対し、ゲート絶縁膜、特にシリコン酸化膜中にフッ素等のハロゲン元素を導入することで、膜質を改善する技術が知られている。
【0003】
シリコン酸化膜へのフッ素の導入方法には、▲1▼酸化前のシリコン基板表面にフッ素を吸着させておく方法、▲2▼酸化時にフッ素化物ガス、例えばNF3ガスを添加する方法、▲3▼イオン注入によりフッ素イオンを導入する方法、などがある。これらの中では、フッ素の濃度の制御性の点からイオン注入でフッ素を導入する方法が好ましい。またフッ素のイオン注入には、酸化前に基板に注入する方法、ゲート絶縁膜形成後に注入する方法、或いはゲート電極形成後にゲート電極を通してイオン注入する方法等があるが、基板やゲート絶縁膜への注入ダメージを最小限に抑えられるためには、ゲート電極中にイオン注入し、熱拡散でゲート絶縁膜中へフッ素を導入する方法が最適である。
【0004】
半導体装置においては、素子の配線間を電気的に絶縁するために層間絶縁膜が用いられている。従来、この層間絶縁膜としては、熱酸化SiO2膜、またはシランやテトラエトキシシラン(TEOS)などのガスを原料として減圧または常圧での化学的気相成長法(CVD)により形成されたSiO2膜が使用されている。特にアルミニウム(Al)配線間の絶縁には、400°C程度の低温で形成できることから、TEOSとO2あるいはO3を用いたプラズマCVD(PE−CVD)法によるSiO2膜が使用されている。
【0005】
近年、半導体素子の高集積化、高速化に伴い信号伝達の遅延が問題となっている。これは、素子の微細化に伴い配線間隔が狭くなり配線間容量(C)が増大すること、および配線断面積の縮小による配線抵抗(R)の増大の相乗により信号伝達の時定数が増大する(RC遅延)ことによる。その対策として、Alより比抵抗の低いCu,Agを配線材料として配線抵抗を低減すること、および有機塗布絶縁膜等を用いることにより配線間に介在する絶縁膜の比誘電率を低下させ配線間容量を低減すること、の2点が精力的に開発され実用化され始めている。
【0006】
この様な配線間に介在する層間絶縁膜の比誘電率の低減化については、有機塗布絶縁膜に先立って、SiO2膜中へのフッ素の導入が有効である事が報告され、実用段階にある。層間絶縁膜へのフッ素の導入法については、前述したフッ素イオン注入法に加えて、SiF(OC2H5)3とH2Oとを用いたCVD法、H2SiF6の過飽和水溶液に硼酸水溶液を添加し液相でSiO2を析出させる方法、TEOSとO2およびFを含有するガス(CF4,NF3等)を用いたプラズマCVD法、シランとO2およびFを含有するガス用いたプラズマCVD法、が公知である。
【0007】
【発明が解決しようとする課題】
以上のように、絶縁膜、特にSiO2ゲート絶縁膜の信頼性改善に対してフッ素添加の有効性は既に確認されている。しかし、最も好ましいフッ素のイオン注入法である、ゲート電極中にイオン注入して、予め形成されているゲート絶縁膜中へ熱拡散させる方法の場合でさえも、フッ素導入過程における絶縁膜中でのフッ素と絶縁膜のネットワーク結合との反応を制御する事は困難である。これは次のような理由による。
【0008】
フッ素は基板/絶縁膜界面近傍、いわゆる界面遷移層、における歪んでエネルギー的に不安定なSi−O結合を優先的に切断しSi−F結合を形成して安定化させると共に、SiダングリングボンドやSi−H結合をSi−F結合によって安定化させる。しかし一方で、あるクリティカルなフッ素濃度以上では、エネルギー的に安定なSi−O結合の一部までも切断する場合が生じる。これは、予め形成されている絶縁膜中へ高温の熱拡散によってフッ素を導入するために、Si−O結合との反応性の非常に高いフッ素の生成が避けられず、その反応性を抑制することができないことによる。さらに、未反応のフッ素は大気放置等によって吸湿し、Si−OHの生成とフッ素の脱離を起こし、脱離したフッ素は層間絶縁膜の上層および下層に配置された金属配線層にまで拡散し、配線の腐食や密着性劣化を誘起するという問題を生ずる。
【0009】
この発明は、上記事情を考慮してなされたもので、反応性を制御したフッ素又は重水素を含む分子の供給によってゲート酸化膜等の薄い絶縁膜の信頼性向上を図ることを可能とした半導体装置の製造方法と製造装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板に、化学的気相成長法により絶縁膜を堆積する膜堆積工程と、前記半導体基板の表面近傍でフッ素或いは重水素を含んで熱的非平衡状態に振動励起された分子を生成してこれを前記絶縁膜の表面に供給することにより前記絶縁膜を改質する膜改質工程と、を有することを特徴とする。
【0011】
またこの発明において、具体的に、フッ素あるいは重水素を含有する振動励起状態にある反応性の高い、すなわち熱的非平衡状態にある分子を生成し絶縁膜表面に供給する膜改質工程においては、F2ガスから生成したフッ素原子と、H2,D2あるいはHDとを、絶縁膜を堆積した基板表面近傍で反応させることにより生成させた、熱的非平衡状態のHF,DFが用いられる。この場合、フッ素原子と、H2,D2,HDから選ばれた一種とはそれぞれ、原子線ビーム及び分子線ビームとして半導体基板の表面近傍に導入して、HF,DFを生成すればよい。
【0012】
絶縁膜のネットワークの主たる結合の解離反応性の極めて高い活性種であるフッ素原子を用いた場合には、構造的にはそれ程脆弱ではないネットワーク部分さえも結合解離される確率が高くなる事を避ける事ができない。これに対して、この発明によると、反応性が抑制されたHFあるいはDFという分子を用いるため、それが抑制される。しかも、HF,DFが振動励起されているため、それらが熱的平衡状態にある場合と比べるとH−F,D−Fの解離反応性が高くなり、脆弱なネットワーク部分のみをより効率的かつ選択的に解離し終端できる。
【0013】
この発明による絶縁膜の膜改質には、反応性が抑制された分子を用いるため、この制御された分子状態を改質に有効に利用できる膜厚はごく浅い領域である。これは、より深い領域に達する間に失活し、熱的平衡状態での処理と変わらなくなるからである。従って、必要な絶縁膜厚を得るためには、膜堆積工程と膜改質工程とを単位膜厚毎に複数回反復して、所望膜厚の絶縁膜を形成することが好ましい。これによりゲート酸化膜などの薄い絶縁膜の信頼性劣化の原因となる構造的欠陥を全膜厚にわたって除去することができ、したがって長期信頼性の改善をはかった半導体デバイスが実現できる。なおこの発明が対象とする絶縁膜としては具体的に、電極/ゲート絶縁膜/半導体基板のMIS型素子や、電極/絶縁膜/電極というMIM型素子(例えばキャパシタ)に用いられる薄い素子絶縁膜等が挙げられる。
【0014】
この発明に係る半導体装置の製造装置は、半導体基板をセットして化学的気相成長法により前記半導体基板に絶縁膜を堆積する気相成長装置と、この気相成長装置内で前記半導体基板に堆積された絶縁膜を改質するために、フッ素原子と、H2,D2,HDから選ばれた一種とをそれぞれ、原子線ビーム及び分子線ビームとして導入して、前記半導体基板の表面近傍で熱的非平衡状態にある振動励起されたHF又はDFを生成させるビーム導入装置と、を有することを特徴とする。
【0015】
この様に気相成長装置に、原子線ビーム及び分子線ビームの導入装置を備えることにより、絶縁膜堆積と、その堆積された絶縁膜に熱的非平衡状態にある振動励起されたHF又はDFを供給する工程とを繰り返して、欠陥のない所望膜厚の絶縁膜を得ることが可能になる。
特にビーム導入装置は、原子線ビーム導入管と分子線ビーム導入管とを設けて、気相成長装置内で、半導体基板に平行で互いに交差した原子線ビームと分子線ビームが好ましくは複数本ずつ導入されるようにする。これにより、半導体基板の表面近傍で反応性の抑制されたHF又はDFを均一分布をもって生成することができ、基板内の絶縁膜を均等に改質することが可能になる。
【0016】
この発明においては、例えばCVD法を用いてSiO2絶縁膜を形成する場合には原料ガスとして、無機シランガスと酸化剤ガス、或いは有機シランガスと酸化剤ガスが用いられる。無機シランガスとしては、SiH4,SiD4,Si2H6,Si2D6などが挙げられる。有機シランガスとしてはTEOS,HSi(OC2H5)3,H2Si(OC2H5)2、およびそれらの重水素置換体などが挙げられる。酸化剤ガスとしては、O2,N2O,NOなどが挙げられる。シリコン窒化膜あるいはシリコン酸窒化膜を形成する場合には、前記のガスの他にN2,NH3などが加えられる。金属絶縁膜を形成する場合には、シランガスに換えてあるいは加えて、C16H36O4Zr、C16H36O4Hf、TiCl4、ZrCl4、HfCl4等の、金属錯体ガスを用いればよい。
【0017】
【発明の実施の形態】
実施の形態の説明に先立って、この発明の手法原理を説明する。
この発明において、堆積された絶縁膜を改質する工程では、フッ素あるいは重水素を含有する振動励起状態にある反応性の高い、すなわち熱的非平衡状態にある分子を絶縁膜表面に供給する。具体的にこの工程においては、F2ガスから生成したフッ素原子と、H2,D2あるいはHDとを、絶縁膜を形成する系内において反応させることにより生成させた熱的非平衡状態のHF,DFを用いる。この様な熱的非平衡状態のHF,DFが生成される過程を説明する。
【0018】
図1は、F+H2→H+HF(ν’)という反応における生成物HF(ν’)の振動状態分布のサプライザル解析を示している。図1(a)は反応経路に沿った反応ポテンシャルエネルギー変化、図1(b)は振動状態分布の観測値P(ν’)と振動回転近似でのプライア分布P0(ν’)、図1(c)はサプライザルを示す。ここで、ν’は振動量子数である。プライア分布とは、反応が(振動回転)量子状態の統計学的重率に比例して起こるとした時、反応性生物の(振動回転)内部状態のエネルギー分布割合である。サプライザルとは、実際の内部状態のエネルギー分布とプライア分布とのずれを示す尺度であり、実際の分布とプライア分布との比の対数で表される。サプライザル解析により、実際には観測が困難な高い振動状態への分岐比を推定することができる。
【0019】
F+H2→H+HF(ν’)という反応の反応ポテンシャルエネルギー面は、例えばJ.Chem.Phys.,vol.104,p.6515(1996)で高精度な第一原理計算結果が報告されている。基底状態のF(2P3/2)とH2(1Σg+)について、FとH2が共線衝突する場合の反応障壁Ea(collinear)は1.84kcal/mol、最も低い折れ曲がり構造の遷移状態を経る場合の反応障壁Ea(bent)は1.45±0.25kcal/molである。更に、Fのスピン軌道相互作用を考慮するとF(2P1/2)はF(2P3/2)よりも+1.15kcal/molだけ高エネルギー状態にあるため、実効的な反応障壁は約0.35kcal/molだけ増大し、Ea(collinear)は2.18±0.25kcal/mol、Ea(bent)は1.80±0.25kcal/molとなる。
【0020】
なお、反応熱Q(発熱)は31.77kcal/molであり、実測値31.73kcal/molとよく一致している。図1(b)では、振動回転近似でのプライア分布P0(ν’)は振動量子数ν’の増大と共にほぼ指数関数的に減少するのに対して、この反応系での実際の振動状態分布の観測値P(ν’)はHF(ν’=2)への分岐が最も支配的であることがわかる。この点については以下で詳述する。図1(c)では、サプライザルが振動量子数ν’と線形の関係にあることがわかる。この反応系ではν’=3までが発熱反応系である。
【0021】
図2〜図4は、実測データを示す。図2には、J.Chem.Soc.,Faraday Trans.,vol.93,p.673(1997)で報告されている、F+n−H2→H+HF(ν’)について衝突エネルギーEcollを変えた時の振動状態分布の重心系での衝突角度依存性を示す。Θ=0°は前方散乱であり、F原子の入射方向の並進ベクトルを持ったHF分子が生成されることに対応する。この図から、HF(ν’=3)の振動状態は前方散乱において選択的に生成できること、およびHF(ν’=2)状態がいずれの衝突エネルギーにおいても支配的に生成されること、がわかる。
【0022】
図3は、J.Chem.Phys.,vol.113,p.3633(2000)で報告されている、F+HD→D+HF(ν’)について衝突エネルギーEcoll(Kcal/mol)を変えた時の振動状態分布の分岐比と振動励起関数(断面積)σ(Ec)を示す。図4は図3と同じ報告にある、F+HD→H+DF(ν’)の場合の結果である。反応ポテンシャル面は基本的に図1(a)と同じであり、HとDの違いは振動状態の分布に現れる。図3では生成物がHF(ν’)であるため、図1(b)と同じくHF(ν’=2)への分岐が最も支配的であることがわかる。一方、図4では生成物がDF(ν’)である。HFに比べて振動準位間隔が密(ωDF=ωHF*√(μHF/μDF)=√(1.0583/2.2029);ωは基準振動数、μは換算質量)になるため、DF(ν’=3)への分岐が支配的になるとともに、ν’=4までが発熱反応系となる。
【0023】
これらのデータから、反応性はラジカルに比べると小さく抑えられ、しかも振動励起状態にあって所望の反応性がある分子HF,DF等が生成できることがわかる。これらの分子を用いれば、絶縁膜のネットワークの脆弱な部分のみを選択的に解離して終端することができる。この場合、絶縁膜を改質できる厚みは制限されるため、好ましくは、通常必要とされる絶縁膜厚みに対して、それより小さい単位厚みの堆積と改質という工程を複数サイクル繰り返すことにより、所望厚みの絶縁膜を全体として欠陥のないものとすることが可能になる。
【0024】
以下に実施の形態を説明する。
[実施の形態1]
図5AはSiH4+O2を原料ガスとした、SiO2ゲート絶縁膜の形成方法を示す説明図である。気相成長装置の成膜チャンバ50内の基板支持台52上に、素子領域を形成した半導体基板51をセットする。基板支持台52には、内部にヒータ53および冷却剤を循環させるための冷却パイプ54が設けられ、さらに高周波電源55が接続されている。成膜チャンバ50は排気系56で排気されている。
【0025】
半導体基板51に対向させた電極57には高周波電源59が接続されている。抵抗加熱ヒータ53により半導体基板51を470°Cまで加熱する。加熱温度は、予め行った熱脱離スペクトル(TDS;Thermal Desorption Spectroscopy)測定において、SiO2に取り込まれた構造水(Si−OH,HOH)の脱水縮合が顕著になる350〜550°C以上に設定する。これにより、SiO2ネットワ−クの緻密化の達成、および構造水残留によるSiO2ネットワ−クの脆弱化、OH基に由来する欠陥生成が抑制できる。
【0026】
成膜チャンバ50内に原料ガスとして、SiH4を20cm3/min、O2を120cm3/minの流量で独立のガス導入系58a、58bより同時に導入し、排気系56により、チャンバ内圧力を1.33Paに保たれるようにしておく。半導体基板51に対向させた電極57に13.56MHzのRF電力を1kW印加して放電を開始し、同時に、基板支持台52に350kHzのRFバイアスを500W印加して20秒間成膜を行う。
【0027】
この条件では、約1nm/minの成膜速度なので、およそ1層の、即ち単位膜厚(0.2〜0.3nm)のSiO2膜510が成膜される。この際、SiO2膜510に取り込まれ得るSi−OH,H−OHのO−H結合の切断に要するエネルギーを成膜中の膜表面に与え得るエネルギーを持つ電子あるいは約12〜25eV以上のエネルギーの電子やイオン(典型的にはO,O2イオン)を成膜中の膜表面に照射する事により、膜表面でのSi−OHの分解を促進しSiO2ネットワ−クを緻密化する。
【0028】
次に、成膜チャンバ50内を1.33×10-5Paまで排気した後、Fビーム源512及びH2ビーム源513からそれぞれ、Fビーム及びH2ビームを成膜チャンバ50内に供給する。このとき、原子線(F)ビーム導入管512a及び分子線(H2)ビーム導入管513aは、図5Bに示すように、それぞれ複数本ずつ配置して、成膜チャンバ50内で基板支持台52に支持された半導体基板51と平行でかつ、互いに交差する原子線ビームと分子線ビームを導入するようにする。これにより、チャンバ50の半導体基板51の表面近傍で、振動励起されたHF分子を均一分布で生成することができる。或いは図5Cに示すように、Fビーム源512及びH2ビーム源513をそれぞれ対にして対向させて配置することも有効である。
【0029】
DC放電法を用いたFビーム源512の構成例を図5Dに示す。典型的には全圧15気圧になるようにHeまたはNeで希釈された5%F2ガス514をDC電極515でのDCグロー放電により解離させたのち、ノズル516から断熱膨張させてビーム517を生成する。このビーム517にはF原子のほかにFイオンも混入しているため、偏向電極518を設けたスキマー519を通過させることにより、Fイオンを除去してF原子ビーム520を生成する。
【0030】
この様な方法で半導体基板51の近傍で生成された分子HFは、振動励起状態を保持したまま、およそ1層のSiO2膜510の表面に到達する。これにより、SiO2膜510の歪んでエネルギー的に不安定なSi−O結合およびSi−Si結合を優先的に切断し、Si−F結合を形成して安定化させるとともに、SiダングリングボンドをSi−H結合やSi−F結合によって終端し安定化させる。なお、Si−F結合の方がSi−H結合よりも生成自由エネルギーが大きいため、優先的にSi−F結合で終端される。また、成膜中に生成しうる非架橋酸素も酸素イオン照射によるネットワ−ク緻密化と振動励起HFにより終端され除去される。
【0031】
以上により、およそ1層のSiO2膜510は欠陥の除去されたおよそ1層のSiO2膜511として改質される。そして、以上の膜堆積工程と改質工程を所望のゲート絶縁膜厚が得られる回数だけ反復することにより、欠陥の除去されたSiO2ゲート絶縁膜が形成できる。
【0032】
具体的にこの実施の形態により成膜したゲート酸化膜について、多重反射赤外吸収スペクトル測定により、約1080cm-1,約800cm-1,約450cm-1にSiO2固有の基準振動モードに帰属される吸収バンドの他、約935cm-1にSi−F結合の伸縮振動に帰属される吸収バンドが観測されたことから、Fが添加されSi−F結合を形成していることが確認された。
【0033】
この実施の形態では、反応チャンバ内での放電に半導体基板に対向させた電極に高周波をかけるRF放電を用いたが、この方法に限るわけではなく、マイクロ波放電やマグネトロン放電など1×1011イオン/cm3以上の高密度プラズマを形成する方法、例えば、従来用いられている平行平板型プラズマCVD装置やサイクロトロン共鳴を利用したプラズマCVD装置、誘導電流を用いたプラズマCVD装置、ヘリコン波を用いたプラズマCVD装置などを用いたときにも、薄膜形成時の条件によって、同様にこの発明を適用できる。また、Fビーム源ではDCグロー放電法を用いたが、RF放電法でもよい。またSiH4の代わりに、TEOSやSiD4、Si2H6、Si2D6等を用いてもよい。特にDを含有するガスを用いることは絶縁膜の長期信頼性改善の点で好ましい。
【0034】
[実施の形態2]
図6は、SiH4+O2+N2を原料ガスとした、Si酸窒化膜ゲート絶縁膜(SiON膜)の形成方法を示す実施の形態の説明図である。気相成長装置を構成する成膜チャンバ60内の基板支持台62上に素子領域を形成した半導体基板61をセットする。基板支持台62には、内部にヒータ63および冷却剤を循環させるための冷却パイプ64が設けられている。成膜チャンバ60には原料ガスを成膜チャンバ60内に導入するためのノズル67が設けられ、また成膜チャンバ60は排気系66にて真空排気される。
【0035】
ノズル67には、原料ガスSiH4、O2、N2をそれぞれ独立に供給するガス導入系68a、68b、68cが接続されている。また、N2ガス導入系68cにはマイクロ波キャビティ614が設けられ、高周波電源69が接続されている。抵抗加熱ヒータ63により半導体基板61を500°Cまで加熱する。
【0036】
具体的に、成膜チャンバ60内に原料ガスとして、SiH4を20cm3/min、N2を120cm3/minの流量でそれぞれガス導入系68a、68cより同時に導入し、排気系66により、チャンバ内圧力を1.46Paに保たれるようにしておく。更にO2を全圧が1.60Paに保たれるようにガス導入系68bから導入する。この時、マイクロ波キャビティ614に2.45GHzのRF電力を100W印加して放電させておく。この条件で20秒間成膜を行う。この条件では約1nm/minの成膜速度なので、およそ1層のSiON膜610が成膜される。膜組成はほぼSi:O:N=1:1:1となる。
【0037】
次に、成膜チャンバ60内を1.33×10-5Paまで排気した後、成膜チャンバ60にFビーム源612及びD2ビーム源613からそれぞれ、Fビーム及びD2ビームを成膜チャンバ60内に供給する。このとき、Fビーム導入管612a及びD2ビーム導入管613aは、先の実施の形態と同様に、それぞれ複数本ずつ配置され、成膜チャンバ60内で基板支持台52に支持された半導体基板61と平行でかつ、互いに交差するビームを導入できるようにする。これにより、チャンバ60の半導体基板61の表面近傍で、振動励起されたDF分子を生成する。
【0038】
生成されたDF分子は振動励起状態を保持したまま、およそ1層のSiON膜610の表面に到達し、歪んでエネルギー的に不安定なSi−O結合、Si−N結合、およびSi−Si結合、O−N結合を優先的に切断しSi−F結合を形成して安定化させるとともに、SiダングリングボンドをSi−D結合やSi−F結合によって安定化させる。なお、Si−F結合の方がSi−D結合よりも生成自由エネルギーが大きいため、優先的にSi−F結合で終端されるが、Si−D結合も有意に残留している。また、成膜中に生成しうる非架橋酸素および非架橋窒素も振動励起DFにより終端され除去される。
【0039】
以上の工程により、およそ1層のSiON膜610は欠陥の除去されたおよそ1層のSiON膜611に改質される。そして以上の膜堆積工程と改質工程とを所望のゲート絶縁膜厚が得られる回数だけ反復することにより、欠陥の除去されたSiONゲート絶縁膜が形成できる。
【0040】
以上のように作られたSiONゲート絶縁膜について、X線光電子スペクトル測定のSi2p,O1s,N1s,F1sスペクトルにより、Si−O結合とSi−N結合およびSi−F結合の形成が確認できた。Si−D結合については、50nm程度まで厚膜化したサンプルで赤外吸収スペクトルを測定した結果、約1580cm-1にSi−D結合の伸縮振動に帰属される吸収バンドが観測されたことから、Dが添加されSi−D結合を形成していることが確認された。
【0041】
実施の形態では、O2を分圧比で0.1程度添加しSi:O:N=1:1:1のSiON膜を得たが、分圧比を0から0.1まで変化させることにより、膜中の酸素原子濃度(分率)を0から30atm%程度の範囲で任意に設定できる。特に、O2を添加しない場合には、Si3N4膜が成膜速度0.4nm/min程度で形成できる。更に、実施の形態においては反応容器内での放電は行わなかったが、半導体基板に対向させた電極に高周波をかける方法、あるいは、マイクロ波放電やマグネトロン放電など1×1011イオン/cm3以上の高密度プラズマを形成する方法、例えば、従来用いられている平行平板型プラズマCVD装置やサイクロトロン共鳴を利用したプラズマCVD装置、誘導電流を用いたプラズマCVD装置、ヘリコン波を用いたプラズマCVD装置などを用いたときにも、薄膜形成時の条件によって、同様にこの発明は有効である。またSiH4の代わりに、TEOSやSiD4、Si2H6、Si2D6等を用いてもよい。特にDを含有するガスを用いることは絶縁膜の長期信頼性改善の点で好ましい。
【0042】
[実施の形態3]
図7は、SiH2Cl2、NH3を原料ガスとした、Si窒化膜ゲート絶縁膜(SiN膜)の形成方法を示す実施の形態の説明図である。成膜チャンバ70内の基板支持台72上に素子領域を形成した半導体基板71をセットする。基板支持台72には、内部にヒータ73および冷却剤を循環させるための冷却パイプ74が設けられている。成膜チャンバ70には原料ガスを成膜チャンバ70内に導入するためのノズル77が設けられており、また成膜チャンバ70は排気系76にて真空排気される。ノズル77には、原料ガスSiH2Cl2、NH3を供給するためのガス導入系78a,78bが接続されている。
【0043】
抵抗加熱ヒータ73により半導体基板71を700°Cまで加熱し、成膜チャンバ70内に原料ガスとしてSiH2Cl2を30cm3/min、NH3を300cm3/min、の流量でそれぞれガス導入系78a、78bより同時に導入し、排気系76により、チャンバ内圧力を0.67Paに保たれるようにしておく。この条件で20秒間成膜を行う。この条件では約1nm/minの成膜速度なので、およそ1層のSiN膜710が成膜される。膜組成はほぼSi:N=3:4±0.1であった。この時点ではHとClが不純物として混入され、その濃度はHが5×1021atom/cm3、Clが5×1019atom/cm3であった。混入の多いHはSi−H結合およびN−H結合の形態で、おおよそ1:4の比率で後者の方が多い。
【0044】
次に、成膜チャンバ70内を1.33×10-5Paまで排気した後、Fビーム源712とHDビーム源713から、成膜チャンバ70に複数本ずつ配置されたビーム導入管712a,713aを介して、基板支持台72と平行でかつ互いに交差するようにFビームとHDビームを導入して、半導体基板71の表面近傍で振動励起されたDF分子あるいはHF分子を生成する。
【0045】
これにより、生成されたDFあるいはHFは振動励起状態を保持したままおよそ1層のSiN膜710の表面に到達し、歪んでエネルギー的に不安定なSi−O結合、Si−N結合、およびSi−Si結合、Si−H結合、N−H結合を優先的に切断しSi−F結合を形成して安定化させるとともに、SiダングリングボンドをSi−D結合やSi−F結合によって安定化させる。なお、Si−F結合の方がSi−H結合やSi−D結合よりも生成自由エネルギーが大きいため、優先的にSi−F結合で終端されるが、Si−D結合も僅かに残留している。また、成膜中に生成しうる非架橋酸素および非架橋窒素も振動励起DFおよびHFにより終端され除去される。この工程により、およそ1層のSiN膜710は欠陥の除去されたおよそ1層のSiN膜711に改質される。
【0046】
以上の膜堆積工程と改質工程とを、所望のゲート絶縁膜厚が得られる回数だけ反復することにより、欠陥の除去されたSiNゲート絶縁膜が形成できる。X線光電子スペクトル測定のSi2p,N1s,F1sスペクトルにより、Si−N結合およびSi−F結合の形成が確認できた。Si−D結合については、50nm程度まで厚膜化したサンプルで赤外吸収スペクトルを測定した結果、約1580cm-1にSi−D結合の伸縮振動に帰属される吸収バンドが観測されたことから、Dが添加されSi−D結合を形成していることが確認された。
また、実施の形態においてはSiH2Cl2を用いたが、SiD2Cl2、SiD2F2、Si2D6等を用いてもよい。特にDを含有するガスを用いることは絶縁膜の長期信頼性改善の点で好ましい。
【0047】
[実施の形態4]
図8はSiD4、O2を原料ガスとした、SiO2ゲート絶縁膜の形成方法を示す実施の形態の説明図である。ここでは、プラズマCVD装置を用いる。絶縁材料からなる成膜チャンバ80は、内部に素子領域を形成した半導体基板81を載置するための基板支持台82、および原料ガスを成膜チャンバ80内に導入するためのノズル87が設けられており、また排気系86にて真空排気される。ノズル87には、原料ガスSiD4、O2を供給するための独立のガス導入系88a、88bが接続されている。
【0048】
成膜チャンバ80の周囲には高周波コイル85が巻き付けられ、コイル85には高周波電源が接続されている。基板支持台82には、内部にヒータ83および冷却剤を循環させるための冷却パイプ84が設けられ、さらに高周波電源89が接続されている。
【0049】
素子領域を形成した半導体基板81を基板支持台82上にセットし、抵抗加熱ヒータにより500°Cで加熱して、成膜チャンバ80内に原料ガスとしてSiD4を20cm3/min、O2を120cm3/minの流量で独立のガス導入系88a、88bより同時に導入し、排気系86により、チャンバ内圧力を1.33Paに保たれるようにしておく。成膜チャンバ80の側壁の高周波コイル85に13.56MHzのRF電力を印加して放電を開始し、同時に、基板支持台82に350kHzのRFバイアスを500W印加して20秒間成膜を行う。この条件では約1nm/minの成膜速度なので、およそ1層のSiO2膜810が成膜される。
【0050】
この際、SiO2に取り込まれ得るSi−OD,D−ODのO−D結合の切断に要するエネルギーを成膜中の膜表面に与え得るエネルギーを持つ電子あるいは約12〜25eV以上のエネルギーの電子やイオン(典型的にはO,O2 イオン)を成膜中の膜表面に照射する事により、膜表面でのSi−ODの分解を促進しSiO2ネットワ−クを緻密化することができる。
【0051】
次に、成膜チャンバ80内を1.33×10-5Paまで排気した後、Fビーム源812とD2ビーム源813から成膜チャンバ80に、複数本ずつのガス導入管812a,813aを介して、基板支持台82と平行でかつ互いに交差するFビームとD2ビームを導入し、半導体基板81の表面近傍で振動励起されたDF分子を生成する。
【0052】
この様に生成された分子DFは振動励起状態を保持したままおよそ1層のSiO2膜810の表面に到達し、歪んでエネルギー的に不安定なSi−O結合およびSi−Si結合を優先的に切断しSi−F結合を形成して安定化させるとともに、SiダングリングボンドをSi−D結合やSi−F結合によって安定化させる。なお、Si−F結合の方がSi−D結合よりも生成自由エネルギーが大きいため、優先的にSi−F結合で終端される。また、成膜中に生成しうる非架橋酸素も酸素イオン照射によるネットワ−ク緻密化と振動励起HFにより終端され除去された。この工程により、およそ1層のSiO2膜810は欠陥の除去されたおよそ1層のSiO2膜811に改質される。
【0053】
以上の膜堆積工程と改質工程を所望のゲート絶縁膜厚が得られる回数だけ反復することにより、欠陥の除去されたSiO2ゲート絶縁膜が形成できる。多重反射赤外吸収スペクトル測定により、約1080cm-1,約800cm-1,約450cm-1にSiO2固有の基準振動モードに帰属される吸収バンドの他、約935cm-1にSi−F結合の伸縮振動に帰属される吸収バンドが観測されたことから、Fが添加されSi−F結合を形成していることが確認された。
【0054】
[実施の形態5]
図9は、別の実施の形態に係る表面処理システムを概略的に示す図である。図9に示す表面処理システムは半導体処理用の表面処理システムであって、半導体処理装置91とこれに接続された収納容器92とを有し、半導体処理装置91は、処理室93とロードロック室94とを有する。
【0055】
処理室93とロードロック室94とはゲートバルブ95を介して連結されている。ロードロック室94と収納容器92とは、それらの間に設けられたゲートバルブ96からなるクラスタツール構造と、このゲートバルブ96に連結された接続手段97と、収納容器92の側壁面に設けられた扉98とを介して連結可能とされている。具体的に、ロードロック室94にゲートバルブ95を介して接続された処理室93は、図9に処理室93a、93bとして示したように、複数個連結される構造であってもよい。図9では便宜的に、処理室93bはロードロック室94に連結されていないよに示してあるが、実際には処理室93aと同様な方法でロードロック室94に連結される。
【0056】
半導体処理装置91は、半導体基板911に対して、ドライ洗浄処理、酸化処理、拡散処理、熱処理、成膜処理、及びエッチング処理の少なくとも1つを行うための装置である。処理室93内には気密な処理容器99が設置され、この容器99内には被処理体である基板911を載置する載置台910が設けられている。この載置台910には加熱機構と冷却機構とが設けられており、基板温度を制御可能である。処理容器99は、Al−Mg合金等のアルミニウム合金のような金属材料により形成されている。処理容器99の内壁は、その腐蝕や壁面からのガス放出や重金属の析出による基板911の汚染並びにそれに起因して半導体装置に不良を生じさせるのを防止するために、通常、研磨された後に酸化不動態膜かフッ化不動態膜が形成されるか、或いはSiO2、SiC、或いはSiNのような他の材料で被覆されている。
【0057】
処理室93内には、通常は処理室93aに示すように、載置台910の載置面に対向して複数のプロセスガスを混合して供給するためのシャワーヘッド912が設けられている。このシャワーヘッド912には、基板911の表面処理に使用する複数のプロセスガスを供給するためのガス供給手段913が、開閉バルブ914を有する配管を介して接続されている。
【0058】
処理室93bは、基板支持台910と平行でかつ互いに交差するビームが導入できるような配置に1つまたは複数設置されたFビーム源933とHDビーム源934が設けられている。ここからFとHDを導入し、処理室93b内の半導体基板911の表面近傍において振動励起されたDF分子あるいはHF分子を生成する。このDFあるいはHFは振動励起状態を保持したまま半導体基板911上の表面に到達できる。
【0059】
図9において、シャワーヘッド912やガス供給手段913等は1つのみ描かれているが、通常は、これらは複数設けられる。この場合、それぞれのガス供給手段913から種類の異なるプロセスガスを所望の流量でシャワーヘッド912に供給することができる。
【0060】
処理容器99の底面には排気口915が設けられている。処理容器99は排気口915を介して排気手段916、例えばロータリーポンプとターボモレキュラポンプとの組合わせと接続されている。排気手段916は、処理容器99内の過酸化水素を含むガスの分圧、水を含むガスの分圧、或いは過酸化水素と水を含むガスの分圧を、例えば1013hPa〜1×10-8hPaの所定の真空度に真空排気する。
【0061】
処理室93において、プラズマアシストの処理、例えばドライ洗浄処理、エッチング処理、成膜処理、酸化処理、或いは熱処理を行う場合には、処理容器99は電気的に接地され、載置台910は下部電極として、例えば100kHz〜500kHzの高周波電場がマッチング回路を介して印加されるように構成され、また、シャワーヘッド912は上部電極として例えば15GHz、発生出力0.3〜3kWの高周波電場がマッチング回路を介して印加されるように構成される。
【0062】
以上のように構成された処理室93と隣接するロードロック室94とは、基板911の搬入時に自動的に開くゲートバルブ95で連結可能に設けられている。ロードロック室94は気密構造を有しており、内部には基板911を搬送し、隣接した処理室93の載置台910上に基板911を載置する搬送手段917が設けられている。搬送手段917は、ロードロック室94の底部に磁気レールによりシールされ、回転・上下動・X軸またはY軸駆動可能な駆動軸をもって外部に設けられた駆動手段918と連結されている。この駆動手段918の駆動力により、搬送手段917は、前進・後退・回転・上下の動きを行うように構成されている。
【0063】
ロードロック室94内へは、外部に設けられたガス供給手段919により不活性ガス、例えばN2、Arまたはクリーンエアが、開閉バルブ920を介し、ロードロック室94内に設けられたフィルタ921により供給されるように構成されている。このフィルタ921は、ガスのシャワーヘッドと同様の細かな穴を多数開口したものや、さらに細かな焼結体に形成された多孔質体を用いることができる。
【0064】
ロードロック室94の底部には、排気口922及びバルブ923を介して排気手段924、例えばターボポンプとロータリーポンプとが設けられている。この排気手段924により、ロードロック室94は、大気圧から所定の真空度、例えば数10hPa〜1×10-5hPaに真空排気される。
【0065】
ロードロック室94の処理容器950は、例えばAl−Mg合金等のアルミニウム合金のような金属材料により形成されている。処理容器950の内壁は、その腐蝕や壁面からのガス放出や重金属の析出を防止するために、通常、研磨された後に酸化不動態膜かフッ化不動態膜が形成されるか、或いはSiO2、SiC、或いはSiNのような他の材料で被覆されている。
【0066】
以上のように構成されたロードロック室94と隣接する接続手段97とは、ゲートバルブ96を介して連通可能に設けられ、接続手段97には収納容器92が接続可能に設けられている。
【0067】
ロードロック室94の側壁に設けられた開閉可能なゲートバルブ96には、収納容器92に設けられた扉98が接続可能な通路である接続手段97が設けられている。この接続手段97には、ロードロック室94内に設けられた搬送手段97が基板911を保持して搬送可能な空間が通路として設けられている。接続手段97は、気密に構成されており、収納容器92が、ゲートバルブ96と扉98との開口により形成される収納容器92内とにまたがって形成される連通空間を外部から隔離し、気密なクリーン空間を形成するように構成されている。この接続手段97には、不活性ガス、例えばN2、Arまたはクリーンエアが供給されるように構成されている。
【0068】
接続手段97の非可動部分は、例えばAl−Mg合金等のアルミニウム合金のような金属材料により形成されている。接続手段97の内壁は、通常、研磨された後に酸化不動態膜かフッ化不動態膜が形成されるか、或いはSiO2、SiC、或いはSiNのような他の材料で被覆されている。
【0069】
収納容器92は気密構造を有しており、内部には複数の基板911を収納可能なカセット925とこれを保持する保持手段926とが設けられている。収納容器92、カセット925及び保持手段926は、例えばAl−Mg合金等のアルミニウム合金のような金属材料により形成されている。また、それらの内壁或いは治具表面は、通常、研磨された後に酸化不動態膜かフッ化不動態膜が形成されるか、或いはSiO2、SiC、或いはSiNのような他の材料で被覆され、その腐蝕や壁面からのガス放出や重金属の析出が防止されている。
【0070】
収納容器92の側壁、例えば側壁面には、開閉可能で、閉じた状態で気密な機構を有する扉98が設けられている。収納容器92は、半導体処理装置91とは切り離して、内部の雰囲気とクリーン度とを保って搬送可能な構造となっている。収納容器92内は、この容器92の搬送に際して、不活性ガス、例えばN2、Arまたはクリーンエアを充満させた常圧状態としてもよいし、これらガスによる減圧雰囲気としてもよい。
【0071】
収納容器92の上部には、開口927を有する開閉バルブ928が配管により、収納容器2内のフィルタ929に接続されている。開閉バルブ928は、外部のガス供給手段、例えばガス供給手段919により、収納容器92内へ不活性ガス、例えばN2、Arまたはクリーンエアを供給するときにのみ開けられる。収納容器92の下部には、排気口930を介してバルブ931が接続され、このバルブ931には開口932が設けられている。バルブ931は、収納容器92の真空排気を行うときにのみ開けられる。この真空排気は、外部に独立して設けられた排気手段、例えば排気手段924が、開口932に接続されたときに行われるように構成されている。
【0072】
この収納容器92に複数の未処理の基板911を収納した後、収納容器92の扉98が閉じられて、気密な状態とされる。収納容器92の内部は所定の真空度まで真空引きされた後、不活性ガス、例えばN2、Arまたはクリーンエアを導入され、所定の真空度に維持される。
【0073】
以上のように構成された基板911の搬送処理システムについてその動作を説明する。複数の基板911を収納したカセット925を内部に保持した収納容器92は、その扉98を閉じた内部のクリーン度を、例えばクラス1に保った状態で、自動搬送ロボットにより搬送されてきて、半導体処理装置91のロードロック室94に隣接して設けられた接続手段97に隣接して配置される。
【0074】
ロードロック室94内の雰囲気は、排気手段924により真空排気された後、開閉バルブ923は閉じられ、次にガス供給手段919により、不活性ガス、例えばN2、Arまたはクリーンエアが所定の圧力に到達するまで、ロードロック室94内に供給される。ゲートバルブ96及び扉98が開口し、ロードロック室94と収納容器92が連通し、内部が共通の不活性ガス、例えばN2、Arまたはクリーンエア雰囲気とされる。次に、ロードロック室94内の搬送手段917が移動し、収納容器92内のカセット925により基板911を取出し、ロードロック室94内へ搬送する。
【0075】
次に、ゲートバルブ96が閉じ、ロードロック室94内が所定の真空度、例えば1×10-3hPaへ真空排気される。次に、ゲートバルブ95が開口し、搬送手段915の保持する基板911は、処理室93内の載置台910の上に移載される。搬送手段917がロードロック室94内へ退避した後、ゲートバルブ95は閉口し、処理室93内は所定の真空度まで真空排気される。
【0076】
次に、プロセスガスが処理室93内に供給され、或いは加熱され、プラズマが生起される等して、基板911に対して所定の処理プロセスが実行される。
プロセスを終了した処理室93内は、真空排気し、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気に置換された後、ゲートバルブ95を開口して、基板911を搬送手段917によりロードロック室94内に搬出する。
【0077】
さらに、ゲートバルブ95を閉じて、ロードロック室94内を不活性ガス、例えばN2、Arまたはクリーンエア雰囲気に置換した後、ゲートバルブ96を開けて、搬送手段917により基板911は、収納容器92内に保持されたカセット925の所定のスロットに戻される。
【0078】
以上のように基板911の搬送システムが動作し、この動作を順次枝葉ごとにカセット925より取出して繰り返すことで、カセット925内の全ての基板911についての処理を行う。この一連の処理が終了すると、ゲートバルブ96は閉じられ、半導体処理装置91は気密な状態に戻されるとともに、収納容器92の扉98も閉じられて、収納容器92は、気密な、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気が保たれる。
【0079】
次に、処理の終了した複数の基板911を収納した収納容器92は、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気に維持されたまま、次の工程の半導体製造装置または半導体検査装置へと搬送されていく。
【0080】
以上のように動作され得る基板の搬送システムは、半導体基板への処理が行われているとき以外は、常時、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気に維持されており、全工程を通じて基板を外部環境のごみ、埃、コンタミネーションから保護するのみならず、重金属汚染の遮蔽効果を有する基板搬送が可能となる。
【0081】
図9に示す表面処理システムでは、ロードロック室94には1つの処理室93しか接続されていないが、半導体基板に複数種の処理を逐次行うべく複数の処理室93をロードロック室94に接続したシステムであってもよい。さらに、収納容器92内の圧力は、処理に最適な設定を行うことができ、例えば、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気で減圧して予め接続するロードロック室94の圧力、例えば1×10-3hPaに一致させて搬送することも可能である。
【0082】
逆に、不活性ガス、例えばN2、Arまたはクリーンエア雰囲気を大気圧よりも陽圧に設定して、大気の収納容器93内への混入を防止し、ロードロック室94との接続に先立ってこの収納容器92を減圧して、大気圧により近づけた後、ロードロック室94と連通することも可能である。
また、処理容器99へのプロセスガス供給は、シャワーヘッド912を用いたが、単独或いは複数のノズル形状の供給口を設けてもよい。この場合は、シャワーヘッド912に代わりマイクロ波を印加するための上部電極を設ける必要がある。
【0083】
図9に示す成膜および表面改質処理システムを用いて、以下に示す方法により、SiH2Cl2、NH3を原料ガスとした、Si窒化膜ゲート絶縁膜(SiN膜)を形成した。まず、素子領域を形成した半導体基板911を基板支持台910上にセットする。処理室93aにおいて、抵抗加熱ヒーターにより半導体基板911を700°Cまで加熱する。処理室93a内に原料ガスとしてSiH2Cl2を30cm3/min、NH3を300cm3/min、の流量で独立のガス導入系913より同時に導入し、排気系916により、処理室93a内圧力を0.67Paに保たれるようにしておく。この条件で20秒間成膜を行う。
【0084】
この条件では約1nm/minの成膜速度なので、およそ1層のSiN膜が成膜される。膜組成はほぼSi:N=3:4±0.1であった。この時点ではHとClが不純物として混入され、その濃度はHが5×1021atom/cm3、Clが5×1019atom/cm3であった。混入の多いHはSi−H結合およびN−H結合の形態で、おおよそ1:4の比率で後者の方が多い。
【0085】
次に、およそ1層のSiN膜が成膜された半導体基板911を処理室93aから処理室93bに搬送する。処理室93b内を1.33×10-5Paまで排気した後、処理室93bに基板支持台910と平行でかつ互いに交差するビームが導入できるように1つまたは複数設置されたFビーム源933とHDビーム源934からFビームとHDビームを導入し、振動励起されたDF分子あるいはHF分子を生成する。このDFあるいはHFは振動励起状態を保持したまま半導体基板911上のおよそ1層のSiN膜の表面に到達し、歪んでエネルギー的に不安定なSi−O結合、Si−N結合、およびSi−Si結合、Si−H結合、N−H結合を優先的に切断しSi−F結合を形成して安定化させるとともに、SiダングリングボンドをSi−D結合やSi−F結合によって安定化させる。
【0086】
Si−F結合の方がSi−H結合やSi−D結合よりも生成自由エネルギーが大きいため、優先的にSi−F結合で終端されるが、Si−D結合も僅かに残留している。また、成膜中に生成しうる非架橋酸素および非架橋窒素も振動励起DFおよびHFにより終端され除去された。この工程により、およそ1層のSiN膜は欠陥の除去されたおよそ1層のSiN膜に改質された。
【0087】
この後、欠陥の除去されたおよそ1層のSiN膜が成膜された半導体基板911を処理室93bから処理室93aに搬送する。以上の工程を所望のゲート絶縁膜厚が得られる回数だけ反復することにより、欠陥の除去されたSiNゲート絶縁膜が形成できる。X線光電子スペクトル測定のSi2p,N1s,F1sスペクトルにより、Si−N結合およびSi−F結合の形成が確認できた。Si−D結合については、50nm程度まで厚膜化したサンプルで赤外吸収スペクトルを測定した結果、約1580cm-1にSi−D結合の伸縮振動に帰属される吸収バンドが観測されたことから、Dが添加されSi−D結合を形成していることが確認された。
【0088】
この実施の形態においては成膜中の放電は行わなかったが、実施の形態1、2、および4に示した、半導体基板に対向させた電極に高周波をかける方法、あるいは、マイクロ波放電やマグネトロン放電など1×1011イオン/cm3以上の高密度プラズマを形成する方法、例えば、従来用いられている平行平板型プラズマCVD装置やサイクロトロン共鳴を利用したプラズマCVD装置、誘導電流を用いたプラズマCVD装置、ヘリコン波を用いたプラズマCVD装置などを用いたときにも、薄膜形成時の条件によって、同様の状況が実現できる。また、この実施の形態においてはSiN膜の成膜例を示したが、実施の形態1、2および4に示したSiO2膜やSiON膜、あるいは金属絶縁膜の成膜でも適用できる。
【0089】
この発明は上記実施の形態に限られない。例えば上記実施の形態においては、原料ガスとしてTEOS、O2、SiH4、SiD4、N2、NH3およびSiH2Cl2を用いたが、無機シランガスとしては、Si2H6,Si2D6などを用い得る。有機シランガスとしては、HnSi(OC2H5)4-n(n=1〜3),HnSi(OC4H9)4-n(n=1〜3)、SiH(OCH2CF3)3、SiH(OCH2C(OR)3)3、SiH(OCH2CF2R)、SiH(OCH2C(OR)2R’)、SiH(OCH2C(NR2)3)3、SiH(OCH2C(NR2)2R’)3、SiH(OCH2CRO)3、SiH(OCH2CN)3、SiH(OCH2NO2)3、SiH(OCH2COOR)、SiHn(OCH2CF2R)4-n(n=1〜3)等を用いることができる。ここで、R,R’は官能基であり、それらの重水素置換体を用いてもよい。これら有機シランガスの特徴は、Si−O−CH2−部分のC上の負電荷を増加させることである。これらのガスはOを構成元素として含む有機シランガスとして、酸化剤ガスなしで用いることもできる。酸化剤ガスとしては、N2O,NOなどが挙げられる。Zr,Hf,Ti等の金属を含む絶縁膜を形成する場合には、シランガスに換えて、あるいはこれに加えて、C16H36O4Zr、C16H36O4Hf、TiCl4、ZrCl4、HfCl4等の、金属錯体ガスを用いればよい。
【0090】
【発明の効果】
この発明を用いれば、ゲート酸化膜などの薄い絶縁膜について、その構造的およびエネルギー的に脆弱なネットワーク部分のみを効率的かつ選択的に解離し終端することにより、欠陥を除去して安定化することができ、MIS型半導体装置の長期信頼性の改善を図ることができる。
【図面の簡単な説明】
【図1】この発明における、F+H2→H+HF(ν’)反応の生成物HF(ν’)の振動状態分布のサプライザル解析を示した説明図である。
【図2】この発明における、F+n−H2→H+HF(ν’)について衝突エネルギーを変えた時の振動状態分布の重心系での衝突角度依存性を示した説明図である。
【図3】この発明における、F+HD→D+HF(ν’)について衝突エネルギーを変えた時の振動状態分布の分岐比と振動励起関数(断面積)を示す説明図である。
【図4】この発明における、F+HD→H+DF(ν’)について衝突エネルギーを変えた時の振動状態分布の分岐比と振動励起関数(断面積)を示す説明図である。
【図5A】この発明によるSi酸化膜ゲート絶縁膜(SiO2膜)の形成方法を示す説明図である。
【図5B】図5Aにおけるビーム導入系を示す平面図である。
【図5C】図5Aにおけるビーム導入系の他の構成を示す平面図である。
【図5D】図5AにおけるFビーム源の構成を示す図である。
【図6】この発明によるSi酸窒化膜ゲート絶縁膜(SiON膜)の形成方法を示す説明図である。
【図7】この発明によるSi窒化膜ゲート絶縁膜(SiN膜)の形成方法を示す説明図である。
【図8】この発明によるSi酸化膜ゲート絶縁膜(SiO2膜)の形成方法を示す説明図である。
【図9】この発明によるSi窒化膜ゲート絶縁膜(SiN膜)の形成方法を示す説明図である。
【符号の説明】
50,60,70,80…成膜チャンバ、51,61,71,81…素子領域を形成した半導体基板、52,62,72,82…基板支持台、53,63,73,83…ヒータ、54,64,74,84…冷却パイプ、55,65,75…高周波電源、85…高周波コイル、56,66,76,86…排気系、57,77…電極,67,87…ノズル、58,68,78,88…ガス導入系、59,69,79,89…高周波電源、510,610,710,810 …欠陥のあるゲート絶縁膜、511,611,711,811 …欠陥の除去されたゲート絶縁膜、512,612,712、812 ,513,613,713,813…ビーム源、512a,612a,712a,812a,513a,613a,713a,813a…ビーム導入管、514…供給ガス、614…マイクロ波キャビティ、515…電極、516…ノズル、517…イオンの混入したビーム、518…偏向電極、519…スキマー、520…イオンを除去したビーム、91…半導体処理装置、92…収納容器、93(93a,93b)…処理室、94…ロードロック室、95,96…ゲートバルブ、97…接続手段、98…扉、99…処理容器、911…半導体基板、933…Fビーム源、934…HDビーム源、912…シャワーヘッド、913…ガス供給手段、925…カセット。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method and an apparatus for manufacturing a semiconductor device, and more particularly to a technique for obtaining a thin insulating film such as a highly reliable gate oxide film free from defects.
[0002]
[Prior art]
In recent years, miniaturization of MISFETs has progressed in accordance with higher performance and higher speed of LSI. Along with this, the gate insulating film of the MISFET is also thinned, and a technique for forming an extremely thin silicon insulating film uniformly and with high reliability is required. In response to such demands, a technique for improving film quality by introducing a halogen element such as fluorine into a gate insulating film, particularly a silicon oxide film, is known.
[0003]
For introducing fluorine into the silicon oxide film, (1) a method in which fluorine is adsorbed on the surface of the silicon substrate before oxidation, and (2) a fluoride gas such as NF during oxidation. Three There are a method of adding gas, and a method of introducing fluorine ions by (3) ion implantation. Among these, a method of introducing fluorine by ion implantation is preferable from the viewpoint of controllability of fluorine concentration. In addition, fluorine ion implantation includes a method of implanting the substrate before oxidation, a method of implanting after forming the gate insulating film, or a method of implanting ions through the gate electrode after forming the gate electrode. In order to suppress the implantation damage to the minimum, it is optimal to implant ions into the gate electrode and introduce fluorine into the gate insulating film by thermal diffusion.
[0004]
In a semiconductor device, an interlayer insulating film is used in order to electrically insulate between wirings of elements. Conventionally, as this interlayer insulating film, thermal oxidation SiO 2 Film or SiO formed by chemical vapor deposition (CVD) under reduced pressure or normal pressure using a gas such as silane or tetraethoxysilane (TEOS) as a raw material 2 A membrane is used. In particular, since insulation between aluminum (Al) wirings can be formed at a low temperature of about 400 ° C., TEOS and O 2 Or O Three SiO by plasma CVD (PE-CVD) method using 2 A membrane is used.
[0005]
In recent years, signal transmission delay has become a problem as semiconductor elements are highly integrated and increased in speed. This is because the time interval of signal transmission increases due to the synergy of the increase in the wiring resistance (R) due to the reduction in the wiring cross-sectional area and the increase in the wiring resistance (R) due to the reduction in the wiring cross-sectional area as the element becomes finer. (RC delay) As countermeasures, Cu, Ag, which has a lower specific resistance than Al, is used as a wiring material to reduce wiring resistance, and by using an organic coating insulating film or the like, the relative dielectric constant of the insulating film interposed between the wirings is reduced to reduce the wiring spacing. The two points of reducing the capacity have been vigorously developed and put into practical use.
[0006]
Regarding the reduction of the relative dielectric constant of the interlayer insulating film interposed between such wirings, prior to the organic coating insulating film, SiO 2 It has been reported that introduction of fluorine into the film is effective, and it is in a practical stage. Regarding the method of introducing fluorine into the interlayer insulating film, in addition to the fluorine ion implantation method described above, SiF (OC 2 H Five ) Three And H 2 CVD method using O and H 2 SiF 6 An aqueous solution of boric acid is added to a supersaturated aqueous solution of 2 , TEOS and O 2 And a gas containing F (CF Four , NF Three Etc.) using plasma CVD, silane and O 2 And a plasma CVD method using a gas containing F and F are known.
[0007]
[Problems to be solved by the invention]
As described above, the insulating film, particularly SiO 2 The effectiveness of fluorine addition has already been confirmed for improving the reliability of the gate insulating film. However, even in the case of the most preferred fluorine ion implantation method, in which ions are implanted into the gate electrode and thermally diffused into the previously formed gate insulating film, the fluorine is introduced into the insulating film in the process of introducing fluorine. It is difficult to control the reaction between fluorine and the network bond of the insulating film. This is due to the following reason.
[0008]
Fluorine preferentially breaks the distorted and energy unstable Si—O bond in the vicinity of the substrate / insulating film interface, so-called interface transition layer, to form a Si—F bond and stabilize it. And Si—H bonds are stabilized by Si—F bonds. However, at a certain critical fluorine concentration or higher, a part of the energetically stable Si—O bond may be broken. This is because fluorine is introduced into the insulating film formed in advance by high-temperature thermal diffusion, and generation of fluorine having a very high reactivity with the Si—O bond is inevitable, and the reactivity is suppressed. By being unable to. In addition, unreacted fluorine absorbs moisture when left in the atmosphere, etc., causing generation of Si—OH and desorption of fluorine, and the desorbed fluorine diffuses to the metal wiring layers disposed in the upper and lower layers of the interlayer insulating film. This causes a problem of inducing corrosion and adhesion deterioration of the wiring.
[0009]
The present invention has been made in consideration of the above circumstances, and it is possible to improve the reliability of a thin insulating film such as a gate oxide film by supplying a molecule containing fluorine or deuterium with controlled reactivity. An object of the present invention is to provide an apparatus manufacturing method and apparatus.
[0010]
[Means for Solving the Problems]
A method of manufacturing a semiconductor device according to the present invention includes a film deposition step of depositing an insulating film on a semiconductor substrate by chemical vapor deposition, and thermal non-equilibrium including fluorine or deuterium in the vicinity of the surface of the semiconductor substrate. And a film modifying step for modifying the insulating film by generating molecules that are vibrationally excited in a state and supplying the molecules to the surface of the insulating film.
[0011]
Further, in the present invention, specifically, in the film reforming step of generating highly reactive molecules in a vibrationally excited state containing fluorine or deuterium, that is, in a thermal non-equilibrium state, and supplying the molecules to the insulating film surface , F 2 Fluorine atoms generated from gas and H 2 , D 2 Alternatively, thermal non-equilibrium HF and DF generated by reacting HD in the vicinity of the substrate surface on which the insulating film is deposited are used. In this case, fluorine atoms and H 2 , D 2 , HD may be introduced into the vicinity of the surface of the semiconductor substrate as an atomic beam and a molecular beam to generate HF and DF, respectively.
[0012]
When using fluorine atoms, which are active species with very high dissociation reactivity of the main bond of the insulating film network, avoid the possibility that even the network part that is not so weak in structure will be dissociated. I can't do that. On the other hand, according to this invention, since the molecule | numerator called HF or DF with which the reactivity was suppressed is used, it is suppressed. Moreover, since HF and DF are vibrationally excited, the dissociation reactivity of HF and DF is higher than when they are in a thermal equilibrium state, and only the weak network portion is more efficiently and It can be selectively dissociated and terminated.
[0013]
In order to modify the insulating film according to the present invention, molecules whose reactivity is suppressed are used. Therefore, the film thickness in which the controlled molecular state can be effectively used for the modification is a very shallow region. This is because it is deactivated while reaching a deeper region and is no different from the treatment in the thermal equilibrium state. Therefore, in order to obtain a necessary insulating film thickness, it is preferable to form an insulating film having a desired film thickness by repeating the film deposition process and the film modifying process a plurality of times for each unit film thickness. As a result, structural defects that cause deterioration in reliability of a thin insulating film such as a gate oxide film can be removed over the entire film thickness, and thus a semiconductor device with improved long-term reliability can be realized. Specifically, the insulating film targeted by the present invention is a thin element insulating film used for an MIS type element of electrode / gate insulating film / semiconductor substrate or an MIM type element (for example, capacitor) of electrode / insulating film / electrode. Etc.
[0014]
A semiconductor device manufacturing apparatus according to the present invention includes a vapor phase growth apparatus that sets a semiconductor substrate and deposits an insulating film on the semiconductor substrate by chemical vapor deposition, and the semiconductor substrate in the vapor phase growth apparatus. In order to modify the deposited insulating film, fluorine atoms and H 2 , D 2 , HD are introduced as an atomic beam and a molecular beam, respectively, to generate vibrationally excited HF or DF in a thermal non-equilibrium state near the surface of the semiconductor substrate. It is characterized by having.
[0015]
In this way, by providing the vapor phase growth apparatus with an atomic beam beam and molecular beam beam introducing apparatus, the insulating film is deposited, and vibrationally excited HF or DF which is in a thermal non-equilibrium state in the deposited insulating film. It is possible to obtain an insulating film having a desired film thickness without defects by repeating the step of supplying.
In particular, the beam introducing device is provided with an atomic beam introducing tube and a molecular beam introducing tube, and preferably a plurality of atomic beam beams and molecular beam beams which are parallel to the semiconductor substrate and intersect each other in the vapor phase growth apparatus. To be introduced. As a result, HF or DF, in which reactivity is suppressed, can be generated with a uniform distribution near the surface of the semiconductor substrate, and the insulating film in the substrate can be uniformly modified.
[0016]
In the present invention, for example, the CVD method is used to make SiO 2 When forming an insulating film, an inorganic silane gas and an oxidant gas, or an organic silane gas and an oxidant gas are used as source gases. Inorganic silane gas includes SiH Four , SiD Four , Si 2 H 6 , Si 2 D 6 Etc. As organosilane gas, TEOS, HSi (OC 2 H Five ) Three , H 2 Si (OC 2 H Five ) 2 And their deuterium substitutions. As oxidant gas, O 2 , N 2 O, NO, etc. are mentioned. In the case of forming a silicon nitride film or a silicon oxynitride film, in addition to the above gas, N 2 , NH Three Etc. are added. When forming a metal insulating film, instead of or in addition to silane gas, C1 6 H 36 O Four Zr, C1 6 H 36 O Four Hf, TiCl Four , ZrCl Four , HfCl Four A metal complex gas such as the above may be used.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Prior to the description of the embodiment, the method principle of the present invention will be described.
In the present invention, in the step of modifying the deposited insulating film, molecules that are in a vibrationally excited state containing fluorine or deuterium, that is, in a thermally non-equilibrium state, are supplied to the surface of the insulating film. Specifically, in this process, F 2 Fluorine atoms generated from gas and H 2 , D 2 Alternatively, HF and DF in a thermal non-equilibrium state generated by reacting HD with a system in which an insulating film is formed are used. A process in which HF and DF in such a thermal non-equilibrium state are generated will be described.
[0018]
1 shows F + H 2 → The supply analysis of the vibrational state distribution of the product HF (ν ′) in the reaction H + HF (ν ′) is shown. FIG. 1A shows the reaction potential energy change along the reaction path, and FIG. 1B shows the observed value P (ν ′) of the vibration state distribution and the prior distribution P in the vibration rotation approximation. 0 (Ν ′), FIG. 1C shows a supply monkey. Here, ν ′ is a vibrational quantum number. The prior distribution is the energy distribution ratio of the internal state (vibrational rotation) of a reactive organism, assuming that the reaction occurs in proportion to the statistical weight of the (vibrational rotation) quantum state. The supply monkey is a scale indicating the deviation between the actual internal state energy distribution and the prior distribution, and is represented by the logarithm of the ratio between the actual distribution and the prior distribution. By supply monkey analysis, it is possible to estimate the branching ratio to a high vibration state that is actually difficult to observe.
[0019]
F + H 2 → The reaction potential energy surface of the reaction H + HF (ν ′) is described in, for example, J.A. Chem. Phys. , Vol. 104, p. A highly accurate first-principles calculation result is reported in 6515 (1996). Ground state F ( 2 P 3/2 ) And H 2 ( 1 Σg + ) For F and H 2 Barrier E when collinear collision occurs a (Collliner) is 1.84 kcal / mol, reaction barrier E when going through the transition state of the lowest bent structure a (Bent) is 1.45 ± 0.25 kcal / mol. Furthermore, considering the spin-orbit interaction of F, F ( 2 P 1/2 ) Is F ( 2 P 3/2 ), The effective reaction barrier is increased by about 0.35 kcal / mol, and E a (Collinear) is 2.18 ± 0.25 kcal / mol, E a (Bent) is 1.80 ± 0.25 kcal / mol.
[0020]
The reaction heat Q (exotherm) is 31.77 kcal / mol, which is in good agreement with the actually measured value 31.73 kcal / mol. In FIG. 1B, the prior distribution P in the vibration rotation approximation is shown. 0 (Ν ′) decreases almost exponentially as the vibrational quantum number ν ′ increases, whereas the observed value P (ν ′) of the actual vibrational state distribution in this reaction system is HF (ν ′ = 2). It turns out that the branch to) is the most dominant. This point will be described in detail below. In FIG. 1C, it can be seen that the supply monkey has a linear relationship with the vibrational quantum number ν ′. In this reaction system, up to ν ′ = 3 is an exothermic reaction system.
[0021]
2 to 4 show actual measurement data. In FIG. Chem. Soc. , Faraday Trans. , Vol. 93, p. 673 (1997), F + n−H 2 → Collision energy E for H + HF (ν ') coll The collision angle dependence in the center of gravity system of the vibration state distribution when changing is shown. Θ = 0 ° is forward scattering, which corresponds to the generation of HF molecules having translation vectors in the incident direction of F atoms. From this figure, it can be seen that the vibrational state of HF (ν ′ = 3) can be selectively generated in forward scattering, and that the HF (ν ′ = 2) state is dominantly generated at any collision energy. .
[0022]
FIG. Chem. Phys. , Vol. 113, p. 3633 (2000), collision energy E for F + HD → D + HF (ν ′). coll Bifurcation ratio of vibrational state distribution and vibrational excitation function (cross-sectional area) σ (E when (Kcal / mol) is changed c ). FIG. 4 shows the result of F + HD → H + DF (ν ′) in the same report as FIG. The reaction potential surface is basically the same as in FIG. 1A, and the difference between H and D appears in the vibrational state distribution. In FIG. 3, since the product is HF (ν ′), it can be seen that the branch to HF (ν ′ = 2) is the most dominant as in FIG. On the other hand, in FIG. 4, the product is DF (ν ′). Compared with HF, the vibration level interval is closer (ω DF = Ω HF * √ (μ HF / Μ DF ) = √ (1.0583 / 2.209); ω is the reference frequency and μ is the reduced mass), so that the branch to DF (ν ′ = 3) becomes dominant and up to ν ′ = 4 Becomes an exothermic reaction system.
[0023]
From these data, it can be seen that the reactivity is suppressed to be smaller than that of radicals, and that molecules HF, DF, etc. having a desired reactivity in a vibrationally excited state can be generated. By using these molecules, it is possible to selectively dissociate and terminate only the weak part of the network of the insulating film. In this case, since the thickness at which the insulating film can be modified is limited, it is preferable to repeat a plurality of cycles of a process of depositing and modifying a smaller unit thickness with respect to the normally required insulating film thickness. The insulating film having a desired thickness can be made defect-free as a whole.
[0024]
Embodiments will be described below.
[Embodiment 1]
FIG. 5A shows SiH Four + O 2 SiO as raw material gas 2 It is explanatory drawing which shows the formation method of a gate insulating film. A
[0025]
A high
[0026]
As a source gas in the
[0027]
Under this condition, since the film formation rate is about 1 nm / min, about one layer, that is, a unit film thickness (0.2 to 0.3 nm) of SiO. 2 A film 510 is formed. At this time, SiO 2 Electrons having an energy capable of giving the energy required for breaking the O—H bond of Si—OH and H—OH that can be taken into the film 510 to the film surface during film formation, or electrons or ions having an energy of about 12 to 25 eV or more ( Typically O, O 2 By irradiating the film surface with ions), the decomposition of Si—OH on the film surface is promoted and SiO 2 Densify the network.
[0028]
Next, the inside of the
[0029]
FIG. 5D shows a configuration example of the
[0030]
The molecule HF generated in the vicinity of the
[0031]
From the above, approximately one layer of SiO 2 The film 510 is made of approximately one layer of
[0032]
Specifically, the gate oxide film formed according to this embodiment is about 1080 cm by multiple reflection infrared absorption spectrum measurement. -1 , About 800cm -1 , About 450cm -1 And SiO 2 In addition to the absorption band attributed to the inherent normal vibration mode, it is approximately 935 cm. -1 Since an absorption band attributed to the stretching vibration of the Si—F bond was observed, it was confirmed that F was added to form a Si—F bond.
[0033]
In this embodiment, RF discharge in which a high frequency is applied to the electrode facing the semiconductor substrate is used for discharge in the reaction chamber. However, the present invention is not limited to this method, and 1 × 10 1 such as microwave discharge or magnetron discharge is used. 11 Ion / cm Three A method for forming the above high-density plasma, for example, a conventional parallel plate type plasma CVD apparatus, a plasma CVD apparatus using cyclotron resonance, a plasma CVD apparatus using induced current, a plasma CVD apparatus using helicon waves The present invention can be similarly applied depending on the conditions at the time of thin film formation. Further, although the DC glow discharge method is used in the F beam source, an RF discharge method may be used. SiH Four Instead of TEOS or SiD Four , Si 2 H 6 , Si 2 D 6 Etc. may be used. In particular, the use of a gas containing D is preferable in terms of improving the long-term reliability of the insulating film.
[0034]
[Embodiment 2]
FIG. 6 shows SiH Four + O 2 +
[0035]
The
[0036]
Specifically, SiH is used as a source gas in the
[0037]
Next, the inside of the
[0038]
The generated DF molecules reach the surface of approximately one layer of the SiON film 610 while maintaining the vibrationally excited state, and are distorted and energetically unstable Si—O bond, Si—N bond, and Si—Si bond. In addition, the O—N bond is preferentially cut to form a Si—F bond for stabilization, and the Si dangling bond is stabilized by a Si—D bond or a Si—F bond. Note that, since the free energy of formation of the Si-F bond is larger than that of the Si-D bond, the Si-F bond is preferentially terminated by the Si-F bond, but the Si-D bond also remains significantly. In addition, non-bridging oxygen and non-bridging nitrogen that can be generated during film formation are also terminated and removed by vibration excitation DF.
[0039]
Through the above steps, the approximately one layer of SiON film 610 is modified to approximately one layer of SiON film 611 from which defects have been removed. Then, the SiON gate insulating film from which defects are removed can be formed by repeating the above film deposition process and the modifying process as many times as a desired gate insulating film thickness is obtained.
[0040]
With respect to the SiON gate insulating film produced as described above, formation of Si—O bonds, Si—N bonds, and Si—F bonds was confirmed by Si2p, O1s, N1s, and F1s spectra of X-ray photoelectron spectrum measurement. As for the Si-D bond, as a result of measuring the infrared absorption spectrum with a sample thickened to about 50 nm, the result was about 1580 cm. -1 Since an absorption band attributed to the stretching vibration of the Si-D bond was observed, it was confirmed that D was added to form a Si-D bond.
[0041]
In an embodiment, O 2 Was added at a partial pressure ratio of about 0.1 to obtain a SiON film with Si: O: N = 1: 1: 1. By changing the partial pressure ratio from 0 to 0.1, the oxygen atom concentration in the film ( The fraction) can be arbitrarily set in the range of about 0 to 30 atm%. In particular, O 2 When Si is not added, Si Three N Four The film can be formed at a deposition rate of about 0.4 nm / min. Further, in the embodiment, the discharge in the reaction vessel was not performed, but a method of applying a high frequency to the electrode facing the semiconductor substrate, or 1 × 10 10 such as microwave discharge or magnetron discharge. 11 Ion / cm Three A method for forming the above high-density plasma, for example, a conventional parallel plate type plasma CVD apparatus, a plasma CVD apparatus using cyclotron resonance, a plasma CVD apparatus using induced current, a plasma CVD apparatus using helicon waves The present invention is similarly effective depending on the conditions at the time of thin film formation. SiH Four Instead of TEOS or SiD Four , Si 2 H 6 , Si 2 D 6 Etc. may be used. In particular, the use of a gas containing D is preferable in terms of improving the long-term reliability of the insulating film.
[0042]
[Embodiment 3]
FIG. 7 shows SiH 2 Cl 2 ,
[0043]
The semiconductor substrate 71 is heated to 700 ° C. by the
[0044]
Next, the inside of the
[0045]
As a result, the generated DF or HF reaches the surface of approximately one layer of the SiN film 710 while maintaining the vibrationally excited state, and is distorted and energetically unstable, such as Si—O bond, Si—N bond, and Si. -Si bonds, Si-H bonds, and N-H bonds are preferentially cut to form Si-F bonds and stabilized, and Si dangling bonds are stabilized by Si-D bonds and Si-F bonds. . The Si-F bond has a higher free energy of formation than the Si-H bond or Si-D bond, so it is preferentially terminated by the Si-F bond, but the Si-D bond also remains slightly. Yes. Further, non-bridging oxygen and non-bridging nitrogen that can be generated during film formation are also terminated and removed by vibration excitation DF and HF. Through this step, the approximately one layer of SiN film 710 is modified to approximately one layer of SiN film 711 from which defects have been removed.
[0046]
By repeating the above film deposition process and the modification process as many times as a desired gate insulating film thickness is obtained, a SiN gate insulating film from which defects have been removed can be formed. Formation of Si-N bond and Si-F bond was confirmed by Si2p, N1s, and F1s spectra measured by X-ray photoelectron spectrum. As for the Si-D bond, as a result of measuring the infrared absorption spectrum with a sample thickened to about 50 nm, the result was about 1580 cm. -1 Since an absorption band attributed to the stretching vibration of the Si-D bond was observed, it was confirmed that D was added to form a Si-D bond.
In the embodiment, SiH 2 Cl 2 Was used, but SiD 2 Cl 2 , SiD 2 F 2 , Si 2 D 6 Etc. may be used. In particular, the use of a gas containing D is preferable in terms of improving the long-term reliability of the insulating film.
[0047]
[Embodiment 4]
Figure 8 shows SiD Four , O 2 SiO as raw material gas 2 It is explanatory drawing of embodiment which shows the formation method of a gate insulating film. Here, a plasma CVD apparatus is used. A
[0048]
A
[0049]
A
[0050]
At this time, SiO 2 Electrons having an energy that can give the surface of the film being deposited the energy required to break the OD bond of Si-OD and D-OD that can be incorporated into the film, or electrons or ions having an energy of about 12 to 25 eV or more (typical O, O 2 By irradiating the film surface during ion deposition), the decomposition of Si-OD on the film surface is promoted and SiO 2 The network can be densified.
[0051]
Next, the inside of the
[0052]
The molecular DF generated in this way is approximately one layer of SiO while maintaining the vibrationally excited state. 2 It reaches the surface of the film 810 and preferentially breaks the strained and energetically unstable Si—O bond and Si—Si bond to form an Si—F bond, thereby stabilizing the Si dangling bond. It is stabilized by -D bond or Si-F bond. Since the free energy of formation of the Si—F bond is larger than that of the Si—D bond, the Si—F bond is preferentially terminated with the Si—F bond. In addition, non-bridging oxygen that can be generated during film formation was also terminated and removed by network densification by irradiation with oxygen ions and vibration excitation HF. With this process, approximately one layer of SiO 2 The film 810 is modified into an approximately one-
[0053]
By repeating the above-described film deposition process and modification process as many times as the desired gate insulating film thickness is obtained, the SiO2 from which defects have been removed can be obtained. 2 A gate insulating film can be formed. About 1080 cm by multiple reflection infrared absorption spectrum measurement -1 , About 800cm -1 , About 450cm -1 And SiO 2 In addition to the absorption band attributed to the inherent normal vibration mode, it is approximately 935 cm. -1 Since an absorption band attributed to the stretching vibration of the Si—F bond was observed, it was confirmed that F was added to form a Si—F bond.
[0054]
[Embodiment 5]
FIG. 9 is a diagram schematically showing a surface treatment system according to another embodiment. The surface processing system shown in FIG. 9 is a surface processing system for semiconductor processing, and includes a
[0055]
The processing chamber 93 and the
[0056]
The
[0057]
A
[0058]
The
[0059]
In FIG. 9, only one
[0060]
An
[0061]
In the processing chamber 93, when performing plasma assist processing such as dry cleaning processing, etching processing, film forming processing, oxidation processing, or heat processing, the
[0062]
The processing chamber 93 configured as described above and the adjacent
[0063]
An inert gas such as N is introduced into the
[0064]
Exhaust means 924 such as a turbo pump and a rotary pump are provided at the bottom of the
[0065]
The
[0066]
The
[0067]
A
[0068]
The non-movable part of the connection means 97 is made of a metal material such as an aluminum alloy such as an Al—Mg alloy. The inner wall of the connection means 97 is usually formed with an oxidation passivated film or a fluorinated passivated film after being polished, or SiO 2 , SiC, or other materials such as SiN.
[0069]
The
[0070]
On the side wall of the
[0071]
An open /
[0072]
After the plurality of
[0073]
The operation of the
[0074]
The atmosphere in the
[0075]
Next, the
[0076]
Next, a predetermined processing process is performed on the
The inside of the processing chamber 93 that has finished the process is evacuated to an inert gas such as N 2 After being replaced with Ar or a clean air atmosphere, the
[0077]
Further, the
[0078]
As described above, the transport system for the
[0079]
Next, the
[0080]
The substrate transfer system that can be operated as described above is always an inert gas, for example, N, except when processing is performed on a semiconductor substrate. 2 The substrate is maintained in an Ar or clean air atmosphere, and not only protects the substrate from dirt, dust, and contamination in the external environment throughout the entire process, but also enables the substrate transport having a shielding effect against heavy metal contamination.
[0081]
In the surface treatment system shown in FIG. 9, only one processing chamber 93 is connected to the
[0082]
Conversely, an inert gas such as N 2 , Ar or clean air atmosphere is set to a positive pressure rather than atmospheric pressure to prevent air from being mixed into the storage container 93, and the
Further, although the
[0083]
Using the film formation and surface modification treatment system shown in FIG. 2 Cl 2 , NH Three A Si nitride gate insulating film (SiN film) was formed using as a source gas. First, the
[0084]
Under these conditions, the film formation rate is about 1 nm / min, so that approximately one SiN film is formed. The film composition was approximately Si: N = 3: 4 ± 0.1. At this time, H and Cl are mixed as impurities, and the concentration of H is 5 × 10 5. twenty one atom / cm Three , Cl is 5 × 10 19 atom / cm Three Met. The more contaminated H is in the form of Si—H bonds and N—H bonds, and the latter is more common in a ratio of approximately 1: 4.
[0085]
Next, the
[0086]
Since the Si—F bond has a higher free energy of formation than the Si—H bond and the Si—D bond, it is preferentially terminated by the Si—F bond, but the Si—D bond remains slightly. Further, non-bridging oxygen and non-bridging nitrogen that can be generated during film formation were also terminated and removed by vibration excitation DF and HF. By this step, the approximately one layer of SiN film was modified to approximately one layer of SiN film from which defects were removed.
[0087]
Thereafter, the
[0088]
In this embodiment, no discharge was performed during the film formation, but the method of applying a high frequency to the electrode facing the semiconductor substrate shown in
[0089]
The present invention is not limited to the above embodiment. For example, in the above embodiment, TEOS, O as the source gas 2 , SiH Four , SiD Four , N 2 , NH Three And SiH 2 Cl 2 As the inorganic silane gas, Si 2 H 6 , Si 2 D 6 Etc. can be used. As organosilane gas, H n Si (OC 2 H Five ) 4-n (N = 1-3), H n Si (OC Four H 9 ) 4-n (N = 1 to 3), SiH (OCH 2 CF Three ) Three , SiH (OCH 2 C (OR) Three ) Three , SiH (OCH 2 CF 2 R), SiH (OCH 2 C (OR) 2 R ′), SiH (OCH 2 C (NR 2 ) Three ) Three , SiH (OCH 2 C (NR 2 ) 2 R ') Three , SiH (OCH 2 CRO) Three , SiH (OCH 2 CN) Three , SiH (OCH 2 NO 2 ) Three , SiH (OCH 2 COOR), SiH n (OCH 2 CF 2 R) 4-n (N = 1 to 3) or the like can be used. Here, R and R ′ are functional groups, and their deuterium substitutions may be used. These organosilane gases are characterized by Si-O-CH 2 -Increasing the negative charge on C in the part. These gases can be used without an oxidant gas as an organic silane gas containing O as a constituent element. As oxidant gas, N 2 O, NO, etc. are mentioned. In the case of forming an insulating film containing a metal such as Zr, Hf, or Ti, instead of or in addition to the silane gas, C1 6 H 36 O Four Zr, C1 6 H 36 O Four Hf, TiCl Four , ZrCl Four , HfCl Four A metal complex gas such as the above may be used.
[0090]
【The invention's effect】
According to the present invention, a thin insulating film such as a gate oxide film is stabilized by removing and stabilizing defects by efficiently and selectively dissociating and terminating only a structurally and energy-fragile network portion. Therefore, the long-term reliability of the MIS type semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 shows F + H in the present invention. 2 → H + HF (ν ′) is an explanatory diagram showing a supply analysis of the vibrational state distribution of the product HF (ν ′) of the reaction.
FIG. 2 shows F + n−H in the present invention. 2 → It is explanatory drawing which showed the collision angle dependence in the gravity center system of vibration state distribution when changing collision energy about H + HF (ν ′).
FIG. 3 is an explanatory diagram showing a branching ratio of vibration state distribution and a vibration excitation function (cross-sectional area) when collision energy is changed for F + HD → D + HF (ν ′) in the present invention.
FIG. 4 is an explanatory diagram showing a branching ratio of vibration state distribution and a vibration excitation function (cross-sectional area) when collision energy is changed for F + HD → H + DF (ν ′) in the present invention.
5A shows a Si oxide gate insulating film (SiO2) according to the present invention. FIG. 2 It is explanatory drawing which shows the formation method of a film | membrane.
FIG. 5B is a plan view showing the beam introduction system in FIG. 5A.
FIG. 5C is a plan view showing another configuration of the beam introduction system in FIG. 5A.
5D is a diagram showing a configuration of an F beam source in FIG. 5A.
FIG. 6 is an explanatory view showing a method of forming a Si oxynitride gate insulating film (SiON film) according to the present invention.
FIG. 7 is an explanatory view showing a method of forming a Si nitride gate insulating film (SiN film) according to the present invention.
FIG. 8 shows a Si oxide gate insulating film (SiO 2) according to the present invention; 2 It is explanatory drawing which shows the formation method of a film | membrane.
FIG. 9 is an explanatory view showing a method of forming a Si nitride gate insulating film (SiN film) according to the present invention.
[Explanation of symbols]
50, 60, 70, 80... Deposition chamber, 51, 61, 71, 81... Semiconductor substrate on which element region is formed, 52, 62, 72, 82... Substrate support base, 53, 63, 73, 83. 54, 64, 74, 84 ... cooling pipe, 55, 65, 75 ... high frequency power supply, 85 ... high frequency coil, 56, 66, 76, 86 ... exhaust system, 57, 77 ... electrode, 67, 87 ... nozzle, 58, 68, 78, 88 ... gas introduction system, 59, 69, 79, 89 ... high frequency power supply, 510, 610, 710, 810 ... defective gate insulating film, 511, 611, 711, 811 ... gate with defect removed Insulating film, 512, 612, 712, 812, 513, 613, 713, 813 ... Beam source, 512a, 612a, 712a, 812a, 513a, 613a, 713a, 813a ... B Introducing tube, 514 ... supply gas, 614 ... microwave cavity, 515 ... electrode, 516 ... nozzle, 517 ... beam mixed with ions, 518 ... deflection electrode, 519 ... skimmer, 520 ... beam with ions removed, 91 ... semiconductor Processing apparatus, 92 ... Storage container, 93 (93a, 93b) ... Processing chamber, 94 ... Load lock chamber, 95, 96 ... Gate valve, 97 ... Connection means, 98 ... Door, 99 ... Processing container, 911 ... Semiconductor substrate, 933 ... F beam source, 934 ... HD beam source, 912 ... shower head, 913 ... gas supply means, 925 ... cassette.
Claims (6)
前記半導体基板の表面近傍でフッ素或いは重水素を含んで熱的非平衡状態に振動励起された分子を生成してこれを前記絶縁膜の表面に供給することにより前記絶縁膜を改質する膜改質工程と、
を有することを特徴とする半導体装置の製造方法。A film deposition step of depositing an insulating film on a semiconductor substrate by chemical vapor deposition;
In the vicinity of the surface of the semiconductor substrate, a molecule that contains fluorine or deuterium and is vibrationally excited into a thermal non-equilibrium state is generated and supplied to the surface of the insulating film to modify the insulating film. Quality process,
A method for manufacturing a semiconductor device, comprising:
ことを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein an insulating film having a desired film thickness is formed by repeating the film deposition process and the film modifying process a plurality of times for each unit film thickness.
ことを特徴とする請求項1又は2記載の半導体装置の製造方法。As a molecule vibrationally excited in a thermal non-equilibrium state, it was generated by reacting a fluorine atom generated from F 2 gas with a kind selected from H 2 , D 2 , and HD near the surface of the semiconductor substrate. 3. The method of manufacturing a semiconductor device according to claim 1, wherein HF or DF is used.
ことを特徴とする請求項3記載の半導体装置の製造方法。And fluorine atom, H 2, D 2, respectively and one selected from the HD, the atom beam and molecular beam, the semiconductor device according to claim 3, wherein the introduction in the vicinity of the surface of said semiconductor substrate Manufacturing method.
この気相成長装置内で前記半導体基板に堆積された絶縁膜を改質するために、フッ素原子と、H2,D2,HDから選ばれた一種とをそれぞれ、原子線ビーム及び分子線ビームとして導入して、前記半導体基板の表面近傍で熱的非平衡状態にある振動励起されたHF又はDFを生成させるビーム導入装置と、
を有することを特徴とする半導体装置の製造装置。A vapor deposition apparatus for setting a semiconductor substrate and depositing an insulating film on the semiconductor substrate by chemical vapor deposition;
In order to modify the insulating film deposited on the semiconductor substrate in the vapor phase growth apparatus, a fluorine atom and one selected from H 2 , D 2 and HD are respectively used as an atomic beam and a molecular beam. A beam introducing device that generates vibrationally excited HF or DF in a thermal non-equilibrium state near the surface of the semiconductor substrate, and
An apparatus for manufacturing a semiconductor device, comprising:
ことを特徴とする請求項5記載の半導体装置の製造装置。The beam introducing device includes an atomic beam introducing tube and a molecular beam introducing tube, and the atomic beam introducing tube and the molecular beam introducing tube include an atomic beam introduced into the vapor phase growth apparatus. 6. The apparatus for manufacturing a semiconductor device according to claim 5, wherein the molecular beam is arranged so as to cross the semiconductor substrate in parallel with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001074253A JP3723085B2 (en) | 2001-03-15 | 2001-03-15 | Semiconductor device manufacturing method and manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001074253A JP3723085B2 (en) | 2001-03-15 | 2001-03-15 | Semiconductor device manufacturing method and manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280382A JP2002280382A (en) | 2002-09-27 |
JP3723085B2 true JP3723085B2 (en) | 2005-12-07 |
Family
ID=18931554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001074253A Expired - Fee Related JP3723085B2 (en) | 2001-03-15 | 2001-03-15 | Semiconductor device manufacturing method and manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723085B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440501B1 (en) * | 2000-03-16 | 2004-07-15 | 주성엔지니어링(주) | Method for forming a gate oxide layer of a semiconductor device |
US7056833B2 (en) * | 2003-09-23 | 2006-06-06 | Micron Technology, Inc. | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition |
KR100682873B1 (en) * | 2004-12-28 | 2007-02-15 | 삼성전기주식회사 | Semiconductor emitting device and manufacturing method for the same |
JP2008300779A (en) * | 2007-06-04 | 2008-12-11 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
KR102021708B1 (en) | 2015-09-17 | 2019-09-16 | 가부시키가이샤 코쿠사이 엘렉트릭 | Method for manufacturing semiconductor device, substrate processing apparatus and recording medium |
-
2001
- 2001-03-15 JP JP2001074253A patent/JP3723085B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280382A (en) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100924055B1 (en) | Production method for semiconductor device and substrate processing device | |
KR100641762B1 (en) | Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method | |
US7989365B2 (en) | Remote plasma source seasoning | |
US7094713B1 (en) | Methods for improving the cracking resistance of low-k dielectric materials | |
US7381662B1 (en) | Methods for improving the cracking resistance of low-k dielectric materials | |
JP3688726B2 (en) | Manufacturing method of semiconductor device | |
US6251807B1 (en) | Method for improving thickness uniformity of deposited ozone-teos silicate glass layers | |
TW201411721A (en) | Improved densification for flowable films | |
JP4694108B2 (en) | Oxide film forming method, oxide film forming apparatus, and electronic device material | |
JPH1174257A (en) | Fluorine-containing silicon oxide film and its manufacture | |
EP1038307A1 (en) | Surface modification of semiconductors using electromagnetic radiation | |
JP2013515355A (en) | Wet oxidation process performed on dielectric material formed from flowable CVD process | |
US5314839A (en) | Solid state device fabrication method including a surface treatment step with a neutral particle beam with an energy between 10ev and 100ev | |
JP4849863B2 (en) | Oxide film formation method | |
KR101836417B1 (en) | Low temperature cure modulus enhancement | |
JP2000311893A (en) | Method and device for forming material layer from atomic gas | |
JP3723085B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
WO2020247531A1 (en) | Methods of post treating silicon nitride based dielectric films with high energy low dose plasma | |
JP2009021442A (en) | Method of forming film for porous membrane and computer-readable recording medium | |
JP3770870B2 (en) | Substrate processing method | |
JP4078370B2 (en) | Substrate processing equipment | |
JP2006216774A (en) | Method of forming insulating film | |
JP4167645B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003142482A (en) | Method of manufacturing oxynitride film and method of manufacturing semiconductor device | |
JPH07235530A (en) | Formation of insulating film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |