JP3722593B2

JP3722593B2 - Stereoscopic image rendering processing device

Info

Publication number: JP3722593B2
Application number: JP16998997A
Authority: JP
Inventors: 尚人白石
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 2005-11-30
Anticipated expiration: 2017-06-26
Also published as: JPH1115997A

Description

【０００１】
【発明の属する技術分野】
この発明は、３次元多面体物体を２次元スクリーン上に投影して表示する立体画像描画処理装置に関する。
【０００２】
【従来の技術】
３次元立体図形を透視変換処理、遠近処理等によって、ＣＲＴディスプレイ等の２次元（平面）スクリーン上に合成して表示する場合、手前に存在する物体がそれより奥にある物体の一部または全てを隠す処理、即ち、隠面消去処理を行う必要がある。隠面消去の方法としては、Ｚソート法（塗り重ね法）、Ｚバッファ法、スキャンライン法等がある。
【０００３】
マッピング処理が可能な立体画像描画処理装置においては、ポリゴンの隠面消去法として、Ｚバッファ法を用いた装置が特開平９−１６８０６号公報に開示されている。この立体画像描画処理装置について、図１０に従い説明する。図１０は上記の立体画像描画処理装置の全体構成を示すブロック図であり、この装置は例えば、レーシングゲームや飛行機の操縦シュミレーション等のゲーム用機器に用いて好適な一例が示されている。
【０００４】
画像情報供給装置１００の構成について説明すると、この装置には、ワールドメモリ１０１、幾何変換装置１０２、操作部１０３、ＣＰＵ１０４を備える。ワールドメモリ１０１にはあらゆる物体が複数のポリゴンの集合体として表現され、ポリゴンの端点をワールド座標上のＸ，Ｙ，Ｚ座標として格納している。更に、このワールドメモリ１０１には、オブジェクトのオブジェクト座標上のポリゴン端点のＸ，Ｙ，Ｚ座標、及びポリゴンに対応して夫々テクスチャ画像を格納するマッピングパターンメモリの端点情報データが格納されている。操作部１０３は、ハンドル、アクセル、ブレーキ等で構成され、その操作内容は電気信号に変換され、ＣＰＵ１０４へ出力される。
【０００５】
ＣＰＵ１０４は、ハンドル、アクセル等で構成された操作部１０３の操作内容に基づいて変換された電気信号に従いこの状況に応じた状況データを演算し、幾何変換装置１０２へデータを与える。
【０００６】
幾何変換装置１０２は、ＣＰＵ１０４からの命令に従いワールドメモリ１０１から各ポリゴンの端点情報をデータを読み出し、オブジェクトの運動や視野の回転等に必要な行列演算を実行し、ワールド座標の端点をスクリーン座標へ投影変換する等の幾何変換を行い、そのＸ，Ｙの２次元のスクリーンデータをスクリーンメモリ１０５に与える。また、ポリゴンの視野変換された代表値、すなわち、そのポリゴンの視点からの距離の代表値、すなわち、Ｚ値を決定し、そのデータをスクリーンメモリ１０５に与える。このスクリーンメモリ１０５は、各ポリゴンの端点につき、Ｘ，Ｙのスクリーン座標値、Ｚ値、マッピングパターンメモリのＵ，Ｖ座標値が格納される。
【０００７】
ポリゴン外形処理装置１２０は、ポリゴン摘出装置１２１、パラメータ演算装置１２２、垂直補間演算装置１２３、ワークメモリインターフェース（Ｉ／Ｆ）１２４で構成される。ポリゴン摘出装置１２１は、スクリーンメモリ１０５より読み出されたポリゴン端点のＸＹアドレスに基づいて、ポリゴンを構成する各辺のベクトル方向を判断し、そのベクトルの方向に応じて、ポリゴンの辺を構成する端点が右辺に属するか左辺に属するかを決定する。そして、ポリゴン摘出装置１２１にてスクリーンメモリ１０５からポリゴンを構成する各辺の端点、すなわち、Ｘの始点アドレス（ＸＳ）、Ｘの終点アドレス（ＸＥ）、及びＹの始点アドレス（ＹＳ）、Ｙの終点アドレス（ＹＥ）、並びに、テクスチャを構成するマッピングパターンのＵ始点アドレス（ＵＳ）、Ｕ終点アドレス（ＵＥ）、Ｖ始点アドレス（ＶＳ）、Ｖ終点アドレス（ＶＥ）を取り込むと共に、ポリゴンのＺ値（ＺＳ，ＺＥ）を取り込み、パラメータ演算装置１２２に各データを与える。
【０００８】
そして、このポリゴン外形処理装置１２０のパラメータ演算装置１２２は、ポリゴンの外形端点情報をデジタル微分解析（ＤＤＡ）で求める際に必要なパラメータを算出し、そのパラメータを垂直補間演算装置１２３に与える。この垂直補間演算装置１２３にて、ポリゴンが各スキャンラインと交差する左辺及び右辺のそれぞれの外形端点情報、マッピングパターンのアドレス及びＺ値を補間しながら算出する。算出された各データがワークメモリＩ／Ｆ１２４により、ワークメモリ１２６に与えられる。
【０００９】
そして、ワークメモリ１２６には、ポリゴン外形処理装置１２０より与えられた各データ、すなわち、スキャンラインごとにポリゴンの左辺、右辺Ｘの値（ＸＬ，ＸＲ）と左辺のマッピングパターンメモリアドレス（ＵＬ）、右辺のマッピングパターンメモリアドレス（ＵＲ）と左辺のＺ値（ＺＬ）、右辺のＺ値（ＺＲ）が画面の垂直方向（Ｙアドレス方向）の解像度だけ夫々格納されている。
【００１０】
更に、このワークメモリ１２６には、１つのＹアドレスに格納されているポリゴン数（ＣＮＴ）が書き込まれる。すなわち、１つのＹアドレスに１個のポリゴンを格納する毎にポリゴン数をカウントアップしてゆき、このカウント数（ＣＮＴ）がワークメモリ１２６に書き込むまれている。
【００１１】
ワークメモリ１２６に格納されている各データはポリゴン内部処理装置１３０へ与えられる。ポリゴン内部処理装置１３０は、パラメータ演算装置１３１、水平補間装置１３２、ピクセル（Ｐｉｘｅｌ）描画装置１３３、隠面処理装置１３４で構成される。
【００１２】
パラメータ演算装置１３１にて、スキャンライン毎にワークメモリ１２６よりポリゴンの左辺Ｘ、右辺Ｘの値（ＸＬ，ＸＲ）と左辺のマッピングパターンメモリアドレス、右辺のマッピングパターンメモリアドレス値（ＵＬ，ＵＲ）と左辺の及び右辺のＺ値（ＺＬ，ＺＲ）を受取り、水平補間演算に必要なパラメータを演算し、水平補間演算装置１３２及び隠面処理装置１３４へそれぞれパラメータを転送する。
【００１３】
隠面処理装置１３４はＺバッファ法を使用した隠面処理を行うもので、まず、スキャンライン毎にパラメータ演算装置１３１よりパラメータを受け取り、そのパラメータから連続する複数ドットのＺ値を演算で求める。求めた複数ドットのＺ値をＺラインメモリ１２５に格納されたＺ値と比較する。Ｚ値ラインメモリ１２５には、１スキャンライン分のＺ値データを４ドットづつを１つのアドレスに対応するように区分して格納されている。そして、求めた４ドットのＺ値とＺ値ラインメモリ１２５から４ドットのＺ値を読み出し、並列に隠面処理を行ってゆき、Ｐｉｘｅｌ描画装置１３３へ各ドットを並列に描画するか、しないかをコントロールするとともに、Ｚ値ラインメモリ１２５に格納されたＺ値を更新して行く。
【００１４】
Ｚ値ラインメモリ１２５は、１スキャンライン分のＺ値の値を複数ドットごと格納する。
【００１５】
Ｐｉｘｅｌ描画装置１３３は、水平補間演算装置１３２から複数ドットのマッピングアドレス等を受け取り、隠面処理装置１３４から複数ドットの描画をするか、しないかのコントロール信号を受け取り、描画するドットのみ複数ドットを並列にカラーラインメモリ１３５へマッピングアドレスを書き込む。
【００１６】
このカラーラインメモリ１３５は、１スキャンライン分のマッピングパターンメモリのアドレスを格納するもので、複数ドットのデータが並列に書き込まれるように構成されており、１アドレスに４つのドットの１６ビットのマッピングパターンメモリのアドレスが順次格納される。
【００１７】
また、カラーラインメモリ１３５は２枚あり、１個が書き込みしている間にもう一つのラインメモリ１３５の内容を読み出して、その値によりマッピングパターンメモリ１３７を読み出してその値をフレームメモリ８へ書き込む。
【００１８】
水平補間演算装置１３２は、パラメータ演算装置３１からパラメータを受け取り、水平補間演算を行ってマッピングパターンメモリアドレス（Ｕ，Ｖ）を算出する。この算出したマッピングパターンメモリアドレス（Ｕ，Ｖ）にて、データが格納されたマッピングパターンメモリ１３７をアクセスすることにより、マッピングパターンメモリ１３７に格納されたデータに基づき、各ドットのＲ，Ｇ，Ｂ値を順次読み出し、フレームメモリ１３６へ書き込む。
【００１９】
ポリゴン内部処理装置１３０からフレームメモリ１３６へ与えられたドットのＲ，Ｇ，Ｂ値がＣＲＴ１３８に転送され画像として表示される。
【００２０】
【発明が解決しようとする課題】
上記した装置によれば、各ポリゴン端点に模様のためのマッピングパターンメモリアドレス（Ｕ，Ｖ）とポリゴンのＺ値を備え、そのマッピングパターンメモリアドレス（Ｕ，Ｖ）とＺ値をポリゴンの外形に対応して変化させて補間し、複数ドットのＺ値を演算で算出し、Ｚバッファ法を使用した隠面処理により、スキャンラインごと順次、複数ドットを並列で隠面処理を行い、マッピングパターンメモリアドレスをカラーラインメモリ１３５へ書き込み、スキャンラインの処理が終了すると、マッピングパターンメモリ１３５をアクセスし、Ｒ，Ｇ，Ｂデータをフレームメモリ１３６へ転送することにより、高速に描画することが可能となる。
【００２１】
しかしながら、上記した装置は、スキャンラインごとに順次描画処理を行っているため、フレームメモリとは別にカラーラインメモリを必要とする。このため、メモリの個数が多くなり、装置が大型化し、コストが高くなるという問題があった。
【００２２】
この発明は、上述した従来の問題点を解消するためになされたものにして、フレームメモリを有効に利用し、高速にマッピング処理が可能な立体画像描画処理装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この発明の立体画像描画処理装置は、ポリゴンを構成するＸ，Ｙの端点情報及びポリゴン面に付与する模様を示すマッピングパターン端点情報とポリゴンのＺ値を格納する記憶手段と、上記記憶手段からの各端点情報を幾何変換する幾何変換手段と、上記幾何変換手段からの各端点情報に基づいて、ポリゴンのＸ，Ｙアドレス情報、マッピングパターンアドレス情報及びポリゴンのＺ値を算出する描画処理手段と、算出されたＺ値に基づき隠面処理を行う手段と、を備え、全てのポリゴンに対して描画処理及び隠面処理を行って描画するドットのマッピングパターンアドレスのみをフレームメモリに書き込み、このフレームメモリに書き込まれたマッピングパターンアドレスによりマッピングパターン領域をアクセスし、画像データを読み出し上記マッピングパターンアドレスが書き込まれていた同じフレームメモリの領域に画像データを書き込むことを特徴とする。
【００２４】
この発明は、上記したフレームメモリのアドレスとして、ポリゴンのＸ，Ｙアドレス、画像データ読み出し用アドレス及びマッピングパターンアドレスの内から１つ選択して与えられ、フレームメモリのデータとして少なくともマッピングパターンアドレス及び画像データの内１つが選択して与えられる。
【００２５】
また、この発明のフレームメモリは、Ｚ値が格納されるＺバッファ領域、マッピングパターンアドレスまたは画像データが格納されるスクリーン領域及びマッピングパターンが格納されるマッピングパターン領域に領域を区分すればよい。
【００２６】
上記したように、この発明によれば、フレームメモリにスはクリーンに表示される領域のみマッピングパターン領域の読み出しとその画像データの書き込みが行われ、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れると共に、フレームメモリを有効に利用することができる。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
【００２８】
図１はこの発明を用いた立体画像描画処理装置の全体構成を示すブロック図であり、この装置は例えば、レーシングゲームや飛行機の操縦シュミレーション等のゲーム用機器に用いて好適な一例が示されている。図１に従いこの発明の全体構成につき説明する。
【００２９】
この装置は、メインメモリ１、ＣＰＵ２、幾何変換処理装置３、描画処理装置４、フレームメモリ５及び表示装置としてのＣＲＴ６を備える。メインメモリ１にはあらゆる物体が複数の三角ポリゴンの集合体として表現され、ポリゴンの端点をワールド座標上のＸ，Ｙ，Ｚ座標として格納している。更に、このメインメモリ１には、オブジェクトのオブジェクト座標上のポリゴン端点のＸ，Ｙ，Ｚ座標、及びポリゴンに対応して、夫々テクスチャ画像を格納するマッピングパターンメモリ領域の端点情報データ（Ｕ，Ｖ）が格納されている。ＣＰＵ２は図示しないハンドル、アクセル、ブレーキ等で構成された操作部からの操作内容が電気信号に変換されて与えられる。
【００３０】
ＣＰＵ２は、ハンドル、アクセル等の操作内容に基づいて変換された電気信号に従いこの状況に応じた状況データを演算し、幾何変換処理装置３へデータを与える。
【００３１】
幾何変換処理装置３は、ＣＰＵ２からの命令に従いメインメモリ１から各ポリゴンの端点情報をデータを読み出し、オブジェクトの運動や視野の回転等に必要な行列演算を実行し、ワールド座標の端点をスクリーン座標へ視野変換、シェーディング、投影処理等の幾何変換を行い、Ｘ，Ｙの２次元のスクリーンデータ、マッピングパターンアドレス値（Ｕ，Ｖ値）を描画処理装置４に与える。また、ポリゴンの視野変換された代表値、すなわち、そのポリゴンの視点からの距離の代表値であるＺ値を決定し、そのデータを描画処理装置４に与える。この幾何変換処理３は、パーソナルコンピュータなどではＣＰＵ２の動作により行うこともある。
【００３２】
描画処理装置４は幾何変換処理装置３からの各端点情報に基づいて、ポリゴンの画素ごとにマッピングパターンアドレス（Ｕ，Ｖ）及びＺ値を補間して算出するとともに、Ｚバッファ法による隠面処理により一番手前に存在する画素ドットのマッピングパターンアドレス（Ｕ，Ｖ）をフレームメモリ５のスクリーン領域に書き込む。そして、全てのポリゴンの描画処理が行われ、隠面処理により一番手前に存在するポリゴンのマッピングパターンアドレス（Ｕ，Ｖ）のスクリーン領域への書き込み処理が終了後、スクリーンアドレスに従いフレームメモリ５のスクリーン領域をアクセスし、マッピングパターンアドレスを読み出す。そして、このアドレスによりマッピングパターン領域をアクセスし、ビットマップのＲ，Ｇ，Ｂ値に変換し、その変換した値をフレームメモリ５の同じスクリーン領域に書き込む。このようにして、フレームメモリ５のには、スクリーンに表示される領域のみマッピングパターン領域の読み出しとそのＲ，Ｇ，Ｂ値の書き込みとなり、Ｒ，Ｇ，Ｂ化するときに必要最小限のマッピングパターン領域のアクセスとなり、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れる。しかも、フレームメモリ５の同じスクリーン領域にマッピングパターンアドレスとＲ，Ｇ，Ｂ値を格納するので、フレームメモリ５を有効に利用でき、メモリ量を少なくすることができる。
【００３３】
フレーメモリ５は、この実施の形態では、図３に示すように、Ｚバッファ領域、スクリーン領域並びにマッピングパターン領域にメモリ領域が分けられている。Ｚバッファ領域には、スクリーン領域の各画素に対応するその画素の中で一番手前に存在するＺ値が書き込まれる。このＺ値は、描画処理装置４にて、算出したポリゴンの画素と書き込まれているＺ値を比較し、比較する対象のＺ値が常に一番手前に存在するポリゴンのＺ値に更新される。
【００３４】
また、マッピングパターン領域は、図８（ｂ）に示すように、マッピングパターンアドレス（Ｕ，Ｖ）に対応して、ビットマップのＲ，Ｇ，Ｂ値が格納されている。
【００３５】
スクリーン領域は、ＸＹのスクリーンアドレスに従った画素ドット領域に分けられている。まず、各スクリーンアドレス（Ｘ，Ｙ）に従ってマッピングパターンアドレス（Ｕ，Ｖ）が書き込まれ、全てのポリゴンに対してスクリーン全体の書き込みが終わると、スクリーン領域の各アドレスに書き込まれたマッピングパターンアドレス（Ｕ，Ｖ）に従いマッピングパターン領域から読み出したビットマップのＲ，Ｇ，Ｂ値が書き込まれる。
【００３６】
上記したように、この発明によれば、１フレームの処理の割り振りは図９に示すようになる。
【００３７】
次に、この発明の描画処理装置の具体的構成につき図２に従い説明する。
【００３８】
幾何変換処理装置３にて幾何変換された各ポリゴンのＸ，Ｙの２次元のスクリーンデータ（Ｘ，Ｙ）、マッピングパターンアドレス値（Ｕ，Ｖ）及びＺ値が幾何変換処理装置インターフェース（Ｉ／Ｆ）４１に与えられる。この幾何変換処理装置Ｉ／Ｆ４１からスクリーンデータ（Ｘ，Ｙ）、マッピングパターンアドレス値（Ｕ，Ｖ）及びＺ値が三角形セットアップ処理装置４２に与えられる。
【００３９】
この実施の形態においては、ポリゴンは図４に示すように全て三角形のポリゴンで構成されており、平面方程式により、各ポリゴン端点からポリゴン面のＸ，Ｙの傾斜を求め、ディジタル微分解析（ＤＤＡ）により補間して行く。
【００４０】
このため、三角形セットアップ処理装置４２は、平面方程式に基づき各種のＤＤＡ処理装置に用いるＤＤＡパラメータを下記数式１に従い算出する。
【００４１】
【数１】

【００４２】
三角形セットアップ処理装置４２にて算出された各パラメータは各ＤＤＡ処理装置に送られる。
【００４３】
Ｘ−ＹＤＤＡ処理装置４３は、スクリーン上の２次元のポリゴンのＸＹアドレスと辺と辺の水平ラインのアドレスを下記の数式に基づきＤＤＡにより算出する。
【００４４】
【数２】
Ｘ＝Ｘ＋ｄＸ／ｄＹ
Ｙ＝Ｙ＋１
【００４５】
Ｘ−ＹＤＤＡ処理装置４３にて算出したＸＹアドレスと水平ラインのアドレスはフレームメモリアドレスマルチプレクサ（ＭＵＸ）４６、ＺＤＤＡ処理装置４４及びＵＶＤＤＡ処理装置４５に与えられる。
【００４６】
ＺＤＤＡ処理装置４４は、Ｘ−ＹＤＤＡ処理装置４３で示される２次元ポリゴンのＸＹアドレス値に対応するＺ値を下記数式に従いＤＤＡにより算出する。
【００４７】
Ｚ＝Ｚ＋ＤＤＺ
ここで、ＤＤＺは、対応するドットがＸ方向のドット（ｄＺＸ）であるときには、上記のｄＺ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＺＹ）であるときには、上記のｄＺ／ｄＹが与えられる。
【００４８】
ＺＤＤＡ処理装置４４で算出されたＺ値は陰面処置装置４７及びフレームメモリデータマルチプレクサ４８に与えられる。隠面処理装置４７はＺバッファ法を使用した隠面処理を行うもので、Ｘ−ＹＤＤＡ処理装置４３で算出したＸＹアドレスに対応してＺＤＤＡ処理装置４４で算出したＺ値をフレームメモリ５の対応する領域のＺバッファ領域に格納されたＺ値と比較する。このＺ値を比較し描画すべきドットか否かを判定し、判定結果に応じてＺバッファ領域に格納されたＺ値を更新して行く。即ち、描画されるドットであればＺバッファ領域のＺ値を書き換え、後述するＵＶＤＤＡ処理装置４５で算出したＵ，Ｖ値をフレームメモリ５のスクリーン領域に書き込むようにコントローラ５４がフレームメモリデータマルチプレクサ（ＭＵＸ）４８及びＲ／Ｗコントロール信号をフレームメモリに与える。また、描画しないドットであれば、Ｚバッファ領域のＺ値は書き換えず、ＵＶＤＤＡ処理装置４５で算出したＵ，Ｖ値もフレームメモリ５には与えられない。
【００４９】
ＵＶＤＤＡ処理装置４５は、Ｘ−ＹＤＤＡ処理装置４３で示される２次元ポリゴンのＸＹアドレス値に対応するマッピングパターンアドレス値（Ｕ，Ｖ）を下記数式に従いＤＤＡにより算出する。
【００５０】
Ｕ＝Ｕ＋ＤＤＵ
ここで、ＤＤＵは、対応するドットがＸ方向のドット（ｄＵＸ）であるときには、上記のｄＵ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＵＹ）であるときには、上記のｄＵ／ｄＹが与えられる。
Ｖ＝Ｕ＋ＤＤＶ
ここで、ＤＤＶは、対応するドットがＸ方向のドット（ｄＶＸ）であるときには、上記のｄＶ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＶＹ）であるときには、上記のｄＶ／ｄＹが与えられる。
【００５１】
ＵＶＤＤＡ処理装置４７で算出されたＵ，Ｖ値はフレームメモリデータＭＵＸ４８に与えられる。隠面処理装置４７において、一番手前にあるドットと判断されると、フレームメモリデータＭＵＸ４８からフレームメモリインターフェース４９を介してフレームメモリ５のスクリーン領域にそのマッピングパターンアドレスを書き込む。
【００５２】
フレームメモリアドレスマルチプレクサ（ＭＵＸ）４６には、ＲＧＢ化用アドレス生成装置５１とＸ−ＹＤＤＡ処理装置４３とマッピングパターンアドレスラッチ回路５２からのアドレスデータが与えられ、コントローラ５４の制御に基づきフレームメモリ５のアドレスを選択し、フレームメモリインタフェース（Ｉ／Ｆ）５０に送る。
【００５３】
フレームメモリデータＭＵＸ４８には、ＺＤＤＡ処理装置４４、ＵＶＤＤＡ処理装置４４およびＲＧＢデータラッチ回路５３からのフレームデータが与えられ、コントローラ５４の制御に基づきこれらデータのうち１つを選択してフレームメモリデータとしてフレームメモリインターフェース５０に送る。
【００５４】
フレームメモリＩ／Ｆ５０は、フレーメモリ５のタイミングに合わせて、アドレス、データを出力し、また、フレームメモリ５からデータを受け取る。
【００５５】
ＲＧＢ化用アドレス生成処理装置５１は、フレームメモリ５のスクリーン領域に書き込まれたマッピングパターンアドレスに従いＲＧＢ化するときにスクリーンアドレスを順次生成する。
【００５６】
マッピングパターンアドレスラッチ回路５２は、ＲＧＢ化するときにスクリーン上のマッピングパターン領域に格納されたＵ，Ｖアドレスを読み出し、その値をフレームメモリ５のアドレスとするためのアドレスラッチとして働く。
【００５７】
ＲＧＢデータラッチ回路５３は、マッピングパターン領域から読み出したＲＧＢちをフレームメモリ５にデータとして与えるためのデータラッチとして働く。
【００５８】
次に、この発明の動作を図６、図７のタイミングチャート及び図８の模式図に従い更に説明する。
【００５９】
幾何変換処理装置３から幾何変換処理装置Ｉ／Ｆ４１を介して与えられるポリゴンの各端点情報に基づいて、まず三角形セットアップ処理装置４２にてＤＤＡ処理に必要なパラメータが算出される。そして、Ｘ−ＹＤＤＡ処理装置４３、ＺＤＤＡ処理装置４４及びＵＶＤＤＡ処理装置４５により、ポリゴンのＸＹアドレス（画素）ごとにマッピングパターンアドレス及びＺ値を補間して算出する。算出されたＺ値とフレームメモリＩ／Ｆ５０を介して与えられるフレームメモリ５のＺバッファ領域に格納された対応する画素のＺ値とが隠面処理装置４７に与えられ、隠面処理装置４７にてＺバッファ法による隠面処理が行われ、比較したポリゴンの画素が一番手前に存在する画素ドット判断されると、その画素ドットのマッピングパターンアドレスをフレームメモリＩ／Ｆ５０を介してフレームメモリ５の対応するスクリーン領域に書き込む。また、Ｚバッファ領域のＺ値も更新される。
【００６０】
このようにして、図８（ａ）に示すように、スクリーン領域にの各アドレスに隠面処理にて描画するポリゴンのマッピングパターンアドレスのみ更新して書き込んで行き、スクリーン全体の書き込み処理が終了すると、スクリーン領域にはマッピングパターン領域のアドレスが書き込まれる。即ち、図６のタイミングチャートに示すように、フレームメモリアドレスとして、Ｘ−ＹＤＤＡ処理装置４３により算出したＸＹアドレスが与えられるとともに、フレームメモリデータとしては、フレームメモリ５に書き込むマッピングパターンアドレスが与えられ、このデータがフレームメモリ５のスクリーン領域に書き込まれていく。
【００６１】
全てのポリゴンの処理が終わると、図７のタイミングチャートに示すように、ＲＧＢ化用アドレス生成処理装置５１にてスクリーンアドレスを生成し、フレームメモリＩ／Ｆ５０を介してフレームメモリ５に与える。フレームメモリ５からはスクリーンメモリ領域に格納されているマッピングパターンアドレスが読み出され、このマッピングパターンアドレスがフレームメモリＩ／Ｆ５０を介してマッピングパターンアドレスラッチ回路５２に格納される。
【００６２】
続いて、マッピングパターンアドレスラッチ回路５２に格納されたマッピングパターンアドレスがフレームメモリＩ／Ｆ５０を介してフレームメモリ５に与えられる。フレームメモリ５からは、マッピングパターン領域に格納されているＲＧＢ値が読み出され、このＲＧＢ値がフレームメモリＩ／Ｆ５０を介してＲＧＢデータラッチ回路５３に格納される。そして、ＲＧＢ化用アドレス生成処理装置５１にて生成されたスクリーンアドレスが再びフレームメモリＩ／Ｆ５０を介してフレームメモリ５に与えられ、このアドレスに従いフレームメモリ５のスクリーン領域にはＲＧＢデータラッチ回路５３にラッチされたビットマップのＲＧＢが書き込まれる。このようにして、図８（ｂ）に示すマッピングパターン領域をアクセスし、図８（ｃ）に示すように、スクリーン領域にマッピングされ、図５に示すように、ＣＲＴ６のスクリーン上に表示される。
【００６３】
上記したように、この発明は、ＣＲＴ６のスクリーンに表示される領域のみ、マッピングパターン領域の読み出しとそのＲ，Ｇ，Ｂ値の書き込みとなり、無駄なマッピングパターン領域のアクセスが無くなり、高速化が図れる。
【００６４】
上記した実施の形態においては、Ｚバッファ領域、スクリーン領域及びマッピングパターン領域をフレームメモリに構成しているが、それぞれ別のメモリを用いて構成してもよい。
【００６５】
また、マッピングパターンメモリをマッピングパターンメモリとマッピングパターンキャッシュメモリに構成してもよい。
【００６６】
更に、上記した実施の形態においては、マッピングパターンメモリからビットマップのＲＧＢ値を読み出すようにしているが、ルックアップテーブル（ＬＵＴ）を更に用意し、ルックアップテーブルのテーブル値を読み出すように構成してもよい。この場合には、ルックアップテーブルバッファを用意し、ＣＲＴに表示するようにすればよい。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、フレームメモリには、スクリーンに表示される領域のみ、マッピングパターン領域の読み出しとその画像データの書き込みとなり、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れると共にフレームメモリを有効に利用することができ、メモリの量を少なくできる。
【図面の簡単な説明】
【図１】この発明を用いた立体画像描画処理装置の全体構成を示すブロック図である。
【図２】この発明の描画処理装置の具体的構成を示すブロック図である。
【図３】この発明のフレームメモリの構成を示す模式図である。
【図４】この発明に適用されるポリゴンを示す模式図である。
【図５】描画処理の状態を示す模式図である。
【図６】この発明のポリゴンの描画タイミングを示すタイミングチャートである。
【図７】この発明のＲＧＢ化のタイミングを示すタイミングチャートである。
【図８】この発明の描画処理を示す説明図であり、（ａ）はスクリーン領域にマッピングパターンアドレスを書き込んだ状態、（ｂ）はマッピングパターン領域の状態、（ｃ）はマッピングを行った状態をそれぞれ示す。
【図９】この発明の１フレームの処理の割り振りを示す説明図である。
【図１０】従来の立体画像描画処理装置の全体構成を示すブロック図である。
【符号の説明】
１メインメモリ
２ＣＰＵ
３幾何変換装置
４描画処理装置
５フレームメモリ
６ＣＲＴ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a stereoscopic image drawing processing apparatus that projects and displays a three-dimensional polyhedral object on a two-dimensional screen.
[0002]
[Prior art]
When a 3D figure is synthesized and displayed on a 2D (planar) screen such as a CRT display by perspective transformation processing, perspective processing, etc., part or all of the object in the foreground is present It is necessary to perform a process of hiding, that is, a hidden surface erasing process. The hidden surface removal method includes a Z sort method (coating method), a Z buffer method, a scan line method, and the like.
[0003]
In a stereoscopic image drawing processing apparatus capable of mapping processing, an apparatus using a Z buffer method as a polygon hidden surface removal method is disclosed in Japanese Patent Laid-Open No. 9-16806. This stereoscopic image drawing processing device will be described with reference to FIG. FIG. 10 is a block diagram showing the overall configuration of the above-described stereoscopic image drawing processing apparatus, and an example suitable for use in a gaming device such as a racing game or airplane flight simulation is shown.
[0004]
The configuration of the image information supply device 100 will be described. This device includes a world memory 101, a geometric transformation device 102, an operation unit 103, and a CPU 104. In the world memory 101, every object is expressed as an aggregate of a plurality of polygons, and the end points of the polygons are stored as X, Y, and Z coordinates on the world coordinates. Further, the world memory 101 stores X, Y, Z coordinates of polygon end points on the object coordinates of the object, and end point information data of a mapping pattern memory for storing texture images corresponding to the polygons. The operation unit 103 includes a handle, an accelerator, a brake, and the like, and the operation content is converted into an electric signal and output to the CPU 104.
[0005]
The CPU 104 calculates the situation data corresponding to this situation according to the electrical signal converted based on the operation content of the operation unit 103 constituted by a handle, an accelerator, etc., and gives the data to the geometric transformation device 102.
[0006]
The geometric transformation device 102 reads out the end point information of each polygon from the world memory 101 in accordance with a command from the CPU 104, executes a matrix operation necessary for the movement of the object, the rotation of the field of view, etc., and converts the end point of the world coordinates to the screen coordinates. Geometric transformation such as projection transformation is performed, and the two-dimensional screen data of X and Y are given to the screen memory 105. In addition, the representative value of the polygon converted into the visual field, that is, the representative value of the distance from the viewpoint of the polygon, that is, the Z value is determined, and the data is given to the screen memory 105. The screen memory 105 stores X and Y screen coordinate values, Z values, and U and V coordinate values of the mapping pattern memory for the end points of each polygon.
[0007]
The polygon outline processing apparatus 120 includes a polygon extraction apparatus 121, a parameter calculation apparatus 122, a vertical interpolation calculation apparatus 123, and a work memory interface (I / F) 124. The polygon extracting device 121 determines the vector direction of each side constituting the polygon based on the XY address of the polygon end point read from the screen memory 105, and configures the side of the polygon according to the direction of the vector. Determine whether the endpoint belongs to the right side or the left side. Then, the polygon extraction device 121 uses the screen memory 105 to define the end points of each side, that is, the X start point address (XS), the X end point address (XE), the Y start point address (YS), Capture the end point address (YE) and the U start point address (US), U end point address (UE), V start point address (VS), and V end point address (VE) of the mapping pattern constituting the texture, and the Z value of the polygon (ZS, ZE) is fetched and each data is given to the parameter calculation unit 122.
[0008]
The parameter calculation unit 122 of the polygon outer shape processing apparatus 120 calculates parameters necessary for obtaining polygon outer shape end point information by digital differential analysis (DDA), and provides the parameters to the vertical interpolation calculation unit 123. In this vertical interpolation calculation device 123, calculation is performed while interpolating the outline end point information, mapping pattern address, and Z value of the left and right sides where the polygon intersects each scan line. Each calculated data is given to the work memory 126 by the work memory I / F 124.
[0009]
In the work memory 126, each data given from the polygon outer shape processing device 120, that is, values of the left side and right side X (XL, XR) of each polygon and a mapping pattern memory address (UL) of the left side for each scan line, The mapping pattern memory address (UR) on the right side, the Z value (ZL) on the left side, and the Z value (ZR) on the right side are respectively stored in the vertical resolution (Y address direction) of the screen.
[0010]
Further, the number of polygons (CNT) stored in one Y address is written in the work memory 126. That is, every time one polygon is stored in one Y address, the number of polygons is counted up, and this count number (CNT) is written in the work memory 126.
[0011]
Each data stored in the work memory 126 is given to the polygon internal processing unit 130. The polygon internal processing unit 130 includes a parameter calculation unit 131, a horizontal interpolation unit 132, a pixel drawing unit 133, and a hidden surface processing unit 134.
[0012]
In the parameter calculation device 131, the left side X and right side X values (XL, XR) of the polygon, the left side mapping pattern memory address, and the right side mapping pattern memory address value (UL, UR) from the work memory 126 for each scan line. The Z values (ZL, ZR) on the left side and the right side are received, parameters necessary for the horizontal interpolation calculation are calculated, and the parameters are transferred to the horizontal interpolation calculation device 132 and the hidden surface processing device 134, respectively.
[0013]
The hidden surface processing device 134 performs hidden surface processing using the Z buffer method. First, a parameter is received from the parameter calculation device 131 for each scan line, and Z values of a plurality of continuous dots are calculated from the parameters. The obtained Z value of a plurality of dots is compared with the Z value stored in the Z line memory 125. In the Z value line memory 125, Z value data for one scan line is divided and stored so that four dots correspond to one address. Then, the obtained 4-dot Z value and the 4-value Z value are read from the Z-value line memory 125, and the hidden surface processing is performed in parallel, and whether or not each dot is drawn in parallel on the Pixel drawing device 133 is determined. And the Z value stored in the Z value line memory 125 is updated.
[0014]
The Z value line memory 125 stores the Z value for one scan line for each of a plurality of dots.
[0015]
The Pixel drawing device 133 receives a mapping address of a plurality of dots from the horizontal interpolation calculation device 132, receives a control signal indicating whether or not to draw a plurality of dots from the hidden surface processing device 134, and sets only a plurality of dots to be drawn. The mapping address is written to the color line memory 135 in parallel.
[0016]
The color line memory 135 stores the address of the mapping pattern memory for one scan line, and is configured such that data of a plurality of dots is written in parallel, and 16 bits of four dots are mapped to one address. The addresses of the pattern memory are sequentially stored.
[0017]
Further, there are two color line memories 135, and while one is writing, the contents of the other line memory 135 are read, the mapping pattern memory 137 is read according to the value, and the value is written to the frame memory 8. .
[0018]
The horizontal interpolation calculation device 132 receives parameters from the parameter calculation device 31, performs horizontal interpolation calculation, and calculates a mapping pattern memory address (U, V). By accessing the mapping pattern memory 137 storing data at the calculated mapping pattern memory address (U, V), R, G, B of each dot is based on the data stored in the mapping pattern memory 137. Values are read sequentially and written to the frame memory 136.
[0019]
The R, G, B values of the dots given from the polygon internal processing unit 130 to the frame memory 136 are transferred to the CRT 138 and displayed as an image.
[0020]
[Problems to be solved by the invention]
According to the above-described apparatus, each polygon end point is provided with a mapping pattern memory address (U, V) for the pattern and a Z value of the polygon, and the mapping pattern memory address (U, V) and the Z value are added to the polygon outline. Interpolate by changing correspondingly, calculate the Z value of multiple dots by calculation, perform hidden surface processing for multiple dots in parallel, sequentially for each scan line by hidden surface processing using Z buffer method, mapping pattern memory When the address is written in the color line memory 135 and the scan line processing is completed, the mapping pattern memory 135 is accessed and the R, G, B data is transferred to the frame memory 136, thereby enabling drawing at high speed. .
[0021]
However, since the above-described apparatus sequentially performs drawing processing for each scan line, a color line memory is required in addition to the frame memory. For this reason, there is a problem that the number of memories increases, the size of the apparatus increases, and the cost increases.
[0022]
The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a stereoscopic image drawing processing device that can effectively use a frame memory and perform high-speed mapping processing.
[0023]
[Means for Solving the Problems]
The stereoscopic image drawing processing apparatus according to the present invention has storage means for storing X and Y end point information constituting a polygon, mapping pattern end point information indicating a pattern to be applied to a polygon surface, and a Z value of the polygon; A geometric transformation means for geometrically transforming each end point information; a drawing processing means for calculating X and Y address information of the polygon, mapping pattern address information and a Z value of the polygon based on each end point information from the geometric transformation means; Means for performing hidden surface processing based on the calculated Z value, and writing only the mapping pattern address of the dot to be drawn by performing drawing processing and hidden surface processing on all polygons, and this frame memory Access the mapping pattern area with the mapping pattern address written in And writes the image data in the area of the same frame memory in which the mapping pattern address is written.
[0024]
In the present invention, one of the polygon X and Y addresses, the image data reading address, and the mapping pattern address is selected and given as the frame memory address, and at least the mapping pattern address and the image are used as the frame memory data. One of the data is selected and given.
[0025]
The frame memory of the present invention may be divided into a Z buffer area for storing Z values, a screen area for storing mapping pattern addresses or image data, and a mapping pattern area for storing mapping patterns.
[0026]
As described above, according to the present invention, the mapping pattern area is read out and the image data is written only in the area that is displayed cleanly in the frame memory, and access to the useless mapping pattern memory area is eliminated. The speed can be increased and the frame memory can be used effectively.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0028]
FIG. 1 is a block diagram showing the overall configuration of a stereoscopic image rendering processing apparatus using the present invention. This apparatus is shown as an example suitable for use in gaming equipment such as racing games and airplane flight simulations. Yes. The overall configuration of the present invention will be described with reference to FIG.
[0029]
This apparatus includes a main memory 1, a CPU 2, a geometric transformation processing device 3, a drawing processing device 4, a frame memory 5, and a CRT 6 as a display device. In the main memory 1, every object is represented as an aggregate of a plurality of triangular polygons, and the end points of the polygons are stored as X, Y, and Z coordinates in world coordinates. Further, in the main memory 1, the end point information data (U, V) of the mapping pattern memory area for storing the texture image corresponding to the X, Y, Z coordinates of the polygon end point on the object coordinates of the object and the polygon respectively. ) Is stored. The CPU 2 is supplied with the operation content from the operation unit composed of a handle, an accelerator, a brake, etc. (not shown) converted into an electric signal.
[0030]
The CPU 2 calculates the situation data corresponding to this situation according to the electrical signal converted based on the operation contents of the handle, the accelerator, etc., and gives the data to the geometric transformation processing device 3.
[0031]
The geometric transformation processing device 3 reads out the end point information of each polygon from the main memory 1 according to the instruction from the CPU 2, executes the matrix operation necessary for the movement of the object, the rotation of the field of view, etc., and sets the end point of the world coordinates to the screen coordinates. Geometric transformations such as visual field conversion, shading, and projection processing are performed, and two-dimensional screen data of X and Y and mapping pattern address values (U and V values) are given to the drawing processing device 4. Also, the representative value of the polygon converted in field of view, that is, the Z value that is the representative value of the distance from the viewpoint of the polygon is determined, and the data is given to the drawing processing device 4. The geometric transformation process 3 may be performed by the operation of the CPU 2 in a personal computer or the like.
[0032]
The drawing processing device 4 calculates the mapping pattern address (U, V) and the Z value for each pixel of the polygon based on each end point information from the geometric transformation processing device 3, and also performs hidden surface processing by the Z buffer method. Thus, the mapping pattern address (U, V) of the pixel dot existing at the forefront is written in the screen area of the frame memory 5. Then, drawing processing of all the polygons is performed, and after writing processing of the polygon mapping pattern address (U, V) existing in the foreground to the screen area is completed by the hidden surface processing, the frame memory 5 according to the screen address is written. Access the screen area and read the mapping pattern address. Then, the mapping pattern area is accessed by this address, converted into R, G, B values of the bitmap, and the converted values are written in the same screen area of the frame memory 5. In this way, only the area displayed on the screen is read out of the mapping pattern area and the R, G, B values thereof are written into the frame memory 5, and the minimum mapping necessary for R, G, B conversion is performed. Access to the pattern area is eliminated, access to the useless mapping pattern memory area is eliminated, and the speed can be increased. Moreover, since the mapping pattern address and the R, G, and B values are stored in the same screen area of the frame memory 5, the frame memory 5 can be used effectively and the amount of memory can be reduced.
[0033]
In this embodiment, the frame memory 5 is divided into a Z buffer area, a screen area, and a mapping pattern area as shown in FIG. In the Z buffer area, the Z value existing in the forefront among the pixels corresponding to each pixel in the screen area is written. The drawing processing device 4 compares the calculated polygon pixel with the written Z value, and the Z value to be compared is always updated to the Z value of the polygon that is closest to the front. .
[0034]
In the mapping pattern area, as shown in FIG. 8B, R, G, and B values of the bitmap are stored corresponding to the mapping pattern address (U, V).
[0035]
The screen area is divided into pixel dot areas according to XY screen addresses. First, the mapping pattern address (U, V) is written according to each screen address (X, Y). When writing of the entire screen is completed for all polygons, the mapping pattern address written to each address in the screen area ( The R, G, B values of the bitmap read from the mapping pattern area are written according to (U, V).
[0036]
As described above, according to the present invention, the allocation of processing for one frame is as shown in FIG.
[0037]
Next, a specific configuration of the drawing processing apparatus of the present invention will be described with reference to FIG.
[0038]
The X, Y two-dimensional screen data (X, Y), mapping pattern address value (U, V), and Z value of each polygon geometrically transformed by the geometric transformation processing device 3 are converted into the geometric transformation processing device interface (I / F) is given to 41. Screen data (X, Y), mapping pattern address values (U, V), and Z values are given to the triangle setup processing device 42 from the geometric transformation processing device I / F 41.
[0039]
In this embodiment, the polygons are all composed of triangular polygons as shown in FIG. 4, and the X and Y slopes of the polygon surface are obtained from the end points of each polygon by a plane equation, and digital differential analysis (DDA) is performed. Interpolate by.
[0040]
Therefore, the triangle setup processing device 42 calculates DDA parameters used for various DDA processing devices based on the plane equation according to the following formula 1.
[0041]
[Expression 1]

[0042]
Each parameter calculated by the triangle setup processor 42 is sent to each DDA processor.
[0043]
The XYDDA processing device 43 calculates the XY address of the two-dimensional polygon on the screen and the address of the horizontal line of the side by the DDA based on the following formula.
[0044]
[Expression 2]
X = X + dX / dY
Y = Y + 1
[0045]
The XY address and horizontal line address calculated by the X-YDDA processor 43 are given to a frame memory address multiplexer (MUX) 46, a ZDDA processor 44, and a UVDDA processor 45.
[0046]
The ZDDA processing device 44 calculates a Z value corresponding to the XY address value of the two-dimensional polygon indicated by the X-YDDA processing device 43 by DDA according to the following formula.
[0047]
Z = Z + DDZ
Here, DDZ is given the above dZ / dX when the corresponding dot is a dot in the X direction (dZX), and the above dZ / dY when the corresponding dot is a dot in the Y direction (dZY). Is given.
[0048]
The Z value calculated by the ZDDA processing device 44 is given to the hidden surface treatment device 47 and the frame memory data multiplexer 48. The hidden surface processing device 47 performs hidden surface processing using the Z buffer method, and the Z value calculated by the ZDDA processing device 44 corresponding to the XY address calculated by the X-YDDA processing device 43 corresponds to the frame memory 5. The Z value stored in the Z buffer area of the area to be compared is compared. The Z value is compared to determine whether or not the dot is to be drawn, and the Z value stored in the Z buffer area is updated according to the determination result. That is, if the dot is to be drawn, the controller 54 rewrites the Z value in the Z buffer area, and the controller 54 writes the U and V values calculated by the UVDDA processing unit 45 described later to the screen area of the frame memory 5. MUX) 48 and the R / W control signal are supplied to the frame memory. If the dot is not drawn, the Z value in the Z buffer area is not rewritten, and the U and V values calculated by the UVDDA processor 45 are not given to the frame memory 5.
[0049]
The UVDDA processing unit 45 calculates a mapping pattern address value (U, V) corresponding to the XY address value of the two-dimensional polygon indicated by the X-YDDA processing unit 43 by DDA according to the following formula.
[0050]
U = U + DDU
Here, the DDU is given the above dU / dX when the corresponding dot is a dot in the X direction (dUX), and the dU / dY when the corresponding dot is a dot in the Y direction (dUY). Is given.
V = U + DDV
Here, DDV is given the above dV / dX when the corresponding dot is a dot in the X direction (dVX), and when the corresponding dot is a dot in the Y direction (dVY), the above dV / dY. Is given.
[0051]
The U and V values calculated by the UVDDA processor 47 are given to the frame memory data MUX48. When the hidden surface processing device 47 determines that the dot is the foremost dot, the mapping pattern address is written from the frame memory data MUX 48 to the screen area of the frame memory 5 via the frame memory interface 49.
[0052]
The frame memory address multiplexer (MUX) 46 is provided with address data from the RGB address generation device 51, the XYDDA processing device 43, and the mapping pattern address latch circuit 52. Based on the control of the controller 54, the frame memory 5 The address is selected and sent to the frame memory interface (I / F) 50.
[0053]
Frame data from the ZDDA processing unit 44, the UVDDA processing unit 44 and the RGB data latch circuit 53 is given to the frame memory data MUX 48, and one of these data is selected under the control of the controller 54 as frame memory data. Send to frame memory interface 50.
[0054]
The frame memory I / F 50 outputs an address and data in accordance with the timing of the frame memory 5 and receives data from the frame memory 5.
[0055]
The RGB address generation processing device 51 sequentially generates screen addresses when converting to RGB according to the mapping pattern address written in the screen area of the frame memory 5.
[0056]
The mapping pattern address latch circuit 52 functions as an address latch for reading out the U and V addresses stored in the mapping pattern area on the screen when converting to RGB and using the value as the address of the frame memory 5.
[0057]
The RGB data latch circuit 53 functions as a data latch for supplying the RGB read from the mapping pattern area to the frame memory 5 as data.
[0058]
Next, the operation of the present invention will be further described with reference to the timing charts of FIGS. 6 and 7 and the schematic diagram of FIG.
[0059]
Based on the polygon end point information given from the geometric transformation processing device 3 via the geometric transformation processing device I / F 41, the triangle setup processing device 42 first calculates parameters necessary for the DDA processing. Then, the X-YDDA processing device 43, the ZDDA processing device 44, and the UVDDA processing device 45 interpolate and calculate the mapping pattern address and the Z value for each XY address (pixel) of the polygon. The calculated Z value and the Z value of the corresponding pixel stored in the Z buffer area of the frame memory 5 given via the frame memory I / F 50 are given to the hidden surface processing device 47, and are sent to the hidden surface processing device 47. When the hidden surface processing is performed by the Z buffer method and the pixel dot in which the compared polygon pixel is present at the front is determined, the mapping pattern address of the pixel dot is sent to the frame memory 5 via the frame memory I / F 50. Write to the corresponding screen area. The Z value in the Z buffer area is also updated.
[0060]
In this way, as shown in FIG. 8A, only the mapping pattern address of the polygon to be drawn by the hidden surface process is updated and written to each address in the screen area, and the writing process for the entire screen is completed. The address of the mapping pattern area is written in the screen area. That is, as shown in the timing chart of FIG. 6, the XY address calculated by the X-YDDA processing device 43 is given as the frame memory address, and the mapping pattern address to be written in the frame memory 5 is given as the frame memory data. This data is written into the screen area of the frame memory 5.
[0061]
When all the polygons have been processed, as shown in the timing chart of FIG. 7, a screen address is generated by the RGB address generation processing device 51 and applied to the frame memory 5 via the frame memory I / F 50. The mapping pattern address stored in the screen memory area is read from the frame memory 5, and this mapping pattern address is stored in the mapping pattern address latch circuit 52 via the frame memory I / F 50.
[0062]
Subsequently, the mapping pattern address stored in the mapping pattern address latch circuit 52 is given to the frame memory 5 via the frame memory I / F 50. The RGB values stored in the mapping pattern area are read from the frame memory 5, and the RGB values are stored in the RGB data latch circuit 53 via the frame memory I / F 50. The screen address generated by the RGB address generation processing device 51 is again provided to the frame memory 5 via the frame memory I / F 50, and the RGB data latch circuit 53 is provided in the screen area of the frame memory 5 in accordance with this address. RGB of the bitmap latched in is written. In this way, the mapping pattern area shown in FIG. 8B is accessed, mapped to the screen area as shown in FIG. 8C, and displayed on the screen of the CRT 6 as shown in FIG. .
[0063]
As described above, according to the present invention, only the area displayed on the screen of the CRT 6 is read out of the mapping pattern area and written in the R, G, and B values, thereby eliminating unnecessary access to the mapping pattern area and increasing the speed. .
[0064]
In the above-described embodiment, the Z buffer area, the screen area, and the mapping pattern area are configured in the frame memory, but may be configured using different memories.
[0065]
Further, the mapping pattern memory may be configured as a mapping pattern memory and a mapping pattern cache memory.
[0066]
Further, in the above-described embodiment, the RGB value of the bitmap is read from the mapping pattern memory. However, a lookup table (LUT) is further prepared and the table value of the lookup table is read. May be. In this case, a lookup table buffer may be prepared and displayed on the CRT.
[0067]
【The invention's effect】
As described above, according to the present invention, only the area displayed on the screen, the mapping pattern area is read and the image data is written in the frame memory, and access to the useless mapping pattern memory area is eliminated. The speed can be increased and the frame memory can be used effectively, and the amount of memory can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a stereoscopic image drawing processing apparatus using the present invention.
FIG. 2 is a block diagram showing a specific configuration of the drawing processing apparatus of the present invention.
FIG. 3 is a schematic diagram showing a configuration of a frame memory according to the present invention.
FIG. 4 is a schematic diagram showing a polygon applied to the present invention.
FIG. 5 is a schematic diagram illustrating a state of a drawing process.
FIG. 6 is a timing chart showing polygon drawing timing according to the present invention.
FIG. 7 is a timing chart showing the timing of RGB conversion according to the present invention.
FIGS. 8A and 8B are explanatory diagrams showing drawing processing according to the present invention, in which FIG. 8A shows a state where a mapping pattern address is written in a screen area, FIG. 8B shows a state of the mapping pattern area, and FIG. 8C shows a state where mapping is performed; Respectively.
FIG. 9 is an explanatory diagram showing allocation of processing of one frame according to the present invention.
FIG. 10 is a block diagram illustrating an overall configuration of a conventional stereoscopic image drawing processing apparatus.
[Explanation of symbols]
1 Main memory
2 CPU
3 Geometric transformation device
4 Drawing processing device
5 frame memory
6 CRT

Claims

Storage means for storing X and Y end point information constituting the polygon and mapping pattern end point information indicating a pattern to be applied to the polygon surface and the Z value of the polygon, and geometric conversion means for geometrically converting each end point information from the storage means And drawing processing means for calculating the X and Y address information of the polygon, mapping pattern address information and the Z value of the polygon based on the end point information from the geometric conversion means, and the hidden surface processing based on the calculated Z value. And writing only the mapping pattern address of the dot to be drawn by performing the drawing process and the hidden surface process on all polygons, and the mapping pattern address written in the frame memory The area is accessed, the image data is read, and the mapping pattern address is Three-dimensional image rendering processing device and writes the image data in the area of the same frame memory which has been incorporated can.

As a frame memory address, one of polygon X, Y address, image data read address and mapping pattern address is selected and given. At least one of the mapping pattern address and image data is selected as frame memory data. The stereoscopic image drawing processing apparatus according to claim 1, wherein the stereoscopic image rendering processing apparatus is provided as follows.

The frame memory is divided into a Z buffer area for storing a Z value, a screen area for storing a mapping pattern address or image data, and a mapping pattern area for storing a mapping pattern. Item 3. The stereoscopic image drawing processing apparatus according to Item 1 or 2.