JP3718597B2

JP3718597B2 - Phase loss detection circuit

Info

Publication number: JP3718597B2
Application number: JP35467198A
Authority: JP
Inventors: 直樹高田; 睦男渡嘉敷; 聡子石井; 雅之広田
Original assignee: Hitachi Industrial Equipment Systems Co Ltd; Hitachi KE Systems Ltd
Current assignee: Hitachi Industrial Equipment Systems Co Ltd; Hitachi KE Systems Ltd
Priority date: 1998-12-14
Filing date: 1998-12-14
Publication date: 2005-11-24
Anticipated expiration: 2018-12-14
Also published as: JP2000180491A

Description

【０００１】
【発明の属する技術分野】
本発明は、３相交流電力供給系統を対象とした欠相検出回路に関する。
【０００２】
【従来の技術】
３相などの多相交流系統から受電している電気機器では、全ての相から電力が供給されていることが動作の前提になり、従って、欠相による異常の発生を未然に抑えるため、電源供給状態を監視し、欠相の有無を検出するようにした欠相検出回路が用いられている。
【０００３】
そこで、従来技術による欠相検出回路の一例を図８に示すと、まず、この図において、Ｒ、Ｓ、Ｔは３相交流電源からの３本の電源線である。
【０００４】
ここで、この図８の例は、３相交流電源から給電されるインバータ装置を対象として、これに欠相検出回路を設けた場合の例であり、このため、これら電源線Ｒ、Ｓ、Ｔは、インバータ装置の整流回路(順変換部)２に接続されており、そして、まず、各電源線Ｒ、Ｓ、Ｔの間、つまり３相の各相間には、夫々図示のように、抵抗Ｒ１、Ｒ２、Ｒ３を介して、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の入力(発光ダイオード側)を接続する。
【０００５】
ここで、これらのフォトカプラＰＣ１、ＰＣ２、ＰＣ３は、入力側の発光ダイオードが発光したとき出力側のフォトトランジスタが導通するものであり、従って、何れもオンしたとき出力がＬレベルになり、オフしているときは、出力はＨレベルになる。
【０００６】
従って、フォトカプラＰＣ１は、電源線Ｒ−Ｓ間の電圧が所定値以上のときオンし、出力がＬレベルになり、同様に、フォトカプラＰＣ２は、電源線Ｓ−Ｔ間の電圧が所定値以上のときオンで出力がＬレベルに、そしてフォトカプラＰＣ３は電源線Ｔ−Ｒ間の電圧が所定値以上のときオンで出力がＬレベルになる。
【０００７】
なお、抵抗Ｒ１、Ｒ２、Ｒ３は電流制限用で、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の入力側フォトダイオードに並列に接続してあるダイオードは、逆電圧保護用である。
次に、これらフォトカプラＰＣ１、ＰＣ２、ＰＣ３の出力(フォトトランジスタ側)は、図示のように、夫々論理回路２に接続される。
そして、この論理回路２は、図示のように、３個の時限回路Ｔと、各１個の３入力オアゲートＯＲ及び３入力アンドゲートＡＮＤを備えている。
【０００８】
次に、この論理回路２の動作について説明する。
まず、時限回路Ｔは、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３から入力されてくる信号を監視しており、予め電源の周期よりも長い時間ｔとして設定してある期間以上、フォトカプラからオン信号がこなくなったとき、Ｈレベルになる信号を出力する。
【０００９】
そして、この時限回路Ｔを各相に対応して３個設けておき、これにより、３相のうちの１相からでも異常信号が出力されたときは、オアゲートＯＲが出力を発生し、３相の全てから異常信号が出力されたときは、アンドゲートＡＮＤが出力を発生するようにしておく。
【００１０】
従って、この論理回路２は、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の何れか１個でもオフし、その出力がＨレベルになり、その状態が時限回路Ｔで決められている時間ｔ以上継続したとき欠相信号を発生し、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の全てがオフし、その状態が時限回路Ｔで決められている時間ｔ以上継続したときは、電源遮断信号を発生するように働く。
【００１１】
次に、この図８の従来技術による欠相検出回路の動作について説明する。
まず、入力電源が正常な場合には、各電源線Ｒ、Ｓ、Ｔ間のフォトカプラＰＣ１、ＰＣ２、ＰＣ３は、図９(a)に示すように、何れも交流電源の周期毎に電源周期の半分の期間づつオンにされるので、オアゲートＯＲ及びアンドゲートＡＮＤの入力は全てＬレベルのままに保たれる。
従って、このときは、論理回路２からは、欠相信号も電源遮断信号も出力されない。
【００１２】
次に、何らかの理由により、交流電源が欠相状態になった場合について説明する。
いま、ここで、ＲＳＴ３相のうち例えばＳ相が欠相したとすると、電源線Ｓの電圧が消失するため、図９(b)に示すように、フォトカプラＰＣ１とフォトカプラＰＣ２はオンしなくなるので、オアゲートＯＲの入力の全てがＬレベルであるという条件が崩れてしまう。
従って、このときは、論理回路２から欠相信号が出力されることになる。
【００１３】
また、アンドゲートＡＮＤは、３入力の全てがＨレベルになったとき、出力を発生するので、３個のフォトカプラＰＣ１、ＰＣ２、ＰＣ３の全てがオフしたままになったとき、電源遮断信号が出力される。
このように、図８に示す従来技術によれば、フォトカプラの信号を監視することにより欠相が検出でき、且つ電源遮断、例えば停電なども検出できることになる。
なお、この種の技術に関連する公知例としては、例えば特開平１−１２３１６４号、特開平２−１３３０３１号の各公報を挙げることができる。
【００１４】
【発明が解決しようとする課題】
上記従来技術は、確実な欠相検出性能の保持について考慮がされておらず、適用態様によっては、以下に説明するように、欠相が検出できない場合が生じてしまうという問題があった。
【００１５】
例えば、インバータ装置などの電気装置では、その入力の線間に表示用のランプや電磁接触器などの機器が接続される場合がある。
また、近年は、電磁ノイズ障害の点から、インバータ装置の入力にノイズフィルタなどの機器を設ける場合が多くなってきている。
【００１６】
そうすると、このような場合には、入力に設けられた機器が回り回路として働き、この結果、従来技術では、欠相の検出が妨げられ、上記の問題が生じてしまうのである。
【００１７】
上記した従来技術の場合について、図１０により具体的に説明すると、この図において、Ｚは、インバータ装置の入力に設けられたノイズフィルタなどの機器によるインピーダンスを仮定したものであり、スイッチＳＷは、それが開いていることにより、Ｓ相に欠相が生じたことを表わすために設けたものである。
【００１８】
ここで、いま、図示のように、Ｓ相が欠相した場合について考えると、このときは、電源線Ｒ−Ｓ間とＳ−Ｔ間の電圧を検出しているフォトカプラＰＣ２とＰＣ１の入力側に電流が流れなくなることにより、欠相の検出が行われることになる。
【００１９】
しかし、このとき、インピーダンスＺが存在していると、これが電源線Ｒ−Ｓ間の回り回路となり、Ｓ相が欠相していても、フォトカプラＰＣ２及びフォトカプラＰＣ１には、電源線ＲからインピーダンスＺを経由して電流が流れ、両フォトカプラ共、オンしてしまうことになって、欠相が生じたにもかかわらず、それが検出ができない。
従って、これが従来技術の問題なのである。
【００２０】
本発明の目的は、電気機器の入力に回り回路が存在しても、欠相が検出できるようにした欠相検出回路を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的は、３相交流の各相の３本の電源線に各々フォトカプラを接続し、前記各フォトカプラのオフにより欠相を検出する方式の欠相検出装置において、前記各フォトカプラの入力側発光ダイオードのアノードを、該発光ダイオードと同じ導通方向の夫々のダイオードを介して、前記電源線の夫々に個別に接続し、前記各フォトカプラの入力側発光ダイオードのカノードを、１個の抵抗を介して３個のダイオードのアノードに共通に接続し、これら３個のダイオードのカソードを、夫々前記電源線に個別に接続することにより、前記各フォトカプラを、夫々が接続された電源線の電圧が、３本の電源線の中で一番高くなったときだけオンになるようにして達成される。
【００２２】
同じく上記目的は、３相交流の各相の３本の電源線に各々フォトカプラを接続し、前記各フォトカプラのオフにより欠相を検出する方式の欠相検出装置において、前記各フォトカプラの入力側発光ダイオードのアノードを、共通に１個の抵抗を介して３個のダイオードのカソードに接続し、これら３個のダイオードのアノードを、夫々前記３本の電源線に個別に接続し、
前記各フォトカプラの入力側発光ダイオードのカソードを、該発光ダイオードと同じ導通方向の夫々のダイオードを介して、前記電源線の夫々に個別に接続することにより、
前記各フォトカプラを、夫々が接続された電源線の電圧が、３本の電源線の中で一番高くなったときだけオンになるようにしても達成される。
【００２３】
ここで、前記各フォトカプラの全てがオフしたとき、電源遮断と判別する論理回路が設けられているようにしてもよい。
【００２４】
上記手段によれば、３相の線間での電圧を検出する代りに、３相の各相のうち一番高い電圧となっている相のフォトカプラだけがオン動作することになり、これにより、回り電流の影響を受けないで欠相が検出できる。
【００２５】
【発明の実施の形態】
以下、本発明による欠相検出回路について、図示の実施形態により詳細に説明する。
図１は、本発明の第１の実施形態で、この図１の実施形態でも、次の点では、図８で説明した従来技術と同じである。
すなわち、まず３相の電源線Ｒ、Ｓ、Ｔがインバータ装置の整流回路２に接続されている点は同じである。
【００２６】
次に、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３の入力側フォトダイオードに逆電圧保護用のダイオードが並列に接続してある点と、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３の出力側には論理回路２が接続されている点も同じであり、且つ、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３の動作条件についても同じである。
【００２７】
しかして、この図１の実施形態が、図８で説明した従来技術と異なる点は、以下の点にある。
まず、抵抗Ｒ１、Ｒ２、Ｒ３が除かれ、これによりフォトカプラＰＣ１、ＰＣ２、ＰＣ３の入力の一方は、３相の各電源線Ｒ、Ｓ、Ｔ３に各々直接接続されている。
次に、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３の入力の他方は、１個の抵抗Ｒ１０に共通に接続されている。
そして、この抵抗Ｒ１０が３個のダイオードＤ４、Ｄ５、Ｄ６のアノードに共通に接続され、その上で、これらダイオードＤ４、Ｄ５、Ｄ６のカソードは、電源線Ｒ、Ｓ、Ｔに夫々接続されている。
【００２８】
この結果、まず、３個のダイオードＤ１、Ｄ２、Ｄ３は、電源線Ｒ、Ｓ、Ｔのうちで一番高い電圧にある相に接続されている１個だけが導通するという、最大値回路として働く。
従って、これらのダイオードＤ１、Ｄ２、Ｄ３に夫々直列に接続されているフォトカプラＰＣ１、ＰＣ２、ＰＣ３は、各々が接続され、検出対象となっている相の電圧が高くなったときだけオンすることになる。
ここで、抵抗Ｒ１０は、各フォトカプラに流れる電流を制限する働きをする。次に、ダイオードＤ４、Ｄ５、Ｄ６は、ダイオードＤ１、Ｄ２、Ｄ３とは反対に、電源線Ｒ、Ｓ、Ｔのうちで一番低い電圧にある相に接続されている１個だけが導通するという、最小値回路として働く。
従って、これらのダイオードＤ４、Ｄ５、Ｄ６は、各々が接続され、検出対象となっている相のうちで一番低い電圧となっている相に、フォトカプラを通過した電流を戻す働きをする。
【００２９】
次に、この実施形態の動作について、図２により説明する。
まず、電源が正常時は、各相の電圧が順番に交番するので、図２(a)に示すように、フォトカプラＰＣ１、ＰＣ２、ＰＣ３は順番にオンする。
この結果、論理回路２の時限回路Ｔの出力が全てＬレベルになることはなく、従って、このときは、欠相信号も電源遮断信号も発生しない。
【００３０】
次に、欠相が発生したとすると、欠相している相に接続されているフォトカプラの入力側には電流が流れなくなり、オンしなくなるので、論理回路２は、これを利用し、欠相を検出する。
以下、これらフォトカプラの出力側に設けられている論理回路２の動作について説明する。
【００３１】
次に、この論理回路２の動作について説明する。
まず、時限回路Ｔは、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３から入力されてくる信号を監視しており、予め電源の周期よりも長い時間ｔとして設定してある期間以上、フォトカプラからのオン信号が途絶えたとき、異常ありとしてＨレベルになる異常信号を出力する。
そして、この時限回路Ｔを、図示のように、各相に対応して３個に設け、これにより、３相のうちの１相から異常信号が出力されたときは、オアゲートＯＲが出力を発生し、３相の全てから異常信号が出力されたときは、アンドゲートＡＮＤが出力を発生する。
【００３２】
従って、この論理回路２は、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の何れか１個でもオフし、その出力がＨレベルになり、その状態が時限回路Ｔで決められている時間ｔ以上継続したとき欠相信号を発生し、フォトカプラＰＣ１、ＰＣ２、ＰＣの全てがオフし、その状態が時限回路Ｔで決められている時間ｔ以上継続したときは、電源遮断信号を発生するように働き、これにより欠相の検出と、電源遮断が検出できることになる。
【００３３】
次に、この実施形態による欠相検出回路の動作について説明する。
まず、入力電源が正常な場合には、各電源線Ｒ、Ｓ、Ｔ間のフォトカプラＰＣ１、ＰＣ２、ＰＣ３は、図２(a)に示すように、何れも交流電源の周期毎に電源周期の半分の期間づつオンにされるので、オアゲートＯＲ及びアンドゲートＡＮＤの入力は全てＬレベルのままに保たれる。
従って、このときは、論理回路２からは、欠相信号も電源遮断信号も出力されない。
【００３４】
次に、何らかの理由により、交流電源が欠相状態になった場合について説明する。
いま、ここで、ＲＳＴ３相のうち例えばＳ相が欠相したとすると、電源線Ｓの電圧が消失するため、図２(b)に示すように、フォトカプラＰＣ１とフォトカプラＰＣ２はオンしなくなるので、オアゲートＯＲの入力の全てがＬレベルであるという条件が崩れてしまい、このときは、論理回路２から欠相信号が出力されることになる。
【００３５】
また、アンドゲートＡＮＤは、３入力の全てがＨレベルになったとき、出力を発生するので、３個のフォトカプラＰＣ１、ＰＣ２、ＰＣ３の全てがオフしたままになったとき、電源遮断信号が出力される。
このように、この図１の実施形態でも、フォトカプラからの出力の監視により欠相が検出でき、且つ電源遮断、例えば停電なども検出できることになる。
【００３６】
次に、この本発明の実施形態において、図３に示すように、インバータ装置の入力にノイズフィルタなどの機器が設けられ、この結果、電源線Ｒ−Ｓ間にインピーダンスＺが接続された状態と等価になったときでの欠相検出動作について説明する。
【００３７】
この図３において、いま、図の(a)に示すように、開放したスイッチＳＷで表わしているように、Ｓ相に欠相が生じたものとし、この状態で、Ｒ相の電圧がＴ相の電圧より高くなっているときの等価回路を示すと、図３(b)に示すようになる。
【００３８】
この図３(b)に示すように、検出回路の入力側にインピーダンスＺが存在したとすると、Ｓ相に欠相が生じても、このインピーダンスＺを通って、Ｒ相から、Ｓ相の電圧を検出しているフォトカプラＰＣ２に至る電流流路が形成されてしまう。
【００３９】
この図３(b)の等価回路で、フォトカプラＰＣ２に流れる電流Ｉpc２について考えると、次の(1)式に示すようになる。
Ｉpc２＝｛(Ｖ_D1＋Ｖ_pc1)−(Ｖ_D2＋Ｖ_pc2)｝／ＲＬ …… ……(1)
但し、ＲＬ：インピーダンスＺのインピーダンス値
Ｖ_D1：ダイオードＤ１のオン電圧
Ｖ_D2：ダイオードＤ２のオン電圧
Ｖ_pc1：フォトカプラＰＣ１の発光ダイオードのオン電圧
Ｖ_pc2：フォトカプラＰＣ２の発光ダイオードのオン電圧
【００４０】
ここで、ダイオードＤ１とダイオードＤ２及びフォトカプラＰＣ１とフォトカプラＰＣ２は、何れも同じ仕様の部品を使用するのが普通であり、そのようにした場合、夫々のオン電圧については、夫々、Ｖ_D1＝Ｖ_D2、Ｖ_pc1＝Ｖ_pc2 と考えることができ、従って、次の(2)式が成り立つ。
(Ｖ_D1＋Ｖ_pc1)−(Ｖ_D1＋Ｖ_pc1)＝０ …… ……(2)
よって、(1)式は、次の(3)式として表わせる。
Ｉpc２＝((Ｖ_D1＋Ｖ_pc1)−(Ｖ_D1＋Ｖ_pc1)／ＲＬ＝０ …………(3)
【００４１】
従って、この場合、入力回路にインピーダンスＺが存在していても、フォトカプラＰＣ２には電流が流れないことになり、この結果、Ｓ相に欠相が生じたことを確実に検出できることが判る。
【００４２】
そして、このことは、他のＴ相に欠相が生じた場合でも同じであり、更には、インピーダンスＺが何れの相間に接続された場合でも、同じで、欠相時にインピーダンスＺを介して回り込む電流によるフォトカプラのオンを抑えることができる。
【００４３】
従って、この図１の実施形態によれば、インバータ装置の入力側にノイズフィルタなどのまわり回路が存在していた場合でも、電源線Ｒ、Ｓ、Ｔの何れかに欠相が発生したときには、論理回路２のオアゲートＯＲからは、確実に欠相信号を発生させることができ、常に確実に欠相を検出することができる。
【００４４】
そして、この実施形態によっても、論理回路２のアンドゲートＡＮＤから電源遮断信号が得られる点は、従来技術と同じである。
【００４５】
次に、本発明の他の実施形態について説明する。
まず、図４は、本発明の第２の実施形態で、この実施形態は、図１の実施形態とは反対に、まず、ダイオードＤ１、Ｄ２、Ｄ３のカソード側を共通にして抵抗Ｒ１０に接続し、この抵抗Ｒ１０の後、各フォトカプラＰＣ１、ＰＣ２、ＰＣ３に共通に接続する。
【００４６】
そして、更に、ダイオードＤ４、Ｄ５、ダイオードＤ６のカソード側を夫々電源線Ｒ、Ｓ、Ｔに直接接続し、これにより、一番電圧の低い相に電流を流すようにしたもので、これにより、結果として、電圧が最大の相を検出し、その相のフォトカプラだけがオンするようにしたものであり、その他の構成は、図１の実施形態と同じである。
【００４７】
よって、この図４の実施形態の動作も図５に示すようになり、従って、この図４の実施形態によっても、インバータ装置の入力側にノイズフィルタなどのまわり回路が存在していた場合でも、電源線Ｒ、Ｓ、Ｔの何れかに欠相が発生したときには、論理回路２のオアゲートＯＲからは、確実に欠相信号を発生させることができ、常に確実に欠相を検出することができる。
そして、この実施形態によっても、論理回路２のアンドゲートＡＮＤから電源遮断信号が得られる点は同じである。
【００４８】
次に、図６は、更に本発明の第３の実施形態で、この実施形態は、図１に示した第１の実施形態において、電源遮断検出用として、更にフォトカプラＰＣ４を付加したものであり、そして、このフォトカプラＰＣ４は、図示のように、抵抗Ｒ１０と直列に接続してある。
【００４９】
そして、これに応じて、このフォトカプラＰＣ４がオフされたときの出力を電源遮断信号とするようになっており、このため、論理回路２からはアンドゲートが除かれており、これ以外の構成は、図１の実施形態と同じである。
【００５０】
この図６の実施形態でも、欠相が発生してない電源正常時には、図７(a)に示すように、電源周期の間、フォトカプラＰＣ１、ＰＣ２、ＰＣ３の何れかが必ずオンしているので、電源遮断検出用のフォトカプラＰＣ４も同じく電源周期中必ずオンし、且つ、欠相が発生したときも、図７(b)に示すように、残りの健全な相のフォトカプラの何れかがオンしているため、やはりフォトカプラＰＣ４もオンしたままになるので、電源遮断信号は発生しない。
【００５１】
そして、フォトカプラＰＣ１、ＰＣ２、ＰＣ３が全てオフになったときだけ、始めてフォトカプラＰＣ４もオフするので、これにより電源遮断を検出することができる。
【００５２】
従って、この図６の実施形態によれは、図１の実施形態と同じく、インバータ装置の入力側にノイズフィルタなどのまわり回路が存在していた場合でも、電源線Ｒ、Ｓ、Ｔの何れかに欠相が発生したとき常に確実に欠相を検出することができる上、論理回路２を介することなく、フォトカプラＰＣ４により直接電源遮断が検出できるので、電源遮断の検出が高速で得られるという効果がある。
【００５３】
【発明の効果】
本発明によれば、インバータ装置など電気機器の入力に、表示用のランプや電磁接触器、ノイズフィルタなど回り回路となってしまう各種の機器が接続されている場合でも、欠相を検出することができる。
また、本発明によれば、多相交流電力で運転される電気機器の異常発生を未然に抑えることができ、電気機器の安全性と信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明による欠相検出回路の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の動作を説明するためのタイミング図である。
【図３】本発明の第１の実施形態における欠相時での検出動作を説明するための回路図と等価回路図である。
【図４】本発明による欠相検出回路の第２の実施形態を示す回路図である。
【図５】本発明の第２の実施形態の動作を説明するためのタイミング図である。
【図６】本発明による欠相検出回路の第３の実施形態を示す回路図である。
【図７】本発明の第３の実施形態の動作を説明するためのタイミング図である。
【図８】従来技術による欠相検出装置の一例を示す回路図である。
【図９】従来技術による欠相検出装置の動作を説明するためのタイミング図である。
【図１０】従来技術による欠相検出装置における入力側インピーダンスの影響を説明するための回路図である。
【符号の説明】
１インバータ装置の整流回路
２論理回路
ＰＣ１〜ＰＣ４フォトカプラ
Ｄ１〜Ｄ６、Ｄ１０ダイオード
Ｒ１〜Ｒ４、Ｒ１０抵抗
Ｚ回り回路を形成するインピーダンス
ＳＷスイッチ
Ｒ、Ｓ、Ｔ三相交流電源の各相の電源線
Ｔ時限回路[0001]
BACKGROUND OF THE INVENTION
The present invention is related to open-phase detection circuit intended for three-phase AC power supply system.
[0002]
[Prior art]
In electrical equipment that receives power from a multi-phase AC system such as a three-phase system, power is supplied from all phases. Therefore, in order to suppress the occurrence of abnormalities due to phase loss, A phase loss detection circuit that monitors the supply state and detects the presence or absence of phase loss is used.
[0003]
Therefore, when an example of the phase loss detection circuit according to the prior art is shown in FIG. 8, R, S, and T are three power lines from a three-phase AC power source.
[0004]
Here, the example of FIG. 8 is an example in which an open-phase detection circuit is provided for an inverter device supplied with power from a three-phase AC power supply. For this reason, these power supply lines R, S, T Is connected to the rectifier circuit (forward conversion unit) 2 of the inverter device, and first, between each of the power supply lines R, S, T, that is, between each of the three phases, as shown in FIG. The inputs (light emitting diode side) of the photocouplers PC1, PC2, and PC3 are connected via R1, R2, and R3.
[0005]
Here, in these photocouplers PC1, PC2, and PC3, when the light emitting diode on the input side emits light, the phototransistor on the output side becomes conductive. Therefore, when any of the photocouplers is turned on, the output becomes the L level and is turned off. When this is done, the output becomes H level.
[0006]
Therefore, the photocoupler PC1 is turned on when the voltage between the power supply lines RS is equal to or higher than a predetermined value, and the output becomes L level. Similarly, the photocoupler PC2 has a voltage between the power supply lines S-T at a predetermined value. When it is above, it is turned on and the output is L level, and when the voltage between the power supply lines TR is higher than a predetermined value, the photocoupler PC3 is turned on and the output is L level.
[0007]
The resistors R1, R2, and R3 are for current limiting, and the diodes connected in parallel to the input side photodiodes of the photocouplers PC1, PC2, and PC3 are for reverse voltage protection.
Next, the outputs (phototransistor side) of the photocouplers PC1, PC2, and PC3 are connected to the logic circuit 2 as shown in the figure.
As shown in the figure, the logic circuit 2 includes three time limit circuits T, one 3-input OR gate OR, and a 3-input AND gate AND.
[0008]
Next, the operation of the logic circuit 2 will be described.
First, the time limit circuit T monitors signals input from the photocouplers PC1, PC2, and PC3, and an on signal is output from the photocoupler for a period of time set as a time t longer than the cycle of the power source in advance. When this happens, a signal that becomes H level is output.
[0009]
Then, three time limit circuits T are provided corresponding to each phase, so that when an abnormal signal is output from one of the three phases, the OR gate generates an output, and the three phases When an abnormal signal is output from all of the above, the AND gate AND generates an output.
[0010]
Therefore, the logic circuit 2 is turned off when any one of the photocouplers PC1, PC2, and PC3 is turned off, the output thereof becomes H level, and the state continues for the time t determined by the time limit circuit T. When a phase signal is generated and all of the photocouplers PC1, PC2, and PC3 are turned off and the state continues for a time t determined by the time limit circuit T, the power cut-off signal is generated.
[0011]
Next, the operation of the phase loss detection circuit according to the prior art of FIG. 8 will be described.
First, when the input power supply is normal, the photocouplers PC1, PC2, and PC3 between the power supply lines R, S, and T have a power supply cycle every AC power supply cycle as shown in FIG. Are turned on every half of the period, so that the inputs of the OR gate OR and the AND gate AND are all kept at the L level.
Therefore, at this time, neither the phase loss signal nor the power cutoff signal is output from the logic circuit 2.
[0012]
Next, a case where the AC power supply is in a phase failure state for some reason will be described.
Now, if, for example, the S phase of the RST3 phase is lost, the voltage of the power supply line S disappears, so that the photocoupler PC1 and the photocoupler PC2 do not turn on as shown in FIG. 9B. Therefore, the condition that all inputs of the OR gate OR are at the L level is broken.
Accordingly, at this time, the phase loss signal is output from the logic circuit 2.
[0013]
Since the AND gate AND generates an output when all three inputs become H level, when all of the three photocouplers PC1, PC2, and PC3 remain off, the power shutoff signal is generated. Is output.
As described above, according to the prior art shown in FIG. 8, the phase loss can be detected by monitoring the signal of the photocoupler, and the power interruption such as a power failure can be detected.
As publicly known examples related to this type of technology, for example, JP-A-1-123164 and JP-A-2-133301 can be cited.
[0014]
[Problems to be solved by the invention]
The above prior art does not take into consideration the maintenance of reliable phase loss detection performance, and there is a problem that phase loss cannot be detected depending on the application mode, as described below.
[0015]
For example, in an electric device such as an inverter device, a device such as a display lamp or an electromagnetic contactor may be connected between the input lines.
Further, in recent years, from the viewpoint of electromagnetic noise disturbance, devices such as a noise filter are often provided at the input of the inverter device.
[0016]
In such a case, the device provided at the input functions as a turning circuit. As a result, in the prior art, the detection of the phase loss is hindered and the above-described problem occurs.
[0017]
The case of the above-described prior art will be described in detail with reference to FIG. 10. In this figure, Z is an impedance assumed by a device such as a noise filter provided at the input of the inverter device, and the switch SW is It is provided to indicate that an open phase has occurred in the S phase due to the opening.
[0018]
Here, as shown in the figure, considering the case where the S phase is lost, at this time, the inputs of the photocouplers PC2 and PC1 that detect the voltage between the power supply lines RS and ST are used. When the current stops flowing to the side, the phase loss is detected.
[0019]
However, if the impedance Z exists at this time, this becomes a circuit between the power supply lines R-S, and even if the S phase is lost, the photocoupler PC2 and the photocoupler PC1 are connected to the power supply line R. A current flows through the impedance Z and both the photocouplers are turned on, so that even though a phase failure occurs, it cannot be detected.
This is therefore a problem with the prior art.
[0020]
SUMMARY OF THE INVENTION An object of the present invention is to provide a phase loss detection circuit that can detect phase loss even if a circuit exists at the input of an electric device.
[0021]
[Means for Solving the Problems]
The above object is achieved, respectively connecting the photocoupler, the open-phase detecting apparatus of a type which detects a phase loss by off of the photocouplers, the input of each photocoupler three power lines of each phase of the three-phase AC The anode of the side light emitting diode is individually connected to each of the power supply lines via the respective diodes in the same conduction direction as the light emitting diode, and the input side light emitting diode of each photocoupler is connected to one resistor. Are connected in common to the anodes of the three diodes, and the cathodes of these three diodes are individually connected to the power supply lines, so that each of the photocouplers is connected to the power supply line to which the respective diodes are connected. This is accomplished by turning on only when the voltage is highest among the three power lines.
[0022]
Similarly, the above-described object is to provide a phase loss detection device of a type in which a photocoupler is connected to each of three power supply lines of each phase of a three-phase alternating current and the phase loss is detected by turning off each photocoupler. The anode of the input side light emitting diode is commonly connected to the cathodes of the three diodes through one resistor, and the anodes of these three diodes are individually connected to the three power supply lines, respectively.
By individually connecting the cathode of the input side light emitting diode of each photocoupler to each of the power supply lines via each diode in the same conduction direction as the light emitting diode,
This is achieved even if each of the photocouplers is turned on only when the voltage of the power supply line to which each photocoupler is connected is the highest among the three power supply lines .
[0023]
Here, a logic circuit may be provided for determining that the power is shut off when all the photocouplers are turned off.
[0024]
According to the above means, instead of detecting the voltage between the three-phase lines, only the photocoupler of the phase having the highest voltage among the three phases is turned on. , Phase loss can be detected without being affected by the rotating current.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the phase loss detection circuit according to the present invention will be described in detail with reference to the illustrated embodiments.
FIG. 1 is a first embodiment of the present invention. This embodiment of FIG. 1 is the same as the prior art described in FIG.
That is, it is the same in that the three-phase power lines R, S, and T are first connected to the rectifier circuit 2 of the inverter device.
[0026]
Next, a diode for reverse voltage protection is connected in parallel to the input side photodiodes of the photocouplers PC1, PC2, and PC3, and a logic circuit 2 is provided on the output side of each of the photocouplers PC1, PC2, and PC3. The connection is the same, and the operating conditions of the photocouplers PC1, PC2, and PC3 are the same.
[0027]
The embodiment shown in FIG. 1 is different from the prior art described in FIG. 8 in the following points.
First, the resistors R1, R2, and R3 are removed, whereby one of the inputs of the photocouplers PC1, PC2, and PC3 is directly connected to each of the three-phase power supply lines R, S, and T3.
Next, the other input of each photocoupler PC1, PC2, PC3 is connected in common to one resistor R10.
The resistor R10 is connected in common to the anodes of the three diodes D4, D5, and D6, and the cathodes of the diodes D4, D5, and D6 are connected to the power supply lines R, S, and T, respectively. Yes.
[0028]
As a result, first, the three diodes D1, D2, and D3 are maximum value circuits in which only one of the power supply lines R, S, and T connected to the phase at the highest voltage is conducted. work.
Accordingly, the photocouplers PC1, PC2, and PC3 connected in series to the diodes D1, D2, and D3 are connected to each other and are turned on only when the voltage of the phase to be detected becomes high. become.
Here, the resistor R10 functions to limit the current flowing through each photocoupler. Next, the diodes D4, D5, and D6 are opposite to the diodes D1, D2, and D3, and only one of the power supply lines R, S, and T connected to the phase having the lowest voltage is conducted. It works as a minimum value circuit.
Accordingly, these diodes D4, D5, and D6 are connected to each other and function to return the current that has passed through the photocoupler to the phase that has the lowest voltage among the phases to be detected.
[0029]
Next, the operation of this embodiment will be described with reference to FIG.
First, when the power supply is normal, the voltages of the respective phases alternate in order, so that the photocouplers PC1, PC2, and PC3 are turned on in order as shown in FIG.
As a result, all the outputs of the time limit circuit T of the logic circuit 2 do not become L level. Therefore, at this time, neither the phase loss signal nor the power cutoff signal is generated.
[0030]
Next, if a phase failure occurs, current does not flow to the input side of the photocoupler connected to the phase that has lost phase, and it does not turn on. Detect the phase.
Hereinafter, the operation of the logic circuit 2 provided on the output side of these photocouplers will be described.
[0031]
Next, the operation of the logic circuit 2 will be described.
First, the time limit circuit T monitors the signals input from the photocouplers PC1, PC2, and PC3, and the on signal from the photocoupler is longer than a period set in advance as a time t longer than the cycle of the power source. When ceases, an abnormal signal that becomes H level is output as an abnormal condition.
Then, as shown in the figure, three time limit circuits T are provided corresponding to each phase, so that when an abnormal signal is output from one of the three phases, the OR gate OR generates an output. When an abnormal signal is output from all three phases, the AND gate AND generates an output.
[0032]
Therefore, the logic circuit 2 is turned off when any one of the photocouplers PC1, PC2, and PC3 is turned off, the output thereof becomes H level, and the state continues for the time t determined by the time limit circuit T. When a phase signal is generated and all of the photocouplers PC1, PC2, and PC are turned off and the state continues for a time t determined by the time limit circuit T, the power cut signal is generated, thereby It is possible to detect the phase loss and the power interruption.
[0033]
Next, the operation of the phase loss detection circuit according to this embodiment will be described.
First, when the input power supply is normal, the photocouplers PC1, PC2, and PC3 between the power supply lines R, S, and T have a power supply cycle every AC power supply cycle as shown in FIG. Are turned on every half of the period, so that the inputs of the OR gate OR and the AND gate AND are all kept at the L level.
Therefore, at this time, neither the phase loss signal nor the power cutoff signal is output from the logic circuit 2.
[0034]
Next, a case where the AC power supply is in a phase failure state for some reason will be described.
Now, if the S phase of the RST3 phase is lost, for example, the voltage of the power supply line S disappears, so that the photocoupler PC1 and the photocoupler PC2 do not turn on as shown in FIG. Therefore, the condition that all the inputs of the OR gate OR are at the L level breaks down, and at this time, an open phase signal is output from the logic circuit 2.
[0035]
Since the AND gate AND generates an output when all three inputs become H level, when all of the three photocouplers PC1, PC2, and PC3 remain off, the power shutoff signal is generated. Is output.
As described above, also in the embodiment of FIG. 1, the phase loss can be detected by monitoring the output from the photocoupler, and the power cut-off, for example, power failure can be detected.
[0036]
Next, in this embodiment of the present invention, as shown in FIG. 3, a device such as a noise filter is provided at the input of the inverter device, and as a result, the impedance Z is connected between the power lines R-S. The phase loss detection operation when they are equivalent will be described.
[0037]
In FIG. 3, it is assumed that an open phase has occurred in the S phase as represented by the open switch SW as shown in FIG. An equivalent circuit when the voltage is higher than the voltage is as shown in FIG.
[0038]
As shown in FIG. 3 (b), if there is an impedance Z on the input side of the detection circuit, even if a phase loss occurs in the S phase, the impedance Z passes through the impedance Z and the S phase voltage. As a result, a current flow path leading to the photocoupler PC2 that detects this is formed.
[0039]
Considering the current Ipc2 flowing through the photocoupler PC2 in the equivalent circuit of FIG. 3B, the following equation (1) is obtained.
Ipc2 = {(V _D1 + V _pc1 ) − (V _D2 + V _pc2 )} / RL (1)
RL: impedance value of impedance Z V _D1 : on-voltage V _{D2 of} diode D 1: on-voltage V _{pc1 of} diode D ₂ : on-voltage of light-emitting diode of photocoupler PC 1 V _pc2 : on-voltage of light-emitting diode of photocoupler PC 2 0040
Here, the diode D1 and the diode D2 and the photocoupler PC1 and the photocoupler PC2 normally use parts having the same specifications. In such a case, each of the on-voltages is V _D1. = V _D2 and V _pc1 = V _pc2, and therefore the following equation (2) holds.
(V _D1 + V _pc1 ) − (V _D1 + V _pc1 ) = 0 (2)
Therefore, equation (1) can be expressed as the following equation (3).
Ipc2 = ((V _D1 + V _pc1 ) − (V _D1 + V _pc1 ) / RL = 0 (3)
[0041]
Therefore, in this case, even if the impedance Z exists in the input circuit, no current flows through the photocoupler PC2, and as a result, it can be seen that it is possible to reliably detect the occurrence of a phase loss in the S phase.
[0042]
This is the same even when an open phase occurs in other T phases, and even if the impedance Z is connected between any of the phases, it is the same, and when the open phase occurs, it goes around via the impedance Z. The on-state of the photocoupler due to current can be suppressed.
[0043]
Therefore, according to the embodiment of FIG. 1, even when a surrounding circuit such as a noise filter exists on the input side of the inverter device, when a phase failure occurs in any of the power supply lines R, S, and T, From the OR gate OR of the logic circuit 2, an open phase signal can be generated with certainty, and an open phase can always be detected reliably.
[0044]
Also in this embodiment, the power cutoff signal can be obtained from the AND gate AND of the logic circuit 2 as in the prior art.
[0045]
Next, another embodiment of the present invention will be described.
First, FIG. 4 shows a second embodiment of the present invention. In this embodiment, contrary to the embodiment of FIG. 1, first, the cathodes of the diodes D1, D2, and D3 are connected in common to the resistor R10. Then, after this resistor R10, the photocouplers PC1, PC2, and PC3 are connected in common.
[0046]
Further, the cathodes of the diodes D4, D5, and the diode D6 are directly connected to the power supply lines R, S, and T, respectively, so that the current flows in the phase having the lowest voltage. As a result, the phase having the maximum voltage is detected, and only the photocoupler of that phase is turned on, and the other configuration is the same as that of the embodiment of FIG.
[0047]
Therefore, the operation of the embodiment of FIG. 4 is also as shown in FIG. 5. Therefore, even in the embodiment of FIG. 4, even when a surrounding circuit such as a noise filter exists on the input side of the inverter device, When a phase loss occurs in any of the power supply lines R, S, and T, the phase loss signal can be reliably generated from the OR gate OR of the logic circuit 2, and the phase loss can always be detected reliably. .
Also in this embodiment, the power cutoff signal can be obtained from the AND gate AND of the logic circuit 2.
[0048]
Next, FIG. 6 shows a third embodiment of the present invention. This embodiment is obtained by further adding a photocoupler PC4 as a power cutoff detection in the first embodiment shown in FIG. The photocoupler PC4 is connected in series with the resistor R10 as shown.
[0049]
In response to this, the output when the photocoupler PC4 is turned off is used as a power shut-off signal. For this reason, the AND gate is excluded from the logic circuit 2, and other configurations are provided. Is the same as the embodiment of FIG.
[0050]
Also in the embodiment of FIG. 6, when the power supply is normal with no phase loss, any of the photocouplers PC1, PC2, and PC3 is always turned on during the power supply cycle as shown in FIG. 7 (a). Therefore, the photocoupler PC4 for detecting the power interruption is always turned on during the power cycle, and any of the remaining healthy phase photocouplers as shown in FIG. Since is turned on, the photocoupler PC4 also remains turned on, so that no power cut-off signal is generated.
[0051]
Then, only when the photocouplers PC1, PC2, and PC3 are all turned off, the photocoupler PC4 is also turned off for the first time, so that it is possible to detect power interruption.
[0052]
Therefore, according to the embodiment of FIG. 6, as in the embodiment of FIG. 1, any of the power lines R, S, and T can be used even when a circuit such as a noise filter exists on the input side of the inverter device. It is possible to always detect the phase loss when the phase loss occurs, and to detect the power cutoff directly by the photocoupler PC4 without using the logic circuit 2, so that the detection of the power cutoff can be obtained at high speed. effective.
[0053]
【The invention's effect】
According to the present invention, even when various devices such as a display lamp, an electromagnetic contactor, and a noise filter are connected to the input of an electric device such as an inverter device , an open phase is detected. Can do.
Further, according to the present invention, abnormality of the electrical equipment to be operated with polyphase AC power can be suppressed in advance to, and reliability and safety of electrical equipment can be secure.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a phase loss detection circuit according to the present invention.
FIG. 2 is a timing diagram for explaining the operation of the first exemplary embodiment of the present invention.
FIGS. 3A and 3B are a circuit diagram and an equivalent circuit diagram for explaining a detection operation at the time of phase loss in the first embodiment of the present invention. FIGS.
FIG. 4 is a circuit diagram showing a second embodiment of a phase loss detection circuit according to the present invention.
FIG. 5 is a timing chart for explaining the operation of the second exemplary embodiment of the present invention.
FIG. 6 is a circuit diagram showing a third embodiment of the phase loss detection circuit according to the present invention.
FIG. 7 is a timing chart for explaining the operation of the third exemplary embodiment of the present invention.
FIG. 8 is a circuit diagram showing an example of a phase loss detection device according to the prior art.
FIG. 9 is a timing chart for explaining the operation of the phase loss detection apparatus according to the prior art.
FIG. 10 is a circuit diagram for explaining the influence of the input side impedance in the phase loss detection device according to the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Rectifier circuit of inverter apparatus 2 Logic circuit PC1-PC4 Photocoupler D1-D6, D10 Diode R1-R4, R10 Resistance Z Impedance SW which forms a circuit around Switch R, S, T Power supply line of each phase of three-phase AC power supply T timed circuit

Claims

Each connecting the photocoupler three power lines of each phase of the three-phase alternating current, the open-phase detecting apparatus of a type which detects a phase loss by off of each photocoupler,
The anode of the input side light emitting diode of each photocoupler is individually connected to each of the power supply lines via each diode in the same conduction direction as the light emitting diode,
A common node of the input side light emitting diode of each photocoupler is connected to the anodes of three diodes through one resistor,
By individually connecting the cathodes of these three diodes to the power line,
Each of the photocouplers is configured to be turned on only when the voltage of the power supply line to which each photocoupler is connected is highest among the three power supply lines.

In a phase loss detection device of a type in which a photocoupler is connected to each of three power lines of each phase of a three-phase alternating current and the phase loss is detected by turning off each photocoupler .
The anode of the input side light emitting diode of each photocoupler is commonly connected to the cathodes of three diodes through one resistor,
The anodes of these three diodes are individually connected to the three power lines, respectively.
By individually connecting the cathode of the input side light emitting diode of each photocoupler to each of the power supply lines via each diode in the same conduction direction as the light emitting diode,
Each of the photocouplers is configured to be turned on only when the voltage of the power supply line to which each photocoupler is connected is highest among the three power supply lines .

In the invention according to claim 1 or claim 2 ,
When all of the photocouplers are off, open phase detection circuit, wherein the logic circuit is found provided that determines the power-off.