JP3718093B2 - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipment Download PDFInfo
- Publication number
- JP3718093B2 JP3718093B2 JP2000011562A JP2000011562A JP3718093B2 JP 3718093 B2 JP3718093 B2 JP 3718093B2 JP 2000011562 A JP2000011562 A JP 2000011562A JP 2000011562 A JP2000011562 A JP 2000011562A JP 3718093 B2 JP3718093 B2 JP 3718093B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- side wall
- semiconductor manufacturing
- mounting table
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本願発明は、半導体デバイスを製作するための半導体製造装置に関し、特に、ウェハの表面に薄膜形成やエッチング等を行って半導体デバイスを製作する半導体製造装置に関する。
【0002】
【従来の技術】
従来より、トランジスタや集積回路等の半導体デバイスを製作するプロセスにおいては、ウェハの表面に対して薄膜形成やエッチング等が行われる。薄膜形成では、たとえばプラズマの励起化学反応によるプラズマCVD(chemical vapor deposition )法等が用いられ、エッチングでは、たとえばウェハの表面にプラズマを照射するドライエッチング法等が用いられる。
【0003】
上記ドライエッチング法においては、1対の電極間にウェハを配し、電極間に高周波電力を印加してグロー放電によるプラズマを発生させる、いわゆる反応性イオンエッチング法が広く用いられている。この反応性イオンエッチング法では、プラズマを利用する他の方法に比べ、装置構成を比較的小型にできること、ウェハの上方にプラズマが均一に分布されやすいこと等の利点がある。
【0004】
図12は、上記反応性イオンエッチング法が適用される半導体製造装置の一例を示す図である。上記半導体製造装置の構成を簡単に説明すると、この半導体製造装置は、上蓋51を有する、たとえばアルミニウム製のチャンバ52が設けられ、チャンバ52内には、ウェハWを載置するための載置台53が配されている。載置台53は、図示しないリフタによって昇降可能とされ、載置台53の下面に配された略円盤上の金属板54、および金属製のベローズ55を介してチャンバ52の底壁52aに接続されている。載置台53には、下部電極53aが設けられ、下部電極53aは、高周波電力を供給するための高周波発振器56に接続されたRF導入棒57に接続されている。また、上記金属板54には、RF導入棒57に対して絶縁され、上端が金属板54に連結された接地用導体としての導体筒58が設けられている。導体筒58は、その下端がアースに接続されている。
【0005】
この構成によれば、高周波発振器56によって高周波電力が供給されると、RF導入棒57から下部電極53aを介してチャンバ52の上蓋51に向かって高周波信号が発生され、上蓋51および下部電極53aの間で所定のプラズマが発生し、このプラズマによりたとえばウェハWの表面がエッチングされる。ここで、高周波信号による高周波電流は、たとえば図12の点線矢印Fに示す経路で装置内を流れる。すなわち、高周波電流は、チャンバ52の上蓋51からチャンバ52の側壁部に流れ、チャンバ52の底壁52aからベローズ55に至る。そして、金属板54および導体筒58を介してアースに導かれる。
【0006】
【発明が解決しようとする課題】
このように、高周波電流は、チャンバ52の側壁部や底壁52a、およびベローズ55を経由して流れるため、その経路長は長くなる。また、上記チャンバ52やベローズ55は、比較的抵抗値が高いため、上記経路におけるインピーダンスは大である。そのため、上記のように、高周波電流が流れる経路に、チャンバ52やベローズ55が含まれると、高周波電流が流れる上で高周波電力の損失が大きくなり、高周波電力の利用効率が低くなる。
【0007】
ところで、最近では、ウェハの大径化に伴なって、各プロセスにおいて比較的大きな電力を必要とする傾向にある。そのため、たとえばプラズマを発生させるための高周波発振器を含む電源装置が大型化し、半導体製造装置自体が大型化したり、電源装置の設計が困難であるといった問題点がある。したがって、上記半導体製造装置においては、高周波電力の損失を極力少なくし、高周波電力の利用効率を高めることが課題となっている。また、現状の半導体製造装置の中には、プラズマを発生させるために利用される電力が供給電力の10%にも達していないものもあり、この面からも、高周波電力の利用効率を高めることが望まれている。
【0008】
一方、プロセスにおける反応速度、たとえば反応性イオンエッチング法におけるエッチング速度を上げるためには、チャンバ内のプラズマを高密度化させることが必要であるが、近年では、プラズマを高密度化させるために、高周波電力に使用する周波数を高く設定することが検討されている。しかしながら、使用する周波数を高くすれば、それに伴って、いわゆる寄生インピーダンスが大きくなり、高周波電力の利用効率が下がることになる。
【0009】
【発明の開示】
本願発明は、上記した事情のもとで考え出されたものであって、高周波電力を用いてウェハの表面を加工する半導体製造装置において、容易な構成で高周波電力の利用効率を高めることのできる半導体製造装置を提供することを、その課題とする。
【0010】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0011】
本願発明の第1の側面によって提供される半導体製造装置によれば、天井壁、側部壁および底壁を有する金属製チャンバと、このチャンバ内に昇降可能に設置され、金属ベローズを介してチャンバの底壁に気密接続されたウェハ載置台と、このウェハ載置台に対して絶縁されて設けられた下部電極と、上端が下部電極に接続され、下端が高周波発生部に接続されたRF導入体と、このRF導入体に対して絶縁されつつ上端がウェハ載置台に連結された接地用導体とを備え、この接地用導体と天井壁との間を実質的に導通させることにより、天井壁を上部電極としてこれと下部電極との間に所定のプラズマを生成するように構成された半導体製造装置において、上記ウェハ載置台が上方に移動して停止させられる所定の位置にあるときに限り上記チャンバの側壁部と上記接地用導体の上端部との間を実質的に最短距離で導通させる導通手段を設けたことを特徴とする。
【0012】
この構成によれば、高周波発生部によって高周波電力が供給され、RF導入体から高周波信号が発生されると、接地用導体とチャンバの天井壁とが導通されるため、上部電極としての天井壁と下部電極との間に所定のプラズマが発生する。このプラズマによって、ウェハ載置台に載置されたウェハの表面に対してたとえば薄膜形成やエッチング等が行われる。ここで、RF導入体からウェハ載置台を介して発生した高周波信号による高周波電流は、たとえばチャンバの天井壁から側壁部に流れる。この場合、導通手段によってチャンバの側壁部と接地用導体の上端部との間が実質的に最短距離で導通されるように、両者間が接続されるため、上記高周波電流は、チャンバの側壁部から接地用導体に流れる。
【0013】
従来では、上記のようにチャンバの側壁部と接地用導体の上端部との間を実質的に最短距離で導通させるといった構成が施されていなかったために、高周波電流は、チャンバの側壁部やベローズを流れることがあり、経路長が大幅に長くなっていた。また、チャンバや導電体の抵抗値が比較的高いために、経路におけるインピーダンスが高くなり、高周波電力の損失が大となっていた。しかし、本願発明によれば、チャンバの側壁部と接地用導体の上端部との間が実質的に最短距離で導通されているため、高周波電流の流れる経路長を格段に短くでき、上記経路におけるインピーダンスを低くできるとともに、高周波電力の損失を少なくすることができる。したがって、高周波電力の利用効率を高めることができる。
【0014】
本願発明の好ましい実施の形態によれば、導通手段は、チャンバの側壁部と接地用導体の上端部との間を実質的に直接接触させるものである。このように、チャンバの側壁部と接地用導体の上端部との間が実質的に接触されておれば、高周波電流を確実に流すことができる。
【0015】
本願発明の第2の側面によって提供される半導体製造装置によれば、天井壁、側部壁および底壁を有する金属製チャンバと、このチャンバ内に昇降可能に設置され、金属ベローズを介して上記チャンバの底壁に気密接続されたウェハ載置台と、このウェハ載置台に対して絶縁されて設けられた下部電極と、上端が上記下部電極に接続され、下端が高周波発生部に接続されたRF導入体と、このRF導入体に対して絶縁されつつ上端が上記ウェハ載置台に連結された接地用導体とを備え、この接地用導体と上記天井壁との間を実質的に導通させることにより、上記天井壁を上部電極としてこれと上記下部電極との間に所定のプラズマを生成するように構成された半導体製造装置において、上記チャンバの側壁部と上記接地用導体の上端部との間を容量結合させることにより実質的に最短距離で導通させる導通手段を設けたことを特徴とする。このような構成によれば、チャンバの側壁部と接地用導体の上端部とが非接触状態で導通されるので、両者の導通状態は、たとえば両者が直接接触した場合のその接触面における状態に依存しなくなり、両者間で高周波電流を良好に流すことができる。
【0016】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0017】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【0018】
<第1実施形態>
図1は、本願発明の第1実施形態に係る半導体製造装置の内部構成を示す断面図である。この半導体製造装置は、高周波電力を供給してウェハの表面に薄膜形成やエッチング等を行うための装置である。なお、以下ではエッチングを行う場合について述べるが、下記に示される構成はエッチングを行う場合に限るものではない。
【0019】
この半導体製造装置は、略円筒形状のチャンバ1内に、ウェハWを載置するための載置台2を有している。チャンバ1は、アルミニウム等の金属からなり、上面が開放可能なように上蓋1aを有している。上蓋1aは、チャンバ1内に高周波電力が供給される際の上部電極として機能する。上蓋1aには、図示していないが、このチャンバ1内に反応ガスを導入するためのガス導入管が接続されている。また、チャンバ1の本体1bには、チャンバ1内の圧力を調整するための図示しない真空排気系が接続されている。
【0020】
チャンバ1の上部側壁部には、段差3が形成されており、この段差3に支持される恰好で、チャンバ1の上部側壁部に沿って、デポシールド4がチャンバ1に対して取り外し自在に設けられている。
【0021】
デポシールド4は、反応ガスがチャンバ1の側壁部に付着するのを防止するためのものであり、アルミニウムあるいはセラミック等からなり、外径がチャンバ1の内径と略同一の略円筒形状に形成されている。この半導体製造装置によってエッチング等が行われると、経時的に、このデポシールド4の表面に反応生成物が付着する。そのため、適当な時期になると、このデポシールド4をチャンバ1から取り外し、反応生成物を取り除くための清掃が行なわれる。そして、このデポシールド4に、後述する接触体のフランジに当接される板ばね7が装着されている。
【0022】
板ばね7は、アルミニウム等の金属からなり、図2に示すように、略リング状に形成された円周部8と、円周部8の内側面8aから中心に向かって延びた複数の突起部9とによって構成され、突起部9は、その先端が下方側に湾曲され、かつ弾性を有している。円周部8には、複数の孔10が形成されており、図3に示すように、この孔10にねじ11が螺合されることにより、板ばね7がデポシールド4に装着され、板ばね7の円周部8の外側面8bがチャンバ1の側壁部に接触される。なお、図3では、詳述されていないが、デポシールド4には、ねじ11を螺合する際に必要な工具が入る空間が形成されている。また、板ばね7は、チャンバ1の側壁部に直接接触されて取り付けられるようにしてもよい。
【0023】
図1に戻り、載置台2は、所定の厚みを有する略円盤状の金属からなる下部電極13と、その周側面に沿って設けられた略リング状の第1絶縁体14と、下部電極13の下面に沿って設けられた略円柱形状の第2絶縁体15とを有している。第1絶縁体14の上端には、外側に向かって水平方向に延出されたフランジ14aが形成されている。載置台2は、図示しないリフタによって支持され、リフタが駆動されることにより、載置台2が昇降し、結果的にウェハWが移動する。なお、図1では、載置台2が上方に移動した場合を示している。
【0024】
第2絶縁体15には、上下方向に貫通した孔16が形成され、この孔16には、高周波信号を発生させるためのRF導入体としてのRF導入棒17が取り付けられている。RF導入棒17は、銅等からなり、上端が下部電極13に接続され、下端が高周波電力を供給するための高周波発生部としての高周波発振器18に接続されている。このRF導入棒17を介して、下部電極13に高周波電力が供給される。
【0025】
また、第2絶縁体15の下端には、略円盤状の金属板20が設けられている。上記金属板20には、孔21が形成されており、この孔21には、RF導入棒17を覆うように設けられ、かつRF導入棒17に対して絶縁された略円筒形状の導体筒22が接続され、この導体筒22は、アースに接続されている。
【0026】
金属板20の周縁近傍の下面には、載置台2をチャンバ1の底壁1cに気密接続するためのベローズ24が接続されている。ベローズ24は、ステンレス等からなる略円筒形状に形成され、上端が上記金属板20に、下端がチャンバ1の底壁1cにそれぞれ接続されている。
【0027】
第1絶縁体14の外側面には、上記板ばね7と接触するための接触体26が設けられている。接触体26は、アルミニウム等の金属からなり、略円筒形状に形成され、その上端には、外側に向かって水平方向に延出されたフランジ27が形成されている。フランジ27の長さは、載置台2がチャンバ1内を昇降される際、フランジ27の先端がチャンバ1の側壁部に接触しない程度に、上記板ばね7に良好に当接される程度に、予め設定されている。また、接触体26の下端は、上記金属板20の周縁の上面に接続されている。上述したように、金属板20は導体筒22に接続され、導体筒22はアースに接続されていることから、この接触体26も金属板20および導体筒22を介して、アースに接続されることになる。
【0028】
このような構成によれば、図3に示すように、図示しないリフタが駆動されるに伴って、載置台2が上方に搬送移動される。これに伴い載置台2上に載置されたウェハWは、上方に移動される。さらに、上記載置台2の上方の移動に伴って、図4に示すように、接触体26のフランジ27が板ばね7の先端部分に当接する。この当接する所定位置で、載置台2の移動が停止される。
【0029】
接触体26のフランジ27が板ばね7に当接された状態で、ウェハWに対してたとえばエッチングが行われる。すなわち、反応ガスが図示しないガス導入管から導入され、図示しない真空排気系によってチャンバ1内が一定の圧力にされる。次いで、高周波発振器18から高周波電力が供給され、RF導入棒17からたとえば13.56MHzの高周波信号が発生されると、上部電極としてのチャンバ1の上蓋1aと下部電極13との間でグロー放電が起こり、チャンバ1内にプラズマが発生する。このプラズマに存在するイオン粒子がウェハWに対して入射することにより、ウェハWの表面に対してエッチングが行われる。
【0030】
このとき、RF導入棒17を通して供給される高周波電流は、たとえば図1の矢印Aで示すような経路で装置内を流れる。すなわち、高周波電流は、チャンバ1の上蓋1aからチャンバ1の本体1bに流れ、チャンバ1の上部側壁部に設けられた板ばね7に導かれる。ここで、板ばね7と接触体26のフランジ27とが当接されているため、高周波電流は、板ばね7から接触体26のフランジ27に流れ、接触体26、金属板20、および導体筒22を介して、アースに導かれる。
【0031】
このように、板ばね7と接触体26のフランジ27とが当接されて導通されているため、高周波電流は、板ばね7から接触体26のフランジ27に流れ、上記した非常に短い経路を辿ってアースに導かれる。
【0032】
従来では、図12に示すように、板ばね7や接触体26が設けられていないために、高周波電流は、上蓋からチャンバの本体を流れ、チャンバの底壁からベローズを経由して、金属板および導体筒を介してアースに至るといった非常に長い経路で流れていた。また、ベローズやチャンバは、高抵抗であるといったことから、上記経路におけるインピーダンスが高くなり、高周波電力の損失が大きくなっていた。
【0033】
しかしながら、本実施形態によれば、チャンバ1の上部側壁部に設けられた板ばね7と、接触体26とを直接接触させることにより、チャンバ1の側壁部と、アースに接続された導体筒22の上端部とを実質的に接触させることができ、すなわち、両者の間を最短距離で導通させることができる。そのため、高周波電流の流れる経路において、その経路長を従来の構成に比べ、大幅に短くすることができ、しかも、上記経路には、高抵抗であるベローズ24等が含まれていないので、上記経路におけるインピーダンスが低くなるとともに高周波電力の損失を格段に少なくすることができる。したがって、高周波電力の利用効率を高めることができる。
【0034】
また、高周波電力の利用効率を高めることができる結果、たとえば同一のプロセスにおいては、より低電力でほぼ同一の性能を得ることが可能になる。そのため、この半導体製造装置では、製造工程における省電力化を図ることができる。また、プロセスにおける反応速度を上げるために、プラズマを高密度化させる場合でも、高周波電流の流れる経路を短くできるので、寄生インピーダンスを発生させる可能性を抑制することができ、結果的に、高周波電力に使用する周波数を高く設定することが可能となる。
【0035】
図5および図6は、第1実施形態の半導体製造装置の変形例を示す要部拡大断面図である。この変形例では、デポシールド31が直接接触体26と接触する構成とされている。すなわち、デポシールド31は、略円筒形状とされ、その下端には、中心側に向かって延びる延出部32が形成されている。デポシールド31は、チャンバ1の側壁部に形成された段差33に支持され、チャンバ1の側壁部に沿って上下方向に摺動自在とされている。その他の構成は、上記第1実施形態の構成と略同様である。
【0036】
上記の構成により、載置台2が上方に移動されると、接触体26が上方に移動し、図6に示すように、接触体26のフランジ27の上面がデポシールド31の延出部32の下面に接触しつつ、デポシールド31は、そのまま上方にチャンバ1の側壁部に沿って摺動される。
【0037】
このように、接触体26が上方に移動されることにより、デポシールド31と接触体26とが当接されて導通され、チャンバ1の側壁部と導体筒22とが実質的に接触されることになる。そのため、高周波電流は、チャンバ1からデポシールド31を介して接触体26、導体筒22に流れるといった最短距離の経路(図6の矢印B参照)を辿ることになる。したがって、この変形例においても、上記経路におけるインピーダンスを低くすることができ、高周波電力の利用効率を高めることができる。また、上述した第1実施形態の構成に比べ、板ばね7等を設ける必要がないので、より構成が容易となり、装置の部品コストを低減することができる。
【0038】
図7および図8は、第1実施形態の半導体製造装置の他の変形例を示す要部拡大断面図である。この変形例では、複数のこま状部材36がチャンバ1の側壁部近傍に沿って配置された構成とされている。こま状部材36は、たとえばアルミニウムからなり、図9に示すように、略リング状の環状部材を適宜数に分割した形状とされ、こま状部材36の下面には、外側面36aと面一に突出した突出部37が形成され、こま状部材36の上面一端側は切欠かれている。
【0039】
チャンバ1は、上部側壁部に比較的小さな面積を有する第1段差38が形成され、その下方に第1段差38よりその面積が大の第2段差39が形成されている。そして、第2段差39の上面には、チャンバ1の側壁部に沿って、こま状部材36の突出部37が嵌まり込む溝部40が形成されている。その他の構成は、上記第1実施形態の構成と略同様である。
【0040】
この構成により、載置台2が上方に移動されると、接触体26も上方に移動し、図8に示すように、接触体26のフランジ27がこま状部材36の下面に当接し、さらに載置台2および接触体26が上方に移動されると、こま状部材36が外側に倒れ込み、こま状部材36の外側面36aがチャンバ1の側壁部に当接される。
【0041】
このように、載置台2が上方に移動されることにより、チャンバ1と接触体26とがこま状部材36を介して当接されて電気的に導通されることになるので、チャンバ1の側壁部と導体筒22とが実質的に接触されることになる。そのため、高周波電力が供給されると、高周波電流は、チャンバ1からこま状部材36を介して接触体26に流れるといった最短距離の経路(図8の矢印C参照)を辿ることになる。したがって、この変形例においても、上記経路におけるインピーダンスを低くすることができ、高周波電力の利用効率を高めることができる。
【0042】
以上のように、チャンバ1と接触体26とを電気的に導通させる構成として、板ばね7等の部材による種々の構成を挙げたが、これらの構成に限定されるものではない。また、チャンバ1と接触体26とが導通する場合、上記板ばね7等の部材が用いられることなく、直接、チャンバ1と接触体26とが当接して、導通されるようにしてもよい。
【0043】
<第2実施形態>
図10は、本願発明の第2実施形態に係る半導体製造装置の内部構成を示す断面図である。上記第1実施形態においては、チャンバ1の側壁部と導体筒22とが実質的に接触される構成とされたが、この第2実施形態では、チャンバ1の側壁部と導体筒22との間が容量結合される構成とされている。
【0044】
すなわち、上記第1絶縁体14のフランジ14aと接触体26の上端との間に、略リング状に形成された金属製のバッフル板43が設けられている。バッフル板43の周端は、チャンバ1の側壁部に対して近接して配され、チャンバ1の側壁部とバッフル板43との隙間の距離dは、たとえば約1mmに設定されている。その他の構成は、上記第1実施形態の構成と略同様である。
【0045】
この構成によれば、高周波発振器18から高周波電力が供給されると、高周波電流は、たとえば図10の矢印Dで示すような経路で流れる。すなわち、RF導入棒17を通して供給される高周波電流は、チャンバ1の上蓋1aからチャンバ1の本体1bに流れる。ここで、バッフル板43がチャンバ1の側壁部に非常に近接して設けられているため、バッフル板43とチャンバ1の側壁部とが容量結合され、高周波電流は、チャンバ1からバッフル板43に流れ、接触体26、金属板20および導体筒22を介してアースに導かれる。
【0046】
このように、高周波電流は、バッフル板43とチャンバ1の側壁部とが容量結合されることにより、バッフル板43によって最短距離の経路でアースに至る。そのため、この第2実施形態においても、高周波電力の利用効率を高めることができる。
【0047】
さらに、この実施形態においては、バッフル板43とチャンバ1とが直接接触していないので、たとえばウェハWの表面のエッチングを均一に行うことができる。すなわち、板ばね7がチャンバ1の側壁部の全周に渡って適宜数設けられていた場合、いずれかの板ばね7と接触体26との接触状態が悪化したとき、プラズマの励起状態において部分的にばらつきが生じ、ウェハWの表面が均一にエッチングされないことが起こる。しかしながら、上記のように、バッフル板43とチャンバ1とが容量結合されることによって非接触状態で導通されておれば、導通状態は、接触体26と板ばね7等とが接触する場合の両者の接触面の状態に依存しなくなり、チャンバ1の側壁部の全周に渡って、常に一定のインピーダンスを得ることができる。そのため、この第2実施形態においては、高周波電流が供給されると、ウェハW上にほぼ均一にプラズマが分布することになり、ウェハWの表面を均一にエッチングすることができるといった利点がある。
【0048】
なお、上記第2実施形態では、バッフル板43に代わり、第1実施形態で説明した接触体26のフランジ27を設け、フランジ27をチャンバ1の側壁部に近接させて配してもよい。また、チャンバ1の側壁部とバッフル板43との隙間の距離dは、上記値に限定されるものではなく、要は、チャンバ1とバッフル板43との間の結合容量によるインピーダンスを、従来の構成を示した図12の経路Fにおけるインピーダンスに比べ、十分小さくすればよい。
【0049】
図11は、上記第2実施形態の半導体製造装置の変形例を示す要部拡大断面図である。この変形例では、接触体26のフランジ27の先端に、さらに下方側に延びた張出面部44が形成されている。この張出面部44は、チャンバ1の側壁部に対して略平行に延びたものであり、チャンバ1の側壁部との間で所定の間隔を有しつつ、チャンバ1の側壁部に沿って対向して設けられている。
【0050】
このように、張出面部44が、チャンバ1の側壁部に対向して設けられると、高周波電流が流れる場合、張出面部44とそれに対向するチャンバ1の側壁部との間において、容量結合がより高められることになる。すなわち、高周波電流は、チャンバ1の側壁部から張出面部44に流れ、そして、接触体26、金属板20、および導体筒22を介して高周波発振器18に流れるといった経路(図11の矢印E参照)を辿る。
【0051】
そのため、この変形例においては、張出面部44がチャンバ1の側壁部に沿って形成されているので、上述した第2実施形態の構成に比べ、容量結合がより高められ、高周波電流を効果的に流すことができ、インピーダンスの低減化がさらに進められることになる。なお、実験により、張出面部44とチャンバ1との間の容量インピーダンスが全体のインピーダンスに対して1/2以下であることが確認されている。また、接触体26の張出面部44は、その面積の大小によってチャンバ1の側壁部に対する容量インピーダンスが可変するので、所望の容量インピーダンスになるよう張出面部44を形成することが望ましい。また、チャンバ1と張出面部44との間隔d1 の長短によって、張出面部44とチャンバ1との側壁部における容量インピーダンスが可変するので、所望の容量インピーダンスになるようチャンバ1と張出面部44との間隔d1 を調整することが望ましい。
【0052】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、チャンバ1と接触体26とを非接触状態で電気的に導通させるものとしては、上記第2実施形態に示した構成に限定されるものではない。
【図面の簡単な説明】
【図1】本願発明の第1実施形態に係る半導体製造装置の内部構成を示す断面図である。
【図2】図1に示す板ばねの要部斜視図である。
【図3】図1に示す半導体製造装置の要部拡大断面図である。
【図4】図1に示す半導体製造装置の要部拡大断面図である。
【図5】第1実施形態の半導体製造装置の変形例を示す要部拡大断面図である。
【図6】第1実施形態の半導体製造装置の変形例を示す要部拡大断面図である。
【図7】第1実施形態の半導体製造装置の他の変形例を示す要部拡大断面図である。
【図8】第1実施形態の半導体製造装置の他の変形例を示す要部拡大断面図である。
【図9】図7および図8に示し他の変形例に適用されるこま状部材の斜視図である。
【図10】第2実施形態に係る半導体製造装置の内部構成を示す断面図である。
【図11】第2実施形態の半導体製造装置の変形例を示す要部拡大断面図である。
【図12】従来の半導体製造装置の内部構成を示す断面図である。
【符号の説明】
1 チャンバ
1a 上蓋
1c 底壁
2 載置台
7 板ばね
13 下部電極
17 RF導入棒
18 高周波発振器
22 導体筒
24 ベローズ
W ウェハ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor manufacturing apparatus for manufacturing a semiconductor device, and more particularly to a semiconductor manufacturing apparatus for manufacturing a semiconductor device by performing thin film formation, etching, or the like on the surface of a wafer.
[0002]
[Prior art]
Conventionally, in the process of manufacturing semiconductor devices such as transistors and integrated circuits, thin film formation, etching, and the like are performed on the surface of a wafer. For thin film formation, for example, a plasma CVD (chemical vapor deposition) method using an excited chemical reaction of plasma is used, and for etching, for example, a dry etching method for irradiating plasma on the surface of a wafer is used.
[0003]
In the dry etching method, a so-called reactive ion etching method is widely used in which a wafer is disposed between a pair of electrodes and high-frequency power is applied between the electrodes to generate plasma by glow discharge. This reactive ion etching method has advantages such as that the apparatus configuration can be made relatively small and that the plasma is easily distributed uniformly above the wafer, as compared with other methods using plasma.
[0004]
FIG. 12 is a diagram showing an example of a semiconductor manufacturing apparatus to which the reactive ion etching method is applied. The configuration of the semiconductor manufacturing apparatus will be briefly described. The semiconductor manufacturing apparatus is provided with a
[0005]
According to this configuration, when high-frequency power is supplied by the high-
[0006]
[Problems to be solved by the invention]
Thus, since the high-frequency current flows through the side wall portion, the
[0007]
By the way, recently, as the diameter of the wafer is increased, each process tends to require relatively large electric power. For this reason, for example, there is a problem that the power supply device including a high-frequency oscillator for generating plasma is enlarged, the semiconductor manufacturing apparatus itself is enlarged, and the design of the power supply device is difficult. Therefore, in the semiconductor manufacturing apparatus, it is a problem to reduce the loss of the high frequency power as much as possible and to improve the utilization efficiency of the high frequency power. In addition, in some of the current semiconductor manufacturing equipment, the power used to generate plasma does not reach 10% of the supplied power. From this aspect as well, the use efficiency of high-frequency power is increased. Is desired.
[0008]
On the other hand, in order to increase the reaction rate in the process, for example, the etching rate in the reactive ion etching method, it is necessary to increase the plasma density in the chamber, but in recent years, in order to increase the plasma density, It has been studied to set a high frequency to be used for high-frequency power. However, if the frequency to be used is increased, the so-called parasitic impedance increases accordingly, and the use efficiency of the high-frequency power decreases.
[0009]
DISCLOSURE OF THE INVENTION
The present invention has been conceived under the above circumstances, and in a semiconductor manufacturing apparatus that processes the surface of a wafer using high-frequency power, the utilization efficiency of high-frequency power can be increased with an easy configuration. An object is to provide a semiconductor manufacturing apparatus.
[0010]
In order to solve the above problems, the present invention takes the following technical means.
[0011]
According to the semiconductor manufacturing apparatus provided by the first aspect of the present invention, a metal chamber having a ceiling wall, a side wall, and a bottom wall, and the chamber is installed in the chamber so as to be movable up and down, and the chamber is interposed through a metal bellows. Wafer mounting table hermetically connected to the bottom wall of the substrate, a lower electrode insulated from the wafer mounting table, an RF introducer having an upper end connected to the lower electrode and a lower end connected to the high frequency generator And a grounding conductor that is insulated from the RF introduction body and has an upper end coupled to the wafer mounting table, and substantially electrically connecting the grounding conductor and the ceiling wall, In the semiconductor manufacturing apparatus configured to generate a predetermined plasma between the upper electrode and the lower electrode, the wafer mounting table includes: In a predetermined position where it can be moved upward and stopped Only in certain cases, there is provided a conducting means for conducting between the side wall portion of the chamber and the upper end portion of the grounding conductor at a substantially shortest distance.
[0012]
According to this configuration, when high-frequency power is supplied by the high-frequency generator and a high-frequency signal is generated from the RF introduction body, the grounding conductor and the ceiling wall of the chamber are electrically connected. Predetermined plasma is generated between the lower electrode. By this plasma, for example, thin film formation or etching is performed on the surface of the wafer mounted on the wafer mounting table. Here, the high frequency current by the high frequency signal generated from the RF introduction body via the wafer mounting table flows, for example, from the ceiling wall of the chamber to the side wall portion. In this case, the high-frequency current is connected to the chamber side wall portion so that the side wall portion of the chamber and the upper end portion of the grounding conductor are electrically connected to each other at a shortest distance by the conduction means. To the grounding conductor.
[0013]
Conventionally, as described above, there has been no configuration in which the side wall portion of the chamber and the upper end portion of the grounding conductor are electrically connected at a substantially shortest distance. The route length was significantly longer. Further, since the resistance values of the chamber and the conductor are relatively high, the impedance in the path is high, and the loss of high-frequency power is large. However, according to the invention of the present application, the path length through which the high-frequency current flows can be remarkably shortened because the side wall portion of the chamber and the upper end portion of the grounding conductor are substantially conducted at the shortest distance. Impedance can be lowered, and loss of high-frequency power can be reduced. Therefore, the utilization efficiency of the high frequency power can be increased.
[0014]
According to a preferred embodiment of the present invention, the conduction means makes a substantially direct contact between the side wall portion of the chamber and the upper end portion of the grounding conductor. Thus, if the side wall portion of the chamber and the upper end portion of the grounding conductor are substantially in contact with each other, a high-frequency current can be reliably passed.
[0015]
Semiconductor manufacturing apparatus provided by the second aspect of the present invention According to A metal chamber having a ceiling wall, a side wall and a bottom wall, a wafer mounting table which is installed in the chamber so as to be movable up and down, and is hermetically connected to the bottom wall of the chamber via a metal bellows, and the wafer mounting table A lower electrode provided insulated against the RF electrode, an RF introducer having an upper end connected to the lower electrode and a lower end connected to the high-frequency generator, and an upper end insulated from the RF introducer while the upper end being the wafer A grounding conductor connected to the mounting table, and by substantially conducting between the grounding conductor and the ceiling wall, the ceiling wall serves as an upper electrode and a predetermined gap is provided between the upper electrode and the lower electrode. In a semiconductor manufacturing apparatus configured to generate a plasma of Capacitive coupling between the side wall of the chamber and the upper end of the grounding conductor It is characterized by providing a conduction means for conducting at a shortest distance substantially by . According to such a configuration, since the side wall portion of the chamber and the upper end portion of the grounding conductor are conducted in a non-contact state, the conduction state between the two is, for example, the state at the contact surface when both are in direct contact. The high frequency current can be satisfactorily passed between them.
[0016]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the accompanying drawings.
[0018]
<First Embodiment>
FIG. 1 is a sectional view showing an internal configuration of a semiconductor manufacturing apparatus according to the first embodiment of the present invention. This semiconductor manufacturing apparatus is an apparatus for supplying a high frequency power to form a thin film on the surface of a wafer, perform etching, or the like. Although the case where etching is performed will be described below, the configuration shown below is not limited to the case where etching is performed.
[0019]
This semiconductor manufacturing apparatus has a mounting table 2 for mounting a wafer W in a substantially
[0020]
A
[0021]
The
[0022]
The
[0023]
Returning to FIG. 1, the mounting table 2 includes a
[0024]
A
[0025]
A substantially disc-shaped
[0026]
A bellows 24 for airtightly connecting the mounting table 2 to the
[0027]
A
[0028]
According to such a configuration, as shown in FIG. 3, as the lifter (not shown) is driven, the mounting table 2 is transported upward. Accordingly, the wafer W mounted on the mounting table 2 is moved upward. Further, with the upward movement of the mounting table 2, the
[0029]
For example, etching is performed on the wafer W while the
[0030]
At this time, the high-frequency current supplied through the
[0031]
Since the
[0032]
Conventionally, as shown in FIG. 12, since the
[0033]
However, according to the present embodiment, the
[0034]
In addition, as a result of increasing the utilization efficiency of high-frequency power, for example, in the same process, it is possible to obtain substantially the same performance with lower power. Therefore, in this semiconductor manufacturing apparatus, power saving in the manufacturing process can be achieved. Also, even when the plasma is densified in order to increase the reaction speed in the process, the path through which the high-frequency current flows can be shortened, so that the possibility of generating parasitic impedance can be suppressed. It is possible to set a high frequency for use.
[0035]
5 and 6 are enlarged cross-sectional views of main parts showing a modification of the semiconductor manufacturing apparatus of the first embodiment. In this modification, the
[0036]
With the above configuration, when the mounting table 2 is moved upward, the
[0037]
As described above, when the
[0038]
7 and 8 are enlarged cross-sectional views of main parts showing another modification of the semiconductor manufacturing apparatus of the first embodiment. In this modification, a plurality of
[0039]
In the
[0040]
With this configuration, when the mounting table 2 is moved upward, the
[0041]
As described above, when the mounting table 2 is moved upward, the
[0042]
As described above, various configurations using the members such as the
[0043]
Second Embodiment
FIG. 10 is a cross-sectional view showing the internal configuration of the semiconductor manufacturing apparatus according to the second embodiment of the present invention. In the first embodiment, the side wall portion of the
[0044]
That is, a
[0045]
According to this configuration, when high-frequency power is supplied from the high-
[0046]
Thus, the high-frequency current reaches the ground through the shortest distance path by the
[0047]
Furthermore, in this embodiment, since the
[0048]
In the second embodiment, the
[0049]
FIG. 11 is an essential part enlarged cross-sectional view showing a modification of the semiconductor manufacturing apparatus of the second embodiment. In this modification, an
[0050]
As described above, when the overhanging
[0051]
Therefore, in this modified example, since the overhanging
[0052]
Of course, the scope of the present invention is not limited to the embodiment described above. For example, what electrically connects the
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an internal configuration of a semiconductor manufacturing apparatus according to a first embodiment of the present invention.
FIG. 2 is a perspective view of a main part of the leaf spring shown in FIG.
3 is an enlarged cross-sectional view of a main part of the semiconductor manufacturing apparatus shown in FIG.
4 is an enlarged cross-sectional view of a main part of the semiconductor manufacturing apparatus shown in FIG.
FIG. 5 is an essential part enlarged cross-sectional view showing a modification of the semiconductor manufacturing apparatus according to the first embodiment;
FIG. 6 is an enlarged cross-sectional view of a main part showing a modification of the semiconductor manufacturing apparatus according to the first embodiment.
FIG. 7 is an enlarged cross-sectional view of a main part showing another modification of the semiconductor manufacturing apparatus of the first embodiment.
FIG. 8 is an enlarged cross-sectional view of a main part showing another modification of the semiconductor manufacturing apparatus of the first embodiment.
9 is a perspective view of a top-like member applied to another modification shown in FIGS. 7 and 8. FIG.
FIG. 10 is a cross-sectional view showing an internal configuration of a semiconductor manufacturing apparatus according to a second embodiment.
FIG. 11 is an enlarged sectional view of a main part showing a modification of the semiconductor manufacturing apparatus of the second embodiment.
FIG. 12 is a cross-sectional view showing an internal configuration of a conventional semiconductor manufacturing apparatus.
[Explanation of symbols]
1 chamber
1a Top lid
1c Bottom wall
2 mounting table
7 leaf spring
13 Lower electrode
17 RF introduction rod
18 high frequency oscillator
22 Conductor tube
24 Bellows
W wafer
Claims (3)
上記ウェハ載置台が上方に移動して停止させられる所定の位置にあるときに限り上記チャンバの側壁部と上記接地用導体の上端部との間を実質的に最短距離で導通させる導通手段を設けたことを特徴とする、半導体製造装置。A metal chamber having a ceiling wall, a side wall and a bottom wall, a wafer mounting table which is installed in the chamber so as to be movable up and down, and is hermetically connected to the bottom wall of the chamber via a metal bellows, and the wafer mounting table A lower electrode provided insulated against the RF electrode, an RF introducer having an upper end connected to the lower electrode and a lower end connected to the high-frequency generator, and an upper end insulated from the RF introducer while the upper end being the wafer A grounding conductor connected to the mounting table, and by substantially conducting between the grounding conductor and the ceiling wall, the ceiling wall serves as an upper electrode and a predetermined gap is provided between the upper electrode and the lower electrode. In a semiconductor manufacturing apparatus configured to generate a plasma of
Conducting means is provided that conducts the side wall of the chamber and the upper end of the grounding conductor at a substantially shortest distance only when the wafer mounting table is in a predetermined position where it can be moved upward and stopped. The semiconductor manufacturing apparatus characterized by the above-mentioned.
上記チャンバの側壁部と上記接地用導体の上端部との間を容量結合させることにより実質的に最短距離で導通させる導通手段を設けたことを特徴とする、半導体製造装置。A metal chamber having a ceiling wall, a side wall and a bottom wall, a wafer mounting table which is installed in the chamber so as to be movable up and down, and is hermetically connected to the bottom wall of the chamber via a metal bellows, and the wafer mounting table A lower electrode provided insulated against the RF electrode, an RF introducer having an upper end connected to the lower electrode and a lower end connected to the high-frequency generator, and an upper end insulated from the RF introducer while the upper end being the wafer A grounding conductor connected to the mounting table, and by substantially conducting between the grounding conductor and the ceiling wall, the ceiling wall serves as an upper electrode and a predetermined gap is provided between the upper electrode and the lower electrode. In a semiconductor manufacturing apparatus configured to generate a plasma of
A semiconductor manufacturing apparatus, characterized in that a conduction means is provided which conducts electricity at a substantially shortest distance by capacitively coupling between a side wall portion of the chamber and an upper end portion of the grounding conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011562A JP3718093B2 (en) | 2000-01-20 | 2000-01-20 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011562A JP3718093B2 (en) | 2000-01-20 | 2000-01-20 | Semiconductor manufacturing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203189A JP2001203189A (en) | 2001-07-27 |
JP3718093B2 true JP3718093B2 (en) | 2005-11-16 |
Family
ID=18539409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000011562A Expired - Fee Related JP3718093B2 (en) | 2000-01-20 | 2000-01-20 | Semiconductor manufacturing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3718093B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4672861B2 (en) * | 2000-12-15 | 2011-04-20 | 東京エレクトロン株式会社 | Plasma processing equipment |
CN100397567C (en) * | 2005-12-02 | 2008-06-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Plasma reaction chamber |
US7968469B2 (en) * | 2007-01-30 | 2011-06-28 | Applied Materials, Inc. | Method of processing a workpiece in a plasma reactor with variable height ground return path to control plasma ion density uniformity |
JP4705967B2 (en) | 2008-02-26 | 2011-06-22 | 東京エレクトロン株式会社 | Plasma processing equipment |
JP5018818B2 (en) * | 2009-04-01 | 2012-09-05 | パナソニック株式会社 | Plasma processing equipment |
KR102285582B1 (en) * | 2009-08-31 | 2021-08-03 | 램 리써치 코포레이션 | Radio frequency (rf) ground return arrangements |
US8485128B2 (en) * | 2010-06-30 | 2013-07-16 | Lam Research Corporation | Movable ground ring for a plasma processing chamber |
US8911588B2 (en) * | 2012-03-19 | 2014-12-16 | Lam Research Corporation | Methods and apparatus for selectively modifying RF current paths in a plasma processing system |
US10134615B2 (en) * | 2015-02-13 | 2018-11-20 | Applied Materials, Inc. | Substrate support with improved RF return |
JP2023056629A (en) | 2021-10-08 | 2023-04-20 | 東京エレクトロン株式会社 | Plasma processing device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090562B2 (en) * | 1993-05-24 | 2000-09-25 | 東京エレクトロン株式会社 | Plasma processing equipment |
JP3476687B2 (en) * | 1998-09-21 | 2003-12-10 | 東京エレクトロン株式会社 | Plasma processing equipment |
-
2000
- 2000-01-20 JP JP2000011562A patent/JP3718093B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001203189A (en) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI431683B (en) | Plasma processing device and plasma processing method | |
JP4598271B2 (en) | Focus ring configuration for substantially eliminating open plasma in a plasma processing chamber | |
CN102315150B (en) | Movable ground ring for plasma processing chamber | |
JP5848140B2 (en) | Plasma processing equipment | |
US7510667B2 (en) | Plasma processing method and apparatus | |
JP6424049B2 (en) | Plasma processing equipment | |
KR101480738B1 (en) | Annular baffle | |
KR102487342B1 (en) | Electrostatic chuck and a plasma apparatus for processing substrates having the same | |
KR101289770B1 (en) | Plasma processing apparatus | |
JP2013243388A (en) | Plasma processing chamber | |
WO2013078434A1 (en) | Plasma processing chamber with flexible symmetric rf return strap | |
JP2006502556A (en) | Plasma reactor for processing semiconductor workpieces | |
JP3718093B2 (en) | Semiconductor manufacturing equipment | |
TWI846014B (en) | Voltage pulse time-domain multiplexing | |
JP2002016045A (en) | Plasma processing apparatus | |
KR20150131095A (en) | Apparatus and method for tuning a plasma profile using a tuning ring in a processing chamber | |
JP4137419B2 (en) | Plasma processing equipment | |
TW201406213A (en) | Plasma processing device | |
JP2009188332A (en) | Substrate-mounting stand for plasma processing apparatus, plasma processing apparatus and method of forming insulating film | |
CN107180782A (en) | A kind of pedestal and reaction chamber | |
JP7332614B2 (en) | Separate backside helium supply system | |
KR20180122964A (en) | Active far edge plasma tunability | |
JP2004531880A (en) | Substrate support with dual electrodes | |
JP2011146409A (en) | Plasma processing apparatus and plasma processing method | |
CN112992635B (en) | Wafer fixing device, forming method thereof and plasma processing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |