JP3713387B2 - Wiring identification device for programmable controller - Google Patents

Wiring identification device for programmable controller Download PDF

Info

Publication number
JP3713387B2
JP3713387B2 JP24687298A JP24687298A JP3713387B2 JP 3713387 B2 JP3713387 B2 JP 3713387B2 JP 24687298 A JP24687298 A JP 24687298A JP 24687298 A JP24687298 A JP 24687298A JP 3713387 B2 JP3713387 B2 JP 3713387B2
Authority
JP
Japan
Prior art keywords
wiring
latch
data
control circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24687298A
Other languages
Japanese (ja)
Other versions
JP2000075909A (en
Inventor
栄一 須藤
和規 梅田
勝敏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Industrial Equipment Systems Co Ltd
Original Assignee
Hitachi Industrial Equipment Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Industrial Equipment Systems Co Ltd filed Critical Hitachi Industrial Equipment Systems Co Ltd
Priority to JP24687298A priority Critical patent/JP3713387B2/en
Publication of JP2000075909A publication Critical patent/JP2000075909A/en
Application granted granted Critical
Publication of JP3713387B2 publication Critical patent/JP3713387B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、プログラマブルコントローラ（以下、ＰＣという）の配線識別装置に係り、配線チェック機能が内蔵および付加され、特に、多数の端子台の配線を容易に識別できるＰＣに関するものである。
【０００２】
【従来の技術】
図５、６、７を参照して、従来技術におけるＰＣの配線チェック機能を説明する。
図５は、従来技術におけるＰＣのＩ／Ｏモジュールの説明図、図６は、従来技術におけるＰＣのＩ／Ｏモジュールの配線チェツク説明図、図７は、従来技術におけるＰＣのＩ／Ｏモジュールの出力線図である。
【０００３】
図５に示す如く、圧着端子２と電線５とを接続し、該電線５には、該電線５を介して入出力する入出力信号を区別するために、信号名ラベル１が張付けられて出力モジュール７ａの着脱端子台３に配線されていた。該信号名ラベルで配線チェックがなされていた。
【０００４】
しかし、前記電線５が多数配線され、且つ圧着端子２に信号名ラベル１を張付ける作業をしなかった場合には、次ぎのようにして配線チェックが実施されていた。
図６に示す如く、ＣＰＵモジュール７ｂに周辺装置８（通常はパソコンもしくは専用ツール）を接続する。
図７に示すように周辺装置８からＩ／Ｏ種別９を入力して、Ｉ／Ｏ入力であることを宣言する。次に、該周辺装置８から入力したＩ／Ｏのナンバー１０をキーイン入力する。
【０００５】
次に、該Ｉ／Ｏナンバー１０をＯＮ／ＯＦＦするために、該周辺装置８に設けられているＳＥＴキー１１もしくはＲＥＳキー１２をキー入力させることにより、負荷をＯＮ／ＯＦＦすることができる。同時に、ＬＥＤ群４も同時にＯＮ／ＯＦＦすることができる。この時、誤配線があれば、誤配線箇所の負荷および該ＬＥＤ群４が誤動作をする。このようにして、前記信号名ラベル１の貼り付け作業をしなかった時でも、周辺装置８からキー入力動作により負荷を判別することができた。
【０００６】
【発明が解決しようとする課題】
前記ＰＣのＩ／Ｏモジュールの束線が多く、負荷が多く接続され、かつ信号名ラベル１がないときは、上記図５、６、７を参照して説明した如く、周辺装置８より１点、１点、順次Ｉ／Ｏのナンバーをキー入力し、ＳＥＴキー１１もしくはＲＥＳキー１２を入力し、さらに、負荷をＯＮ／ＯＦＦし、ＬＥＤ群で確認する必要が有つた。このような方法では、該確認作業が、多くの時間を要することになるという問題があつた。
【０００７】
また、パソコンの処理能力で点検作業の速度に限界を生ずるという問題があつた。また、周辺装置８からキー入力するため、負荷を短時間にＯＮ／ＯＦＦすることができない。したがって、工事時間に制限のある増設工事では、多くの配線作業員および必要な器具が必要となるという問題があつた。
さらに、現場保全者は、必ずしも周辺装置８のパソコンでの処理が、必ずしも熟達していることを期待できないという問題があつた。
【０００８】
本発明の目的は、かかる従来技術の問題を解決するためになされたもので、Ｉ／Ｏモジュールの束線が多く且つ信号名ラベル１がなくても、確認作業が多くの時間を要せず、パソコンの処理能力で点検作業に制限をうけず、工事時間に制限のある増設工事でも速やかに、必ずしもパソコンでの処理が必ずしも熟達していなくとも、配線識別が容易且つ高速度にできるＰＣの配線識別装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本発明に係るＰＣの配線識別装置の構成は、配線識別テストスイッチ群と、該スイッチ群の配線データをラッチし且つパラレル信号として送信する配線確認用ラッチ回路と、該ラッチ回路からのパラレル信号の配線データをシリアル信号に変換して伝送する伝送制御部と、該伝送されたシリアル信号をパラレル信号に変換し且つ送信する伝送部と、該伝送部から受信したパラレル信号の配線データを分割して送信するコントロール回路と、該コントロール回路から分割された配線データをそれぞれ受信し且つラッチして発光ダイオードおよびフォトカプラを駆動させる複数のラッチ回路と、該フォトカプラに接続されるリレーおよび端子台とを具備したことを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態を図１ないし図４を参照して説明する。
図１は、本発明に係るＰＣの配線識別装置の一実施形態の構成図、図２は、図１のＰＣの動作フローチャート、図３は、図１のＰＣの動作マップ図、図４は、本発明に係るＰＣの配線識別装置の他の一実施形態の構成図である。
【００１４】
〔実施形態 １〕
図１に示す如く、ＰＣの各モジュール（図４を参照）は、ＣＰＵバス１３を経由して通常のデータをＣＰＵモジュールやＩ／Ｏモジュールに対して伝送を実施している。
図１において、Ｉ／Ｆ回路１４は、該通常のデータの受け渡しをコントロールするコントロール回路である。ここで、通常のデータとは、本発明に係る負荷のチエックやＬＥＤを動作させる時以外の送受信される配線データ以外をいうものである。配線データとは、配線端子確認のためのデータをいうものとする。
スイッチ群１７は、出力モジュール７ａの各リレー２２ａ、２２ｂおよび発光ダイオード（以下、ＬＥＤという）２０ａ、２０ｂをＯＮ／ＯＦＦさせるためのスイッチ群（以下、図２のフローチャートではスイッチＢｏｘという）である。
【００１５】
次に、スイッチＢｏｘ１７による各リレー２２ａ２２ｂおよびＬＥＤ２０ａ、２０ｂのＯＮ／ＯＦＦし、端子の確認について図２のフローチャートを参照して説明する。なお、本説明は本確認を手動で行う場合である。
ステップＳ1において、スイッチＢｏｘ１７に起動し、配線データをいれる。
ステップＳ2において、Ｉ／Ｆ回路１４を切り離すことによりＣＰＵバスを介する各モジュールを遮断する。
ステップＳ3において、スイッチＢｏｘ１７から該データが送信されているかどうか判断する。データが送信されている図示のＹＥＳの場合は、ステップＳ4にすすむことになる。データが送信されていない図示のＮＯの場合は、ステップＳ3の始めに戻る。
【００１６】
ステップＳ4において、該スイッチＢｏｘ１７からの配線データは、配線確認用ラッチ回路１６でラッチされて記憶され、さらに、コントロール回路１５へパラレル信号として送られる。このように、パラレル信号とするため、高速転送が可能である。
ステップＳ5において、コントロール回路１５は、当該配線データをラッチＩＣ１９−Ａへ上位ビット分を伝送し、ラッチＩＣ１９−Ｂへ下位ビット分を分割して伝送する。これは、コントロール回路１５が１６ビット単位で構成されているのに対し、ラッチＩＣ１９−Ａ，ラッチＩＣ１９−Ｂが８ビット単位で構成されているため、振り分けるためである。
【００１７】
次に、ステップＳ6において、コントロール回路１５からラッチＩＣ制御回路１８にラッチ許可信号を送り、ラッチ制御回路１８から上位ビットイネーブル信号２４をラッチＩＣ１９−Ａに送り、上位ビットをラッチする。また、ラッチＩＣ制御回路１８から下位ビットイネーブル信号２５をラッチＩＣ１９−Ｂに送り下位ビットをラッチする。
ステップＳ7において、該ラッチされたデータで、ＬＥＤ２０ａ，２０ｂを点灯させ、さらにフォトカプラ２１ａ，２１ｂを駆動させてリレー２２ａ，２２ｂをＯＮ／ＯＦＦし、対応する端子を確認することができる。
該フォトカプラ２１ａ，２１ｂを用いるのは、対ノイズ対策と絶縁特性を良好にするためである。
【００１８】
ここで、図３を参照して、スイッチ群とユーザ側リレーとの関係を説明する。
図３に示す如く、上記の如くして、スイッチ群ビットマップ２６の配線データ、０ＢＩＴ・・・・１５ＢＩＴは、そのままユーザ側リレーマップ２７の配線データ、０ＢＩＴ・・・・１５ＢＩＴに直接接続されるイメージになる。このため、ユーザは、図１に示されるスイッチＢｏｘ１７をＯＮ／ＯＦＦするだけで出力モジュールのリレーをＯＮ／ＯＦＦすることができる。
【００１９】
また、さらに、図１に示す自動動作スイッチ１５−ＡをＯＮすることにより、スイッチＢｏｘ１７のＯＮ動作のスイッチのみの配線データを順番にＯＮさせ、ＬＥＤ２０を点灯させ、さらにフォトカプラ２１を駆動させてリレー２２をＯＮ／ＯＦＦすることができ、端子台２３の端子を確認することができる。
【００２０】
該自動動作スイッチ１５−Ａは、詳細な図示を省略するが、一個の起動ボタンと、クロック回路と、シフトレジスタとからなる順序制御回路で容易に実現することができる。起動ボタンで該クロック回路を起動し、所定の時間間隔で順序を付けて該シフトレジスタを動作させる。前記シフトレジスタ内には、ＯＮ動作のスイッチのみのデータが格納されている。
【００２１】
このようにして、ユーザは、周辺装置８からＣＰＵにキー入力をすることなく、図１のスイッチＢｏｘ１７をＯＮ／ＯＦＦするだけで容易に、且つ短時間に負荷を動作させることができ、同時にＬＥＤも点灯させることができる。
このように、直接Ｉ／Ｏモジュールに配線データを送り、簡単に配線をチェツクすることができる。
【００２２】
〔実施形態 ２〕
図４を参照して、本発明に係るＰＣの配線識別装置の他の一実施形態を説明する。本実施形態は、〔実施形態１〕に伝送制御部３２および伝送部３１を付設したことに特徴がある。
本実施形態において、図１の〔実施形態１〕と同様に、ＣＰＵバス２８を経由して配線データ以外の通常データをＣＰＵモジュールやＩ／Ｏモジュールに対して伝送を実施している。また、本実施形態のフローチャートは、〔実施形態１〕の図２とほぼ同様であるので、フローチャートを用いての説明は煩瑣となるので省略し、図４を中心に説明する。
【００２３】
図４において、Ｉ／Ｆ回路２９は、この本発明で用いられる配線データ以外の通常データの受け渡しをコントロールするコントロール回路である。通常のデータとは本発明の動作時の配線データ以外のデータのことである。配線データとは、配線端子確認のためのデータをいう。
スイッチ群４１は、出力モジュールの各リレー３９およびＬＥＤ３８をＯＮ／ＯＦＦさせるためのスイッチ群である。
【００２４】
該スイッチ群４１からのデータは、配線確認用ラッチ回路３３でラッチされ、伝送制御部３２でパラレル信号をシリアル信号に変換し、伝送路４２に伝送される。伝送部３１では、受取ったシリアル信号をパラレル信号に変換し直して、コントロール回路３０に出力する。本実施形態では、シリアル信号で伝送するため、〔実施形態 １〕のパラレル信号の場合に比べて伝送距離を延ばすことができる。
【００２５】
該データは、ラッチＩＣ３５−Ａへ上位ビット分伝送し、さらに、ラッチＩＣ３５−Ｂへ下位ビット分を伝送する。
これによりデータをラッチＩＣ３５−ＡとラッチＩＣ３５−Ｂに記憶させる。
【００２６】
次に、コントロール回路３０からラッチＩＣ制御回路４４にラッチ許可信号を送り、ラッチＩＣ制御回路４４から上位ビットイネーブル信号３６をラッチＩＣ３５−Ａに送り上位ビットをラッチする。また、ラッチ制御回路４４から下位ビットイネーブル信号３７をラッチＩＣ３５−Ｂに送り下位ビットをラッチする。
該ラッチされたデータは、ＬＥＤ３８を点灯させて、さらにフォトカプラ４３を駆動させてリレー３９をＯＮ／ＯＦＦすることになり、配線データに対応する端子台２３の端子を確認することができる。
【００２７】
したがって、〔実施形態 １〕と同様に、図６の如く、スイッチ群ビットマップ２６のデータはそのままユーザ側リレーマップ２７に直接接続されるイメージになるため、ユーザは、図２のスイッチ群４１をＯＮ／ＯＦＦするだけで出力モジュールのリレーをＯＮ／ＯＦＦ出来る。すなわち、ユーザは、周辺装置からＣＰＵからキー入力をすることなく、図２のスイッチ群４１をＯＮ／ＯＦＦするだけで容易に且つ短時間に負荷を動作させることができ、また、同時にＬＥＤも点灯させ、端子を確認することができる。
【００２８】
【発明の効果】
以上、詳細に説明した如く、本発明の構成によれば、Ｉ／Ｏモジュールの束線が多く且つ信号名ラベル１がなくても、確認作業が多くの時間を要せず、パソコンの処理能力で点検作業に制限をうけず、工事時間に制限のある増設工事でも速やかに、必ずしもパソコンでの処理が必ずしも熟達していなくとも、配線識別が容易且つ高速度にできるＰＣの配線識別装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るＰＣの配線識別装置の一実施形態の構成図である。
【図２】図１のＰＣの動作フローチャートである。
【図３】図１のＰＣの動作マップ図である。
【図４】本発明に係るＰＣの配線識別装置の他の一実施形態の構成図である。
【図５】従来技術におけるＰＣのＩ／Ｏモジュールの説明図である。
【図６】従来技術におけるＰＣのＩ／Ｏモジュールの配線チェツク説明図である。
【図７】従来技術におけるＰＣのＩ／Ｏモジュールの出力線図である。
【符号の説明】
１…信号名ラベル、２…圧着端子、３…端子台、４…ＬＥＤ群、５…電線、６…束線、７…出力モジュール、８…周辺装置、９…Ｉ／Ｏ種別入力キー、１０…数字入力キー、１１…ＳＥＴキー、１２…ＲＥＳキー、１４…Ｉ／Ｆ回路、１５…コントロール回路、１６…配線確認用ラッチ回路、１７…スイッチ群、１８…ラッチＩＣ制御回路、１９−Ａ…ラッチＩＣ、１９−Ｂ…ラッチＩＣ、２０…ＬＥＤ、２１…フォトカプラ、２２…リレー、２３…端子台、２４…上位ビットイネーブル信号、２５…下位ビットイネーブル信号、２６…スイッチ群のビットマップ図、２７…ユーザ側のリレーマップ図、２９…Ｉ／Ｆ回路、３０…コントロール回路、３１…伝送部、３２…伝送制御部、３３…配線確認用ラッチ回路、３４…デコード回路、３５−Ａ，Ｂ…ラッチＩＣ、３６…上位ビットイネーブル信号、３７…下位ビットイネーブル信号、３８…ＬＥＤ、３９…リレー、４０…端子台、４１…スイッチ群、４２…伝送路、４３…フォトカプラ、４４…ラッチＩＣ制御回路、[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring identification device of a programmable controller (hereinafter referred to as a PC), and particularly relates to a PC that has a built-in wiring check function and can easily identify the wiring of a large number of terminal blocks.
[0002]
[Prior art]
With reference to FIGS. 5, 6 and 7, the wiring check function of the PC in the prior art will be described.
FIG. 5 is an explanatory diagram of a conventional PC I / O module, FIG. 6 is an explanatory diagram of a conventional PC I / O module wiring check, and FIG. 7 is a conventional PC I / O module. It is an output diagram.
[0003]
As shown in FIG. 5, the crimp terminal 2 and the electric wire 5 are connected, and a signal name label 1 is attached to the electric wire 5 in order to distinguish input / output signals that are input / output via the electric wire 5. It was wired to the removable terminal block 3 of the module 7a. A wiring check was made with the signal name label.
[0004]
However, when a large number of the electric wires 5 are wired and the operation of attaching the signal name label 1 to the crimp terminal 2 is not performed, a wiring check is performed as follows.
As shown in FIG. 6, a peripheral device 8 (usually a personal computer or a dedicated tool) is connected to the CPU module 7b.
As shown in FIG. 7, the I / O type 9 is input from the peripheral device 8 to declare that it is an I / O input. Next, the I / O number 10 input from the peripheral device 8 is key-in input.
[0005]
Next, in order to turn on / off the I / O number 10, the load can be turned on / off by inputting a SET key 11 or a RES key 12 provided in the peripheral device 8. At the same time, the LED group 4 can be turned ON / OFF simultaneously. At this time, if there is a miswiring, the load at the miswiring location and the LED group 4 malfunction. Thus, even when the signal name label 1 was not attached, the load could be determined by the key input operation from the peripheral device 8.
[0006]
[Problems to be solved by the invention]
When there are many bundles of I / O modules of the PC, many loads are connected, and there is no signal name label 1, one point from the peripheral device 8 as described above with reference to FIGS. It is necessary to input the I / O number by one point, sequentially, input the SET key 11 or RES key 12, turn the load on / off, and check with the LED group. In such a method, there is a problem that the confirmation work takes a lot of time.
[0007]
In addition, there is a problem that the speed of the inspection work is limited by the processing capacity of the personal computer. Further, since the key input is performed from the peripheral device 8, the load cannot be turned ON / OFF in a short time. Therefore, there is a problem that a large number of wiring workers and necessary equipment are required for the extension work with a limited work time.
Furthermore, there is a problem that the field maintainer cannot always expect that the processing of the peripheral device 8 on the personal computer is necessarily accomplished.
[0008]
An object of the present invention is to solve such a problem of the prior art, and even if there are many bundled I / O modules and no signal name label 1, the confirmation work does not take much time. The PC's processing capacity is not limited to inspection work, and even with expansion work with limited work time, the PC can be identified easily and at a high speed, even if the PC processing is not necessarily proficient. It is to provide a wiring identification device.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a configuration of a wiring identification device for a PC according to the present invention includes a wiring identification test switch group, a wiring confirmation latch circuit that latches wiring data of the switch group and transmits the data as a parallel signal , A transmission control unit that converts parallel signal wiring data from the latch circuit into a serial signal and transmits the transmission signal, a transmission unit that converts the transmitted serial signal into a parallel signal and transmits the parallel signal, and a parallel signal received from the transmission unit Connected to the photocoupler, a control circuit for dividing and transmitting the wiring data, a plurality of latch circuits for receiving and latching the divided wiring data from the control circuit and driving the light emitting diode and the photocoupler, respectively A relay and a terminal block.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
1 is a configuration diagram of an embodiment of a PC wiring identification device according to the present invention, FIG. 2 is an operation flowchart of the PC of FIG. 1, FIG. 3 is an operation map of the PC of FIG. 1, and FIG. It is a block diagram of other one Embodiment of the wiring identification apparatus of PC which concerns on this invention.
[0014]
[Embodiment 1]
As shown in FIG. 1, each module of the PC (see FIG. 4) transmits normal data to the CPU module and I / O module via the CPU bus 13.
In FIG. 1, an I / F circuit 14 is a control circuit that controls the transfer of the normal data. Here, normal data refers to data other than transmission / reception data other than when checking a load and operating an LED according to the present invention. The wiring data refers to data for wiring terminal confirmation.
The switch group 17 is a switch group (hereinafter referred to as a switch box in the flowchart of FIG. 2) for turning on / off the relays 22a and 22b and the light emitting diodes (hereinafter referred to as LEDs) 20a and 20b of the output module 7a.
[0015]
Next, the relays 22a22b and the LEDs 20a and 20b are turned ON / OFF by the switch box 17 and the confirmation of terminals will be described with reference to the flowchart of FIG. This description is for the case where this confirmation is performed manually.
In step S 1, start to switch Box17, put wiring data.
In step S 2 , each module via the CPU bus is shut off by disconnecting the I / F circuit 14.
In step S 3 , it is determined whether or not the data is transmitted from the switch box 17. Data is YES illustrated being transmitted, so that the process proceeds to step S 4. If NO the illustrated data is not being transmitted, the process returns to the beginning of Step S 3.
[0016]
In step S 4 , the wiring data from the switch box 17 is latched and stored by the wiring confirmation latch circuit 16 and further sent to the control circuit 15 as a parallel signal. Thus, since it is set as a parallel signal, high-speed transfer is possible.
In step S 5, the control circuit 15 transmits the upper bits of the wiring data to the latch IC 19-A, and transmits the divided lower bits to the latch IC 19-B. This is because the control circuit 15 is configured in units of 16 bits while the latch IC 19-A and the latch IC 19-B are configured in units of 8 bits.
[0017]
Next, in step S 6, sends a latch enable signal from the control circuit 15 to the latch IC control circuit 18, the feed from the latch control circuit 18 high-order bits enable signal 24 to the latch IC 19-A, latches the upper bit. Further, the lower bit enable signal 25 is sent from the latch IC control circuit 18 to the latch IC 19-B to latch the lower bit.
In step S 7, with the latched data, LEDs 20a, 20b is lit, it is possible to further photocoupler 21a, by driving the 21b and ON / OFF relay 22a, 22b, confirming the corresponding terminal.
The reason for using the photocouplers 21a and 21b is to improve anti-noise measures and insulation characteristics.
[0018]
Here, the relationship between the switch group and the user-side relay will be described with reference to FIG.
As shown in FIG. 3, as described above, the wiring data of the switch group bitmap 26, 0BIT... 15BIT is directly connected to the wiring data of the user side relay map 27, 0BIT. Become an image. Therefore, the user can turn on / off the relay of the output module simply by turning on / off the switch box 17 shown in FIG.
[0019]
Further, by turning on the automatic operation switch 15-A shown in FIG. 1, the wiring data of only the switch for the ON operation of the switch box 17 is sequentially turned on, the LED 20 is turned on, and the photocoupler 21 is driven. The relay 22 can be turned ON / OFF, and the terminal of the terminal block 23 can be confirmed.
[0020]
Although not shown in detail, the automatic operation switch 15-A can be easily realized by a sequence control circuit including one start button, a clock circuit, and a shift register. The clock circuit is activated by the activation button, and the shift register is operated in order at predetermined time intervals. In the shift register, data of only the ON operation switch is stored.
[0021]
In this way, the user can operate the load easily and in a short time by simply turning on / off the switch box 17 of FIG. 1 without inputting a key from the peripheral device 8 to the CPU. Can also be lit.
In this way, the wiring data can be sent directly to the I / O module to easily check the wiring.
[0022]
[Embodiment 2]
With reference to FIG. 4, another embodiment of a wiring identification device for a PC according to the present invention will be described. This embodiment is characterized in that the transmission control unit 32 and the transmission unit 31 are added to [Embodiment 1].
In the present embodiment, as in [Embodiment 1] of FIG. 1, normal data other than wiring data is transmitted to the CPU module and the I / O module via the CPU bus. The flowchart of this embodiment is almost the same as that of FIG. 2 of [Embodiment 1]. Therefore, the description using the flowchart is complicated and will be omitted, and description will be made mainly with reference to FIG.
[0023]
In FIG. 4, an I / F circuit 29 is a control circuit that controls the transfer of normal data other than the wiring data used in the present invention. Normal data is data other than wiring data during operation of the present invention. The wiring data refers to data for confirming the wiring terminals.
The switch group 41 is a switch group for turning on / off each relay 39 and the LED 38 of the output module.
[0024]
Data from the switch group 41 is latched by the wiring confirmation latch circuit 33, the parallel signal is converted into a serial signal by the transmission control unit 32, and transmitted to the transmission path 42. The transmission unit 31 converts the received serial signal back into a parallel signal and outputs it to the control circuit 30. In this embodiment, since transmission is performed using a serial signal, the transmission distance can be extended as compared with the parallel signal of [Embodiment 1].
[0025]
The data is transmitted for the upper bits to the latch IC 35-A, and further, the lower bits are transmitted to the latch IC 35-B.
As a result, the data is stored in the latch IC 35-A and the latch IC 35-B.
[0026]
Next, a latch permission signal is sent from the control circuit 30 to the latch IC control circuit 44, and an upper bit enable signal 36 is sent from the latch IC control circuit 44 to the latch IC 35-A to latch the upper bits. Further, the lower bit enable signal 37 is sent from the latch control circuit 44 to the latch IC 35-B, and the lower bits are latched.
The latched data turns on the LED 38, further drives the photocoupler 43 to turn on / off the relay 39, and the terminal of the terminal block 23 corresponding to the wiring data can be confirmed.
[0027]
Therefore, as in [Embodiment 1], as shown in FIG. 6, the data in the switch group bitmap 26 is directly connected to the user-side relay map 27, so the user sets the switch group 41 in FIG. The relay of the output module can be turned on / off simply by turning it on / off. That is, the user can operate the load easily and in a short time by simply turning on / off the switch group 41 in FIG. 2 without inputting a key from the CPU from the peripheral device. Terminal can be confirmed.
[0028]
【The invention's effect】
As described above in detail, according to the configuration of the present invention, even if there are many bundles of I / O modules and there is no signal name label 1, the confirmation work does not take much time, and the processing capability of the personal computer. Providing a PC wiring identification device that can quickly and quickly perform wiring identification even when expansion work with limited work time is not necessarily proficient, even if it is not necessarily proficient in PC processing. can do.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an embodiment of a PC wiring identification device according to the present invention.
FIG. 2 is an operation flowchart of the PC of FIG.
FIG. 3 is an operation map diagram of the PC shown in FIG. 1;
FIG. 4 is a configuration diagram of another embodiment of a PC wiring identification device according to the present invention.
FIG. 5 is an explanatory diagram of an I / O module of a PC in the prior art.
FIG. 6 is an explanatory diagram of a wiring check of an I / O module of a PC in the prior art.
FIG. 7 is an output diagram of an I / O module of a PC in the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Signal name label, 2 ... Crimp terminal, 3 ... Terminal block, 4 ... LED group, 5 ... Electric wire, 6 ... Bundling wire, 7 ... Output module, 8 ... Peripheral device, 9 ... I / O type input key, 10 ... Numeric input keys, 11 ... SET key, 12 ... RES key, 14 ... I / F circuit, 15 ... Control circuit, 16 ... Latch circuit for wiring confirmation, 17 ... Switch group, 18 ... Latch IC control circuit, 19-A ... Latch IC, 19-B ... Latch IC, 20 ... LED, 21 ... Photocoupler, 22 ... Relay, 23 ... Terminal block, 24 ... Upper bit enable signal, 25 ... Lower bit enable signal, 26 ... Bit map of switch group FIG. 27, relay map diagram on the user side, 29, I / F circuit, 30, control circuit, 31, transmission unit, 32, transmission control unit, 33, latch circuit for wiring confirmation, 34, decode circuit, 3 -A, B ... Latch IC, 36 ... Upper bit enable signal, 37 ... Lower bit enable signal, 38 ... LED, 39 ... Relay, 40 ... Terminal block, 41 ... Switch group, 42 ... Transmission path, 43 ... Photocoupler, 44. Latch IC control circuit,

Claims (1)

端子台の配線を識別可能なプログラマブルコントローラの配線識別装置であって、
配線識別テストスイッチ群と、該スイッチ群の配線データをラッチし且つパラレル信号として送信する配線確認用ラッチ回路と、該ラッチ回路からのパラレル信号の配線データをシリアル信号に変換して伝送する伝送制御部と、該伝送されたシリアル信号をパラレル信号に変換し且つ送信する伝送部と、該伝送部から受信したパラレル信号の配線データを分割して送信するコントロール回路と、該コントロール回路から分割された配線データをそれぞれ受信し且つラッチして発光ダイオードおよびフォトカプラを駆動させる複数のラッチ回路と、該フォトカプラに接続されるリレーおよび端子台と、を具備したことを特徴とするプログラマブルコントローラの配線識別装置。 A programmable controller wiring identification device capable of identifying terminal block wiring,
Wiring identification test switch group, a wiring confirmation latch circuit that latches the wiring data of the switch group and transmits it as a parallel signal , and transmission control that converts the parallel signal wiring data from the latch circuit into a serial signal and transmits it Divided from the control circuit, a transmission unit for converting and transmitting the transmitted serial signal to a parallel signal, a control circuit for dividing and transmitting the wiring data of the parallel signal received from the transmission unit , and the control circuit a plurality of latch circuits for driving the light emitting diode and a photo-coupler wiring data received respectively and latched, the programmable controller of the wiring identity, characterized by comprising a relay and terminal blocks Ru is connected to the photocoupler, a apparatus.
JP24687298A 1998-09-01 1998-09-01 Wiring identification device for programmable controller Expired - Fee Related JP3713387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24687298A JP3713387B2 (en) 1998-09-01 1998-09-01 Wiring identification device for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24687298A JP3713387B2 (en) 1998-09-01 1998-09-01 Wiring identification device for programmable controller

Publications (2)

Publication Number Publication Date
JP2000075909A JP2000075909A (en) 2000-03-14
JP3713387B2 true JP3713387B2 (en) 2005-11-09

Family

ID=17154998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24687298A Expired - Fee Related JP3713387B2 (en) 1998-09-01 1998-09-01 Wiring identification device for programmable controller

Country Status (1)

Country Link
JP (1) JP3713387B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017134785A (en) * 2016-01-29 2017-08-03 ファナック株式会社 Maintenance support device for plc (programmable logic controller) and maintenance support program for plc

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017134785A (en) * 2016-01-29 2017-08-03 ファナック株式会社 Maintenance support device for plc (programmable logic controller) and maintenance support program for plc
DE102017000513A1 (en) 2016-01-29 2017-08-03 Fanuc Corporation PLC maintenance support device and PLC maintenance support program
US10317869B2 (en) 2016-01-29 2019-06-11 Fanuc Corporation PLC maintenance support device and PLC maintenance support program

Also Published As

Publication number Publication date
JP2000075909A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
WO2002069565A2 (en) Network documentation system with electronic modules
KR102044328B1 (en) Monitering method and devise of pull cord switch, and belt conveyor comprising the monitering devise of pull cord switch
CN101299684A (en) Apparatus for detecting network household electric equipment communication function
CN101021807A (en) USB device testing module, USB device and testing method thereof
US5434973A (en) Microcontroller for providing remote control of electrical switches
JP3713387B2 (en) Wiring identification device for programmable controller
JP2002323536A (en) Multi-channel semiconductor test system
JP2019192244A (en) Safety switch
JP4613681B2 (en) Remote input / output device, distributed independent remote system and wireless transmission system
KR101733817B1 (en) Plc system for choosing between input or output contact
CN108701104A (en) Data transmission system, projecting apparatus and data transmission method
JPH06301615A (en) Method and device for monitoring field operation by multifunction type portable input/output device
US4282399A (en) Shared maintenance terminal system
US20080057968A1 (en) Wireless Communication Apparatus and Communication Control Method Thereof
JP2005045975A (en) Identifying device for electric wire
US20030121977A1 (en) Data collection system
CN211124109U (en) Industrial system
JP3225562B2 (en) Telecontrol device
KR20090098154A (en) Automatic power distribution system duplicated wireless communication link and duplicating method thereof
JPH11272607A (en) Serial bus system
JP2516527B2 (en) Control device for audiovisual equipment
JPH05289789A (en) Input/output device
JPH0694572A (en) Fiber discrimination device for optical fiber bundle
CN117828576A (en) Integrated verification board card system and integrated verification method
KR0170867B1 (en) Key-input confirm display system of operational panel of controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees